JP5393722B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5393722B2
JP5393722B2 JP2011085808A JP2011085808A JP5393722B2 JP 5393722 B2 JP5393722 B2 JP 5393722B2 JP 2011085808 A JP2011085808 A JP 2011085808A JP 2011085808 A JP2011085808 A JP 2011085808A JP 5393722 B2 JP5393722 B2 JP 5393722B2
Authority
JP
Japan
Prior art keywords
film
dielectric constant
semiconductor device
low dielectric
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011085808A
Other languages
English (en)
Other versions
JP2011176340A (ja
JP2011176340A5 (ja
Inventor
愛子 水澤
修 岡田
猛 若林
一郎 三原
Original Assignee
株式会社テラミクロス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラミクロス filed Critical 株式会社テラミクロス
Priority to JP2011085808A priority Critical patent/JP5393722B2/ja
Publication of JP2011176340A publication Critical patent/JP2011176340A/ja
Publication of JP2011176340A5 publication Critical patent/JP2011176340A5/ja
Application granted granted Critical
Publication of JP5393722B2 publication Critical patent/JP5393722B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Description

この発明は半導体装置に関する。
携帯型電子機器等に代表される小型の電子機器に搭載される半導体装置として、半導体基板とほぼ同じ大きさ（サイズ＆ディメンション）を有するＣＳＰ（Chip Size Package）が知られている。ＣＳＰの中でも、ウエハ状態でパッケージングを完成させ、ダイシングにより個々の半導体装置に分離されたものは、ＷＬＰ（Wafer Level Package）とも言われている。
従来のこのような半導体装置（例えば、特許文献１参照）では、半導体基板に形成された接続パッドを覆う絶縁膜の上面に配線が延出され、延出された配線の一端に形成された接続パッド部上面に多数の柱状電極が設けられ、絶縁膜の上面における柱状電極間に配線を覆って封止膜が形成されている。封止膜はその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられている。
特開２００４−３４９４６１号公報
ところで、上記のような半導体装置には、半導体基板の一面上に形成される集積回路に、層間絶縁膜と配線との積層構造からなる層間絶縁膜配線積層構造部を設けたものがある。この場合、微細化に伴って層間絶縁膜配線積層構造部の配線間の間隔が小さくなると、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。
この点を改善するために、層間絶縁膜の材料として、誘電率が層間絶縁膜の材料として一般的に用いられている酸化シリコンの誘電率４．２〜４．０よりも低いｌｏｗ−ｋ材料と言われる等の低誘電率材料が注目されている。ｌｏｗ−ｋ材料としては、酸化シリコン（ＳｉＯ２）に炭素（Ｃ）をドープしたＳｉＯＣやさらにＨを含むＳｉＯＣＨ等が挙げられる。また、誘電率をさらに低くするため、空気を含んだポーラス（多孔性）型の低誘電率膜の検討も行われている。
しかしながら、上述した低誘電率膜を備えた半導体装置では、特に、中空構造を有するポーラス型の低誘電率膜に代表されるように、機械的強度が低く、また水分の影響を受けやすく、ひいては下地層から剥離しやすいという問題がある。
そこで、この発明は、低誘電率膜の剥離を大幅に改善することができる半導体装置を提供することを目的とする。
請求項１に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ、比誘電率が３．０以下でガラス転移温度が４００℃以上である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部上に設けられた有機樹脂からなる絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、少なくとも前記外部接続用バンプ電極の周囲における前記絶縁膜上に設けられた有機樹脂からなる封止膜とを備え、前記低誘電率膜配線積層構造部の側面が前記絶縁膜および前記封止膜のいずれか一方によって覆われていて、前記一方の膜は前記半導体基板に接触するように形成され、前記一方の膜が接触している前記半導体基板の表面は凹凸を有し、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ ３ 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記絶縁膜は無機材料からなるパッシベーション膜と有機材料からなる保護膜とを含むことを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項２に記載の発明において、前記保護膜と前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成し、前記保護膜と前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は前記封止膜によって覆われていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項２に記載の発明において、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成し、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は前記保護膜によって覆われていることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記保護膜の側面は前記封止膜によって覆われていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記保護膜は前記半導体基板の端面と同一面まで延出されていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項２に記載の発明において、前記保護膜の側面は前記低誘電率膜配線積層構造部の側面よりも内側に配置されていることを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項７に記載の発明において、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成していることを特徴とするものである。
請求項９に記載の発明に係る半導体装置は、請求項６に記載の発明において、前記パッシベーション膜の側面は前記保護膜の側面よりも内側に配置されていることを特徴とするものである。
請求項１０に記載の発明に係る半導体装置は、請求項７に記載の発明において、前記保護膜と前記パッシベーション膜の側面は実質的に一面を形成していることを特徴とするものである。
請求項１１に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記低誘電率膜配線積層構造部は、その最上層の配線とその最上層の低誘電率膜との間に下層パッシベーション膜を有することを特徴とするものである。
請求項１２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記低誘電率膜配線積層構造部は、その最上層の配線とその下の配線との間に下層パッシベーション膜を有することを特徴とするものである。
請求項１３に記載の発明に係る半導体装置は、請求項１１または１２に記載の発明において、前記下層パッシベーション膜は酸化シリコンからなることを特徴とするものである。
請求項１４に記載の発明に係る半導体装置は、請求項１３に記載の発明において、前記絶縁膜は窒化シリコンからなるパッシベーション膜を含むことを特徴とするものである。
請求項１５に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記絶縁膜上に前記電極用接続パッド部を有する上層配線が形成されていることを特徴とするものである。
請求項１６に記載の発明に係る半導体装置は、請求項１５に記載の発明において、前記上層配線の接続パッド部上に形成された外部接続用バンプ電極は柱状電極であることを特徴とするものである。
請求項１７に記載の発明に係る半導体装置は、請求項１６に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
この発明によれば、半導体基板上の周辺部を除く領域に比誘電率が３．０以下でガラス転移温度が４００℃以上である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を設け、この低誘電率膜配線積層構造部の側面を有機樹脂からなる絶縁膜および封止膜のいずれか一方によって覆っているので、低誘電率膜の剥離を大幅に改善することができる。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造に際し、当初準備したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 図１４に示す半導体装置の製造に際し、所定の工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 図１８に続く工程の断面図。 この発明の第３実施形態としての半導体装置の断面図。 この発明の第４実施形態としての半導体装置の断面図。 この発明の第５実施形態としての半導体装置の断面図。 この発明の第６実施形態としての半導体装置の断面図。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が形成され、上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド２が設けられている。接続パッド２は２個のみを図示するが、実際にはシリコン基板１の上面に多数配列されている。
シリコン基板１の上面において接続パッド２の外側の周辺部を除く領域には上記集積回路の各素子を接続するための低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３は、複数層例えば４層の低誘電率膜４と同数層の銅やアルミニウム系金属等からなる配線５とが交互に積層された構造となっている。
低誘電率膜４の材料としては、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料（ＨＳＱ：Hydrogen silsesquioxane、比誘電率３．０）、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3 結合を有するポリシロキサン系材料（ＭＳＱ：Methyl silsesquioxane、比誘電率２．７〜２．９）、炭素添加酸化シリコン（ＳｉＯＣ：Carbon doped silicon oxide、比誘電率２．７〜２．９）、有機ポリマー系のｌｏｗ−ｋ材料等が挙げられ、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。
有機ポリマー系のｌｏｗ−ｋ材料としては、Dow Chemical社製の「ＳｉＬＫ（比誘電率２．６）」、Honeywell Electronic Materials社製の「ＦＬＡＲＥ（比誘電率２．８）」等が挙げられる。ここで、ガラス転移温度が４００℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
また、低誘電率膜４の材料としては、以上のほかに、通常の状態における比誘電率が３．０よりも大きいが、ポーラス型とすることにより、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン（ＦＳＧ：Fluorinated Silicate Glass、比誘電率３．５〜３．７）、ボロン添加酸化シリコン（ＢＳＧ：Boron-doped Silicate Glass、比誘電率３．５）、酸化シリコン（比誘電率４．０〜４．２）である。
低誘電率膜配線積層構造部３において、各層の配線５は層間で互いに接続されている。最下層の配線５の一端部は、最下層の低誘電率膜４に設けられた開口部６を介して接続パッド２に接続されている。最上層の配線５の接続パッド部５ａは最上層の低誘電率膜４の上面周辺部に配置されている。
最上層の配線５を含む最上層の低誘電率膜４の上面には酸化シリコン等の無機材料からなるパッシベーション膜７が設けられている。最上層の配線５の接続パッド部５ａに対応する部分におけるパッシベーション膜７には開口部８が設けられている。パッシベーション膜７の上面には主成分がポリイミド、エポキシ、フェノール、ビスマレイミド、アクリル、合成ゴム、ポリベンゾオキサイド等の有機材料からなる保護膜（絶縁膜）９が設けられている。パッシベーション膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。
保護膜９の上面には銅等からなる下地金属層１１が設けられている。下地金属層１１の上面全体には銅からなる上層配線１２が設けられている。下地金属層１１を含む上層配線１２の一端部は、パッシベーション膜７および保護膜９の開口部８、１０を介して最上層の配線５の接続パッド部５ａに接続されている。上層配線１２の接続パッド部（電極用接続パッド部）上面には銅からなる柱状電極（外部接続用バンプ電極）１３が設けられている。
上層配線１２を含む保護膜９の上面およびシリコン基板１の周辺部上面にはエポキシ系樹脂等の有機材料からなる封止膜１４がその上面が柱状電極１３の上面と面一となるように設けられている。この状態では、低誘電率膜配線積層構造部３、パッシベーション膜７および保護膜９の側面は、実質的に一面を形成し、封止膜１４によって覆われている。柱状電極１３の上面には半田ボール１５が設けられている。
以上のように、この半導体装置では、シリコン基板１上の周辺部を除く領域に低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３を設け、低誘電率膜配線積層構造部３、パッシベーション膜７および保護膜９の側面を封止膜１４によって覆っており、シリコン基板１から低誘電率膜配線積層構造部３が剥離しにくい構造となっている。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）上に、接続パッド２と、各４層の低誘電率膜４および配線５と、パッシベーション膜７とが設けられ、最上層の配線５の接続パッド部５ａの中央部がパッシベーション膜７に設けられた開口部８を介して露出されたものを準備する。
低誘電率膜４の材料としては、上記のようなものが挙げられ、ポーラス型となったものを含めて、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。なお、図２において、符号２２で示す領域はダイシングストリートに対応する領域である。
次に、図３に示すように、スクリーン印刷法、スピンコート法等により、パッシベーション膜７の開口部８を介して露出された最上層の配線５の接続パッド部５ａの上面を含むパッシベーション膜７の上面にポリイミド系樹脂等の有機材料からなる保護膜９を形成する。次に、図４に示すように、スクリーン印刷法、スピンコート法等により、保護膜９の上面にポリビニルアルコール（ＰＶＡ）、ポリアクリルアミド（ＰＡＭ）等の水溶性高分子からなる水溶性保護膜１７を形成する。
次に、図４に示すように、レーザビームを照射するレーザ加工により、ダイシングストリート２２およびその両側の領域における水溶性保護膜１７、保護膜９、パッシベーション膜７および４層の低誘電率膜４に溝２３を形成し、且つ、最上層の配線５の接続パッド部５ａに対応する部分における水溶性保護膜１７を含むパッシベーション膜７および保護膜９に開口部８、１０を形成する。
この場合、レーザビームが低誘電率膜４に照射されると、低誘電率膜４が溶融し、低誘電率膜片として飛散する。この飛散した低誘電率膜片は水溶性保護膜１７の上面に落下して突き刺さり、保護膜９の上面に落下して突き刺さることはない。そして、次に、水溶性保護膜１７を水洗して除去すると、水溶性保護膜１７の上面に突き刺さった低誘電率膜片も同時に除去される。なお、飛散した低誘電率膜片を真空引きにより吸引するようにすれば、水溶性保護膜１７は設けなくてもよい。
ここで、低誘電率膜４は脆いため、ブレードにより切断して溝２３を形成する場合には、切断面において低誘電率膜４に多数の切欠け、破損が生じてしまうので、溝２３の形成は、レーザビームにより低誘電率膜４を切断する方法が推奨される。レーザビームにより溝２３を加工する場合、レーザビームがシリコン基板１の上面に照射されるとシリコン基板１の上面が溶融し、シリコン片として跳ね上がってからシリコン基板１上に落下するため、溝２３の底面は図５に図示の如く凹凸となる。
この状態では、すなわち、水溶性保護膜１７を除去した状態では、図６に示すように、ダイシングストリート２２およびその両側の領域における半導体ウエハ２１の上面は溝２３を介して露出されている。また、半導体ウエハ２１上に積層された４層の低誘電率膜４、パッシベーション膜７および保護膜９が溝２３により分離されることにより、図１に示す低誘電率膜配線積層構造部３が形成されている。
ここで、一例として、溝２３の幅は、１０〜１０００μｍ×２＋ダイシングストリート２２（ダイシングブレード）の幅となっている。すなわち、図１を参照して説明すると、低誘電率膜配線積層構造部３、パッシベーション膜７および保護膜９の側面を覆っている封止膜１４の幅は１０〜１０００μｍである。
次に、図７に示すように、パッシベーション膜７および保護膜９の開口部８、１０を介して露出された最上層の配線５の接続パッド部５ａの上面および溝２３を介して露出された半導体ウエハ２１の上面を含む保護膜９の上面全体に下地金属層１１を形成する。この場合、下地金属層１１は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１１の上面にメッキレジスト膜２４をパターン形成する。この場合、上層配線１２形成領域に対応する部分におけるメッキレジスト膜２４には開口部２５が形成されている。次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２４の開口部２５内の下地金属層１１の上面に上層配線１２を形成する。次に、メッキレジスト膜２４を剥離する。
次に、図８に示すように、上層配線１２を含む下地金属層１１の上面にメッキレジスト膜２６をパターン形成する。この場合、上層配線１２の接続パッド部（柱状電極１３形成領域）に対応する部分におけるメッキレジスト膜２６には開口部２７が形成されている。次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜２６の開口部２７内の上層配線１２の接続パッド部上面に高さ５０〜１５０μｍの柱状電極１３を形成する。次に、メッキレジスト膜２６を剥離し、次いで、上層配線１２をマスクとして下地金属層１１の不要な部分をエッチングして除去すると、図９に示すように、上層配線１２下にのみ下地金属層１１が残存される。
次に、図１０に示すように、スクリーン印刷法、スピンコート法等により、上層配線１２、柱状電極１３を含む保護膜９の上面および溝２３を介して露出された半導体ウエハ２１の上面にエポキシ系樹脂等の有機材料からなる封止膜（有機樹脂膜）１４をその厚さが柱状電極１３の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１３の上面は封止膜１４によって覆われている。また、保護膜９、パッシベーション膜７および４層の低誘電率膜４の側面は封止膜１４によって覆われている。
次に、封止膜１４の上面側を適宜に研削し、図１１に示すように、柱状電極１３の上面を露出させ、且つ、この露出された柱状電極１３の上面を含む封止膜１４の上面を平坦化する。この封止膜１４の上面の平坦化に際し、封止膜１４と共に柱状電極１３の上面部を数μｍ〜十数μｍ研削してもよい。
次に、図１２に示すように、柱状電極１３の上面に半田ボール１５を形成する。次に、図１３に示すように、封止膜１４および半導体ウエハ２１を溝２３内の中央部のダイシングストリート２２に沿って切断する。すると、前述した如く、溝２３は、ダイシングストリート２２よりも幅広に形成されているため、図１に示すように、低誘電率膜配線積層構造部３の側面は封止膜１４によって覆われ、合わせて、パッシベーション膜７の側面および保護膜９の上面および側面が封止膜１４によって覆われた構造の半導体装置が複数個得られる。
なお、上記実施形態において、半導体ウエハ２１の上面が溝２３の底部の如く図示されているが、レーザビームにより半導体ウエハ２１の上面が除去されるように溝２３を形成し、溝２３の底部が半導体ウエハ２１の上面より陥没するようにしてもよい。また、半導体ウエハ２３の上面にフィールド酸化膜等の絶縁膜が形成されている場合には、このフィール酸化膜の上面あるいはその膜厚の中間部が溝２３の底部となるようにして、溝２３の底部が半導体ウエハ２１の上面よりも上方に位置するようにすることもできる。
（第２実施形態）
図１４はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、パッシベーション膜７の上面および側面、および低誘電率膜配線積層構造部３の側面を保護膜９で覆い、保護膜９の側面を封止膜１４で覆った点である。
この半導体装置を製造するには、一例として、図２に示すものを準備した後に、図１５に示すように、スクリーン印刷法、スピンコート法等により、パッシベーション膜７の開口部８を介して露出された最上層の配線５の接続パッド部５ａを含むパッシベーション膜７の上面にポリビニルアルコール（ＰＶＡ）、ポリアクリルアミド（ＰＡＭ）等の水溶性高分子からなる水溶性保護膜１７を形成する。
次に、図１６に示すように、レーザビームを照射するレーザ加工により、ダイシングストリート２２およびその両側の領域における水溶性保護膜１７、パッシベーション膜７および４層の低誘電率膜４に溝２３を形成する。この場合も、レーザビームが低誘電率膜４に照射されると、低誘電率膜４が溶融し、低誘電率膜片として飛散する。この飛散した低誘電率膜片は水溶性保護膜１７の上面に落下して突き刺さり、パッシベーション膜７の上面に落下して突き刺さることはない。そして、次に、水溶性保護膜１７を水洗して除去すると、水溶性保護膜１７の上面に突き刺さった低誘電率膜片も同時に除去される。なお、この場合も、飛散した低誘電率膜片を真空引きにより吸引するようにすれば、水溶性保護膜１７は設けなくてもよい。
この状態では、すなわち、水溶性保護膜１７を除去した状態では、図１７に示すように、ダイシングストリート２２およびその両側の領域における半導体ウエハ２１の上面は溝２３を介して露出されている。また、半導体ウエハ２１上に積層された４層の低誘電率膜４およびパッシベーション膜７が溝２３により分離されることにより、図１４に示す低誘電率膜配線積層構造部３が形成されている。
次に、図１８に示すように、スクリーン印刷法、スピンコート法等により、パッシベーション膜７の開口部８を介して露出された最上層の配線５の接続パッド部５ａの上面を含むパッシベーション膜７の上面および溝２３を介して露出された半導体ウエハ２１の上面にポリイミド系樹脂等の有機材料からなる保護膜（有機樹脂膜）９を形成する。この場合、パッシベーション膜７の上面および溝２３内に形成される保護膜９は、その表面がほぼ平坦となるように形成することが望ましい。
次に、図１９に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ技術により、ダイシングストリート２２およびその両側の領域における保護膜９に溝２３よりもやや幅狭の溝２３ａを形成し、且つ、最上層の配線５の接続パッド部５ａに対応する部分におけるパッシベーション膜７および保護膜９に開口部８、１０を形成する。以下は、上記第１実施形態の図７以下の工程と同様であるので、省略する。
（第３実施形態）
図２０はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１４に示す半導体装置と異なる点は、パッシベーション膜７の上面および側面、および低誘電率膜配線積層構造部３の側面を覆う保護膜（有機樹脂膜）９が、シリコン基板１の端面と同一面まで延出されている点である。
この半導体装置を製造するには、図１８に示されているように、保護膜９を溝２３内に完全に充填し、図１９に示すような溝２３ａを形成しなければよい。したがって、この場合には、最終工程において、封止膜１４、保護膜９および半導体ウエハ２１をダイシングストリート２２に沿って切断することになる。
（第４実施形態）
図２１はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、保護膜９の側面を低誘電率膜配線積層構造部３およびパッシベーション膜７の側面よりも内側に配置した点である。すなわち、保護膜９は、パッシベーション膜７上に該パッシベーション膜７よりも小さいサイズに形成されている。この場合、パッシベーション膜７と低誘電率膜配線積層構造部３の側面は実質的に一面を形成している。
次に、この半導体装置の製造方法の一例について説明する。この場合、例えば、図３に図示されているように、パッシベーション膜７上全面に保護膜（有機樹脂膜）９を成膜し、次いで、この保護膜９をフォトリソグラフィ技術を用いてパターニングし、図２１に示すような保護膜９を形成する。この後、必要に応じて、全上面に水溶性保護膜を形成し、次いで、レーザビームを照射して、パッシベーション膜７および低誘電率膜４を加工し、溝２３を形成すればよい。
次に、この半導体装置の製造方法の他の例について説明する。この場合、例えば、図１８に図示されているように、溝２３内を含むパッシベーション膜７上全面に保護膜９を成膜し、次いで、この保護膜９をフォトリソグラフィ技術を用いてパターニングし、図２１に示すような保護膜９を形成すればよい。なお、この半導体装置の製造方法では、例えば、図１６に図示されているように、保護膜９を成膜する前に、レーザビームを照射して、パッシベーション膜７および低誘電率膜４を加工し、溝２３を形成することになる。
いずれにしても、この半導体装置の製造方法では、レーザビームによりパッシベーション膜７および低誘電率膜４を加工し、保護膜９を加工することはないので、保護膜９の材料が、ポリイミド系樹脂等のように、レーザエネルギーを吸収しやすく、レーザビームの照射で切断しにくいものである場合には、特に有効である。
（第５実施形態）
図２２はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図２１に示す半導体装置と異なる点は、パッシベーション膜７の側面を保護膜９の側面よりも内側に配置した点である。すなわち、パッシベーション膜７は、低誘電率膜配線積層構造部３上に保護膜９よりも小さいサイズに形成されている。
この半導体装置を製造するには、図２に図示されているように、最上層の低誘電率膜４上全面にパッシベーション膜７を成膜し、次いで、このパッシベーション７をフォトリソグラフィ技術を用いてパターニングする。次に、パッシベーション膜７上およびパッシベーション膜７から露出した最上層の低誘電率膜４上に保護膜９を成膜し、次いで、この保護膜９をフォトリソグラフィ技術を用いてパターニングする。この後、必要に応じて、全上面に水溶性保護膜を形成し、次いで、レーザビームを照射して、低誘電率膜４を加工し、溝２３を形成すればよい。
この半導体装置の製造方法では、レーザビームにより低誘電率膜４のみを加工し、パッシベーション膜７および保護膜９を加工することはないので、低誘電率膜４を加工するのに最適なレーザビームの条件に設定することができるので、低誘電率膜４の加工を能率的に且つ高精度に行うことができるという効果がある。なお、パッシベーション膜７のサイズを保護膜９のサイズと同じとし、パッシベーション膜７と保護膜９の側面は実質的に一面を形成するようにしてもよい。
（第６実施形態）
図２３はこの発明の第６実施形態としての半導体装置の断面図を示す。この半導体装置において、図２１に示す半導体装置と異なる点は、低誘電率膜配線積層構造部３を、その最上層の配線５とその最上層の低誘電率膜４との間に下層パッシベーション膜１６を有する構造とした点である。
この場合、パッシベーション膜７および下層パッシベーション膜１６は酸化シリコン等の同一の無機材料によって形成するようにしてもよい。また、パッシベーション膜７は窒化シリコンによって形成し、下層パッシベーション膜１６は酸化シリコンによって形成するようにしてもよい。
（その他の実施形態）
例えば、上記第１実施形態において、図３に示す工程後に、保護膜９の上面全体に下地金属層１１を形成し、次いで、電解メッキにより上層配線１２および柱状電極１３を形成し、次いで、上層配線１２をマスクとして下地金属層１１の不要な部分をエッチングして除去し、上層配線１２下にのみ下地金属層を残存させる。この後、必要に応じて、全上面に水溶性保護膜を形成し、次いで、レーザビームを照射して、保護膜９、パッシベーション膜７および低誘電率膜４を加工し、溝２３を形成するようにしてもよい。この場合、溝２３を形成した後に、水溶性保護膜を除去すると、図９に示す状態となる。
また、例えば、図２１を参照して説明すると、低誘電率膜配線積層構造部３は、その最上層の低誘電率膜４を下層パッシベーション膜とした構造としてもよい。すなわち、低誘電率膜配線積層構造部３は、その最上層の配線５とその下の配線５との間に下層パッシベーション膜を有する構造としてもよい。
この場合、パッシベーション膜７および下層パッシベーション膜は酸化シリコン等の同一の無機材料によって形成するようにしてもよい。また、パッシベーション膜７は窒化シリコンによって形成し、下層パッシベーション膜は酸化シリコンによって形成するようにしてもよい。
また、上記各実施形態では、保護膜９上に上層配線１２を形成し、この上層配線１２の接続パッド部上に柱状電極１３を形成した構造を有するものであるが、この発明は、保護膜９上に接続パッド部のみを形成し、この接続パッド部上に半田ボール１５等の外部接続用バンプ電極を形成する構造に適用することもできる。
１ シリコン基板
２ 接続パッド
３ 低誘電率膜配線積層構造部
４ 低誘電率膜
５ 配線
７ パッシベーション膜
９ 保護膜
１１ 下地金属層
１２ 上層配線
１３ 柱状電極
１４ 封止膜
１５ 半田ボール
１６ 下層パッシベーション膜
１７ 水溶性保護膜
２１ 半導体ウエハ
２２ ダイシングストリート
２３ 溝
２３ａ 溝

Claims (17)

  1. 半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ、比誘電率が３．０以下でガラス転移温度が４００℃以上である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部上に設けられた有機樹脂からなる絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、少なくとも前記外部接続用バンプ電極の周囲における前記絶縁膜上に設けられた有機樹脂からなる封止膜とを備え、前記低誘電率膜配線積層構造部の側面が前記絶縁膜および前記封止膜のいずれか一方の膜によって覆われていて、前記一方の膜は前記半導体基板に接触するように形成され、前記一方の膜が接触している前記半導体基板の表面は凹凸を有し、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ ３ 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記絶縁膜は無機材料からなるパッシベーション膜と有機材料からなる保護膜とを含むことを特徴とする半導体装置。
  3. 請求項２に記載の発明において、前記保護膜と前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成し、前記保護膜と前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は前記封止膜によって覆われていることを特徴とする半導体装置。
  4. 請求項２に記載の発明において、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成し、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は前記保護膜によって覆われていることを特徴とする半導体装置。
  5. 請求項４に記載の発明において、前記保護膜の側面は前記封止膜によって覆われていることを特徴とする半導体装置。
  6. 請求項４に記載の発明において、前記保護膜は前記半導体基板の端面と同一面まで延出されていることを特徴とする半導体装置。
  7. 請求項２に記載の発明において、前記保護膜の側面は前記低誘電率膜配線積層構造部の側面よりも内側に配置されていることを特徴とする半導体装置。
  8. 請求項７に記載の発明において、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成していることを特徴とする半導体装置。
  9. 請求項６に記載の発明において、前記パッシベーション膜の側面は前記保護膜の側面よりも内側に配置されていることを特徴とする半導体装置。
  10. 請求項７に記載の発明において、前記保護膜と前記パッシベーション膜の側面は実質的に一面を形成していることを特徴とする半導体装置。
  11. 請求項１に記載の発明において、前記低誘電率膜配線積層構造部は、その最上層の配線とその最上層の低誘電率膜との間に下層パッシベーション膜を有することを特徴とする半導体装置。
  12. 請求項１に記載の発明において、前記低誘電率膜配線積層構造部は、その最上層の配線とその下の配線との間に下層パッシベーション膜を有することを特徴とする半導体装置。
  13. 請求項１１または１２に記載の発明において、前記下層パッシベーション膜は酸化シリコンからなることを特徴とする半導体装置。
  14. 請求項１３に記載の発明において、前記絶縁膜は窒化シリコンからなるパッシベーション膜を含むことを特徴とする半導体装置。
  15. 請求項１に記載の発明において、前記絶縁膜上に前記電極用接続パッド部を有する上層配線が形成されていることを特徴とする半導体装置。
  16. 請求項１５に記載の発明において、前記上層配線の接続パッド部上に形成された外部接続用バンプ電極は柱状電極であることを特徴とする半導体装置。
  17. 請求項１６に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
JP2011085808A 2007-09-21 2011-04-07 半導体装置 Active JP5393722B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011085808A JP5393722B2 (ja) 2007-09-21 2011-04-07 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007244977 2007-09-21
JP2007244977 2007-09-21
JP2008047090 2008-02-28
JP2008047090 2008-02-28
JP2011085808A JP5393722B2 (ja) 2007-09-21 2011-04-07 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008224342A Division JP4770893B2 (ja) 2007-09-21 2008-09-02 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011176340A JP2011176340A (ja) 2011-09-08
JP2011176340A5 JP2011176340A5 (ja) 2011-10-20
JP5393722B2 true JP5393722B2 (ja) 2014-01-22

Family

ID=39686129

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008224342A Active JP4770893B2 (ja) 2007-09-21 2008-09-02 半導体装置の製造方法
JP2011085808A Active JP5393722B2 (ja) 2007-09-21 2011-04-07 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008224342A Active JP4770893B2 (ja) 2007-09-21 2008-09-02 半導体装置の製造方法

Country Status (5)

Country Link
EP (1) EP2076922B1 (ja)
JP (2) JP4770893B2 (ja)
KR (1) KR101124898B1 (ja)
TW (1) TWI419268B (ja)
WO (1) WO2009037902A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146678A (ja) * 2009-12-16 2011-07-28 Kyocera Corp 太陽電池素子の製造方法
US8507363B2 (en) * 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
JP5839923B2 (ja) * 2011-10-06 2016-01-06 株式会社ディスコ パシベーション膜が積層された基板のアブレーション加工方法
JP5888927B2 (ja) 2011-10-06 2016-03-22 株式会社ディスコ ダイアタッチフィルムのアブレーション加工方法
US10141202B2 (en) * 2013-05-20 2018-11-27 Qualcomm Incorporated Semiconductor device comprising mold for top side and sidewall protection
JP6315753B2 (ja) * 2013-10-01 2018-04-25 オリンパス株式会社 半導体装置の製造方法
US9312177B2 (en) * 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
JP6346827B2 (ja) * 2014-08-13 2018-06-20 株式会社ディスコ 加工方法
JP6104352B2 (ja) * 2015-11-18 2017-03-29 株式会社ディスコ パシベーション膜が積層されたウエーハのアブレーション加工方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
JP2002057212A (ja) * 2000-08-09 2002-02-22 Mitsubishi Electric Corp 半導体装置、及び半導体装置の製造方法
JP4765143B2 (ja) * 2000-06-15 2011-09-07 住友ベークライト株式会社 絶縁膜用樹脂組成物およびこれを用いた絶縁膜
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
JP2002217198A (ja) * 2001-01-19 2002-08-02 Hitachi Ltd 半導体装置
JP2003100757A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置およびその製造方法
US7192867B1 (en) * 2002-06-26 2007-03-20 Cypress Semiconductor Corporation Protection of low-k dielectric in a passivation level
CA2464078C (en) * 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6939792B1 (en) * 2003-03-28 2005-09-06 Cypress Semiconductor Corporation Low-k dielectric layer with overlying adhesion layer
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
US7071539B2 (en) * 2003-07-28 2006-07-04 International Business Machines Corporation Chemical planarization performance for copper/low-k interconnect structures
JP3953027B2 (ja) * 2003-12-12 2007-08-01 ソニー株式会社 半導体装置およびその製造方法
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
TW200527485A (en) * 2004-01-30 2005-08-16 Semiconductor Leading Edge Tec Multilayered wiring structure, method of forming buried wiring, semiconductor device, method of manufacturing semiconductor device, semiconductor mounted device, and method of manufacturing semiconductor mounted device
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
JP2007161784A (ja) * 2005-12-09 2007-06-28 Fujifilm Corp 絶縁膜、化合物、膜形成用組成物及び電子デバイス

Also Published As

Publication number Publication date
JP2011176340A (ja) 2011-09-08
TWI419268B (zh) 2013-12-11
WO2009037902A1 (en) 2009-03-26
JP2009231791A (ja) 2009-10-08
KR101124898B1 (ko) 2012-04-12
EP2076922A1 (en) 2009-07-08
EP2076922B1 (en) 2012-09-05
JP4770893B2 (ja) 2011-09-14
KR20090050088A (ko) 2009-05-19
TW200915500A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
JP4666028B2 (ja) 半導体装置
JP5393722B2 (ja) 半導体装置
JP4193897B2 (ja) 半導体装置およびその製造方法
JP2010283367A (ja) 半導体装置の製造方法
JP4596001B2 (ja) 半導体装置の製造方法
US9070638B2 (en) Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP4538764B2 (ja) 半導体装置およびその製造方法
JP4956465B2 (ja) 半導体装置の製造方法
JP4974384B2 (ja) 半導体装置の製造方法
JP4645863B2 (ja) 半導体装置の製造方法
JP2008130886A (ja) 半導体装置の製造方法
JP4913563B2 (ja) 半導体装置の製造方法
US20090079072A1 (en) Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP5004907B2 (ja) 半導体装置の製造方法
JP2010093273A (ja) 半導体装置の製造方法
JP2009135421A (ja) 半導体装置およびその製造方法
JP4770892B2 (ja) 半導体装置の製造方法
JP5001884B2 (ja) 半導体装置およびその製造方法
JP2009135420A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110826

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121226

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131015

R150 Certificate of patent or registration of utility model

Ref document number: 5393722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250