JP2011176340A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011176340A JP2011176340A JP2011085808A JP2011085808A JP2011176340A JP 2011176340 A JP2011176340 A JP 2011176340A JP 2011085808 A JP2011085808 A JP 2011085808A JP 2011085808 A JP2011085808 A JP 2011085808A JP 2011176340 A JP2011176340 A JP 2011176340A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric constant
- low dielectric
- laminated structure
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02377—Fan-in arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
【解決手段】シリコン基板1の上面の周辺部を除く領域には低誘電率膜4と配線5との積層構造からなる低誘電率膜配線積層構造部3が設けられている。低誘電率膜配線積層構造部3の上面にはパッシベーション膜7および保護膜9が設けられている。保護膜9の上面およびシリコン基板1の周辺部上面には封止膜14が設けられている。これにより、特に、低誘電率膜配線積層構造部3の側面は封止膜14によって覆われ、低誘電率膜4が剥離しにくい構造となっている。
【選択図】図1
Description
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記絶縁膜は無機材料からなるパッシベーション膜と有機材料からなる保護膜とを含むことを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項2に記載の発明において、前記保護膜と前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成し、前記保護膜と前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は前記封止膜によって覆われていることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項2に記載の発明において、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成し、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は前記保護膜によって覆われていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記保護膜の側面は前記封止膜によって覆われていることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記保護膜は前記半導体基板の端面と同一面まで延出されていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置は、請求項2に記載の発明において、前記保護膜の側面は前記低誘電率膜配線積層構造部の側面よりも内側に配置されていることを特徴とするものである。
請求項8に記載の発明に係る半導体装置は、請求項7に記載の発明において、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成していることを特徴とするものである。
請求項9に記載の発明に係る半導体装置は、請求項6に記載の発明において、前記パッシベーション膜の側面は前記保護膜の側面よりも内側に配置されていることを特徴とするものである。
請求項10に記載の発明に係る半導体装置は、請求項7に記載の発明において、前記保護膜と前記パッシベーション膜の側面は実質的に一面を形成していることを特徴とするものである。
請求項11に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜配線積層構造部は、その最上層の配線とその最上層の低誘電率膜との間に下層パッシベーション膜を有することを特徴とするものである。
請求項12に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜配線積層構造部は、その最上層の配線とその下の配線との間に下層パッシベーション膜を有することを特徴とするものである。
請求項13に記載の発明に係る半導体装置は、請求項11または12に記載の発明において、前記下層パッシベーション膜は酸化シリコンからなることを特徴とするものである。
請求項14に記載の発明に係る半導体装置は、請求項13に記載の発明において、前記絶縁膜は窒化シリコンからなるパッシベーション膜を含むことを特徴とするものである。
請求項15に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記絶縁膜上に前記電極用接続パッド部を有する上層配線が形成されていることを特徴とするものである。
請求項16に記載の発明に係る半導体装置は、請求項15に記載の発明において、前記上層配線の接続パッド部上に形成された外部接続用バンプ電極は柱状電極であることを特徴とするものである。
請求項17に記載の発明に係る半導体装置は、請求項16に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項18に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
請求項19に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一面上に比誘電率が3.0以下でガラス転移温度が400℃以上である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部をレーザビームを照射することにより除去して、前記低誘電率膜配線積層構造部の側面を露出する溝を形成する工程と、前記低誘電率膜配線積層構造部の側面を覆う有機樹脂膜を形成する工程と、前記有機樹脂膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項20に記載の発明に係る半導体装置の製造方法は、請求項19に記載の発明において、前記溝を形成する工程は、前記溝を形成する前に全上面に水溶性保護膜を形成し、前記溝を形成した後に前記水溶性保護膜を除去する工程を含むことを特徴とするものである。
請求項21に記載の発明に係る半導体装置の製造方法は、請求項19に記載の発明において、前記有機樹脂膜を形成する工程は、前記低誘電率膜配線積層構造部の上部を覆う有機樹脂からなる絶縁膜を形成する工程を含むことを特徴とするものである。
請求項22に記載の発明に係る半導体装置の製造方法は、請求項21に記載の発明において、さらに、前記絶縁膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程とを有することを特徴とするものである。
請求項23に記載の発明に係る半導体装置の製造方法は、請求項19に記載の発明において、前記半導体ウエハの一面上に低誘電率膜配線積層構造部が形成されたものを準備する工程は、前記低誘電率膜配線積層構造部上に有機樹脂からなる絶縁膜が形成されたものを準備する工程を含み、前記溝を形成する工程は、ダイシングストリート上およびその両側の領域における前記絶縁膜および前記低誘電率膜配線積層構造部をレーザビームを照射することにより除去して、前記絶縁膜の側面および前記低誘電率膜配線積層構造部の側面を露出する溝を形成する工程を含むことを特徴とするものである。
請求項24に記載の発明に係る半導体装置の製造方法は、請求項23に記載の発明において、さらに、前記絶縁膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程とを有し、前記低誘電率膜配線積層構造部の側面を覆う有機樹脂膜を形成する工程は、前記外部接続用バンプ電極の周囲における前記絶縁膜の上面、該絶縁膜の側面および前記低誘電率膜配線積層構造部の側面を覆う有機樹脂からなる封止膜を形成する工程を含むことを特徴とするものである。
請求項25に記載の発明に係る半導体装置の製造方法は、請求項24に記載の発明において、前記封止膜を形成する工程は、前記封止膜を前記溝内に充填する工程を含むことを特徴とするものである。
請求項26に記載の発明に係る半導体装置の製造方法は、請求項19に記載の発明において、前記半導体ウエハの一面上に低誘電率膜配線積層構造部が形成されたものを準備する工程は、前記低誘電率膜配線積層構造部上にパッシベーション膜が形成されたものを準備する工程を含み、前記溝を形成する工程は、ダイシングストリート上およびその両側の領域における前記パッシベーション膜および前記低誘電率膜配線積層構造部を除去して、前記パッシベーション膜の側面および前記低誘電率膜配線積層構造部の側面を露出する溝を形成する工程を含むことを特徴とするものである。
請求項27に記載の発明に係る半導体装置の製造方法は、請求項26に記載の発明において、前記有機樹脂膜を形成する工程は、前記パッシベーション膜の上面および前記溝から露出された前記パッシベーション膜の側面および前記低誘電率膜配線積層構造部の側面を覆う有機樹脂からなる絶縁膜を形成する工程を含むことを特徴とするものである。
請求項28に記載の発明に係る半導体装置の製造方法は、請求項27に記載の発明において、前記絶縁膜を形成する工程は、前記絶縁膜がダイシングストリート上に延出されないよう前記絶縁膜をパターン形成する工程を含むことを特徴とするものである。
請求項29に記載の発明に係る半導体装置の製造方法は、請求項28に記載の発明において、前記半導体ウエハの一面上に低誘電率膜配線積層構造部が形成されたものを準備する工程、および前記低誘電率膜配線積層構造部にレーザビームを照射することにより除去して、前記低誘電率膜配線積層構造部の側面を露出する溝を形成する工程の後、前記パッシベーション膜の上面および側面、および前記低誘電率膜配線積層構造部の側面を覆う有機樹脂からなる絶縁膜を形成する工程を行うことを特徴とするものである。
請求項30に記載の発明に係る半導体装置の製造方法は、請求項28に記載の発明において、前記絶縁膜を形成する工程は、前記低誘電率膜配線積層構造部上および前記溝内に前記絶縁膜を形成する工程と、前記絶縁膜の側面が前記低誘電率膜配線積層構造部の側面より内側に位置するように前記絶縁膜をパターン形成する工程を含むことを特徴とするものである。
請求項31に記載の発明に係る半導体装置の製造方法は、請求項30に記載の発明において、さらに、前記絶縁膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程とを有し、前記有機樹脂膜を形成する工程は、前記外部接続用バンプ電極の周囲における前記絶縁膜の上面を覆う有機樹脂からなる封止膜を形成する工程を含むことを特徴とするものである。
請求項32に記載の発明に係る半導体装置の製造方法は、請求項27に記載の発明において、前記有機樹脂膜を形成する工程は、、前記溝内に充填された且つ前記溝の中央部に対応する部分を除去された絶縁膜を形成する工程、および除去された前記絶縁膜の部分に前記有機樹脂を充填して封止膜を形成する工程を含むことを特徴とするものである。
請求項33に記載の発明に係る半導体装置の製造方法は、請求項32に記載の発明において、前記封止膜を形成する工程は、前記封止膜で前記絶縁膜の側面を覆う工程を含むことを特徴とするものである。
請求項34に記載の発明に係る半導体装置の製造方法は、請求項31に記載の発明において、さらに、前記絶縁膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程とを有し、前記封止膜を形成する工程は、前記外部接続用バンプ電極の周囲における前記絶縁膜の全上面を覆う封止膜を形成する工程を含むことを特徴とするものである。
請求項35に記載の発明に係る半導体装置の製造方法は、請求項19に記載の発明において、前記半導体ウエハの一面上に低誘電率膜配線積層構造部が形成されたものを準備する工程は、前記低誘電率膜配線積層構造部上に有機樹脂からなる絶縁膜がダイシングストリート上に延出されないようにパターン形成されたものを準備する工程を含むことを特徴とするものである。
請求項36に記載の発明に係る半導体装置の製造方法は、請求項19に記載の発明において、さらに、前記絶縁膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程とを含み、前記有機樹脂膜を形成する工程は、前記低誘電率膜配線積層構造部上に有機樹脂からなる絶縁膜を形成する工程、および前記外部接続用バンプ電極の周囲における前記絶縁膜の上面、該絶縁膜の側面および前記低誘電率膜配線積層構造部の側面を覆う有機樹脂からなる封止膜を形成する工程を含む、ことを特徴とするものである。
請求項37に記載の発明に係る半導体装置の製造方法は、請求項35または36に記載の発明において、前記半導体ウエハの一面上に低誘電率膜配線積層構造部が形成されたものを準備する工程は、前記低誘電率膜配線積層構造部上にパッシベーション膜をパターン形成する工程を含むことを特徴とするものである。
請求項38に記載の発明に係る半導体装置の製造方法は、請求項19に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子(図示せず)が形成され、上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド2が設けられている。接続パッド2は2個のみを図示するが、実際にはシリコン基板1の上面に多数配列されている。
図14はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、パッシベーション膜7の上面および側面、および低誘電率膜配線積層構造部3の側面を保護膜9で覆い、保護膜9の側面を封止膜14で覆った点である。
図20はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図14に示す半導体装置と異なる点は、パッシベーション膜7の上面および側面、および低誘電率膜配線積層構造部3の側面を覆う保護膜(有機樹脂膜)9が、シリコン基板1の端面と同一面まで延出されている点である。
図21はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、保護膜9の側面を低誘電率膜配線積層構造部3およびパッシベーション膜7の側面よりも内側に配置した点である。すなわち、保護膜9は、パッシベーション膜7上に該パッシベーション膜7よりも小さいサイズに形成されている。この場合、パッシベーション膜7と低誘電率膜配線積層構造部3の側面は実質的に一面を形成している。
図22はこの発明の第5実施形態としての半導体装置の断面図を示す。この半導体装置において、図21に示す半導体装置と異なる点は、パッシベーション膜7の側面を保護膜9の側面よりも内側に配置した点である。すなわち、パッシベーション膜7は、低誘電率膜配線積層構造部3上に保護膜9よりも小さいサイズに形成されている。
図23はこの発明の第6実施形態としての半導体装置の断面図を示す。この半導体装置において、図21に示す半導体装置と異なる点は、低誘電率膜配線積層構造部3を、その最上層の配線5とその最上層の低誘電率膜4との間に下層パッシベーション膜16を有する構造とした点である。
例えば、上記第1実施形態において、図3に示す工程後に、保護膜9の上面全体に下地金属層11を形成し、次いで、電解メッキにより上層配線12および柱状電極13を形成し、次いで、上層配線12をマスクとして下地金属層11の不要な部分をエッチングして除去し、上層配線12下にのみ下地金属層を残存させる。この後、必要に応じて、全上面に水溶性保護膜を形成し、次いで、レーザビームを照射して、保護膜9、パッシベーション膜7および低誘電率膜4を加工し、溝23を形成するようにしてもよい。この場合、溝23を形成した後に、水溶性保護膜を除去すると、図9に示す状態となる。
2 接続パッド
3 低誘電率膜配線積層構造部
4 低誘電率膜
5 配線
7 パッシベーション膜
9 保護膜
11 下地金属層
12 上層配線
13 柱状電極
14 封止膜
15 半田ボール
16 下層パッシベーション膜
17 水溶性保護膜
21 半導体ウエハ
22 ダイシングストリート
23 溝
23a 溝
Claims (38)
- 半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ、比誘電率が3.0以下でガラス転移温度が400℃以上である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部上に設けられた有機樹脂からなる絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、少なくとも前記外部接続用バンプ電極の周囲における前記絶縁膜上に設けられた有機樹脂からなる封止膜とを備え、前記低誘電率膜配線積層構造部の側面が前記絶縁膜および前記封止膜のいずれか一方によって覆われていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記絶縁膜は無機材料からなるパッシベーション膜と有機材料からなる保護膜とを含むことを特徴とする半導体装置。
- 請求項2に記載の発明において、前記保護膜と前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成し、前記保護膜と前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は前記封止膜によって覆われていることを特徴とする半導体装置。
- 請求項2に記載の発明において、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成し、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は前記保護膜によって覆われていることを特徴とする半導体装置。
- 請求項4に記載の発明において、前記保護膜の側面は前記封止膜によって覆われていることを特徴とする半導体装置。
- 請求項4に記載の発明において、前記保護膜は前記半導体基板の端面と同一面まで延出されていることを特徴とする半導体装置。
- 請求項2に記載の発明において、前記保護膜の側面は前記低誘電率膜配線積層構造部の側面よりも内側に配置されていることを特徴とする半導体装置。
- 請求項7に記載の発明において、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成していることを特徴とする半導体装置。
- 請求項6に記載の発明において、前記パッシベーション膜の側面は前記保護膜の側面よりも内側に配置されていることを特徴とする半導体装置。
- 請求項7に記載の発明において、前記保護膜と前記パッシベーション膜の側面は実質的に一面を形成していることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記低誘電率膜配線積層構造部は、その最上層の配線とその最上層の低誘電率膜との間に下層パッシベーション膜を有することを特徴とする半導体装置。
- 請求項1に記載の発明において、前記低誘電率膜配線積層構造部は、その最上層の配線とその下の配線との間に下層パッシベーション膜を有することを特徴とする半導体装置。
- 請求項11または12に記載の発明において、前記下層パッシベーション膜は酸化シリコンからなることを特徴とする半導体装置。
- 請求項13に記載の発明において、前記絶縁膜は窒化シリコンからなるパッシベーション膜を含むことを特徴とする半導体装置。
- 請求項1に記載の発明において、前記絶縁膜上に前記電極用接続パッド部を有する上層配線が形成されていることを特徴とする半導体装置。
- 請求項15に記載の発明において、前記上層配線の接続パッド部上に形成された外部接続用バンプ電極は柱状電極であることを特徴とする半導体装置。
- 請求項16に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有
するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置。 - 半導体ウエハの一面上に比誘電率が3.0以下でガラス転移温度が400℃以上である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、
ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部をレーザビームを照射することにより除去して、前記低誘電率膜配線積層構造部の側面を露出する溝を形成する工程と、
前記低誘電率膜配線積層構造部の側面を覆う有機樹脂膜を形成する工程と、
前記有機樹脂膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項19に記載の発明において、前記溝を形成する工程は、前記溝を形成する前に全上面に水溶性保護膜を形成し、前記溝を形成した後に前記水溶性保護膜を除去する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項19に記載の発明において、前記有機樹脂膜を形成する工程は、前記低誘電率膜配線積層構造部の上部を覆う有機樹脂からなる絶縁膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項21に記載の発明において、さらに、前記絶縁膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
- 請求項19に記載の発明において、前記半導体ウエハの一面上に低誘電率膜配線積層構造部が形成されたものを準備する工程は、前記低誘電率膜配線積層構造部上に有機樹脂からなる絶縁膜が形成されたものを準備する工程を含み、前記溝を形成する工程は、ダイシングストリート上およびその両側の領域における前記絶縁膜および前記低誘電率膜配線積層構造部をレーザビームを照射することにより除去して、前記絶縁膜の側面および前記低誘電率膜配線積層構造部の側面を露出する溝を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項23に記載の発明において、さらに、前記絶縁膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程とを有し、前記低誘電率膜配線積層構造部の側面を覆う有機樹脂膜を形成する工程は、前記外部接続用バンプ電極の周囲における前記絶縁膜の上面、該絶縁膜の側面および前記低誘電率膜配線積層構造部の側面を覆う有機樹脂からなる封止膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項24に記載の発明において、前記封止膜を形成する工程は、前記封止膜を前記溝内に充填する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項19に記載の発明において、前記半導体ウエハの一面上に低誘電率膜配線積層構造部が形成されたものを準備する工程は、前記低誘電率膜配線積層構造部上にパッシベーション膜が形成されたものを準備する工程を含み、前記溝を形成する工程は、ダイシングストリート上およびその両側の領域における前記パッシベーション膜および前記低誘電率膜配線積層構造部を除去して、前記パッシベーション膜の側面および前記低誘電率膜配線積層構造部の側面を露出する溝を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項26に記載の発明において、前記有機樹脂膜を形成する工程は、前記パッシベーション膜の上面および前記溝から露出された前記パッシベーション膜の側面および前記低誘電率膜配線積層構造部の側面を覆う有機樹脂からなる絶縁膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項27に記載の発明において、前記絶縁膜を形成する工程は、前記絶縁膜がダイシングストリート上に延出されないよう前記絶縁膜をパターン形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項28に記載の発明において、前記半導体ウエハの一面上に低誘電率膜配線積層構造部が形成されたものを準備する工程、および前記低誘電率膜配線積層構造部にレーザビームを照射することにより除去して、前記低誘電率膜配線積層構造部の側面を露出する溝を形成する工程の後、前記パッシベーション膜の上面および側面、および前記低誘電率膜配線積層構造部の側面を覆う有機樹脂からなる絶縁膜を形成する工程を行うことを特徴とする半導体装置の製造方法。
- 請求項28に記載の発明において、前記絶縁膜を形成する工程は、前記低誘電率膜配線積層構造部上および前記溝内に前記絶縁膜を形成する工程と、前記絶縁膜の側面が前記低誘電率膜配線積層構造部の側面より内側に位置するように前記絶縁膜をパターン形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項30に記載の発明において、さらに、前記絶縁膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程とを有し、前記有機樹脂膜を形成する工程は、前記外部接続用バンプ電極の周囲における前記絶縁膜の上面を覆う有機樹脂からなる封止膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項27に記載の発明において、前記有機樹脂膜を形成する工程は、、前記溝内に充填された且つ前記溝の中央部に対応する部分を除去された絶縁膜を形成する工程、および除去された前記絶縁膜の部分に前記有機樹脂を充填して封止膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項32に記載の発明において、前記封止膜を形成する工程は、前記封止膜で前記絶縁膜の側面を覆う工程を含むことを特徴とする半導体装置の製造方法。
- 請求項31に記載の発明において、さらに、前記絶縁膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程とを有し、前記封止膜を形成する工程は、前記外部接続用バンプ電極の周囲における前記絶縁膜の全上面を覆う封止膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項19に記載の発明において、前記半導体ウエハの一面上に低誘電率膜配線積層構造部が形成されたものを準備する工程は、前記低誘電率膜配線積層構造部上に有機樹脂からなる絶縁膜がダイシングストリート上に延出されないようにパターン形成されたものを準備する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項19に記載の発明において、さらに、前記絶縁膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程とを含み、前記有機樹脂膜を形成する工程は、前記低誘電率膜配線積層構造部上に有機樹脂からなる絶縁膜を形成する工程、および前記外部接続用バンプ電極の周囲における前記絶縁膜の上面、該絶縁膜の側面および前記低誘電率膜配線積層構造部の側面を覆う有機樹脂からなる封止膜を形成する工程を含む、ことを特徴とする半導体装置の製造方法。
- 請求項35または36に記載の発明において、前記半導体ウエハの一面上に低誘電率膜配線積層構造部が形成されたものを準備する工程は、前記低誘電率膜配線積層構造部上にパッシベーション膜をパターン形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項19に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011085808A JP5393722B2 (ja) | 2007-09-21 | 2011-04-07 | 半導体装置 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007244977 | 2007-09-21 | ||
JP2007244977 | 2007-09-21 | ||
JP2008047090 | 2008-02-28 | ||
JP2008047090 | 2008-02-28 | ||
JP2011085808A JP5393722B2 (ja) | 2007-09-21 | 2011-04-07 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008224342A Division JP4770893B2 (ja) | 2007-09-21 | 2008-09-02 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011176340A true JP2011176340A (ja) | 2011-09-08 |
JP2011176340A5 JP2011176340A5 (ja) | 2011-10-20 |
JP5393722B2 JP5393722B2 (ja) | 2014-01-22 |
Family
ID=39686129
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008224342A Active JP4770893B2 (ja) | 2007-09-21 | 2008-09-02 | 半導体装置の製造方法 |
JP2011085808A Active JP5393722B2 (ja) | 2007-09-21 | 2011-04-07 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008224342A Active JP4770893B2 (ja) | 2007-09-21 | 2008-09-02 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP2076922B1 (ja) |
JP (2) | JP4770893B2 (ja) |
KR (1) | KR101124898B1 (ja) |
TW (1) | TWI419268B (ja) |
WO (1) | WO2009037902A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013081959A (ja) * | 2011-10-06 | 2013-05-09 | Disco Corp | パシベーション膜が積層された基板のアブレーション加工方法 |
JP2016040809A (ja) * | 2014-08-13 | 2016-03-24 | 株式会社ディスコ | 加工方法 |
JP2016041448A (ja) * | 2015-11-18 | 2016-03-31 | 株式会社ディスコ | パシベーション膜が積層された基板のアブレーション加工方法 |
JP2016540386A (ja) * | 2013-12-06 | 2016-12-22 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | レーザスクライブ及びプラズマエッチングによるウエハダイシング処理のためのスクリーン印刷マスク |
US9700961B2 (en) | 2011-10-06 | 2017-07-11 | Disco Corporation | Ablation method for die attach film |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011146678A (ja) * | 2009-12-16 | 2011-07-28 | Kyocera Corp | 太陽電池素子の製造方法 |
US8507363B2 (en) * | 2011-06-15 | 2013-08-13 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using water-soluble die attach film |
US10141202B2 (en) * | 2013-05-20 | 2018-11-27 | Qualcomm Incorporated | Semiconductor device comprising mold for top side and sidewall protection |
JP6315753B2 (ja) * | 2013-10-01 | 2018-04-25 | オリンパス株式会社 | 半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001354852A (ja) * | 2000-06-15 | 2001-12-25 | Sumitomo Bakelite Co Ltd | 絶縁膜用樹脂組成物およびこれを用いた絶縁膜 |
JP2002217198A (ja) * | 2001-01-19 | 2002-08-02 | Hitachi Ltd | 半導体装置 |
JP2005175317A (ja) * | 2003-12-12 | 2005-06-30 | Sony Corp | 半導体装置およびその製造方法 |
JP2005347461A (ja) * | 2004-06-02 | 2005-12-15 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2007161784A (ja) * | 2005-12-09 | 2007-06-28 | Fujifilm Corp | 絶縁膜、化合物、膜形成用組成物及び電子デバイス |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW444252B (en) * | 1999-03-19 | 2001-07-01 | Toshiba Corp | Semiconductor apparatus and its fabricating method |
JP2002057212A (ja) * | 2000-08-09 | 2002-02-22 | Mitsubishi Electric Corp | 半導体装置、及び半導体装置の製造方法 |
JP2002164428A (ja) * | 2000-11-29 | 2002-06-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2003100757A (ja) * | 2001-09-27 | 2003-04-04 | Toshiba Corp | 半導体装置およびその製造方法 |
US7192867B1 (en) * | 2002-06-26 | 2007-03-20 | Cypress Semiconductor Corporation | Protection of low-k dielectric in a passivation level |
CN1568546B (zh) * | 2002-08-09 | 2010-06-23 | 卡西欧计算机株式会社 | 半导体器件及其制造方法 |
US6939792B1 (en) * | 2003-03-28 | 2005-09-06 | Cypress Semiconductor Corporation | Low-k dielectric layer with overlying adhesion layer |
JP4016340B2 (ja) * | 2003-06-13 | 2007-12-05 | ソニー株式会社 | 半導体装置及びその実装構造、並びにその製造方法 |
US7071539B2 (en) * | 2003-07-28 | 2006-07-04 | International Business Machines Corporation | Chemical planarization performance for copper/low-k interconnect structures |
US7489032B2 (en) * | 2003-12-25 | 2009-02-10 | Casio Computer Co., Ltd. | Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same |
TW200527485A (en) * | 2004-01-30 | 2005-08-16 | Semiconductor Leading Edge Tec | Multilayered wiring structure, method of forming buried wiring, semiconductor device, method of manufacturing semiconductor device, semiconductor mounted device, and method of manufacturing semiconductor mounted device |
US7468545B2 (en) * | 2005-05-06 | 2008-12-23 | Megica Corporation | Post passivation structure for a semiconductor device and packaging process for same |
-
2008
- 2008-05-29 TW TW097119799A patent/TWI419268B/zh active
- 2008-05-30 EP EP08765221A patent/EP2076922B1/en not_active Expired - Fee Related
- 2008-05-30 KR KR1020097006033A patent/KR101124898B1/ko not_active IP Right Cessation
- 2008-05-30 WO PCT/JP2008/060408 patent/WO2009037902A1/en active Application Filing
- 2008-09-02 JP JP2008224342A patent/JP4770893B2/ja active Active
-
2011
- 2011-04-07 JP JP2011085808A patent/JP5393722B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001354852A (ja) * | 2000-06-15 | 2001-12-25 | Sumitomo Bakelite Co Ltd | 絶縁膜用樹脂組成物およびこれを用いた絶縁膜 |
JP2002217198A (ja) * | 2001-01-19 | 2002-08-02 | Hitachi Ltd | 半導体装置 |
JP2005175317A (ja) * | 2003-12-12 | 2005-06-30 | Sony Corp | 半導体装置およびその製造方法 |
JP2005347461A (ja) * | 2004-06-02 | 2005-12-15 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2007161784A (ja) * | 2005-12-09 | 2007-06-28 | Fujifilm Corp | 絶縁膜、化合物、膜形成用組成物及び電子デバイス |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013081959A (ja) * | 2011-10-06 | 2013-05-09 | Disco Corp | パシベーション膜が積層された基板のアブレーション加工方法 |
US9700961B2 (en) | 2011-10-06 | 2017-07-11 | Disco Corporation | Ablation method for die attach film |
JP2016540386A (ja) * | 2013-12-06 | 2016-12-22 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | レーザスクライブ及びプラズマエッチングによるウエハダイシング処理のためのスクリーン印刷マスク |
JP2016040809A (ja) * | 2014-08-13 | 2016-03-24 | 株式会社ディスコ | 加工方法 |
JP2016041448A (ja) * | 2015-11-18 | 2016-03-31 | 株式会社ディスコ | パシベーション膜が積層された基板のアブレーション加工方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200915500A (en) | 2009-04-01 |
EP2076922B1 (en) | 2012-09-05 |
WO2009037902A1 (en) | 2009-03-26 |
TWI419268B (zh) | 2013-12-11 |
KR101124898B1 (ko) | 2012-04-12 |
EP2076922A1 (en) | 2009-07-08 |
KR20090050088A (ko) | 2009-05-19 |
JP4770893B2 (ja) | 2011-09-14 |
JP2009231791A (ja) | 2009-10-08 |
JP5393722B2 (ja) | 2014-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4193897B2 (ja) | 半導体装置およびその製造方法 | |
JP5393722B2 (ja) | 半導体装置 | |
JP4666028B2 (ja) | 半導体装置 | |
JP4596001B2 (ja) | 半導体装置の製造方法 | |
JP2010283367A (ja) | 半導体装置の製造方法 | |
US8871627B2 (en) | Semiconductor device having low dielectric insulating film and manufacturing method of the same | |
JP4538764B2 (ja) | 半導体装置およびその製造方法 | |
JP4974384B2 (ja) | 半導体装置の製造方法 | |
JP4956465B2 (ja) | 半導体装置の製造方法 | |
JP4645863B2 (ja) | 半導体装置の製造方法 | |
JP2008130886A (ja) | 半導体装置の製造方法 | |
JP4913563B2 (ja) | 半導体装置の製造方法 | |
US20090079072A1 (en) | Semiconductor device having low dielectric insulating film and manufacturing method of the same | |
JP5004907B2 (ja) | 半導体装置の製造方法 | |
JP2010093273A (ja) | 半導体装置の製造方法 | |
JP2009135421A (ja) | 半導体装置およびその製造方法 | |
JP4770892B2 (ja) | 半導体装置の製造方法 | |
JP2009135420A (ja) | 半導体装置およびその製造方法 | |
JP2009218469A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110826 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110826 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121226 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131015 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5393722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |