JP2008130886A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 半導体ウエハ２１上に低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部、パッシベーション膜７および保護膜９を形成し、完成した状態の半導体装置における低誘電率膜４、パッシベーション膜７および保護膜９の側面を封止膜で覆うために、ダイシングストリート２２およびその両側の領域にレーザ照射によるレーザ加工により溝２３を形成したとき、溝２３を介して露出された半導体ウエハ２１の上面にシリコン溶融物からなる針状のバリ２４が形成されても、この部分にメッキ電流路としての下地金属層を良好に形成することができるようにする。
【解決手段】 ダイシングブレードを用いて、ダイシングストリート２２における半導体ウエハ２１の上面側をその上に形成されたバリ２４と共に除去する。
【選択図】 図５

Description

この発明は半導体装置の製造方法に関する。

従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれるもので、半導体基板上に設けられた絶縁膜の上面に配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む絶縁膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられたものがある（例えば、特許文献１参照）。

特開２００４−３４９４６１号公報

ところで、上記のような半導体装置には、半導体基板と絶縁膜との間に、層間絶縁膜と配線との積層構造からなる層間絶縁膜配線積層構造部を設けたものがある。この場合、微細化に伴って層間絶縁膜配線積層構造部の配線間の間隔が小さくなると、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。

この点を改善するために、層間絶縁膜の材料として、誘電率が層間絶縁膜の材料として一般的に用いられている酸化シリコンの誘電率４．２〜４．０よりも低いＬｏｗ−ｋ（低誘電率）材料が注目されている。Ｌｏｗ−ｋ材料としては、酸化シリコン（ＳｉＯ２）に炭素（Ｃ）をドープしたＳｉＯＣやさらにＨを含むＳｉＯＣＨ等が挙げられる。また、誘電率をさらに低くするため、空気を含んだポーラス（多孔性）型のＬｏｗ−ｋ膜の検討も行われている。

しかしながら、特に、ポーラス型のＬｏｗ−ｋ膜を備えた半導体装置では、Ｌｏｗ−ｋ膜が機械的強度が低く、また水分の影響を受けやすく、ひいては剥離しやすいという問題がある。

そこで、この発明は、Ｌｏｗ−ｋ膜等の低誘電率膜が剥離しにくいようにすることができる半導体装置の製造方法を提供することを目的とする。

請求項１に記載の発明は、半導体ウエハと、前記半導体ウエハ上に積層された低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部を覆う絶縁膜とを備えたものを用意する工程と、レーザ照射によるレーザ加工により、ダイシングストリートおよびその両側の領域における前記絶縁膜および前記低誘電率膜配線積層構造部の前記低誘電率膜の少なくとも一部を除去して溝を形成し、該溝を介して前記低誘電率膜配線積層構造部の前記低誘電率膜および前記絶縁膜の側面と前記半導体ウエハの上面とを露出させる工程と、前記溝を介して露出された前記半導体ウエハの上面に前記レーザ加工により形成されたバリを除去する工程と、前記絶縁膜上に、上層配線を前記低誘電率膜配線積層構造部の前記配線の接続パッド部に接続させて形成する工程と、前記上層配線の接続パッド部上に外部接続用電極を形成する工程と、前記外部接続用電極間および前記溝内に封止膜を形成する工程と、前記溝内の前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して個々の半導体装置を複数個得る工程と、を含むことを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記低誘電率膜は、ＢＣＢ、フッ素化ポリイミド、ポリオレフィン、フィラーを加えたポリイミド樹脂、有機ポリマー系のＬｏｗ−ｋ材のいずれかからなることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記レーザ加工により、前記ダイシングストリートおよびその両側の領域における前記絶縁膜および前記低誘電率膜配線積層構造部の前記低誘電率膜を除去して１本の前記溝を形成することを特徴とするものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記バリを除去する工程は、ダイシングブレードを用いて、前記ダイシングストリートにおける前記半導体ウエハの上面側をその上に形成されたバリと共に除去する工程であることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記レーザ加工により、前記ダイシングストリートおよびその両側の領域における前記絶縁膜および前記低誘電率膜配線積層構造部の前記低誘電率膜の両側を除去して２本の前記溝を形成することを特徴とするものである。
請求項６に記載の発明は、請求項５に記載の発明において、前記バリを除去する工程は、ダイシングブレードを用いて、前記ダイシングストリートにおける前記半導体ウエハの上面側をその上に形成されたバリと共に除去し、且つ、前記２本の溝間に残存された前記絶縁膜および前記低誘電率膜配線積層構造部の前記低誘電率膜を除去する工程であることを特徴とするものである。
請求項７に記載の発明は、請求項１に記載の発明において、前記封止膜を形成した後に、前記外部接続用電極上に半田ボールを形成する工程を有することを特徴とするものである。

この発明によれば、半導体ウエハの状態において、ダイシングストリートおよびその両側の領域における絶縁膜および低誘電率膜配線積層構造部の低誘電率膜の少なくとも一部を除去して溝を形成し、該溝を介して低誘電率膜配線積層構造部の低誘電率膜および絶縁膜の側面と半導体ウエハの上面とを露出させ、溝内に封止膜を形成し、溝内の封止膜および半導体ウエハをダイシングストリートに沿って切断して個々の半導体装置を複数個得ているので、得られた半導体装置の低誘電率膜配線積層構造部の側面が封止膜で覆われ、これにより低誘電率膜が剥離しにくいようにすることができる。この場合、溝を介して露出された半導体ウエハの上面にレーザ加工により形成されたバリを除去しているのは、上層配線および柱状電極を電解メッキにより形成するときのメッキ電流路となる下地金属層がバリによって切断されないようにするためである。

図１はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置はシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路が設けられ、上面周辺部には、２個のみを図示するが実際には多数の、アルミニウム系金属等からなる接続パッド２が集積回路に接続されて設けられている。

シリコン基板１の上面において接続パッド２の外側の周辺部を除く領域には低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３は、複数層例えば４層の低誘電率膜４と同数層のアルミニウム系金属等からなる配線５とが交互に積層された構造となっている。この場合、各層の配線５は層間で互いに接続されている。最下層の配線５の一端部は、最下層の低誘電率膜４に設けられた開口部６を介して接続パッド２に接続されている。最上層の配線５の接続パッド部５ａは最上層の低誘電率膜４の上面周辺部に配置されている。

ここで、低誘電率膜４の材料としては、ＢＣＢ（ベンゾシクロブテン）、フッ素化ポリイミド、ポリオレフィン、フィラーを加えたポリイミド樹脂、有機ポリマー系のＬｏｗ−ｋ材等が挙げられ、比誘電率が３．９〜１．５のものを用いることができ、特に、比誘電率が３．９〜２．５のものを好適に用いることができる。

最上層の配線５を含む最上層の低誘電率膜４の上面には酸化シリコン等の無機材料または低誘電率膜からなるパッシベーション膜７が設けられている。最上層の配線５の接続パッド部５ａに対応する部分におけるパッシベーション膜７には開口部８が設けられている。パッシベーション膜７の上面にはポリイミド系樹脂等の有機材料からなる保護膜（絶縁膜）９が設けられている。パッシベーション膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。

保護膜９の上面には銅等からなる下地金属層１１が設けられている。下地金属層１１の上面全体には銅からなる上層配線１２が設けられている。下地金属層１１を含む上層配線１２の一端部は、パッシベーション膜７および保護膜９の開口部８、１０を介して最上層の配線５の接続パッド部５ａに接続されている。上層配線１２の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１３が設けられている。

上層配線１２を含む保護膜９の上面およびシリコン基板１の周辺部上面にはエポキシ系樹脂等の有機材料からなる封止膜１４がその上面が柱状電極１３の上面と面一となるように設けられている。この状態では、低誘電率膜配線積層構造部３、パッシベーション膜７および保護膜９の側面は封止膜１４によって覆われている。柱状電極１３の上面には半田ボール１５が設けられている。

（製造方法の一例）
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）上に、接続パッド２と、各４層の低誘電率膜４および配線５と、パッシベーション膜７とが設けられ、最上層の配線５の接続パッド部５ａの中央部がパッシベーション膜７に設けられた開口部８を介して露出されたものを用意する。なお、図２において、符号２２で示す領域はダイシングストリートに対応する領域である。

次に、図３に示すように、スクリーン印刷法、スピンコート法等により、パッシベーション膜７の開口部８を介して露出された最上層の配線５の接続パッド部５ａの上面を含むパッシベーション膜７の上面にポリイミド系樹脂等の有機材料からなる保護膜９を形成する。

次に、図４に示すように、レーザ照射によるレーザ加工により、ダイシングストリート２２およびその両側の領域における保護膜９、パッシベーション膜７および４層の低誘電率膜４に溝２３を形成し、且つ、パッシベーション膜７の開口部８に対応する部分における保護膜９に開口部１０を形成する。

この状態では、ダイシングストリート２２およびその両側の領域における半導体ウエハ２１の上面は溝２３を介して露出されている。また、半導体ウエハ２１上に積層された４層の低誘電率膜４、パッシベーション膜７および保護膜９が溝２３により分離されることにより、図１に示す低誘電率膜配線積層構造部３が形成されている。

ここで、低誘電率膜４は脆いため、ブレードにより切断して溝２３を形成する場合には、切断面において低誘電率膜４に多数の切欠け、破損が生じてしまうので、溝２３の形成はレーザ照射によるレーザ加工が好ましい。

一方、ダイシングストリート２２およびその両側の領域における半導体ウエハ２１の上面を溝２３を介して完全に露出させるためには、溝２３を形成すべき領域における保護膜９、パッシベーション膜７および４層の低誘電率膜４を完全に除去する必要がある。このため、レーザ照射によるレーザ加工により、溝２３を形成すべき領域における半導体ウエハ２１の上面側をある程度除去することになる。

しかるに、レーザ照射時のエネルギーにより、半導体ウエハ２１の上面側のシリコンが溶融されて飛散するが、この飛散されたシリコン溶融物の一部が溝２３を介して露出された半導体ウエハ２１の上面およびその周囲における保護膜９の上面に付着する。この結果、例えば、図５に示すように、溝２３を介して露出された半導体ウエハ２１の上面およびその周囲における保護膜９の上面にシリコンからなるバリ２４が形成される。

この場合、特に、溝２３を介して露出された半導体ウエハ２１の上面に形成されたバリ２４が針状であると、図７および図８に示す後工程において、上層配線１２および柱状電極１３を電解メッキにより形成するときのメッキ電流路となる下地金属層１１がバリ２４によって切断されてしまい、メッキ不良あるいはメッキ厚のばらつきの原因となってしまう。

そこで、次に、図６に示すように、ダイシングブレード２５を用いて、ダイシングストリート２２における半導体ウエハ２１の上面側をその上に形成されたバリ２４と共に除去する。一例として、ダイシングストリート２２における半導体ウエハ２１の上面側を深さ１０〜１５μｍ除去する。すると、後述する下地金属層１１を形成するとき、溝２３を介して露出された半導体ウエハ２１の上面に下地金属層１１を良好に形成することができる。

次に、図７に示すように、パッシベーション膜７および保護膜９の開口部８、１０を介して露出された最上層の配線５の接続パッド部５ａの上面および溝２３を介して露出された半導体ウエハ２１の上面を含む保護膜９の上面全体に下地金属層１１を形成する。この場合、下地金属層１１は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。

次に、下地金属層１１の上面にメッキレジスト膜２５をパターン形成する。この場合、上層配線１２形成領域に対応する部分におけるメッキレジスト膜２５には開口部２６が形成されている。次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２５の開口部２６内の下地金属層１１の上面に上層配線１２を形成する。次に、メッキレジスト膜２５を剥離する。

次に、図８に示すように、上層配線１２を含む下地金属層１１の上面にメッキレジスト膜２７をパターン形成する。この場合、上層配線１２の接続パッド部（柱状電極１３形成領域）に対応する部分におけるメッキレジスト膜２７には開口部２８が形成されている。次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜２７の開口部２８内の上層配線１２の接続パッド部上面に柱状電極１３を形成する。次に、メッキレジスト膜２７を剥離し、次いで、上層配線１２をマスクとして下地金属層１１の不要な部分をエッチングして除去すると、図９に示すように、上層配線１２下にのみ下地金属層１１が残存される。

次に、図１０に示すように、スクリーン印刷法、スピンコート法等により、上層配線１２、柱状電極１３を含む保護膜９の上面および溝２３を介して露出された半導体ウエハ２１の上面にエポキシ系樹脂等の有機材料からなる封止膜１４をその厚さが柱状電極１３の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１３の上面は封止膜１４によって覆われている。また、保護膜９、パッシベーション膜７および４層の低誘電率膜４の側面は封止膜１４によって覆われている。

次に、封止膜１４の上面側を適宜に研削し、図１１に示すように、柱状電極１３の上面を露出させ、且つ、この露出された柱状電極１３の上面を含む封止膜１４の上面を平坦化する。次に、図１２に示すように、柱状電極１３の上面に半田ボール１５を形成する。次に、図１３に示すように、封止膜１４および半導体ウエハ２１を溝２３内の中央部のダイシングストリート２２に沿って切断すると、図１に示すように、低誘電率膜配線積層構造部３、パッシベーション膜７および保護膜９の側面が封止膜１４によって覆われた構造の半導体装置が複数個得られる。

このようにして得られたこの半導体装置では、低誘電率膜配線積層構造部３、パッシベーション膜７および保護膜９の側面が封止膜１４によって覆われているので、低誘電率膜配線積層構造部３の低誘電率膜４がポーラス型であっても剥離しにくいようにすることができる。

（製造方法の他の例）
上記製造方法では、図５に示すように、レーザ照射によるレーザ加工により、ダイシングストリート２２およびその両側の領域における保護膜９、パッシベーション膜７および４層の低誘電率膜４に１本の溝２３を形成しているが、これに限定されるものではない。例えば、図１４に示すように、レーザ照射によるレーザ加工により、ダイシングストリート２２およびその両側の領域における保護膜９、パッシベーション膜７および４層の低誘電率膜４の両側に２本の溝２３を形成するようにしてもよい。

この場合、２本の溝２３間には保護膜９、パッシベーション膜７および４層の低誘電率膜４が残存される。また、２本の溝２３を介して露出された半導体ウエハ２１の上面およびその周囲における保護膜９の上面にはバリ２４が形成される。そこで、次に、図１５に示すように、ダイシングブレード２５を用いて、ダイシングストリート２２における半導体ウエハ２１の上面側をその上に形成されたバリ２４と共に除去し、且つ、２本の溝２３間に残存された保護膜９、パッシベーション膜７および４層の低誘電率膜４を除去する。すると、図７に示すように、下地金属層１１を形成するとき、溝２３を介して露出された半導体ウエハ２１の上面に下地金属層１１を良好に形成することができる。

この発明の製造方法により製造された半導体装置の一例の断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に示す状態における溝の部分を説明するために示す断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１に示す半導体装置の製造方法の他の例において、図５同様の工程の断面図。 図１４に続く工程の断面図。

符号の説明

１ シリコン基板
２ 接続パッド
３ 低誘電率膜配線積層構造部
４ 低誘電率膜
５ 配線
７ パッシベーション膜
９ 保護膜
１１ 下地金属層
１２ 上層配線
１３ 柱状電極
１４ 封止膜
１５ 半田ボール
２１ 半導体ウエハ
２２ ダイシングストリート
２３ 溝
２４ バリ
２５ ダイシングブレード

Claims (7)

1. 半導体ウエハと、前記半導体ウエハ上に積層された低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部を覆う絶縁膜とを備えたものを用意する工程と、
   レーザ照射によるレーザ加工により、ダイシングストリートおよびその両側の領域における前記絶縁膜および前記低誘電率膜配線積層構造部の前記低誘電率膜の少なくとも一部を除去して溝を形成し、該溝を介して前記低誘電率膜配線積層構造部の前記低誘電率膜および前記絶縁膜の側面と前記半導体ウエハの上面とを露出させる工程と、
   前記溝を介して露出された前記半導体ウエハの上面に前記レーザ加工により形成されたバリを除去する工程と、
   前記絶縁膜上に、上層配線を前記低誘電率膜配線積層構造部の前記配線の接続パッド部に接続させて形成する工程と、
   前記上層配線の接続パッド部上に外部接続用電極を形成する工程と、
   前記外部接続用間および前記溝内に封止膜を形成する工程と、
   前記溝内の前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して個々の半導体装置を複数個得る工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 請求項１に記載の発明において、前記低誘電率膜は、ＢＣＢ、フッ素化ポリイミド、ポリオレフィン、フィラーを加えたポリイミド樹脂、有機ポリマー系のＬｏｗ−ｋ材のいずれかからなることを特徴とする半導体装置の製造方法。
3. 請求項１に記載の発明において、前記レーザ加工により、前記ダイシングストリートおよびその両側の領域における前記絶縁膜および前記低誘電率膜配線積層構造部の前記低誘電率膜を除去して１本の前記溝を形成することを特徴とする半導体装置の製造方法。
4. 請求項３に記載の発明において、前記バリを除去する工程は、ダイシングブレードを用いて、前記ダイシングストリートにおける前記半導体ウエハの上面側をその上に形成されたバリと共に除去する工程であることを特徴とする半導体装置の製造方法。
5. 請求項１に記載の発明において、前記レーザ加工により、前記ダイシングストリートおよびその両側の領域における前記絶縁膜および前記低誘電率膜配線積層構造部の前記低誘電率膜の両側を除去して２本の前記溝を形成することを特徴とする半導体装置の製造方法。
6. 請求項５に記載の発明において、前記バリを除去する工程は、ダイシングブレードを用いて、前記ダイシングストリートにおける前記半導体ウエハの上面側をその上に形成されたバリと共に除去し、且つ、前記２本の溝間に残存された前記絶縁膜および前記低誘電率膜配線積層構造部の前記低誘電率膜を除去する工程であることを特徴とする半導体装置の製造方法。
7. 請求項１に記載の発明において、前記封止膜を形成した後に、前記外部接続用電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。

Images