JP2011071379A - 半導体装置の製造方法、半導体装置 - Google Patents
半導体装置の製造方法、半導体装置 Download PDFInfo
- Publication number
- JP2011071379A JP2011071379A JP2009221978A JP2009221978A JP2011071379A JP 2011071379 A JP2011071379 A JP 2011071379A JP 2009221978 A JP2009221978 A JP 2009221978A JP 2009221978 A JP2009221978 A JP 2009221978A JP 2011071379 A JP2011071379 A JP 2011071379A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- glass substrate
- adhesive layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 129
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000011229 interlayer Substances 0.000 claims abstract description 49
- 239000011347 resin Substances 0.000 claims abstract description 42
- 229920005989 resin Polymers 0.000 claims abstract description 42
- 239000011521 glass Substances 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims abstract description 37
- 239000012790 adhesive layer Substances 0.000 claims abstract description 31
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 28
- 238000005520 cutting process Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 5
- 239000009719 polyimide resin Substances 0.000 claims description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 34
- 229910052710 silicon Inorganic materials 0.000 abstract description 34
- 239000010703 silicon Substances 0.000 abstract description 34
- 238000005336 cracking Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
【課題】ダイシング時で半導体チップに発生するチッピング、割れ、或いは欠けを低減する。
【解決手段】半導体装置８０は、半導体チップ５０がガラス基板６０にFace Downして載置され、接着層１０で半導体チップ５０とガラス基板６０が接着される。半導体チップ５０には、シリコン基板１、集積回路部２、受光部３、層間絶縁膜４、樹脂層５、表面電極６、貫通電極８、裏面電極９、裏面保護膜１２、ボール端子１３が設けられる。樹脂層５は、シリコン基板１上に層間絶縁膜４と接するように半導体チップ５０の端部に設けられる。樹脂層５は、層間絶縁膜４をエッチングした開口領域に設けられる。半導体装置８０は、接着層１０により固着されたシリコンウェハ１００とガラス基板６０をブレードダイシングにより個片化されたものである。
【選択図】 図１
【解決手段】半導体装置８０は、半導体チップ５０がガラス基板６０にFace Downして載置され、接着層１０で半導体チップ５０とガラス基板６０が接着される。半導体チップ５０には、シリコン基板１、集積回路部２、受光部３、層間絶縁膜４、樹脂層５、表面電極６、貫通電極８、裏面電極９、裏面保護膜１２、ボール端子１３が設けられる。樹脂層５は、シリコン基板１上に層間絶縁膜４と接するように半導体チップ５０の端部に設けられる。樹脂層５は、層間絶縁膜４をエッチングした開口領域に設けられる。半導体装置８０は、接着層１０により固着されたシリコンウェハ１００とガラス基板６０をブレードダイシングにより個片化されたものである。
【選択図】 図１
Description
本発明は、半導体装置の製造方法、半導体装置に関する。
近年、システムＬＳＩやＳｏＣ（System on a Chip）などの半導体集積回路の高集積化、高速化、低消費電力化の進展に伴い、半導体集積回路に使用される層間絶縁膜にシリコン酸化膜（ＳｉＯ２）よりも誘電率の小さいＬｏｗ−ｋ絶縁膜が多用されている。Ｌｏｗ−ｋ絶縁膜を有する半導体集積回路がガラス基板上に載置された半導体装置は、ダイシングにより個片化される（例えば、特許文献１参照。）。
特許文献１に記載される半導体装置では、半導体集積回路の裏面側から、例えばブレードダイシングにより個片化される。このため、ダイシング時にＬｏｗ−ｋ絶縁膜にダメージが発生し、チップ端にチッピング、割れ、或いは欠けが発生するという問題点ある。また、表面に保護シートが設けられ、半導体集積回路が形成されるＬｏｗ−ｋ絶縁膜を有する半導体ウェハを裏面からブレードダイシングする場合、同様にチップ端にチッピング、割れ、或いは欠けが発生する。
本発明は、ダイシング時での半導体チップのダメージを低減する半導体装置の製造方法、半導体装置を提供することにある。
本発明の一態様の半導体装置の製造方法は、シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さく、半導体ウェハ上に設けられる層間絶縁膜をダイシングライン領域よりも幅広く、且つ集積回路部と離間するようにエッチングして、開口部を形成する工程と、前記開口部に樹脂層を埋め込む工程と、前記層間絶縁膜及び前記樹脂層上に接着層を形成する工程と、前記接着層が設けられる半導体ウェハをFace Downしてガラス基板上に載置し、接着層により前記半導体ウェハを前記ガラス基板に固着する工程と、前記ダイシングライン領域の前記半導体ウエハ、前記樹脂層、及び前記接着層をブレードダイシングにより切削する工程と、前記ダイシングライン領域直下の前記ガラス基板をブレードダイシングにより切削し、前記接着層により接着される前記ガラス基板及び前記半導体ウェハを個片化する工程とを具備することを特徴とする。
更に、本発明の一態様の半導体装置は、半導体基板上に設けられ、シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さい層間絶縁膜と、チップ端部の前記層間絶縁膜が開口され、集積回路部と離間して形成される開口部と、前記開口部を覆うように設けられる樹脂層とを有する半導体チップと、Face Downされた前記半導体チップが載置され、接着層により前記半導体チップが固着されるガラス基板とを具備することを特徴とする。
本発明によれば、ダイシング時での半導体チップのダメージを低減する半導体装置の製造方法、半導体装置を提供することができる。
以下本発明の実施例について図面を参照しながら説明する。
まず、本発明の実施例１に係る半導体装置の製造方法、半導体装置について、図面を参照して説明する。図１は半導体装置を示す断面図、図２はカメラモジュールを示す断面図である。本実施例では、ダイシング時、半導体チップに発生するチッピング、割れ、或いは欠けを低減するために半導体チップの端部に樹脂層を設けている。
図１に示すように、半導体装置８０には、半導体チップ５０とガラス基板６０が設けられる。半導体装置８０は、半導体チップ５０がガラス基板６０にFace Downして載置され、接着層１０で半導体チップ５０とガラス基板６０が接着されるセンサモジュールである。
半導体チップ５０には、シリコン基板１、集積回路部２、受光部３、層間絶縁膜４、樹脂層５、表面電極６、貫通電極８、裏面電極９、裏面保護膜１２、ボール端子１３が設けられる。半導体チップ５０の端部は、ガラス基板６０の端部よりも、半導体チップ端とガラス基板端の距離Ｌ１分だけ小さい。半導体チップ５０は、集積回路部２及び受光部３から構成され、例えばＣＭＯＳ型撮像デバイスである。
集積回路部２は、受光部３を有し、シリコン基板１の第１主面（表面）の中央部に設けられる。層間絶縁膜４は、シリコン基板１の第１主面（表面）上に設けられ、シリコン酸化膜（ＳｉＯ２）よりも誘電率の小さいＬｏｗ−ｋ絶縁膜である。樹脂層５は、シリコン基板１の第１主面（表面）上に層間絶縁膜４と接するように半導体チップ５０の端部に設けられる。樹脂層５は、層間絶縁膜４をエッチングした開口領域に設けられる。
表面電極６は、層間絶縁膜４上に設けられる。裏面電極９は、シリコン基板１の第１主面（表面）と相対向する第２主面（裏面）上に設けられる。表面電極６及び裏面電極９は、シリコン基板１をエッチングした貫通孔７に埋設される貫通電極８に接続される。
ボール端子１３は、裏面電極９と接するように、シリコン基板１の第２主面（裏面）上に設けられる。裏面保護膜１２は、裏面電極９及びボール端子１３の下端部を覆うように、シリコン基板１の第２主面（裏面）上に設けられる。集積回路部２上には、周囲が半導体チップ５０、ガラス基板６０、接着層１０で覆われる空隙部１１が設けられる。
図２に示すように、カメラモジュール９０には、ＩＲカットフィルタ２１、集光用レンズ２２、レンズホルダ２３、シールドキャップ２４、基板７０、及び半導体装置８０が設けられる。なお、図示していないがカメラモジュール９０には、信号処理ＩＣチップ、電源ＩＣチップ、入出力ＩＣチップ、受動部品などが搭載される。
集光レンズ２２は、端部がレンズホルダ２３により保持され、入射光を集光する。ＩＲカットフィルタ２１は、ガラス基板６０上（回路基板２と相対向する面上）に設けられ、集光された入射光の赤外領域をカットし、赤外領域がカットされた入射光を受光部３に照射する。シールドキャップ２４は、ＩＲカットフィルタ２１、集光用レンズ２２、レンズホルダ２３、及び半導体装置８０をシールドする。基板７０は、回路が設けられ、ボール端子１３と接合される。
次に、半導体装置の製造方法について図３乃至１１を参照して説明する。図３乃至１１は半導体装置の製造工程を示す断面図である。
図３に示すように、センサモジュールである半導体装置８０では、まず、ＣＭＯＳ型撮像デバイスが形成されるシリコンウェハ１００の層間絶縁膜４が形成される領域にレーザ光を照射し、シリコン基板１が露呈するように開口部３０を形成する。開口部３０は、表面電極６が設けられていない層間絶縁膜４の領域に形成する。層間絶縁膜４には、ＳｉＯＣ膜を用いているが、代わりにＳｉＯＣＨ膜やポーラス（多孔性）シリカ膜などを用いてもよい。表面電極６には、ＡＬ（アルミニウム）を用いているが、代わりにＣｕ（銅）などを用いてもよい。
形成される開口部３０のレーザ加工幅Ｗｌｋ、ダイシングライン幅Ｗｄｌ、ダイシングライン端からの距離Ｌ１１の関係は、
Wlk＝Wdl＋2×L11・・・・・・・・・・・・・式（１）
と設定される。つまり、開口部３０は、集積回路部２と離間し、ダイシングライン端からの距離Ｌ１１分、半導体チップの内側まで設けられる。
Wlk＝Wdl＋2×L11・・・・・・・・・・・・・式（１）
と設定される。つまり、開口部３０は、集積回路部２と離間し、ダイシングライン端からの距離Ｌ１１分、半導体チップの内側まで設けられる。
レーザ光を用いた開口部３０の形成では、例えば表面に水溶性保護膜を設け、レーザ光にＵＶパルスレーザを用いる。水溶性保護膜は、ＵＶパルスレーザ照射により溶融し、固化された残渣物を水洗除去するために設けられたものである（水溶性保護膜も水洗より除去される）。ここでは、開口部３０の形成にレーザ光を用いているが、代わりにＲＩＥ（Reactive Ion Etching）などを用いてもよい。
次に、図４に示すように、開口部３０に樹脂層５を埋設する。樹脂層５には、ポリイミド樹脂を用いているが、代わりにＢＣＢ（ベンゾシクロブテン）樹脂やフッ素系樹脂などを用いてもよい。樹脂層５は、シリコンウェハ１００のブレードダイシング時、個片化される半導体チップのチップ端に発生するチッピング、割れ、或いは欠け（例えば、Ｌｏｗ−ｋ絶縁膜が起因となるチッピング、割れ、或いは欠け）を大幅に低減するために設けられたものである。
続いて、図５に示すように、シリコンウェハ１００を裏面研磨し、裏面を鏡面にし、シリコンウェハ１００を薄ウェハ化する。その後、層間絶縁膜４、表面電極６、及び開口部３０上に接着層１０を形成する。接着剤１０には、エポキシ樹脂を用いているが、代わりにポリイミド樹脂やアクリル樹脂などを用いてもよい。
そして、図６に示すように、薄ウェハ化されたシリコンウェハ１００をFace Downしてガラス基板６０に載置し、接着層１０によりシリコンウェハ１００を基板６０に固着する。
次に、図７に示すように、例えばDeep RIE法を用いて、シリコン基板１及び層間絶縁膜４をエッチングし、表面電極６が露呈するように貫通孔７を形成する。具体的には、ＳＦ６ガスによるエッチングステップとＣ４Ｆ８ガスによるデポステップを交互に繰り返すボッシュ方式を用いてアスペクト比が大きく、略垂直形状を有する貫通孔７を形成する。Deep RIE処理終了後、RIE後処理を行い、貫通孔７表面を清浄化する。
続いて、図８に示すように、例えばメッキ法を用いて、貫通孔７に貫通電極８を埋設する。ここでは、電界メッキ法を用いているが、無電界メッキ法などを用いてもよい。貫通電極８には、Ｃｕ（銅）を用いているが、代わりにＡｇ（銀）、Ｎｉ（ニッケル）、或いはＡｕ（金）などを用いてもよい。
貫通電極８形成後、貫通電極８と接するように、シリコン基板１の第２主面（裏面）上に、例えばメッキ法を用いて裏面電極９を形成する。裏面電極９には、Ｃｕ（銅）を用いているが、代わりにＡｕ（金）などを用いてもよい。
そして、図９に示すように、シリコン基板１の第２主面（裏面）上に裏面保護膜１２を形成する。裏面保護膜１２形成後、裏面電極９上にボール端子１３を形成する。裏面保護膜１２には、ソルダーレジスト材を用いているが、代わりにポリイミド樹脂やエポキシ樹脂などを用いてもよい。ボール端子１３には、Ｐｂ（鉛）フリー半田を用いているが、代わりにＡｕ（金）などを用いてもよい。
次に、図１０に示すように、第１の切削ブレード刃を用いたブレードダイシング法により、ダイシングライン領域の裏面保護膜１２、シリコン基板１、樹脂層５、及び接着層１０を切削する。ここでは、X方向から切削を開始し、その後Y方向を切削しているが、逆にしてもよい。
ここで、層間絶縁膜４は、切削領域から離間されているので切削されない。このため、ブレードダイシングによるＬｏｗ−Ｋ絶縁膜である層間絶縁膜４などのチッピング、割れ、或いは欠けなどは大幅に低減できる。また、ブレードダイシング法での第１の切削ブレード刃の回転数を遅くする必要がないので、ブレードダイシング工程での生産性が低下することがない。また、センサモジュール形成工程での熱応力や薬品ダメージによるＬｏｗ−Ｋ絶縁膜である層間絶縁膜４の剥離を大幅に抑制することができる。
続いて、図１１に示すように、第２の切削ブレード刃を用いたブレードダイシング法により、ダイシングライン領域直下のガラス基板６０を切削する。ここでは、X方向から切削を開始し、その後Y方向を切削しているが、逆にしてもよい。この切削により、例えば、ガラス基板６０に接着される第１の半導体チップ５０ａ、ガラス基板６０に接着される第２の半導体チップ５０ｂなど複数の半導体装置８０（図１参照）が形成される。
上述したように、本実施例の半導体装置の製造方法、半導体装置では、集積回路部２が設けられるシリコンウェハ１００上の層間絶縁膜がダイシングライン領域よりも幅広い、且つ集積回路部２と離間するようにエッチングされて開口部３０が設けられる。開口部３０には樹脂層５が埋設される。シリコンウェハ１００は、Face Downされてガラス基板６０上に載置され、接着層１０によりガラス基板６０に固着される。接着層１０によりガラス基板６０に固着されたシリコンウェハ１００は、第１の切削ブレード刃を用いたブレードダイシング法により、ダイシングライン領域の裏面保護膜１２、シリコン基板１、樹脂層５、及び接着層１０が切削され、層間絶縁膜４は切削領域から離間されているので切削されない。第２の切削ブレード刃を用いたブレードダイシング法により、ダイシングライン領域直下のガラス基板６０が切削され、半導体装置８０が個片化される。
このため、ブレードダイシングによる層間絶縁膜４などのチッピング、割れ、或いは欠けなどを大幅に低減することができる。また、第１の切削ブレード刃の回転数を遅くする必要がないので、ブレードダイシング工程での生産性が低下することがない。また、センサモジュール形成工程での熱応力や薬品ダメージによる層間絶縁膜４の剥離を大幅に抑制することができる。
なお、本実施例では、ガラス基板６０にFace Downして載置されるシリコンウェハに適用しているが、シリコンウェハ上に半導体素子或いは集積回路が設けられ、表面に保護シートが設けられる半導体装置を裏面からダイシングする場合にも適用することができる。
次に、本発明の実施例２に係る半導体装置の製造方法、半導体装置について、図面を参照して説明する。図１２及び図１３は半導体装置の製造工程を示す断面図である。本実施例では、開口部に形成される樹脂層の形状を変更している。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１２に示すように、ＣＭＯＳ型撮像デバイスが形成されるシリコンウェハ１００上の開口部３０までは、実施例１と同様な工程を用いる。次に、開口部３０及び層間絶縁膜４上に樹脂層５を形成する。ここで、樹脂層５は、開口部３０の底部及び側面を覆うように設けられ、開口部３０の上部には設けられていない。
続いて、図１３に示すように、樹脂層５上に接着層１０を形成する。これ以降、実施例１と同様な工程なので図示及び説明を省略する。
上述したように、本実施例の半導体装置の製造方法、半導体装置では、実施例１と同様に、接着層１０によりガラス基板６０に固着されたシリコンウェハ１００をブレードダイシングする場合、ダイシングする領域に樹脂層５が設けられ、層間絶縁膜４が設けられていない。
このため、ブレードダイシングによる層間絶縁膜４などのチッピング、割れ、或いは欠けなどを大幅に低減することができる。また、センサモジュール形成工程での熱応力や薬品ダメージによる層間絶縁膜４の剥離を大幅に抑制することができる。
次に、本発明の実施例３に係る半導体装置の製造方法、半導体装置について、図面を参照して説明する。図１４及び図１５は半導体装置の製造工程を示す断面図。本実施例では、ダイシング前に半導体ウェハ上にカラーフィルタ層を設けている。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１４に示すように、ＣＭＯＳ型撮像デバイスが形成されるシリコンウェハ１００の集積回路部２及び層間絶縁膜４上にカラーフィルタ膜３１を形成する。
次に、図１５に示すように、例えば、ＲＩＥ法を用いて、カラーフィルタ膜３１及び層間絶縁膜４をエッチングして開口部３０を形成する。ＲＩＥ後処理後、開口部３０に樹脂層５を埋設する。これ以降、実施例１と同様な工程なので図示及び説明を省略する。
上述したように、本実施例の半導体装置の製造方法、半導体装置では、実施例１と同様に、接着層１０によりガラス基板６０に固着されたシリコンウェハ１００をブレードダイシングする場合、ダイシングする領域に樹脂層５が設けられ、層間絶縁膜４が設けられていない。
このため、ブレードダイシングによる層間絶縁膜４などのチッピング、割れ、或いは欠けなどを大幅に低減することができる。また、センサモジュール形成工程での熱応力や薬品ダメージによる層間絶縁膜４の剥離を大幅に抑制することができる。
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
実施例では、シリコン基板１を用いたＣＭＯＳ型撮像デバイスのブレードダイシングに適用しているが、ＳｉＣ基板やＧａＡｓ基板を用いた半導体デバイスのブレードダイシングに適用することができる。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 半導体ウェハ上に設けられ、シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さい層間絶縁膜と、前記層間絶縁膜が開口され、ダイシングライン領域よりも幅が広く、素子形成領域と離間して形成される開口部と、前記開口部を覆うように設けられる樹脂層とを具備することを特徴とする半導体装置。
（付記１） 半導体ウェハ上に設けられ、シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さい層間絶縁膜と、前記層間絶縁膜が開口され、ダイシングライン領域よりも幅が広く、素子形成領域と離間して形成される開口部と、前記開口部を覆うように設けられる樹脂層とを具備することを特徴とする半導体装置。
（付記２） 半導体基板上に設けられ、シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さい層間絶縁膜と、半導体基板上のチップ中央部に設けられる集積回路部と、半導体基板上のチップ端部の前記層間絶縁膜が開口され、前記集積回路部と離間して形成される開口部と、前記開口部を覆うように設けられる樹脂層とを具備する半導体装置。
（付記３） 前記集積回路部には受光部が設けられる付記１又は２に記載の半導体装置。
（付記４） 前記樹脂層は、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、或いはフッ素系樹脂である付記１乃至３のいずれかに記載の半導体装置。
（付記５） 前記層間絶縁膜は、ＳｉＯＣ膜、ＳｉＯＣＨ膜、或いはポーラス（多孔性）シリカ膜である付記１乃至４のいずれかに記載の半導体装置。
１ シリコン基板
２ 集積回路部
３ 受光部
４ 層間絶縁膜
５ 樹脂層
６ 表面電極
７ 貫通孔
８ 貫通電極
９ 裏面電極
１０ 接着層
１１ 空隙部
１２ 裏面保護膜
１３ ボール端子
２１ ＩＲカットフィルタ
２２ 集光レンズ
２３ レンズホルダ
２４ シールドキャップ
３０ 開口部
３１ カラーフィルタ膜
５０ 半導体チップ
５０ａ 第１の半導体チップ
５０ｂ 第２の半導体チップ
６０ ガラス基板
７０ 基板
８０ 半導体装置
９０ カメラモジュール
１００ シリコンウェハ
Ｌ１ 半導体チップ端とガラス基板端の距離
Ｌ１１ ダイシングラインからの距離
Ｗｄｌ ダイシングライン幅
Ｗｌｋ レーザ加工幅
２ 集積回路部
３ 受光部
４ 層間絶縁膜
５ 樹脂層
６ 表面電極
７ 貫通孔
８ 貫通電極
９ 裏面電極
１０ 接着層
１１ 空隙部
１２ 裏面保護膜
１３ ボール端子
２１ ＩＲカットフィルタ
２２ 集光レンズ
２３ レンズホルダ
２４ シールドキャップ
３０ 開口部
３１ カラーフィルタ膜
５０ 半導体チップ
５０ａ 第１の半導体チップ
５０ｂ 第２の半導体チップ
６０ ガラス基板
７０ 基板
８０ 半導体装置
９０ カメラモジュール
１００ シリコンウェハ
Ｌ１ 半導体チップ端とガラス基板端の距離
Ｌ１１ ダイシングラインからの距離
Ｗｄｌ ダイシングライン幅
Ｗｌｋ レーザ加工幅
Claims (5)
- シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さく、半導体ウェハ上に設けられる層間絶縁膜をダイシングライン領域よりも幅広く、且つ集積回路部と離間するようにエッチングして、開口部を形成する工程と、
前記開口部に樹脂層を埋め込む工程と、
前記層間絶縁膜及び前記樹脂層上に接着層を形成する工程と、
前記接着層が設けられる半導体ウェハをFace Downしてガラス基板上に載置し、接着層により前記半導体ウェハを前記ガラス基板に固着する工程と、
前記ダイシングライン領域の前記半導体ウエハ、前記樹脂層、及び前記接着層をブレードダイシングにより切削する工程と、
前記ダイシングライン領域直下の前記ガラス基板をブレードダイシングにより切削し、前記接着層により接着される前記ガラス基板及び前記半導体ウェハを個片化する工程と、
を具備することを特徴とする半導体装置の製造方法。 - シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さく、半導体ウェハ上に設けられる層間絶縁膜をダイシングライン領域よりも幅広く、且つ集積回路部と離間するようにエッチングして、開口部を形成する工程と、
前記開口部に樹脂層を埋め込む工程と、
前記半導体ウェハの裏面を研削して薄化する工程と、
前記層間絶縁膜上の表面電極、前記層間絶縁膜、及び前記樹脂層上に接着層を形成する工程と、
薄化され、前記接着層が設けられる半導体ウェハをFace Downしてガラス基板上に載置し、接着層により前記半導体ウェハを前記ガラス基板に固着する工程と、
前記半導体ウェハ及び前記層間絶縁膜をエッチングし、前記表面電極が露呈するように貫通孔を形成する工程と、
前記貫通孔に貫通電極を埋設する工程と、
前記貫通電極上に裏面電極を形成する工程と、
前記半導体ウェハの裏面側に裏面保護膜を形成する工程と、
前記裏面電極上にボール端子を形成する工程と、
前記ダイシングライン領域の前記裏面保護膜、前記半導体ウェハ、前記樹脂層、及び接着層をブレードダイシングにより切削する工程と、
前記ダイシングライン領域直下の前記ガラス基板をブレードダイシングにより切削し、前記接着層により接着される前記ガラス基板及び前記半導体ウェハを個片化する工程と、
を具備する半導体装置の製造方法。 - 前記樹脂層は、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、或いはフッ素系樹脂であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記層間絶縁膜は、ＳｉＯＣ膜、ＳｉＯＣＨ膜、或いはポーラス（多孔性）シリカ膜であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
- 半導体基板上に設けられ、シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さい層間絶縁膜と、チップ端部の前記層間絶縁膜が開口され、集積回路部と離間して形成される開口部と、前記開口部を覆うように設けられる樹脂層とを有する半導体チップと、
Face Downされた前記半導体チップが載置され、接着層により前記半導体チップが固着されるガラス基板と、
を具備することを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009221978A JP5235829B2 (ja) | 2009-09-28 | 2009-09-28 | 半導体装置の製造方法、半導体装置 |
| US12/880,838 US8704337B2 (en) | 2009-09-28 | 2010-09-13 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009221978A JP5235829B2 (ja) | 2009-09-28 | 2009-09-28 | 半導体装置の製造方法、半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011071379A true JP2011071379A (ja) | 2011-04-07 |
| JP5235829B2 JP5235829B2 (ja) | 2013-07-10 |
Family
ID=43779354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009221978A Expired - Fee Related JP5235829B2 (ja) | 2009-09-28 | 2009-09-28 | 半導体装置の製造方法、半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8704337B2 (ja) |
| JP (1) | JP5235829B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013122984A (ja) * | 2011-12-12 | 2013-06-20 | Canon Inc | 半導体素子の製造方法 |
| JPWO2012144196A1 (ja) * | 2011-04-22 | 2014-07-28 | パナソニック株式会社 | 固体撮像装置 |
| JP2014200991A (ja) * | 2013-04-04 | 2014-10-27 | キヤノン株式会社 | 液体吐出ヘッドおよびその製造方法 |
| CN111199906A (zh) * | 2018-11-16 | 2020-05-26 | 典琦科技股份有限公司 | 芯片封装体的制造方法 |
| JP2020194855A (ja) * | 2019-05-27 | 2020-12-03 | 株式会社 Ｒｏｓｎｅｓ | カバーガラスを撮像面側に有する固体撮像装置の製造方法 |
| US20220208648A1 (en) * | 2020-12-30 | 2022-06-30 | SK Hynix Inc. | Semiconductor chip including through electrode, and semiconductor package including the same |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012051340A1 (en) * | 2010-10-12 | 2012-04-19 | Analog Devices, Inc. | Microphone package with embedded asic |
| WO2014099328A1 (en) * | 2012-12-19 | 2014-06-26 | Borgwarner Inc. | Methods and structure for reducing losses in 90 degree waste gates for turbochargers |
| KR102411678B1 (ko) * | 2015-07-28 | 2022-06-21 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지 |
| US10522505B2 (en) | 2017-04-06 | 2019-12-31 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method for manufacturing the same |
| DE102018123484A1 (de) * | 2018-09-24 | 2020-03-26 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Vereinzeln eines Halbleiterbauelementes mit einem pn-Übergang und Halbleiterbauelement mit einem pn-Übergang |
| KR102557402B1 (ko) | 2018-10-19 | 2023-07-18 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| JP7217688B2 (ja) * | 2019-09-26 | 2023-02-03 | 三菱電機株式会社 | 半導体装置、及び半導体素子の製造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030230472A1 (en) * | 2002-06-14 | 2003-12-18 | Wong Marvin G. | Multi-seal fluid conductor electrical switch device and method of manufacture therefor |
| JP2004207461A (ja) * | 2002-12-25 | 2004-07-22 | Olympus Corp | 固体撮像装置及びその製造方法 |
| JP2006032495A (ja) * | 2004-07-13 | 2006-02-02 | Sony Corp | 固体撮像素子及びその製造方法、半導体装置の製造方法 |
| JP2007073958A (ja) * | 2005-09-02 | 2007-03-22 | Korea Advanced Inst Of Sci Technol | イメージセンサモジュール用ウエハーレベルチップサイズのパッケージ及びその製造方法 |
| JP2007220968A (ja) * | 2006-02-17 | 2007-08-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2008103433A (ja) * | 2006-10-18 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2008130886A (ja) * | 2006-11-22 | 2008-06-05 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2009158589A (ja) * | 2007-12-25 | 2009-07-16 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3810309B2 (ja) * | 2001-12-03 | 2006-08-16 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2006019636A (ja) * | 2004-07-05 | 2006-01-19 | Renesas Technology Corp | 半導体装置 |
| KR100604903B1 (ko) * | 2004-09-30 | 2006-07-28 | 삼성전자주식회사 | 단차피복성을 향상시킨 반도체 웨이퍼 및 그 제조방법 |
| US7193289B2 (en) * | 2004-11-30 | 2007-03-20 | International Business Machines Corporation | Damascene copper wiring image sensor |
| JP3917649B2 (ja) * | 2005-01-04 | 2007-05-23 | 株式会社アイ・スクウェアリサーチ | 固体撮像装置パッケージ及びその製造方法 |
| US20060234499A1 (en) * | 2005-03-29 | 2006-10-19 | Akira Kodera | Substrate processing method and substrate processing apparatus |
| KR100659765B1 (ko) * | 2005-09-08 | 2006-12-19 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| KR100752713B1 (ko) * | 2005-10-10 | 2007-08-29 | 삼성전기주식회사 | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 |
| US7569409B2 (en) * | 2007-01-04 | 2009-08-04 | Visera Technologies Company Limited | Isolation structures for CMOS image sensor chip scale packages |
| JP5365514B2 (ja) * | 2007-03-30 | 2013-12-11 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| US20080290435A1 (en) * | 2007-05-21 | 2008-11-27 | Micron Technology, Inc. | Wafer level lens arrays for image sensor packages and the like, image sensor packages, and related methods |
| JP2010040621A (ja) * | 2008-08-01 | 2010-02-18 | Toshiba Corp | 固体撮像デバイス及びその製造方法 |
| JP2010263145A (ja) * | 2009-05-11 | 2010-11-18 | Panasonic Corp | 半導体装置及びその製造方法 |
-
2009
- 2009-09-28 JP JP2009221978A patent/JP5235829B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-13 US US12/880,838 patent/US8704337B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030230472A1 (en) * | 2002-06-14 | 2003-12-18 | Wong Marvin G. | Multi-seal fluid conductor electrical switch device and method of manufacture therefor |
| JP2004207461A (ja) * | 2002-12-25 | 2004-07-22 | Olympus Corp | 固体撮像装置及びその製造方法 |
| JP2006032495A (ja) * | 2004-07-13 | 2006-02-02 | Sony Corp | 固体撮像素子及びその製造方法、半導体装置の製造方法 |
| JP2007073958A (ja) * | 2005-09-02 | 2007-03-22 | Korea Advanced Inst Of Sci Technol | イメージセンサモジュール用ウエハーレベルチップサイズのパッケージ及びその製造方法 |
| JP2007220968A (ja) * | 2006-02-17 | 2007-08-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2008103433A (ja) * | 2006-10-18 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2008130886A (ja) * | 2006-11-22 | 2008-06-05 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2009158589A (ja) * | 2007-12-25 | 2009-07-16 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2012144196A1 (ja) * | 2011-04-22 | 2014-07-28 | パナソニック株式会社 | 固体撮像装置 |
| JP2013122984A (ja) * | 2011-12-12 | 2013-06-20 | Canon Inc | 半導体素子の製造方法 |
| JP2014200991A (ja) * | 2013-04-04 | 2014-10-27 | キヤノン株式会社 | 液体吐出ヘッドおよびその製造方法 |
| CN111199906A (zh) * | 2018-11-16 | 2020-05-26 | 典琦科技股份有限公司 | 芯片封装体的制造方法 |
| JP2020194855A (ja) * | 2019-05-27 | 2020-12-03 | 株式会社 Ｒｏｓｎｅｓ | カバーガラスを撮像面側に有する固体撮像装置の製造方法 |
| US20220208648A1 (en) * | 2020-12-30 | 2022-06-30 | SK Hynix Inc. | Semiconductor chip including through electrode, and semiconductor package including the same |
| US11764128B2 (en) * | 2020-12-30 | 2023-09-19 | SK Hynix Inc. | Semiconductor chip including through electrode, and semiconductor package including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US8704337B2 (en) | 2014-04-22 |
| JP5235829B2 (ja) | 2013-07-10 |
| US20110073974A1 (en) | 2011-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5235829B2 (ja) | 半導体装置の製造方法、半導体装置 | |
| US9214592B2 (en) | Method of making interposer package for CMOS image sensor | |
| KR100741864B1 (ko) | 반도체장치의 제조방법 | |
| US8173518B2 (en) | Method of wafer bonding | |
| US10249672B2 (en) | Image pickup apparatus, semiconductor apparatus, and image pickup unit | |
| TWI387083B (zh) | 包含貫穿孔電極與光傳輸基板的半導體封裝 | |
| KR101420934B1 (ko) | Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법 | |
| US20080185707A1 (en) | Semiconductor package structure and method for manufacturing the same | |
| US8338904B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20090013205A (ko) | 배면 웨이퍼 다이싱 | |
| TW201308582A (zh) | 用於背面照明之影像感測器的低應力腔封裝體及製造其之方法 | |
| US8822325B2 (en) | Chip package and fabrication method thereof | |
| US11521937B2 (en) | Package structures with built-in EMI shielding | |
| JP2009076629A (ja) | 半導体装置とその製造方法 | |
| JP2011258740A (ja) | 半導体装置、カメラモジュールおよび半導体装置の製造方法 | |
| TWI721709B (zh) | 半導體結構及用於形成半導體結構的方法 | |
| JP5542543B2 (ja) | 半導体装置の製造方法 | |
| TWI525805B (zh) | 低輪廓影像感測器 | |
| JP4354321B2 (ja) | 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法 | |
| JP2009064914A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2013038274A (ja) | 半導体装置の製造方法 | |
| JP2005123271A (ja) | 半導体装置の製造方法 | |
| JP2010199422A (ja) | センサーチップ及びその製造方法。 | |
| JP2009238781A (ja) | 半導体パッケージの製造方法 | |
| JP2004303913A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110831 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120327 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121211 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130326 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5235829 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |