JPWO2012144196A1 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JPWO2012144196A1
JPWO2012144196A1 JP2013510882A JP2013510882A JPWO2012144196A1 JP WO2012144196 A1 JPWO2012144196 A1 JP WO2012144196A1 JP 2013510882 A JP2013510882 A JP 2013510882A JP 2013510882 A JP2013510882 A JP 2013510882A JP WO2012144196 A1 JPWO2012144196 A1 JP WO2012144196A1
Authority
JP
Japan
Prior art keywords
pixel
light
wiring layer
area
pixel area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013510882A
Other languages
English (en)
Inventor
下邨　研一
研一 下邨
洋 藤中
洋 藤中
浩久 大槻
浩久 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2012144196A1 publication Critical patent/JPWO2012144196A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本発明の固体撮像装置は、フォトダイオードを備える画素セルがマトリクス状に複数配列されており、入射光に対応した画素信号を出力する複数の画素セルで構成された有効画素エリア（１０Ａ）と、遮光されていることにより入射光に依存しない黒レベル信号を出力する複数の画素セルで構成された水平ＯＢエリア（１０２Ｃ）と、周辺回路が配置された周辺回路エリアとを含み、有効画素エリア（１０Ａ）の配線層数がＮ層であり水平ＯＢエリア（１０２Ｃ）及び周辺回路エリアの配線層数がＭ層でありＮ＜Ｍの関係にある場合に、水平ＯＢエリア（１０２Ｃ）は（Ｎ＋２）層目の配線層で遮光されており、水平ＯＢエリア（１０２Ｃ）の（Ｎ＋２）層目の配線層とＮ層目の配線層との間は層間絶縁膜で埋められている。

Description

本発明は、固体撮像装置に関し、特に、ＣＭＯＳイメージセンサ等のＭＯＳ型の固体撮像装置に関する。
近年、携帯電話やコンパクト型デジタルカメラでの画素数の増加が進み、すでに一千万画素を超える画素数を備えた撮像素子が組み込まれている。一方、軽薄短小が好まれる消費市場の要請からセットの薄型化も進展しており、撮像素子の光学サイズ（画素が並ぶ全体サイズ）を大きくすることはあり得ない状況である。その結果、１画素あたりの面積を画素数に反比例するように縮小する必要が生じて久しい。
画素面積を縮小すると、フォトダイオード面積自体の縮小と金属配線層が光路を遮ることによる感度低下や、迷光による混色増大の課題が発生するので、これを回避するための工夫として、オンチップレンズによる集光、多画素間でのトランジスタ及び制御信号の共有によるフォトダイオード面積拡大、レイアウトの工夫による配線層数の削減／配線開口の拡大、配線層や層間膜の薄膜化、光導波路などの技術が開発されてきた。
図１２は、特許文献１に記載された従来の固体撮像装置の概略構成図である。また、図１３は、図１２におけるＡ−Ａで示した部位の構造断面図である。図１２に記載された従来の固体撮像装置８００は、センサ部領域８２０と、周辺回路領域８３０とを有している。センサ部領域８２０は、有効画素領域８２１と、黒レベルの基準信号を出力する遮光画素領域（以下、ＯＰＢ領域と記す）８２３と、無効画素領域８２２とで構成されている。
上記構成を、図１３の断面図で見てみると、フォトダイオード（以下、ＰＤと記す）及びメタル膜８４４及び８４５が形成された配線層１ＭＴ及び２ＭＴなどについては、有効画素領域８２１からＯＰＢ領域８２３まで、その周期性を維持して同じ構造が配されている。さらに有効画素領域８２１のＰＤへの光の入射経路には、パッシベーション膜８５１、カラーフィルタ８５２及びオンチップレンズ８５３が配されており、その周期構造は、無効画素領域８２２の途中まで続いている。また、ＯＰＢ領域８２３では、配線層３ＭＴ及び４ＭＴによりＰＤ上部を覆い、光を遮ることで黒レベルの基準信号を出力可能としている。
特開２０１０−２６７６７５号公報
前述した画素構造の技術開発とともに、近年進展している取り組みの一つに高速化が挙げられる。特に、動画取得機能を有する撮像装置においては、動画取得時の画素数増加が著しく、また、フレームレートも毎秒６０フレームを超えるような要望もあり、画素信号の読出し速度を大幅に上げる必要が生じている。
ここで、固体撮像装置からの読み出し時間を分析すると、所定の読出しモードで１フレーム分の画像出力に必要となる走査行数をＮ、ｋ行目からｋ＋１行目までの読出しサイクル、即ち、行サイクル時間をＴＬ、あるフレームから次のフレームまでの読出しサイクル、即ちフレームサイクル時間をＴＶ とすると、
ＴＬ×Ｎ ＜ ＴＶ （式１）
の関係を満たす必要がある。通常、動画では一定のフレームレートを守る必要があり、読出しモードごとに、３０ｆｐｓや６０ｆｐｓ、またはさらに高速のフレームレートが規定される。仮に、フレームレートが６０ｆｐｓの場合、ＴＶは１６．６ｍｓとなる。簡単化のため、１２００万画素で縦横のアスペクト比が４対３、すなわち、３０００行×４０００列の場合を考えると、式１より、
ＴＬ ＝ ＴＶ ÷ Ｎ＝１６．６ｍｓ÷３０００＝５．５ｕｓ （式２）
となる。これは、１２００万画素で６０ｆｐｓのフレームレートを実現する際、画素アクセスにブランキング時間がないなど、ほかの制約がまったくない前提での最長の行サイクル時間である。加えて、フレームレート向上や画素数増加トレンドから、今後さらに行サイクル時間が短縮されることを考慮すると、１行分の画素読出しサイクルを、たとえば、３μｓ程度に抑える必要がある。上記高速化を進めるため、画素読出しシーケンスのタイミングマージンをギリギリまで詰めるという必要が生じている。
しかしながら、上述した画素読み出しサイクルの高速化にとって、画素面積縮小化に対する光学特性を確保するための対策、つまり、配線層の薄膜化や層間膜の薄膜化、画素部における配線層自体の削減等の対策は不利である。
以下、本願発明者らが、画素読み出しサイクルの高速化の課題について鋭意検討した結果を説明する。
図１４は、特許文献１に記載された従来の固体撮像装置の課題を説明するための構造断面図である。有効画素領域８２１、無効画素領域８２２及びＯＰＢ領域８２３の配線層２ＭＴの寄生容量に着目すると、配線層２ＭＴとＳｉ基板（フォトダイオード、画素内トランジスタのゲートなど、Ｓｉ基板表面の電気的ノードを含む）との間の寄生容量Ｃ２−０、および配線層２ＭＴと配線層１ＭＴとの間の寄生容量Ｃ２−１については、有効画素領域８２１、無効画素領域８２２及びＯＰＢ領域８２３における各画素にわたり同じである。
一方、配線層２ＭＴと配線層３ＭＴとの間の寄生容量Ｃ３−２については、ＯＰＢ領域８２３の画素にのみ存在する。
前述したように、画素面積の縮小化のため層間膜厚が薄くなるほど、上記寄生容量値は相対的に大きくなっていく。有効画素領域８２１の画素読み出しに合わせてタイミングマージンを詰めると、寄生容量Ｃ３−２の分だけ画素読み出し速度が低いＯＰＢ領域８２３の画素に対してマージン不足となり、ＯＰＢ領域８２３の画素から正しい信号レベルを正確かつ高速に読み出すことができなくなる。結果として、黒の基準信号がずれた画像しか生成できなくなる。
本発明は上記課題を解決するためになされたものであり、光量が少ない条件でもノイズが少なく黒の基準が正しい画像を高速に取得できる固体撮像装置を提供することを目的とする。
上記課題を解決するために、本発明の一態様に係る固体撮像装置は、半導体基板内または半導体基板上に、光電変換素子と当該光電変換素子に接続されたトランジスタとを備える画素セルがマトリクス状に複数配列された固体撮像装置であって、複数配列された前記画素セルのうち、入射光に対応した画素信号を出力する複数の画素セルで構成された有効画素エリアと、複数配列された前記画素セルのうち、遮光されていることにより前記入射光に依存しない黒レベル信号を出力する複数の画素セルで構成され、前記有効画素エリアの周囲に配置された遮光画素エリアと、前記有効画素エリア及び前記遮光画素エリアの周辺に配置され、前記画素セルを駆動し信号処理を行う周辺回路が配置された周辺回路エリアとを含み、前記有効画素エリアの配線層数がＮ（Ｎは自然数）層であり、前記遮光画素エリアの配線層数がＭ（Ｍは自然数）層であり、前記周辺回路エリアの配線層数がＬ（Ｌは自然数）層であり、前記有効画素エリアと前記遮光画素エリアと前記周辺回路エリアとの間では前記半導体基板表面からＮ層目の配線層までが共用され、Ｎ＜Ｍ≦Ｌの関係にある場合に、前記遮光画素エリアの光電変換素子は、前記半導体基板表面から（Ｎ＋２）層目またはそれより上層の配線層で遮光されており、前記遮光画素エリアの光電変換素子を遮光する配線層と前記Ｎ層目の配線層との間は層間絶縁膜で埋められていることを特徴とする。
上記構成によれば、遮光画素エリアの光電変換素子を遮光する配線層とＮ層目の配線層との間の層間絶縁膜の膜厚が、隣接する配線層間の間隔より大きく確保されることから、遮光画素エリアの光電変換素子を遮光する配線層とＮ層目の配線層との間に存在する寄生容量が、隣接する配線層間に存在する寄生容量と比較して低減するので、遮光画素からの黒レベル信号の読み出し時間と、有効画素からの画素信号の読み出し時間との差異を低減することが可能となる。よって、遮光画素から、十分なタイミングマージンが確保された黒レベル信号を高速に読み出すことが可能となり、光量が少ない条件でもノイズが少なく黒の基準が正しい画像を高速に取得することが可能となる。
また、前記Ｎは２であり、前記周辺回路エリアの配線は、前記半導体基板表面から１層目〜４層目の全ての配線層に形成され、前記有効画素エリアの配線は、前記半導体基板表面から１層目の配線層及び２層目の配線層に形成され、前記遮光画素エリアの配線は、前記半導体基板表面から１層目の配線層、２層目の配線層及び４層目の配線層に形成されていてもよい。
これにより、有効画素エリア、遮光画素エリア及び周辺回路エリアを含む撮像エリアが４層の配線層で構成されている場合に、遮光画素エリアにおいて、第３の配線層を層間絶縁膜で満たし、第４の配線層に遮光膜を形成することにより、遮光画素からの黒レベル信号の読み出し時間と、有効画素からの画素信号の読み出し時間との差異を低減することが可能となる。
また、前記遮光画素エリアの光電変換素子を遮光する配線層には、アルミニウムで構成された遮光膜が形成されていることが好ましい。
従来の固体撮像装置では、遮光画素エリアの遮光膜は、その遮光性を確保するため、複数層に形成されていることが多い。これに対し、遮光膜にアルミニウムを用いることにより、遮光性が格段に向上するので、少ない遮光層数でも十分に遮光性が確保される。
また、前記有効画素エリアと前記遮光画素エリアとの境界部において、少なくとも前記半導体基板表面からＮ層目の配線層と前記遮光画素エリアの光電変換素子を遮光する配線層との間に、配線層間を接続するビアに用いられる重金属で構成された遮光用の側壁が形成されていてもよい。
これにより、有効画素エリアから遮光画素エリアへの斜め入射光に対する遮蔽性の低下が回避され、遮光画素エリアの遮光性が格段に向上するので、遮光膜としての配線層数が少なくても、十分に遮光性が確保される。
また、さらに、少なくとも複数の前記画素セルの列ごとに配置され、前記有効画素エリアの画素セルで生成された画素信号または前記遮光画素エリアの画素セルで生成された黒レベル信号を前記有効画素エリア及び前記遮光画素エリアの外部へ読み出すための信号線を備え、前記遮光画素エリアは、前記有効画素エリアの行方向に配置され、前記信号線は、前記半導体基板表面からＮ層目の配線層に形成されていてもよい。
これにより、Ｎ層目の配線層に形成された信号線に着目すると、遮光画素の信号線には、有効画素の信号線にはない遮光膜に対する寄生容量が存在する。これに対し、本発明の遮光画素では、有効画素のＮ層目の配線層の１層上にある（Ｎ＋１）層目の配線層を使わず、その領域を層間絶縁膜で埋め、さらに１層上の（Ｎ＋２）層目またはそれ以上の配線層に遮光膜を形成している。これにより、信号線の遮光膜に対する寄生容量を大きく低減できる。
また、さらに、少なくとも複数の前記画素セルの行ごとに配置され、前記光電変換素子で生成された電荷の電荷蓄積部への転送を制御する転送制御線を備え、前記遮光画素エリアは、前記有効画素エリアの列方向に配置され、前記転送制御線は、少なくとも前記半導体基板表面からＮ層目の配線層に形成されていてもよい。
遮光画素及び有効画素は、全体として規則性のあるタイミングで制御する必要がある。このため、転送制御信号の立ち上がりから立ち下がりまでの時間は、有効画素と遮光画素で基本的に同じであることが好ましい。しかしながら、遮光画素の転送制御線は、遮光膜に対する寄生容量の影響が大きいと、その立ち上がり時間や立ち下がり時間が、有効画素エリアの転送制御線に比べて大きくなる。これは、転送制御信号のＨレベルやＬレベルの安定期間が短くなることを意味する。
本態様によれば、遮光画素においても、転送制御線の遮光膜に対する寄生容量を大きく低減できるので、転送制御信号のＨレベルやＬレベルの安定期間を確保することができるので、水平走査期間の短縮が可能で、フレームレートの高速化が可能となる。
また、前記層間絶縁膜は、Ｌｏｗ−ｋ材料で構成されていることが好ましい。
これにより、遮光画素エリアの光電変換素子を遮光する配線層とＮ層目の配線層との間に存在する寄生容量の値を低減させることが可能となる。
また、前記層間絶縁膜の膜厚は、前記半導体基板表面から（Ｎ−１）層目の配線層とＮ層目の配線層との距離の２倍以上となっていることが好ましい。
これにより、遮光画素エリアの光電変換素子を遮光する配線層とＮ層目の配線層との間に存在する寄生容量を、隣接する配線層間に存在する寄生容量と比較してほぼ半減させることができる。よって、遮光画素からの黒レベル信号の読み出し時間を、有効画素からの画素信号の読み出し時間に限りなく近づけることが可能となる。
本発明の固体撮像装置によれば、遮光画素エリア特有の寄生容量を低減できるので、光量が少ない条件でもノイズが少なく黒の基準が正しい画像を高速に取得することが可能となる。
図１は、本発明の実施の形態１に係る固体撮像装置の構成概略図である。 図２は、本発明の実施の形態１に係る画素アレイの構成概略図である。 図３Ａは、実施の形態１に係る有効画素エリアの具体的な画素回路構成図である。 図３Ｂは、実施の形態１に係る有効画素エリアの画素回路の読み出し動作を説明するタイミングチャートである。 図４Ａは、実施の形態１に係る拡散層、ポリシリコン、コンタクトを含むＳｉ基板を表す平面レイアウト図である。 図４Ｂは、実施の形態１に係るＳｉ基板とＳｉ基板上に形成された第１の配線層とその上層配線と接続するビアとを表す平面レイアウト図である。 図４Ｃは、実施の形態１に係るＳｉ基板、Ｓｉ基板上に形成された第１の配線層およびビアと、第２の配線層及び第４の配線層を表す平面レイアウト図である。 図５Ａは、従来の固体撮像装置の有する画素の構造断面図である。 図５Ｂは、本発明の実施の形態１に係る固体撮像装置の有する画素の構造断面図である。 図６Ａは、実施の形態１に係る遮光画素と有効画素のレイアウトの差により増加した寄生容量成分を明示した遮光画素の回路図である。 図６Ｂは、従来の固体撮像装置の有する有効画素と遮光画素との読み出し波形を比較したタイミングチャートである。 図６Ｃは、本発明の実施の形態１に係る固体撮像装置の有する有効画素と遮光画素との読み出し波形を比較したタイミングチャートである。 図７Ａは、実施の形態２に係る有効画素エリアの具体的な画素回路構成図である。 図７Ｂは、実施の形態２に係る有効画素エリアの画素回路の読み出し動作を説明するタイミングチャートである。 図８Ａは、実施の形態２に係る拡散層、ポリシリコン、コンタクトを含むＳｉ基板を表す平面レイアウト図である。 図８Ｂは、実施の形態２に係るＳｉ基板とＳｉ基板上に形成された第１の配線層とその上層配線と接続するビアとを表す平面レイアウト図である。 図８Ｃは、実施の形態２に係るＳｉ基板、Ｓｉ基板上に形成された第１の配線層およびビアと、第２の配線層及び第４の配線層を表す平面レイアウト図である。 図９Ａは、従来の固体撮像装置の有する画素の構造断面図である。 図９Ｂは、本発明の実施の形態２に係る固体撮像装置の有する画素の構造断面図である。 図１０Ａは、実施の形態２に係る遮光画素と有効画素のレイアウトの差により増加した寄生容量成分を明示した遮光画素の回路図である。 図１０Ｂは、従来の固体撮像装置の有する有効画素と遮光画素との読み出し波形を比較したタイミングチャートである。 図１０Ｃは、本発明の実施の形態２に係る固体撮像装置の有する有効画素と遮光画素との読み出し波形を比較したタイミングチャートである。 図１１は、本発明の実施の形態の変形例に係る固体撮像装置の有効画素エリアと遮光画素エリアとの境界部における構造断面図である。 図１２は、特許文献１に記載された従来の固体撮像装置の概略構成図である。 図１３は、図１２におけるＡ−Ａで示した部位の構造断面図である。 図１４は、特許文献１に記載された従来の固体撮像装置の課題を説明するための構造断面図である。
以下、本発明の実施の形態について、図面を参照しながらその詳細を説明する。
（実施の形態１）
本発明の実施の形態１に係る固体撮像装置は、Ｓｉ基板内またはＳｉ基板上に、フォトダイオードとこれに接続されたトランジスタとを備える画素がマトリクス状に複数配列され、入射光に対応した画素信号を出力する複数の画素セルで構成された有効画素エリアと、遮光されていることにより入射光に依存しない黒レベル信号を出力する複数の画素セルで構成され有効画素エリアの周囲に配置された水平ＯＢエリアと、有効画素エリア及び水平ＯＢエリアの周辺に配置され、画素セルを駆動し信号処理を行う周辺回路が配置された周辺回路エリアとを含み、有効画素エリアの配線層数が２層であり、水平ＯＢエリア及び周辺回路エリアの配線層数が各４層であり、有効画素エリアと水平ＯＢエリアと周辺回路エリアとの間ではＳｉ基板表面から２層目までの配線層が共用されている場合に、水平ＯＢエリアは４層目の配線層で遮光されており、水平ＯＢエリアを遮光する４層目の配線層と２層目の配線層との間は層間絶縁膜で埋められている。
これにより、遮光画素から十分なタイミングマージンが確保された黒レベル信号を高速に読み出すことが可能となり、光量が少ない条件でもノイズが少なく黒の基準が正しい画像を高速に取得することが可能となる。
以下、本発明の実施の形態１に係る固体撮像装置について、その詳細を説明する。
図１は、本発明の実施の形態１に係る固体撮像装置の構成概略図である。同図に記載された固体撮像装置１は、ほぼ中央に画素アレイ１０が配置され、その周囲に周辺回路２０が配置されている。周辺回路２０は、行走査回路２０２と、列読出し回路２０３と、制御回路２０１とを備える。なお、図１では、これらの構成要素を、それぞれ、便宜的に画素アレイ１０の左側、下側及び右側に示すが、画素アレイ１０との位置関係についてはこの限りではない。
画素アレイ１０は、光電変換素子を含む画素を２次元アレイ状に並べた構造を備え、光を入力し、光電変換により生成した電荷を各画素に蓄積する。
行走査回路２０２は、画素アレイ１０の画素を１行分ずつ順次選択し、画素の制御、具体的には画素のリセットや画素の読出しの制御を行う。
列読出し回路２０３は、画素から読み出された電気信号、通常は電圧変化として読み出された信号を受けて、必要な信号処理を行う。アナログ出力タイプの場合は、いわゆるＣＤＳ処理および信号増幅処理などを行うことが多い。デジタル出力タイプの場合は、上記処理に加えてＡ／Ｄ変換やデジタルでの各種信号処理を行う。列読出し回路２０３から出力された信号は、出力回路２０４に渡され、出力端子２０５から外部に出力される。
出力回路２０４としては、アナログ出力タイプではアナログアンプを使用し、デジタル出力タイプでは、特に高速性が必要な場合、高速差動信号出力Ｉ／Ｆ回路を使用する。固体撮像装置の用途により出力回路２０４の構成や端子の数を含む構成も大きく異なるが、発明の有効性は変わらないので、ここでは説明を省略する。
周辺回路２０は、各画素を駆動し信号処理を行う。周辺回路２０は、周辺回路エリアに配置されるが、メタル配線層数が少ないとレイアウト効率が極端に悪化し、また、高速動作が難しくなるため、例えば、４層以上のメタル配線層が必要となる。
図２は、本発明の実施の形態１に係る画素アレイの構成概略図である。同図に記載された画素アレイ１０は、有効画素エリア１０Ａと、遮光画素エリア１０Ｃと、無効画素エリア１０Ｂとから構成される。
有効画素エリア１０Ａは、被写体から光学レンズを介して入射する光を結像させることにより２次元画像の各点に対応する画像信号を出力する複数の有効画素で構成される。
遮光画素エリア１０Ｃは、光を遮る以外は基本的に有効画素と同じ構造を備える複数の遮光画素を、有効画素と同じ平面状に並べ、有効画素と同様の制御と読み出しを行うことで、画素信号の明るさレベルを決めるための黒レベル信号を出力する。
無効画素エリア１０Ｂは、有効画素または遮光画素と同じ（またはほぼ同様の）構造を備える無効画素で構成される。無効画素の出力信号は使用されない。
さらに、遮光画素エリア１０Ｃは、垂直ＯＢエリア１０１Ｃと、水平ＯＢエリア１０２Ｃとを含む。水平ＯＢエリア１０２Ｃは、有効画素エリア１０Ａの行方向である左右いずれか（または両方）に配置され、行走査で有効画素を読み出す際に、同時並列的に別の列より黒レベル信号を出力する。また、垂直ＯＢエリア１０１Ｃは、有効画素エリア１０Ａの列方向である上下いずれか（または両方）に配置され、有効画素信号の読出し終了から次のフレームの有効画素信号の出力までの期間に黒レベル信号を出力する。
図３Ａは、実施の形態１に係る有効画素エリアの具体的な画素回路構成図である。有効画素エリア１０Ａは、２つの有効画素３１０及び３２０を含む。また、リセットトランジスタ（以後、ＲＳと記す）３０１と電荷蓄積部（以後、ＦＤと記す）３０２とソースフォロワトランジスタ（以後、ＳＦと記す）３０３とは、有効画素３１０及び３２０で共有される。つまり、有効画素３１０及び３２０と、ＲＳ３０１と、ＦＤ３０２と、ＳＦ３０３とは、画素アレイの周期構造の単位となるユニットセル（以後、１画素セル、または画素セルと記す）を構成する。有効画素エリア１０Ａには、複数の画素セルがマトリクス状に配列されている。また、本実施の形態に係る有効画素エリア１０Ａの画素回路は、選択トランジスタを持たない構成である。なお、本発明の適用可能な有効画素は、上記構成に限るものではない。
有効画素３１０は、入射光に応じて光電変換により電荷蓄積するフォトダイオード（以後、ＰＤと記す）３１１と、ＰＤ３１１に蓄えられた電荷を転送制御線３１３からの転送制御信号に応じてＦＤ３０２に転送する転送トランジスタ（以後、ＴＧと記す）３１２とを備える。
有効画素３２０は、入射光に応じて光電変換により電荷蓄積するＰＤ３２１と、ＰＤ３２１に蓄えられた電荷を転送制御線３２３からの転送制御信号に応じてＦＤ３０２に転送するＴＧ３２２とを備える。
ＳＦ３０３は、ＦＤ３０２のレベルに応じて信号線３０７に信号を出力する。
ＲＳ３０１は、リセット制御線３０５からのリセット信号に応じてＦＤ３０２を初期化する。ＲＳ３０１のドレインとＳＦ３０３のドレインとは、共に、画素電源線３０６に接続されている。
信号線３０７は、少なくとも複数の画素セルの列ごとに配置され、有効画素エリア１０Ａの画素セルで生成された画素信号を有効画素エリア１０Ａの外部へ読み出す。
なお、後述する遮光画素は、入射光を遮る遮光膜が配置されていること以外は、有効画素と回路構成は同じである。
このように構成された有効画素エリア１０Ａの画素回路の読み出し動作について、図３Ｂに示すタイミングチャートを用いて、その概略を説明する。
図３Ｂは、実施の形態１に係る有効画素エリアの画素回路の読み出し動作を説明するタイミングチャートである。
まず、初期状態では、画素電源線３０６及びリセット制御線３０５はＬＯＷ電位となっている。このとき、ＦＤ３０２はＬＯＷレベルであり、ＳＦ３０３はオフ状態となっている。
次に、時刻ｔ０１において、画素電源線３０６をＨＩＧＨ電位にする。
次に、時刻ｔ０２において、読み出す行のリセット制御線３０５をＨＩＧＨ電位にして、ＲＳ３０１をオン状態にする。このとき、ＦＤ３０２はＨＩＧＨ状態にリセットされる。
次に、時刻ｔ０３において、リセット制御線３０５をＬＯＷ電位にして、ＲＳ３０１をオフ状態にする。
次に、時刻ｔ０４において、転送制御線３１３をＨＩＧＨ電位にしてＴＧ３１２をオン状態にし、光電変換によりＰＤ３１１に蓄積された電荷ＱをＦＤ３０２に転送する。すると、時刻ｔ０４以降において、ＦＤ３０２の電位レベルが変化し、その変化はＳＦ３０３を通して信号線３０７に出力される。このとき、ＦＤ３０２の寄生容量をＣｆｄとすると、ＦＤ３０２の電位レベルの変化は、
ΔＶ＝Ｑ／Ｃｆｄ （式３）
となる。
ＦＤ３０２の電位レベル変化ΔＶは、信号線３０７に接続する負荷回路とＳＦ３０３との働きによりほぼゲイン１で伝わり、画素アレイ１０から出力されることになる。このとき、ＰＤ３１１からＦＤ３０２への完全転送に必要な時間をＴ１とし、信号線３０７を経由して画素アレイ１０の外部への信号伝播に必要な時間をＴ２とすると、信号線３０７のＲＣ時定数の影響で、Ｔ２はＴ１よりも大きくなる。また、Ｔ２は、画素数が多ければ多いほど長くなる。
以上の動作により、ＰＤ３１１からの読み出しが完了するが、ＰＤ３２１に蓄えられた電荷の読み出しについても、転送制御線３１３の代わりに転送制御線３２３を制御する動作以外は、基本的に同様の制御により実現できる。
なお、本実施の形態では、２つのＰＤ３１１及び３２１で１つのＳＦ３０３などを共有する画素構成を説明したが、さらに多くのフォトダイオードで１つのＳＦ３０３を共有する場合には、有効画素３１０及び３２０と同様に、フォトダイオードと転送トランジスタと転送制御線との組み合わせを、さらに並列に接続することにより実現することができる。
次に、有効画素と遮光画素との特性差を説明するため、画素アレイ１０の平面レイアウトについて説明をする。
図４Ａは、実施の形態１に係る拡散層、ポリシリコン、コンタクトを含むＳｉ基板を表す平面レイアウト図である。また、図４Ｂは、実施の形態１に係るＳｉ基板とＳｉ基板上に形成された第１の配線層とを表す平面レイアウト図である。また、図４Ｃは、実施の形態１に係るＳｉ基板、Ｓｉ基板上に形成された第１の配線層、第２の配線層及び第４の配線層を表す平面レイアウト図である。
図４Ａ〜図４Ｃは、画素アレイ１０の一部を切り出した図であり、その左側は有効画素エリア１０Ａを表し、右側は水平ＯＢエリア１０２Ｃを表している。
図４Ａでは、Ｓｉ基板の構成要素である拡散層、ポリシリコン及びコンタクトが表されており、有効画素エリア１０Ａ及び水平ＯＢエリア１０２Ｃには、列方向に等間隔に配置されたフォトダイオード（図４Ａ中のＰＤ３１１、３２１、６１１及び６２１を含む）と、これらに対応するように、各フォトダイオードの斜め方向右上、または右下に、それぞれ１つずつ転送トランジスタ（図４Ａ中のＴＧ３１２、３２２、６１２及び６２２を含む）が配置されている。列ごとに４個あるフォトダイオード及び転送トランジスタのうち、図の下側の２個につき、図３Ａの回路図と対応させた記号を付している。すなわち、ＰＤ３１１、３２１、６１１及び６２１、ならびに、ＴＧ３１２、３２２、６１２及び６２２である。
さらに図４Ａには、これらの転送トランジスタのドレインにゲートが接続されたＳＦ３０３と、同じく転送トランジスタのドレインにソースが接続されたＲＳ３０１とが表されている。
図４Ｂでは、図４Ａで表されたＳｉ基板と、当該Ｓｉ基板の上層である第１の配線層と、第１の配線層及び第２の配線層を接続するビアとが表されている。図４Ｂに表された有効画素エリア１０Ａ及び水平ＯＢエリア１０２Ｃには、当該Ｓｉ基板の上層に第１の配線層が形成されており、当該第１の配線層は、各転送トランジスタのゲートに接続された転送制御線（図４Ｂ中の転送制御線３１３及び３２３を含む）と、ＳＦ３０３のドレイン及びＲＳ３０１のドレインに接続された画素電源線３０６と、ＲＳ３０１のゲートに接続されたリセット制御線（図４Ｂ中のリセット制御線３０５を含む）とを含む。
図４Ｃでは、図４Ｂで表されたＳｉ基板、第１の配線層及びビアと、それらの上層である第２の配線層と、さらに第２の配線層の上層である第４の配線層が表されている。図４Ｃに表された有効画素エリア１０Ａ及び水平ＯＢエリア１０２Ｃには、第１の配線層の上層に第２の配線層が形成されており、当該第２の配線層は、信号線（図４Ｃ中の信号線３０７及び６０７を含む）と、ＳＦ３０３のドレイン及びＲＳ３０１のドレインに接続された画素電源線３０６と、基板固定電位線（図４Ｃ中の基板固定電位線３０８及び６０８を含む）とを含む。また、図４Ｃに表された水平ＯＢエリア１０２Ｃには、第３の配線層の上層に第４の配線層が形成されており、当該第４の配線層は、フォトダイオードへの入射光を遮るための遮光膜として、水平ＯＢエリア１０２Ｃを覆うように形成されている。
ここで、周辺回路２０には、第２の配線層と第４の配線層との間に、第３の配線層が配置されている。一方、水平ＯＢエリア１０２Ｃには、第３の配線層に相当する位置には、層間絶縁層が形成されている。また、第１の配線層〜第４の配線層は、積層方向に略等間隔で配置されている。
つまり、水平ＯＢエリア１０２Ｃにおける第２の配線層と第４の配線層との間の層間絶縁膜の膜厚は、第１の配線層と第２の配線層との距離の２倍以上となっている。
水平ＯＢエリア１０２Ｃでは、第４の配線層がそのエリア全体を覆っている点が有効画素エリア１０Ａとの違いである。
上記レイアウトは、転送制御線及びリセット制御線を第１の配線層で配線しているのに対して、信号線及び基板固定電位線を第２の配線層で配線しており、また、画素電源線を第１及び第２の配線層の両方で配線しており、遮光膜を第４の配線層に配置している点に特徴がある。
次に、上述した本実施の形態に係る画素アレイ１０と従来の画素アレイとの断面構造を比較する。
図５Ａは、従来の固体撮像装置の有する画素の構造断面図であり、図５Ｂは、本発明の実施の形態１に係る固体撮像装置の有する画素の構造断面図である。両図とも、図中左側に記載された断面図は、図４Ａ〜図４Ｃに記載された平面レイアウトにおける有効画素の破線ａにおける断面図である。一方、図中右側に記載された断面図は、図４Ａ〜図４Ｃに記載された平面レイアウトにおける遮光画素の破線ｂにおける断面図である。いずれも、Ｓｉ基板の中にフォトダイオードが配置され、その上部に配置された光導波部は、ＳｉＮなどの高屈折率材料で形成されることにより、フォトダイオードへの集光効率を高める構造となっている。また、光導波部の両側には、第１の配線層及び第２の配線層に形成された各種配線が配置されている。各種配線の間には、層間絶縁膜が形成されている。なお、周辺回路においては、積層方向に、第１〜第４の配線層が、略等間隔で配置されている。
有効画素エリア１０Ａについては、図５Ａ及び図５Ｂに示された有効画素は、いずれも同じ配線レイアウトとなっている。一方、水平ＯＢエリア１０２Ｃについては、図５Ａに記載された従来の固体撮像装置に係る遮光画素では、遮光膜が第３の配線層に形成されているのに対し、図５Ｂに記載された本発明の固体撮像装置に係る遮光画素では、遮光膜が第４の配線層に形成されている。
上記構造において、第２の配線層に形成された信号線に着目すると、遮光画素の信号線には、有効画素の信号線にはない遮光膜に対する寄生容量ＣＳＩＧ＿ｓｈ１またはＣＳＩＧ＿ｓｈ２が増加していることがわかる。しかしながら、図５Ｂに示された、本発明の遮光画素では、有効画素の最上層配線層である第２の配線層の１層上にある第３の配線層を使わず、その領域を層間絶縁膜で埋め、さらに１層上の第４の配線層に遮光膜を形成している。これにより、信号線の遮光膜に対する寄生容量を、ＣＳＩＧ＿ｓｈ１→ＣＳＩＧ＿ｓｈ２へと大きく低減できる。
本実施の形態に係る配線レイアウトにおいて、第１の配線層に配置された転送制御線／リセット制御線は、有効画素エリア１０Ａ及び水平ＯＢエリア１０２Ｃで共用されるのに対し、第２の配線層に配置された信号線は、有効画素エリア１０Ａと水平ＯＢエリア１０２Ｃとでは、それぞれ独立に配置される。すなわち、水平ＯＢエリア１０２Ｃに配置された信号線６０７が遮光膜に対して持つ寄生容量は、有効画素との読み出し特性の差に直結するものである。また、その差は画素行が増加するほど顕著となることがわかる。この観点から、水平ＯＢエリア１０２Ｃが配置された画素アレイにおいて、信号線と遮光膜との距離を確保して寄生容量ＣＳＩＧ＿ｓｈ２を低減させることの意義は大きい。
図６Ａは、実施の形態１に係る遮光画素と有効画素とのレイアウトの差に起因する寄生容量を明示した回路図である。同図に記載された水平ＯＢエリア１０２Ｃは、２つの遮光画素６１０及び６２０を含み、ＲＳ６０１とＦＤ６０２とＳＦ６０３とは、遮光画素６１０及び６２０で共有される。つまり、遮光画素６１０及び６２０と、ＲＳ６０１と、ＦＤ６０２と、ＳＦ６０３とは、１画素セルを構成する。水平ＯＢエリア１０２Ｃには、複数の画素セルがマトリクス状に配列されている。遮光画素６１０は、ＰＤ６１１と、ＴＧ６１２とを備え、遮光画素６２０は、ＰＤ６２１と、ＴＧ６２２とを備える。ＳＦ６０３は、ＦＤ６０２のレベルに応じて信号線６０７に信号を出力する。上述したように、各構成要素の符号は異なっているが、回路構成は図３Ａに記載された有効画素の回路構成と同様である。図６Ａには、第２の配線層に形成された信号線６０７と第４の配線層に形成された遮光層との間に、寄生容量ＣＳＩＧ＿ｓｈ２が発生していることが示されている。
図６Ｂは、従来の固体撮像装置の有する有効画素と遮光画素との読み出し波形を比較したタイミングチャートであり、図６Ｃは、本発明の実施の形態１に係る固体撮像装置の有する有効画素と遮光画素との読み出し波形を比較したタイミングチャートである。
図６Ｂ及び図６Ｃの両図において、有効画素の動作については図３Ｂで説明した動作と同様であり、ＦＤの電位レベル変化ΔＶが、ほぼゲイン１で伝わり、画素アレイから出力される。このとき、信号線を経由して画素アレイの外部への信号伝播に必要な時間をＴ２とすると、信号線のＲＣ時定数の影響で、Ｔ２はＴ１よりも大きくなる。
これに対し、図６Ｂに示された従来の遮光画素においては、信号線の遮光膜に対する寄生容量ＣＳＩＧ＿ｓｈ１の影響により、その読み出し時間Ｔ３が有効画素の読み出し時間Ｔ２に比べて２倍程度に大きくなっている。
一方、図６Ｃに示された本発明の遮光画素においては、水平ＯＢエリア１０２Ｃにおける第２の配線層と第４の配線層との間の層間絶縁膜の膜厚が、第１の配線層と第２の配線層との距離の２倍程度となっていることから、信号線の遮光膜に対する寄生容量ＣＳＩＧ＿ｓｈ２が寄生容量ＣＳＩＧ＿ｓｈ１と比較して半減するので、その読み出し時間Ｔ４は、有効画素の読み出し時間Ｔ２とほぼ同等とすることが可能となる。
よって、水平ＯＢエリア１０２Ｃの有する遮光画素から、十分なタイミングマージンが確保された黒レベル信号を高速に読み出すことが可能となり、光量が少ない条件でもノイズが少なく黒の基準が正しい画像を高速に取得できる固体撮像装置が実現される。
なお、水平ＯＢエリア１０２Ｃにおける第４の配線層に形成された遮光膜は、アルミニウムで構成されていることが好ましい。従来の固体撮像装置８００では、遮光膜は配線層３ＭＴ及び４ＭＴの２層に形成されているが、本実施の形態に係る固体撮像装置では、遮光膜は第４の配線層１層にのみ形成されている。遮光膜にアルミニウムを用いることにより、遮光性が格段に向上するので、一層でも十分に遮光性が確保される。また、遮光膜は銅で構成されていてもよい。この場合には、有効画素上部に形成されるカラーフィルタに遮光性の高いブラックフィルタを採用することで、遮光性を維持することが可能となる。
また、有効画素と遮光画素の配線負荷の差をさらに減らすために、水平ＯＢエリア１０２Ｃにおける第４の配線層と第２の配線層との間の層間絶縁膜は、誘電率の低い、いわゆるＬｏｗ−ｋ素材が使用されてもよい。これにより、第４の配線層に形成された遮光膜と第２の配線層に形成された配線との間に存在する寄生容量の値を低減させることが可能となる。
なお、本実施の形態では、水平ＯＢエリアと周辺回路エリアとが各４層の配線層を有する場合について説明したが、本発明はこれに限定されるものではない。つまり、有効画素エリアの配線層数がＮ（Ｎは自然数）層であり、水平ＯＢエリアの配線層数がＭ（Ｍは自然数）層であり、周辺回路エリアの配線層数がＬ（Ｌは自然数）層であり、有効画素エリアと水平ＯＢエリアと周辺回路エリアとの間では半導体基板表面からＮ層目の配線層までが共用され、Ｎ＜Ｍ≦Ｌの関係にある場合に、水平ＯＢエリアの光電変換素子は、半導体基板表面から（Ｎ＋２）層目またはそれより上層の配線層で遮光されており、水平ＯＢエリアの光電変換素子を遮光する配線層とＮ層目の配線層との間が層間絶縁膜で埋められている固体撮像装置であれば本発明に該当し、同様の効果が奏される。
（実施の形態２）
本実施の形態に係る固体撮像装置の画素アレイは、実施の形態１に係る画素アレイ１０と比較して、フォトダイオード及び転送トランジスタを備える４つの画素が、ＦＤ、リセットトランジスタ及びソースフォロワトランジスタを共用する点、ＦＤのリセット電位がリセット電源線から供給される点、さらに、画素アレイが有効画素エリアと垂直ＯＢエリアとで構成される点が異なる。以下、実施の形態１に係る固体撮像装置と同じ点は説明を省略し、異なる点のみ説明する。
図７Ａは、実施の形態２に係る有効画素エリアの具体的な画素回路構成である。有効画素エリア２０Ａは、４つの有効画素４１０、４２０、４３０及び４４０を含む。また、ＲＳ４０１とＦＤ４０２とＳＦ４０３とは、上記４つの有効画素で共有される。つまり、有効画素４１０、４２０、４３０及び４４０と、ＲＳ４０１と、ＦＤ４０２と、ＳＦ４０３とは、１画素セルを構成する。有効画素エリア２０Ａには、複数の画素セルがマトリクス状に配列されている。また、有効画素エリア２０Ａの画素回路は、選択トランジスタを持たない構成である。なお、本発明の適用可能な有効画素は、上記構成に限るものではない。
有効画素４１０は、入射光に応じて光電変換により電荷蓄積するＰＤ４１１と、ＰＤ４１１に蓄えられた電荷を転送制御線４１３からの転送制御信号に応じてＦＤ４０２に転送するＴＧ４１２とを備える。以下、有効画素４２０、４３０及び４４０についても、有効画素４１０と同様の構成を有する。
ＳＦ４０３は、ＦＤ４０２のレベルに応じて信号線４０７に信号を出力する。
ＲＳ４０１は、リセット制御線４０５からのリセット信号に応じてＦＤ４０２を初期化する。
ここで、実施の形態１の場合とは異なり、ＲＳ４０１のドレインは、リセット電源線４０４に接続されており、ＳＦ４０３のドレインは、画素電源線４０６に接続されている。
なお、後述する遮光画素は、入射光を遮る遮光膜が配置されていること以外は、有効画素と回路構成は同じである。
このように構成された有効画素エリア２０Ａの画素回路の読み出し動作について、図７Ｂに示すタイミングチャートを用いて、その概略を説明する。
図７Ｂは、実施の形態２に係る有効画素エリアの画素回路の読み出し動作を説明するタイミングチャートである。
まず、初期状態では、リセット電源線４０４及びリセット制御線４０５はＬＯＷ電位となっている。このとき、ＦＤ４０２はＬＯＷレベルであり、ＳＦ４０３はオフ状態となっている。
次に、時刻ｔ１１において、リセット電源線４０４をＨＩＧＨ電位にする。
次に、時刻ｔ１２において、読み出す行のリセット制御線４０５をＨＩＧＨ電位にして、ＲＳ４０１をオン状態にする。このとき、ＦＤ４０２はＨＩＧＨ状態にリセットされる。
次に、時刻ｔ１３において、リセット制御線４０５をＬＯＷ電位にして、ＲＳ４０１をオフ状態にする。
次に、時刻ｔ１４において、転送制御線４１３をＨＩＧＨ電位にしてＴＧ４１２をオン状態にし、光電変換によりＰＤ４１１に蓄積された電荷ＱをＦＤ４０２に転送する。すると、時刻ｔ１４以降において、ＦＤ４０２の電位レベルが変化し、その変化はＳＦ４０３を通して信号線４０７に出力される。このとき、ＦＤ４０２の寄生容量をＣｆｄとすると、ＦＤ４０２の電位レベル変化は、
ΔＶ＝Ｑ／Ｃｆｄ （式４）
となる。
ＦＤ４０２の電位レベル変化ΔＶは、信号線４０７に接続する負荷回路とＳＦ４０３との働きによりほぼゲイン１で伝わり、画素アレイから出力されることになる。このとき、ＰＤ４１１からＦＤ４０２への完全転送に必要な時間をＴ２３、信号線４０７を経由して画素アレイの外部への信号伝播に必要な時間をＴ２４とすると、信号線４０７のＲＣ時定数の影響で、Ｔ２４はＴ２３よりも大きくなる。また、Ｔ２４は、画素数が多ければ多いほど長くなる。
以上の動作により、ＰＤ４１１からの読み出しが完了するが、ＰＤ４２１、４３１及び４４１に蓄えられた電荷の読み出しについても、転送制御線４１３の代わりに転送制御線４２３、４３３及び４４３を制御する動作以外は、基本的に同様の制御により実現できる。
なお、本実施の形態では、４つのＰＤ４１１、４２１、４３１及び４４１で１つのＳＦ４０３などを共有する画素構成を説明したが、さらに多くのフォトダイオードで１つのＳＦ４０３を共有する場合には、上記４つの有効画素と同様に、フォトダイオードと転送トランジスタと転送制御線との組み合わせを、さらに並列に接続することにより実現することができる。
次に、有効画素と遮光画素との特性差を説明するため、画素アレイの平面レイアウトについて説明をする。
図８Ａは、実施の形態２に係る拡散層、ポリシリコン、コンタクトを含むＳｉ基板を表す平面レイアウト図である。また、図８Ｂは、実施の形態２に係るＳｉ基板とＳｉ基板上に形成された第１の配線層とその上層配線と接続するビアとを表す平面レイアウト図である。また、図８Ｃは、実施の形態２に係るＳｉ基板、Ｓｉ基板上に形成された第１の配線層およびビアと、第２の配線層及び第４の配線層を表す平面レイアウト図である。
図８Ａ〜図８Ｃは、本実施の形態に係る画素アレイの一部を切り出した図であり、その上側は有効画素エリア２０Ａを表し、下側は垂直ＯＢエリア１０１Ｃを表している。
図８Ａでは、Ｓｉ基板の構成要素である拡散層、ポリシリコン及びコンタクトが表されており、有効画素エリア２０Ａ及び垂直ＯＢエリア１０１Ｃには、列方向に等間隔に配置されたフォトダイオード（図８Ａ中のＰＤ４１１、４２１、７１１及び７２１を含む）と、これらに対応するように、各フォトダイオードの斜め方向右上、または右下に、それぞれ１つずつ転送トランジスタ（図８Ａ中のＴＧ４１２、４２２、７１２及び７２２を含む）が配置されている。
さらに図８Ａには、有効画素の転送トランジスタのドレインにゲートが接続されたＳＦ４０３と、同じく転送トランジスタのドレインにソースが接続されたＲＳ４０１とが表されている。また、図では省略しているが、遮光画素についても同様に、転送トランジスタのドレインにＳＦ７０３のゲートとＲＳ７０１のソースが、ともに接続されている。
図８Ｂでは、図８Ａで表されたＳｉ基板と、当該Ｓｉ基板の上層である第１の配線層と、第１の配線層及び第２の配線層を接続するビアとが表されている。図８Ｂに表された有効画素エリア２０Ａ及び垂直ＯＢエリア１０１Ｃには、当該Ｓｉ基板の上層に第１の配線層が形成されており、当該第１の配線層は、転送制御線４１３、４２３、７１３及び７２３と、画素電源線４０６と、リセット電源線４０４及び７０４と、リセット制御線４０５及び７０５とを含む。
図８Ｃでは、図８Ｂで表されたＳｉ基板、第１の配線層及びビアと、それらの上層である第２の配線層と、さらに第２の配線層の上層である第４の配線層が表されている。図８Ｃに表された有効画素エリア２０Ａ及び垂直ＯＢエリア１０１Ｃには、第１の配線層の上層に第２の配線層が形成されており、当該第２の配線層は、信号線４０７と、転送制御線４１３、４２３、７１３及び７２３と、画素電源線４０６と、基板固定電位線４０８とを含む。また、図８Ｃに表された垂直ＯＢエリア１０１Ｃには、第３の配線層の上層に第４の配線層が形成されており、当該第４の配線層は、フォトダイオードへの入射光を遮るための遮光膜として、垂直ＯＢエリア１０１Ｃを覆うように形成されている。
ここで、周辺回路２０には、第２の配線層と第４の配線層との間に、第３の配線層が配置されている。一方、垂直ＯＢエリア１０１Ｃには、第３の配線層に相当する位置には、層間絶縁層が形成されている。また、第１の配線層〜第４の配線層は、積層方向に略等間隔で配置されている。
つまり、垂直ＯＢエリア１０１Ｃにおける第２の配線層と第４の配線層との間の層間絶縁膜の膜厚は、第１の配線層と第２の配線層との距離の２倍以上となっている。
垂直ＯＢエリア１０１Ｃでは、第４の配線層がそのエリア全体を覆っている点が有効画素エリア２０Ａとの違いである。
上記レイアウトは、リセット電源線を第１の配線層で配線しているのに対して、画素電源線や基板固定電位線、信号線、転送制御線、リセット制御線を、いずれも第１及び第２の配線層の両方で配線しており、遮光膜を第４の配線層に配置している点に特徴がある。
次に、上述した本実施の形態に係る画素アレイと従来の画素アレイとの断面構造を比較する。
図９Ａは、従来の固体撮像装置の有する画素の構造断面図であり、図９Ｂは、本発明の実施の形態２に係る固体撮像装置の有する画素の構造断面図である。両図とも、図中左側に記載された断面図は、図８Ａ〜図８Ｃに記載された平面レイアウトにおける有効画素の破線ｃにおける断面図である。一方、図中右側に記載された断面図は、図８Ａ〜図８Ｃに記載された平面レイアウトにおける遮光画素の破線ｄにおける断面図である。いずれも、Ｓｉ基板の中にフォトダイオードが配置され、その上部に配置された光導波部は、ＳｉＮなどの高屈折率材料で形成されることにより、フォトダイオードへの集光効率を高める構造となっている。また、光導波部の両側には、第１の配線層及び第２の配線層に形成された各種配線が配置されている。各種配線の間には、層間絶縁膜が形成されている。なお、周辺回路においては、積層方向に、第１〜第４の配線層が、略等間隔で配置されている。
有効画素エリア２０Ａについては、図９Ａ及び図９Ｂに示された有効画素は、いずれも同じ配線レイアウトとなっている。一方、垂直ＯＢエリア１０１Ｃについては、図９Ａに記載された従来の固体撮像装置に係る遮光画素では、遮光膜が第３の配線層に形成されているのに対し、図９Ｂに記載された本発明の固体撮像装置に係る遮光画素では、遮光膜が第４の配線層に形成されている。
上記構造において、第２の配線層に形成された転送制御線に着目すると、遮光画素の転送制御線には、有効画素の転送制御線にはない遮光膜に対する寄生容量ＣＴＲ＿ｓｈ１またはＣＴＲ＿ｓｈ２が増加していることがわかる。しかしながら、図９Ｂに記載された、本発明の遮光画素では、有効画素の最上層配線層である第２の配線層の１層上にある第３の配線層を使わず、その領域を層間絶縁膜で埋め、さらに１層上の第４の配線層に遮光膜を形成している。これにより転送制御線の遮光膜に対する寄生容量を、ＣＴＲ＿ｓｈ１→ＣＴＲ＿ｓｈ２へと大きく低減できる。なお、図８Ｂ及び図８Ｃの破線ｄの位置で断面構造を見た場合、転送制御線７１３は遮光画素の最上層配線ではなく、寄生容量の変化は小さく見える。しかし、実際には、１画素周期で転送制御線７１３と転送制御線７２３とが、第１の配線層と第２の配線層とを入れ替えて配置されているため、転送制御線７１３と遮光膜とで形成される寄生容量についても、転送制御線７２３と遮光膜とで形成される寄生容量の場合とまったく同じ課題があり、本発明は同様の効果を有する。
図１０Ａは、実施の形態２に係る遮光画素と有効画素のレイアウトの差に起因する寄生容量を明示した回路図である。同図に記載された垂直ＯＢエリア１０１Ｃは、４つの遮光画素７１０、７２０、７３０及び７４０を含み、ＲＳ７０１とＦＤ７０２とＳＦ７０３とは、当該４つの遮光画素で共有される。つまり、遮光画素７１０、７２０、７３０及び７４０と、ＲＳ７０１と、ＦＤ７０２と、ＳＦ７０３とは、１画素セルを構成する。垂直ＯＢエリア１０１Ｃには、複数の画素セルがマトリクス状に配列されている。
遮光画素７１０は、ＰＤ７１１と、ＴＧ７１２とを備え、他の遮光画素も、同様にフォトダイオード及び転送トランジスタを備える。ＳＦ７０３は、ＦＤ７０２のレベルに応じて信号線４０７に信号を出力する。上述したように、各構成要素の符号は異なっているが、回路構成は図７Ａに記載された有効画素の回路構成と同様である。図１０Ａには、第２の配線層に形成された転送制御線７１３と第４の配線層に形成された遮光層との間に、寄生容量ＣＴＲ＿ｓｈ２が発生し、第１の配線層に形成されたリセット制御線７０５と第４の配線層に形成された遮光層との間に、寄生容量ＣＲＸ＿ｓｈ２が発生していることが示されている。
図１０Ｂは、従来の固体撮像装置の有する有効画素と遮光画素との読み出し波形を比較したタイミングチャートであり、図１０Ｃは、本発明の実施の形態２に係る固体撮像装置の有する有効画素と遮光画素との読み出し波形を比較したタイミングチャートである。
図１０Ｂ及び図１０Ｃの両図において、有効画素の動作については図７Ｂで説明した動作と同様であり、ＦＤの電位レベル変化ΔＶが、ほぼゲイン１で伝わり、画素アレイから出力される。このとき、信号線を経由して画素アレイの外部への信号伝播に必要な時間をＴ２４とすると、信号線のＲＣ時定数の影響で、Ｔ２４はＴ２３よりも大きくなる。
また、図１０Ｂの従来の固体撮像装置では、時刻ｔ１２でのリセット信号の立ち上がりから信号線への信号出力までの時間は、図に示すように、有効画素ではＴ２１＋Ｔ２４であるのに対して、遮光画素ではＴ２２＋Ｔ２５となり、遮光画素の方が長くなる。この時間差は、遮光画素の転送制御線の立ち上がり時間の遅れが主な要因である。
これに対し、図１０Ｃの本発明の固体撮像装置では、上記時間差が短縮されることがわかる。時刻ｔ１２でのリセット信号の立ち上がりから信号線への信号出力までの時間は、図に示すように、遮光画素ではＴ２７＋Ｔ２６となり、従来の固体撮像装置の遮光画素でのＴ２２＋Ｔ２５より短くなる。しかしながら、この時間短縮だけでは、実施の形態１で示したほどの顕著な効果は奏されないが、本発明の実施の形態２によれば、ここで示した時間差以上の効果を有する。これについて、以下説明する。
遮光画素及び有効画素は、画素アレイ全体として同じ規則性のあるタイミングで制御する必要がある。このため、リセット制御線により伝達されるリセット信号の立ち上がりから立ち下がりまでの時間ＴＲＸ、および、当該リセット信号の立ち下がりから転送制御線により伝達される転送制御信号の立ち上がりまでの時間ＴＲＴは、有効画素と遮光画素で基本的に同じである。
しかしながら、図１０Ｂに記載された従来の固体撮像装置の場合、遮光画素の転送制御線及びリセット制御線は、遮光膜に対する寄生容量の影響で、その立ち上がり時間や立ち下がり時間が、有効画素エリアの転送制御線及びリセット制御線に比べて大きくなる。これは、リセット信号や転送制御信号のＨレベルやＬレベルの安定期間が短くなることを意味する。
先に述べたように、高速化のためには水平走査期間をできるだけ圧縮する必要があるが、有効画素の読出し時間に合わせて水平走査期間を圧縮すると、遮光画素の制御信号のＨレベルやＬレベルの安定期間が短くなり、画素のリセットや完全転送に必要なパルス幅が確保されなくなる。
しかしながら、図１０Ｃに記載された本発明の固体撮像装置の場合、遮光画素においても、制御信号のＨレベルやＬレベルの安定期間を確保することができるので、水平走査期間の短縮が可能で、フレームレートの高速化が可能となる。
よって、垂直ＯＢエリア１０１Ｃの有する遮光画素から、十分なタイミングマージンが確保された黒レベル信号を高速に読み出すことが可能となり、光量が少ない条件でもノイズが少なく黒の基準が正しい画像を高速に取得できる固体撮像装置が実現される。
なお、垂直ＯＢエリア１０１Ｃにおける第４の配線層に形成された遮光膜は、アルミニウムで構成されていることが好ましい。遮光膜にアルミニウムを用いることにより、遮光性が格段に向上するので、一層でも十分に遮光性が確保される。また、遮光膜は銅で構成されていてもよい。この場合には、有効画素上部に形成されるカラーフィルタに遮光性の高いブラックフィルタを採用することで、遮光性を維持することが可能となる。
また、有効画素と遮光画素の信号配線負荷の差をさらに減らすために、垂直ＯＢエリア１０１Ｃにおける第４の配線層と第２の配線層との間の層間絶縁膜は、誘電率の低い、いわゆるＬｏｗ−ｋ素材が使用されてもよい。これにより、第４の配線層に形成された遮光膜と第２の配線層に形成された配線との間に存在する寄生容量の値を低減させることが可能となる。
なお、本実施の形態では、垂直ＯＢエリアと周辺回路エリアとが各４層の配線層を有する場合について説明したが、本発明はこれに限定されるものではない。つまり、有効画素エリアの配線層数がＮ（Ｎは自然数）層であり、垂直ＯＢエリアの配線層数がＭ（Ｍは自然数）層であり、周辺回路エリアの配線層数がＬ（Ｌは自然数）層であり、有効画素エリアと垂直ＯＢエリアと周辺回路エリアとの間では半導体基板表面からＮ層目の配線層までが共用され、Ｎ＜Ｍ≦Ｌの関係にある場合に、垂直ＯＢエリアの光電変換素子は、半導体基板表面から（Ｎ＋２）層目またはそれより上層の配線層で遮光されており、垂直ＯＢエリアの光電変換素子を遮光する配線層とＮ層目の配線層との間が層間絶縁膜で埋められている固体撮像装置であれば本発明に該当し、同様の効果が奏される。
以上、本発明の固体撮像装置について、実施の形態に基づいて説明してきたが、本発明に係る固体撮像装置は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置を内蔵したカメラなど各種機器も本発明に含まれる。
なお、実施の形態１及び２では、いずれも選択トランジスタを含まない画素構成を事例として説明したが、選択トランジスタを含む画素構成も適用可能であり、本発明に含まれる。特に、選択トランジスタの制御を行う画素選択制御線として有効画素の最上層配線を割り当てる場合に本発明が適用される。これにより、実施の形態１及び２で信号線や転送制御線について具体的に説明したのと同様に、有効画素と遮光画素の読出し特性を合わせることができ、画質の向上や高速読み出しといった同様の効果が奏される。
また、上記実施の形態１及び２においては、タイミングチャートの説明を簡略化するため、画素電源線やリセット制御線の駆動時間が負荷により変わることについて説明を省略したが、画素電源線やリセット制御線が有効画素の最上層配線層に形成された場合には、同様に、遮光画素との負荷の差が発生し、読み出し特性差の原因になることは確かである。したがって、本発明は、転送制御線や信号線のみが有効画素の最上層配線層に形成されている構成に限定されるものではなく、画素の駆動制御にかかわる全制御信号配線、全電源線および読み出し信号線のいずれかが最上層である構成にも適用可能であり、本発明に含まれる。
また、有効画素エリアまたは無効画素エリアから、遮光画素エリアへの斜め入射光に対する遮蔽性が低下することを回避すべく、有効画素エリアと遮光画素エリアとの境界部において、少なくとも半導体基板表面からＮ層目の配線層と遮光画素エリアのフォトダイオードを遮光する配線層との間に、遮光用の側壁が形成されていることが好ましい。
図１１は、本発明の実施の形態の変形例に係る固体撮像装置の有効画素エリアと遮光画素エリアとの境界部における構造断面図である。同図に示されるように、本発明の固体撮像装置の有効画素エリアと遮光画素エリアとの境界部において、Ｎ層目の配線層と遮光膜が形成された（Ｎ＋２）層目の配線層との間に、遮光用側壁５０１が配置されている。遮光用側壁５０１は、配線層間を接続するビアに用いられる重金属または高融点金属を主成分とすることが好ましい。これにより、遮光性が格段に向上するので、遮光膜としての配線層数が少なくても、十分に遮光性が確保される。
また、遮光画素エリアへの斜め入射光に対する遮蔽性が低下することを回避するため、無効画素エリアを広めに確保して有効画素エリアからの光の漏れこみを実質的に遮光画素エリアに届かないようにする方法も適用可能である。
また、上記実施の形態では、行走査回路が画素アレイ１０の画素を１行分ずつ順次選択する事例を説明したが、読み出しを２倍速、またはそれ以上の速度で行うため、または、複数行間の加算を行うために、２行、またはそれ以上の行数を同時に選択する場合でも、本発明の意義は変わらない。
また、複数の配線層について略等間隔として説明を行ったが、配線層の膜厚は必ずしも一定である必要はなく、また、層間膜の膜厚が一定である必要はない。また、配線や層間膜の材質が同じである必要もない。
本発明の固体撮像装置は、デジタルスチルカメラ、デジタルビデオカメラ又はカメラ付携帯電話機などに利用が可能であり、産業上有用である。
１、８００ 固体撮像装置
１０ 画素アレイ
１０Ａ、２０Ａ 有効画素エリア
１０Ｂ 無効画素エリア
１０Ｃ 遮光画素エリア
２０ 周辺回路
１０１Ｃ 垂直ＯＢエリア
１０２Ｃ 水平ＯＢエリア
２０１ 制御回路
２０２ 行走査回路
２０３ 列読出し回路
２０４ 出力回路
２０５ 出力端子
３０１、４０１、６０１、７０１ リセットトランジスタ（ＲＳ）
３０２、４０２、６０２、７０２ 電荷蓄積部（ＦＤ）
３０３、４０３、６０３、７０３ ソースフォロワトランジスタ（ＳＦ）
３０５、４０５、７０５ リセット制御線
３０６、４０６ 画素電源線
３０７、４０７、６０７ 信号線
３０８、４０８、６０８ 基板固定電位線
３１０、３２０、４１０、４２０、４３０、４４０ 有効画素
３１１、３２１、４１１、４２１、６１１、６２１、７１１、７２１ フォトダイオード（ＰＤ）
３１２、３２２、４１２、４２２、６１２、６２２、７１２、７２２ 転送トランジスタ（ＴＧ）
３１３、３２３、４１３、４２３、４３３、４４３、７１３、７２３、７３３、７４３ 転送制御線
４０４、７０４ リセット電源線
５０１ 遮光用側壁
６１０、６２０、７１０、７２０、７３０、７４０ 遮光画素
８２０ センサ部領域
８２１ 有効画素領域
８２２ 無効画素領域
８２３ 遮光画素領域（ＯＰＢ領域）
８３０ 周辺回路領域
８４４、８４５ メタル膜
８５１ パッシベーション膜
８５２ カラーフィルタ
８５３ オンチップレンズ

Claims (8)

  1. 半導体基板内または半導体基板上に、光電変換素子と当該光電変換素子に接続されたトランジスタとを備える画素セルがマトリクス状に複数配列された固体撮像装置であって、
    複数配列された前記画素セルのうち、入射光に対応した画素信号を出力する複数の画素セルで構成された有効画素エリアと、
    複数配列された前記画素セルのうち、遮光されていることにより前記入射光に依存しない黒レベル信号を出力する複数の画素セルで構成され、前記有効画素エリアの周囲に配置された遮光画素エリアと、
    前記有効画素エリア及び前記遮光画素エリアの周辺に配置され、前記画素セルを駆動し信号処理を行う周辺回路が配置された周辺回路エリアとを含み、
    前記有効画素エリアの配線層数がＮ（Ｎは自然数）層であり、前記遮光画素エリアの配線層数がＭ（Ｍは自然数）層であり、前記周辺回路エリアの配線層数がＬ（Ｌは自然数）層であり、前記有効画素エリアと前記遮光画素エリアと前記周辺回路エリアとの間では前記半導体基板表面からＮ層目の配線層までが共用され、Ｎ＜Ｍ≦Ｌの関係にある場合に、前記遮光画素エリアの光電変換素子は、前記半導体基板表面から（Ｎ＋２）層目またはそれより上層の配線層で遮光されており、前記遮光画素エリアの光電変換素子を遮光する配線層と前記Ｎ層目の配線層との間は層間絶縁膜で埋められている
    固体撮像装置。
  2. 前記Ｎは２であり、
    前記周辺回路エリアの配線は、前記半導体基板表面から１層目〜４層目の全ての配線層に形成され、
    前記有効画素エリアの配線は、前記半導体基板表面から１層目の配線層及び２層目の配線層に形成され、
    前記遮光画素エリアの配線は、前記半導体基板表面から１層目の配線層、２層目の配線層及び４層目の配線層に形成されている
    請求項１に記載の固体撮像装置。
  3. 前記遮光画素エリアの光電変換素子を遮光する配線層には、アルミニウムで構成された遮光膜が形成されている
    請求項１または２に記載の固体撮像装置。
  4. 前記有効画素エリアと前記遮光画素エリアとの境界部において、少なくとも前記半導体基板表面からＮ層目の配線層と前記遮光画素エリアの光電変換素子を遮光する配線層との間に、配線層間を接続するビアに用いられる重金属で構成された遮光用の側壁が形成されている
    請求項１〜３のうちいずれか１項に記載の固体撮像装置。
  5. さらに、少なくとも複数の前記画素セルの列ごとに配置され、前記有効画素エリアの画素セルで生成された画素信号または前記遮光画素エリアの画素セルで生成された黒レベル信号を前記有効画素エリア及び前記遮光画素エリアの外部へ読み出すための信号線を備え、
    前記遮光画素エリアは、前記有効画素エリアの行方向に配置され、
    前記信号線は、前記半導体基板表面からＮ層目の配線層に形成されている
    請求項１〜４のうちいずれか１項に記載の固体撮像装置。
  6. さらに、少なくとも複数の前記画素セルの行ごとに配置され、前記光電変換素子で生成された電荷の電荷蓄積部への転送を制御する転送制御線を備え、
    前記遮光画素エリアは、前記有効画素エリアの列方向に配置され、
    前記転送制御線は、少なくとも前記半導体基板表面からＮ層目の配線層に形成されている
    請求項１〜４のうちいずれか１項に記載の固体撮像装置。
  7. 前記層間絶縁膜は、Ｌｏｗ−ｋ材料で構成されている
    請求項１〜６のうちいずれか１項に記載の固体撮像装置。
  8. 前記層間絶縁膜の膜厚は、前記半導体基板表面から（Ｎ−１）層目の配線層とＮ層目の配線層との距離の２倍以上となっている
    請求項１〜７のうちいずれか１項に記載の固体撮像装置。
JP2013510882A 2011-04-22 2012-04-17 固体撮像装置 Pending JPWO2012144196A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011096638 2011-04-22
JP2011096638 2011-04-22
PCT/JP2012/002652 WO2012144196A1 (ja) 2011-04-22 2012-04-17 固体撮像装置

Publications (1)

Publication Number Publication Date
JPWO2012144196A1 true JPWO2012144196A1 (ja) 2014-07-28

Family

ID=47041329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013510882A Pending JPWO2012144196A1 (ja) 2011-04-22 2012-04-17 固体撮像装置

Country Status (3)

Country Link
US (1) US20140036119A1 (ja)
JP (1) JPWO2012144196A1 (ja)
WO (1) WO2012144196A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187360A (ja) * 2012-03-08 2013-09-19 Sony Corp 固体撮像装置、及び、電子機器
JP2014027479A (ja) * 2012-07-26 2014-02-06 Seiko Instruments Inc 光電変換装置
JP6116878B2 (ja) * 2012-12-03 2017-04-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2014178603A (ja) * 2013-03-15 2014-09-25 Nikon Corp 撮像装置
JP6296788B2 (ja) * 2013-12-25 2018-03-20 キヤノン株式会社 撮像装置および撮像システム
JP6393070B2 (ja) * 2014-04-22 2018-09-19 キヤノン株式会社 固体撮像装置、その製造方法およびカメラ
TW201603249A (zh) * 2014-07-14 2016-01-16 元太科技工業股份有限公司 電路保護結構與具有電路保護結構的顯示裝置
GB2532728A (en) * 2014-11-25 2016-06-01 Nokia Technologies Oy A semiconductor chip, a method, an apparatus and a computer program product for image capturing
KR102367384B1 (ko) 2015-01-13 2022-02-25 삼성전자주식회사 이미지 센서 및 그 형성 방법
KR20170049937A (ko) * 2015-10-29 2017-05-11 에스케이플래닛 주식회사 경로안내서비스장치 및 그 동작 방법
JP2019075441A (ja) * 2017-10-13 2019-05-16 キヤノン株式会社 光電変換装置および機器
JP2019126013A (ja) * 2018-01-19 2019-07-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283599A (ja) * 2008-05-21 2009-12-03 Panasonic Corp 固体撮像装置
JP2010267675A (ja) * 2009-05-12 2010-11-25 Sony Corp 固体撮像装置、電子機器及び固体撮像装置の製造方法
JP2011071379A (ja) * 2009-09-28 2011-04-07 Toshiba Corp 半導体装置の製造方法、半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031788A (ja) * 2001-07-19 2003-01-31 Mitsubishi Electric Corp 固体撮像素子
JP2005175930A (ja) * 2003-12-11 2005-06-30 Canon Inc 撮像装置及びその信号処理方法と撮像システム
US7973380B2 (en) * 2005-11-23 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for providing metal extension in backside illuminated sensor for wafer level testing
US8436443B2 (en) * 2006-09-29 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside depletion for backside illuminated image sensors
KR100784387B1 (ko) * 2006-11-06 2007-12-11 삼성전자주식회사 이미지 센서 및 그 형성방법
JP4799522B2 (ja) * 2007-10-12 2011-10-26 株式会社東芝 撮像装置
EP2348572A4 (en) * 2008-11-14 2013-04-17 Fujikura Ltd DEVICE MULTIPLE RESIN LAYERS AND METHOD FOR THE PRODUCTION THEREOF
JP5302644B2 (ja) * 2008-12-03 2013-10-02 キヤノン株式会社 撮像装置、及び撮像システム
JP2011216865A (ja) * 2010-03-17 2011-10-27 Canon Inc 固体撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283599A (ja) * 2008-05-21 2009-12-03 Panasonic Corp 固体撮像装置
JP2010267675A (ja) * 2009-05-12 2010-11-25 Sony Corp 固体撮像装置、電子機器及び固体撮像装置の製造方法
JP2011071379A (ja) * 2009-09-28 2011-04-07 Toshiba Corp 半導体装置の製造方法、半導体装置

Also Published As

Publication number Publication date
US20140036119A1 (en) 2014-02-06
WO2012144196A1 (ja) 2012-10-26

Similar Documents

Publication Publication Date Title
JPWO2012144196A1 (ja) 固体撮像装置
JP6024103B2 (ja) 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
TWI504256B (zh) 固態成像裝置，其訊號處理方法，及電子設備
TWI412273B (zh) 固態影像裝置及其驅動方法，以及電子裝置
US8314376B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN102082937B (zh) 固体摄像器件和电子装置
JP5358136B2 (ja) 固体撮像装置
EP1868377B1 (en) Light sensor, solid-state image pickup device and method for operating solid-state image pickup device
CN102170533B (zh) 固体摄像装置及其驱动方法和电子装置
US20150358569A1 (en) Solid-state imaging device
US20180247969A1 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
US11812170B2 (en) Solid-state imaging element and electronic device
JP2006245522A (ja) 光センサ、固体撮像装置、および固体撮像装置の動作方法
KR20140097113A (ko) 고체 촬상 소자 및 전자 기기
KR20150002593A (ko) 고체 촬상 장치 및 전자 기기
US8653566B2 (en) Solid-state imaging device
JP2009026984A (ja) 固体撮像素子
US10027911B2 (en) Solid-state imaging device and electronic device
JP2008186894A (ja) 固体撮像素子
JP2011055345A (ja) 撮像装置
JP6274897B2 (ja) 撮像素子及び撮像素子の駆動方法
JP2018050028A (ja) 固体撮像装置及び電子機器
JP2013070181A (ja) 固体撮像装置及びカメラシステム
TWI429281B (zh) 固態成像裝置，固態成像裝置之信號處理方法，及電子設備

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170207