KR20150002593A - 고체 촬상 장치 및 전자 기기 - Google Patents

고체 촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR20150002593A
KR20150002593A KR1020147023644A KR20147023644A KR20150002593A KR 20150002593 A KR20150002593 A KR 20150002593A KR 1020147023644 A KR1020147023644 A KR 1020147023644A KR 20147023644 A KR20147023644 A KR 20147023644A KR 20150002593 A KR20150002593 A KR 20150002593A
Authority
KR
South Korea
Prior art keywords
pixel
substrate
charge storage
blue
red
Prior art date
Application number
KR1020147023644A
Other languages
English (en)
Other versions
KR102123704B1 (ko
Inventor
히로아키 이시와타
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20150002593A publication Critical patent/KR20150002593A/ko
Application granted granted Critical
Publication of KR102123704B1 publication Critical patent/KR102123704B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

고체 촬상 장치는, 기판(50)과, 기판(50) 내에 마련된, 적색 전하 축적부(11)를 갖는 적화소(10)와, 청색 전하 축적부(21)를 갖는 청화소(20)와, 녹색 전하 축적부(31a, 31b)를 복수 갖는 녹화소(30)를 구비한다. 그리고, 복수의 녹색 전하 축적부(31a, 31b)는 기판(50) 내에서 그 두께 방향에 따라 배치된다.

Description

고체 촬상 장치 및 전자 기기{SOLID-STATE IMAGING DEVICE AND ELECTRONIC DEVICE}
본 개시는, 고체 촬상 장치 및 그것을 구비한 전자 기기에 관한 것이다.
근래, 고체 촬상 장치로서, CCD(Charge-Coupled Device)에 대신하여, CMOS(Complementary Metal-Oxide-Semiconductor) 이미지 센서가, 다양한 용도로 채용되고 있다. 예를 들면, 디지털 스틸 카메라, 디지털 캠코더, 감시 카메라, 방송·영화·업무용 카메라, 휴대 전화에 내장되는 카메라 등에 탑재되는 고체 촬상 장치로서, CMOS 이미지 센서가 채용되는 케이스가 증가하고 있다. 이것은, CMOS 이미지 센서가, CCD에 비하여, 고속도 촬영(고 프레임 레이트), 저소비 전력 등의 점에서 우수한 것에 더하여, CMOS 이미지 센서의 화질 향상이 현저한 것에도 기인하고 있다. 또한, CMOS 이미지 센서는, 단위 화소(이하, 간단하게 화소라고 한다)가 어레이 형상으로 배열된 화소부와, 그 주변 회로부를 동일 반도체 기판상에 제작할 수 있다는 이점도 갖는다.
CMOS 이미지 센서에서, 화소는 일반적으로 광전 변환부(전하 축적부)를 구성하는 포토 다이오드(이하, PD라고 기재한다)와, PD에서 생성된 광 전하(이하, 단지 전하라고 한다)를 전압으로 변환하는 부유 확산 영역부(이하, FD 영역부라고 기재한다)를 구비한다. 또한, 화소는, PD에 축적된 전하를 판독하기 위해 각종 화소 트랜지스터를 구비한다.
근래에는, 화소 트랜지스터로서, 전송 트랜지스터, 증폭 트랜지스터, 리셋 트랜지스터 및 선택 트랜지스터를 포함하는 4트랜지스터형의 화소가 채용되는 것이 많다. 그러나, 화소의 미세화를 위해, 선택 트랜지스터를 탑재하지 않는 3트랜지스터형의 화소가 채용되는 경우도 있다.
또한, 전송 트랜지스터는, PD에 축적된 전하를 FD 영역부에 전송하는 화소 트랜지스터이고, 증폭 트랜지스터는, FD 영역부에서 변환된 전압 신호를 증폭한 화소 트랜지스터이다. 또한, 리셋 트랜지스터는, FD 영역부의 전위를 리셋하는 화소 트랜지스터이고, 선택 트랜지스터는, 전하를 판독하는 화소를 선택하는 화소 트랜지스터이다.
상기 구성의 CMOS 이미지 센서를 탑재한 디지털 스틸 카메라 등에서는, 화소수의 증대나, 몸체 사이즈의 축소의 요망에 대해, 화소의 셀 사이즈를 축소함에 의해 대응하고 있다. 그 화소의 셀 사이즈의 유효한 축소 수법으로서는, 예를 들면, 화소 공유 기술이 이용된다. 화소 공유 기술에서는, 소정수의 화소(예를 들면 2화소, 4화소 등)에서, 전송 트랜지스터 이외의 화소 트랜지스터 및 FD 영역부를 공유하고, 전송 트랜지스터 및 PD를 화소마다 마련한다.
예를 들면, 2개의 화소를 공유하는 경우에는, 그 2개의 화소에서 전송 트랜지스터 이외의 화소 트랜지스터 및 FD 영역부를 공유하고, 전송 트랜지스터 및 PD를 화소마다 마련한다. 이 경우, 공유되는 2개의 화소에 대해, 합계 5개의 화소 트랜지스터(증폭 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터, 및 2개의 전송 트랜지스터)가 마련된다. 화소 공유 기술을 이용하지 않는 경우에는 화소마다 4개의 화소 트랜지스터가 필요하게 되지만, 상술한 바와 같이 2개의 화소를 공유하는 경우에는, 하나의 화소당의 화소 트랜지스터 수는, 2.5(=5/2)개가 된다. 그 때문에, 화소 공유 기술을 이용한 경우에는, 화소 트랜지스터의 형성 면적을 축소할 수 있기 때문에, 화소의 셀 사이즈를 축소할 수 있다. 또한, 이 경우에는, 화소 트랜지스터의 형성 면적의 축소분만큼 PD의 형성 면적을 확대할 수 있다.
또한, 상기 구성의 CMOS 이미지 센서를 탑재한 디지털 스틸 카메라 등에서는, 보다 촬상 조건이 나쁜 환경, 예를 들면, 어두운 환경에서도, 보다 깨끗한 화질로 촬영할 수 있도록 하기 위해, 감도 성능의 향상 요구도 많다. 이 요구에 응하기 위해, 화소 트랜지스터나 배선 등이 형성된 실리콘 기판의 표면과는 반대측의 면(이면)부터 광이 입사되는, 이면 조사(BSI)형의 CMOS 이미지 센서가 제안되어 있다. 또한, 화소 트랜지스터나 배선 등이 형성된 실리콘 기판의 표면측부터 광이 입사된 CMOS 이미지 센서는, 표면 조사(FSI)형의 CMOS 이미지 센서라고 불린다. 이면 조사형의 CMOS 이미지 센서에서는, 광이 화소 트랜지스터나 배선 등의 형성층을 통하지 않고서 PD에 입사되기 때문에, 화소 트랜지스터나 배선 등에 있어서 입사광의 베네팅을 회피할 수 있다. 이 결과, 이면 조사형의 COMS 이미지 센서에서는, 감도의 향상이나, 셰이딩 특성의 개선 등의 효과를 얻을 수 있다.
그런데, 일반적으로, CMOS 이미지 센서에서는, 광이 입사되는 실리콘 기판 내에서, 입사광이 광전 변환된 광입사면부터의 깊이(이하, 광전 변환 깊이라고 한다)는, 입사광의 파장에 의해 다른 것이 알려져 있다. 구체적으로는, 실리콘 기판 내에서의 광전 변환 깊이는, 청색광, 녹색광 및 적색광의 순서로 깊어지는 것이 알려져 있다. 즉, 실리콘 기판 내에서의 청색광의 광전 변환 깊이는, 녹색광 및 적색광의 각 광전 변환 깊이보다 얕아진다.
상술한 각 색의 광전 변환 깊이의 차이를 이용하고, 또한, 화소 공유 기술을 채용한 이면 조사형의 CMOS 이미지 센서가 제안되어 있다. 또한, 그와 같은 구성의 CMOS 이미지 센서에서는, 공유되는 화소 트랜지스터의 다양한 배치 기술이 제안되어 있다(예를 들면 특허 문헌 1 참조).
특허 문헌 1에는, 청색용, 녹색용 및 적색용의 화소(이하에서는, 각각 청화소, 녹화소 및 적화소라고 한다)에서 공유하는 화소 트랜지스터를, 실리콘 기판의 표면에서, 청화소의 형성 영역에 선택적으로 배치하는 기술이 제안되어 있다. 청화소의 광전 변환 깊이(PD의 형성 위치)는, 광입사면(이면)부터 얕기 때문에, 특허 문헌 1과 같이, 청화소의 형성 영역에 공유되는 화소 트랜지스터를 선택적으로 배치하여도, 청화소에서의 광전 변환 작용에 악영향을 미치지 않는다.
그 때문에, 이와 같은 특허 문헌 1의 구성에서는, 청화소, 녹화소 및 적화소에서 공유하는 화소 트랜지스터를, 녹화소 및 적화소의 형성 영역에 배치할 필요가 없어지기 때문에, 광전 변환 동작을 담당하는 PD의 면적을 확대할 수 있다. 즉, 특허 문헌 1에서는, 공유 화소의 구조를 상기 구조로 함에 의해, PD의 면적의 확대, 포화 신호량의 증가 및 감도의 증가 등을 도모하고, 화소의 미세화 및 고감도 및 저잡음의 단판(單板) 컬러 고체 촬상의 실현을 가능하게 하고 있다.
특허 문헌 1 : 일본 특개2008-172580호 공보
그런데, 실리콘 기판에서, 녹색 파장의 광성분(이하, 녹광이라고 한다)에 대한 광전 변환의 감도(광전 변환 효율)는, 청색 파장의 광성분(이하, 청광이라고 한다)이나 적색 파장의 광성분(이하, 적광이라고 한다)의 그것보다 큰 것이, 일반적으로 알려져 있다. 그래서, 이 기술 분야에서는, 이와 같은 화소 사이의 감도의 차이를 고려하여, 각 화소에서 최적의 화소 특성을 얻을 수 있는 구성의 고체 촬상 장치의 개발이 요구되고 있다.
따라서 각 색의 화소의 감도에 응하여 각 화소에서 양호한 화소 특성을 얻을 수 있는 구성의 고체 촬상 장치 및 그것을 구비한 전자 기기를 제공하는 것이 바람직하다.
상기 과제를 해결하기 위해, 본 개시의 한 실시 형태의 고체 촬상 장치는, 기판과, 적화소와, 청화소와, 녹화소를 구비하고, 각 화소의 구성을 다음과 같이 한다. 적화소는, 기판 내에 마련되고, 적색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 적색 전하 축적부를 갖는다. 청화소는, 기판 내에 마련되고, 청색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 청색 전하 축적부를 갖는다. 그리고, 녹화소는, 녹색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 녹색 전하 축적부를 복수 가지며, 복수의 녹색 전하 축적부가 기판 내에서 그 두께 방향에 따라 배치되어 있다.
또한, 본 개시의 한 실시 형태의 전자 기기는, 상기 본 개시의 고체 촬상 장치와, 고체 촬상 장치의 출력 신호에 대해 소정의 처리를 시행하는 신호 처리 회로를 구비하는 구성으로 한다.
본 개시의 한 실시 형태의 고체 촬상 장치에서는, 녹화소에 복수의 녹색 전하 축적부를 미련하고, 이에 의해, 녹화소의 포화 전하량(포화 신호량)을, 적화소의 포화 전하량 및 청화소의 포화 전하량의 각각보다 크게 하여, 녹화소의 고감도 특성을 유효 이용한다.
상술한 바와 같이, 본 개시의 한 실시 형태의 고체 촬상 장치에서는, 녹화소의 포화 전하량을, 그 외의 색의 화소의 포화 전하량보다 크게할 수 있고, 녹화소의 고감도 특성을 충분히 활용할 수 있다. 그 때문에, 본 개시에 의하면, 각 색의 화소의 감도에 응하여 각 화소에서 양호한 화소 특성을 얻을 수 있다.
도 1은 적화소, 청화소 및 녹화소의 감도 특성을 도시하는 도면.
도 2는 본 개시의 제1의 실시 형태에 관한 CMOS 이미지 센서의 개략 블록 구성도.
도 3은 제1의 실시 형태의 CMOS 이미지 센서에서의 적화소, 청화소 및 녹화소의 배열 형태를 도시하는 도면.
도 4는 제1의 실시 형태의 CMOS 이미지 센서에서의 공유화소 단위부의 등가 회로도.
도 5는 제1의 실시 형태의 CMOS 이미지 센서에서의 공유화소 단위부의 개략 구성 단면도.
도 6은 녹화소에서의 광전 변환 동작을 설명하기 위한 도면.
도 7은 본 개시의 제2의 실시 형태에 관한 CMOS 이미지 센서에서의 공유화소 단위부의 개략 구성 단면도.
도 8은 본 개시의 한 실시 형태의 고체 촬상 장치를 적용한 전자 기기의 한 예를 도시하는 도면.
이하에, 본 개시의 실시 형태에 관한 고체 촬상 장치 및 그것을 구비한 전자 기기의 한 예를, 도면을 참조하면서 하기한 순서로 설명한다. 단, 본 개시는 하기한 예로 한정되지 않는다.
1. 제1의 실시 형태 : 이면 조사형의 고체 촬상 장치
2. 제2의 실시 형태 : 표면 조사형의 고체 촬상 장치
3. 각종 변형예
4. 전자 기기(응용예)의 구성예
<1. 제1의 실시 형태>
우선, 본 개시의 제1의 실시 형태에 관한 고체 촬상 장치의 구성을 설명하기 전에, 녹화소의 감도와, 청화소 및 적화소의 그것과의 차이에 의해, 고체 촬상 장치의 촬상 성능에 줄 수 있는 영향에 관해, 간단하게 설명한다.
도 1에, 녹화소, 청화소 및 적화소의 감도 특성을 도시한다. 또한, 도 1에 도시하는 각 화소의 감도 특성의 횡축은, 전하의 축적 시간이고, 종축은, 광전 변환량이다. 또한, 도 1 중의 실선으로 나타내는 특성(SB)은, 청화소의 감도 특성이고, 점선으로 나타내는 특성(SR)은, 적화소의 감도 특성이고, 그리고, 1점 쇄선으로 나타내는 특성(SG)은, 녹화소의 감도 특성이다. 또한, 도 1에 도시하는 예에서는, 각 화소의 포화 전하량(Qs)은 서로 같은 것이라고 한다.
일반적으로, 청화소의 감도(광전 변환률)와 적화소의 그것은, 서로 거의 같은 값이 되고, 녹화소의 감도(광변환 효율)는, 청화소 및 적화소의 각 감도의 약 2배 정도, 커지는 것이 알려져 있다. 그 때문에, 도 1에 도시하는 녹화소의 감도 특성(SG)의 경사는, 청화소 및 적화소의 각 감도 특성의 경사의 약 2배가 된다. 그 결과, 녹화소에 축적되는 전하량(광전 변환된 전하량)은, 도 1에 도시하는 바와 같이, 청화소 및 적화소의 각각에 축적되는 전하량이 포화 전하량(Qs)에 달하는 시간(t2)보다 짧은 시간(t1)(시간(t2)의 약 1/2)에서, 포화 전하량(Qs)에 달한다.
그 때문에, 노광 시간이 예를 들면 t2인 경우, 시간(t1 내지 t2)의 기간, 녹화소에서 광전 변환된 전하는 녹화소로부터 넘치고, 그 넘친 전하는 외부에 배출된다. 이 경우, 시간(t1 내지 t2)의 사이에 녹화소에서 광전 변환된 전하는 필요없는 전하가 되어, 녹화소의 고감도 특성이 충분히 활용되지 않게 된다. 또한, 통상, 감도가 커지면 SN비가 향상하기 때문에, SN비의 관점에서도, 상기 상황에서는, 녹화소의 고감도 특성이 유효 활용되고 있지 않다.
그래서, 본 개시에서는, 상술한 바와 같은 녹화소의 고감도 특성을 충분히 활용할 수 있고, SN비가 우수한 촬상 특성을 얻을 수 있는 구성의 고체 촬상 장치를 제안한다.
[고체 촬상 장치의 전체 구성]
도 2에, 본 개시의 제1의 실시 형태에 관한 고체 촬상 장치의 개략 블록 구성을 도시한다. 또한, 본 실시 형태에서는, 고체 촬상 장치로서, 이면 조사형의 CMOS 이미지 센서를 예로 들어 설명한다.
CMOS 이미지 센서(100)는, 화소부(101)와, 수직 구동부(102)와, 칼럼 처리부(103)와, 수평 구동부(104)와, 시스템 제어부(105)를 구비한다. 또한, 화소부(101), 수직 구동부(102), 칼럼 처리부(103), 수평 구동부(104) 및 시스템 제어부(105)는, 도 2에는 도시하지 않은 1장의 반도체 기판(실리콘 기판)상에 형성된다.
또한, CMOS 이미지 센서(100)는, 신호 처리부(108) 및 데이터 격납부(109)를 구비한다. 또한, 본 실시 형태에서는, 신호 처리부(108) 및 데이터 격납부(109)를, CMOS 이미지 센서(100)와는 다른 기판에 마련된, 예를 들면 DSP(Digital Signal Processor)나 소프트웨어에 의해 처리를 행하는 외부 신호 처리부로 구성하여도 좋다. 또한, 신호 처리부(108) 및 데이터 격납부(109)를, 예를 들면 화소부(101) 등이 형성된 반도체 기판과 같은 반도체 기판상에 탑재하여도 좋다.
화소부(101)는, 행렬형상으로 2차원 배치된 복수의 화소(101a)를 구비한다. 또한, 본 실시 형태에서는, 각 화소(101a)는, 적화소, 녹화소 및 청화소의 어느 하나로 구성되고, 적화소, 녹화소 및 청화소는, 소정의 배열 형태(예를 들면 Bayer 배열 등)로 배치된다.
또한, 각 색의 화소(101a)에는, 대응하는 파장 성분의 입사광량에 대응한 양의 전하를 축적하는 전하 축적부가 마련된다. 또한, 본 실시 형태에서는, 복수의 화소(101a)에서, 전송 트랜지스터 이외의 화소 트랜지스터(증폭 트랜지스터, 리셋 트랜지스터 및 선택 트랜지스터)를 공유하는 예를 설명한다. 또한, 공유되는 화소(101a)의 단위 영역부(이하, 공유화소 단위부라고 한다) 및 각 화소(101a)의 구성에 관해서는, 후에 상세히 기술한다.
화소부(101)는, 또한, 행렬형상으로 2차원 배치된 복수의 공유화소 단위부(후술하는 도 3 및 4에 도시하는 공유화소 단위부(110))의 행마다, 행방향(도 2에서는 좌우 방향)에 따라 형성된 화소 구동선(106)을 구비한다. 또한, 화소부(101)는, 복수의 공유화소 단위부의 열마다, 열방향(도 2에서는 상하 방향)에 따라 형성된 수직 신호선(107)을 구비한다. 또한, 각 화소 구동선(106)은 대응하는 행의 공유화소 단위부에 접속되고, 각 수직 신호선(107)은 대응하는 열의 공유화소 단위부에 접속된다.
또한, 화소 구동선(106)의 일단은, 그 화소 구동선(106)에 대응하는 수직 구동부(102)의 행의 출력단에 접속되고, 수직 신호선(107)의 일단은, 그 수직 신호선(107)에 대응하는 칼럼 처리부(103)의 열의 입력단에 접속된다. 또한, 도 2에서는, 설명을 간략화하기 위해, 행마다의 화소 구동선(106)을 하나의 신호선으로 나타내지만, 후술하는 바와 같이, 통상, 공유화소 단위부를 구성하는 복수의 화소 트랜지스터를 각각 구동하는 복수의 신호선이 행마다 마련된다.
수직 구동부(102)는, 예를 들면, 시프트 레지스터, 어드레스 디코더 등의 회로 소자에 의해 구성되고, 화소부(101)의 각 화소(101a)(공유화소 단위부)에 각종 구동 신호를 출력하고, 각 화소(101a)를 구동하고, 각 화소(101a)로부터 신호를 판독한다.
칼럼 처리부(103)는, 화소부(101)의 공유화소 단위부의 열마다, 선택행의 공유화소 단위부 내의 소정의 화소(101a)로부터 수직 신호선(107)을 통하여 출력되는 화소 신호에 대해 소정의 신호 처리를 행함과 함께, 신호 처리 후의 화소 신호를 일시적으로 유지한다.
구체적으로는, 칼럼 처리부(103)는, 수직 신호선(107)에 출력된 화소 신호에 대해, 예를 들면, AD(Analog to Digital) 변환 처리, CDS(Correlated Double Sampling : 상관 이중 샘플링) 처리 등의 각종 처리를 행한다. 칼럼 처리부(103)에서 CDS 처리를 행한 경우에는, 예를 들면, 리셋 노이즈, 증폭 트랜지스터의 임계치 편차 등에 기인하는 화소 고유의 고정 패턴 노이즈를 제거할 수 있다.
수평 구동부(104)는, 예를 들면, 시프트 레지스터, 어드레스 디코더 등의 회로 소자에 의해 구성되고, 칼럼 처리부(103)의 열마다 마련된 단위 회로(부도시)를 순차적으로, 선택 주사한다. 이 수평 구동부(104)의 선택 주사에 의해, 칼럼 처리부(103)의 각 단위 회로에서 신호 처리된 화소 신호는 순차적으로, 신호 처리부(108)에 출력된다.
시스템 제어부(105)는, CMOS 이미지 센서(100)의 각종 동작의 타이밍 신호를 생성하는 예를 들면 타이밍 제너레이터 등에 의해 구성된다. 그리고, 시스템 제어부(105)에서 생성된 각종 타이밍 신호는, 수직 구동부(102), 칼럼 처리부(103) 및 수평 구동부(104)에 공급되고, 이들의 타이밍 신호에 의거하여 각 부분이 구동 제어된다.
신호 처리부(108)는, 칼럼 처리부(103)로부터 출력되는 화소 신호에 대해 예를 들면 가산 처리 등의 각종 신호 처리를 행한다. 또한, 데이터 격납부(109)는, 신호 처리부(108)에서 소정의 신호 처리를 행할 때에 필요한 데이터를 일시적으로 격납한다.
[화소의 배열 형태]
도 3에, 본 실시 형태의 CMOS 이미지 센서(100)에서의 화소의 배열 형태 및 공유화소 단위부의 개략 구성을 도시한다. 본 실시 형태에서는, 도 3에 도시하는 바와 같이, 적화소(10), 청화소(20) 및 녹화소(30)를 Bayer 배열로 배치하는 예를 설명한다. 또한, 본 개시는 이것으로 한정되지 않고, 다른 임의의 화소의 배열 형태에도 본 개시 기술은 적용 가능하고, 같은 효과를 얻을 수 있다.
또한, 본 실시 형태에서는, 도 3에 도시하는 Bayer 배열에서, 서로 이웃하는, 하나의 적화소(10), 하나의 청화소(20) 및 2개의 녹화소(30)(합계 4개의 화소)로, 하나의 공유화소 단위부(110)를 구성하는 예를 설명한다. 즉, 본 실시 형태에서는, 하나의 적화소(10), 하나의 청화소(20) 및 2개의 녹화소(30)의 4개의 화소로, 전송 트랜지스터 이외의 화소 트랜지스터 및 FD 영역부를 공유한다. 또한, 화소의 배열 형태 및 공유 화소의 수는, 도 3에 도시하는 예로 한정되지 않고, 예를 들면, 용도, 필요로 하는 촬상 특성 등의 조건을 고려하여, 적절히 변경할 수 있다.
[공유화소 단위부의 등가 회로]
도 4에, 공유화소 단위부(110)의 등가 회로를 도시한다.
공유화소 단위부(110)는, 도 4에 도시하는 바와 같이, 적화소(10)의 적색 전하 축적부(11) 및 적색 전송 트랜지스터(12)와, 청화소(20)의 청색 전하 축적부(21) 및 청색 전송 트랜지스터(22)를 구비한다. 또한, 공유화소 단위부(110)는, 각 녹화소(30)의 녹색 전하 축적부(31) 및 녹색 전송 트랜지스터(32)를 구비한다. 또한, 공유화소 단위부(110)는, 4개의 화소에서 공유하는, 증폭 트랜지스터(3), 리셋 트랜지스터(4), 선택 트랜지스터(5) 및 FD 영역부(6)를 구비한다.
공유화소 단위부(110) 내에는, 화소마다 전송 트랜지스터를 구동하기 위한 전송 배선(7a 내지 7d)이 마련된다. 또한, 공유화소 단위부(110) 내에는, 4개의 화소에서 공유되는, 리셋 트랜지스터(4) 및 선택 트랜지스터(5)를 각각 구동하는 리셋 배선(8) 및 어드레스 배선(9)이 마련된다. 또한, 공유화소 단위부(110) 내에는, 각 화소의 신호 전하에 대응하는 화소 신호(전압 신호)가 출력되는 수직 신호선(107)이 마련된다.
각 화소 내의 전하 축적부(PD)는, 대응하는 파장의 입사광 성분이 실리콘 기판 내에서 광전 변환되어 생성된 전하(여기서는 전자)를 축적한다. 본 실시 형태에서는, 후술하는 도 5에서 도시하는 바와 같이, 각 전하 축적부를 캐리어 극성이 N형의 불순물 영역으로 구성한다. 또한, 본 실시 형태에서는, 각 화소 트랜지스터를 캐리어 극성이 N형의 MOS 트랜지스터로 구성한다. 각 전하 축적부의 애노드는 접지되고, 각 전하 축적부의 캐소드는 대응하는 전송 트랜지스터의 소스에 접속된다.
또한, 각 화소의 전송 트랜지스터(2a 내지 2c)의 게이트는 각각, 대응하는 전송 배선(7a 내지 7d)에 접속된다. 또한, 각 전송 트랜지스터는, 대응하는 전하 축적부와 FD 영역부(6)와의 사이에 마련되고, 각 전송 트랜지스터의 드레인은, FD 영역부(6)에 접속된다.
각 전송 트랜지스터는, 그 게이트에 수직 구동부(102)로부터 대응하는 전송 배선을 통하여 하이 레벨의 전송 신호(TRG : 전압 신호)가 입력된 때에 온 상태가 되고, 대응하는 전하 축적부에서 광전 변환된 전하(전자)를 FD 영역부(6)에 전송한다. 또한, FD 영역부(6)에 전송된 전하는, FD 영역부(6)에서, 전압(전위)으로 변환된다.
증폭 트랜지스터(3)의 게이트는, FD 영역부(6)에 접속된다. 또한, 증폭 트랜지스터(3)의 드레인은, 전원 전압(Vdd)의 공급단자에 접속되고, 증폭 트랜지스터(3)의 소스는, 선택 트랜지스터(5)를 통하여 수직 신호선(107)에 접속된다. 증폭 트랜지스터(3)는, FD 영역부(6)의 전위를 증폭하고, 그 증폭 신호를 화소 신호(광 축적 신호)로서 선택 트랜지스터(5)에 출력한다.
리셋 트랜지스터(4)는, 전원 전압(Vdd)의 공급단자와, FD 영역부(6)와의 사이에 마련된다. 리셋 트랜지스터(4)는, 그 게이트에 수직 구동부(102)로부터 리셋 배선(8)을 통하여 하이 레벨의 리셋 신호(RST)가 입력된 때에 온 상태가 되고, FD 영역부(6)의 전위를 전원 전압(Vdd)으로 리셋한다.
또한, 선택 트랜지스터(5)는, 증폭 트랜지스터(3)와, 수직 신호선(107)과의 사이에 마련된다. 선택 트랜지스터(5)는, 그 게이트에 수직 구동부(102)로부터 어드레스 배선(9)를 통하여 하이 레벨의 어드레스 신호(SEL)가 입력된 때에 온 상태가 되고, 증폭 트랜지스터(3)에서 증폭된 화소 신호(전압 신호)를 수직 신호선(107)에 출력한다. 또한, 수직 신호선(107)에 출력된 각 화소의 화소 신호는, 칼럼 처리부(103)에 전송된다.
[공유화소 단위부의 내부 구성]
도 5에, 본 실시 형태의 CMOS 이미지 센서(100)에서의, 화소부(101)의 공유화소 단위부(110) 및 각 화소의 내부 구성을 도시한다. 또한, 도 5는, 도 3 중의 A-A 단면도이고, 각 화소가 형성된 실리콘 기판(50)(이하에서는, 단지 기판(50)이라고 한다)의 개략 구성 단면도이다.
(1) 공유화소 단위부의 전체 구성
본 실시 형태에서는, 도 5에 도시하는 바와 같이, 기판(50)의 면 내 방향에서, 적화소(10), 청화소(20) 및 녹화소(30)가 서로 이웃하도록 마련되고, 서로 이웃하는 2개의 화소 사이에는, 소자 분리 영역(51)이 마련된다. 본 실시 형태에서는, 이 소자 분리 영역(51)에 의해, 각 화소를 분리한다.
또한, 본 실시 형태에서는, 도 5에 도시하는 바와 같이, 기판(50)의 광입사면(이면(50b))과는 반대측의 면(표면(50a))상에, 층간 절연막(부도시)을 통하여 배선(52a)이 형성된 배선층(52)이 마련된다. 또한, 도 5에는 도시되지 않지만, 기판(50)의 이면(50b)상에는, 컬러 필터가 마련되고, 적화소(10), 청화소(20) 및 녹화소(30)에는, 컬러 필터를 통과한 적광, 청광 및 녹광이 각각 입사된다.
또한, 기판(50)에는, 도 5에 도시하는 바와 같이, 캐리어 극성이 N형의 불순물층으로 구성된 FD 영역부(6)가, 기판(50)의 표면(50a)의 소정 영역에 매입되도록 형성된다. 도 5에 도시하는 예에서는, 화소마다 FD 영역부(6)가 마련되고, 각 화소의 전송 트랜지스터와 그 전송 트랜지스터의 옆의 영역에 마련된 소자 분리 영역(51)과의 사이의 영역에 FD 영역부(6)가 마련된다. 또한, 도 5에는 도시되지 않지만, 본 실시 형태에서는 FD 영역부(6)를 4개의 화소에서 공유하기 때문에, 화소마다 마련된 FD 영역부(6)를 구성하는 캐리어 극성이 N형의 불순물층은, 서로 접속된다. 또한, FD 영역부(6)의 불순물 농도는, 예를 들면 약 1×1020㎝-3 정도로 할 수 있다.
또한, 본 실시 형태에서는, 4개의 화소에서 공유되는, 증폭 트랜지스터(3), 리셋 트랜지스터(4) 및 선택 트랜지스터(5)를, 광 입사측에서 보아, 광전 변환 깊이가 가장 얕아지는 청화소(20)의 형성 영역의 기판(50)의 표면(50a) 부근에 형성한다. 이와 같이 청화소(20)의 형성 영역에 공유되는 화소 트랜지스터를 배치하여도, 청화소(20)의 광전 변환 깊이 위치는, 화소 트랜지스터가 형성된 기판(50)의 표면(50a) 부근부터 떨어진 위치가 되기 때문에, 청화소(20)에서 광전 변환 작용에는 악영향을 미치지 않는다. 또한, 도 5에 도시하는 예에서는, 설명의 사정 상, 청화소(20)에는, 공유하는 3개의 화소 트랜지스터 중, 증폭 트랜지스터(3)만을 나타낸다.
증폭 트랜지스터(3)는, 도 5에 도시하는 바와 같이, 증폭 게이트(60), 소스(61) 및 드레인(62)으로 구성된다. 증폭 트랜지스터(3)의 소스(61) 및 드레인(62)은 모두, 캐리어 극성이 N형의 불순물층으로 구성되고, 각 불순물층은, 청화소(20)의 형성 영역에서, 기판(50)의 표면(50a)의 소정 영역에 매입하도록 형성된다. 그리고, 증폭 트랜지스터(3)의 증폭 게이트(60)는, 기판(50)의 표면(50a)상에서, 소스(61) 및 드레인(62) 사이의 영역에 형성된다.
(2) 적화소의 구성
적화소(10)는, 도 5에 도시하는 바와 같이, 기판(50) 내부에 매입하도록 형성된, 적색 전하 축적부(11), 2개의 P+층(13, 14) 및 P-층(15)과, 적색 전송 트랜지스터(12)를 갖는다.
2개의 P+층(13, 14)은, 모두, 캐리어 극성이 P형의 불순물층으로 구성되고, 예를 들면, 핀닝층으로서 작용하고, 암전류의 저감이나, 백점의 억제 등을 실현한다. 일방의 P+층(13)은, 기판(50)의 이면(50b)에 매입하도록 하여 마련되고, 타방의 P+층(14)은, 기판(50)의 표면(50a)에 매입하도록 하여 마련된다. 또한, 각 P+층의 불순물 농도는, 예를 들면 약 1×1020㎝-3 정도로 할 수 있다.
적색 전하 축적부(11)는, 캐리어 극성이 N형의 불순물층으로 구성되고, 적색 전하 축적부(11)에는, 광전 변환에 의해 생성된 전자(적광의 광량에 대응하는 양(量)의 전자)가 축적된다. 기판(50) 내에서의, 적광에 대한 광전 변환 깊이는, 청광 및 녹광의 그것보다 깊다. 그 때문에, 본 실시 형태에서는, 적색 전하 축적부(11)는, 기판(50) 내에서 표면(50a)측의 영역(적광의 입사면(이면(50b))에서 보아 깊은 위치)에 마련되고, 도 5에 도시하는 예에서는, P+층(14)의 광 입사측의 영역에 마련된다. 즉, 본 실시 형태에서는, 적색 전하 축적부(11) 및 P+층(14)에 의해 HAD형 구조(P+/N- 접합형)의 PD가 구성된다. 또한, 적색 전하 축적부(11)의 불순물 농도는, 예를 들면 약 1×1017㎝-3 내지 1×1018㎝-3 정도로 할 수 있다.
P-층(15)은, 캐리어 극성이 P형의 불순물층으로 구성되고, 도 5에 도시하는 예에서는, 적색 전하 축적부(11)의 광 입사측의 영역에 마련된다. P-층(15)은, 적광의 입사측에서 보아, 적색 전하 축적부(11)의 영역보다 얕은 위치에서 광전 변환된 전자가 적색 전하 축적부(11)에 들어가는 것을 억제하기 위해 마련된다. 그 때문에, 본 실시 형태와 같이, P-층(15)을 미련한 경우에는, 혼색을 방지할 수 있다. 또한, P-층(15)의 불순물 농도는, 예를 들면 약 1×1017㎝-3 내지 1×1018㎝-3 정도로 할 수 있다.
적색 전송 트랜지스터(12)는, 적색 전하 축적부(11)에 축적된 전하를 FD 영역부(6)에 전송한다. 적색 전송 트랜지스터(12)의 적색 전송 게이트막(16)은, 기판(50)의 표면(50a)상에서, P+층(14) 및 FD 영역부(6) 사이의 영역에 형성된다. 또한, 도 5에는 도시되지 않지만, 적색 전송 트랜지스터(12)(적색 전송 게이트막(16))와 기판(50)과의 사이에는, 예를 들면 SiO2막 등으로 이루어지는 게이트 절연막이 마련된다.
(3) 청화소의 구성
청화소(20)는, 도 5에 도시하는 바와 같이, 기판(50) 내부에 매입하도록 형성된, 청색 전하 축적부(21), 2개의 P+층(23, 24) 및 P-층(25)과, 청색 전송 트랜지스터(22)를 갖는다.
2개의 P+층(23, 24)은, 모두, 캐리어 극성이 P형의 불순물층으로 구성되고, 예를 들면, 핀닝층으로서 작용하고, 암전류의 저감이나, 백점의 억제 등을 실현한다. 일방의 P+층(23)은, 기판(50)의 이면(50b)에 매입하도록 하여 마련되고, 타방의 P+층(24)은, 기판(50)의 표면(50a)의 영역이고, 또한, 증폭 트랜지스터(3)의 형성 영역과 겹쳐지지 않는 영역에 매입하도록 하여 마련된다. 또한, 각 P+층의 불순물 농도는, 예를 들면 약 1×1020㎝-3 정도로 할 수 있다.
청색 전하 축적부(21)는, 캐리어 극성이 N형의 불순물층으로 구성되고, 청색 전하 축적부(21)에는, 광전 변환에 의해 생성된 전자(청광의 광량에 대응하는 양의 전자)가 축적된다. 기판(50) 내에서의, 청광에 대한 광전 변환 깊이는, 적광 및 녹광의 그것보다 얕다. 그 때문에, 본 실시 형태에서는, 청색 전하 축적부(21)는, 기판(50) 내에서 이면(50b)측의 영역(청광의 입사면(이면(50b))에서 보아 얕은 위치)에 마련되고, 도 5에 도시하는 예에서는, P+층(23)의 광 입사측과는 반대측의 영역에 마련된다. 즉, 본 실시 형태에서는, 청색 전하 축적부(21) 및 P+층(23)에 의해 HAD형 구조의 PD가 구성된다. 또한, 본 실시 형태에서는, 청색 전하 축적부(21)의 구성(예를 들면, 불순물 농도, 깊이 방향의 폭 등)은, 적색 전하 축적부(11)의 구성과 마찬가지로 하고, 청색 전하 축적부(21)의 포화 전하량(포화 신호량)도 적색 전하 축적부(11)의 그것과 마찬가지로 한다.
P-층(25)은, 캐리어 극성이 P형의 불순물층으로 구성되고, 도 5에 도시하는 예에서는, 청색 전하 축적부(21)의 광 입사측과는 반대측의 영역에 마련된다. P-층(25)은, 청광의 입사측에서 보아, 청색 전하 축적부(21)의 영역보다 깊은 위치에서 광전 변환된 전자가 청색 전하 축적부(21)에 들어가는 것을 억제하기 위해 마련된다. 그 때문에, 본 실시 형태와 같이, P-층(25)을 미련한 경우에는, 혼색을 방지할 수 있다. 또한, P-층(25)의 불순물 농도는, 예를 들면 약 1×1017㎝-3 내지 1×1018㎝-3 정도로 할 수 있다.
청색 전송 트랜지스터(22)는, 청색 전하 축적부(21)에 축적된 전하를 FD 영역부(6)에 전송한다. 또한, 본 실시 형태에서는, 청색 전송 트랜지스터(22)의 전송 게이트를, 종형의 전송 게이트로 구성한다. 구체적으로는, 청색 전송 트랜지스터(22)의 전송 게이트를, 도 5에 도시하는 바와 같이, 기판(50)의 표면(50a)상에 형성된 청색 전송 게이트막(26)과, 기판(50)의 내부에 매입된 주상(柱狀)의 청색 종형 게이트 전극부(27)로 구성한다.
청색 전송 게이트막(26)은, 기판(50)의 표면(50a)상에서, P+층(24) 및 FD 영역부(6) 사이의 영역에 형성된다. 청색 종형 게이트 전극부(27)는, 기판(50)의 두께(깊이) 방향에 따라, 청색 전송 게이트막(26)(표면(50a))으로부터 청색 전하 축적부(21)의 형성 영역까지 연재되어 형성된다.
또한, 본 실시 형태에서는, 기판(50)의 표면(50a)에서 보아, 청색 전하 축적부(21)는 깊은 위치에 형성되지만, 청색 전송 트랜지스터(22)의 전송 게이트를 종형의 전송 게이트로 함에 의해, 청색 전하 축적부(21)에서 축적된 전하의 전송이 용이해진다. 또한, 도 5에는 도시되지 않지만, 청색 전송 트랜지스터(22)(청색 전송 게이트막(26) 및 청색 종형 게이트 전극부(27))와 기판(50)과의 사이에는, 예를 들면 SiO2막 등으로 이루어지는 게이트 절연막이 마련된다.
(4) 녹화소의 구성
녹화소(30)는, 도 5에 도시하는 바와 같이, 기판(50) 내부에 매입하도록 형성된, 제1 녹색 전하 축적부(31a), 제2 녹색 전하 축적부(31b) 및 2개의 P+층(33, 34)과, 녹색 전송 트랜지스터(32)를 갖는다. 즉, 본 실시 형태에서는, 도 4의 등가 회로에서 나타내는 녹색 전하 축적부(31)를 2개의 녹색 전하 축적부(제1 녹색 전하 축적부(31a) 및 제2 녹색 전하 축적부(31b))로 구성한다.
2개의 P+층(33, 34)은, 모두, 캐리어 극성이 P형의 불순물층으로 구성되고, 예를 들면, 핀닝층으로서 작용하고, 암전류의 저감이나, 백점의 억제 등을 실현한다. 일방의 P+층(33)은, 기판(50)의 이면(50b)에 매입하도록 하여 마련되고, 타방의 P+층(34)은, 기판(50)의 표면(50a)에 매입하도록 하여 마련된다. 또한, 각 P+층의 불순물 농도는, 예를 들면 약 1×1020㎝-3 정도로 할 수 있다.
제1 녹색 전하 축적부(31a)는, 캐리어 극성이 N형의 불순물층으로 구성되고, 제1 녹색 전하 축적부(31a)에는, 광전 변환에 의해 생성된 전자가 축적된다. 제1 녹색 전하 축적부(31a)는, 기판(50) 내에서 이면(50b)측의 영역, 즉, 녹광의 입사면(이면(50b))에서 보아 얕은 위치에 마련된다. 도 5에 도시하는 예에서는, 제1 녹색 전하 축적부(31a)는, P+층(33)의 광 입사측과는 반대측의 영역에 마련된다. 즉, 본 실시 형태에서는, 제1 녹색 전하 축적부(31a) 및 P+층(33)에 의해 HAD형 구조의 PD가 구성된다.
또한, 본 실시 형태에서는, 제1 녹색 전하 축적부(31a)의 구성(예를 들면, 불순물 농도, 깊이 방향의 폭 등)은, 청색 전하 축적부(21)의 구성과 마찬가지로 하고, 제1 녹색 전하 축적부(31a)의 포화 전하량(포화 전하 신호량)도 청색 전하 축적부(21)의 그것과 마찬가지로 한다. 또한, 본 실시 형태에서는, 기판(50)의 깊이(두께) 방향에서, 제1 녹색 전하 축적부(31a)의 형성 위치(깊이)는, 청색 전하 축적부(21)의 그것과 마찬가지로 한다. 제1 녹색 전하 축적부(31a)를 이와 같은 구성으로 함에 의해, 제1 녹색 전하 축적부(31a)와 청색 전하 축적부(21)를 동시에 제작할 수 있다.
제2 녹색 전하 축적부(31b)는, 제1 녹색 전하 축적부(31a)와 마찬가지로 캐리어 극성이 N형의 불순물층으로 구성되고, 제2 녹색 전하 축적부(31b)에는, 광전 변환에 의해 생성된 전자가 축적된다. 제2 녹색 전하 축적부(31b)는, 기판(50) 내에서 표면(50a)측의 영역, 즉, 녹광의 입사면(이면(50b))에서 보아 깊은 위치에 마련된다. 도 5에 도시하는 예에서는, 제2 녹색 전하 축적부(31b)는, P+층(34)의 광 입사측의 영역에 마련된다. 즉, 본 실시 형태에서는, 제2 녹색 전하 축적부(31b) 및 P+층(34)에 의해 HAD형 구조의 PD가 구성된다.
또한, 본 실시 형태에서는, 제2 녹색 전하 축적부(31b)의 구성(예를 들면, 불순물 농도, 깊이 방향의 폭 등)은, 적색 전하 축적부(11)의 구성과 마찬가지로 하고, 제2 녹색 전하 축적부(31b)의 포화 전하량(포화 전하 신호량)도 적색 전하 축적부(11)의 그것과 마찬가지로 한다. 즉, 본 실시 형태에서는, 적색 전하 축적부(11), 청색 전하 축적부(21), 제1 녹색 전하 축적부(31a) 및 제2 녹색 전하 축적부(31b)의 각 포화 전하량이 서로 같아지도록, 각 전하 축적부를 구성한다. 또한, 본 실시 형태에서는, 기판(50)의 깊이(두께) 방향에서의, 제2 녹색 전하 축적부(31b)의 형성 위치(깊이)는, 적색 전하 축적부(11)의 그것과 마찬가지로 한다. 제2 녹색 전하 축적부(31b)를 이와 같은 구성으로 함에 의해, 제2 녹색 전하 축적부(31b)와 적색 전하 축적부(11)를 동시에 제작할 수 있다.
녹색 전송 트랜지스터(32)는, 녹색 전하 축적부(31)에 축적된 전하를 FD 영역부(6)에 전송한다. 또한, 본 실시 형태에서는, 녹색 전송 트랜지스터(32)의 전송 게이트를, 종형의 전송 게이트로 구성한다. 구체적으로는, 녹색 전송 트랜지스터(32)의 전송 게이트를, 도 5에 도시하는 바와 같이, 기판(50)의 표면(50a)상에 형성된 녹색 전송 게이트막(35)과, 기판(50)의 내부에 매입된 주상의 녹색 종형 게이트 전극부(36)로 구성한다.
녹색 전송 게이트막(35)은, 기판(50)의 표면(50a)상에서, P+층(34) 및 FD 영역부(6) 사이의 영역에 형성된다. 녹색 종형 게이트 전극부(36)는, 기판(50)의 두께(깊이) 방향에 따라, 녹색 전송 게이트막(35)(표면(50a))부터 제1 녹색 전하 축적부(31a)의 형성 영역까지 연재되어 형성된다.
또한, 본 실시 형태에서는, 기판(50)의 표면(50a)에서 보아, 제1 녹색 전하 축적부(31a)는 깊은 위치에 형성되지만, 녹색 전송 트랜지스터(32)의 전송 게이트를 종형의 전송 게이트로 함에 의해, 제1 녹색 전하 축적부(31a)에서 축적된 전하의 전송이 용이해진다. 또한, 도 5에는 도시되지 않지만, 녹색 전송 트랜지스터(32)(녹색 전송 게이트막(35) 및 녹색 종형 게이트 전극부(36))와 기판(50)과의 사이에는, 예를 들면 SiO2막 등으로 이루어지는 게이트 절연막이 마련된다.
[각종 효과]
여기서, 상기 구성의 녹화소(30)에서의 광전 변환 동작을, 도 6을 참조하면서 간단하게 설명한다. 또한, 도 6의 A부분은, 녹화소(30)의 기판(50) 내의 구성을 도시하는 도면이고, 도 6의 B부분은, 녹화소(30)의 기판(50)의 깊이 방향에서의 포텐셜 분포를 도시하는 도면이다.
기판(50)의 광입사면(이면(50b))의 측에서 보아, 녹광의 광전 변환 깊이는, 적광의 그것보다 얕고, 또한, 청광의 그것보다 깊다. 그 때문에, 기판(50)의 깊이 방향에서, 적색 전하 축적부(11)와, 청색 전하 축적부(21)와의 사이의 중간 부근의 위치에서, 녹광이 효율적으로 광전 변환된다.
그에 대해, 본 실시 형태에서는, 제1 녹색 전하 축적부(31a) 및 제2 녹색 전하 축적부(31b)를, 녹광의 입사측에서 보아, 기판(50) 내의 얕은 위치(이면(50b) 부근) 및 깊은 위치(표면(50a) 부근)에 각각 마련한다. 이 경우, 기판(50) 내에서는, 도 6의 B부분에 도시하는 바와 같이, 2개의 녹색 전하 축적부 사이의 중간 위치의 포텐셜이, 각 녹색 전하 축적부의 포텐셜보다 높아진다.
이 상황에 있어서 녹광이 입사되면, 녹광은, 주로, 2개의 녹색 전하 축적부 사이의 중간 부근의 영역에서 광전 변환되고, 그 광전 변환된 전하(전자 e)는, 포텐셜보다 낮은 제1 녹색 전하 축적부(31a) 및 제2 녹색 전하 축적부(31b)의 한쪽의 영역에 들어간다. 즉, 본 실시 형태에서는, 녹광에 대해서는, 광전 변환된 전하가, 제1 녹색 전하 축적부(31a) 또는 제2 녹색 전하 축적부(31b)에 나누어서 축적된다.
또한, 본 실시 형태의 녹화소(30)의 구성에서는, 상술한 바와 같이, 제1 녹색 전하 축적부(31a) 및 제2 녹색 전하 축적부(31b)가 각각, 청색 전하 축적부(21) 및 적색 전하 축적부(11)와 같은 구성이다. 그 때문에, 본 실시 형태에서는, 녹화소(30) 전체에 축적 가능한 전하량(포화 전하량)은, 적화소(10) 및 청화소(20)의 각각에서 축적 가능한 전하량의 약 2배가 된다. 이 경우, 적화소(10) 및 청화소(20)가 포화 전하량에 달하는 시간(도 1 중의 시간(t2))까지 노광(전하의 축적)을 행하여도, 녹화소(30)에서 전하는 넘치지 않는다. 즉, 본 실시 형태에서는, 녹화소(30)에서 광전 변환된 전하를 낭비하는 일 없이, 녹화소(30)의 고감도 성능을 충분히 활용할 수 있다. 그 때문에, 본 실시 형태에서는, 각 색의 화소의 감도에 응하여 각 화소에서 양호한 화소 특성을 얻을 수 있다.
또한, 상기 구성의 녹화소(30)에서는, 2개의 녹색 전하 축적부 사이의 중간 위치의 전하뿐만 아니라, 제1 녹색 전하 축적부(31a) 및 제2 녹색 전하 축적부(31b)의 형성 영역에 가까운 영역에서 광전 변환된 전하도 각 녹색 전하 축적부에 축적된다. 이 경우, 적광의 파장 영역과 겹쳐지는 녹광의 파장 성분 및 청광의 파장 영역과 겹쳐지는 녹광의 파장 성분의 광도 광전 변환되어, 그 파장 성분에 대응하는 전하도 각 녹색 전하 축적부에 축적된다. 즉, 본 실시 형태에서는, 적광의 파장 영역과 겹쳐지는 녹광의 파장 성분 및 청광의 파장 영역과 겹쳐지는 녹광의 파장 성분의 정보도 취득할 수가 있고, 색 재현성을 향상시킬 수 있다.
또한, 본 실시 형태의 구성에서는, 적화소(10), 청화소(20) 및 녹화소(30)에서 공유하는 증폭 트랜지스터, 선택 트랜지스터 및 리셋 트랜지스터를, 청화소(20)의 형성 영역에 배치한다. 그 때문에, 본 실시 형태에서는, 적화소(10) 및 녹화소(30)의 각각에 있어서, 전하 축적부의 수광면적을 확대할 수 있고, 적화소(10) 및 녹화소(30)의 감도 향상 및 포화 신호량 확대를 실현할 수 있다. 그 결과, 적화소(10) 및 녹화소(30)의 각에 있어서, SN비를 증대시킬 수 있고, 화질의 향상을 도모할 수 있다.
또한, 본 실시 형태의 CMOS 이미지 센서(100)에서는, 상술한 바와 같이, 제1 녹색 전하 축적부(131a)를 청색 전하 축적부(21)와 함께 제작할 수 있고, 제2 녹색 전하 축적부(31b)를 적색 전하 축적부(11)와 함께 제작할 수 있다. 그 때문에, 본 실시 형태에서는, 보다 간이하게 CMOS 이미지 센서(100)를 제작할 수 있다.
또한, 본 실시 형태의 구성에서는, 예를 들면 상술한 특허 문헌 1에 기재된 기술에 대해, 다음과 같은 이점도 얻어진다.
상술한 바와 같이, 특허 문헌 1에서는, 이면 조사형의 고체 촬상 장치에서, 적화소, 청화소 및 녹화소에서 공유하는 증폭 트랜지스터, 선택 트랜지스터 및 리셋 트랜지스터를, 청화소의 형성 영역에 선택적으로 배치한다. 또한, 특허 문헌 1의 고체 촬상 장치에서는, 기판의 이면측에 마련된 청화소의 전하 축적부의 일부로부터 기판 표면에 마련된 전송 게이트의 옆의 영역부근까지 연재된, 캐리어 극성이 전하 축적부와 동형(N형)의 불순물 영역부가 마련된다. 특허 문헌 1에서는, 이 불순물 영역부를 통하여, 청화소의 전하 축적부에서 축적된 전하를 전송 트랜지스터로 전송하여 잔상의 발생을 억제한다.
그러나, 특허 문헌 1의 구성에서는, 청화소의 형성 영역에 배치된 각종 화소 트랜지스터의 소스·드레인 영역과 청화소의 전하 축적부와의 분리 성능 및 청화소에 축적된 전하의 전송 동작의 점에서, 다음과 같은 과제가 발생할 수 있다.
특허 문헌 1으로 한하지 않고, 통상, 청화소의 형성 영역에 배치된 각종 화소 트랜지스터의 소스·드레인 영역의 도전형은, 청화소의 전하 축적부의 도전형과 같다. 그 때문에, 특허 문헌 1의 구성에서는, 청화소의 전하 축적부를, 청화소의 형성 영역에 배치된 각종 화소 트랜지스터의 소스·드레인 영역과 확실하게 분리할 필요가 있다.
그러나, 청화소의 전하 축적부에 축적된 전하를 용이하게 전송하기 위해, 그 전하 축적부를 기판 표면에 접근한 경우에는, 상술한 각종 화소 트랜지스터의 소스·드레인 영역과 전하 축적부와의 분리를 확보하는 것이 어려워진다. 한편, 이 과제를 해소하기 위해, 화소의 전하 축적부를 기판 표면부터 멀리하면, 전하의 전송이 어려워진다.
또한, 특허 문헌 1의 구성에서는, 화소의 미세화가 진행되면, 전송 게이트 옆의 기판 표면 부근부터 청화소의 전하 축적부에 연재하여 마련된 불순물 영역부의 폭(연재 방향에 직교한 방향의 폭)이 보다 좁아지고, 이 경우도, 전하의 전송이 어려워진다. 즉, 특허 문헌 1의 구성에서는, 청화소의 형성 영역에 배치된 각종 화소 트랜지스터의 소스·드레인 영역과 청화소의 전하 축적부와의 분리 성능 및 청화소에 축적된 전하의 전송 성능의 양쪽을 양호하게 하는 것이 어렵다.
그에 대해, 본 실시 형태에서는, 청화소(20)의 청색 전하 축적부(21)를, 기판(50) 내에서 이면(50b)측의 영역에 형성하고, 기판(50)의 표면(50a) 부근에 마련된 각종 화소 트랜지스터의 소스·드레인 영역과 떼여서 배치할 수 있다. 또한, 본 실시 형태에서는, 청화소(20)의 청색 전하 축적부(21)의 기판(50)의 표면(50a)측의 영역에는, 소스·드레인 영역과 도전형이 반대(P형)의 P-층(25)을 마련한다. 그 때문에, 본 실시 형태에서는, 청화소(20)의 청색 전하 축적부(21)와, 청화소(20)의 기판(50)의 표면(50a) 부근에 마련된 각종 화소 트랜지스터의 소스·드레인 영역과의 분리를 확보할 수 있다.
또한, 본 실시 형태에서는, 청화소(20)의 청색 전송 트랜지스터(22)로서 종형의 트랜지스터를 채용하기 때문에, 전하의 전송이 용이해지고, 상술한 특허 문헌 1에서의 전하 전송의 과제도 해소할 수 있다. 즉, 본 실시 형태의 구성에서는, 청화소(20)의 형성 영역에 배치된 각종 화소 트랜지스터의 소스·드레인 영역과 청화소(20)의 전하 축적부와의 분리 성능 및 청화소(20)에 축적된 전하의 전송 성능의 양쪽을 양호하게 할 수 있다.
<2. 제2의 실시 형태 : 표면 조사형의 고체 촬상 장치>
상기 제1의 실시 형태에서는, 녹화소(30)에서의 본 개시의 전하 축적부의 배치 기술을 이면 조사형의 CMOS 이미지 센서(100)에 적용한 예를 설명하였지만, 본 개시는 이것으로 한정되지 않는다. 상술한 본 개시의 기술을 표면 조사형의 CMOS 이미지 센서에 적용하여도 좋다. 제2의 실시 형태에서는, 그 한 예를 설명한다.
도 7에, 본 실시 형태의 CMOS 이미지 센서에서의, 화소부의 공유화소 단위부 및 각 화소의 내부 구성을 도시한다. 또한, 도 7은, 도 3 중의 A-A 단면도이고, 각 화소가 형성된 기판의 개략 구성 단면도를 도시한다.
또한, 도 7에 도시하는 본 실시 형태의 공유화소 단위부(120)에서, 도 5에 도시하는 상기 제1의 실시 형태의 공유화소 단위부(110)와 같은 구성에는, 같은 부호를 붙여서 나타낸다. 또한, 본 실시 형태의 CMOS 이미지 센서의 전체 구성, 화소의 배열 형태 및 등가 회로는, 상기 제1의 실시 형태의 CMOS 이미지 센서(100)의 그것들(도 2 내지 4)과 마찬가지이기 때문에, 여기서는 그것들의 설명은 생략한다.
도 7과 도 5와의 비교로부터 분명한 바와 같이, 본 실시 형태의 CMOS 이미지 센서의 공유화소 단위부(120)을 구성하는 각 부분의 구성은, 기본적으로는, 상기 제1의 실시 형태의 공유화소 단위부(110)를 구성하는 각 부분의 구성과 마찬가지이다. 그러나, 본 실시 형태의 CMOS 이미지 센서는, 표면 조사형의 CMOS 이미지 센서이기 때문에, 본 실시 형태에서의 각 부분의 배치 관계가 상기 제1의 실시 형태의 그것과 다르다. 그 때문에, 여기서는, 주로, 각 부분의 배치 관계에 관해 설명한다.
(1) 공유화소 단위부의 전체 구성
본 실시 형태에서는, 도 7에 도시하는 바와 같이, 기판(50)의 면 내 방향에서, 적화소(10), 청화소(20) 및 녹화소(30)가 서로 이웃하도록 마련되고, 서로 이웃하는 2개의 화소 사이에는, 소자 분리 영역(51)이 마련된다. 또한, 본 실시 형태에서는, 기판(50)의 광 입사측의 면(표면(50a))상에, 층간 절연막(부도시)을 통하여 배선(52a)이 형성된 배선층(52)이 마련된다. 또한, 도 7에는 도시되지 않지만, 배선층(52)의 광 입사측에는, 컬러 필터가 마련되고, 적화소(10), 청화소(20) 및 녹화소(30)에는, 컬러 필터를 통과한 적광, 청광 및 녹광이 각각 입사된다.
또한, 기판(50)에는, 상기 제1의 실시 형태와 마찬가지로, FD 영역부(6)가, 기판(50)의 표면(50a)의 소정 영역에 매입하도록 형성된다. 도 7에 도시하는 예에서는, 상기 제1의 실시 형태와 마찬가지로, 화소마다 FD 영역부(6)가 마련되고, 각 화소의 전송 트랜지스터와 그 전송 트랜지스터의 옆의 영역에 마련된 소자 분리 영역(51)과의 사이의 영역에 FD 영역부(6)가 마련된다. 또한, 도 7에는 도시되지 않지만, 본 실시 형태에서는 FD 영역부(6)를 4개의 화소에서 공유하기 때문에, 화소마다 마련된 FD 영역부(6)는 서로 접속된다.
또한, 본 실시 형태에서는, 4개의 화소에서 공유되는, 증폭 트랜지스터(3), 리셋 트랜지스터(4) 및 선택 트랜지스터(5)를, 광 입사측에서 보아, 광전 변환 깊이가 가장 깊어지는 적화소(10)의 형성 영역의 기판(50)의 표면(50a) 부근에 형성한다. 이와 같이 적화소(10)의 형성 영역에 공유되는 화소 트랜지스터를 배치하여도, 적화소(10)의 광전 변환 깊이 위치는, 화소 트랜지스터가 형성된 기판(50)의 표면(50a) 부근부토 떨어진 위치로 되기 때문에, 적화소(10)에서의 광전 변환 작용에는 악영향을 미치지 않는다. 또한, 도 7에 도시하는 예에서는, 설명의 사정상, 적화소(10)에는, 공유하는 3개의 화소 트랜지스터 중, 증폭 트랜지스터(3)만을 나타낸다.
증폭 트랜지스터(3)는, 도 7에 도시하는 바와 같이, 상기 제1의 실시 형태와 마찬가지로, 증폭 게이트(60), 소스(61) 및 드레인(62)으로 구성된다. 증폭 트랜지스터(3)의 소스(61) 및 드레인(62)은 모두, 적화소(10)의 형성 영역에서, 기판(50)의 표면(50a)의 소정 영역에 매입하도록 형성된다. 그리고, 증폭 트랜지스터(3)의 증폭 게이트(60)는, 기판(50)의 표면(50a)상에서, 소스(61) 및 드레인(62) 사이의 영역에 형성된다.
(2) 적화소의 구성
적화소(10)는, 도 7에 도시하는 바와 같이, 기판(50) 내부에 매입하도록 형성된, 적색 전하 축적부(11), 2개의 P+층(13, 14) 및 P-층(15)과, 적색 전송 트랜지스터(12)를 갖는다.
적색 전하 축적부(11)는, 기판(50) 내에서 이면(50b)측의 영역(적광의 입사면(표면(50a))에서 보아 깊은 위치)에 마련되고, 도 7에 도시하는 예에서는, P+층(13)의 광 입사측의 영역에 마련된다. 또한, 2개의 P+층(13, 14) 중, 일방의 P+층(13)은, 기판(50)의 이면(50b)에 매입하도록 하여 마련된다. 타방의 P+층(14)은, 기판(50)의 표면(50a)의 영역이고, 또한, 증폭 트랜지스터(3)의 형성 영역과 겹쳐지지 않는 영역에 매입하도록 하여 마련된다.
P-층(15)은, 적색 전하 축적부(11)의 광 입사측의 영역에 마련된다. 이에 의해, 적광의 입사측에서 보아, 적색 전하 축적부(11)의 영역보다 얕은 위치에서 광전 변환된 전자가 적색 전하 축적부(11)에 들어가는 것을 억제할 수가 있어서, 혼색을 방지할 수 있다.
또한, 본 실시 형태에서는, 적색 전송 트랜지스터(12)의 전송 게이트를, 종형의 전송 게이트로 구성한다. 구체적으로는, 적색 전송 트랜지스터(12)의 전송 게이트를, 도 7에 도시하는 바와 같이, 기판(50)의 표면(50a)상에 형성된 적색 전송 게이트막(16)과, 기판(50)의 내부에 매입된 주상의 적색 종형 게이트 전극부(17)로 구성한다.
적색 전송 게이트막(16)은, 기판(50)의 표면(50a)상에서, P+층(14) 및 FD 영역부(6) 사이의 영역에 형성된다. 적색 종형 게이트 전극부(17)는, 기판(50)의 두께(깊이) 방향에 따라, 적색 전송 게이트막(16)(표면(50a))부터 적색 전하 축적부(11)의 형성 영역까지 연재되어 형성된다.
또한, 본 실시 형태에서는, 기판(50)의 표면(50a)에서 보아, 적색 전하 축적부(11)는 깊은 위치에 형성되지만, 적색 전송 트랜지스터(12)의 전송 게이트를 종형의 전송 게이트로 함에 의해, 적색 전하 축적부(11)에서 축적된 전하의 전송이 용이해지다. 또한, 도 7에는 도시되지 않지만, 적색 전송 트랜지스터(12)(적색 전송 게이트막(16) 및 적색 종형 게이트 전극부(17))와 기판(50)과의 사이에는, 예를 들면 SiO2막 등으로 이루어지는 게이트 절연막이 마련된다.
(3) 청화소의 구성
청화소(20)는, 도 7에 도시하는 바와 같이, 기판(50) 내부에 매입하도록 형성된, 청색 전하 축적부(21), 2개의 P+층(23, 24) 및 P-층(25)과, 청색 전송 트랜지스터(22)를 갖는다.
청색 전하 축적부(21)는, 기판(50) 내에서 표면(50a)측의 영역(청광의 입사면(표면(50a))에서 보아 얕은 위치)에 마련되고, 도 7에 도시하는 예에서는, P+층(24)의 광 입사측과는 반대측의 영역에 마련된다. 또한, 2개의 P+층(23, 24) 중, 일방의 P+층(23)은, 기판(50)의 이면(50b)에 매입하도록 하여 마련되고, 타방의 P+층(24)은, 기판(50)의 표면(50a)에 매입하도록 하여 마련된다.
P-층(25)은, 도 7에 도시하는 예에서는, 청색 전하 축적부(21)의 광 입사측과는 반대측의 영역에 마련된다. 이에 의해, 청광의 입사측에서 보아, 청색 전하 축적부(21)의 영역보다 깊은 위치에서 광전 변환된 전자가 청색 전하 축적부(21)에 들어가는 것을 억제할 수가 있어서, 혼색을 방지할 수 있다.
또한, 본 실시 형태에서는, 상기 제1의 실시 형태와 같이 청색 전송 트랜지스터(22)의 전송 게이트를 종형의 전송 게이트로 하지 않고, 청색 전송 트랜지스터(22)를 청색 전송 게이트막(26)만으로 구성하다. 또한, 청색 전송 게이트막(26)은, 기판(50)의 표면(50a)상에서, P+층(24) 및 FD 영역부(6) 사이의 영역에 형성된다.
(4) 녹화소의 구성
녹화소(30)는, 도 7에 도시하는 바와 같이, 기판(50) 내부에 매입하도록 형성된, 제1 녹색 전하 축적부(31a), 제2 녹색 전하 축적부(31b) 및 2개의 P+층(33, 34)과, 녹색 전송 트랜지스터(32)를 갖는다.
제1 녹색 전하 축적부(31a)는, 기판(50) 내에서 이면(50b)측의 영역, 즉, 녹광의 입사면(표면(50a))에서 보아 깊은 위치에 마련되고, 도 7에 도시하는 예에서는, P+층(33)의 광 입사측의 영역에 마련된다. 또한, 제2 녹색 전하 축적부(31b)는, 기판(50) 내에서 표면(50a)측의 영역, 즉, 녹광의 입사면(표면(50a))에서 보아 얕은 위치에 마련되고, 도 7에 도시하는 예에서는, P+층(34)의 광 입사측과는 반대측의 영역에 마련된다.
2개의 P+층(33, 34) 중, 일방의 P+층(33)은, 기판(50)의 이면(50b)에 매입하도록 하여 마련되고, 타방의 P+층(34)은, 기판(50)의 표면(50a)에 매입하도록 하여 마련된다.
또한, 본 실시 형태에서는, 상기 제1의 실시 형태와 마찬가지로, 녹색 전송 트랜지스터(32)의 전송 게이트를, 종형의 전송 게이트로 구성한다. 구체적으로는, 녹색 전송 트랜지스터(32)의 전송 게이트를, 도 7에 도시하는 바와 같이, 기판(50)의 표면(50a)상에 형성된 녹색 전송 게이트막(35)과, 기판(50)의 내부에 매입된 주상의 녹색 종형 게이트 전극부(36)로 구성한다.
녹색 전송 게이트막(35)은, 기판(50)의 표면(50a)상에서, P+층(34) 및 FD 영역부(6) 사이의 영역에 형성된다. 녹색 종형 게이트 전극부(36)는, 기판(50)의 두께(깊이) 방향에 따라, 녹색 전송 게이트막(35)(표면(50a))부터 제1 녹색 전하 축적부(31a)의 형성 영역까지 연재되어 형성된다.
또한, 본 실시 형태에서는, 기판(50)의 표면(50a)에서 보아, 제1 녹색 전하 축적부(31a)는 깊은 위치에 형성되지만, 녹색 전송 트랜지스터(32)의 전송 게이트를 종형의 전송 게이트로 함에 의해, 제1 녹색 전하 축적부(31a)에서 축적된 전하의 전송이 용이해진다.
상술한 바와 같이, 본 실시 형태에서는, 상기 제1의 실시 형태와 마찬가지로, 녹화소(30)에서, 기판(50) 내의 표면(50a)측 및 이면(50b)측의 양쪽의 영역에 각각, 녹색 전하 축적부를 마련한다. 또한, 본 실시 형태에서는, 기판(50) 내의 이면(50b)측의 영역에 전하 축적부가 마련된 화소(적화소(10) 및 녹화소(30))에서는, 전송 게이트를 종형의 전송 게이트로 구성한다. 그 때문에, 본 실시 형태에서도, 상기 제1의 실시 형태와 같은 효과를 얻을 수 있다.
<3. 각종 변형예>
본 개시의 고체 촬상 장치의 구성은, 상기 각종 실시 형태에서 설명한 구성으로 한정되지 않고, 예를 들면, 다음과 같은 각종 변형예가 생각된다.
[변형예 1]
상기 각종 실시 형태에서는, 녹화소(30)에서, 기판(50)의 두께 방향에 따라 2개의 녹색 전하 축적부를 마련하는 예를 설명하였지만, 본 개시는 이것으로 한정되지 않는다. 녹화소(30)에서, 3개 이상의 녹색 전하 축적부를 기판(50)의 두께 방향에 따라 미련하여도 좋고, 이 경우도 상기 각종 실시 형태와 같은 효과를 얻을 수 있다.
[변형예 2]
상기 각종 실시 형태에서는, 적색 전하 축적부(11), 청색 전하 축적부(21), 제1 녹색 전하 축적부(31a) 및 제2 녹색 전하 축적부(31b)가 서로 동일한 구성(포화 전하량이 동일한)인 예를 설명하였지만, 본 개시는 이것으로 한정되지 않는다. 본 개시에서는, 각 색의 전하 축적부의 구성(포화 전하량)이 서로 다르도록 하여도 좋다.
[변형예 3]
상기 각종 실시 형태에서는, 4개의 화소를 공유하는 CMOS 이미지 센서에, 상기 본 개시 기술을 적용하는 예를 설명하였지만, 본 개시는 이것으로 한정되지 않는다. 본 개시의 기술을, 예를 들면, 4개 이외의 복수의 화소를 공유하는 CMOS 이미지 센서에 적용하여도 좋고, 화소 공유 기술을 채용하지 않는 CMOS 이미지 센서에도 적용 가능하다.
[변형예 4]
상기 각종 실시 형태에서는, 화소 사이에서 공유되는 화소 트랜지스터(증폭 트랜지스터, 리셋 트랜지스터 및 선택 트랜지스터)를 소정의 화소의 형성 영역에 배치하는 예를 설명하였지만, 본 개시는 이것으로 한정되지 않는다. 화소 사이에서 공유되는 화소 트랜지스터(증폭 트랜지스터, 리셋 트랜지스터 및 선택 트랜지스터)를 소정의 화소의 형성 영역에 통합하여 배치하지 않는 CMOS 이미지 센서에도 본 개시의 기술은 적용 가능하다. 또한, 본 실시 형태와 같이, 화소 사이에서 공유되는 화소 트랜지스터를 소정의 화소의 형성 영역에 통합하여 배치한 경우, 그 외의 공유 화소의 광전 변환 영역(PD)의 면적을 확대시킬 수 있다. 이 경우, 그 외의 공유 화소의 감도를 향상시킬 수 있고, 포화 신호량을 확대할 수 있다.
[변형예 5]
상기 각종 실시 형태에서는, 각 색의 화소에서, 기판(50)의 표면(50a) 및 이면(50b)에, 암전류나 백점을 억제하기 위한 P+층을 매입하도록 하여 마련하는 예를 설명하였지만, 본 개시는 이것으로 한정되지 않는다. P+층을 미련하지 않고, 캐리어 극성이 정의 고정 전하층을, 기판(50)의 표면(50a)상 및 이면(50b)상에 각각 미련하여도 좋다.
[변형예 6]
상기 각종 실시 형태에서는, 기판(50)의 이면(50b)측의 영역에 전하 축적부를 마련하는 화소에서, 전송 트랜지스터의 전송 게이트를 종형의 전송 게이트로 구성하는 예를 설명하였지만, 본 개시는 이것으로 한정되지 않는다. 기판(50)의 이면(50b)측의 영역에 전하 축적부를 마련하는 화소에서, 전하 축적부와, 표면(50a)에 마련되는 전송 게이트막의 옆의 영역을 연결하는 불순물 영역부를 미련한 경우에는, 전송 게이트를 종형의 전송 게이트로 구성하지 않아도 좋다. 또한, 이와 같은 화소에서의 각종 화소 트랜지스터의 소스·드레인 영역과 전하 축적부와의 분리 성능 및 전하의 전송 성능의 양쪽을 고려한 경우에는, 전송 트랜지스터의 전송 게이트는 종형의 전송 게이트로 구성하는 것이 바람직하다.
[변형예 7]
상기 각종 실시 형태의 CMOS 이미지 센서에서, 기판(50) 내의 각 부분의 도전형(N형 또는 P형)을 반전하여도 좋다. 구체적으로는, 상기 각종 실시 형태의 CMOS 이미지 센서에서는, 신호 전하를 전자로 하는 예를 설명하였지만, 각 화소의 전하 축적부를 P형의 불순물층으로 구성하고, 신호 전하로서 정공을 이용하여도 좋다.
[변형예 8]
상기 각종 실시 형태에서는, CMOS 형의 고체 촬상 장치를 예로 들어 설명하였지만, 본 개시는 이것으로 한정되지 않고, 상기 본 개시의 기술은, CCD 형의 고체 촬상 장치에도 적용 가능하고, 같은 효과를 얻을 수 있다.
<4. 전자 기기(응용예)의 구성>
본 개시에 관한 고체 촬상 장치는, 각종 전자 기기에 적용 가능하다. 예를 들면, 상기 각종 실시 형태 및 각종 변형예에서 설명한 고체 촬상 장치는, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 카메라 시스템, 촬상 기능을 갖는 휴대 전화, 또는, 촬상 기능을 구비한 다른 기기 등의 전자 기기에 적용할 수 있다. 여기서는, 전자 기기의 한 구성예로서, 디지털 비디오 카메라를 예로 들어 설명한다.
도 8에, 본 개시의 고체 촬상 장치를 적용한 디지털 비디오 카메라(이하에서는, 단지 카메라라고 한다)의 개략 구성을 도시한다.
카메라(200)는, 고체 촬상 장치(201)와, 고체 촬상 장치(201)의 수광부(부도시)에 입사광을 유도하는 광학계(202)와, 고체 촬상 장치(201) 및 광학계(202) 사이에 마련된 셔터 장치(203)와, 고체 촬상 장치(201)를 구동하는 구동 회로(204)를 구비한다. 또한, 카메라(200)는, 고체 촬상 장치(201)의 출력 신호를 처리하는 신호 처리 회로(205)를 구비한다.
고체 촬상 장치(201)는, 상기 각종 실시 형태 및 각종 변형예의 어느 하나에서 설명한 고체 촬상 장치로 구성할 수 있다. 그 외의 각 부분의 구성 및 기능은 다음과 같이다.
광학계(202)(광학 렌즈)는, 피사체로부터의 상광(입사광)을 고체 촬상 장치(201)의 촬상면(부도시)상에 결상시킨다. 이에 의해, 고체 촬상 장치(201) 내에, 일정 기간, 신호 전하가 축적된다. 또한, 광학계(202)는, 복수의 광학 렌즈를 포함하는 광학 렌즈군으로 구성하여도 좋다. 또한, 셔터 장치(203)는, 고체 촬상 장치(201)에 광이 입사되는 기간(광조사 기간) 및 고체 촬상 장치(201)에 입사되는 광을 차폐하는 기간(차광 기간)을 제어한다.
구동 회로(204)는, 고체 촬상 장치(201) 및 셔터 장치(203)에 구동 신호를 공급한다. 그리고, 구동 회로(204)는, 공급한 구동 신호에 의해, 고체 촬상 장치(201)의 신호 처리 회로(205)에의 신호 전송 동작 및 셔터 장치(203)의 셔터 동작을 제어한다. 즉, 이 예에서는, 구동 회로(204)로부터 공급되는 구동 신호(타이밍 신호)에 의해, 고체 촬상 장치(201)로부터 신호 처리 회로(205)에의 신호 전송 동작을 행한다.
신호 처리 회로(205)는, 고체 촬상 장치(201)로부터 전송된 신호에 대해, 각종 신호 처리를 시행한다. 그리고, 각종 신호 처리가 시행된 신호(영상 신호)는, 메모리 등의 기억 매체(부도시)에 기억되고, 또는, 모니터(부도시)에 출력된다.
이 예의 카메라(200)에서는, 상기 각종 실시 형태 또는 각종 변형예에서 설명한 고체 촬상 장치를 이용하기 때문에, 녹화소의 고감도 특성을 유효 활용할 수 있고, 녹화소의 포화 전하량을 배증시켜서, 녹화소의 다이내믹 레인지를 확대시킬 수 있다. 그 때문에, 이 예의 카메라(200)에서는, SN비를 향상시킬 수 있고, 고화질의 촬상이 가능해진다.
또한, 본 개시는, 이하와 같은 구성을 취할 수도 있다.
(1) 기판과,
상기 기판 내에 마련되고, 적색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 적색 전하 축적부를 갖는 적화소와,
상기 기판 내에 마련되고, 청색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 청색 전하 축적부를 갖는 청화소와,
녹색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 녹색 전하 축적부를 복수 가지며, 그 복수의 녹색 전하 축적부가 상기 기판 내에서 그 두께 방향에 따라 배치된 녹화소를 구비한 고체 촬상 장치.
(2) 제1의 녹색 전하 축적부가, 상기 기판 내에서 일방의 표면측의 영역에 배치되고, 제2의 녹색 전하 축적부가, 상기 기판 내에서 타방의 표면측의 영역에 배치되어 있는 (1)에 기재된 고체 촬상 장치.
(3) 또한, 상기 복수의 녹색 전하 축적부에서 축적된 전하를 전압으로 변환하는 부유 확산 영역부를 구비하고,
상기 녹화소가, 상기 복수의 녹색 전하 축적부에서 축적된 전하를 상기 녹화소의 부유 확산 영역부에 전송하는 전송 트랜지스터를 가지며, 그 전송 트랜지스터의 게이트 전극이, 상기 기판의 두께 방향에 따라, 상기 복수의 녹색 전하 축적부의 형성 영역 전체에 걸쳐서 연재되어 형성된 종형 게이트 전극부를 포함하는 (1) 또는 (2)에 기재된 고체 촬상 장치.
(4) 상기 녹화소의 포화 전하량이, 상기 적화소의 포화 전하량 및 상기 청화소의 포화 전하량의 각각보다 큰 (1) 내지 (3)의 어느 한 항에 기재된 고체 촬상 장치.
(5) 상기 적화소의 상기 적색 전하 축적부가, 상기 기판 내에서 상기 기판의 광입사면측과는 반대의 면측의 영역에 배치되고,
상기 청화소의 상기 청색 전하 축적부가, 상기 기판 내에서 상기 기판의 광입사면측의 영역에 배치되어 있는 (1) 내지 (4)의 어느 한 항에 기재된 고체 촬상 장치.
(6) 상기 적화소가, 상기 기판 내에서 상기 적색 전하 축적부의 광 입사측의 영역에 마련된, 상기 적색 전하 축적부의 캐리어의 도전형과 반대의 도전형을 갖는 불순물 영역부를 포함하고,
상기 청화소가, 상기 기판 내에서 상기 청색 전하 축적부의 광 입사측과는 반대측의 영역에 마련된, 상기 청색 전하 축적부의 캐리어의 도전형과 반대의 도전형을 갖는 불순물 영역부를 포함하는 (1) 내지 (5)의 어느 한 항에 기재된 고체 촬상 장치.
(7) 또한, 상기 기판의 광입사면과는 반대측의 면상에 형성된 배선층과,
상기 청색 전하 축적부에서 축적된 전하를 전압으로 변환하는 부유 확산 영역부를 구비하고,
상기 적화소의 상기 적색 전하 축적부가, 상기 기판 내에서 상기 기판의 광입사면측과는 반대의 면측의 영역에 배치되고,
상기 청화소의 상기 청색 전하 축적부가, 상기 기판 내에서 상기 기판의 광입사면측의 영역에 배치되고,
상기 청화소가, 상기 청색 전하 축적부에서 축적된 전하를 상기 청화소의 부유 확산 영역부에 전송하는 전송 트랜지스터를 가지며, 그 전송 트랜지스터의 게이트 전극이, 상기 기판의 두께 방향에 따라, 상기 기판의 광입사면과는 반대측의 면부터 상기 청색광전 변환 영역까지 연재되어 형성된 종형 게이트 전극부를 포함하는 (1) 내지 (6)의 어느 한 항에 기재된 고체 촬상 장치.
(8) 또한, 상기 기판의 면 내 방향에서 서로 이웃하는 상기 적화소, 상기 청화소 및 상기 녹화소에서 공유된, 전송 트랜지스터 이외의 화소 트랜지스터를 구비하고,
상기 화소 트랜지스터가, 상기 청화소의 형성 영역에 배치되어 있는 (7)에 기재된 고체 촬상 장치.
(9) 또한, 상기 적색 전하 축적부에서 축적된 전하를 전압으로 변환하는 부유 확산 영역부를 구비하고,
상기 적화소의 상기 적색 전하 축적부가, 상기 기판의 광입사면측과는 반대의 면측의 영역에 배치되고,
상기 적화소가, 상기 적색 전하 축적부에서 축적된 전하를 상기 적화소의 부유 확산 영역부에 전송하는 전송 트랜지스터를 가지며, 그 전송 트랜지스터의 게이트 전극이, 상기 기판의 광입사면과는 반대측의 면에 형성된 게이트 전극막인 (7) 또는 (8)에 기재된 고체 촬상 장치.
(10) 또한, 상기 기판의 광 입사측의 면상에 형성된 배선층과,
상기 적색 전하 축적부에서 축적된 전하를 전압으로 변환하는 부유 확산 영역부를 구비하고,
상기 청화소의 상기 청색 전하 축적부가, 상기 기판 내에서 상기 기판의 광입사면측의 영역에 배치되고,
상기 적화소의 상기 적색 전하 축적부가, 상기 기판 내에서 상기 기판의 광입사면측과는 반대의 면측의 영역에 배치되고,
상기 적화소가, 상기 적색 전하 축적부에서 축적된 전하를 상기 적화소의 부유 확산 영역부에 전송하는 전송 트랜지스터를 가지며, 그 전송 트랜지스터의 게이트 전극이, 상기 기판의 두께 방향에 따라, 상기 기판의 광입사면에서 상기 적색광전 변환 영역까지 연재된 종형 게이트 전극부를 포함하는 (1) 내지 (6)의 어느 한 항에 기재된 고체 촬상 장치.
(11) 또한, 상기 기판의 면 내 방향에서 서로 이웃하는 상기 적화소, 상기 청화소 및 상기 녹화소에서 공유된, 전송 트랜지스터 이외의 화소 트랜지스터를 구비하고,
상기 화소 트랜지스터가, 상기 적화소의 형성 영역에 배치되어 있는 (10)에 기재된 고체 촬상 장치.
(12) 또한, 상기 청색 전하 축적부에서 축적된 전하를 전압으로 변환하는 부유 확산 영역부를 구비하고,
상기 청화소의 상기 청색 전하 축적부가, 상기 기판의 광입사면측의 영역에 배치되고,
상기 청화소가, 상기 청색 전하 축적부에서 축적된 전하를 상기 청화소의 부유 확산 영역부에 전송하는 전송 트랜지스터를 가지며, 그 전송 트랜지스터의 게이트 전극이, 상기 기판의 광입사면에 형성된 게이트 전극막인 (10) 또는 (11)에 기재된 고체 촬상 장치.
(13) 기판과, 상기 기판 내에 마련되고, 적색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 적색 전하 축적부를 갖는 적화소와, 상기 기판 내에 마련되고, 청색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 청색 전하 축적부를 갖는 청화소와, 녹색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 녹색 전하 축적부를 복수 가지며, 그 복수의 녹색 전하 축적부가 상기 기판 내에서 그 두께 방향에 따라 배치된 녹화소를 갖는 고체 촬상 장치와,
상기 고체 촬상 장치의 출력 신호에 대해 소정의 처리를 시행하는 신호 처리 회로를 구비하는 전자 기기.
본 출원은, 일본 특허청에 2012년 4월 2일자로 출원된 일본 특허출원 번호 제2012-084001호를 기초로서 우선권을 주장하는 것으로서, 상기 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
당업자라면, 설계상의 요건이나 다른 요인에 응하여, 여러 가지의 수정, 콤비네이션, 서브 콤비네이션 및 변경을 상도할 수 있는데, 그것들은 첨부한 특허청구의 범위나 그 균등물의 범위에 포함되는 것으로 이해된다.

Claims (13)

  1. 기판과,
    상기 기판 내에 마련되고, 적색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 적색 전하 축적부를 갖는 적화소와,
    상기 기판 내에 마련되고, 청색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 청색 전하 축적부를 갖는 청화소와,
    녹색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 녹색 전하 축적부를 복수 가지며, 그 복수의 녹색 전하 축적부가 상기 기판 내에서 그 두께 방향에 따라 배치된 녹화소를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제 1항에 있어서,
    제1의 녹색 전하 축적부가, 상기 기판 내에서 일방의 표면측의 영역에 배치되고, 제2의 녹색 전하 축적부가, 상기 기판 내에서 타방의 표면측의 영역에 배치되어 있는 것을 특징으로 하는 고체 촬상 장치.
  3. 제 1항에 있어서,
    상기 복수의 녹색 전하 축적부에서 축적된 전하를 전압으로 변환하는 부유 확산 영역부를 더 구비하고,
    상기 녹화소가, 상기 복수의 녹색 전하 축적부에서 축적된 전하를 상기 녹화소의 부유 확산 영역부에 전송하는 전송 트랜지스터를 가지며, 그 전송 트랜지스터의 게이트 전극이, 상기 기판의 두께 방향에 따라, 상기 복수의 녹색 전하 축적부의 형성 영역 전체에 걸쳐서 연재되어 형성된 종형 게이트 전극부를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  4. 제 1항에 있어서,
    상기 녹화소의 포화 전하량이, 상기 적화소의 포화 전하량 및 상기 청화소의 포화 전하량의 각각보다 큰 것을 특징으로 하는 고체 촬상 장치.
  5. 제 1항에 있어서,
    상기 적화소의 상기 적색 전하 축적부가, 상기 기판 내에서 상기 기판의 광입사면측과는 반대의 면측의 영역에 배치되고,
    상기 청화소의 상기 청색 전하 축적부가, 상기 기판 내에서 상기 기판의 광입사면측의 영역에 배치되어 있는 것을 특징으로 하는 고체 촬상 장치.
  6. 제 5항에 있어서,
    상기 적화소가, 상기 기판 내에서 상기 적색 전하 축적부의 광 입사측의 영역에 마련된, 상기 적색 전하 축적부의 캐리어의 도전형과 반대의 도전형을 갖는 불순물 영역부를 포함하고,
    상기 청화소가, 상기 기판 내에서 상기 청색 전하 축적부의 광 입사측과는 반대측의 영역에 마련된, 상기 청색 전하 축적부의 캐리어의 도전형과 반대의 도전형을 갖는 불순물 영역부를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  7. 제 1항에 있어서,
    상기 기판의 광입사면과는 반대측의 면상에 형성된 배선층과,
    상기 청색 전하 축적부에서 축적된 전하를 전압으로 변환하는 부유 확산 영역부를 더 구비하고,
    상기 적화소의 상기 적색 전하 축적부가, 상기 기판 내에서 상기 기판의 광입사면측과는 반대의 면측의 영역에 배치되고,
    상기 청화소의 상기 청색 전하 축적부가, 상기 기판 내에서 상기 기판의 광입사면측의 영역에 배치되고,
    상기 청화소가, 상기 청색 전하 축적부에서 축적된 전하를 상기 청화소의 부유 확산 영역부에 전송하는 전송 트랜지스터를 가지며, 그 전송 트랜지스터의 게이트 전극이, 상기 기판의 두께 방향에 따라, 상기 기판의 광입사면과는 반대측의 면부터 상기 청색광전 변환 영역까지 연재되어 형성된 종형 게이트 전극부를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  8. 제 7항에 있어서,
    상기 기판의 면 내 방향에서 서로 이웃하는 상기 적화소, 상기 청화소 및 상기 녹화소에서 공유된, 전송 트랜지스터 이외의 화소 트랜지스터를 더 구비하고,
    상기 화소 트랜지스터가, 상기 청화소의 형성 영역에 배치되어 있는 것을 특징으로 하는 고체 촬상 장치.
  9. 제 8항에 있어서,
    상기 적색 전하 축적부에서 축적된 전하를 전압으로 변환하는 부유 확산 영역부를 더 구비하고,
    상기 적화소의 상기 적색 전하 축적부가, 상기 기판의 광입사면측과는 반대의 면측의 영역에 배치되고,
    상기 적화소가, 상기 적색 전하 축적부에서 축적된 전하를 상기 적화소의 부유 확산 영역부에 전송하는 전송 트랜지스터를 가지며, 그 전송 트랜지스터의 게이트 전극이, 상기 기판의 광입사면과는 반대측의 면에 형성된 게이트 전극막인 것을 특징으로 하는 고체 촬상 장치.
  10. 제 1항에 있어서,
    상기 기판의 광 입사측의 면상에 형성된 배선층과,
    상기 적색 전하 축적부에서 축적된 전하를 전압으로 변환하는 부유 확산 영역부를 더 구비하고,
    상기 청화소의 상기 청색 전하 축적부가, 상기 기판 내에서 상기 기판의 광입사면측의 영역에 배치되고,
    상기 적화소의 상기 적색 전하 축적부가, 상기 기판 내에서 상기 기판의 광입사면측과는 반대의 면측의 영역에 배치되고,
    상기 적화소가, 상기 적색 전하 축적부에서 축적된 전하를 상기 적화소의 부유 확산 영역부에 전송하는 전송 트랜지스터를 가지며, 그 전송 트랜지스터의 게이트 전극이, 상기 기판의 두께 방향에 따라, 상기 기판의 광입사면부터 상기 적색광전 변환 영역까지 연재된 종형 게이트 전극부를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  11. 제 10항에 있어서,
    상기 기판의 면 내 방향에서 서로 이웃하는 상기 적화소, 상기 청화소 및 상기 녹화소에서 공유된, 전송 트랜지스터 이외의 화소 트랜지스터를 더 구비하고,
    상기 화소 트랜지스터가, 상기 적화소의 형성 영역에 배치되어 있는 것을 특징으로 하는 고체 촬상 장치.
  12. 제 11항에 있어서,
    상기 청색 전하 축적부에서 축적된 전하를 전압으로 변환하는 부유 확산 영역부를 더 구비하고,
    상기 청화소의 상기 청색 전하 축적부가, 상기 기판의 광입사면측의 영역에 배치되고,
    상기 청화소가, 상기 청색 전하 축적부에서 축적된 전하를 상기 청화소의 부유 확산 영역부에 전송하는 전송 트랜지스터를 가지며, 그 전송 트랜지스터의 게이트 전극이, 상기 기판의 광입사면에 형성된 게이트 전극막인 것을 특징으로 하는 고체 촬상 장치.
  13. 기판과,
    상기 기판 내에 마련되고, 적색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 적색 전하 축적부를 갖는 적화소와,
    상기 기판 내에 마련되고, 청색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 청색 전하 축적부를 갖는 청화소와,
    녹색 파장의 광성분을 광전 변환하여 얻어지는 전하를 축적하는 녹색 전하 축적부를 복수 가지며,
    상기 복수의 녹색 전하 축적부가 상기 기판 내에서 그 두께 방향에 따라 배치된 녹화소를 갖는 고체 촬상 장치와,
    상기 고체 촬상 장치의 출력 신호에 대해 소정의 처리를 시행하는 신호 처리 회로를 구비하는 것을 특징으로 하는 전자 기기.
KR1020147023644A 2012-04-02 2013-02-25 고체 촬상 장치 및 전자 기기 KR102123704B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012084001 2012-04-02
JPJP-P-2012-084001 2012-04-02
PCT/JP2013/054697 WO2013150832A1 (ja) 2012-04-02 2013-02-25 固体撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
KR20150002593A true KR20150002593A (ko) 2015-01-07
KR102123704B1 KR102123704B1 (ko) 2020-06-16

Family

ID=49300332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147023644A KR102123704B1 (ko) 2012-04-02 2013-02-25 고체 촬상 장치 및 전자 기기

Country Status (5)

Country Link
US (2) US9147705B2 (ko)
JP (2) JP5967192B2 (ko)
KR (1) KR102123704B1 (ko)
CN (1) CN104205333B (ko)
WO (1) WO2013150832A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563045B2 (en) 2017-12-21 2023-01-24 Sony Semiconductor Solutions Corporation Electromagnetic wave processing device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147705B2 (en) * 2012-04-02 2015-09-29 Sony Corporation Image pickup unit and electronic apparatus
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
FR3027732B1 (fr) * 2014-10-27 2016-12-23 Commissariat Energie Atomique Capteur d'image a electrodes verticales
US9565405B2 (en) * 2015-02-03 2017-02-07 Omnivision Technologies, Inc. Image sensor with enhanced quantum efficiency
JPWO2016136502A1 (ja) * 2015-02-26 2017-12-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP6706481B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP6863366B2 (ja) 2016-03-30 2021-04-21 ソニーグループ株式会社 光電変換素子および光電変換装置
JP6230760B1 (ja) * 2016-05-23 2017-11-15 オリンパス株式会社 撮像装置、画像処理装置、画像処理方法および画像処理プログラム
US20180294304A1 (en) * 2017-04-05 2018-10-11 Semiconductor Components Industries, Llc Image sensors with vertically stacked photodiodes and vertical transfer gates
US10163963B2 (en) 2017-04-05 2018-12-25 Semiconductor Components Industries, Llc Image sensors with vertically stacked photodiodes and vertical transfer gates
US12009379B2 (en) * 2017-05-01 2024-06-11 Visera Technologies Company Limited Image sensor
US11348955B2 (en) * 2018-06-05 2022-05-31 Brillnics Singapore Pte. Ltd. Pixel structure for image sensors
KR102660132B1 (ko) * 2018-12-11 2024-04-25 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 전자 기기
US11121169B2 (en) * 2019-06-25 2021-09-14 Omnivision Technologies, Inc. Metal vertical transfer gate with high-k dielectric passivation lining
KR20210017459A (ko) * 2019-08-08 2021-02-17 에스케이하이닉스 주식회사 이미지 센서

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008172580A (ja) 2007-01-12 2008-07-24 Toshiba Corp 固体撮像素子及び固体撮像装置
JP2010041261A (ja) * 2008-08-01 2010-02-18 Nikon Corp 固体撮像素子
JP2011061767A (ja) * 2009-08-08 2011-03-24 Nikon Corp 固体撮像素子
KR20110076769A (ko) * 2009-12-28 2011-07-06 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224036B2 (ja) 2005-03-17 2009-02-12 富士通マイクロエレクトロニクス株式会社 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
US20080136933A1 (en) * 2006-12-11 2008-06-12 Digital Imaging Systems Gmbh Apparatus for controlling operation of a multiple photosensor pixel image sensor
KR20080061483A (ko) * 2006-12-28 2008-07-03 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조 방법
JP5369505B2 (ja) * 2008-06-09 2013-12-18 ソニー株式会社 固体撮像装置、及び電子機器
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP5219724B2 (ja) * 2008-10-09 2013-06-26 キヤノン株式会社 固体撮像装置
JP5320989B2 (ja) * 2008-11-07 2013-10-23 ソニー株式会社 固体撮像装置、及び電子機器
JP2011044544A (ja) * 2009-08-20 2011-03-03 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
US20110317048A1 (en) * 2010-06-29 2011-12-29 Aptina Imaging Corporation Image sensor with dual layer photodiode structure
US9147705B2 (en) * 2012-04-02 2015-09-29 Sony Corporation Image pickup unit and electronic apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008172580A (ja) 2007-01-12 2008-07-24 Toshiba Corp 固体撮像素子及び固体撮像装置
JP2010041261A (ja) * 2008-08-01 2010-02-18 Nikon Corp 固体撮像素子
JP2011061767A (ja) * 2009-08-08 2011-03-24 Nikon Corp 固体撮像素子
KR20110076769A (ko) * 2009-12-28 2011-07-06 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563045B2 (en) 2017-12-21 2023-01-24 Sony Semiconductor Solutions Corporation Electromagnetic wave processing device

Also Published As

Publication number Publication date
US9620554B2 (en) 2017-04-11
JP6126666B2 (ja) 2017-05-10
JP5967192B2 (ja) 2016-08-10
US20150048474A1 (en) 2015-02-19
US20160049440A1 (en) 2016-02-18
JPWO2013150832A1 (ja) 2015-12-17
CN104205333B (zh) 2017-04-12
US9147705B2 (en) 2015-09-29
CN104205333A (zh) 2014-12-10
JP2016028457A (ja) 2016-02-25
WO2013150832A1 (ja) 2013-10-10
KR102123704B1 (ko) 2020-06-16

Similar Documents

Publication Publication Date Title
JP6126666B2 (ja) 固体撮像装置及び電子機器
US20210351213A1 (en) Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device
US10462398B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
JP5471174B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP4752926B2 (ja) 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器
JP5564909B2 (ja) 固体撮像装置とその製造方法、及び電子機器
KR102492853B1 (ko) 촬상 장치 및 전자 기기
WO2013054663A1 (ja) 固体撮像装置、撮像装置
JP2014192348A (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP2015053411A (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2011204878A (ja) 固体撮像デバイスおよび電子機器
US11812170B2 (en) Solid-state imaging element and electronic device
CN107408566B (zh) 固态成像设备和电子装置
JP7455525B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
KR20140097113A (ko) 고체 촬상 소자 및 전자 기기
JP2009026984A (ja) 固体撮像素子
KR20120139553A (ko) 촬상 소자 및 구동 방법 및 전자 기기
KR20090128429A (ko) 고체 촬상장치
JP2008177357A (ja) 固体撮像素子
JP2017139498A (ja) 固体撮像装置、および電子機器
JP2006210680A (ja) 固体撮像素子
US20240214707A1 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP2011009466A (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant