KR20120139553A - 촬상 소자 및 구동 방법 및 전자 기기 - Google Patents
촬상 소자 및 구동 방법 및 전자 기기 Download PDFInfo
- Publication number
- KR20120139553A KR20120139553A KR1020120061319A KR20120061319A KR20120139553A KR 20120139553 A KR20120139553 A KR 20120139553A KR 1020120061319 A KR1020120061319 A KR 1020120061319A KR 20120061319 A KR20120061319 A KR 20120061319A KR 20120139553 A KR20120139553 A KR 20120139553A
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- photoelectric conversion
- potential
- conversion film
- exposure period
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000003384 imaging method Methods 0.000 title claims description 114
- 238000006243 chemical reaction Methods 0.000 claims abstract description 164
- 239000011159 matrix material Substances 0.000 claims abstract description 11
- 238000009825 accumulation Methods 0.000 claims description 68
- 238000005036 potential barrier Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 19
- 230000006866 deterioration Effects 0.000 abstract description 12
- 238000012546 transfer Methods 0.000 description 34
- 239000007787 solid Substances 0.000 description 27
- 230000005540 biological transmission Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 101100243108 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PDI1 gene Proteins 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 행렬형상으로 배치된 복수의 화소와, 실리콘 기판상에 다른 화소의 화소 전극과 분리되어서 형성된 화소 전극과, 상기 화소 전극상에 형성된 광전 변환막과, 상기 광전 변환막상에 형성된 대향 전극 및 적어도 판독 타이밍이 서로 다른 상기 화소의 행마다, 상기 화소의 노광 기간 이외의 소정의 타이밍에서, 상기 화소의 노광 기간중에 상기 광전 변환막에 인가되는 전위에 대해 역방향이 되는 전위를, 상기 광전 변환막에 인가하는 구동부를 구비하는 촬상 소자에 관한 것이다.
Description
본 발명은 촬상 소자, 구동 방법 및 전자 기기에 관한 것이다. 특히, 본 발명은 소자 내에서 광전 변환막의 열화를 억제할 수 있도록 한 촬상 소자 및 소자를 구동하는 구동 방법 및 이 소자를 사용한 전자 기기에 관한 것이다.
CCD(Charge Coupled Device)나 CIS(CMOS Image Sensor) 등으로 대표되는 고체 촬상 소자에서는, 화소의 미세화에 수반하여, 포토 다이오드에 입사하는 광의 광량이 감소함에 의해, 충분한 감도를 얻는 것이 곤란해진다.
또한, 고체 촬상 소자에서는, 적, 청 및 녹의 삼원색에 대응하는 원색 컬러 필터를 체크무늬형상으로 배치하는, 이른바 베이어(Bayer) 배열의 컬러 필터가 널리 사용되고 있다. 이와 같은 컬러 필터를 사용한 고체 촬상 소자에서는, 컬러 필터에 의해 광이 흡수되어 버리기 때문에, 광의 이용 효율이 저하됨과 함께, 디모자이크 처리에 의해 위색(僞色)이 발생하는 일이 있다.
이에 대해, 예를 들면, 특허 문헌 1에서는, 소자의 1화소마다, 실리콘 기판의 윗면에 적층된 1층의 광전 변환부와, 실리콘 기판의 내부에서 다른 깊이로 적층된 2층의 포토 다이오드를 구비하여 구성된 고체 촬상 장치가 제안되어 있다. 이 고체 촬상 장치는, 실리콘 기판의 내부에서는, 깊이 방향에서 흡수한 광의 파장이 다른 것을 이용하여, 1층의 광전 변환부와 2층의 포토 다이오드의 각각이, 다른 파장의 광을 광전 변환할 수 있도록 구성되어 있다.
따라서 특허 문헌 1에서 개시되어 있는 고체 촬상 소자는, 컬러 필터가 불필요함에 의해, 컬러 필터에 의한 광의 이용 효율의 저하를 회피할 수 있음과 함께, 종래의 디모자이크 처리가 필요치않게 됨에 의해, 위색의 발생도 회피할 수 있다.
그런데, 실리콘 기판의 윗면에 적층된 광전 변환부는, 광전 변환막의 윗면 및 하면이 투명 전극으로 끼워 넣어져서 구성된다. 예를 들면, 광전 변환부는, 광전 변환막의 하면에, 화소마다 분리된 화소 전극이 배치되고, 광전 변환막의 윗면에, 모든 화소에서 공유된 대향 전극이 배치된 구조로 되어 있다. 그리고, 종래, 화소의 구동중에 있어서, 모든 화소에서 공유된 대향 전극은, 전위가 일정하게 유지되어 있다. 이 상태에서, 막의 하면에 배치된 화소 전극과 막의 윗면에 제공된 공유된 대향 전극 사이에 끼여진 광전 변환막에는, 동일 방향의 전계가 계속 주어지고 있다.
상술한 바와 같이, 화소의 구동 중에는, 실리콘상에 적층된 광전 변환막에 동일 방향의 전계가 항상 주어지고 있음에 의해, 광전 변환막에서 전하 트랩이 증가하여 버리는 현상이 있다. 이에 의해, 광전 변환 특성이 변동한다는 신뢰성 저하라는 부적합함이 있다.
본 발명의 목적은, 이와 같은 상황을 감안하여 이루어진 것이고, 광전 변환막의 열화를 억제할 수 있도록 하는 것이다.
본 발명의 실시의 형태인 촬상 소자는, 실리콘 기판상에 다른 화소와 분리되어서 형성된 화소 전극과, 상기 화소 전극상에 형성된 광전 변환막과, 상기 광전 변환막상에 형성된 대향 전극을 가지며, 행렬형상으로 배치된 복수의 화소와, 적어도 판독 타이밍이 다른 상기 화소의 행마다, 상기 화소의 노광 기간 이외의 소정의 타이밍에서, 상기 화소의 노광중에 상기 광전 변환막에 인가되는 전위에 대해 역방향이 되는 전위를 인가하는 구동부를 구비한다.
본 발명의 실시의 형태인 구동 방법은, 실리콘 기판상에 다른 화소와 분리되어서 형성된 화소 전극과, 상기 화소 전극상에 형성된 광전 변환막과, 상기 광전 변환막상에 형성된 대향 전극을 가지며, 행렬형상으로 배치된 복수의 화소를 구비하는 촬상 소자의 구동 방법이다.
구동 방법은, 적어도 판독 타이밍이 다른 상기 화소의 행마다, 상기 화소의 노광 기간 이외의 소정의 타이밍에서, 상기 화소의 노광중에 상기 광전 변환막에 인가되는 전위에 대해 역방향이 되는 전위를 인가하는 스텝을 포함한다.
본 발명의 실시의 형태인 전자 기기는, 실리콘 기판상에 다른 화소와 분리되어서 형성된 화소 전극과, 상기 화소 전극상에 형성된 광전 변환막과, 상기 광전 변환막상에 형성된 대향 전극을 가지며, 행렬형상으로 배치된 복수의 화소와, 적어도 판독 타이밍이 다른 상기 화소의 행마다, 상기 화소의 노광 기간 이외의 소정의 타이밍에서, 상기 화소의 노광중에 상기 광전 변환막에 인가되는 전위에 대해 역방향이 되는 전위를 인가하는 구동부를 갖는 촬상 소자를 구비한다.
본 발명의 실시의 형태에서는, 적어도 판독 타이밍이 다른 화소의 행마다, 화소의 노광 기간 이외의 소정의 타이밍에서, 화소의 노광중에 광전 변환막에 인가되는 전위에 대해 역방향이 되는 전위가 인가된다.
본 발명의 실시의 형태에서는, 광전 변환막의 열화를 억제할 수 있다.
도 1은 본 발명의 제 1의 실시의 형태에 관한 고체 촬상 소자의 구성례를 도시하는 회로도.
도 2는 고체 촬상 소자의 구성례의 단면도.
도 3은 화소의 구성례를 도시하는 단면도.
도 4는 고체 촬상 소자의 구동 방법에 관해 설명하는 도면.
도 5는 화소의 변형례를 도시하는 단면도.
도 6은 고체 촬상 소자의 제 1의 구동 방법에 관해 설명하는 도면.
도 7은 고체 촬상 소자의 제 2의 구동 방법에 관해 설명하는 도면.
도 8은 고체 촬상 소자의 제 2의 실시의 형태의 구성례를 도시하는 단면도.
도 9는 고체 촬상 소자의 구성례를 도시하는 회로도.
도 10은 고체 촬상 소자의 구동 방법에 관해 설명하는 도면.
도 11은 고체 촬상 소자의 제 3의 실시의 형태의 구성례를 도시하는 회로도.
도 12는 고체 촬상 소자의 구동 방법에 관해 설명하는 도면.
도 13은 전자 기기에 탑재되는 촬상 장치의 구성례를 도시하는 블록도.
도 2는 고체 촬상 소자의 구성례의 단면도.
도 3은 화소의 구성례를 도시하는 단면도.
도 4는 고체 촬상 소자의 구동 방법에 관해 설명하는 도면.
도 5는 화소의 변형례를 도시하는 단면도.
도 6은 고체 촬상 소자의 제 1의 구동 방법에 관해 설명하는 도면.
도 7은 고체 촬상 소자의 제 2의 구동 방법에 관해 설명하는 도면.
도 8은 고체 촬상 소자의 제 2의 실시의 형태의 구성례를 도시하는 단면도.
도 9는 고체 촬상 소자의 구성례를 도시하는 회로도.
도 10은 고체 촬상 소자의 구동 방법에 관해 설명하는 도면.
도 11은 고체 촬상 소자의 제 3의 실시의 형태의 구성례를 도시하는 회로도.
도 12는 고체 촬상 소자의 구동 방법에 관해 설명하는 도면.
도 13은 전자 기기에 탑재되는 촬상 장치의 구성례를 도시하는 블록도.
이하, 본 발명의 구체적인 실시의 형태에 관해, 도면을 참조하면서 상세히 설명한다.
도 1은, 본 발명의 제 1의 실시의 형태에 관한 고체 촬상 소자의 구성례를 도시하는 회로도이다.
도 1에 도시하는 바와 같이, 고체 촬상 소자(11)는, 행렬형상으로 배치된 복수의 화소(12), 수직 구동부(13), 칼럼 처리부(14) 및 수평 구동부(15)를 구비하여 구성된다.
또한, 고체 촬상 소자(11)에서는, 화소(12)의 행마다, 각각의 화소(12)와 수직 구동부(13)가, 전원선(16), 수평 신호선(17) 및 대향 전극 전원선(18)에 의해 접속되어 있다. 또한, 고체 촬상 소자(11)의 행렬에서는, 화소(12)의 열마다, 각각의 화소(12)와 칼럼 처리부(14) 및 수평 구동부(15)가, 수직 신호선(19)에 의해 접속되어 있다.
화소(12)는, 광전 변환부(21), 전송 트랜지스터(22), FD(Floating Diffusion : 플로팅 디퓨전)(23), 증폭 트랜지스터(24), 선택 트랜지스터(25) 및 리셋 트랜지스터(26)를 구비하여 구성된다. 또한, 도 1에서는, 고체 촬상 소자(11)에서 행렬형상으로 배치된 복수의 화소(12) 중의 일부(2행×3열)의 화소(12)만이 도시되어 있다.
수직 구동부(13)는, 전원선(16)을 통하여 전원 전압(VDD)을 화소(12)에 공급한다. 또한, 수직 구동부(13)는, 전송 신호(TRG)를 적어도 판독 타이밍이 다른 화소(12)의 행마다 수평 신호선(17)을 통하여 공급한다. 전송 신호(TRG)는 화소열위의 화소(12) 중의 하나에서 각각 이용되는 전송 트랜지스터(22)를 구동시키는 구동 신호를 공급한다. 즉, 수직 구동부(13)는, 전송 트랜지스터(22)에 의하여 수행하는 동작을 제어하기 위해 전송 트랜지스터(22)에 전송 신호(TRG)를 공급한다. 또한, 수직 구동부(13)는, 도 1에 도시하지 않은 수평 신호선을 통하여, 선택 트랜지스터(25)의 구동을 제어하는 선택 신호(SEL)를 송신한다. 또한, 수직 구동부(13)는, 리셋 트랜지스터(26)의 구동을 제어하기 위해 도 1에 도시하지 않은 수평 신호선을 통하여 리셋 신호(RST)를 송신한다. 또한, 수직 구동부(13)는, 대향 전극 전원선(18)을 통하여, 대향 전극에 인가하는 전압을 제어한다. 대향 전극은 도 2에 도시하는 대향 전극(36)이다.)
칼럼 처리부(14)는, 수직 신호선(19)에서의 화소(12)에 의하여 나타난 화소 신호로부터 신호 레벨을 추출하기 위해서 CDS(Correlated Double Sampling : 상관 2중 샘플링) 동작을 수행하고, 화소(12)에 대한 화소 데이터로써 수평 구동부(15)에 신호 레벨을 출력한다.
수평 구동부(15)는, 칼럼 처리부(14)에, 순차적으로, 소정의 타이밍에서, 수평 구동부(15)에 화소 데이터를 출력시키는 칼럼 처리부(14)를 구동시키기 위한 신호를 공급하고, 칼럼 처리부(14)로부터 받은 화소 데이터를, 도 1에 도시하지 않은 화상 처리 회로에 출력시킨다.
광전 변환부(21)는, 광전 변환부(21)에 입사한 광량에 상응하는 양의 전하를 발생하는 포토 다이오드이다. 포토 다이오드의 애노드가 대향 전극 전원선(18)에 접속되고, 포토 다이오드의 캐소드가 전송 트랜지스터(22)에 접속되어 있다.
전송 트랜지스터(22)는, 수평 신호선(17)을 통하여 전송 트랜지스터(22)에 공급되는 전송 신호(TRG)에 따라, 광전 변환부(21)에서 발생한 전하를 FD(23)에 전송한다. FD(23)는, 전송 트랜지스터(22)로부터 FD(23)에 전송된 전하를 축적하는 전하 축적 영역이다. FD(23)에 축적된 전하의 양에 따른 전위가, 증폭 트랜지스터(24)의 게이트 전극에 인가된다. 증폭 트랜지스터(24)는, FD(23)에 축적되어 있는 전하의 양에 상당하는 전위를 전하의 양에 응한 전압을 갖는 화소 신호로 변환하고, 선택 트랜지스터(25)를 거쳐 수직 신호선에 화소 신호를 출력한다.
선택 트랜지스터(25)는, 도 1에 도시하지 않은 수평 신호선을 통하여 선택 트랜지스터(25)에 공급되는 선택 신호(SEL)에 따라, 증폭 트랜지스터(24)로부터 받은 화소 신호를, 수직 신호선(19)에 출력한다. 리셋 트랜지스터(26)는, 도시하지 않은 수평 신호선을 통하여 리셋 트랜지스터(26)에 공급되는 리셋 신호(RST)에 따라, FD(23)를 리셋하기 위해서, FD(23)에 축적되어 있는 전하를 FD(23)로부터 전원선(16)에 방전한다.
도 2는, 도 1의 고체 촬상 소자(11)의 화소 어레이 부분의 수직 방향에 따른(수직 신호선(19)에 따른 방향의) 단면 구조를 도시하는 단면도이다. 도 2에는, 적층형의 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서의 구성을 채용한 고체 촬상 소자(11)의 구성례가 도시되어 있다.
도 2에 도시하는 바와 같이, 고체 촬상 소자(11)는, 실리콘층(31a) 및 산화막(31b)으로 이루어지는 실리콘 기판(31)에 형성되어 있고, 도 2에서 윗측을 향하는 면(이하, 윗면이라고 칭한다)에 촬상광이 조사된다.
고체 촬상 소자(11)에서는, 화소(12)마다, 실리콘층(31a)의 윗면측에, FD(23) 및 전하 축적 영역(32)이 매입되어 있고, FD(23) 및 전하 축적 영역(32)의 사이에 전송 트랜지스터(22)가 형성되어 있다. 또한, 고체 촬상 소자(11)에서는, 화소(12)마다, 산화막(31b)을 관통하도록 접속부(33)가 형성되어 있다. 또한, 고체 촬상 소자(11)에서는, 화소(12)마다, 산화막(31b)의 윗면부터 차례로, 광전 변환부(21)를 구성하는 화소 전극(34), 광전 변환막(35) 및 대향 전극(36)이 적층되어 있다.
전하 축적 영역(32)은, 접속부(33)를 통하여 화소 전극(34)에 접속되어 있고, 광전 변환막(35)에서 발생한 전하를 축적한다. 접속부(33)는, 전하 축적 영역(32)과 화소 전극(34)을 접속한다.
화소 전극(34)은, 실리콘 기판(31)상에 적층되어 있고, 광전 변환막(35)과 접속부(33)를 접속하기 위한 전극이다. 광전 변환막(35)은, 화소 전극(34)상에 적층되어 있고, 수광한 광을 전하로 변환한다. 대향 전극(36)은, 광전 변환막(35)상에 적층되어 있고, 도 1의 대향 전극 전원선(18)을 통하여 수직 구동부(13)로부터 소정의 전압이 공급된다.
여기서, 고체 촬상 소자(11)에서는, 수직 구동부(13)는, 모든 화소의 행에 대한 화소(12)로부터의 화소 신호의 판독을 제어하고 있고, 대향 전극(36)은, 적어도 판독 타이밍이 다른 화소(12)끼리에서 서로 분리되도록 형성되어 있다. 즉, 도 2에 도시하는 바와 같이, 화소(12)의 특정 행에 대한 대향 전극(36)은, 화소(12)의 다른 행에 대한 대향 전극(36)과 분리되어 있다.
도 3은, 화소(12)의 구성례를 도시하는 단면도이다.
도 3에 도시하는 바와 같이, 화소(12)에서는, 실리콘층(31a)의 윗면측에, FD(23), 전하 축적 영역(32), 확산층(41 내지 43)이 매입되어 있다. 또한, 화소(12)에서는, 접속부(33)를 통하여, 광전 변환부(21)가 전하 축적 영역(32)에 접속되어 있고, 전하 축적 영역(32)과 FD(23) 사이의 위치에 전송 트랜지스터(22)가 형성되어 있다.
또한, 화소(12)에서는, FD(23)와 확산층(43) 사이에 리셋 트랜지스터(26)가 형성되고, 확산층(43)과 확산층(41) 사이에 증폭 트랜지스터(24)가 형성되고, 확산층(41)과 확산층(42) 사이에 선택 트랜지스터(25)가 형성되어 있다. 그리고, 확산층(43)에 전원선(16)이 접속되고, 확산층(42)에 수직 신호선(19)가 접속되어 있다.
다음에, 이와 같이 구성되어 있는 화소(12)의 구동 방법에 관해, 도 4를 참조하여 설명한다.
도 4에는, 화소(12)의 구동 타이밍과 광전 변환막(35)을 끼우는 전극인 화소 전극(34) 및 대향 전극(36)의 전위 변화가 도시되어 있다. 또한, 전하 축적 영역(32)은, 접속부(33)를 통하여 화소 전극(34)과 접속되어 있기 때문에, 화소 전극(34)과 등전위가 된다. 또한, 이하에서는, 광전 변환 신호로서 전자를 이용한 경우에 관해 설명을 행하지만, 홀을 이용한 경우에 관해서는 전위를 역극성으로 함으로써 설명된다.
또한, 상술한 바와 같이, 수직 구동부(13)는, 대향 전극 전원선(18)을 통하여 대향 전극(36)에 인가하는 전압을 제어한다. 통상시(후술하는 타이밍(T3) 이외의 기간)에서, 접속부(33)는 대향 전극(36)을 화소 전극(34)보다도 낮은 전위(예를 들면, 0V)로 지속시킨다.
우선, 수직 구동부(13)는, 타이밍(T1)에서, 전송 신호(TRG) 및 리셋 신호(RST)를 온 상태로 하여, FD(23)를 통하여, 전원선(16)의 전원 전압(VDD)에 의해 전하 축적 영역(32)을 리셋한다. 즉, 수직 구동부(13)는, 전송 신호(TRG) 및 리셋 신호(RST)를 온 상태로 하고, 리셋 트랜지스터(26) 및 전송 트랜지스터(22)를 각각 턴온한다. 전송 트랜지스터(22)가 턴온되면, 전송 트랜지스터(22)의 턴온에 의하여 전하 축적 영역(32)에 축적되어 있던 전하가, FD(23)를 통하여 전원선(16)에 배출된다. 또한, 이때, 전하 축적 영역(32)의 리셋 레벨은, 포텐셜 설계에 의해 변동하지만, 여기서는, 한 예로서, 1.5V로 한다.
그리고, 타이밍(T1)이 경과하고, 수직 구동부(13)는, 전송 신호(TRG) 및 리셋 신호(RST)를 오프 상태로 한다. 수직 구동부(13)가, 전송 신호(TRG) 및 리셋 신호(RST)를 오프 상태로 한 시점에서, 광전 변환부(21)의 노광 기간이 시작된다. 광전 변환부(21)의 노광 기간 중에, 광전 변환막(35)에서 발생한 전하가 전하 축적 영역(32)에 축적됨에 따라서 전하 축적 영역(32)의 전위가 저하된다. 광전 변환부(21)의 노광 기간이 종료되는 시점에서, 전하 축적 영역(32)의 전위는, 예를 들면, 1V가 된다.
또한, 수직 구동부(13)는, 광전 변환부(21)의 노광 기간중에, 선택 신호(SEL)를 온 상태로 한다. 선택 신호(SEL)를 온 상태로 할 때, 리셋 신호(RST)를 온 상태로 하고, 리셋 상태에서 FD(23)의 전위가 판독된다. 이후, 수직 구동부(13)는, 타이밍(T2)에서 전송 신호(TRG)를 온 상태로 하고, 노광 기간이 종료되고, 전하 축적 영역(32)에 축적되어 있던 전하가 FD(23)에 전송된다. 따라서, 선택 신호(SEL)가 온 상태로 유지되기 때문에, 노광 기간 중에 축적된 전하에 응한 FD(23)의 전위가 판독된다. 또한, 전하 축적 영역(32)에서 축적된 전하는 FD(23)로 전송되기 때문에, 전하 축적 영역(32)의 전위는 재차 리셋 레벨이 된다.
그리고, 타이밍(T2)이 경과한 직후, 수직 구동부(13)는, 타이밍(T3)에서, 대향 전극 전원선(18)을 통하여, 화소 전극(34)의 리셋 레벨보다도 높은 전위(예를 들면, 2.7V)를 대향 전극(36)에 인가한다.
이에 의해, 광전 변환막(35)에는 노광 기간 중에 인가된 전압 방향과 역방향의 전위가 인가되기 때문에, 노광 기간 중에 인가된 전압에 의해 광전 변환막(35)의 내부에 발생한 전하 트랩이 소거(방출)된다. 즉, 종래의 고체 촬상 소자에서는, 광전 변환막에 항상 같은 방향의 전계가 주어지고 있고, 광전 변환막의 내부에서 트랩이 증가하여 감으로써, 특성 열화가 가속하고 있었다. 그러나, 고체 촬상 소자(11)에서는, 광전 변환막(35)의 내부에서 전하 트랩이 축적되는 것을 회피할 수 있다.
이와 같이, 고체 촬상 소자(11)는 광전 변환막(35)에 전하 트랩이 축적하는 것이 회피되게 된다. 따라서, 종래의 고체 활상 소자의 경우, 광전 변환막(35)에서의 전하 트랩에 수반하는 열화를 억제할 수 있다.
또한, 고체 촬상 소자(11)에서는, 타이밍(T2)의 직후의 타이밍(T3)에서 광전 변환막(35)에 노광 기간 중에 인가된 전압의 방향과 역방향의 전위를 인가함으로써, 타이밍(T3)에서 인가되는 전압이, 고체 촬상 소자(11)가 갖는 복수의 화소(12)에서 개략 동일하게 된다. 즉, 타이밍(T2)의 직후에 타이밍(T3)을 마련함에 의해, 고체 촬상 소자(11)가 갖는 복수의 화소(12)마다, 역바이어스의 전압에 편차가 발생하는 것을 회피할 수 있다.
예를 들면, 타이밍(T2)의 직후의 타이밍(T3)에서, 수직 구동부(13)는, 광전 변환부(35)에 노광 기간중에 인가된 전압의 방향과 역방향의 전위를 인가한다. 또한, 이 경우, 타이밍(T2)으로부터 떨어진 시점인 타이밍(T3)으로 한 경우에도, 고체 촬상 소자는(11) 광전 변환막(35)에 전하 트랩이 축적되는 것을 회피할 수 있다. 그렇지만, 타이밍(T2)으로부터 떨어진 시점인 타이밍(T3)으로 한 경우에도, 타이밍(T2) 후에 있어서의 광전 변환에 의해 화소(12)마다 전하의 축적량이 다르다. 따라서, 역바이어스의 전압에 편차가 발생하기 때문에, 광전 변환막(35)에서 전하 트랩이 소거되는 정도가, 화소(12)마다 다르게 된다. 그 결과, 화소(12)마다의 특성도 다르게 된다고 상정된다.
이에 대해, 고체 촬상 소자(11)에서는, 역바이어스의 전압에 편차가 발생하는 일이 없고, 각각의 화소(12)에서 같은 정도로 전하 트랩을 소거할 수 있다. 따라서, 화소(12)마다 특성이 다르게 되는 것을 회피할 수 있다. 물론, 전하 트랩을 소거한다는 점에 관해서는, 타이밍(T3)은, 타이밍(T2)의 직후로 한정되는 것이 아니다. 상술한 바와 같이, 타이밍(T3)은 수직 구동부(13)가 광전 변환막(35)에 노광 기간 중에 인가된 전압의 방향과 역방향의 전위를 인가하는 타이밍이다.
또한, 예를 들면, 실리콘 기판(31)의 위에 광전 변환막(35)이 적층된 구성의 적층형 이미지 센서에서는, 배선을 형성하는 공정의 후에 광전 변환막(35)을 형성하는 공정이 행하여진다. 이 때문에, 광전 변환막(35)의 프로세스 온도의 제약으로부터, 광전 변환막(35)에는, 저온에서 성막된 비결정질 반도체, 다결정 반도체, 또는 유기막 등이 채용되게 된다. 이와 같은 재질이 채용된 광전 변환막(35)은, 그 내부에 결함이 많아지기 때문에, 동작중에 전하 트랩에 의한 특성 변동이 발생하기 쉽고, 신뢰성이 저하되는 일이 있다.
따라서 이와 같은 재질이 채용된 광전 변환막(35)을 갖는 고체 촬상 소자(11)에서, 도 4를 참조하여 설명한 바와 같은 구동 방법으로 구동함에 의해, 보다 유효한 효과를 얻을 수 있다. 즉, 전하 트랩에 의한 열화가 발생하기 쉬운 광전 변환막(35)에서, 그 중부의 전하 트랩을 배출하여, 열화를 억제하는 것은 매우 유익하다.
또한, 이 구동 방법에서는, 전송 트랜지스터(22)가 오프인 상태(즉, 화소 전극(34)가 플로팅인 상태)에서, 수직 구동부(13)는 노광 기간 중에 인가된 전압의 방향과 역방향의 전위를 광전 변환막(35)에 인가하기 때문에, 광전 변환막(35)의 내부에서 트랩된 전하를 유효하게 인발(引拔)할 수 있다.
다음에, 도 5는, 화소(12)의 변형례를 도시하는 단면도이다.
도 5에 도시되어 있는 화소(12')는, 광전 변환부(21), 전송 트랜지스터(22), FD(23), 증폭 트랜지스터(24), 선택 트랜지스터(25), 리셋 트랜지스터(26), 전하 축적 영역(32), 접속부(33), 및 확산층(41 내지 43)을 구비하여 구성되는 점에서, 도 3의 화소(12)와 공통되어 있다. 따라서, 이들의 공통되는 광전 변환부(21), 전송 트랜지스터(22), FD(23), 증폭 트랜지스터(24), 선택 트랜지스터(25), 리셋 트랜지스터(26), 전하 축적 영역(32), 접속부(33), 및 확산층(41 내지 43)에 관한 상세한 설명은 생략한다.
그러나, 도 5에서 도시하는 화소(12')의 구성은, 콘택트 영역(51) 및 전위 장벽부(52)를 구비하고, 콘택트 영역(51)에 접속부(33)를 통하여 광전 변환부(21)가 접속되어 있는 점에서, 도 3의 화소(12)와 다른 구성으로 되어 있다.
콘택트 영역(51)은, 예를 들면, 전하 축적 영역(32)보다도 n형의 불순물 농도가 높은 영역(예를 들면, 전하 축적 영역(32)은 N-의 영역이고, 콘택트 영역(51)은 N+의 영역)이다. 반면에, 전위 장벽부(52)는, 전하 축적 영역(32)보다도 n형의 불순물 농도가 낮은 영역(예를 들면, N--의 영역)이다.
따라서, 도 5의 하측에 도시하는 포텐셜도와 같이, 콘택트 영역(51)과 전하 축적 영역(32) 사이의 위치에는, 전위 장벽부(52)에 의해 소정의 전위(콘택트 영역(51) 및 전하 축적 영역(32)보다도 높은 전위)의 전위 장벽이 형성된다. 이에 의해, 광전 변환부(21)로부터 접속부(33)를 통하여 콘택트 영역(51)에 전하가 전송되어 축적되는 전하는, 전위 장벽부(52)에 의한 전위 장벽을 초과한 부분만, 콘택트 영역(51)으로부터 전하 축적 영역(32)에 넘쳐 나오게 된다.
이와 같이, 화소(12')에는, 콘택트 영역(51)과 전하 축적 영역(32) 사이의 위치에 전위 장벽부(52)를 마련함에 의해, 콘택트 영역(51)은, 전위 장벽부(52)에 의해 정해지는 일정한 전위에 항상 유지되도록 구성된다. 그리고, 전위 장벽부(52)에 의하여 발생한 전위 장벽을 타고넘은 전하가, 전하 축적 영역(32)에 축적되고, 화소 신호로서 판독된다.
도 6을 참조하여, 화소(12')의 제 1의 구동 방법에 관해 설명한다.
도 6에는, 화소(12')의 구동 타이밍과 광전 변환막(35)을 끼우는 전극인 화소 전극(34) 및 대향 전극(36)의 전위 변화가 도시되어 있다.
이 화소(12')에서, 화소 전극(34)은, 접속부(33)를 통하여 콘택트 영역(51)에 접속되어 있기 때문에, 화소 전극(34)에 나타나는 전위의 레벨은, 콘택트 영역(51)에 나타나는 전위의 레벨과 동일하게 된다. 그리고, 콘택트 영역(51)에 나타나는 전위는, 전위 장벽부(52)에 의해 정해지는 일정한 전위로 항상 유지되어 있기 때문에, 화소 전극(34)에 나타나는 전위도 항상 일정한 레벨(예를 들면, 0.5V)로 되어 있다. 그리고, 통상시에 있어서, 대향 전극(36)에는, 콘택트 영역(51)보다도 낮은 전위(예를 들면, 0V)가 인가되어 있다.
우선, 수직 구동부(13)는, 도 4의 구동 타이밍과 마찬가지로, 타이밍(T1)에서, 전송 신호(TRG) 및 리셋 신호(RST)를 온 상태로 하여, FD(23)를 통하여 전원선(16)에 나타나는 전원 전압(VDD)에의 전하 축적 영역(32)을 리셋한다. 이때, 전하 축적 영역(32)과 콘택트 영역(51) 사이에 전위 장벽부(52)에 의해 형성된 전위 장벽이 있기 때문에, 도 4의 전위 변화와는 달리, 콘택트 영역(51)의 전위는 일정하다.
그리고, 타이밍(T1)이 경과하고, 수직 구동부(13)는 전송 신호(TRG) 및 리셋 신호(RST)를 오프 상태로 하고, 광전 변환부(21)의 노광 기간이 시작된다. 광전 변환부(21)의 노광 기간 중에, 광전 변환막(35)에서 발생한 전하가 접속부(33)를 통하여 콘택트 영역(51)에 공급되지만, 그 전하는, 전위 장벽부(52)에 의해 형성된 전위 장벽을 타고넘어 전하 축적 영역(32)에 축적된다.
그 후, 도 4의 구동 타이밍과 마찬가지로, 리셋 상태의 FD(23)의 전위가 판독되고, 타이밍(T2)에서 노광 기간이 종료된다. 노광 기간이 종료될 때, 전하 축적 영역(32)에 축적되어 있던 전하가 FD(23)에 전송된다.
그리고, 타이밍(T2)이 경과한 직후, 수직 구동부(13)는, 타이밍(T3)에서, 대향 전극 전원선(18)을 통하여, 콘택트 영역(51)보다도 높은 전위(예를 들면, 1.5V)를 대향 전극(36)에 인가한다. 이에 의해, 화소(12')에서는, 광전 변환막(35)에는 노광 기간 중에 인가된 전압의 방향과 역방향의 전위가 인가되기 때문에, 노광 기간중에 인가된 전압에 의해 광전 변환막(35)의 내부에 발생한 전하 트랩이 소거된다. 따라서, 고체 촬상 소자(11)는 광전 변환막(35)에 전하 트랩이 축적되는 것이 회피되고, 전하 트랩의 축적에 수반하는 광전 변환막(35)의 열화를 억제할 수 있다.
또한, 화소(12')에서는, 콘택트 영역(51)의 전위가 일정한 레벨로 유지된다. 따라서, 타이밍(T3)에서 광전 변환막(35)에 노광 기간 중에 인가된 전압의 방향과 역방향의 전위를 인가한 때에, 고체 촬상 소자(11)가 갖는 복수의 화소(12')의 전부에서, 전위차가 개략 동일하게 된다. 이에 의해, 고체 촬상 소자(11)가 갖는 모든 화소(12')에서, 같은 정도로 전하 트랩을 소거할 수 있다. 따라서, 고체 촬상 소자(11)의 특성이 화소(12')마다 다른 것을 회피할 수 있다.
다음에, 도 7을 참조하여, 화소(12')의 제 2의 구동 방법에 관해 설명한다.
화소(12')의 제 2의 구동 방법은, 노광 기간 중에 있어서, 콘택트 영역(51)보다도 낮은 전위(예를 들면, 0V)가 대향 전극(36)에 인가되고, 타이밍(T3)에서, 콘택트 영역(51)보다도 높은 전위(예를 들면, 1.5V)가 대향 전극(36)에 인가되는 점에서, 도 6을 참조하여 설명한 제 1의 구동 방법과 마찬가지이다.
단, 화소(12')의 제 2의 구동 방법에서는, 노광 기간이 시작될 때까지 및 타이밍(T3)의 경과 후에 있어서, 콘택트 영역(51)과 등전위(예를 들면, 0.5V)가 대향 전극(36)에 인가되는 점에서, 화소(12')의 제 1의 구동 방법과 다르다.
이와 같이, 화소(12')의 제 2의 구동 방법에서는, 콘택트 영역(51)과 대향 전극(36)이 등전위인 기간에서, 광전 변환막(35)은 전위차가 없는 상태가 되기 때문에, 상술한 제 1의 구동 방법보다도, 광전 변환막(35)에 전압이 인가되는 기간이 단축되게 된다. 이에 의해, 광전 변환막(35)에 전압이 인가되는 기간이 긴 경우와 비교하여, 광전 변환막(35)의 열화를 억제할 수 있다. 또한, 이 기간에서, 콘택트 영역(51)과 대향 전극(36)은, 완전히 동등한 전위일 필요는 없고, 개략 등전위라면 효과를 얻을 수 있다.
도 8은, 고체 촬상 소자(11A)에서 본 발명의 제 2의 실시의 형태에 관해, 화소 어레이 부분의 수직 방향에 따른 단면 구조의 구성례를 도시하는 단면도이다.
도 8의 고체 촬상 소자(11A)는, 전송 트랜지스터(22), FD(23), 전하 축적 영역(32), 접속부(33) 및 화소 전극(34)이 형성되어 있는 점에서, 도 2의 고체 촬상 소자(11)와 마찬가지로 구성되어 있다. 이하, 전송 트랜지스터(22), FD(23), 전하 축적 영역(32), 접속부(33) 및 화소 전극(34)에 관한 상세한 설명은 생략한다.
그러나, 도 8의 고체 촬상 소자(11A)는, 광전 변환막(35') 및 대향 전극(36')을 구비하는 점에서, 도 2의 고체 촬상 소자(11)와 다른 구성으로 되어 있다. 즉, 도 2의 고체 촬상 소자(11)에서는, 광전 변환막(35) 및 대향 전극(36)은, 화소(12)의 행마다 분리되어 구성되어 있다. 이에 대해, 도 8의 고체 촬상 소자(11A)에서는, 광전 변환막(35') 및 대향 전극(36')이, 화소(12)가 배치된 영역 전체에서 연속한 구성(화소(12)의 행마다 분리되지 않은 구성)으로 되어 있다.
이와 같은 구성에 의해, 고체 촬상 소자(11A)에서는, 대향 전극(36')은, 화소(12)의 행마다 독립하여 있지 않고, 영역 전체에서 전기적으로 접속된 상태로 되어 있고, 모든 화소(12)에서 등전위가 된다.
도 9에는, 본 발명의 제 2의 실시의 형태에 관한 고체 촬상 소자(11A)의 회로도가 도시되어 있다.
도 9에 도시하는 바와 같이, 고체 촬상 소자(11A)에서는, 화소(12)의 행마다 배설된 대향 전극 전원선(18)이, 대향 전극 전원선(18')에 의해 전기적으로 접속되어 있는 점에서, 도 1의 고체 촬상 소자(11)와 다른 구성으로 되어 있다. 또한, 고체 촬상 소자(11A)에서는, 리셋 트랜지스터(26)와 증폭 트랜지스터(24)에서 전원 계통이 나뉘어져 있고, 리셋 트랜지스터(26)에는 전원선(16-1)이 접속되고, 증폭 트랜지스터(24)에는 전원선(16-2)이 접속되어 있다. 그리고, 후술하는 도 10에서 설명하는 바와 같이, 리셋 트랜지스터(26)에 공급되는 전원 전압(VDD)은, 소정의 타이밍에 마이너스의 전위가 된다. 또한, 증폭 트랜지스터(24)에는, 고정된 전원 전압(VDD)(예를 들면, 2.7V)이 공급된다. 그리고, 고체 촬상 소자(11A)의 다른 구성은, 고체 촬상 소자(11)와 마찬가지이다.
이와 같이 구성되어 있는 고체 촬상 소자(11A)는, 예를 들면, 도 4를 참조하여 설명한 바와 같이, 화소(12)의 행마다 다른 전위를 인가할 수가 없고, 고체 촬상 소자(11)와는 다른 구동 방법에 의해 구동된다.
도 10을 참조하여, 본 발명의 제 2의 실시의 형태에 관한 고체 촬상 소자(11A)의 화소(12)의 구동 방법에 관해 설명한다.
도 10에는, 고체 촬상 소자(11A)의 화소(12)의 구동 타이밍과, 광전 변환막(35')을 끼우는 전극인 화소 전극(34) 및 대향 전극(36')의 전위 변화가 도시되어 있다.
도 10에 도시하는 바와 같이, 고체 촬상 소자(11A)에서는, 대향 전극(36')의 전위는, 항상 일정 전위(예를 들면, 0V)로 유지되어 있다.
우선, 수직 구동부(13)는, 타이밍(T1)에서, 전송 신호(TRG) 및 리셋 신호(RST)를 온 상태로 함과 함께, 전원선(16-1)을 통하여 화소(12)에 공급하는 전원 전압(VDD)을, 대향 전극(36')의 전위보다도 저전위로 한다. 예를 들면, 수직 구동부(13)는, 통상시에 있어서 +2.7V였던 전원 전압(VDD)을, 타이밍(T1)의 동안만 -1.0V로 한다.
이와 같이, 타이밍(T1)에서, 리셋 트랜지스터(26) 및 전송 트랜지스터(22)가 온 상태로 됨으로써, FD(23)를 통하여, 전하 축적 영역(32)은, 대향 전극(36')의 전위보다도 저전위인 전원 전압(VDD)에 접속된다. 그리고, 화소 전극(34)의 전위는, 전하 축적 영역(32)과 동전위이기 때문에, 화소 전극(34)의 전위는, 대향 전극(36')의 전위보다도 저전위가 된다. 따라서, 광전 변환막(35')에서의 바이어스 방향은, 대향 전극(36')으로 전자가 빠지는 방향이 된다.
또한, 이때에는, 실리콘 기판(31)의 전하 축적 영역(32)에는, 전원선(16-1)을 통하여 전자가 주입되기 때문에, 전하 축적 영역(32)에 전자가 축적되는 상태가 된다.
타이밍(T1)이 경과한 후, 수직 구동부(13)는, 타이밍(T2)에서, 전송 신호(TRG) 및 리셋 신호(RST)를 재차 온 상태로 한다. 이때, 전원 전압(VDD)은, 대향 전극(36')의 전위보다도 고전위이기 때문에, 타이밍(T1)에서 전하 축적 영역(32)에 주입된 전자가, 리셋 트랜지스터(26), FD(23) 및 전송 트랜지스터(22)를 통하여, 전원 전압(VDD)으로 배출된다. 즉, 전하 축적 영역(32)에 축적되어 있던 전하가 리셋된다.
그 후, 타이밍(T2)이 종료된 시점에서 노광 기간이 시작되고, 광전 변환막(35)에서 발생한 전하가 전하 축적 영역(32)에 축적됨에 따라서 전하 축적 영역(32)의 전위가 저하된다. 또한, 수직 구동부(13)는, 선택 신호(SEL)를 온 상태로 하고, 그동안에, 리셋 신호(RST)를 온 상태로 함으로써, 리셋 상태의 FD(23)의 전위가 판독된다.
그리고, 타이밍(T3)에서, 수직 구동부(13)가 전송 신호(TRG)를 온 상태로 함으로써 노광 기간이 종료된다. 노광 기간이 종료되면, 전하 축적 영역(32)에 축적되어 있던 전하가 FD(23)에 전송되고, 전하 축적 영역(32)의 전위, 즉, 화소 전극(34)의 전위가 재차 리셋 레벨이 된다.
이하, 마찬가지로, 다음의 타이밍(T1)에서, 수직 구동부(13)에 의해서 다음 프레임에서 전송 신호(TRG) 및 리셋 신호(RST)를 온 상태로 하고, 또한, 전원선(16-1)을 통하여 공급하는 전원 전압(VDD)을 대향 전극(36')의 전위보다도 저전위로 하는 처리가 행하여진다.
이와 같이, 고체 촬상 소자(11A)에서는, 노광 기간 이외의 소정의 타이밍에서, 노광 기간에 광전 변환막(35')에 인가된 전압과 역방향의 바이어스가 광전 변환막(35')에 인가된다. 도 10의 예에서는, 노광 기간 이외의 소정의 타이밍은 전하 축적 영역(32)을 리셋한 타이밍(T2)의 직전의 타이밍(T1)이다. 동일한 방법으로, 노광 기간 이외의 소정의 타이밍에서, 노광 기간에 광전 변환막(35')에 인가된 전압과 역방향의 바이어스가 광전 변환막(35')에 인가되기 때문에, 이전의 노광 기간 중에 인가된 전압에 의해 광전 변환막(35')의 내부에서 발생한 전하 트랩을 소거할 수 있다. 따라서, 전하 트랩의 축적에 수반하는 광전 변환막(35')의 열화를 억제할 수 있다.
도 11은, 본 발명의 제 3의 실시의 형태에 관한 고체 촬상 소자(11B)의 구성례를 도시하는 회로도이다.
도 11에 도시하는 바와 같이, 고체 촬상 소자(11B)에서, 하나의 화소(12B)는, 광전 변환부(21-1), 광전 변환부(21-2), 전송 트랜지스터(22-1), 전송 트랜지스터(22-2), FD(23), 증폭 트랜지스터(24), 선택 트랜지스터(25) 및 리셋 트랜지스터(26)를 포함하는 공유부로서 제공되도록 구성되어 있다. 각각의 광전 변환부(21-1 및 21-2)는 광전 변환막(35)으로서 포함되지만, 각각의 전송 트랜지스터(22-1) 및 전송 트랜지스터(22-2)는 전송 트래랜지스터(22)로 기능한다. 그러나, FD(23), 증폭 트랜지스터(24), 선택 트랜지스터(25) 및 리셋 트랜지스터(26)는 화소(12B) 양쪽에 공통된 각각 공유의 구성이다.
또한, 도 2에 도시하는 고체 촬상 소자(11)와 마찬가지로, 적어도 판독 타이밍이 다른 하나의 화소(12)에 형성된 대향 전극은(36) 서로 분리되어 있는 것과 같은 방법으로 각 화소(12)에 대해서 대향 전극(36)이 형성되어 있다. 즉, 도 2에서 도시한 바와 같이, 화소(12)의 특정 행에 형성된 대향 전극(36)은 화소(12)의 다른 행에 형성된 대향 전극(36)과 분리된다. 따라서, 화소(12B)에서는, 판독 타이밍이 동일한 화소 행의 방향에 있는 복수의 광전 변환부(21) 및 화소 행의 방향에 있는 복수의 전송 트랜지스터(22)는 상기 설명한 바와 같이 공통 구성을 공유할 수 있다. 도 11에 도시한 화소(12B)에서는, 화소 행의 방향에 있는 광전 변환부(21)는 광전 변환부(21-1) 및 광전 변환부(21-2)이고, 또한 화소 행의 방향에 있는 전송 트랜지스터(22)는 전송 트랜지스터(22-1) 및 전송 트랜지스터(22-2)이다. 반면에, 공유된 공통 구성은 FD(23), 증폭 트랜지스터(24), 선택 트랜지스터(25) 및 리셋 트랜지스터(26)이다.
또한, 화소(12B)는, 광전 변환부(21-1 및 21-2)마다 전하 축적 영역(32)을 구비하고 있다. 또한, 도 5에 도시하는 화소(12')와 마찬가지로, 화소(12B)는, 광전 변환부(21-1 및 21-2)마다 콘택트 영역(51)과 전위 장벽부(52)를 또한 구비하여 구성된다.
다음에, 도 12를 참조하여, 화소(12B)를 구동하기 위한 구동 방법에 관해 설명한다.
우선, 고체 촬상 소자(11B)에서는, 화소(12B)의 노광 기간이 시작될 때까지, 및, 타이밍(T3)의 경과 후에 있어서, 콘택트 영역(51)과 등전위(예를 들면, 0.5V)가 대향 전극(36)에 인가되어 있다.
그리고, 타이밍(T1-1)에서, 수직 구동부(13)는, 전송 신호(TRG1) 및 리셋 신호(RST)를 온 상태로 하여, FD(23)를 통하여, 광전 변환부(21-1)의 전하 축적 영역(32)을 리셋한다. 이때, 광전 변환부(21-1)의 전하 축적 영역(32)과 콘택트 영역(51) 사이의 위치에 전위 장벽부(52)에 의하여 형성된 전위 장벽이 있기 때문에, 콘택트 영역(51)의 전위는 일정한다. 그리고, 타이밍(T1-1)이 경과하고, 전송 신호(TRG) 및 리셋 신호(RST)가 오프 상태로 된 시점에서, 광전 변환부(21-1)의 노광 기간이 시작된다.
또한, 타이밍(T1-2)에서, 수직 구동부(13)는, 전송 신호(TRG2) 및 리셋 신호(RST)를 온 상태로 하여, FD(23)를 통하여 광전 변환부(21-2)의 전하 축적 영역(32)을 리셋한다. 이때, 광전 변환부(21-2)의 전하 축적 영역(32)과 콘택트 영역(51) 사이의 위치에 전위 장벽부(52)에 의하여 형성된 전위 장벽이 있기 때문에, 콘택트 영역(51)의 전위는 일정한다. 그리고, 타이밍(T2-2)이 경과하고, 전송 신호(TRG2) 및 리셋 신호(RST)가 오프 상태로 된 시점에서, 광전 변환부(21-2)의 노광 기간이 시작된다.
그 후, 타이밍(T2-1)에서 광전 변환부(21-1)의 노광 기간이 종료되고, 수직 구동부(13)는, 전송 신호(TRG1)를 온 상태로 하여, 광전 변환부(21-1)의 전하 축적 영역(32)에 축적되어 있던 전하를 FD(23)에 전송한다. 또한, 타이밍(T2-2)에서 광전 변환부(21-2)의 노광 기간이 종료되고, 수직 구동부(13)는, 전송 신호(TRG2)를 온 상태로 하여, 광전 변환부(21-2)의 전하 축적 영역(32)에 축적되어 있던 전하를 FD(23)에 전송한다.
그리고, 타이밍(T2-2)이 경과한 직후, 수직 구동부(13)는, 타이밍(T3)에서, 대향 전극 전원선(18)을 통하여, 콘택트 영역(51)보다도 높은 전위(예를 들면, 1.5V)를 대향 전극(36)에 인가한다. 이에 의해, 화소(12B)에서는, 광전 변환부(21-1 및 21-2)의 광전 변환막(35)에는 노광 기간 중에 광전 변환막(35)에 인가된 전압의 방향과 역방향의 전위가 인가된다. 따라서, 노광 기간 중에 광전 변환막(35)에 인가되는 전압에 의해, 광전 변환부(21-1 및 21-2)의 광전 변환막(35)의 내부에 발생한 전하 트랩이 소거되다. 따라서, 광전 변환부(21-1 및 21-2)의 광전 변환막(35)에 전하 트랩이 축적되는 것이 회피된다. 또한, 광전 변환막(35)에 전하 트랩의 축적에 의한 광전 변환막(35)의 열화를 억제할 수 있다.
이와 같이, 2개의 광전 변환부(21-1 및 21-2)를 공유하는 구성의 화소(12B)에서도, 광전 변환부(21-1 및 21-2)의 광전 변환막(35)의 열화를 억제할 수 있고, 광전 변환막(35)의 특성 변동을 억제하여, 광전 변환막(35)의 신뢰성을 향상할 수 있다.
여기서, 상술한 바와 같은 고체 촬상 소자는, 촬상 시스템, 촬상 기능을 구비하는 휴대 전화기 및 촬상 기능을 구비하는 다른 전자 기기에 적용할 수 있다. 촬상 시스템의 대표적인 예는 디지털 스틸 카메라 및 디지털 비디오 카메라이다.
도 13은, 전자 기기에 탑재되는 촬상 장치(101)의 구성례를 도시하는 블록도이다.
도 13에 도시하는 바와 같이, 촬상 장치(101)는, 광학계(102), 셔터부(103), 촬상 소자(104), 구동 회로(105), 신호 처리 회로(106), 모니터(107) 및 메모리(108)를 구비하여 구성되고, 촬상 장치(101)는 정지화상 및 동화상을 촬상 가능하다.
광학계(102)는, 하나 또는 복수의 렌즈를 갖고서 구성된다. 광학계(102)는, 피사체로부터의 화상 입사광을 셔터부(103)를 거쳐 촬상 소자(104)에 유도한다. 화상광을 수광하고, 촬상 소자(104)는 촬상 소자(104)의 수광면(센서부)에 피사체의 화상을 결상시킨다.
셔터부(103)는, 광학계(102) 및 촬상 소자(104)의 사이에 배치되고, 구동 회로(105)의 제어에 따라, 촬상 소자(104)에의 화상광이 광학계(102)로부터 촬상 소자(104)로 조사하는 기간 및 광학계(102)로부터 촬상 소자(104)로의 화상광의 전달을 차광하는 기간을 제어한다.
촬상 소자(104)로서는, 상술한 바와 같은 실시의 형태 및 변형례의 고체 촬상 소자의 어느 한쪽이 적용된다. 촬상 소자(104)에는, 셔터부(103)를 통하여 광학계(102)로부터 촬상 소자(104)에 전달되는 화상에 기초하여 수광면에 결상되는 화상에 따라, 일정 기간, 신호 전하가 축적된다. 그리고, 촬상 소자(104)에 축적된 신호 전하는, 구동 회로(105)로부터 촬상 소자(104)에 의해 공급되는 구동 신호(타이밍 신호)에 따라, 신호 처리 회로(106)로 전송된다.
구동 회로(105)는, 촬상 소자(104) 및 셔터부(103)에 구동 신호를 출력한다. 구동 신호는, 촬상 소자(104)에 의해 전하를 신호 처리 회로(106)에 전송하는 동작 및 셔터부(103)에 의해 셔터 동작을 제어한다.
신호 처리 회로(106)는, 촬상 소자(104)로부터 받은 신호 전하에 대해 각종의 신호 처리를 시행한다. 신호 처리 회로(106)는, 신호 처리 회로(106)에 의해 신호 처리를 시행함에 의해 얻어진 화상 데이터를 모니터(107)에 공급하고, 화상 데이터에 기초하여 화상을 표시한다. 신호 처리 회로(106)는, 화상 데이터를 메모리(108)에 데이터 기억(기록)용으로 공급한다.
이와 같이 구성되어 있는 촬상 장치(101)에서는, 촬상 소자(104)는, 상술한 바와 같은 광전 변환막을 포함하는 고체 촬상 소자이다. 따라서, 촬상 소자(104)의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은, 노광 기간 이외에서도 촬상 장치에 이용된 고체 촬상 소자(11)로 광이 조사되는 구성의 촬상 장치를 적용함으로써, 보다 유효한 효과를 얻을 수 있다. 특히, 상술한 바와 같이, 본 발명은 적층형 이미지 센서에서 매우 유익하다.
또한, 예를 들면, 롤링 셔터에 대응한 CIS(COMS Image Sensor)와 같은 고체 촬상 소자에서는, 화소 영역에 있는 모든 화소는 항상 노광 상태이고, 노광 기간중에 화소에 인가된 전압의 방향과 역방향의 바이어스를, 노광 기간 이외의 타이밍에 화소에 인가한 것이 곤란하였다. 그러나, 본 발명을 고체 활상 소자에 적용함으로써, 롤링 셔터 동작의 CMOS 이미지 센서에서도, 노광 기간중에 광전 변환막(35)에 인가된 전압의 방향과 역방향의 바이어스를, 노광 기간 이외의 타이밍에 광전 변환막(35)에 인가할 수 있다. 따라서, 광전 변환막(35)으로부터 전하 트랩을 방출할 수 있다. 또한, 노광 기간 이외의 기간에, 기계적인 셔터에 의해 촬상 장치의 고체 촬상 소자(11)가 차광되는 구성의 촬상 장치라도, 암전류 등에 의해 광전 변환막(35)에 전하 트랩이 축적하는 일다. 그러나, 상기 구성의 촬상 장치에 본 발명을 적용하여, 상술한 효과를 얻을 수 있다.
또한, 화소(12)는 도 1에 도시한 바와 같은 4개의 트랜지스터를 갖는 구성이다. 그러나, 선택 트랜지스터(25) 제외한 3개의 트랜지스터를 갖는 구성을 채용할 수 있다.
본 발명은, 실리콘 기판(31)상에 형성된 광전 변환부(21)의 광전 변환막(35)에서 생성된 캐리어를, 접속부(33)를 통하여, 실리콘 기판(31) 내에 형성된 전하 축적 영역(32)에 축적시키고, 전하 축적 영역(32)로부터의 판독 동작을 행하는 적층형의 CMOS 이미지 센서에 적용하는데 알맞다. 또한, 광전 변환막(35)의 재료는, 상술한 바와 같은 비결정질 반도체, 다결정 반도체(또는 화합물 반도체) 또는 유기막으로 한정되지 않는다.
또한, 본 발명에서의 고체 촬상 소자(11)의 구성은, 이면 조사형의 CMOS형 고체 촬상 소자나, 표면 조사형의 CMOS형 고체 촬상 소자 또는 CCD형 고체 촬상 소자에 채용할 수 있다. 또한, 본 발명은, 소자의 구조에 의존하지 않고 다른 고체 촬상 소자에 적용할 수 있다. 예를 들면, 본 발명은 종방향 분광형의 CMOS 이미지 센서에 적용할 수 있다. CMOS 이미지 센서는 실리콘 기판(31)의 깊이 방향으로 흡수하는 파장이 다른 광전 변환 영역을 포함한다.
또한, 본 발명의 범위는 이하와 같은 구성도 취할 수 있다.
1: 실리콘 기판상에 다른 화소에 형성된 화소 전극과 분리되어서 형성된 화소 전극과, 상기 화소 전극상에 형성된 광전 변환막과, 상기 광전 변환막상에 형성된 대향 전극을 가지며, 행렬형상으로 배치된 복수의 화소와,
적어도 판독 타이밍이 서로 다른 상기 화소의 행마다, 상기 화소의 노광 기간 이외의 소정의 타이밍에서, 상기 화소의 노광 기간중에 상기 광전 변환막에 인가되는 전위에 대해 역방향이 되는 전위를, 상기 광전 변환막에 인가하는 구동부를 구비하는 촬상 소자.
2: 상기 대향 전극은, 적어도 판독 타이밍이 서로 다른 상기 화소의 행마다, 인접하는 다른 대향 전극과 분리되어 형성되는 상기 1에 기재된 촬상 소자.
3: 상기 구동부는, 상기 화소의 노광 기간 이외의 소정의 타이밍에서, 상기 대향 전극에 인가하는 전위를, 상기 화소 전극의 리셋 레벨의 전위보다도 고전위로 하는 상기 2에 기재된 촬상 소자.
4: 상기 화소는, 상기 광전 변환막에 의해 얻어진 전하를 축적하는 전하 축적 영역과, 상기 화소 전극에 접속되는 콘택트 영역과, 상기 전하 축적 영역과 상기 콘택트 영역 사이에 마련되고, 소정의 전위의 전위 장벽을 형성하는 전위 장벽부를 또한 갖는 상기 1 내지 3의 어느 하나에 기재된 촬상 소자.
5: 상기 구동부는, 적어도 상기 화소의 노광 기간이 시작되기 전, 또한, 상기 소정의 타이밍 이후가 되는 기간에서, 상기 대향 전극에, 상기 화소 전극과 개략 등전위의 전압을 인가하는 상기 1 내지 4의 어느 하나에 기재된 촬상 소자.
6: 상기 화소는, 화소의 행방향으로 나열하는 복수의 상기 광전 변환막을 공유하여 구성되는 상기 1 내지 5의 어느 하나에 기재된 촬상 소자.
7: 상기 구동부는, 동일한 판독 타이밍을 갖는 화소를 포함하는 각각의 상기 화소의 행마다 배설되어 있는 전원선을 통하여, 각각의 화소에 공급되는 전원 전압을, 상기 화소의 노광 기간 이외의 소정의 타이밍에 상기 대향 전극의 전위보다도 저전위로 하는 상기 1에 기재된 촬상 소자.
또한, 본 발명의 실시의 형태는, 상술한 실시의 형태 및 변형례로 한정되는 것이 아니다. 본 발명의 요지를 일탈하지 않는 범위에서의 다른 변경 및 변형례이면, 여러 가지의 다른 변경 및 변형례가 가능하다.
본 발명은 공개된 일본 특허청에 2011년 6월 17일에 출원되어 우선권 주장된 일본 특허 출원 JP2011-135721과 관계된 주제를 포함하며, 이는 참조로서 전체 내용에 포함된다.
다양한 수정, 조합, 하위 조합 및 변경은 관련 기술분야의 기술자의 설계의 요구 및 첨부된 청구항과 그 균등물 범위 내에 있는 다른 요인에 의하여 발생할 수 있음을 이해해야 한다.
11 : 고체 촬상 소자
12 : 화소
13 : 수직 구동부
14 : 칼럼 처리부
15 : 수평 구동부
21 : 광전 변환부
22 : 전송 트랜지스터
23 : FD
24 : 증폭 트랜지스터
25 : 선택 트랜지스터
26 : 세트 트랜지스터
31 : 실리콘 기판
32 : 전하 축적 영역
33 : 접속부
34 : 화소 전극
35 : 광전 변환막
36 : 대향 전극
41 내지 43 : 확산층
51 : 콘택트 영역
52 : 전위 장벽부
12 : 화소
13 : 수직 구동부
14 : 칼럼 처리부
15 : 수평 구동부
21 : 광전 변환부
22 : 전송 트랜지스터
23 : FD
24 : 증폭 트랜지스터
25 : 선택 트랜지스터
26 : 세트 트랜지스터
31 : 실리콘 기판
32 : 전하 축적 영역
33 : 접속부
34 : 화소 전극
35 : 광전 변환막
36 : 대향 전극
41 내지 43 : 확산층
51 : 콘택트 영역
52 : 전위 장벽부
Claims (9)
- 실리콘 기판상에 다른 화소에 형성된 화소 전극과 분리되어서 형성된 화소 전극과, 상기 화소 전극상에 형성된 광전 변환막과, 상기 광전 변환막상에 형성된 대향 전극을 가지며, 행렬형상으로 배치된 복수의 화소와,
적어도 판독 타이밍이 서로 다른 상기 화소의 행마다, 상기 화소의 노광 기간 이외의 소정의 타이밍에서, 상기 화소의 노광 기간중에 상기 광전 변환막에 인가되는 전위에 대해 역방향이 되는 전위를, 상기 광전 변환막에 인가하는 구동부를 구비하는 촬상 소자. - 제 1항에 있어서,
상기 대향 전극은, 적어도 판독 타이밍이 서로 다른 상기 화소의 행마다, 인접하는 다른 대향 전극과 분리되어 형성되는 것을 특징으로 하는 촬상 소자. - 제 2항에 있어서,
상기 구동부는, 상기 화소의 노광 기간 이외의 소정의 타이밍에서, 상기 대향 전극에 인가하는 전위를, 상기 화소 전극의 리셋 레벨의 전위보다도 고전위로 하는 것을 특징으로 하는 촬상 소자. - 제 3항에 있어서,
상기 화소는, 상기 광전 변환막에 의해 얻어진 전하를 축적하는 전하 축적 영역과, 상기 화소 전극에 접속되는 콘택트 영역과, 상기 전하 축적 영역과 상기 콘택트 영역 사이에 마련되고, 소정의 전위의 전위 장벽을 형성하는 전위 장벽부를 더 구비하는 것을 특징으로 하는 촬상 소자. - 제 4항에 있어서,
상기 구동부는, 적어도 상기 화소의 노광 기간이 시작되기 전, 또한, 상기 소정의 타이밍 이후가 되는 기간에서, 상기 대향 전극에, 상기 화소 전극과 개략 등전위의 전압을 인가하는 것을 특징으로 하는 촬상 소자. - 제 1항에 있어서,
상기 화소는, 화소의 행방향으로 나열하는 복수의 상기 광전 변환막을 공유하여 구성되는 것을 특징으로 하는 촬상 소자. - 제 1항에 있어서,
상기 구동부는, 동일한 판독 타이밍을 갖는 화소를 포함하는 각각의 상기 화소의 행마다 배설되어 있는 전원선을 통하여, 각각의 화소에 공급되는 전원 전압을, 상기 화소의 노광 기간 이외의 소정의 타이밍에 상기 대향 전극의 전위보다도 저전위로 하는 것을 특징으로 하는 촬상 소자. - 실리콘 기판상에 다른 화소에 형성된 화소 전극과 분리되어서 형성된 화소 전극과, 상기 화소 전극상에 형성된 광전 변환막과, 상기 광전 변환막상에 형성된 대향 전극을 가지며, 행렬형상으로 배치된 복수의 화소를 구비하는 촬상 소자의 구동 방법으로서,
적어도 판독 타이밍이 서로 다른 상기 화소의 행마다, 상기 화소의 노광 기간 이외의 소정의 타이밍에서, 상기 화소의 노광 기간중에 상기 광전 변환막에 인가되는 전위에 대해 역방향이 되는 전위를 상기 광전 변환막에 인가하는 스텝을 포함하는 것을 특징으로 하는 구동 방법. - 실리콘 기판상에 다른 화소에 형성된 화소 전극과 분리되어서 형성된 화소 전극과, 상기 화소 전극상에 형성된 광전 변환막과, 상기 광전 변환막상에 형성된 대향 전극을 가지며, 행렬형상으로 배치된 복수의 화소와,
적어도 판독 타이밍이 다른 상기 화소의 행마다, 상기 화소의 노광 기간 이외의 소정의 타이밍에서, 상기 화소의 노광 기간중에 상기 광전 변환막에 인가되는 전위에 대해 역방향이 되는 전위를, 상기 광전 변환막에 인가하는 구동부를 갖는 촬상 소자를 구비하는 것을 특징으로 하는 전자 기기.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011135721A JP2013005297A (ja) | 2011-06-17 | 2011-06-17 | 撮像素子および駆動方法、並びに電子機器 |
| JPJP-P-2011-135721 | 2011-06-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120139553A true KR20120139553A (ko) | 2012-12-27 |
Family
ID=47336441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120061319A KR20120139553A (ko) | 2011-06-17 | 2012-06-08 | 촬상 소자 및 구동 방법 및 전자 기기 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8872087B2 (ko) |
| JP (1) | JP2013005297A (ko) |
| KR (1) | KR20120139553A (ko) |
| CN (1) | CN102833496A (ko) |
| TW (1) | TW201301493A (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6494207B2 (ja) * | 2014-07-31 | 2019-04-03 | キヤノン株式会社 | 光電変換装置、光電変換システム、光電変換装置の駆動方法 |
| JP6456127B2 (ja) * | 2014-12-09 | 2019-01-23 | キヤノン株式会社 | 放射線撮像装置および放射線撮像システム |
| US11728356B2 (en) * | 2015-05-14 | 2023-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion element and imaging device |
| CN107018289B (zh) * | 2016-01-22 | 2021-01-19 | 松下知识产权经营株式会社 | 摄像装置 |
| JP6920652B2 (ja) | 2017-02-03 | 2021-08-18 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| WO2021240998A1 (ja) * | 2020-05-26 | 2021-12-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3878575B2 (ja) * | 2003-04-28 | 2007-02-07 | 松下電器産業株式会社 | 固体撮像装置及びその駆動方法 |
| JP4839008B2 (ja) | 2005-03-28 | 2011-12-14 | 富士フイルム株式会社 | 単板式カラー固体撮像素子 |
| KR101247113B1 (ko) * | 2005-11-22 | 2013-04-01 | 삼성디스플레이 주식회사 | 표시장치 |
| TWI370678B (en) * | 2006-02-15 | 2012-08-11 | Sony Corp | Solid-state image-capturing device, driving method thereof, camera, electric charge transfer device, driving method and driving device for driving load, and electronic equipment |
| JP5233400B2 (ja) * | 2008-05-13 | 2013-07-10 | Ｔｄｋ株式会社 | バリスタ |
| JP5266884B2 (ja) * | 2008-05-30 | 2013-08-21 | ソニー株式会社 | 固体撮像装置、撮像装置、画素駆動方法 |
| JP5478043B2 (ja) * | 2008-09-11 | 2014-04-23 | 富士フイルム株式会社 | 固体撮像素子及び撮像装置 |
-
2011
- 2011-06-17 JP JP2011135721A patent/JP2013005297A/ja not_active Abandoned
-
2012
- 2012-05-29 TW TW101119218A patent/TW201301493A/zh unknown
- 2012-06-08 KR KR1020120061319A patent/KR20120139553A/ko not_active Application Discontinuation
- 2012-06-08 US US13/492,123 patent/US8872087B2/en active Active
- 2012-06-12 CN CN2012101929321A patent/CN102833496A/zh active Pending
-
2014
- 2014-10-08 US US14/509,341 patent/US9531971B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013005297A (ja) | 2013-01-07 |
| US8872087B2 (en) | 2014-10-28 |
| TW201301493A (zh) | 2013-01-01 |
| CN102833496A (zh) | 2012-12-19 |
| US20150021463A1 (en) | 2015-01-22 |
| US9531971B2 (en) | 2016-12-27 |
| US20120318959A1 (en) | 2012-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11575847B2 (en) | Solid-state imaging device, method of driving the same, and electronic apparatus | |
| JP6987950B2 (ja) | 固体撮像素子およびその製造方法、並びに電子機器 | |
| US20210351213A1 (en) | Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device | |
| JP6024103B2 (ja) | 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器 | |
| US7466003B2 (en) | Solid state image pickup device, camera, and driving method of solid state image pickup device | |
| US9117728B2 (en) | Solid-state imaging device, method of manufacturing same, and electronic apparatus | |
| US8704927B2 (en) | Solid-state imaging apparatus, driving method, and camera | |
| KR20150002593A (ko) | 고체 촬상 장치 및 전자 기기 | |
| JP2008004692A (ja) | 固体撮像装置 | |
| US9531971B2 (en) | Imaging device, driving method and electronic apparatus with electric potential applied outside exposure period | |
| KR20160023642A (ko) | 고체 촬상 소자 및 그 제조 방법, 및 촬상 장치 | |
| JP2007221560A (ja) | 固体撮像素子及びその駆動方法並びに撮像装置 | |
| JP2007115787A (ja) | 固体撮像素子 | |
| JP2007088502A (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
| JP2021103793A (ja) | 受光素子及び電子機器 | |
| JP2011066685A (ja) | 固体撮像素子及びその駆動方法並びに撮像装置 | |
| JP2009054852A (ja) | 固体撮像素子および撮像装置 | |
| JP2006120967A (ja) | 固体撮像装置 | |
| JP2009054847A (ja) | 固体撮像素子および撮像装置 | |
| JP2009088289A (ja) | 固体撮像素子およびその製造方法並びに撮像装置 | |
| JP2007228263A (ja) | 固体撮像素子及びその駆動方法並びに撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |