JP2021103793A - 受光素子及び電子機器 - Google Patents

受光素子及び電子機器 Download PDF

Info

Publication number
JP2021103793A
JP2021103793A JP2021062419A JP2021062419A JP2021103793A JP 2021103793 A JP2021103793 A JP 2021103793A JP 2021062419 A JP2021062419 A JP 2021062419A JP 2021062419 A JP2021062419 A JP 2021062419A JP 2021103793 A JP2021103793 A JP 2021103793A
Authority
JP
Japan
Prior art keywords
pixel
pixels
receiving element
light receiving
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021062419A
Other languages
English (en)
Inventor
圭一 中澤
Keiichi Nakazawa
圭一 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021062419A priority Critical patent/JP2021103793A/ja
Publication of JP2021103793A publication Critical patent/JP2021103793A/ja
Priority to JP2023510542A priority patent/JPWO2022209231A1/ja
Priority to CN202280022727.2A priority patent/CN116998018A/zh
Priority to PCT/JP2022/003005 priority patent/WO2022209231A1/ja
Priority to US18/551,643 priority patent/US20240178254A1/en
Priority to DE112022001897.6T priority patent/DE112022001897T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】画素のフォトダイオード領域の減少を抑えることができる受光素子を提供する。【解決手段】受光素子は、外部から入射した光に応じて電気信号を生成可能な複数の画素がアレイ状に配置された画素アレイ部を備える。複数の画素のそれぞれは、入射した光を光電変換する第１導電型の光電変換領域と、画素の外縁形状を規定し、隣接する画素間を絶縁して分離する画素間分離部と、光電変換領域と画素間分離部の側壁との間に形成される第２導電型のピニング領域とを備える。複数の画素は、平面視において、複数の辺が交わる角部が鈍角となるハニカム構造をなすようにアレイ状に配置される。【選択図】図５

Description

本開示は、受光素子、及び受光素子を備えた電子機器に関する。
撮像素子であるＣＩＳ（CMOS Image Sensor）は、高解像度の画像の取得を実現するため、半導体素子の高密度化・微細化技術により、単位面積当たりの画素数（画素密度）を増加させる傾向がある。微細化を実現するための技術の１つとして、１画素当たりのサイズが小さくなっても、画素間をトレンチで完全分離することで、フォトダイオードの飽和容量を上げる技術が用いられている。ＣＩＳは、各画素を構成するフォトダイオードがアレイ状に配置された画素アレイを備える。
一般に、画素アレイは、平面視で矩形形状の画素が縦横に配置されて構成される。一方で、特許文献１に開示されるように、六角形の画素が配置された画素アレイも提案されている。
特開２００６−２９８３９号公報
ところで、画素間をトレンチで完全分離する方法であっても、トレンチ側面はピニングを取る必要があるため、ｐ型にする必要がある。一方で、画素が正方形であるために、コーナー部分が直角となり、分離部分からｐ型半導体領域を形成する際には、コーナー部分でホウ素（Ｂｏｒｏｎ）の侵入や電界のかかり方が丸くなる。特に、微細画素では、ホウ素（Ｂｏｒｏｎ）の侵入や電界のかかり方が丸くなることにより、フォトダイオード領域が小さくなる。特許文献１には、六角形の画素が開示されているが、十分なフォトダイオード領域の形成について、何ら考慮されていなかった。
本開示はこのような事情に鑑みてなされたもので、画素のフォトダイオード領域の減少を抑えることができる受光素子及び電子機器を提供することを目的とする。
本開示の一態様は、外部から入射した光に応じて電気信号を生成可能な複数の画素がアレイ状に配置された画素アレイ部を備え、前記複数の画素のそれぞれは、入射した前記光を光電変換する第１導電型の光電変換領域と、前記画素の外縁形状を規定し、隣接する前記画素の間を絶縁して分離する画素間分離部と、前記光電変換領域と前記画素間分離部の側壁との間に形成される、前記第１導電型とは逆の第２導電型のピニング領域とを備え、前記複数の画素は、平面視において、複数の辺が交わる角部が鈍角となるハニカム構造をなすようにアレイ状に配置される、受光素子である。
本開示の他の態様は、外部から入射した光に応じて電気信号を生成可能な複数の画素がアレイ状に配置された画素アレイ部を備え、前記複数の画素のそれぞれは、入射した前記光を光電変換する第１導電型の光電変換領域と、前記画素の外縁形状を規定し、隣接する前記画素の間を絶縁して分離する画素間分離部と、前記光電変換領域と前記画素間分離部の側壁との間に形成される、前記第１導電型とは逆の第２導電型のピニング領域とを備え、前記複数の画素は、平面視において、複数の辺が交わる角部が鈍角となるハニカム構造をなすようにアレイ状に配置される、受光素子を備えた電子機器である。
本技術の第１の実施形態に係る固体撮像装置の全体を示す概略構成図である。 第１の実施形態に係る画素の等価回路を示す図である。 図１の画素を通る一点鎖線Ａ−Ａ’を垂直方向に切断した画素の断面図である。 第１の実施形態の比較例における画素アレイ部の一例を示す平面図である。 第１の実施形態における画素アレイ部に対する画素の配列の一例を示す平面図である。 本第１の実施形態と比較例とを比較した場合の一例を示す図である。 第１の実施形態に係る画素を形成するためのプロセスフロー（その１）を示す図である。 第１の実施形態に係る画素を形成するためのプロセスフロー（その２）を示す図である。 第１の実施形態に係る画素を形成するためのプロセスフロー（その３）を示す図である。 第１の実施形態に係る画素を形成するためのプロセスフロー（その４）を示す図である。 第１の実施形態の変形例の比較例における画素ごとにオンチップレンズを配置する一例を示す平面図である。 第１の実施形態の変形例における画素ごとにオンチップレンズを配置する一例を示す平面図である。 本技術の第２の実施形態に係る固体撮像装置において、画素アレイ部に配列した画素の一例を示す平面図である。 第２の実施形態において、図１の一点鎖線Ａ−Ａ’を垂直方向に切断した画素の断面図である。 第２の実施形態の変形例において、画素アレイ部に配列した画素の一例を示す平面図である。 本技術の第３の実施形態に係る固体撮像装置において、画素アレイ部に配列した画素の一例を示す平面図である。 第３の実施形態において、図１の一点鎖線Ａ−Ａ’を垂直方向に切断した画素の断面図である。 第３の実施形態の第１の変形例において、画素アレイ部に配列した画素の一例を示す平面図である。 第３の実施形態の第２の変形例において、画素アレイ部に配列した画素の一例を示す平面図である。 第３の実施形態の第３の変形例において、画素アレイ部に配列した画素の一例を示す平面図である。 本技術を適用した電子機器としての撮像装置の一実施形態の構成例を示すブロック図である。
以下において、図面を参照して本開示の実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものと異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
本明細書において、「第１導電型」はｐ型又はｎ型の一方であり、「第２導電型」はｐ型又はｎ型のうちの「第１導電型」とは異なる一方を意味する。また、「ｎ」や「ｐ」に付す「＋」や「−」は、「＋」及び「−」が付記されていない半導体領域に比して、それぞれ相対的に不純物密度が高い又は低い半導体領域であることを意味する。但し、同じ「ｎ」と「ｎ」とが付された半導体領域であっても、それぞれの半導体領域の不純物密度が厳密に同じであることを意味するものではない。
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
なお、本明細書中に記載される効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
＜第１の実施形態＞
本開示では、各画素が、平面視で（又は画素の開口面（主面）に平行な面において）、正六角形形状の外縁形状を有するように構成された、アレイ型の受光素子が説明される。とりわけ、本実施形態では、画素の外縁形状が正六角形形状である例が説明される。なお、本開示において、「外縁形状」とは、平面視での物体の外縁の幾何学的形状をいい、文脈上、その意味であることが明らかなときは、「平面視」といった語が省略されることがある。
（固体撮像装置の全体構成）
本技術の第１の実施形態に係る受光素子としての固体撮像装置１について説明する。図１は、本技術の第１の実施形態に係る固体撮像装置１の全体を示す概略構成図である。
図１の固体撮像装置１は、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。固体撮像装置１は、光学レンズを介して被写体からの像光を取り込み、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
図１に示すように、第１の実施形態の固体撮像装置１は、基板２と、画素アレイ部３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８とを備えている。
画素アレイ部３は、基板２上に、２次元アレイ状に規則的に配列された複数の画素９を有している。画素アレイ部３における各画素９は、平面視で、正六角形形状を有し、ハニカム構造をなすようにアレイ状に配置される。
垂直駆動回路４は、例えば、シフトレジスタによって構成され、所望の画素駆動配線１０を選択し、選択した画素駆動配線１０に画素９を駆動するためのパルスを供給し、各画素９を行単位で駆動する。即ち、垂直駆動回路４は、画素アレイ部３の各画素９を行単位で順次垂直方向に選択走査し、各画素９の光電変換部において受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線１１を通してカラム信号処理回路５に供給する。
カラム信号処理回路５は、例えば、画素９の列毎に配置されており、１行分の画素９から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling：相関２重サンプリング)及びＡＤ(Analog Digital)変換等の信号処理を行う。
水平駆動回路６は、例えば、シフトレジスタによって構成され、水平走査パルスをカラム信号処理回路５に順次出して、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から、信号処理が行われた画素信号を水平信号線１２に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して、順次に供給される画素信号に対し信号処理を行って出力する。信号処理としては、例えば、バファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
（画素の等価回路）
図２は、画素９の等価回路を示す。
画素９は、フォトダイオード（ＰＤ）９１ａ、転送トランジスタ（ＴＧ）９１ｂ、浮遊拡散（フローティング・ディフュージョン（ＦＤ））部９１ｃ、変換効率調整トランジスタ（ＦＤＧ）９１ｄ、増幅トランジスタ（ＡＭＰ）９１ｅ、選択トランジスタ（ＳＥＬ）９１ｆ、リセットトランジスタ（ＲＳＴ）９１ｇを含む。転送トランジスタ９１ｂ、変換効率調整トランジスタ９１ｄ、増幅トランジスタ９１ｅ、選択トランジスタ９１ｆ、リセットトランジスタ９１ｇは、例えばＭＯＳトランジスタで構成されている。
フォトダイオード９１ａは、入射光を光電変換する光電変換部を構成する。フォトダイオード９１ａのアノードは接地されている。フォトダイオード９１ａのカソードには、転送トランジスタ９１ｂのソースが接続されている。
転送トランジスタ９１ｂのドレインは、ＦＤ部９１ｃに接続される。転送トランジスタ９１ｂは、ゲートに印加される転送信号に基づき、フォトダイオード９１ａからの信号電荷をＦＤ部９１ｃに転送する。
ＦＤ部９１ｃは、フォトダイオード９１ａから転送トランジスタ９１ｂを介して転送された信号電荷を蓄積する。ＦＤ部９１ｃに蓄積された信号電荷量に応じて、ＦＤ部９１ｃの電位は変調される。
ＦＤ部９１ｃには、変換効率調整トランジスタ９１ｄのソースが接続されている。変換効率調整トランジスタ９１ｄのドレインは、リセットトランジスタ９１ｇのソースに接続されている。変換効率調整トランジスタ９１ｄは、ゲートに印加される変換効率調整信号に応じて、信号電荷の変換効率を調整する。
ＦＤ部９１ｃには、増幅トランジスタ９１ｅのゲートが接続されている。増幅トランジスタ９１ｅのドレインには、選択トランジスタ９１ｆのソースが接続されている。増幅トランジスタ９１ｅのソースには、電源電位（ＶＤＤ）が印加される。増幅トランジスタ９１ｅは、ＦＤ部９１ｃの電位を増幅する。
リセットトランジスタ９１ｇのドレインには、電源電位（ＶＤＤ）が印加される。リセットトランジスタ９１ｇは、ゲートに印加されるリセット信号に基づき、ＦＤ部９１ｃに蓄積されていた信号電荷を初期化（リセット）する。
選択トランジスタ９１ｆのドレインは、垂直信号線１１に接続されている。選択トランジスタ９１ｆは、ゲートに印加される選択信号に基づき、画素９を選択する。画素９が選択された場合、増幅トランジスタ９１ｅにより増幅された電位に応じた画素信号が垂直信号線１１を介して出力される。
（画素の断面構造）
図３は、図１の画素９を通る一点鎖線Ａ−Ａ’を垂直方向に切断した画素９の断面図を示している。
以下、固体撮像装置１の各部材の光入射面側（図３の下側）の面を「裏面」と呼び、固体撮像装置１の各部材の光入射面側とは反対側（図３の上側）の面を「表面」と呼ぶ。
図３に示すように、基板２の裏面側に、カラーフィルタ１７及びオンチップレンズ１８がこの順に積層される。さらに、基板２の表面には、配線層４０が積層される。
固体撮像装置１の基板２には、フォトダイオード９１ａが形成されている。基板２としては、例えば、シリコン（Ｓｉ）からなる半導体基板を使用できる。フォトダイオード９１ａは、ｎ型半導体領域９１ａ１と、基板２の表面側に形成されたｐ型半導体領域９１ａ２とを有している。フォトダイオード９１ａでは、入射された光の光量に応じた信号電荷が生成され、生成された信号電荷がｎ型半導体領域９１ａ１に蓄積される。
また、各画素９は、画素間分離部３１によって電気的に分離されている。画素間分離部３１は、図３に示すように、基板２の裏面側から深さ方向に形成される。また、画素間分離部３１は、後述するが各画素９を取り囲むように格子状に形成されている。さらに、画素間分離部３１には、遮光性能を高くするための絶縁膜が埋め込まれる。
画素間分離部３１の側壁とｎ型半導体領域９１ａ１との間には、ホウ素（Ｂｏｒｏｎ）を注入したｐ型半導体領域となるピニング領域１９が形成される。暗電流の原因となる電子は、ピニング領域１９の多数キャリアである正孔に吸収されることで、暗電流が抑制される。
オンチップレンズ１８は、照射光を集光し、集光した光を、カラーフィルタ１７を介して基板２内のフォトダイオード９１ａに効率良く入射させる。オンチップレンズ１８は、光吸収特性を有していない絶縁材料で構成することができる。光吸収特性を有していない絶縁材料としては、酸化シリコン、窒化シリコン、酸窒化シリコン、有機ＳＯＧ、ポリイミド系樹脂、フッ素系樹脂等が挙げられる。
カラーフィルタ１７は、各画素９に受光させたい光の波長を透過させ、透過させた光を基板２内のフォトダイオード９１ａに入射させる。
配線層４０は、基板２の表面側に形成されており、画素トランジスタとしての転送トランジスタ９１ｂ、浮遊拡散部９１ｃ、変換効率調整トランジスタ９１ｄ、増幅トランジスタ９１ｅ、選択トランジスタ９１ｆ、リセットトランジスタ９１ｇ及び配線を含んで構成されている。なお、図３の例では、転送トランジスタ９１ｂ、浮遊拡散部９１ｃ、増幅トランジスタ９１ｅを代表して図示する。
以上の構成を有する固体撮像装置１では、基板２の裏面側から光が照射され、照射された光がオンチップレンズ１８及びカラーフィルタ１７を透過し、透過した光がフォトダイオード９１ａで光電変換されることで、信号電荷が生成される。そして、生成された信号電荷が、配線層４０内に形成された画素トランジスタを介して、配線で形成された図１に示した垂直信号線１１で画素信号として出力される。
＜実施形態の比較例＞
図４は、比較例における画素アレイ部Ｂ３の一例を示す平面図である。図４に示すように、複数の画素Ｂ９が行方向及び列方向に等ピッチで配列されている。複数の画素Ｂ９の間は、画素間分離部Ｂ３１により電気的に分離されている。画素間分離部Ｂ３１は、各画素Ｂ９を取り囲むように格子状に形成されている。
画素Ｂ９には、中央位置にフォトダイオードＢ９１ａのｎ型半導体領域Ｂ９１ａ１が形成される。画素間分離部Ｂ３１とｎ型半導体領域Ｂ９１ａ１との間には、ｐ型半導体領域となるピニング領域Ｂ１９が形成される。
比較例では、画素Ｂ９が正方形であるために、画素間分離部Ｂ３１の辺Ｂ３１１が交わるコーナー部Ｂ３１２が直角であり、画素間分離部Ｂ３１からピニング領域Ｂ１９を形成する際には、コーナー部Ｂ３１２でホウ素（Ｂｏｒｏｎ）の侵入や電界のかかり方が丸くなる。このため、フォトダイオードＢ９１ａのｎ型半導体領域Ｂ９１ａ１が小さくなる。
＜第１の実施形態による対策＞
本技術の第１の実施形態では、図５に示すように、画素９の外縁形状を、画素間分離部３１の辺３１１が交わるコーナー部３１２が鈍角（９０度以上）になるように、正六角形形状としている。画素間分離部３１は、正六角形形状の各画素９を取り囲むように格子状に形成されている。
図６は、本第１の実施形態と比較例とを比較した場合の一例を示す図である。図６（ａ）は、比較例における複数の画素Ｂ９が配列されている状態と、本第１の実施形態における複数の画素９が配列されている状態とを示す。
１つの画素Ｂ９は、図６（ｂ）に示すように、その外縁形状が正方形で、４つの辺Ｂ３１１と、４つの辺Ｂ３１１それぞれが交わる４つのコーナー部Ｂ３１２とから成る。一方、１つの画素９は、図６（ｂ）に示すように、その外縁形状が正六角形で、６つの辺３１１と、６つの辺３１１それぞれが交わる６つのコーナー部３１２とから成る。
図６（ｃ）は、比較例における画素Ｂ９の辺Ｂ３１１−１と辺Ｂ３１１−２との間の断面と、本第１の実施形態における画素９の辺３１１−１と辺３１１−２との間の断面とを示す。図６（ｃ）において、比較例のｎ型半導体領域Ｂ９１ａ１と、第１の実施形態のｎ型半導体領域９１ａ１とは、ほぼ等しい。
図６（ｄ）は、比較例における画素Ｂ９のコーナー部Ｂ３１２−１とコーナー部Ｂ３１２−２との間の断面と、本第１の実施形態における画素９のコーナー部３１２−１とコーナー部３１２−２との間の断面とを示す。図６（ｄ）において、比較例のｎ型半導体領域Ｂ９１ａ１と、第１の実施形態のｎ型半導体領域９１ａ１は、比較例のｎ型半導体領域Ｂ９１ａ１より広くなっている。
従って、画素９の外縁形状を正六角形形状にすることで、コーナー部３１２でのｐ型半導体領域の重なりを小さくでき、ｎ型半導体領域９１ａ１の減少を低減できる。
（画素の製造方法）
図７乃至図１０は、第１の実施形態に係る画素９を形成するためのプロセスフローを示す。
図７（ａ）に示すように、画素９の外縁形状に沿って、画素間分離部３１を形成する。この場合、図７（ｂ）に示すように、隣接する画素９の間に、基板２の裏面側から深さ方向に溝部を形成し、溝部に絶縁膜を埋め込むことにより、画素間分離部３１を形成する。
次に、図８（ａ）に示すように、画素間分離部３１の側壁にホウ素（Ｂｏｒｏｎ）を注入してピニング領域１９を形成する。ピニング領域１９は、図８（ｂ）に示すように、基板２の裏面側から深さ方向に形成される。
次に、図９（ａ）に示すように、各画素９にゲート電極２１ａ，２１ｂを形成する。ゲート電極２１ａ，２１ｂは、図９（ｂ）に示すように、基板２の表面に形成される。
次に、図１０（ａ）に示すように、各画素９に配線から成るコンタクト２２を形成する。図１０（ａ）の例では、変換効率調整トランジスタ９１ｄ、増幅トランジスタ９１ｅ、選択トランジスタ９１ｆ、リセットトランジスタ９１ｇを、２行２列の４つの画素９により共有するものとする。また、ゲート電極２１ａ，２１ｂの上面にも、コンタクト２２が形成される。
コンタクト２２は、図１０（ｂ）に示すように、基板２の表面に形成される。これらゲート電極２１ａ，２１ｂ及びコンタクト２２により、転送トランジスタ９１ｂ、増幅トランジスタ９１ｅ、リセットトランジスタ９１ｇが形成される。また、転送トランジスタ９１ｂと増幅トランジスタ９１ｅとの間のコンタクト２２により、ＦＤ部９１ｃが形成される。さらに、転送トランジスタ９１ｂとリセットトランジスタ９１ｇとの間のコンタクト２２により、ＦＤ部９１ｃが形成される。
＜第１の実施形態による作用効果＞
以上のように第１の実施形態によれば、画素９の外縁形状が正六角形形状であるため、画素アレイ部３はハニカム構造を有することができ、これにより、単位面積当たりの画素９の密度を高め、効率的な集光ができるようになる。また、画素９の外縁形状を正六角形形状にすることで、隣接する辺３１１がなすコーナー部３１２の角度が鈍角となり、これによりフォトダイオード９１ａのｎ型半導体領域９１ａ１の減少を抑えることができる。ｎ型半導体領域９１ａ１の減少を抑えることができるため、特に微細の画素９において信号電荷量（Ｑｓ）の向上が期待できる。
＜第１の実施形態の変形例＞
第１の実施形態の変形例は、上記オンチップレンズ１８の配置について説明する。
＜第１の実施形態の変形例の比較例＞
図１１は、比較例における画素Ｂ９ごとにオンチップレンズＢ１８を配置する一例を示す平面図である。なお、図１１において、上記図４と同一部分については同一符号を付して詳細な説明を省略する。
図１１に示すように、複数の画素Ｂ９が行方向及び列方向に等ピッチで配列されている。画素９ごとにオンチップレンズＢ１８を配置すると、隣接するオンチップレンズＢ１８の間は、光学的に無効となる無効領域ＢＡになる。
＜第１の実施形態の変形例による効果＞
第１の実施形態の変形例では、画素９の外縁形状が正六角形形状であり、各画素９が配列してハニカム構造をなすことにより、図１２に示すように、オンチップレンズ１８の無効領域ＢＡを減らすことが可能となる。
＜第２の実施形態＞
第２の実施形態は、画素９Ａにおいて、フォトダイオード９１ａのｎ型半導体領域９１ａ１及びｐ型半導体領域９１ａ２を画素内分離部により２つに分離するデュアルピクセル構造を有する場合について説明する。
図１３は、第２の実施形態に係る固体撮像装置１Ａにおいて、画素アレイ部３Ａに配列した画素９Ａの一例を示す平面図である。なお、図１３において、上記図５と同一部分には同一符号を付して詳細な説明を省略する。
画素９Ａには、画素内分離部としてトレンチ（ＦＦＴＩ）５１が形成されている。トレンチ５１は、金属膜または酸化膜を含むものである。トレンチ５１は、画素９Ａの中心に位置し、画素９Ａの中心から画素間分離部３１の辺３１１に向かって形成される。
図１４は、図１の一点鎖線Ａ−Ａ’を垂直方向に切断した画素９Ａの断面図を示している。なお、図１４において、上記図３と同一部分には同一符号を付して詳細な説明を省略する。
トレンチ５１は、画素９Ａの基板２の表面から裏面側へ形成される。
＜第２の実施形態による作用効果＞
以上のように第２の実施形態によれば、上記第１の実施形態と同様の作用効果が得られ、トレンチ５１により同色間分離を行っても、フォトダイオード９１ａのｎ型半導体領域９１ａ１の減少を抑えることができる。
＜第２の実施形態の変形例＞
図１５は、第２の実施形態の変形例において、画素アレイ部３Ａに配列した画素９Ａの一例を示す平面図である。なお、図１５において、上記図１３と同一部分には同一符号を付して詳細な説明を省略する。
画素９Ａには、トレンチ（ＦＦＴＩ）５２が形成されている。トレンチ５２は、金属膜または酸化膜を含むものである。トレンチ５２は、画素９Ａの中心に位置し、画素９Ａの中心から画素間分離部３１のコーナー部３１２に向かって形成される。
＜第３の実施形態＞
第３の実施形態は、画素９Ｂにおいて、フォトダイオード９１ａのｎ型半導体領域９１ａ１及びｐ型半導体領域９１ａ２を画素内分離部により２つに分離するデュアルピクセル構造を有する場合について説明する。
図１６は、第３の実施形態に係る固体撮像装置１Ｂにおいて、画素アレイ部３Ｂに配列した画素９Ｂの一例を示す平面図である。なお、図１６において、上記図１３と同一部分には同一符号を付して詳細な説明を省略する。
画素９Ｂには、画素内分離部としてトレンチ（ＲＤＴＩ）５３が形成されている。トレンチ５３は、金属膜または酸化膜を含むものである。トレンチ５３は、画素９Ｂの中心に位置し、画素９Ｂの中心から画素間分離部３１の辺３１１に向かって形成される。
図１７は、図１の一点鎖線Ａ−Ａ’を垂直方向に切断した画素９Ｂの断面図を示している。なお、図１７において、上記図３と同一部分には同一符号を付して詳細な説明を省略する。
トレンチ５３は、画素９Ｂの基板２の裏面から表面側へ形成される。
＜第３の実施形態による作用効果＞
以上のように第３の実施形態によれば、上記第１の実施形態と同様の作用効果が得られ、トレンチ５３により同色間分離を行っても、フォトダイオード９１ａのｎ型半導体領域９１ａ１の減少を抑えることができる。
＜第３の実施形態の第１の変形例＞
図１８は、第３の実施形態の第１の変形例において、画素アレイ部３Ｂに配列した画素９Ｂの一例を示す平面図である。なお、図１８において、上記図１６と同一部分には同一符号を付して詳細な説明を省略する。
画素９Ｂには、トレンチ（ＲＤＴＩ）５４が形成されている。トレンチ５４は、金属膜または酸化膜を含むものである。トレンチ５４は、画素９Ｂの中心に位置し、画素９Ｂの中心から画素間分離部３１のコーナー部３１２に向かって形成される。
＜第３の実施形態の第２の変形例＞
図１９は、第３の実施形態の第２の変形例において、画素アレイ部３Ｂに配列した画素９Ｂの一例を示す平面図である。なお、図１９において、上記図１６と同一部分には同一符号を付して詳細な説明を省略する。
画素９Ｂには、トレンチ（ＲＤＴＩ）５５１，５５２が形成されている。トレンチ５５１，５５２は、金属膜または酸化膜を含むものである。トレンチ５５１は、画素９Ｂの画素間分離部３１の辺３１１−１に位置し、辺３１１−１から画素９Ｂの中心に向かって形成される。トレンチ５５２は、画素９Ｂの画素間分離部３１の辺３１１−２に位置し、辺３１１−２から画素９Ｂの中心に向かって形成される。
＜第３の実施形態の第３の変形例＞
図２０は、第３の実施形態の第３の変形例において、画素アレイ部３Ｂに配列した画素９Ｂの一例を示す平面図である。なお、図２０において、上記図１６と同一部分には同一符号を付して詳細な説明を省略する。
画素９Ｂには、トレンチ（ＲＤＴＩ）５６１，５６２が形成されている。トレンチ５６１，５６２は、金属膜または酸化膜を含むものである。トレンチ５６１は、画素９Ｂの画素間分離部３１のコーナー部３１２−１に位置し、コーナー部３１２−１から画素９Ｂの中心に向かって形成される。トレンチ５６２は、画素９Ｂの画素間分離部３１のコーナー部３１２−２に位置し、コーナー部３１２−２から画素９Ｂの中心に向かって形成される。
＜その他の実施形態＞
上記のように、本技術は第１から第３の実施形態、第１の実施形態の変形例、第２の実施形態の変形例、第３の実施形態の第１乃至第３の変形例によって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。上記の第１から第３の実施形態、第１の実施形態の変形例、第２の実施形態の変形例、第３の実施形態の第１乃至第３の変形例が開示する技術内容の趣旨を理解すれば、当業者には様々な代替実施形態、実施例及び運用技術が本技術に含まれ得ることが明らかとなろう。また、第１から第３の実施形態、第１の実施形態の変形例、第２の実施形態の変形例、第３の実施形態の第１乃至第３の変形例がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。例えば、複数の異なる実施形態がそれぞれ開示する構成を組み合わせてもよく、同一の実施形態の複数の異なる変形例がそれぞれ開示する構成を組み合わせてもよい。
＜電子機器への応用例＞
図２１は、本技術を適用した電子機器としての撮像装置の一実施形態の構成例を示すブロック図である。
図２１の撮像装置１０００は、ビデオカメラやデジタルスチルカメラ等である。撮像装置１０００は、レンズ群１００１、固体撮像素子１００２、ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７、および電源部１００８からなる。ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７、および電源部１００８は、バスライン１００９を介して相互に接続されている。
レンズ群１００１は、被写体からの入射光（像光）を取り込んで固体撮像素子１００２の撮像面上に結像する。固体撮像素子１００２は、上述した固体撮像装置の第１乃至第１４の実施形態からなる。固体撮像素子１００２は、レンズ群１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路１００３に供給する。
ＤＳＰ回路１００３は、固体撮像素子１００２から供給される画素信号に対して所定の画像処理を行い、画像処理後の画像信号をフレーム単位でフレームメモリ１００４に供給し、一時的に記憶させる。
表示部１００５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、フレームメモリ１００４に一時的に記憶されたフレーム単位の画素信号に基づいて、画像を表示する。
記録部１００６は、ＤＶＤ(Digital Versatile Disk)、フラッシュメモリ等からなり、フレームメモリ１００４に一時的に記憶されたフレーム単位の画素信号を読み出し、記録する。
操作部１００７は、ユーザによる操作の下に、撮像装置１０００が持つ様々な機能について操作指令を発する。電源部１００８は、電源を、ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、および操作部１００７に対して適宜供給する。
本技術を適用する電子機器は、画像取込部（光電変換部）に光検出装置を用いる装置であればよく、撮像装置１０００のほか、撮像機能を有する携帯端末装置、画像読取部に光検出装置を用いる複写機などがある。
なお、本開示は以下のような構成も取ることができる。
（１）
外部から入射した光に応じて電気信号を生成可能な複数の画素がアレイ状に配置された画素アレイ部を備え、
前記複数の画素のそれぞれは、
入射した前記光を光電変換する第１導電型の光電変換領域と、
前記画素の外縁形状を規定し、隣接する前記画素間を絶縁して分離する画素間分離部と、
前記光電変換領域と前記画素間分離部の側壁との間に形成される、前記第１導電型とは逆の第２導電型のピニング領域と
を備え、
前記複数の画素は、平面視において、複数の辺が交わる角部が鈍角となるハニカム構造をなすようにアレイ状に配置される、
受光素子。
（２）
前記画素の外縁形状は、正六角形形状である、
上記（１）に記載の受光素子。
（３）
前記複数の画素のそれぞれは、前記光電変換領域を画素内分離部により２つに分離するデュアルピクセル構造である
上記（１）に記載の受光素子。
（４）
前記画素内分離部は、前記画素の入射側とは反対側の面から前記入射側へ形成される、金属膜または酸化膜を含む第１のトレンチである
上記（３）に記載の受光素子。
（５）
前記第１のトレンチは、前記画素の中心に位置し、前記画素の中心から前記画素間分離部の少なくとも１つの角部に向かって形成される
上記（４）に記載の受光素子。
（６）
前記第１のトレンチは、前記画素の中心に位置し、前記画素の中心から前記画素間分離部の少なくともの１つの辺に向かって形成される
上記（４）に記載の受光素子。
（７）
前記画素内分離部は、前記画素の入射側の面から前記入射側とは反対側の面へ形成される、金属膜または酸化膜を含む第２のトレンチである
上記（３）に記載の受光素子。
（８）
前記第２のトレンチは、前記画素の中心に位置し、前記画素の中心から前記画素間分離部の少なくとも１つの角部に向かって形成される
上記（７）に記載の受光素子。
（９）
前記第２のトレンチは、前記画素の中心に位置し、前記画素の中心から前記画素間分離部の少なくとも１つの辺に向かって形成される
上記（７）に記載の受光素子。
（１０）
前記第２のトレンチは、前記画素間分離部の少なくとも１つの角部に位置し、前記画素間分離部の角部から前記画素の中心に向かって形成される
上記（７）に記載の受光素子。
（１１）
前記第２のトレンチは、前記画素間分離部の少なくとも１つの辺に位置し、前記画素間分離部の辺から前記画素の中心に向かって形成される
上記（７）に記載の受光素子。
（１２）
前記画素アレイ部は、前記画素ごとに形成され、前記光が前記画素に集光するように形成されたオンチップレンズをさらに備える
上記（１）に記載の受光素子。
（１３）
外部から入射した光に応じて電気信号を生成可能な複数の画素がアレイ状に配置された画素アレイ部を備え、
前記複数の画素のそれぞれは、
入射した前記光を光電変換する第１導電型の光電変換領域と、
前記画素の外縁形状を規定し、隣接する前記画素間を絶縁して分離する画素間分離部と、
前記光電変換領域と前記画素間分離部の側壁との間に形成される、前記第１導電型とは逆の第２導電型のピニング領域と
を備え、
前記複数の画素は、平面視において、複数の辺が交わる角部が鈍角となるハニカム構造をなすようにアレイ状に配置される、受光素子を備えた、
電子機器。
１，１Ａ，１Ｂ…固体撮像装置、２…基板、３，３Ａ，３Ｂ…画素アレイ部、４…垂直駆動回路、５…カラム信号処理回路、６…水平駆動回路、７…出力回路、８…制御回路、９，９Ａ，９Ｂ，Ｂ９…画素、１０…画素駆動配線、１１…垂直信号線、１２…水平信号線、１７…カラーフィルタ、１８…オンチップレンズ、１９…ピニング領域、２１ａ，２１ｂ…ゲート電極、２２…コンタクト、３１…画素間分離部、４０…配線層、５１，５２，５３，５４，５５１、５５２、５６１、５６２…トレンチ、９１ａ…フォトダイオード、９１ａ１…ｎ型半導体領域、９１ａ２…ｐ型半導体領域、９１ｂ…転送トランジスタ、９１ｃ…浮遊拡散（フローティング・ディフュージョンＦＤ）部、９１ｄ…変換効率調整トランジスタ、９１ｅ…増幅トランジスタ、９１ｆ…選択トランジスタ、９１ｇ…リセットトランジスタ、３１１，３１１−１，３１１−２…辺、３１２，３１２−１，３１２−２…コーナー部、１０００…撮像装置、１００１…レンズ群、１００２…固体撮像素子、１００３…ＤＳＰ回路、１００４…フレームメモリ、１００５…表示部、１００６…記録部、１００７…操作部、１００８…電源部、１００９…バスライン。

Claims (13)

  1. 外部から入射した光に応じて電気信号を生成可能な複数の画素がアレイ状に配置された画素アレイ部を備え、
    前記複数の画素のそれぞれは、
    入射した前記光を光電変換する第１導電型の光電変換領域と、
    前記画素の外縁形状を規定し、隣接する前記画素の間を絶縁して分離する画素間分離部と、
    前記光電変換領域と前記画素間分離部の側壁との間に形成される、前記第１導電型とは逆の第２導電型のピニング領域と
    を備え、
    前記複数の画素は、平面視において、複数の辺が交わる角部が鈍角となるハニカム構造をなすようにアレイ状に配置される、
    受光素子。
  2. 前記画素の外縁形状は、正六角形形状である、
    請求項１に記載の受光素子。
  3. 前記複数の画素のそれぞれは、前記光電変換領域を画素内分離部により２つに分離するデュアルピクセル構造である
    請求項１に記載の受光素子。
  4. 前記画素内分離部は、前記画素の入射側とは反対側の面から前記入射側へ形成される、金属膜または酸化膜を含む第１のトレンチである
    請求項３に記載の受光素子。
  5. 前記第１のトレンチは、前記画素の中心に位置し、前記画素の中心から前記画素間分離部の少なくとも１つの角部に向かって形成される
    請求項４に記載の受光素子。
  6. 前記第１のトレンチは、前記画素の中心に位置し、前記画素の中心から前記画素間分離部の少なくともの１つの辺に向かって形成される
    請求項４に記載の受光素子。
  7. 前記画素内分離部は、前記画素の入射側の面から前記入射側とは反対側の面へ形成される、金属膜または酸化膜を含む第２のトレンチである
    請求項３に記載の受光素子。
  8. 前記第２のトレンチは、前記画素の中心に位置し、前記画素の中心から前記画素間分離部の少なくとも１つの角部に向かって形成される
    請求項７に記載の受光素子。
  9. 前記第２のトレンチは、前記画素の中心に位置し、前記画素の中心から前記画素間分離部の少なくとも１つの辺に向かって形成される
    請求項７に記載の受光素子。
  10. 前記第２のトレンチは、前記画素間分離部の少なくとも１つの角部に位置し、前記画素間分離部の角部から前記画素の中心に向かって形成される
    請求項７に記載の受光素子。
  11. 前記第２のトレンチは、前記画素間分離部の少なくとも１つの辺に位置し、前記画素間分離部の辺から前記画素の中心に向かって形成される
    請求項７に記載の受光素子。
  12. 前記画素アレイ部は、前記画素ごとに形成され、前記光が前記画素に集光するように形成されたオンチップレンズをさらに備える
    請求項１に記載の受光素子。
  13. 外部から入射した光に応じて電気信号を生成可能な複数の画素がアレイ状に配置された画素アレイ部を備え、
    前記複数の画素のそれぞれは、
    入射した前記光を光電変換する第１導電型の光電変換領域と、
    前記画素の外縁形状を規定し、隣接する前記画素の間を絶縁して分離する画素間分離部と、
    前記光電変換領域と前記画素間分離部の側壁との間に形成される、前記第１導電型とは逆の第２導電型のピニング領域と
    を備え、
    前記複数の画素は、平面視において、複数の辺が交わる角部が鈍角となるハニカム構造をなすようにアレイ状に配置される、受光素子を備えた、
    電子機器。
JP2021062419A 2021-03-31 2021-03-31 受光素子及び電子機器 Pending JP2021103793A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021062419A JP2021103793A (ja) 2021-03-31 2021-03-31 受光素子及び電子機器
JP2023510542A JPWO2022209231A1 (ja) 2021-03-31 2022-01-27
CN202280022727.2A CN116998018A (zh) 2021-03-31 2022-01-27 光接收元件和电子设备
PCT/JP2022/003005 WO2022209231A1 (ja) 2021-03-31 2022-01-27 受光素子及び電子機器
US18/551,643 US20240178254A1 (en) 2021-03-31 2022-01-27 Light-receiving element and electronic apparatus
DE112022001897.6T DE112022001897T5 (de) 2021-03-31 2022-01-27 Lichtempfangselement und elektronische einrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021062419A JP2021103793A (ja) 2021-03-31 2021-03-31 受光素子及び電子機器

Publications (1)

Publication Number Publication Date
JP2021103793A true JP2021103793A (ja) 2021-07-15

Family

ID=76755355

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021062419A Pending JP2021103793A (ja) 2021-03-31 2021-03-31 受光素子及び電子機器
JP2023510542A Pending JPWO2022209231A1 (ja) 2021-03-31 2022-01-27

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023510542A Pending JPWO2022209231A1 (ja) 2021-03-31 2022-01-27

Country Status (5)

Country Link
US (1) US20240178254A1 (ja)
JP (2) JP2021103793A (ja)
CN (1) CN116998018A (ja)
DE (1) DE112022001897T5 (ja)
WO (1) WO2022209231A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006029839A (ja) 2004-07-13 2006-02-02 Ge Medical Systems Global Technology Co Llc Ｘ線検出装置およびｘ線ｃｔ装置
JP5743837B2 (ja) * 2011-10-07 2015-07-01 キヤノン株式会社 光電変換装置、撮像装置および撮像システム
JP6231741B2 (ja) * 2012-12-10 2017-11-15 キヤノン株式会社 固体撮像装置およびその製造方法
JP2017085065A (ja) * 2015-10-30 2017-05-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI731017B (zh) * 2016-01-27 2021-06-21 日商新力股份有限公司 固體攝像元件及電子機器
JP6738200B2 (ja) * 2016-05-26 2020-08-12 キヤノン株式会社 撮像装置
KR20240016450A (ko) * 2017-05-29 2024-02-06 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 전자 기기
WO2020054282A1 (ja) * 2018-09-11 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Also Published As

Publication number Publication date
JPWO2022209231A1 (ja) 2022-10-06
DE112022001897T5 (de) 2024-01-18
CN116998018A (zh) 2023-11-03
US20240178254A1 (en) 2024-05-30
WO2022209231A1 (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
KR101799262B1 (ko) 촬상소자 및 촬상장치
US20220285418A1 (en) Image sensor and electronic apparatus including the same
JP5537172B2 (ja) 固体撮像装置及び電子機器
JP5651976B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP6138661B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US8754452B2 (en) Solid-state imaging device, method of manufacturing same, and electronic apparatus
JP6334203B2 (ja) 固体撮像装置、および電子機器
WO2014141900A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2015053411A (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2016127264A (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2011216673A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP7354315B2 (ja) 固体撮像素子及び電子機器
JP5326507B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2015023250A (ja) 固体撮像素子及びその駆動方法、並びに電子機器
TWI709235B (zh) 固體攝像元件、其製造方法及電子機器
WO2016104177A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2013051327A (ja) 固体撮像素子および電子機器
JP6276297B2 (ja) 固体撮像装置及び電子機器
JP2017175164A (ja) 固体撮像装置及び電子機器
JP5874777B2 (ja) 固体撮像装置及び電子機器
JP2021103793A (ja) 受光素子及び電子機器
WO2022064900A1 (ja) 光検出装置及び電子機器
WO2022102400A1 (ja) 撮像装置