JP6334203B2 - 固体撮像装置、および電子機器 - Google Patents

固体撮像装置、および電子機器 Download PDF

Info

Publication number
JP6334203B2
JP6334203B2 JP2014038584A JP2014038584A JP6334203B2 JP 6334203 B2 JP6334203 B2 JP 6334203B2 JP 2014038584 A JP2014038584 A JP 2014038584A JP 2014038584 A JP2014038584 A JP 2014038584A JP 6334203 B2 JP6334203 B2 JP 6334203B2
Authority
JP
Japan
Prior art keywords
group
pixel
photoelectric conversion
transistor
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014038584A
Other languages
English (en)
Other versions
JP2015162646A (ja
JP2015162646A5 (ja
Inventor
菜々子 加藤
菜々子 加藤
壽史 若野
壽史 若野
悠介 大竹
悠介 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2014038584A priority Critical patent/JP6334203B2/ja
Priority to TW104103789A priority patent/TWI653891B/zh
Priority to KR1020227007266A priority patent/KR102492853B1/ko
Priority to EP15711310.1A priority patent/EP3111631B1/en
Priority to KR1020237002324A priority patent/KR20230019213A/ko
Priority to KR1020167022090A priority patent/KR102386941B1/ko
Priority to CN201580009596.4A priority patent/CN106030804B/zh
Priority to PCT/JP2015/000821 priority patent/WO2015129226A1/en
Priority to EP19154945.0A priority patent/EP3518518B1/en
Priority to CN202010118252.XA priority patent/CN111312736B/zh
Priority to US15/119,499 priority patent/US10075659B2/en
Publication of JP2015162646A publication Critical patent/JP2015162646A/ja
Publication of JP2015162646A5 publication Critical patent/JP2015162646A5/ja
Application granted granted Critical
Publication of JP6334203B2 publication Critical patent/JP6334203B2/ja
Priority to US16/122,753 priority patent/US11044428B2/en
Priority to US16/933,379 priority patent/US11683601B2/en
Priority to US18/300,062 priority patent/US20230247317A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Description

本開示は、固体撮像装置、および電子機器に関し、特に、ランダムノイズを改善することができるようにした固体撮像装置、および電子機器に関する。
特許文献１に記載のPRNU(Photo Response Non Uniformity:感度不均一性)対策の画素共有レイアウトの裏面照射型CMOSイメージセンサにおいては、画素トランジスタ（以下、Tr.と称する）が２つの群に分けられて、Tr.が対称的に配置されている。
これは、増幅Tr.(以下、AMPと称する)、選択Tr.（以下、SELと称する）と、リセットTr.(以下、RSTと称する)とをフォトダイオード(以下、PDと称する)に対して対称に配置することにより、裏面側から入射された光がTr.のpoly-Siで反射・吸収される量や、ソースドレインで吸収される量が、２つの群で同等になることを目的としている。
特開２０１３−６２７８９号公報
しかしながら、特許文献１に記載の技術においては、画素Tr.２つの群に分かれていたため、各トランジスタのL長が延伸できず、RN（ランダムノイズ）が悪化することがあった。
具体的には、群１にAMP・SEL、群２にTr.２つが配置されている場合、群１で３個、群２で３個、計６個のソースドレインが必要となる。このとき、リソ線幅限界、poly-Siとコンタクトとの加工限界・分離耐圧確保などから、Tr.L長の延伸に限界があった。特に、微細化するとこの影響は大きく、AMPのL長が短いためにRNが悪化してしまう。
本開示は、このような状況に鑑みてなされたものであり、ランダムノイズを改善することができるものである。
本技術の一側面の固体撮像装置は、１共有の形状が長方形であり、１共有単位に８つの光電変換素子が含まれる光電変換素子群と、前記光電変換素子群の長辺方向に、１つの群として配置され、リセットトランジスタ、増幅トランジスタ、および選択トランジスタが含まれる画素トランジスタ群と、前記画素トランジスタ群の前記リセットトランジスタと、前記光電変換素子群の長辺方向において前記画素トランジスタ群の隣に位置する他の画素トランジスタ群の前記選択トランジスタとの間に設けられたウェルコンタクトとを備え、前記画素トランジスタ群の各画素トランジスタは、前記画素トランジスタ群の画素トランジスタと前記光電変換素子群の１共有における所定の位置の画素との配置関係と、前記画素トランジスタ群の他の画素トランジスタと他の１共有における前記所定の位置の画素との配置関係とが同等になるように配置されており、前記画素トランジスタ群の各画素トランジスタの配列方向は、前記光電変換素子群の長辺方向と同じであり、前記８つの光電変換素子は、それぞれ４つの光電変換素子で１つのフローティングフュージョンを共有し、前記光電変換素子群で共有される２つのフローティングフュージョンの配列方向は、前記光電変換素子群の長辺方向と同じである。
前記画素トランジスタ群には、ダミートランジスタが含まれる。
前記画素トランジスタ群は、前記光電変換素子群の１共有の長方形に対してずらして配置される。
前記画素トランジスタ群に含まれる増幅トランジスタのL長が、前記画素トランジスタ群に含まれる他のトランジスタのL長に対して長い。
前記画素トランジスタ群に含まれる増幅トランジスタのL長が、前記光電変換素子群のピッチに対して0.6乃至1.4倍である。
前記画素トランジスタ群に含まれる選択トランジスタのL長が、前記画素トランジスタ群に含まれる他のトランジスタのL長に対して長い。
前記光電変換素子群と、前記光電変換素子群の隣に位置する他の光電変換素子群との間に、ウェルコンタクトをさらに備える。
前記画素トランジスタ群と、前記画素トランジスタ群の隣に位置する他の画素トランジスタ群との間に、ウェルコンタクトをさらに備える。
裏面照射型である。
本技術の一側面の電子機器は、１共有の形状が長方形であり、１共有単位に８つの光電変換素子が含まれる光電変換素子群と、前記光電変換素子群の長辺方向に、１つの群として配置され、リセットトランジスタ、増幅トランジスタ、および選択トランジスタが含まれる画素トランジスタ群と、前記画素トランジスタ群の前記リセットトランジスタと、前記光電変換素子群の長辺方向において前記画素トランジスタ群の隣に位置する他の画素トランジスタ群の前記選択トランジスタとの間に設けられたウェルコンタクトとを備え、前記画素トランジスタ群の各画素トランジスタは、前記画素トランジスタ群の画素トランジスタと前記光電変換素子群の１共有における所定の位置の画素との配置関係と、前記画素トランジスタ群の他の画素トランジスタと他の１共有における前記所定の位置の画素との配置関係とが同等になるように配置されており、前記画素トランジスタ群の各画素トランジスタの配列方向は、前記光電変換素子群の長辺方向と同じであり、前記８つの光電変換素子は、それぞれ４つの光電変換素子で１つのフローティングフュージョンを共有し、前記光電変換素子群で共有される２つのフローティングフュージョンの配列方向は、前記光電変換素子群の長辺方向と同じである固体撮像装置と、前記固体撮像装置から出力される出力信号を処理する信号処理回路と、入射光を前記固体撮像装置に入射する光学系とを有する。
前記画素トランジスタ群には、ダミートランジスタが含まれる。
前記画素トランジスタ群は、前記光電変換素子群の１共有の長方形に対してずらして配置される。
前記画素トランジスタ群に含まれる増幅トランジスタのL長が、前記画素トランジスタ群に含まれる他のトランジスタのL長に対して長い。
前記画素トランジスタに含まれる増幅トランジスタのL長が、前記光電変換素子群のピッチに対して0.6乃至1.4倍である。
前記光電変換素子群と、前記光電変換素子群の隣に位置する他の光電変換素子群との間に、ウェルコンタクトをさらに備える。
前記画素トランジスタ群と、前記画素トランジスタ群の隣に位置する他の画素トランジスタ群との間に、ウェルコンタクトをさらに備える。
前記固体撮像装置は、裏面照射型である。
本技術の一側面においては、光電変換素子群が、１共有の形状が長方形であり、１共有単位に８つの光電変換素子が含まれる。リセットトランジスタ、増幅トランジスタ、および選択トランジスタが含まれる画素トランジスタ群が、前記光電変換素子群の長辺方向に１つの群として配置され、前記画素トランジスタ群の前記リセットトランジスタと、前記光電変換素子群の長辺方向において前記画素トランジスタ群の隣に位置する他の画素トランジスタ群の前記選択トランジスタとの間にウェルコンタクトが設けられる。そして、前記画素トランジスタ群の各画素トランジスタが、前記画素トランジスタ群の画素トランジスタと前記光電変換素子群の１共有における所定の位置の画素との配置関係と、前記画素トランジスタ群の他の画素トランジスタと他の１共有における前記所定の位置の画素との配置関係とが同等になるように配置されており、前記画素トランジスタ群の各画素トランジスタの配列方向が、前記光電変換素子群の長辺方向と同じであり、前記８つの光電変換素子により、それぞれ４つの光電変換素子で１つのフローティングフュージョンが共有され、前記光電変換素子群で共有される２つのフローティングフュージョンの配列方向が、前記光電変換素子群の長辺方向と同じである。
本技術によれば、フォトダイオードに対してトランジスタのpoly-Siを略対称性を持って配置することができる。また、本技術によれば、ランダムノイズを改善することができる。
なお、本明細書に記載された効果は、あくまで例示であり、本技術の効果は、本明細書に記載された効果に限定されるものではなく、付加的な効果があってもよい。
本技術を適用した固体撮像装置の概略構成例を示すブロック図である。 ３Tr.構成の画素の構成例を示す回路図である。 ４Tr.構成の画素の構成例を示す回路図である。 画素共有構成の画素の構成例を示す回路図である。 本技術を適用した固体撮像装置の第１の構成例を示す図である。 トランジスタの他の配置例を示す図である。 トランジスタのさらに他の配置例を示す図である。 トランジスタの他の配置例を示す図である。 本技術を適用した固体撮像装置の第２の構成例を示す図である。 本技術を適用した固体撮像装置の第３の構成例を示す図である。 本技術を適用した固体撮像装置の第４の構成例を示す図である。 トランジスタの他の配置例を示す図である。 本技術を適用した電子機器の構成例を示すブロック図である。
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
０．固体撮像装置の概略構成例
１．第１の実施の形態（4Tr.型８画素共有の例）
２．第２の実施の形態（4Tr.型２画素共有の例）
３．第３の実施の形態（4Tr.型16画素共有の例）
４．第４の実施の形態（3Tr.型８画素共有の例）
５．第５の実施の形態（電子機器の例）
＜０．固体撮像装置の概略構成例＞
＜固体撮像装置の概略構成例＞
図１は、本技術の各実施の形態に適用されるCMOS（Complementary Metal Oxide Semiconductor）固体撮像装置の一例の概略構成例を示している。
図１に示されるように、固体撮像装置（素子チップ）１は、半導体基板１１（例えばシリコン基板）に複数の光電変換素子を含む画素２が規則的に２次元的に配列された画素領域（いわゆる撮像領域）３と、周辺回路部とを有して構成される。
画素２は、光電変換素子（例えばフォトダイオード）と、複数の画素トランジスタ（いわゆるMOSトランジスタ）を有してなる。複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、および増幅トランジスタの３つのトランジスタで構成することができ、さらに選択トランジスタを追加して４つのトランジスタで構成することもできる。各画素２（単位画素）の等価回路は一般的なものと同様であるので、ここでは詳細な説明は省略する。
また、画素２は、画素共有構造とすることもできる。画素共有構造は、複数のフォトダイオード、複数の転送トランジスタ、共有される１つのフローティングディフュージョン、および、共有される１つずつの他の画素トランジスタから構成される。フォトダイオードは、光電変換素子である。
周辺回路部は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、および制御回路８から構成される。
制御回路８は、入力クロックや、動作モード等を指令するデータを受け取り、また、固体撮像装置１の内部情報等のデータを出力する。具体的には、制御回路８は、垂直同期信号、水平同期信号、およびマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、これらの信号を垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６に入力する。
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。具体的には、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換素子において受光量に応じて生成した信号電荷に基づいた画素信号をカラム信号処理回路５に供給する。
カラム信号処理回路５は、画素２の例えば列毎に配置されており、１行分の画素２から出力される信号を画素列毎にノイズ除去等の信号処理を行う。具体的には、カラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのCDS（Correlated Double Sampling）や、信号増幅、A/D（Analog/Digital）変換等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バッファリングだけを行う場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を行う場合もある。
入出力端子１２は、外部と信号のやりとりをするために設けられる。
＜画素の構成例＞
図２は、グローバルシャッタ型のCMOSセンサにおける画素の構成を示す図である。図２の例においては、３トランジスタ(以下、Tr.と称する)構成（以下、3Tr.型とも称する）の例が示されている。
図２の画素２は、共有される１つのフローティングディフュージョン（以下、FDと称する）２１、フォトダイオード２２、および単位画素内に３つのTr.とを有している。３つのTr.のそれぞれは、リセットTr.２３、転送Tr.２４、および増幅Tr.２５である。
フォトダイオード２２は、アノード電極が負側電源（例えば、グランド）に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換する。フォトダイオード２２のカソード電極は、転送Tr.２４を介して増幅Tr.２５のゲート電極と電気的に接続されている。増幅Tr.２５のゲート電極と転送Tr.２４とが電気的に繋がったノードがFD２１である。
転送Tr.２４は、フォトダイオード２２のカソード電極とFD２１との間に接続されている。転送Tr.２４のゲート電極には、高レベル（例えば、VDDレベル）がアクティブ（以下、Highアクティブと称する）の転送パルスφTRFが、図示せぬ転送線を介して与えられる。転送パルスφTRFが与えられることで、転送Tr.２４はオン状態となってフォトダイオード２２で光電変換された光電荷をFD２１に転送する。
リセットTr.２３は、ドレイン電極が画素電源VDDに、ソース電極がFD２１にそれぞれ接続されている。リセットTr.２３のゲート電極には、フォトダイオード２２からFD２１への信号電荷の転送に先立って、HighアクティブのリセットパルスφRSTが図示せぬリセット線を介して与えられる。リセットパルスφRSTが与えられることで、リセットTr.２３はオン状態となり、FD２１の電荷を画素電源VDDに捨てることによってFD２１をリセットする。
増幅Tr.２５は、ゲート電極がFD２１に、ドレイン電極が画素電源VDDに、ソース電極が垂直信号線に、それぞれ接続されている。そして、増幅Tr.２５は、リセットTr.２３によってリセットした後のFD２１の電位をリセット信号（リセットレベル）Vresetとして出力する。増幅Tr.２５はさらに、転送トランジスタTr.２４によって信号電荷を転送した後のFD２１の電位を光蓄積信号（信号レベル）Vsigとして出力する。
図３は、グローバルシャッタ型のCMOSセンサにおける画素の他の構成を示す図である。図３の例においては、４Tr.構成（以下、4Tr.型とも称する）の例が示されている。
図３の画素２は、FD２１、フォトダイオード２２、リセットTr.２３、転送Tr.２４、および増幅Tr.２５を備える点は、図２の画素２と共通している。図３の画素２は、選択Tr.３１が追加された点が図２の画素２と異なっている。
選択Tr.３１は、例えば、ドレイン電極が増幅Tr.２５のソース電極に、ソース電極が垂直信号線にそれぞれ接続されている。選択Tr.３１のゲート電極には、Highアクティブの選択パルスφSELが図示せぬ選択線を介して与えられる。選択パルスφSELが与えられることで、選択Tr.３１はオン状態となって単位画素を選択状態とし、増幅Tr.２５から出力される信号を垂直信号線に中継する。
なお、選択Tr.３１については、画素電源VDDと増幅Tr.２５のドレインとの間に接続した回路構成を採ることも可能である。
＜画素共有の構成例＞
図４は、２画素、４画素、８画素で１つのTr.セットを共有している構成を示す図である。Tr.セットとは、図２を参照して上述したリセットTr.２３および増幅Tr.２５、または、図３を参照して上述したリセットTr.２３、増幅Tr.２５、および選択Tr.３１のことである。いずれの場合も、転送Tr.は各フォトダイオードに必要であり、各フォトダイオードに直結して配置される。
すなわち、２画素共有の場合、図３の画素２の構成に、１組の転送Tr.４１とフォトダイオード４２が、FD２１を介して追加される。すなわち、この場合、２つの画素（フォトダイオード２２とフォトダイオード４２）で、１つのTr.セットを共有している構成となる。
４画素共有の場合、上記２画素共有の構成に、さらに、２組の転送Tr.５１−１および５１−２と、フォトダイオード５２−１および５２−２が、FD２１を介して追加される。すなわち、この場合、４つの画素（フォトダイオード２２、フォトダイオード４２、フォトダイオード５２−１および５２−２）で、１つのTr.セットを共有している構成となる。
８画素共有の場合、上記４画素共有の構成に、さらに、４組の転送Tr.６１−１乃至６１−４と、フォトダイオード６２−１乃至６２−４が、FD２１を介して追加される。すなわち、この場合、８つの画素（フォトダイオード２２、フォトダイオード４２、フォトダイオード５２−１および５２−２、フォトダイオード６２−１乃至６２−４）で、１つのTr.セットを共有している構成となる。
第１の実施例＞
＜本技術の固体撮像装置の構成例＞
図５は、本技術を適用した固体撮像装置の構成例を示す図である。図５の例においては、固体撮像装置が、4Tr.型8画素共有(2×4画素)の裏面照射型CMOSセンサで構成される場合の例が示されている。
一般的に4Tr.型では、フォトダイオードが配置されるフォトダイオード領域以外に、上述したリセットTr.(RST), 増幅Tr.(AMP), 選択Tr.(SEL)の３つのトランジスタが配置される１の領域を有する。なお、転送Tr.は、フォトダイオードに直結しているため、フォトダイオード領域に配置されているとする。
図５の固体撮像装置１０１においては、画素共有単位である2×4画素分のフォトダイオード１１１と、対応する2×4画素分の転送Tr.１１２とは、図中左側のフォトダイオード領域にPD群１２１として配置されている。
PD群１２１において、2×4画素分のフォトダイオード１１１と転送Tr.１１２は、4画素毎に、図中上下２段に並んで長方形の縦長になるように配置されている。
これに対して、固体撮像装置１０１においては、フォトダイオード領域以外の図中右の領域に、ソースドレイン１１４に接続される選択Tr.１１５、増幅Tr.１１６、ダミーTr.１１７、およびリセットTr.１１８が１つのTr.群１２２として配置されている。
すなわち、2×4画素分のフォトダイオード１１１で構成される１のPD群１２１の長辺側に、選択Tr.１１５、増幅Tr.１１６、ダミーTr.１１７、およびリセットTr.１１８からなる画素Tr.が１のTr.群１２２として配置されている。
このように配置することで、増幅Tr.１１６のL長を長く（少なくとも他のTr.より長く）することができるので、RN（ランダムノイズ）を改善することができる。なお、増幅Tr.は、RNの観点からL長方向が長い場合が多く、本実施例においても長辺になっているが、必ずしも長い辺＝L長ではない。すなわち、L長は、ソースドレインを繋ぐ方向の長さを表している。
なお、増幅Tr.１１６だけでなく、選択Tr.１１７のL長延伸をしてもよい。選択Tr.のL長を延伸した場合、ショートチャネル効果を受けにくく、ロバストな特性を得ることができる。
また、そのTr.群１２２の各画素Tr.は、PD群１２１の各フォトダイオード１１１に対して、位置的に（すなわち、フォトダイオードの光学的に）、それぞれ対称性を有するように配置されている。
すなわち、点線の丸に示されるように、上側の4画素分における右下のフォトダイオード１１１の脇には、増幅Tr.１１６があるが、下側の4画素分における右下のフォトダイオード１１１の脇には、Tr.がないので、同じ色（例えばGreen）であるのに、poly-Siの密度が異なり、光学的特性が変わってしまうことがある。
そこで、固体撮像装置１０１においては、Tr.群１２２に、リセットTr.１１８のダミーであるダミーTr.１１７を配置してリセットTr.を２つ配置する。すなわち、上側の4画素分における転送Tr.１１２の付近に、選択Tr.１１５および増幅Tr.１１６が配置され、下側の4画素分における転送Tr.１１２の付近に、ダミーTr.１１７およびリセットTr.１１８が配置される。なお、ダミーTr.１１７は、必ずしもTr.として駆動させる必要はない。すなわち、ダミーTr.１１７は駆動させてもよいし、配置させているだけで駆動させてなくてもよい。
このように、Tr.群１２２における、図中上の選択Tr.１１５および増幅Tr.１１６側とほぼ同等のレイアウト（ゲート・ソースやドレインのサイズ）を、図中下のダミーTr.１１７およびリセットTr.１１８で確保することができるので、対称性を高めることができる。これにより、固体撮像装置１０１において、Tr.のpoly-Siの密度が異なることによる影響を軽減し、PRNU(Photo Response Non Uniformity:感度不均一性)を改善することができる。
なお、ダミーTr.１１７は、リセットTr.１１８のダミーに限らず、他のTr.のダミーであってもよい。
また、固体撮像装置１０１においては、ウェルコンタクト１１３が、PD群１２１と、図中上下に配置される図示せぬ他のPD群１２１との間に配置されている。これにより、効率よく追加Tr.のための領域を確保している。なお、PD群１２１が配置される間隔を、以下、PD群１２１のピッチと称する。
さらに、ウェルコンタクト１１３は、各種画素特性（特に暗電流）に影響するため、PD群１２１と、図中上下に配置される他のPD群１２１の間に配置することで、画素間差を小さく抑えることができる。すなわち、そのようにウェルコンタクト１１３を配置させることにより、どのPDにとっても等距離に存在することになるので、画素間差が発生しにくい。
また、PRNU対策として、Tr.のpoly-Siの対称性が高ければ、次の図６に示されるように、必ずしも追加のダミーTr.は必要ではない。
＜Tr.の他の配置例＞
図６は、本技術を適用した固体撮像装置におけるフォトダイオードとTr.の配置例を示す図である。
図６の固体撮像装置１５１は、図５の固体撮像装置１０１と同様に、2×4画素分のフォトダイオード１１１で構成される１のPD群１２１の長辺側に、Tr.群１２２が配置されている。したがって、増幅Tr.１１６のL長に示されるように、既存のTr.のL長を長くすることができるので、RN（ランダムノイズ）を改善することができる。
一方、図６の固体撮像装置１５１は、Tr.群１２２からダミーTr.１１７が除かれた点と、PD群１２１に対するTr.群１２２の配置位置が、図５の固体撮像装置１０１と異なっている。
すなわち、Tr.群１２２において、増幅Tr.１１６が、図中上側の4画素分の転送Tr.１１２の真横付近に配置され、また、選択Tr.１１５とリセットTr.１１８とが、矢印P1およびP2に示されるように、図中上側の4画素分のフォトダイオード１１１の転送Tr.１１２のない側の角に配置されている。なお、矢印P3に示されるように、PD群１２１の下に配置される他のPD群１２１に対応するTr.群１２２の選択Tr.１１５も、図中下側の4画素分のフォトダイオード１１１の転送Tr.１１２のない側の角に配置されている。
なお、このため、PD群１２１の位置に対してTr.群１２２は、全体的に図中上側にずれて配置されている。図５の例においては、PD群１２１の位置とTr.群１２２の位置が揃っていた。これに対して、例えば、図６の例においては、Tr.群１２２は、PD群１２１の１共有の長方形に対して、１つのフォトダイオード１１１の長辺の長さ分上にずれている（シフトしている）。なお、ずらし量は、１つのフォトダイオード１１１の長辺の長さ分に限定されない。以下においても同じである。
さらに、図６の固体撮像装置１５１における、図中下側の4画素分の転送Tr.１１２の真横付近には、上下の４画素分のフォトダイオード１１１の対称性を高めるために、ウェルコンタクト１１３が配置されている。なお、増幅Tr.１１６とウェルコンタクト１１３とは、それぞれ、４画素分の転送Tr.１１２の必ずしも真横である必要はなく、真横付近であれば上記対称性の効果を望むことができる。
以上のように、図６の固体撮像装置１５１においては、ダミーTr.を設けなくても、Tr.群１２２のリセットTr.、増幅Tr.、および選択Tr.が１つずつで、PD群１２１のフォトダイオード１１１に対して対称であるので、PRNUを改善することができる。
なお、図６の固体撮像装置１５１においては、図５の固体撮像装置１０１と異なり、ウェルコンタクト１１３がPD群１２１間に配置されていないので、画素間差の影響が残ってしまうことがある。その場合は、図５の例のように、ウェルコンタクト１１３をPD群１２１間に配置することも可能である。
さらに、図７に示されるように、Tr.群１２２の各Tr.の配置位置を、PRNU対策とRN対策とを両立可能なレイアウトで配置することも可能である。
図７の固体撮像装置２０１は、Tr.群１２２において、増幅Tr.１１６が、L長が最大限長くされた増幅Tr.２１１に入れ替わった点が、図６の固体撮像装置１５１と異なっている。
すなわち、図７の固体撮像装置２０１においては、Tr.群１２２における増幅Tr.２１１のL長が、図６の増幅Tr.１１６のL長に比して最大限長くなっている。
これにより、図７の固体撮像装置２０１においては、図５の固体撮像装置１０１と同様に、2×8画素分のフォトダイオード１１１で構成されるPD群１２１の長辺側に、Tr.群１２２が配置されている。したがって、増幅Tr.２１１のL長に示されるように、既存のTr.のL長を長くすることができるので、RN（ランダムノイズ）を改善することができる。
さらに具体的には、Tr.群１２２において、増幅Tr.２１１が、図中上側の4画素分の転送Tr.１１２の真横付近に配置され、また、選択Tr.１１５とリセットTr.１１８とが、矢印P11およびP12に示されるように、図中上側の4画素分のフォトダイオード１１１の転送Tr.１１２のない側の角に配置されている。なお、矢印P13に示されるように、PD群１２１の下に配置される他のPD群１２１に対応するTr.群１２２の選択Tr.１１５も、図中下側の4画素分のフォトダイオード１１１の転送Tr.１１２のない側の角に配置されている。
なお、この場合も、PD群１２１の位置に対してTr.群１２２は、全体的に図中上側にずれて配置されている。
以上のように、図７の固体撮像装置２０１においては、ダミーTr.を配置せず、増幅Tr.のL長を最大限延伸したので、RNを改善することができる。また、選択Tr.１１５とリセットTr.１１８をフォトダイオードに対して対称性を有するように配置したので、PRNUを改善することができる。
また、図７の固体撮像装置２０１においては、ウェルコンタクト１１３は、図５の固体撮像装置１０１と同様に、PD群１２１と、図中下に配置される図示せぬ他のPD群１２１との間に配置されている。
したがって、図７の固体撮像装置２０１においては、図５の固体撮像装置１０１と同様に、画素間差を小さく抑えることができる。なお、PDとPDの間の素子分離幅を縮小でき、ウェルコンタクト１１３をPDとPDの間に配置できない場合は、図６の例のように、Tr.群１２２に配置することも可能である。
さらに、最も対称性の高いレイアウトとしては、図８に示されるように、PD群１２１のフォトダイオード１１１の配置に対して、ほぼ均等にTr.のpoly-Siを配置することにより、PRNUをより改善できる。
すなわち、図８の固体撮像装置２５１は、Tr.群１２２において、選択Tr.１１５が、PD群１２１の図中上に配置されるウェルコンタクト１１３の真横付近に配置されている。また、増幅Tr.１１６が、PD群１２１の図中上側の4画素分の転送Tr.１１２の真横付近に配置され、リセットTr.１１８が、PD群１２１の4画素分のフォトダイオード１１１と、4画素分のフォトダイオード１１１との間付近に配置されている。
さらに、ダミーTr.１１７が、PD群１２１の図中下側の4画素分の転送Tr.１１２の真横付近に配置されている。
以上のように、図８の固体撮像装置２５１においては、PD群１２１のフォトダイオードの配置に対して、より均等にTr.のpoly-Siを配置することにした。この場合、増幅Tr.１１６のL長を、図５の固体撮像装置１０１と比して延伸することはできないため、RNをあまり改善できないが、PRNU対策としては最もよい。また、ウェルコンタクト１１３も、図５の固体撮像装置１０１と同様に、PD群とPD群の間に配置されるので、画素特性の画素間差も小さくすることが可能である。なお、ダミーTr.１１７は必ずしも必要ではない。すなわち、転送Tr.１１２周辺はすでにPoly-Siの密度が高いため、転送Tr.１１２の脇のPoly-Siは、PRNUに影響しない可能性がある。その場合は、ダミーTr.１１７がないレイアウトも選択肢としてある。
第２の実施例＞
＜本技術の固体撮像装置の構成例＞
図９は、本技術を適用した固体撮像装置の他の構成例を示す図である。図９の例においては、固体撮像装置が、4Tr.型２画素共有(1×2画素)の裏面照射型CMOSセンサで構成される場合の例が示されている。なお、図９の例は、図５で示したレイアウトを、２画素共有に適用した場合の例である。
図９の固体撮像装置３０１においては、画素共有を行っている1×2画素分のフォトダイオード１１１と、対応する1×2画素分の転送Tr.１１２とは、図中左側のフォトダイオード領域にPD群１２１として長方形の縦長になるように配置されている。
また、PD群１２１の長辺側に、選択Tr.１１５、増幅Tr.１１６、ダミーTr.１１７、およびリセットTr.１１８からなる画素Tr.がTr.群１２２で配置されている。そのTr.群１２２の各画素Tr.は、PD群１２１の各フォトダイオード１１１に対して、それぞれ対称性を有するように配置されている。
すなわち、図９のTr.群１２２において、選択Tr.１１５は、PD群１２１における上側のフォトダイオード１１１の中央付近に配置されており、これに対称的になるように、リセットTr.１１８は、PD群１２１における下側のフォトダイオード１１１の中央付近に配置されている。
同様に、図９のTr.群１２２において、増幅Tr.１１６は、PD群１２１における上側の転送Tr.１１２の付近に配置されており、これに対称的になるように、ダミーTr.１１７は、PD群１２１における下側の転送Tr.１１２の付近に配置されている。
以上のように、２画素共有の場合にも、図５を参照して上述した８画素共有の場合と同様の効果を得ることができる。すなわち、PD群１２１の長辺側に、Tr.群１２２で配置されることにより、増幅Tr.のL長を長くすることができるので、RN（ランダムノイズ）を改善することができる。また、フォトダイオードに対するTr.のpoly-Siの対称性が高いので、PRNUを改善することができる。
なお、図９の固体撮像装置３０１の場合、ウェルコンタクト１１３がTr.群１２２と上に位置する他のTr.群１２２との間に配置されているが、図８の例のように、PDとPDの間に配置することも可能である。
第３の実施例＞
＜本技術の固体撮像装置の構成例＞
図１０は、本技術を適用した固体撮像装置の他の構成例を示す図である。図１０の例においては、固体撮像装置が、4Tr.型16画素共有(2×8画素)の裏面照射型CMOSセンサで構成される場合の例が示されている。なお、図１０の例は、図５で示したレイアウトを、16画素共有に適用した場合の例である。
図１０の固体撮像装置３５１においては、画素共有を行っている2×8画素分のフォトダイオード１１１と、対応する2×8画素分の転送Tr.１１２とは、図中左側のフォトダイオード領域に１のPD群１２１として配置されている。
PD群１２１において、2×8画素分のフォトダイオード１１１と転送Tr.１１２は、4画素毎に、図中上下４段に並んで長方形の縦長になるように配置されている。
また、PD群１２１の長辺（図中右）側に、選択Tr.１１５、増幅Tr.１１６、ダミーTr.１１７、およびリセットTr.１１８からなる画素Tr.が１のTr.群１２２で配置されている。また、Tr.群１２２の図中上側に、ウェルコンタクト１１３が配置されている。そのウェルコンタクト１１３と、Tr.群１２２の各画素Tr.は、PD群１２１の各フォトダイオード１１１に対して、それぞれ対称性を有するように配置されている。
すなわち、図１０の例において、ウェルコンタクト１１３は、図中上から１段目の4画素分の転送Tr.１１２の真横付近に配置されている。Tr.群１２２において、選択Tr.１１５は、PD群１２１における図中上から2段目の4画素分のフォトダイオード１１１の転送Tr.１１２とは反対側の位置付近に配置されている。
Tr.群１２２において、増幅Tr.１１６は、PD群１２１における図中上から2段目の4画素分のフォトダイオード１１１の転送Tr.１１２の位置付近に配置されている。Tr.群１２２において、ダミーTr.１１７は、PD群１２１における図中上から3段目の4画素分のフォトダイオード１１１の転送Tr.１１２の位置付近に配置されている。リセットTr.１１８は、PD群１２１における図中上から4段目のフォトダイオード１１１の転送Tr.１１２とは反対側の位置付近に配置されている。
以上のように、１６画素共有の場合にも、図５を参照して上述した８画素共有の場合と同様の効果を得ることができる。すなわち、図１０の固体撮像装置３５１においては、図５の固体撮像装置１０１と同様に、2×8画素分のフォトダイオード１１１で構成される１のPD群１２１の長辺側に、Tr.群１２２が配置されているので、増幅Tr.２１１のL長に示されるように、既存のTr.のL長を長くすることができる。これにより、RN（ランダムノイズ）を改善することができる。また、フォトダイオードに対するTr.のpoly-Siの対称性が高いので、PRNUを改善することができる。
ただし、図１０の固体撮像装置３５１の場合も、ウェルコンタクト１１３がTr.群１２２と上に位置する他のTr.群１２２との間に配置されてしまい、ウェルコンタクト１１３がPD群１２１間に配置されていないので、画素間差の影響が残ってしまうことがある。その場合は、図５の例のように、PDとPDの間にウェルコンタクト１１３を配置することは可能である。各段の４画素分の間に配置する場合、特性の画素間差は小さくできる見込みがある。
以上のように、4Tr.型の２画素共有や８画素共有、１６画素共有のように、１共有が長方形の場合に本技術を適用することができる。すなわち、共有画素数に制限はなく、１共有内のフォトダイオードの配置が長方形であれば、上述した固体撮像装置の配置例の限りではない。
また、Tr.の配置についても、第１の実施例で上述した4Tr.型８画素共有(2×4画素)の配置のバリエーションが、２画素共有および１６画素共有にも適用可能である。
第４の実施例＞
＜本技術の固体撮像装置の構成例＞
図１１は、本技術を適用した固体撮像装置の構成例を示す図である。図１１の例においては、固体撮像装置が、3Tr.型８画素共有(2×4画素)の裏面照射型CMOSセンサで構成される場合の例が示されている。
一般的に3Tr.型では、フォトダイオードが配置されるフォトダイオード領域以外に、上述したリセットTr.(RST), 増幅Tr.(AMP)の２つのトランジスタを有しており、 選択Tr.(SEL)はない。なお、転送Tr.は、フォトダイオードに直結しているため、フォトダイオード領域に配置されているとする。
図１１の固体撮像装置４０１においては、Tr.群１２２から選択Tr.１１５およびダミーTr.１１７が除かれた点が、図５の固体撮像装置１０１と異なっている。図１１の固体撮像装置４０11共有の長方形におさまる配置（PD群とTr.群が真横）であるということは、図５の固体撮像装置１０１と共通している。
すなわち、Tr.群１２２において、増幅Tr.１１６が、図中上側の4画素分の転送Tr.１１２の真横付近に配置され、また、リセットTr.１１８が、図中下側の4画素分の転送Tr.１１２の真横付近に配置されている。図１１の例においては、増幅Tr.１１６とリセットTr.１１８とが略同サイズで構成されている。
なお、図１２の固体撮像装置４５１においては、図１１のTr.群１２２の配置位置が、図中上に、例えば、１つのフォトダイオード１１１の長辺の長さほど、シフトされている。すなわち、Tr.群１２２において、増幅Tr.１１６が、図中上側の4画素分のフォトダイオード１１１の転送Tr.１１２側ではない位置の真横付近に配置され、また、リセットTr.１１８が、図中下側の4画素分のフォトダイオード１１１の転送Tr.１１２側ではない位の真横付近に配置されている。図１２の例においても、増幅Tr.１１６とリセットTr.１１８とが略同サイズで構成されている。
すなわち、図１１の固体撮像装置４０１および図１２の固体撮像装置４５１においても、PD群１２１の長辺側に、Tr.群１２２が配置されているので、増幅Tr.１１６のL長に示されるように、既存のTr.のL長を長くすることができる。これにより、RN（ランダムノイズ）を改善することができる。また、図１１の固体撮像装置４０１および図１２の固体撮像装置４５１においても、フォトダイオードに対してTr.のpoly-Siが対称性を有するようになるので、PRNUを改善することができる。
以上のように、3Tr.型についても、１共有が長方形に配置される場合すべてに、本技術を適用することができる。すなわち、共有画素数に制限はなく、１共有内のフォトダイオードの配置が長方形であれば、上述した固体撮像装置の配置例の限りではない。
なお、上記説明においては、１画素共有の短辺側を図中上側に、１画素共有の長辺側を図中右側になるように配置させた例（縦型の例）を説明してきたが、それを９０度回転させて、１画素共有の長辺側を図中上側に、１画素共有の短辺側を図中左側にするように固体撮像装置をレイアウトするようにしても同じである。
以上により、本技術によれば、Tr.（特に増幅Tr.）のL長を長くすることができるので、RN（ランダムノイズ）を改善することができる。
すなわち、群１にAMP・SEL、群２にTr.２つが配置されている固体撮像装置の場合、群１で３個、群２で３個、計６個のソースドレインが必要となる。このとき、リソ線幅限界、poly-Siとコンタクトとの加工限界・分離耐圧確保などから、Tr.L長の延伸に限界があった。特に、微細化するとこの影響は大きく、AMPのL長が短いためにRNが悪化してしまう恐れがある。
これに対して、本技術によれば、増幅Tr.のL長が延長できるので、RNが改善される。なお、上記例において、増幅Tr.のL長は、PD群のピッチに対して0.6乃至1.4倍が好ましい。また、本技術によれば、選択Tr.のL長延伸も可能になるため、選択Tr.のL長延伸する場合、ショートチャネル効果を受けにくく、ロバストな特性を得ることができる。
以上のことは、特に、1.0mm程度以下の微細化画素サイズでより効果を得ることができる。
また、本技術によれば、Tr.のpoly-Siの対称性を有するように配置されるので、PRNUを改善することができる。
なお、以上においては、本技術を、CMOS固体撮像装置に適用した構成について説明してきたが、CCD（Charge Coupled Device）固体撮像装置といった固体撮像装置に適用するようにしてもよい。
また、固体撮像装置は、裏面照射型でも表面照射型でもよい。
さらに、固体撮像装置は、グローバルシャッタ型であってもよいし、なくてもよい。グローバルシャッタ型に限定されない。
なお、本技術は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器のことをいう。なお、電子機器に搭載されるモジュール状の形態、すなわちカメラモジュールを撮像装置とする場合もある。
＜５．第５の実施の形態＞
＜電子機器の構成例＞
ここで、図１３を参照して、本技術の第２の実施の形態の電子機器の構成例について説明する。
図１３に示される電子機器５００は、固体撮像装置（素子チップ）５０１、光学レンズ５０２、シャッタ装置５０３、駆動回路５０４、および信号処理回路５０５を備えている。固体撮像装置５０１としては、上述した本技術の第１乃至第４の実施の形態の固体撮像装置が設けられる。これにより、RNやPRNUが改善された、性能のよい電子機器５００を提供することができる。
光学レンズ５０２は、被写体からの像光（入射光）を固体撮像装置５０１の撮像面上に結像させる。これにより、固体撮像装置５０１内に一定期間信号電荷が蓄積される。シャッタ装置５０３は、固体撮像装置５０１に対する光照射期間および遮光期間を制御する。
駆動回路５０４は、固体撮像装置５０１の信号転送動作およびシャッタ装置５０３のシャッタ動作を制御する駆動信号を供給する。駆動回路５０４から供給される駆動信号（タイミング信号）により、固体撮像装置５０１は信号転送を行う。信号処理回路５０５は、固体撮像装置５０１から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶されたり、モニタに出力される。
なお、本明細書において、上述した一連の処理を記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本開示における実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。つまり、本技術は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有するのであれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例また修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
１ 固体撮像装置， ２ 画素， ３ 画素領域， １０１ 固体撮像装置， １１１ フォトダイオード， １１２ 転送Tr.， １１３ ウェルコンタクト， １１４ ソースドレイン， １１５ 選択Tr.， １１６ 増幅Tr.， １１７ ダミーTr.， １１８ リセットTr.， １２１ PD群， １２２ Tr.群， １５１，２０１ 固体撮像装置， ２１１ 増幅Tr.，２５１，３０１，３５１，４０１，４５１ 固体撮像装置， ５００ 電子機器， ５０１ 固体撮像装置， ５０２ 光学レンズ， ５０３ シャッタ装置， ５０４ 駆動回路， ５０５ 信号処理回路

Claims (16)

  1. １共有の形状が長方形であり、１共有単位に８つの光電変換素子が含まれる光電変換素子群と、
    前記光電変換素子群の長辺方向に、１つの群として配置され、リセットトランジスタ、増幅トランジスタ、および選択トランジスタが含まれる画素トランジスタ群と、
    前記画素トランジスタ群の前記リセットトランジスタと、前記光電変換素子群の長辺方向において前記画素トランジスタ群の隣に位置する他の画素トランジスタ群の前記選択トランジスタとの間に設けられたウェルコンタクトと
    を備え、
    前記画素トランジスタ群の各画素トランジスタは、前記画素トランジスタ群の画素トランジスタと前記光電変換素子群の１共有における所定の位置の画素との配置関係と、前記画素トランジスタ群の他の画素トランジスタと他の１共有における前記所定の位置の画素との配置関係とが同等になるように配置されており、
    前記画素トランジスタ群の各画素トランジスタの配列方向は、前記光電変換素子群の長辺方向と同じであり、
    前記８つの光電変換素子は、それぞれ４つの光電変換素子で１つのフローティングフュージョンを共有し、
    前記光電変換素子群で共有される２つのフローティングフュージョンの配列方向は、前記光電変換素子群の長辺方向と同じである
    固体撮像装置。
  2. 前記画素トランジスタ群には、ダミートランジスタが含まれる
    請求項１に記載の固体撮像装置。
  3. 前記画素トランジスタ群は、前記光電変換素子群の１共有の長方形に対してずらして配置される
    請求項１または２に記載の固体撮像装置。
  4. 前記画素トランジスタ群に含まれる増幅トランジスタのL長が、前記画素トランジスタ群に含まれる他のトランジスタのL長に対して長い
    請求項１乃至３のいずれかに記載の固体撮像装置。
  5. 前記画素トランジスタ群に含まれる増幅トランジスタのL長が、前記光電変換素子群のピッチに対して0.6乃至1.4倍である
    請求項４に記載の固体撮像装置。
  6. 前記画素トランジスタ群に含まれる選択トランジスタのL長が、前記画素トランジスタ群に含まれる他のトランジスタのL長に対して長い
    請求項１乃至５のいずれかに記載の固体撮像装置。
  7. 前記光電変換素子群と、前記光電変換素子群の隣に位置する他の光電変換素子群との間に、ウェルコンタクトを
    さらに備える請求項１乃至６のいずれかに記載の固体撮像装置。
  8. 裏面照射型である
    請求項１乃至７のいずれかに記載の固体撮像装置。
  9. １共有の形状が長方形であり、１共有単位に８つの光電変換素子が含まれる光電変換素子群と、
    前記光電変換素子群の長辺方向に、１つの群として配置され、リセットトランジスタ、増幅トランジスタ、および選択トランジスタが含まれる画素トランジスタ群と、
    前記画素トランジスタ群の前記リセットトランジスタと、前記光電変換素子群の長辺方向において前記画素トランジスタ群の隣に位置する他の画素トランジスタ群の前記選択トランジスタとの間に設けられたウェルコンタクトと
    を備え、
    前記画素トランジスタ群の各画素トランジスタは、前記画素トランジスタ群の画素トランジスタと前記光電変換素子群の１共有における所定の位置の画素との配置関係と、前記画素トランジスタ群の他の画素トランジスタと他の１共有における前記所定の位置の画素との派位置関係とが同等になるように配置されており、
    前記画素トランジスタ群の各画素トランジスタの配列方向は、前記光電変換素子群の長辺方向と同じであり、
    前記８つの光電変換素子は、それぞれ４つの光電変換素子で１つのフローティングフュージョンを共有し、
    前記光電変換素子群で共有される２つのフローティングフュージョンの配列方向は、前記光電変換素子群の長辺方向と同じである固体撮像装置と、
    前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
    入射光を前記固体撮像装置に入射する光学系と
    を有する電子機器。
  10. 前記画素トランジスタ群には、ダミートランジスタが含まれる
    請求項９に記載の電子機器。
  11. 前記画素トランジスタ群は、前記光電変換素子群の１共有の長方形に対してずらして配置される
    請求項９または１０に記載の電子機器。
  12. 前記画素トランジスタ群に含まれる増幅トランジスタのL長が、前記画素トランジスタ群に含まれる他のトランジスタのL長に対して長い
    請求項９乃至１１のいずれかに記載の固体撮像装置。
  13. 前記画素トランジスタ群に含まれる増幅トランジスタのL長が、前記光電変換素子群のピッチに対して0.6乃至1.4倍である
    請求項１２に記載の電子機器。
  14. 前記画素トランジスタ群に含まれる選択トランジスタのL長が、前記画素トランジスタ群に含まれる他のトランジスタのL長に対して長い
    請求項９乃至１３のいずれかに記載の電子機器。
  15. 前記光電変換素子群と、前記光電変換素子群の隣に位置する他の光電変換素子群との間に、ウェルコンタクトを
    さらに備える請求項９乃至１４のいずれかに記載の電子機器。
  16. 前記固体撮像装置は、裏面照射型である
    請求項９乃至１５のいずれかに記載の電子機器。
JP2014038584A 2014-02-28 2014-02-28 固体撮像装置、および電子機器 Active JP6334203B2 (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP2014038584A JP6334203B2 (ja) 2014-02-28 2014-02-28 固体撮像装置、および電子機器
TW104103789A TWI653891B (zh) 2014-02-28 2015-02-04 成像裝置及電子設備
CN202010118252.XA CN111312736B (zh) 2014-02-28 2015-02-20 成像装置和电子设备
KR1020237002324A KR20230019213A (ko) 2014-02-28 2015-02-20 촬상 장치 및 전자 기기
KR1020167022090A KR102386941B1 (ko) 2014-02-28 2015-02-20 촬상 장치 및 전자 기기
CN201580009596.4A CN106030804B (zh) 2014-02-28 2015-02-20 成像装置和电子设备
PCT/JP2015/000821 WO2015129226A1 (en) 2014-02-28 2015-02-20 Imaging device and electronic apparatus
EP19154945.0A EP3518518B1 (en) 2014-02-28 2015-02-20 Imaging device and electronic apparatus
KR1020227007266A KR102492853B1 (ko) 2014-02-28 2015-02-20 촬상 장치 및 전자 기기
US15/119,499 US10075659B2 (en) 2014-02-28 2015-02-20 Imaging device and electronic apparatus
EP15711310.1A EP3111631B1 (en) 2014-02-28 2015-02-20 Imaging device and electronic apparatus
US16/122,753 US11044428B2 (en) 2014-02-28 2018-09-05 Imaging device and electronic apparatus
US16/933,379 US11683601B2 (en) 2014-02-28 2020-07-20 Imaging device and electronic apparatus
US18/300,062 US20230247317A1 (en) 2014-02-28 2023-04-13 Imaging device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014038584A JP6334203B2 (ja) 2014-02-28 2014-02-28 固体撮像装置、および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017091696A Division JP2017139498A (ja) 2017-05-02 2017-05-02 固体撮像装置、および電子機器

Publications (3)

Publication Number Publication Date
JP2015162646A JP2015162646A (ja) 2015-09-07
JP2015162646A5 JP2015162646A5 (ja) 2016-02-25
JP6334203B2 true JP6334203B2 (ja) 2018-05-30

Family

ID=52697493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014038584A Active JP6334203B2 (ja) 2014-02-28 2014-02-28 固体撮像装置、および電子機器

Country Status (7)

Country Link
US (4) US10075659B2 (ja)
EP (2) EP3518518B1 (ja)
JP (1) JP6334203B2 (ja)
KR (3) KR102492853B1 (ja)
CN (2) CN111312736B (ja)
TW (1) TWI653891B (ja)
WO (1) WO2015129226A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6334203B2 (ja) * 2014-02-28 2018-05-30 ソニー株式会社 固体撮像装置、および電子機器
TWI696278B (zh) 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
JP6491519B2 (ja) * 2015-04-02 2019-03-27 キヤノン株式会社 撮像素子及び撮像装置
KR102541701B1 (ko) 2016-01-15 2023-06-13 삼성전자주식회사 씨모스 이미지 센서
CN110192281B (zh) 2016-10-14 2022-06-14 华为技术有限公司 Cmos图像传感器
KR20180076054A (ko) 2016-12-27 2018-07-05 삼성전자주식회사 공유 픽셀을 구비한 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
KR20180076845A (ko) 2016-12-28 2018-07-06 삼성전자주식회사 이미지 센서
KR102333610B1 (ko) * 2017-03-06 2021-12-03 에스케이하이닉스 주식회사 이미지 센서
KR102380819B1 (ko) * 2017-04-12 2022-03-31 삼성전자주식회사 이미지 센서
JP2018207291A (ja) * 2017-06-05 2018-12-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
KR102356913B1 (ko) * 2017-07-03 2022-02-03 에스케이하이닉스 주식회사 이미지 센서
KR102568744B1 (ko) * 2018-01-29 2023-08-22 에스케이하이닉스 주식회사 이미지 센서
KR102551862B1 (ko) 2018-01-29 2023-07-06 에스케이하이닉스 주식회사 이미지 센서
JP7086783B2 (ja) 2018-08-13 2022-06-20 株式会社東芝 固体撮像装置
JP6891340B2 (ja) 2019-09-30 2021-06-18 シェンチェン グーディックス テクノロジー カンパニー リミテッド 画像センサの半導体構造、チップおよび電子デバイス

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657665B1 (en) * 1998-12-31 2003-12-02 Eastman Kodak Company Active Pixel Sensor with wired floating diffusions and shared amplifier
US20050128327A1 (en) * 2003-12-10 2005-06-16 Bencuya Selim S. Device and method for image sensing
US7635880B2 (en) * 2004-12-30 2009-12-22 Ess Technology, Inc. Method and apparatus for proximate CMOS pixels
JP2007095917A (ja) * 2005-09-28 2007-04-12 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4752447B2 (ja) 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
US20070131992A1 (en) * 2005-12-13 2007-06-14 Dialog Semiconductor Gmbh Multiple photosensor pixel image sensor
JP4350768B2 (ja) * 2007-04-16 2009-10-21 キヤノン株式会社 光電変換装置及び撮像装置
US7964929B2 (en) 2007-08-23 2011-06-21 Aptina Imaging Corporation Method and apparatus providing imager pixels with shared pixel components
US7989749B2 (en) * 2007-10-05 2011-08-02 Aptina Imaging Corporation Method and apparatus providing shared pixel architecture
JP5292787B2 (ja) * 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
JP4630907B2 (ja) * 2008-03-03 2011-02-09 シャープ株式会社 固体撮像装置および電子情報機器
JP5178266B2 (ja) * 2008-03-19 2013-04-10 キヤノン株式会社 固体撮像装置
JP5188275B2 (ja) * 2008-06-06 2013-04-24 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
JP2009302483A (ja) * 2008-06-17 2009-12-24 Panasonic Corp 固体撮像装置及びその製造方法
US20100230583A1 (en) * 2008-11-06 2010-09-16 Sony Corporation Solid state image pickup device, method of manufacturing the same, image pickup device, and electronic device
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
TWI425629B (zh) * 2009-03-30 2014-02-01 Sony Corp 固態影像拾取裝置及其製造方法，影像拾取裝置及電子裝置
TWI411102B (zh) * 2009-03-31 2013-10-01 Sony Corp 固態成像元件及成像裝置
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
JP2011114324A (ja) * 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及び電子機器
JP5564909B2 (ja) 2009-11-30 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5537172B2 (ja) 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
JP6003291B2 (ja) * 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP6026102B2 (ja) * 2011-12-07 2016-11-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP5764783B2 (ja) * 2012-04-19 2015-08-19 国立大学法人東北大学 固体撮像装置
US9305949B2 (en) * 2013-11-01 2016-04-05 Omnivision Technologies, Inc. Big-small pixel scheme for image sensors
JP6334203B2 (ja) * 2014-02-28 2018-05-30 ソニー株式会社 固体撮像装置、および電子機器
TWI696278B (zh) * 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
KR20180077969A (ko) * 2016-12-29 2018-07-09 삼성전자주식회사 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
KR102638779B1 (ko) * 2017-01-03 2024-02-22 삼성전자주식회사 이미지 센서
JP6964479B2 (ja) 2017-10-03 2021-11-10 エヌ・イーケムキャット株式会社 希土類元素骨格置換ゼオライト及びその製造方法、並びにこれらを用いたＮＯｘ吸着材、選択的還元触媒及び自動車排ガス触媒

Also Published As

Publication number Publication date
US11683601B2 (en) 2023-06-20
CN111312736A (zh) 2020-06-19
US20200366856A1 (en) 2020-11-19
US20170013211A1 (en) 2017-01-12
TW201534121A (zh) 2015-09-01
EP3518518B1 (en) 2020-08-12
KR20230019213A (ko) 2023-02-07
CN106030804B (zh) 2020-03-20
KR102492853B1 (ko) 2023-01-31
US11044428B2 (en) 2021-06-22
JP2015162646A (ja) 2015-09-07
TWI653891B (zh) 2019-03-11
US20190007631A1 (en) 2019-01-03
CN111312736B (zh) 2023-10-24
EP3518518A1 (en) 2019-07-31
US20230247317A1 (en) 2023-08-03
KR20220034926A (ko) 2022-03-18
KR20160127730A (ko) 2016-11-04
WO2015129226A1 (en) 2015-09-03
EP3111631A1 (en) 2017-01-04
KR102386941B1 (ko) 2022-04-15
US10075659B2 (en) 2018-09-11
EP3111631B1 (en) 2019-04-03
CN106030804A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
JP6334203B2 (ja) 固体撮像装置、および電子機器
JP5537172B2 (ja) 固体撮像装置及び電子機器
JP5471174B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP6126666B2 (ja) 固体撮像装置及び電子機器
JP6180882B2 (ja) 固体撮像装置、信号処理装置、および電子機器
JPWO2016121521A1 (ja) 固体撮像素子および電子機器
JP7455525B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2016040838A (ja) 固体撮像装置、及び電子機器
JP2009026984A (ja) 固体撮像素子
JP6276297B2 (ja) 固体撮像装置及び電子機器
JP2017139498A (ja) 固体撮像装置、および電子機器
JP5842903B2 (ja) 固体撮像装置、及び電子機器
JP2017175164A (ja) 固体撮像装置及び電子機器
JP5874777B2 (ja) 固体撮像装置及び電子機器
JP2013175529A (ja) 固体撮像装置、及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170502

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170515

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180426

R150 Certificate of patent or registration of utility model

Ref document number: 6334203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150