JP6126666B2 - 固体撮像装置及び電子機器 - Google Patents

固体撮像装置及び電子機器 Download PDF

Info

Publication number
JP6126666B2
JP6126666B2 JP2015222008A JP2015222008A JP6126666B2 JP 6126666 B2 JP6126666 B2 JP 6126666B2 JP 2015222008 A JP2015222008 A JP 2015222008A JP 2015222008 A JP2015222008 A JP 2015222008A JP 6126666 B2 JP6126666 B2 JP 6126666B2
Authority
JP
Japan
Prior art keywords
charge storage
green
charge
pixel
blue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015222008A
Other languages
English (en)
Other versions
JP2016028457A (ja
Inventor
宏明 石渡
宏明 石渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2015222008A priority Critical patent/JP6126666B2/ja
Publication of JP2016028457A publication Critical patent/JP2016028457A/ja
Application granted granted Critical
Publication of JP6126666B2 publication Critical patent/JP6126666B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements

Description

本開示は、固体撮像装置、及び、それを備える電子機器に関する。
近年、固体撮像装置として、ＣＣＤ（Charge-Coupled Device）に代わり、ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）イメージセンサが、様々な用途で採用されている。例えば、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ、放送・映画・業務用カメラ、携帯電話に内蔵されるカメラ等に搭載される固体撮像装置として、ＣＭＯＳイメージセンサが採用されるケースが増えている。これは、ＣＭＯＳイメージセンサが、ＣＣＤに比べて、高速度撮影（高フレームレート）、低消費電力等の点で優れていることに加え、ＣＭＯＳイメージセンサの画質向上が著しいことにも起因している。また、ＣＭＯＳイメージセンサは、単位画素（以下、単に画素という）がアレイ状に配列された画素部と、その周辺回路部とを同一半導体基板上に作製することができるという利点も有する。
ＣＭＯＳイメージセンサにおいて、画素は、一般に、光電変換部（電荷蓄積部）を構成するフォトダイオード（以下、ＰＤと記す）と、ＰＤで生成された光電荷（以下、単に電荷という）を電圧に変換する浮遊拡散領域部（以下、ＦＤ領域部と記す）とを備える。さらに、画素は、ＰＤに蓄積された電荷を読み出すために各種画素トランジスタを備える。
近年では、画素トランジスタとして、転送トランジスタ、増幅トランジスタ、リセットトランジスタ及び選択トランジスタを含む４トランジスタ型の画素が採用されることが多い。しかしながら、画素の微細化のために、選択トランジスタを搭載しない３トランジスタ型の画素が採用される場合もある。
なお、転送トランジスタは、ＰＤに蓄積された電荷をＦＤ領域部に転送する画素トランジスタであり、増幅トランジスタは、ＦＤ領域部で変換された電圧信号を増幅する画素トランジスタである。また、リセットトランジスタは、ＦＤ領域部の電位をリセットする画素トランジスタであり、選択トランジスタは、電荷を読み出す画素を選択する画素トランジスタである。
上記構成のＣＭＯＳイメージセンサを搭載したデジタルスチルカメラ等では、画素数の増大や、筐体サイズの縮小の要望に対して、画素のセルサイズを縮小することにより対応している。その画素のセルサイズの有効な縮小手法としては、例えば、画素共有技術が用いられる。画素共有技術では、所定数の画素（例えば２画素、４画素等）において、転送トランジスタ以外の画素トランジスタ及びＦＤ領域部を共有し、転送トランジスタ及びＰＤを画素毎に設ける。
例えば、２つの画素を共有する場合には、該２つの画素で転送トランジスタ以外の画素トランジスタ及びＦＤ領域部を共有し、転送トランジスタ及びＰＤを画素毎に設ける。この場合、共有される２つの画素に対して、合計５つの画素トランジスタ（増幅トランジスタ、リセットトランジスタ、選択トランジスタ、及び２つの転送トランジスタ）が設けられる。画素共有技術を用いない場合には画素毎に４個の画素トランジスタが必要となるが、上述のように２つの画素を共有した場合には、１つの画素当たりの画素トランジスタ数は、２．５個（＝５／２）となる。それゆえ、画素共有技術を用いた場合には、画素トランジスタの形成面積を縮小することができるので、画素のセルサイズを縮小することができる。また、この場合には、画素トランジスタの形成面積の縮小分だけＰＤの形成面積を拡大することができる。
また、上記構成のＣＭＯＳイメージセンサを搭載したデジタルスチルカメラ等では、より撮像条件が悪い環境、例えば、暗い環境においても、より綺麗な画質で撮影できるようにするために、感度性能の向上要求も多い。この要求に応えるため、画素トランジスタや配線等が形成されたシリコン基板の表面とは反対側の面（裏面）から光が入射される、裏面照射（ＢＳＩ）型のＣＭＯＳイメージセンサが提案されている。なお、画素トランジスタや配線等が形成されたシリコン基板の表面側から光が入射されるＣＭＯＳイメージセンサは、表面照射（ＦＳＩ）型のＣＭＯＳイメージセンサと呼ばれる。裏面照射型のＣＭＯＳイメージセンサでは、光が画素トランジスタや配線等の形成層を介さずＰＤに入射されるので、画素トランジスタや配線等における入射光のケラレを回避することができる。この結果、裏面照射型のＣＯＭＳイメージセンサでは、感度の向上や、シェーディング特性の改善などの効果が得られる。
ところで、一般に、ＣＭＯＳイメージセンサでは、光が入射されるシリコン基板内において、入射光が光電変換される光入射面からの深さ（以下、光電変換深さという）は、入射光の波長により異なることが知られている。具体的には、シリコン基板内における光電変換深さは、青色光、緑色光及び赤色光の順で深くなることが知られている。すなわち、シリコン基板内での青色光の光電変換深さは、緑色光及び赤色光の各光電変換深さより浅くなる。
上述した各色の光電変換深さの違いを利用し、かつ、画素共有技術を採用した裏面照射型のＣＭＯＳイメージセンサが提案されている。また、そのような構成のＣＭＯＳイメージセンサでは、共有される画素トランジスタの様々な配置技術が提案されている（例えば特許文献１参照）。
特許文献１には、青色用、緑色用及び赤色用の画素（以下では、それぞれ青画素、緑画素及び赤画素という）で共有する画素トランジスタを、シリコン基板の表面において、青画素の形成領域に選択的に配置する技術が提案されている。青画素の光電変換深さ（ＰＤの形成位置）は、光入射面（裏面）から浅いので、特許文献１のように、青画素の形成領域に共有される画素トランジスタを選択的に配置しても、青画素での光電変換作用に悪影響を及ぼさない。
それゆえ、このような特許文献１の構成では、青画素、緑画素及び赤画素で共有する画素トランジスタを、緑画素及び赤画素の形成領域に配置する必要が無くなるので、光電変換動作を担うＰＤの面積を拡大することができる。すなわち、特許文献１では、共有画素の構造を上記構造にすることにより、ＰＤの面積の拡大、飽和信号量の増加、及び、感度の増加などを図り、画素の微細化、並びに、高感度及び低雑音の単板カラー固体撮像の実現を可能にしている。
特開２００８−１７２５８０号公報
ところが、上記特許文献１の手法では、画素の微細化が進むと、画素の電荷蓄積部に蓄積された電荷を容易に転送することが難しい。
したがって、画素が微細化された場合にも、容易に電荷を転送することの可能な素子構造の実現が望まれている。
本開示の一実施の形態の第１の固体撮像装置は、赤色波長の光成分を光電変換して得られる電荷を蓄積する１つの赤色電荷蓄積部と、青色波長の光成分を光電変換して得られる電荷を蓄積する１つの青色電荷蓄積部と、緑色波長の光成分を光電変換して得られる電荷を蓄積する、第１の緑色電荷蓄積部および第２の緑色電荷蓄積部を含む複数の緑色電荷蓄積部とを互いに異なる位置に有する複数の画素と、内部に、赤色電荷蓄積部と、青色電荷蓄積部と、複数の緑色電荷蓄積部とを有し、一方の表面側に第１の緑色電荷蓄積部、他方の表面側に第２の緑色電荷蓄積部がその厚み方向に沿って配置された基板と、画素の光入射面とは反対側の面から青色電荷蓄積部まで延在して形成されると共に、青色電荷蓄積部に蓄積された電荷を転送するための第１の縦型電極と、画素の光入射面とは反対側の面から緑色電荷蓄積部まで延在して形成されると共に、複数の緑色電荷蓄積部に蓄積された電荷を転送するための第２の縦型電極とを備え、複数の緑色電荷蓄積部の飽和電荷量の和は、赤色電荷蓄積部の飽和電荷量及び青色電荷蓄積部の飽和電荷量のそれぞれより大きいものである。
本開示の一実施の形態の第２の固体撮像装置は、赤色波長の光成分を光電変換して得られる電荷を蓄積する１つの赤色電荷蓄積部と、青色波長の光成分を光電変換して得られる電荷を蓄積する１つの青色電荷蓄積部と、緑色波長の光成分を光電変換して得られる電荷を蓄積する、第１の緑色電荷蓄積部および第２の緑色電荷蓄積部を含む複数の緑色電荷蓄積部とを互いに異なる位置に有する複数の画素と、内部に、赤色電荷蓄積部と、青色電荷蓄積部と、複数の緑色電荷蓄積部とを有し、一方の表面側に第１の緑色電荷蓄積部、他方の表面側に第２の緑色電荷蓄積部がその厚み方向に沿って配置された基板と、画素の光入射面から赤色電荷蓄積部まで延在して形成されると共に、赤色電荷蓄積部に蓄積された電荷を転送するための第１の縦型電極と、画素の光入射面から緑色電荷蓄積部まで延在して形成されると共に、複数の緑色電荷蓄積部に蓄積された電荷を転送するための第２の縦型電極とを備え、複数の緑色電荷蓄積部の飽和電荷量の和は、赤色電荷蓄積部の飽和電荷量及び青色電荷蓄積部の飽和電荷量のそれぞれより大きいものである。
本開示の一実施の形態の第１の電子機器は、上記本開示の一実施の形態の第１の固体撮像装置と、固体撮像装置の出力信号に対して所定の処理を施す信号処理回路とを備える構成とする。
本開示の一実施の形態の第２の電子機器は、上記本開示の一実施の形態の第２の固体撮像装置と、固体撮像装置の出力信号に対して所定の処理を施す信号処理回路とを備える構成とする。
本開示の一実施の形態の第１の固体撮像装置および電子機器では、画素の光入射面とは反対側の面から青色電荷蓄積部まで延在して第１の縦型電極が設けられ、画素の光入射面とは反対側の面から緑色電荷蓄積部まで延在して第２の縦型電極が設けられている。画素の微細化が進むと、例えば不純物拡散領域の幅が狭くなり電荷転送が困難となるが、上記のような第１および第２の縦型電極が用いられることで、青色電荷蓄積部および緑色電荷蓄積部と、光入射面とは反対側の面に配置された画素トランジスタのソース・ドレイン領域との分離を確保しつつ、電荷を転送することができる。よって、画素が微細化された場合にも、容易に電荷を転送することが可能となる。
本開示の一実施の形態の第２の固体撮像装置および電子機器では、画素の光入射面から赤色電荷蓄積部まで延在して第１の縦型電極が設けられ、画素の光入射面から緑色電荷蓄積部まで延在して第２の縦型電極が設けられている。画素の微細化が進むと、不純物拡散領域の幅が狭くなり電荷転送が困難となるが、上記のような第１および第２の縦型電極が用いられることで、赤色電荷蓄積部および緑色電荷蓄積部と、光入射面に配置された画素トランジスタのソース・ドレイン領域との分離を確保しつつ、電荷を転送することができる。よって、画素が微細化された場合にも、容易に電荷を転送することが可能となる。
赤画素、青画素及び緑画素の感度特性を示す図である。 本開示の第１の実施形態に係るＣＭＯＳイメージセンサの概略ブロック構成図である。 第１の実施形態のＣＭＯＳイメージセンサにおける赤画素、青画素及び緑画素の配列形態を示す図である。 第１の実施形態のＣＭＯＳイメージセンサにおける共有画素単位部の等価回路図である。 第１の実施形態のＣＭＯＳイメージセンサにおける共有画素単位部の概略構成断面図である。 緑画素おける光電変換動作を説明するための図である。 本開示の第２の実施形態に係るＣＭＯＳイメージセンサにおける共有画素単位部の概略構成断面図である。 本開示の一実施の形態の固体撮像装置を適用した電子機器の一例を示す図である。
以下に、本開示の実施形態に係る固体撮像装置及びそれを備える電子機器の一例を、図面を参照しながら下記の順で説明する。ただし、本開示は下記の例に限定されない。
１．第１の実施形態：裏面照射型の固体撮像装置
２．第２の実施形態：表面照射型の固体撮像装置
３．各種変形例
４．電子機器（応用例）の構成例
＜１．第１の実施形態＞
まず、本開示の第１の実施形態に係る固体撮像装置の構成を説明する前に、緑画素の感度と、青画素及び赤画素のそれとの違いにより、固体撮像装置の撮像性能に与え得る影響について、簡単に説明する。
図１に、緑画素、青画素及び赤画素の感度特性を示す。なお、図１に示す各画素の感度特性の横軸は、電荷の蓄積時間であり、縦軸は、光電変換量である。また、図１中の実線で示す特性（ＳＢ）は、青画素の感度特性であり、点線で示す特性（ＳＲ）は、赤画素の感度特性であり、そして、一点鎖線で示す特性（ＳＧ）は、緑画素の感度特性である。さらに、図１に示す例では、各画素の飽和電荷量Ｑｓは互いに同じものとする。
一般に、青画素の感度（光電変換率）と赤画素のそれとは、互いにほぼ同じ値になり、緑画素の感度（光変換効率）は、青画素及び赤画素の各感度の約２倍程度、大きくなることが知られている。それゆえ、図１に示す緑画素の感度特性ＳＧの傾きは、青画素及び赤画素の各感度特性の傾きの約２倍になる。その結果、緑画素に蓄積される電荷量（光電変換される電荷量）は、図１に示すように、青画素及び赤画素のそれぞれに蓄積される電荷量が飽和電荷量Ｑｓに達する時間ｔ２より短い時間ｔ１（時間ｔ２の約１／２）で、飽和電荷量Ｑｓに達する。
それゆえ、露光時間が例えばｔ２である場合、時間ｔ１〜ｔ２の期間、緑画素で光電変換された電荷は緑画素から溢れ、該溢れた電荷は外部に排出される。この場合、時間ｔ１〜ｔ２の間に緑画素で光電変換された電荷は無駄な電荷となり、緑画素の高感度特性が十分に生かされていないことになる。また、通常、感度が大きくなるとＳＮ比が向上するので、ＳＮ比の観点においても、上記状況では、緑画素の高感度特性が有効活用されていない。
そこで、本開示では、上述のような緑画素の高感度特性を十分に活かすことができ、ＳＮ比の優れた撮像特性を得ることができるような構成の固体撮像装置を提案する。
［固体撮像装置の全体構成］
図２に、本開示の第１の実施形態に係る固体撮像装置の概略ブロック構成を示す。なお、本実施形態では、固体撮像装置として、裏面照射型のＣＭＯＳイメージセンサを例に挙げ説明する。
ＣＭＯＳイメージセンサ１００は、画素部１０１と、垂直駆動部１０２と、カラム処理部１０３と、水平駆動部１０４と、システム制御部１０５とを備える。なお、画素部１０１、垂直駆動部１０２、カラム処理部１０３、水平駆動部１０４、及び、システム制御部１０５は、図２には示さない一枚の半導体基板（シリコン基板）上に形成される。
さらに、ＣＭＯＳイメージセンサ１００は、信号処理部１０８、及び、データ格納部１０９を備える。なお、本実施形態では、信号処理部１０８、及び、データ格納部１０９を、ＣＭＯＳイメージセンサ１００とは別の基板に設けられた、例えばＤＳＰ(Digital Signal Processor)やソフトウェアにより処理を行う外部信号処理部で構成してもよい。また、信号処理部１０８、及び、データ格納部１０９を、例えば画素部１０１等が形成される半導体基板と同じ半導体基板上に搭載してもよい。
画素部１０１は、行列状に２次元配置された複数の画素１０１ａを備える。なお、本実施形態では、各画素１０１ａは、赤画素、緑画素及び青画素のいずれかで構成され、赤画素、緑画素及び青画素は、所定の配列形態（例えばＢａｙｅｒ配列等）で配置される。
また、各色の画素１０１ａには、対応する波長成分の入射光量に対応した量の電荷を蓄積する電荷蓄積部が設けられる。さらに、本実施形態では、複数の画素１０１ａで、転送トランジスタ以外の画素トランジスタ（増幅トランジスタ、リセットトランジスタ及び選択トランジスタ）を共有する例を説明する。なお、共有される画素１０１ａの単位領域部（以下、共有画素単位部という）、及び、各画素１０１ａの構成については、後で詳述する。
画素部１０１は、さらに、行列状に２次元配置された複数の共有画素単位部（後述の図３及び４に示す共有画素単位部１１０）の行毎に、行方向（図２では左右方向）に沿って形成された画素駆動線１０６を備える。また、画素部１０１は、複数の共有画素単位部の列毎に、列方向（図２では上下方向）に沿って形成された垂直信号線１０７を備える。なお、各画素駆動線１０６は対応する行の共有画素単位部に接続され、各垂直信号線１０７は対応する列の共有画素単位部に接続される。
また、画素駆動線１０６の一端は、該画素駆動線１０６に対応する垂直駆動部１０２の行の出力端に接続され、垂直信号線１０７の一端は、該垂直信号線１０７に対応するカラム処理部１０３の列の入力端に接続される。なお、図２では、説明を簡略化するため、行毎の画素駆動線１０６を１本の信号線で示すが、後述のように、通常、共有画素単位部を構成する複数の画素トランジスタをそれぞれ駆動する複数の信号線が行毎に設けられる。
垂直駆動部１０２は、例えば、シフトレジスタ、アドレスデコーダ等の回路素子により構成され、画素部１０１の各画素１０１ａ（共有画素単位部）に各種駆動信号を出力して、各画素１０１ａを駆動し、各画素１０１ａから信号を読み出す。
カラム処理部１０３は、画素部１０１の共有画素単位部の列毎に、選択行の共有画素単位部内の所定の画素１０１ａから垂直信号線１０７を介して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
具体的には、カラム処理部１０３は、垂直信号線１０７に出力された画素信号に対して、例えば、ＡＤ（Analog to Digital）変換処理、ＣＤＳ(Correlated Double Sampling：相関二重サンプリング）処理等の各種処理を行う。カラム処理部１０３においてＣＤＳ処理を行った場合には、例えば、リセットノイズ、増幅トランジスタの閾値ばらつき等に起因する画素固有の固定パターンノイズを除去することができる。
水平駆動部１０４は、例えば、シフトレジスタ、アドレスデコーダ等の回路素子により構成され、カラム処理部１０３の列毎に設けられた単位回路（不図示）を順次、選択走査する。この水平駆動部１０４の選択走査により、カラム処理部１０３の各単位回路で信号処理された画素信号は順次、信号処理部１０８に出力される。
システム制御部１０５は、ＣＭＯＳイメージセンサ１００の各種動作のタイミング信号を生成する例えばタイミングジェネレータ等により構成される。そして、システム制御部１０５で生成された各種タイミング信号は、垂直駆動部１０２、カラム処理部１０３及び水平駆動部１０４に供給され、これらのタイミング信号に基づいて各部が駆動制御される。
信号処理部１０８は、カラム処理部１０３から出力される画素信号に対して例えば加算処理等の各種信号処理を行う。また、データ格納部１０９は、信号処理部１０８で所定の信号処理を行う際に必要なデータを一時的に格納する。
［画素の配列形態］
図３に、本実施形態のＣＭＯＳイメージセンサ１００における画素の配列形態及び共有画素単位部の概略構成を示す。本実施形態では、図３に示すように、赤画素１０、青画素２０及び緑画素３０をＢａｙｅｒ配列で配置する例を説明する。なお、本開示はこれに限定されず、他の任意の画素の配列形態にも本開示技術は適用可能であり、同様の効果が得られる。
また、本実施形態では、図３に示すＢａｙｅｒ配列において、互いに隣り合う、１つの赤画素１０、１つの青画素２０、及び、２つの緑画素３０（合計４つの画素）で、１つの共有画素単位部１１０を構成する例を説明する。すなわち、本実施形態では、１つの赤画素１０、１つの青画素２０、及び、２つの緑画素３０の４つの画素で、転送トランジスタ以外の画素トランジスタ及びＦＤ領域部を共有する。なお、画素の配列形態、及び、共有画素の数は、図３に示す例に限定されず、例えば、用途、必要とする撮像特性等の条件を考慮して、適宜変更することができる。
［共有画素単位部の等価回路］
図４に、共有画素単位部１１０の等価回路を示す。
共有画素単位部１１０は、図４に示すように、赤画素１０の赤色電荷蓄積部１１及び赤色転送トランジスタ１２と、青画素２０の青色電荷蓄積部２１及び青色転送トランジスタ２２とを備える。また、共有画素単位部１１０は、各緑画素３０の緑色電荷蓄積部３１及び緑色転送トランジスタ３２を備える。さらに、共有画素単位部１１０は、４つの画素で共有する、増幅トランジスタ３、リセットトランジスタ４、選択トランジスタ５及びＦＤ領域部６を備える。
共有画素単位部１１０内には、画素毎に転送トランジスタを駆動するための転送配線（７ａ〜７ｄ）が設けられる。また、共有画素単位部１１０内には、４つの画素で共有される、リセットトランジスタ４及び選択トランジスタ５をそれぞれ駆動するリセット配線８及びアドレス配線９が設けられる。さらに、共有画素単位部１１０内には、各画素の信号電荷に対応する画素信号（電圧信号）が出力される垂直信号線１０７が設けられる。
各画素内の電荷蓄積部（ＰＤ）は、対応する波長の入射光成分がシリコン基板内で光電変換されて生成された電荷（ここでは電子）を蓄積する。本実施形態では、後述の図５で示すように、各電荷蓄積部をキャリア極性がＮ型の不純物領域で構成する。また、本実施形態では、各画素トランジスタをキャリア極性がＮ型のＭＯＳトランジスタで構成する。各電荷蓄積部のアノードは接地され、各電荷蓄積部のカソードは対応する転送トランジスタのソースに接続される。
また、各画素の転送トランジスタ（２ａ〜２ｃ）のゲートはそれぞれ、対応する転送配線（７ａ〜７ｄ）に接続される。さらに、各転送トランジスタは、対応する電荷蓄積部とＦＤ領域部６との間に設けられ、各転送トランジスタのドレインは、ＦＤ領域部６に接続される。
各転送トランジスタは、そのゲートに垂直駆動部１０２から対応する転送配線を介してハイレベルの転送信号（ＴＲＧ：電圧信号）が入力された際にオン状態となり、対応する電荷蓄積部で光電変換された電荷（電子）をＦＤ領域部６に転送する。なお、ＦＤ領域部６に転送された電荷は、ＦＤ領域部６において、電圧（電位）に変換される。
増幅トランジスタ３のゲートは、ＦＤ領域部６に接続される。また、増幅トランジスタ３のドレインは、電源電圧Ｖｄｄの供給端子に接続され、増幅トランジスタ３のソースは、選択トランジスタ５を介して垂直信号線１０７に接続される。増幅トランジスタ３は、ＦＤ領域部６の電位を増幅し、その増幅信号を画素信号（光蓄積信号）として選択トランジスタ５に出力する。
リセットトランジスタ４は、電源電圧Ｖｄｄの供給端子と、ＦＤ領域部６との間に設けられる。リセットトランジスタ４は、そのゲートに垂直駆動部１０２からリセット配線８を介してハイレベルのリセット信号（ＲＳＴ）が入力された際にオン状態となり、ＦＤ領域部６の電位を電源電圧Ｖｄｄにリセットする。
また、選択トランジスタ５は、増幅トランジスタ３と、垂直信号線１０７との間に設けられる。選択トランジスタ５は、そのゲートに垂直駆動部１０２からアドレス配線９を介してハイレベルのアドレス信号（ＳＥＬ）が入力された際にオン状態となり、増幅トランジスタ３で増幅された画素信号（電圧信号）を垂直信号線１０７に出力する。なお、垂直信号線１０７に出力された各画素の画素信号は、カラム処理部１０３に転送される。
［共有画素単位部の内部構成］
図５に、本実施形態のＣＭＯＳイメージセンサ１００における、画素部１０１の共有画素単位部１１０及び各画素の内部構成を示す。なお、図５は、図３中のＡ−Ａ断面図であり、各画素が形成されるシリコン基板５０（以下では、単に基板５０という）の概略構成断面図である。
（１）共有画素単位部の全体構成
本実施形態では、図５に示すように、基板５０の面内方向において、赤画素１０、青画素２０及び緑画素３０が互いに隣り合うように設けられ、互いに隣り合う２つの画素間には、素子分離領域５１が設けられる。本実施形態では、この素子分離領域５１により、各画素を分離する。
また、本実施形態では、図５に示すように、基板５０の光入射面（裏面５０ｂ）とは反対側の面（表面５０ａ）上に、層間絶縁膜（不図示）を介して配線５２ａが形成された配線層５２が設けられる。なお、図５には示さないが、基板５０の裏面５０ｂ上には、カラーフィルタが設けられ、赤画素１０、青画素２０及び緑画素３０には、カラーフィルタを通過した赤光、青光及び緑光がそれぞれ入射される。
また、基板５０には、図５に示すように、キャリア極性がＮ型の不純物層で構成されたＦＤ領域部６が、基板５０の表面５０ａの所定領域に埋め込むように形成される。図５に示す例では、画素毎にＦＤ領域部６が設けられ、各画素の転送トランジスタと該転送トランジスタの隣の領域に設けられた素子分離領域５１との間の領域にＦＤ領域部６が設けられる。また、図５には示さないが、本実施形態ではＦＤ領域部６を４つの画素で共有するので、画素毎に設けられたＦＤ領域部６を構成するキャリア極性がＮ型の不純物層は、互いに接続される。なお、ＦＤ領域部６の不純物濃度は、例えば約１×１０２０ｃｍ-3程度とすることができる。
さらに、本実施形態では、４つの画素で共有される、増幅トランジスタ３、リセットトランジスタ４及び選択トランジスタ５を、光入射側から見て、光電変換深さが最も浅くなる青画素２０の形成領域の基板５０の表面５０ａ付近に形成する。このように青画素２０の形成領域に共有される画素トランジスタを配置しても、青画素２０の光電変換深さ位置は、画素トランジスタが形成される基板５０の表面５０ａ付近から離れた位置となるので、青画素２０における光電変換作用には悪影響を及ぼさない。なお、図５に示す例では、説明の都合上、青画素２０には、共有する３つの画素トランジスタのうち、増幅トランジスタ３のみを示す。
増幅トランジスタ３は、図５に示すように、増幅ゲート６０、ソース６１及びドレイン６２で構成される。増幅トランジスタ３のソース６１及びドレイン６２はともに、キャリア極性がＮ型の不純物層で構成され、各不純物層は、青画素２０の形成領域において、基板５０の表面５０ａの所定領域に埋め込むように形成される。そして、増幅トランジスタ３の増幅ゲート６０は、基板５０の表面５０ａ上において、ソース６１及びドレイン６２間の領域に形成される。
（２）赤画素の構成
赤画素１０は、図５に示すように、基板５０内部に埋め込むように形成された、赤色電荷蓄積部１１、２つのＰ＋層１３，１４及びＰ−層１５と、赤色転送トランジスタ１２とを有する。
２つのＰ＋層１３，１４は、ともに、キャリア極性がＰ型の不純物層で構成され、例えば、ピンニング層として作用し、暗電流の低減や、白点の抑制などを実現する。一方のＰ＋層１３は、基板５０の裏面５０ｂに埋め込むようにして設けられ、他方のＰ＋層１４は、基板５０の表面５０ａに埋め込むようにして設けられる。なお、各Ｐ＋層の不純物濃度は、例えば約１×１０２０ｃｍ-3程度とすることができる。
赤色電荷蓄積部１１は、キャリア極性がＮ型の不純物層で構成され、赤色電荷蓄積部１１には、光電変換により生成された電子（赤光の光量に対応する量の電子）が蓄積される。基板５０内での、赤光に対する光電変換深さは、青光及び緑光のそれより深い。それゆえ、本実施形態では、赤色電荷蓄積部１１は、基板５０内において表面５０ａ側の領域（赤光の入射面（裏面５０ｂ）から見て深い位置）に設けられ、図５に示す例では、Ｐ＋層１４の光入射側の領域に設けられる。すなわち、本実施形態では、赤色電荷蓄積部１１及びＰ＋層１４によりＨＡＤ型構造（Ｐ＋／Ｎ−接合型）のＰＤが構成される。なお、赤色電荷蓄積部１１の不純物濃度は、例えば約１×１０１７ｃｍ-3〜１×１０１８ｃｍ-3程度とすることができる。
Ｐ−層１５は、キャリア極性がＰ型の不純物層で構成され、図５に示す例では、赤色電荷蓄積部１１の光入射側の領域に設けられる。Ｐ−層１５は、赤光の入射側から見て、赤色電荷蓄積部１１の領域より浅い位置で光電変換された電子が赤色電荷蓄積部１１に入り込むことを抑制するために設けられる。それゆえ、本実施形態のように、Ｐ−層１５を設けた場合には、混色を防止することができる。なお、Ｐ−層１５の不純物濃度は、例えば約１×１０１７ｃｍ-3〜１×１０１８ｃｍ-3程度とすることができる。
赤色転送トランジスタ１２は、赤色電荷蓄積部１１に蓄積された電荷をＦＤ領域部６に転送する。赤色転送トランジスタ１２の赤色転送ゲート膜１６は、基板５０の表面５０ａ上において、Ｐ＋層１４及びＦＤ領域部６間の領域に形成される。なお、図５には示さないが、赤色転送トランジスタ１２（赤色転送ゲート膜１６）と基板５０との間には、例えばＳｉＯ2膜等からなるゲート絶縁膜が設けられる。
（３）青画素の構成
青画素２０は、図５に示すように、基板５０内部に埋め込むように形成された、青色電荷蓄積部２１、２つのＰ＋層２３，２４及びＰ−層２５と、青色転送トランジスタ２２とを有する。
２つのＰ＋層２３，２４は、ともに、キャリア極性がＰ型の不純物層で構成され、例えば、ピンニング層として作用し、暗電流の低減や、白点の抑制などを実現する。一方のＰ＋層２３は、基板５０の裏面５０ｂに埋め込むようにして設けられ、他方のＰ＋層２４は、基板５０の表面５０ａの領域であり、かつ、増幅トランジスタ３の形成領域と重ならない領域に埋め込むようにして設けられる。なお、各Ｐ＋層の不純物濃度は、例えば約１×１０２０ｃｍ-3程度とすることができる。
青色電荷蓄積部２１は、キャリア極性がＮ型の不純物層で構成され、青色電荷蓄積部２１には、光電変換により生成された電子（青光の光量に対応する量の電子）が蓄積される。基板５０内での、青光に対する光電変換深さは、赤光及び緑光のそれより浅い。それゆえ、本実施形態では、青色電荷蓄積部２１は、基板５０内において裏面５０ｂ側の領域（青光の入射面（裏面５０ｂ）から見て浅い位置）に設けられ、図５に示す例では、Ｐ＋層２３の光入射側とは反対側の領域に設けられる。すなわち、本実施形態では、青色電荷蓄積部２１及びＰ＋層２３によりＨＡＤ型構造のＰＤが構成される。なお、本実施形態では、青色電荷蓄積部２１の構成（例えば、不純物濃度、深さ方向の幅等）は、赤色電荷蓄積部１１の構成と同様とし、青色電荷蓄積部２１の飽和電荷量（飽和信号量）も赤色電荷蓄積部１１のそれと同様とする。
Ｐ−層２５は、キャリア極性がＰ型の不純物層で構成され、図５に示す例では、青色電荷蓄積部２１の光入射側とは反対側の領域に設けられる。Ｐ−層２５は、青光の入射側から見て、青色電荷蓄積部２１の領域より深い位置で光電変換された電子が青色電荷蓄積部２１に入り込むことを抑制するために設けられる。それゆえ、本実施形態のように、Ｐ−層２５を設けた場合には、混色を防止することができる。なお、Ｐ−層２５の不純物濃度は、例えば約１×１０１７ｃｍ-3〜１×１０１８ｃｍ-3程度とすることができる。
青色転送トランジスタ２２は、青色電荷蓄積部２１に蓄積された電荷をＦＤ領域部６に転送する。なお、本実施形態では、青色転送トランジスタ２２の転送ゲートを、縦型の転送ゲートで構成する。具体的には、青色転送トランジスタ２２の転送ゲートを、図５に示すように、基板５０の表面５０ａ上に形成された青色転送ゲート膜２６と、基板５０の内部に埋め込まれた柱状の青色縦型ゲート電極部２７とで構成する。
青色転送ゲート膜２６は、基板５０の表面５０ａ上において、Ｐ＋層２４及びＦＤ領域部６間の領域に形成される。青色縦型ゲート電極部２７は、基板５０の厚さ（深さ）方向に沿って、青色転送ゲート膜２６（表面５０ａ）から青色電荷蓄積部２１の形成領域まで延在して形成される。
なお、本実施形態では、基板５０の表面５０ａから見て、青色電荷蓄積部２１は深い位置に形成されるが、青色転送トランジスタ２２の転送ゲートを縦型の転送ゲートにすることにより、青色電荷蓄積部２１で蓄積された電荷の転送が容易になる。また、図５には示さないが、青色転送トランジスタ２２（青色転送ゲート膜２６及び青色縦型ゲート電極部２７）と基板５０との間には、例えばＳｉＯ2膜等からなるゲート絶縁膜が設けられる。
（４）緑画素の構成
緑画素３０は、図５に示すように、基板５０内部に埋め込むように形成された、第１緑色電荷蓄積部３１ａ、第２緑色電荷蓄積部３１ｂ及び２つのＰ＋層３３，３４と、緑色転送トランジスタ３２とを有する。すなわち、本実施形態では、図４の等価回路で示す緑色電荷蓄積部３１を２つの緑色電荷蓄積部（第１緑色電荷蓄積部３１ａ及び第２緑色電荷蓄積部３１ｂ）で構成する。
２つのＰ＋層３３，３４は、ともに、キャリア極性がＰ型の不純物層で構成され、例えば、ピンニング層として作用し、暗電流の低減や、白点の抑制などを実現する。一方のＰ＋層３３は、基板５０の裏面５０ｂに埋め込むようにして設けられ、他方のＰ＋層３４は、基板５０の表面５０ａに埋め込むようにして設けられる。なお、各Ｐ＋層の不純物濃度は、例えば約１×１０２０ｃｍ-3程度とすることができる。
第１緑色電荷蓄積部３１ａは、キャリア極性がＮ型の不純物層で構成され、第１緑色電荷蓄積部３１ａには、光電変換により生成された電子が蓄積される。第１緑色電荷蓄積部３１ａは、基板５０内において裏面５０ｂ側の領域、すなわち、緑光の入射面（裏面５０ｂ）から見て浅い位置に設けられる。図５に示す例では、第１緑色電荷蓄積部３１ａは、Ｐ＋層３３の光入射側とは反対側の領域に設けられる。すなわち、本実施形態では、第１緑色電荷蓄積部３１ａ及びＰ＋層３３によりＨＡＤ型構造のＰＤが構成される。
なお、本実施形態では、第１緑色電荷蓄積部３１ａの構成（例えば、不純物濃度、深さ方向の幅等）は、青色電荷蓄積部２１の構成と同様とし、第１緑色電荷蓄積部３１ａの飽和電荷量（飽和電荷信号量）も青色電荷蓄積部２１のそれと同様とする。また、本実施形態では、基板５０の深さ（厚さ）方向における、第１緑色電荷蓄積部３１ａの形成位置（深さ）は、青色電荷蓄積部２１のそれと同様とする。第１緑色電荷蓄積部３１ａをこのような構成とすることにより、第１緑色電荷蓄積部３１ａと青色電荷蓄積部２１とを同時に作製することができる。
第２緑色電荷蓄積部３１ｂは、第１緑色電荷蓄積部３１ａと同様にキャリア極性がＮ型の不純物層で構成され、第２緑色電荷蓄積部３１ｂには、光電変換により生成された電子が蓄積される。第２緑色電荷蓄積部３１ｂは、基板５０内において表面５０ａ側の領域、すなわち、緑光の入射面（裏面５０ｂ）から見て深い位置に設けられる。図５に示す例では、第２緑色電荷蓄積部３１ｂは、Ｐ＋層３４の光入射側の領域に設けられる。すなわち、本実施形態では、第２緑色電荷蓄積部３１ｂ及びＰ＋層３４によりＨＡＤ型構造のＰＤが構成される。
なお、本実施形態では、第２緑色電荷蓄積部３１ｂの構成（例えば、不純物濃度、深さ方向の幅等）は、赤色電荷蓄積部１１の構成と同様とし、第２緑色電荷蓄積部３１ｂの飽和電荷量（飽和電荷信号量）も赤色電荷蓄積部１１のそれと同様とする。すなわち、本実施形態では、赤色電荷蓄積部１１、青色電荷蓄積部２１、第１緑色電荷蓄積部３１ａ及び第２緑色電荷蓄積部３１ｂの各飽和電荷量が互いに同じになるように、各電荷蓄積部を構成する。また、本実施形態では、基板５０の深さ（厚さ）方向における、第２緑色電荷蓄積部３１ｂの形成位置（深さ）は、赤色電荷蓄積部１１のそれと同様とする。第２緑色電荷蓄積部３１ｂをこのような構成とすることにより、第２緑色電荷蓄積部３１ｂと赤色電荷蓄積部１１とを同時に作製することができる。
緑色転送トランジスタ３２は、緑色電荷蓄積部３１に蓄積された電荷をＦＤ領域部６に転送する。なお、本実施形態では、緑色転送トランジスタ３２の転送ゲートを、縦型の転送ゲートで構成する。具体的には、緑色転送トランジスタ３２の転送ゲートを、図５に示すように、基板５０の表面５０ａ上に形成された緑色転送ゲート膜３５と、基板５０の内部に埋め込まれた柱状の緑色縦型ゲート電極部３６とで構成する。
緑色転送ゲート膜３５は、基板５０の表面５０ａ上において、Ｐ＋層３４及びＦＤ領域部６間の領域に形成される。緑色縦型ゲート電極部３６は、基板５０の厚さ（深さ）方向に沿って、緑色転送ゲート膜３５（表面５０ａ）から第１緑色電荷蓄積部３１ａの形成領域まで延在して形成される。
なお、本実施形態では、基板５０の表面５０ａから見て、第１緑色電荷蓄積部３１ａは深い位置に形成されるが、緑色転送トランジスタ３２の転送ゲートを縦型の転送ゲートにすることにより、第１緑色電荷蓄積部３１ａで蓄積された電荷の転送が容易になる。また、図５には示さないが、緑色転送トランジスタ３２（緑色転送ゲート膜３５及び緑色縦型ゲート電極部３６）と基板５０との間には、例えばＳｉＯ２膜等からなるゲート絶縁膜が設けられる。
［各種効果］
ここで、上記構成の緑画素３０における光電変換動作を、図６を参照しながら簡単に説明する。なお、図６のＡ部分は、緑画素３０の基板５０内の構成を示す図であり、図６のＢ部分は、緑画素３０の基板５０の深さ方向におけるポテンシャル分布を示す図である。
基板５０の光入射面（裏面５０ｂ）の側から見て、緑光の光電変換深さは、赤光のそれより浅く、かつ、青光のそれより深い。それゆえ、基板５０の深さ方向において、赤色電荷蓄積部１１と、青色電荷蓄積部２１との間の中間付近の位置で、緑光が効率よく光電変換される。
それに対して、本実施形態では、第１緑色電荷蓄積部３１ａ及び第２緑色電荷蓄積部３１ｂを、緑光の入射側から見て、基板５０内の浅い位置（裏面５０ｂ付近）及び深い位置（表面５０ａ付近）にそれぞれ設ける。この場合、基板５０内では、図６のＢ部分に示すように、２つの緑色電荷蓄積部間の中間位置のポテンシャルが、各緑色電荷蓄積部のポテンシャルより高くなる。
この状況において緑光が入射されると、緑光は、主に、２つの緑色電荷蓄積部間の中間付近の領域で光電変換され、該光電変換された電荷（電子ｅ）は、ポテンシャルのより低い第１緑色電荷蓄積部３１ａ及び第２緑色電荷蓄積部３１ｂの一方の領域に入り込む。すなわち、本実施形態では、緑光に対しては、光電変換された電荷が、第１緑色電荷蓄積部３１ａ又は第２緑色電荷蓄積部３１ｂに振り分けて蓄積される。
なお、本実施形態の緑画素３０の構成では、上述のように、第１緑色電荷蓄積部３１ａ及び第２緑色電荷蓄積部３１ｂがそれぞれ、青色電荷蓄積部２１及び赤色電荷蓄積部１１と同じ構成である。それゆえ、本実施形態では、緑画素３０全体に蓄積可能な電荷量（飽和電荷量）は、赤画素１０及び青画素２０のそれぞれで蓄積可能な電荷量の約２倍となる。この場合、赤画素１０及び青画素２０が飽和電荷量に達する時間（図１中の時間ｔ２）まで露光（電荷の蓄積）を行っても、緑画素３０において電荷は溢れない。すなわち、本実施形態では、緑画素３０において光電変換された電荷を無駄にすることなく、緑画素３０の高感度性能を十分に活かすことができる。それゆえ、本実施形態では、各色の画素の感度に応じて各画素で良好な画素特性を得ることができる。
また、上記構成の緑画素３０では、２つの緑色電荷蓄積部間の中間位置の電荷だけでなく、第１緑色電荷蓄積部３１ａ及び第２緑色電荷蓄積部３１ｂの形成領域に近い領域において光電変換された電荷も各緑色電荷蓄積部に蓄積される。この場合、赤光の波長領域と重なる緑光の波長成分、及び、青光の波長領域と重なる緑光の波長成分の光も光電変換され、該波長成分に対応する電荷も各緑色電荷蓄積部に蓄積される。すなわち、本実施形態では、赤光の波長領域と重なる緑光の波長成分、及び、青光の波長領域と重なる緑光の波長成分の情報も取得することができ、色再現性を向上させることができる。
また、本実施形態の構成では、赤画素１０、青画素２０及び緑画素３０で共有する増幅トランジスタ、選択トランジスタ及びリセットトランジスタを、青画素２０の形成領域に配置する。それゆえ、本実施形態では、赤画素１０及び緑画素３０のそれぞれにおいて、電荷蓄積部の受光面積を拡大することができ、赤画素１０及び緑画素３０の感度向上及び飽和信号量拡大を実現することができる。その結果、赤画素１０及び緑画素３０のそれぞれにおいて、ＳＮ比を増大させることができ、画質の向上を図ることができる。
さらに、本実施形態のＣＭＯＳイメージセンサ１００では、上述のように、第１緑色電荷蓄積部３１ａを青色電荷蓄積部２１と同時に作製することができ、第２緑色電荷蓄積部３１ｂを赤色電荷蓄積部１１と同時に作製することができる。それゆえ、本実施形態では、より簡易にＣＭＯＳイメージセンサ１００を作製することができる。
また、本実施形態の構成では、例えば上述した特許文献１に記載の技術に対して、次のような利点も得られる。
上述のように、特許文献１では、裏面照射型の固体撮像装置において、赤画素、青画素及び緑画素で共有する増幅トランジスタ、選択トランジスタ及びリセットトランジスタを、青画素の形成領域に選択的に配置する。また、特許文献１の固体撮像装置では、基板の裏面側に設けられた青画素の電荷蓄積部の一部から基板表面に設けられた転送ゲートの脇の領域付近まで延在した、キャリア極性が電荷蓄積部と同型（Ｎ型）の不純物領域部が設けられる。特許文献１では、この不純物領域部を介して、青画素の電荷蓄積部で蓄積された電荷を転送トランジスタで転送し、残像の発生を抑制する。
しかしながら、特許文献１の構成では、青画素の形成領域に配置された各種画素トランジスタのソース・ドレイン領域と青画素の電荷蓄積部との分離性能、並びに、青画素に蓄積された電荷の転送動作の点で、次のような課題が発生し得る。
特許文献１に限らず、通常、青画素の形成領域に配置された各種画素トランジスタのソース・ドレイン領域の導電型は、青画素の電荷蓄積部の導電型と同じである。それゆえ、特許文献１の構成では、青画素の電荷蓄積部を、青画素の形成領域に配置された各種画素トランジスタのソース・ドレイン領域と確実に分離する必要がある。
しかしながら、青画素の電荷蓄積部に蓄積された電荷を容易に転送するために、該電荷蓄積部を基板表面に近づけた場合には、上述した各種画素トランジスタのソース・ドレイン領域と電荷蓄積部との分離を確保することが難しくなる。一方、この課題を解消するために、画素の電荷蓄積部を基板表面から遠ざけると、電荷の転送が難しくなる。
また、特許文献１の構成では、画素の微細化が進むと、転送ゲート脇の基板表面付近から青画素の電荷蓄積部に延在して設けられた不純物領域部の幅（延在方向に直交する方向の幅）がより狭くなり、この場合も、電荷の転送が難しくなる。すなわち、特許文献１の構成では、青画素の形成領域に配置された各種画素トランジスタのソース・ドレイン領域と青画素の電荷蓄積部との分離性能、並びに、青画素に蓄積された電荷の転送性能の両方を良好にすることが難しい。
それに対して、本実施形態では、青画素２０の青色電荷蓄積部２１を、基板５０内において裏面５０ｂ側の領域に形成し、基板５０の表面５０ａ付近に設けられる各種画素トランジスタのソース・ドレイン領域と離して配置することができる。さらに、本実施形態では、青画素２０の青色電荷蓄積部２１の基板５０の表面５０ａ側の領域には、ソース・ドレイン領域と導電型が逆（Ｐ型）のＰ−層２５を設ける。それゆえ、本実施形態では、青画素２０の青色電荷蓄積部２１と、青画素２０の基板５０の表面５０ａ付近に設けられた各種画素トランジスタのソース・ドレイン領域との分離を確保することができる。
さらに、本実施形態では、青画素２０の青色転送トランジスタ２２として縦型のトランジスタを採用するので、電荷の転送が容易になり、上述した特許文献１における電荷転送の課題も解消することができる。すなわち、本実施形態の構成では、青画素２０の形成領域に配置された各種画素トランジスタのソース・ドレイン領域と青画素２０の電荷蓄積部との分離性能、並びに、青画素２０に蓄積された電荷の転送性能の両方を良好にすることができる。
＜２．第２の実施形態：表面照射型の固体撮像装置＞
上記第１の実施形態では、緑画素３０における本開示の電荷蓄積部の配置技術を裏面照射型のＣＭＯＳイメージセンサ１００に適用する例を説明したが、本開示はこれに限定されない。上述した本開示の技術を表面照射型のＣＭＯＳイメージセンサに適用してもよい。第２の実施形態では、その一例を説明する。
図７に、本実施形態のＣＭＯＳイメージセンサにおける、画素部の共有画素単位部及び各画素の内部構成を示す。なお、図７は、図３中のＡ−Ａ断面図であり、各画素が形成される基板の概略構成断面図を示す。
また、図７に示す本実施形態の共有画素単位部１２０において、図５に示す上記第１の実施形態の共有画素単位部１１０と同様の構成には、同じ符号を付して示す。なお、本実施形態のＣＭＯＳイメージセンサの全体構成、画素の配列形態及び等価回路は、上記第１の実施形態のＣＭＯＳイメージセンサ１００のそれら（図２〜４）と同様であるので、ここではそれらの説明は省略する。
図７と図５との比較から明らかなように、本実施形態のＣＭＯＳイメージセンサの共有画素単位部１２０を構成する各部の構成は、基本的には、上記第１の実施形態の共有画素単位部１１０を構成する各部の構成と同様である。しかしながら、本実施形態のＣＭＯＳイメージセンサは、表面照射型のＣＭＯＳイメージセンサであるので、本実施形態における各部の配置関係が上記第１の実施形態のそれと異なる。それゆえ、ここでは、主に、各部の配置関係について説明する。
（１）共有画素単位部の全体構成
本実施形態では、図７に示すように、基板５０の面内方向において、赤画素１０、青画素２０及び緑画素３０が互いに隣り合うように設けられ、互いに隣り合う２つの画素間には、素子分離領域５１が設けられる。また、本実施形態では、基板５０の光入射側の面（表面５０ａ）上に、層間絶縁膜（不図示）を介して配線５２ａが形成された配線層５２が設けられる。さらに、図７には示さないが、配線層５２の光入射側には、カラーフィルタが設けられ、赤画素１０、青画素２０及び緑画素３０には、カラーフィルタを通過した赤光、青光及び緑光がそれぞれ入射される。
また、基板５０には、上記第１の実施形態と同様に、ＦＤ領域部６が、基板５０の表面５０ａの所定領域に埋め込むように形成される。図７に示す例では、上記第１の実施形態と同様に、画素毎にＦＤ領域部６が設けられ、各画素の転送トランジスタと該転送トランジスタの隣の領域に設けられた素子分離領域５１との間の領域にＦＤ領域部６が設けられる。また、図７には示さないが、本実施形態ではＦＤ領域部６を４つの画素で共有するので、画素毎に設けられたＦＤ領域部６は、互いに接続される。
さらに、本実施形態では、４つの画素で共有される、増幅トランジスタ３、リセットトランジスタ４、及び、選択トランジスタ５を、光入射側から見て、光電変換深さが最も深くなる赤画素１０の形成領域の基板５０の表面５０ａ付近に形成する。このように赤画素１０の形成領域に共有される画素トランジスタを配置しても、赤画素１０の光電変換深さ位置は、画素トランジスタが形成される基板５０の表面５０ａ付近から離れた位置となるので、赤画素１０における光電変換作用には悪影響を及ぼさない。なお、図７に示す例では、説明の都合上、赤画素１０には、共有する３つの画素トランジスタのうち、増幅トランジスタ３のみを示す。
増幅トランジスタ３は、図７に示すように、上記第１の実施形態と同様に、増幅ゲート６０、ソース６１及びドレイン６２で構成される。増幅トランジスタ３のソース６１及びドレイン６２はともに、赤画素１０の形成領域において、基板５０の表面５０ａの所定領域に埋め込むように形成される。そして、増幅トランジスタ３の増幅ゲート６０は、基板５０の表面５０ａ上において、ソース６１及びドレイン６２間の領域に形成される。
（２）赤画素の構成
赤画素１０は、図７に示すように、基板５０内部に埋め込むように形成された、赤色電荷蓄積部１１、２つのＰ＋層１３，１４及びＰ−層１５と、赤色転送トランジスタ１２とを有する。
赤色電荷蓄積部１１は、基板５０内において裏面５０ｂ側の領域（赤光の入射面（表面５０ａ）から見て深い位置）に設けられ、図７に示す例では、Ｐ＋層１３の光入射側の領域に設けられる。また、２つのＰ＋層１３，１４のうち、一方のＰ＋層１３は、基板５０の裏面５０ｂに埋め込むようにして設けられる。他方のＰ＋層１４は、基板５０の表面５０ａの領域であり、かつ、増幅トランジスタ３の形成領域と重ならない領域に埋め込むようにして設けられる。
Ｐ−層１５は、赤色電荷蓄積部１１の光入射側の領域に設けられる。これにより、赤光の入射側から見て、赤色電荷蓄積部１１の領域より浅い位置で光電変換された電子が赤色電荷蓄積部１１に入り込むことを抑制することができ、混色を防止することができる。
また、本実施形態では、赤色転送トランジスタ１２の転送ゲートを、縦型の転送ゲートで構成する。具体的には、赤色転送トランジスタ１２の転送ゲートを、図７に示すように、基板５０の表面５０ａ上に形成された赤色転送ゲート膜１６と、基板５０の内部に埋め込まれた柱状の赤色縦型ゲート電極部１７とで構成する。
赤色転送ゲート膜１６は、基板５０の表面５０ａ上において、Ｐ＋層１４及びＦＤ領域部６間の領域に形成される。赤色縦型ゲート電極部１７は、基板５０の厚さ（深さ）方向に沿って、赤色転送ゲート膜１６（表面５０ａ）から赤色電荷蓄積部１１の形成領域まで延在して形成される。
なお、本実施形態では、基板５０の表面５０ａから見て、赤色電荷蓄積部１１は深い位置に形成されるが、赤色転送トランジスタ１２の転送ゲートを縦型の転送ゲートにすることにより、赤色電荷蓄積部１１で蓄積された電荷の転送が容易になる。なお、図７には示さないが、赤色転送トランジスタ１２（赤色転送ゲート膜１６及び赤色縦型ゲート電極部１７）と基板５０との間には、例えばＳｉＯ２膜等からなるゲート絶縁膜が設けられる。
（３）青画素の構成
青画素２０は、図７に示すように、基板５０内部に埋め込むように形成された、青色電荷蓄積部２１、２つのＰ＋層２３，２４及びＰ−層２５と、青色転送トランジスタ２２とを有する。
青色電荷蓄積部２１は、基板５０内において表面５０ａ側の領域（青光の入射面（表面５０ａ）から見て浅い位置）に設けられ、図７に示す例では、Ｐ＋層２４の光入射側とは反対側の領域に設けられる。また、２つのＰ＋層２３，２４のうち、一方のＰ＋層２３は、基板５０の裏面５０ｂに埋め込むようにして設けられ、他方のＰ＋層２４は、基板５０の表面５０ａに埋め込むようにして設けられる。
Ｐ−層２５は、図７に示す例では、青色電荷蓄積部２１の光入射側とは反対側の領域に設けられる。これにより、青光の入射側から見て、青色電荷蓄積部２１の領域より深い位置で光電変換された電子が青色電荷蓄積部２１に入り込むことを抑制することができ、混色を防止することができる。
また、本実施形態では、上記第１の実施形態のように青色転送トランジスタ２２の転送ゲートを縦型の転送ゲートにせずに、青色転送トランジスタ２２を青色転送ゲート膜２６のみで構成する。なお、青色転送ゲート膜２６は、基板５０の表面５０ａ上において、Ｐ＋層２４及びＦＤ領域部６間の領域に形成される。
（４）緑画素の構成
緑画素３０は、図７に示すように、基板５０内部に埋め込むように形成された、第１緑色電荷蓄積部３１ａ、第２緑色電荷蓄積部３１ｂ及び２つのＰ＋層３３，３４と、緑色転送トランジスタ３２とを有する。
第１緑色電荷蓄積部３１ａは、基板５０内において裏面５０ｂ側の領域、すなわち、緑光の入射面（表面５０ａ）から見て深い位置に設けられ、図７に示す例では、Ｐ＋層３３の光入射側の領域に設けられる。また、第２緑色電荷蓄積部３１ｂは、基板５０内において表面５０ａ側の領域、すなわち、緑光の入射面（表面５０ａ）から見て浅い位置に設けられ、図７に示す例では、Ｐ＋層３４の光入射側とは反対側の領域に設けられる。
２つのＰ＋層３３，３４のうち、一方のＰ＋層３３は、基板５０の裏面５０ｂに埋め込むようにして設けられ、他方のＰ＋層３４は、基板５０の表面５０ａに埋め込むようにして設けられる。
また、本実施形態では、上記第１の実施形態と同様に、緑色転送トランジスタ３２の転送ゲートを、縦型の転送ゲートで構成する。具体的には、緑色転送トランジスタ３２の転送ゲートを、図７に示すように、基板５０の表面５０ａ上に形成された緑色転送ゲート膜３５と、基板５０の内部に埋め込まれた柱状の緑色縦型ゲート電極部３６とで構成する。
緑色転送ゲート膜３５は、基板５０の表面５０ａ上において、Ｐ＋層３４及びＦＤ領域部６間の領域に形成される。緑色縦型ゲート電極部３６は、基板５０の厚さ（深さ）方向に沿って、緑色転送ゲート膜３５（表面５０ａ）から第１緑色電荷蓄積部３１ａの形成領域まで延在して形成される。
なお、本実施形態では、基板５０の表面５０ａから見て、第１緑色電荷蓄積部３１ａは深い位置に形成されるが、緑色転送トランジスタ３２の転送ゲートを縦型の転送ゲートにすることにより、第１緑色電荷蓄積部３１ａで蓄積された電荷の転送が容易になる。
上述のように、本実施形態では、上記第１の実施形態と同様に、緑画素３０において、基板５０内の表面５０ａ側及び裏面５０ｂ側の両方の領域にそれぞれ、緑色電荷蓄積部を設ける。また、本実施形態では、基板５０内の裏面５０ｂ側の領域に電荷蓄積部が設けられる画素（赤画素１０及び緑画素３０）では、転送ゲートを縦型の転送ゲートで構成する。それゆえ、本実施形態においても、上記第１の実施形態と同様の効果が得られる。
＜３．各種変形例＞
本開示の固体撮像装置の構成は、上記各種実施形態で説明した構成に限定されず、例えば、次のような各種変形例が考えられる。
［変形例１］
上記各種実施形態では、緑画素３０において、基板５０の厚さ方向に沿って２つの緑色電荷蓄積部を設ける例を説明したが、本開示はこれに限定されない。緑画素３０において、３つ以上の緑色電荷蓄積部を基板５０の厚さ方向に沿って設けてもよく、この場合も上記各種実施形態と同様の効果が得られる。
［変形例２］
上記各種実施形態では、赤色電荷蓄積部１１、青色電荷蓄積部２１、第１緑色電荷蓄積部３１ａ及び第２緑色電荷蓄積部３１ｂが互いに同じ構成（飽和電荷量が同じ）である例を説明したが、本開示はこれに限定されない。本開示では、各色の電荷蓄積部の構成（飽和電荷量）が互いに異なるようにしてもよい。
［変形例３］
上記各種実施形態では、４つの画素を共有したＣＭＯＳイメージセンサに、上記本開示技術を適用する例を説明したが、本開示はこれに限定されない。本開示の技術を、例えば、４つ以外の複数の画素を共有するＣＭＯＳイメージセンサに適用してもよいし、画素共有技術を採用しないＣＭＯＳイメージセンサにも適用可能である。
［変形例４］
上記各種実施形態では、画素間で共有される画素トランジスタ（増幅トランジスタ、リセットトランジスタ及び選択トランジスタ）を所定の画素の形成領域に配置する例を説明したが、本開示はこれに限定されない。画素間で共有される画素トランジスタ（増幅トランジスタ、リセットトランジスタ及び選択トランジスタ）を所定の画素の形成領域にまとめて配置しないＣＭＯＳイメージセンサにも本開示の技術は適用可能である。なお、本実施形態のように、画素間で共有される画素トランジスタを所定の画素の形成領域にまとめて配置した場合、その他の共有画素の光電変換領域（ＰＤ）の面積を拡大させることができる。この場合、その他の共有画素の感度の向上させることができ、飽和信号量を拡大することができる。
［変形例５］
上記各種実施形態では、各色の画素において、基板５０の表面５０ａ及び裏面５０ｂに、暗電流や白点を抑制するためのＰ＋層を埋め込むようにして設ける例を説明したが、本開示はこれに限定されない。Ｐ＋層を設けずに、キャリア極性が正の固定電荷層を、基板５０の表面５０ａ上及び裏面５０ｂ上にそれぞれ設けてもよい。
［変形例６］
上記各種実施形態では、基板５０の裏面５０ｂ側の領域に電荷蓄積部を設ける画素において、転送トランジスタの転送ゲートを縦型の転送ゲートで構成する例を説明したが、本開示はこれに限定されない。基板５０の裏面５０ｂ側の領域に電荷蓄積部を設ける画素において、電荷蓄積部と、表面５０ａに設けられる転送ゲート膜の脇の領域とを繋ぐ不純物領域部を設けた場合には、転送ゲートを縦型の転送ゲートで構成しなくてもよい。なお、このような画素における各種画素トランジスタのソース・ドレイン領域と電荷蓄積部との分離性能、並びに、電荷の転送性能の両方を考慮した場合には、転送トランジスタの転送ゲートは縦型の転送ゲートで構成することが好ましい。
［変形例７］
上記各種実施形態のＣＭＯＳイメージセンサにおいて、基板５０内の各部の導電型（Ｎ型又はＰ型）を反転してもよい。具体的には、上記各種実施形態のＣＭＯＳイメージセンサでは、信号電荷を電子とする例を説明したが、各画素の電荷蓄積部をＰ型の不純物層で構成し、信号電荷として正孔を用いてもよい。
［変形例８］
上記各種実施形態では、ＣＭＯＳ型の固体撮像装置を例に挙げて説明したが、本開示はこれに限定されず、上記本開示の技術は、ＣＣＤ型の固体撮像装置にも適用可能であり、同様の効果が得られる。
＜４．電子機器（応用例）の構成＞
本開示に係る固体撮像装置は、各種電子機器に適用可能である。例えば、上記各種実施形態及び各種変形例で説明した固体撮像装置は、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。ここでは、電子機器の一構成例として、デジタルビデオカメラを例に挙げ説明する。
図８に、本開示の固体撮像装置を適用したデジタルビデオカメラ（以下では、単にカメラという）の概略構成を示す。
カメラ２００は、固体撮像装置２０１と、固体撮像装置２０１の受光部（不図示）に入射光を導く光学系２０２と、固体撮像装置２０１及び光学系２０２間に設けられたシャッタ装置２０３と、固体撮像装置２０１を駆動する駆動回路２０４とを備える。さらに、カメラ２００は、固体撮像装置２０１の出力信号を処理する信号処理回路２０５を備える。
固体撮像装置２０１は、上記各種実施形態及び各種変形例のいずれかで説明した固体撮像装置で構成することができる。その他の各部の構成及び機能は次の通りである。
光学系２０２（光学レンズ）は、被写体からの像光（入射光）を固体撮像装置２０１の撮像面（不図示）上に結像させる。これにより、固体撮像装置２０１内に、一定期間、信号電荷が蓄積される。なお、光学系２０２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置２０３は、固体撮像装置２０１に光が入射される期間（光照射期間）、及び、固体撮像装置２０１に入射される光を遮蔽する期間（遮光期間）を制御する。
駆動回路２０４は、固体撮像装置２０１及びシャッタ装置２０３に駆動信号を供給する。そして、駆動回路２０４は、供給した駆動信号により、固体撮像装置２０１の信号処理回路２０５への信号転送動作、及び、シャッタ装置２０３のシャッタ動作を制御する。すなわち、この例では、駆動回路２０４から供給される駆動信号（タイミング信号）により、固体撮像装置２０１から信号処理回路２０５への信号転送動作を行う。
信号処理回路２０５は、固体撮像装置２０１から転送された信号に対して、各種信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
この例のカメラ２００では、上記各種実施形態又は各種変形例で説明した固体撮像装置を用いるので、緑画素の高感度特性を有効活用することができ、緑画素の飽和電荷量を倍増させて、緑画素のダイナミックレンジを拡大させることができる。それゆえ、この例のカメラ２００では、ＳＮ比を向上させることができ、高画質の撮像が可能になる。
なお、本開示は、以下のような構成を取ることもできる。
（１）
基板と、
前記基板内に設けられ、赤色波長の光成分を光電変換して得られる電荷を蓄積する赤色電荷蓄積部を有する赤画素と、
前記基板内に設けられ、青色波長の光成分を光電変換して得られる電荷を蓄積する青色電荷蓄積部を有する青画素と、
緑色波長の光成分を光電変換して得られる電荷を蓄積する緑色電荷蓄積部を複数有し、該複数の緑色電荷蓄積部が前記基板内においてその厚さ方向に沿って配置された緑画素と
を備える固体撮像装置。
（２）
第１の緑色電荷蓄積部が、前記基板内において一方の表面側の領域に配置され、第２の緑色電荷蓄積部が、前記基板内において他方の表面側の領域に配置されている
（１）に記載の固体撮像装置。
（３）
さらに、前記複数の緑色電荷蓄積部で蓄積された電荷を電圧に変換する浮遊拡散領域部を備え、
前記緑画素が、前記複数の緑色電荷蓄積部で蓄積された電荷を前記緑画素の浮遊拡散領域部に転送する転送トランジスタを有し、該転送トランジスタのゲート電極が、前記基板の厚さ方向に沿って、前記複数の緑色電荷蓄積部の形成領域全体に渡って延在して形成された縦型ゲート電極部を含む
（１）又は（２）に記載の固体撮像装置。
（４）
前記緑画素の飽和電荷量が、前記赤画素の飽和電荷量及び前記青画素の飽和電荷量のそれぞれより大きい
（１）〜（３）のいずれか一項に記載の固体撮像装置。
（５）
前記赤画素の前記赤色電荷蓄積部が、前記基板内において前記基板の光入射面側とは反対の面側の領域に配置され、
前記青画素の前記青色電荷蓄積部が、前記基板内において前記基板の光入射面側の領域に配置されている
（１）〜（４）のいずれか一項に記載の固体撮像装置。
（６）
前記赤画素が、前記基板内において前記赤色電荷蓄積部の光入射側の領域に設けられた、前記赤色電荷蓄積部のキャリアの導電型と反対の導電型を有する不純物領域部を含み、
前記青画素が、前記基板内において前記青色電荷蓄積部の光入射側とは反対側の領域に設けられた、前記青色電荷蓄積部のキャリアの導電型と反対の導電型を有する不純物領域部を含む
（１）〜（５）のいずれか一項に記載の固体撮像装置。
（７）
さらに、前記基板の光入射面とは反対側の面上に形成された配線層と、
前記青色電荷蓄積部で蓄積された電荷を電圧に変換する浮遊拡散領域部とを備え、
前記赤画素の前記赤色電荷蓄積部が、前記基板内において前記基板の光入射面側とは反対の面側の領域に配置され、
前記青画素の前記青色電荷蓄積部が、前記基板内において前記基板の光入射面側の領域に配置され、
前記青画素が、前記青色電荷蓄積部で蓄積された電荷を前記青画素の浮遊拡散領域部に転送する転送トランジスタを有し、該転送トランジスタのゲート電極が、前記基板の厚さ方向に沿って、前記基板の光入射面とは反対側の面から前記青色光電変換領域まで延在して形成された縦型ゲート電極部を含む
（１）〜（６）のいずれか一項に記載の固体撮像装置。
（８）
さらに、前記基板の面内方向において互いに隣り合う前記赤画素、前記青画素及び前記緑画素で共有された、転送トランジスタ以外の画素トランジスタを備え、
前記画素トランジスタが、前記青画素の形成領域に配置されている
（７）に記載の固体撮像装置。
（９）
さらに、前記赤色電荷蓄積部で蓄積された電荷を電圧に変換する浮遊拡散領域部を備え、
前記赤画素の前記赤色電荷蓄積部が、前記基板の光入射面側とは反対の面側の領域に配置され、
前記赤画素が、前記赤色電荷蓄積部で蓄積された電荷を前記赤画素の浮遊拡散領域部に転送する転送トランジスタを有し、該転送トランジスタのゲート電極が、前記基板の光入射面とは反対側の面に形成されたゲート電極膜である
（７）又は（８）に記載の固体撮像装置。
（１０）
さらに、前記基板の光入射側の面上に形成された配線層と、
前記赤色電荷蓄積部で蓄積された電荷を電圧に変換する浮遊拡散領域部とを備え、
前記青画素の前記青色電荷蓄積部が、前記基板内において前記基板の光入射面側の領域に配置され、
前記赤画素の前記赤色電荷蓄積部が、前記基板内において前記基板の光入射面側とは反対の面側の領域に配置され、
前記赤画素が、前記赤色電荷蓄積部で蓄積された電荷を前記赤画素の浮遊拡散領域部に転送する転送トランジスタを有し、該転送トランジスタのゲート電極が、前記基板の厚さ方向に沿って、前記基板の光入射面から前記赤色光電変換領域まで延在した縦型ゲート電極部を含む
（１）〜（６）のいずれか一項に記載の固体撮像装置。
（１１）
さらに、前記基板の面内方向において互いに隣り合う前記赤画素、前記青画素及び前記緑画素で共有された、転送トランジスタ以外の画素トランジスタを備え、
前記画素トランジスタが、前記赤画素の形成領域に配置されている
（１０）に記載の固体撮像装置。
（１２）
さらに、前記青色電荷蓄積部で蓄積された電荷を電圧に変換する浮遊拡散領域部を備え、
前記青画素の前記青色電荷蓄積部が、前記基板の光入射面側の領域に配置され、
前記青画素が、前記青色電荷蓄積部で蓄積された電荷を前記青画素の浮遊拡散領域部に転送する転送トランジスタを有し、該転送トランジスタのゲート電極が、前記基板の光入射面に形成されたゲート電極膜である
（１０）又は（１１）に記載の固体撮像装置。
（１３）
基板と、前記基板内に設けられ、赤色波長の光成分を光電変換して得られる電荷を蓄積する赤色電荷蓄積部を有する赤画素と、前記基板内に設けられ、青色波長の光成分を光電変換して得られる電荷を蓄積する青色電荷蓄積部を有する青画素と、緑色波長の光成分を光電変換して得られる電荷を蓄積する緑色電荷蓄積部を複数有し、該複数の緑色電荷蓄積部が前記基板内においてその厚さ方向に沿って配置された緑画素とを有する固体撮像装置と、
前記固体撮像装置の出力信号に対して所定の処理を施す信号処理回路と
を備える電子機器。
［１］
赤色波長の光成分を光電変換して得られる電荷を蓄積する赤色電荷蓄積部と、青色波長の光成分を光電変換して得られる電荷を蓄積する青色電荷蓄積部と、緑色波長の光成分を光電変換して得られる電荷を蓄積する緑色電荷蓄積部とを互いに異なる位置に有する複数の画素と、
前記画素の光入射面とは反対側の面から前記青色電荷蓄積部まで延在して形成されると共に、前記青色電荷蓄積部に蓄積された電荷を転送するための第１の縦型電極と、
前記画素の光入射面とは反対側の面から前記緑色電荷蓄積部まで延在して形成されると共に、前記緑色電荷蓄積部に蓄積された電荷を転送するための第２の縦型電極と
を備えた
固体撮像装置。
［２］
前記赤色電荷蓄積部、前記青色電荷蓄積部および前記緑色電荷蓄積部は基板内に設けられ、
前記緑色電荷蓄積部は複数形成され、該複数の緑色電荷蓄積部が前記基板内においてその厚さ方向に沿って配置されている
上記［１］に記載の固体撮像装置。
［３］
前記複数の緑色電荷蓄積部は、
前記基板内において一方の表面側の領域に配置された第１の緑色電荷蓄積部と、
前記基板内において他方の表面側の領域に配置された第２の緑色電荷蓄積部と
を有する
上記［２］に記載の固体撮像装置。
［４］
前記複数の緑色電荷蓄積部で蓄積された電荷を電圧に変換する第１の浮遊拡散領域部と、
前記複数の緑色電荷蓄積部で蓄積された電荷を前記第１の浮遊拡散領域部に転送する転送トランジスタとを備え、
前記第２の縦型電極は、前記転送トランジスタのゲート電極として、前記基板の厚さ方向に沿って前記複数の緑色電荷蓄積部の形成領域全体に渡って延在して形成されている
上記［２］に記載の固体撮像装置。
［５］
前記緑色電荷蓄積部の飽和電荷量が、前記赤色電荷蓄積部の飽和電荷量及び前記青色電荷蓄積部の飽和電荷量のそれぞれより大きい
上記［１］ないし［４］のいずれか１つに記載の固体撮像装置。
［６］
前記赤色電荷蓄積部が、前記基板内において前記基板の光入射面側とは反対の面側の領域に配置され、
前記青色電荷蓄積部が、前記基板内において前記基板の光入射面側の領域に配置されている
上記［２］に記載の固体撮像装置。
［７］
前記基板内において前記赤色電荷蓄積部の光入射側の領域に設けられると共に、前記赤色電荷蓄積部のキャリアの導電型と反対の導電型を有する第１の不純物領域部と、
前記基板内において前記青色電荷蓄積部の光入射側とは反対側の領域に設けられると共に、前記青色電荷蓄積部のキャリアの導電型と反対の導電型を有する第２の不純物領域部とを含む
上記［６］に記載の固体撮像装置。
［８］
前記基板の光入射面とは反対側の面上に形成された配線層と、
前記青色電荷蓄積部で蓄積された電荷を電圧に変換する第２の浮遊拡散領域部と、
前記青色電荷蓄積部で蓄積された電荷を前記第２の浮遊拡散領域部に転送する転送トランジスタとを備え、
前記赤色電荷蓄積部が、前記基板内において前記基板の光入射面側とは反対の面側の領域に配置され、
前記青色電荷蓄積部が、前記基板内において前記基板の光入射面側の領域に配置され、
前記第１の縦型電極は、前記転送トランジスタのゲート電極として、前記基板の厚さ方向に沿って、前記基板の光入射面とは反対側の面から前記青色電荷蓄積部まで延在して形成されている
上記［２］に記載の固体撮像装置。
［９］
前記赤色電荷蓄積部を有する赤画素と、前記青色電荷蓄積部を有する青画素と、前記緑色電界蓄積部を有する緑画素とが、前記基板の面内方向において互いに隣り合って配置され、
前記赤画素、前記青画素及び前記緑画素で共有された、転送トランジスタ以外の画素トランジスタを備え、
前記画素トランジスタが、前記青画素の形成領域に配置されている
上記［８］に記載の固体撮像装置。
［１０］
前記赤色電荷蓄積部で蓄積された電荷を電圧に変換する第３の浮遊拡散領域部を備え、
前記赤色電荷蓄積部が、前記基板の光入射面側とは反対の面側の領域に配置され、
前記赤画素が、前記赤色電荷蓄積部で蓄積された電荷を前記第３の浮遊拡散領域部に転送する転送トランジスタを有し、該転送トランジスタのゲート電極が、前記基板の光入射面とは反対側の面に形成されたゲート電極膜である
上記［９］に記載の固体撮像装置。
［１１］
赤色波長の光成分を光電変換して得られる電荷を蓄積する赤色電荷蓄積部と、青色波長の光成分を光電変換して得られる電荷を蓄積する青色電荷蓄積部と、緑色波長の光成分を光電変換して得られる電荷を蓄積する緑色電荷蓄積部とを互いに異なる位置に有する複数の画素と、
前記画素の光入射面から前記赤色電荷蓄積部まで延在して形成されると共に、前記赤色電荷蓄積部に蓄積された電荷を転送するための第１の縦型電極と、
前記画素の光入射面から前記緑色電荷蓄積部まで延在して形成されると共に、前記緑色電荷蓄積部に蓄積された電荷を転送するための第２の縦型電極と
を備えた
固体撮像装置。
［１２］
前記赤色電荷蓄積部、前記青色電荷蓄積部および前記緑色電荷蓄積部は基板内に設けられ、
前記基板の光入射側の面上に形成された配線層と、
前記赤色電荷蓄積部で蓄積された電荷を電圧に変換する第３の浮遊拡散領域部と、
前記赤色電荷蓄積部で蓄積された電荷を前記第３の浮遊拡散領域部に転送する転送トランジスタとを備え、
前記青色電荷蓄積部が、前記基板内において前記基板の光入射面側の領域に配置され、
前記赤色電荷蓄積部が、前記基板内において前記基板の光入射面側とは反対の面側の領域に配置され、
前記第１の縦型電極は、前記転送トランジスタのゲート電極として、前記基板の厚さ方向に沿って、前記基板の光入射面から前記赤色電荷蓄積部まで延在して形成されている
上記［１１］に記載の固体撮像装置。
［１３］
前記赤色電荷蓄積部を有する赤画素と、前記青色電荷蓄積部を有する青画素と、前記緑色電界蓄積部を有する緑画素とが、前記基板の面内方向において互いに隣り合って配置され、
前記赤画素、前記青画素及び前記緑画素で共有された、転送トランジスタ以外の画素トランジスタを備え、
前記画素トランジスタが、前記赤画素の形成領域に配置されている
上記［１２］に記載の固体撮像装置。
［１４］
前記青色電荷蓄積部で蓄積された電荷を電圧に変換する第２の浮遊拡散領域部を備え、
前記青画素が、前記青色電荷蓄積部で蓄積された電荷を前記第２の浮遊拡散領域部に転送する転送トランジスタを有し、該転送トランジスタのゲート電極が、前記基板の光入射面に形成されたゲート電極膜である
上記［１３］に記載の固体撮像装置。
［１５］
固体撮像装置と、
前記固体撮像装置の出力信号に対して所定の処理を施す信号処理回路とを備え、
前記固体撮像装置は、
赤色波長の光成分を光電変換して得られる電荷を蓄積する赤色電荷蓄積部と、青色波長の光成分を光電変換して得られる電荷を蓄積する青色電荷蓄積部と、緑色波長の光成分を光電変換して得られる電荷を蓄積する緑色電荷蓄積部とを互いに異なる位置に有する複数の画素と、
前記画素の光入射面とは反対側の面から前記青色電荷蓄積部まで延在して形成されると共に、前記青色電荷蓄積部に蓄積された電荷を転送するための第１の縦型電極と、
前記画素の光入射面とは反対側の面から前記緑色電荷蓄積部まで延在して形成されると共に、前記緑色電荷蓄積部に蓄積された電荷を転送するための第２の縦型電極と
を備えた電子機器。
［１６］
固体撮像装置と、
前記固体撮像装置の出力信号に対して所定の処理を施す信号処理回路とを備え、
前記固体撮像装置は、
赤色波長の光成分を光電変換して得られる電荷を蓄積する赤色電荷蓄積部と、青色波長の光成分を光電変換して得られる電荷を蓄積する青色電荷蓄積部と、緑色波長の光成分を光電変換して得られる電荷を蓄積する緑色電荷蓄積部とを互いに異なる位置に有する複数の画素と、
前記画素の光入射面から前記赤色電荷蓄積部まで延在して形成されると共に、前記赤色電荷蓄積部に蓄積された電荷を転送するための第１の縦型電極と、
前記画素の光入射面から前記緑色電荷蓄積部まで延在して形成されると共に、前記緑色電荷蓄積部に蓄積された電荷を転送するための第２の縦型電極と
を備えた電子機器。

Claims (13)

  1. 赤色波長の光成分を光電変換して得られる電荷を蓄積する１つの赤色電荷蓄積部と、青色波長の光成分を光電変換して得られる電荷を蓄積する１つの青色電荷蓄積部と、緑色波長の光成分を光電変換して得られる電荷を蓄積する、第１の緑色電荷蓄積部および第２の緑色電荷蓄積部を含む複数の緑色電荷蓄積部とを互いに異なる位置に有する複数の画素と、
    内部に、前記赤色電荷蓄積部と、前記青色電荷蓄積部と、前記複数の緑色電荷蓄積部とを有し、一方の表面側に前記第１の緑色電荷蓄積部、他方の表面側に前記第２の緑色電荷蓄積部がその厚み方向に沿って配置された基板と、
    前記画素の光入射面とは反対側の面から前記青色電荷蓄積部まで延在して形成されると共に、前記青色電荷蓄積部に蓄積された電荷を転送するための第１の縦型電極と、
    前記画素の光入射面とは反対側の面から前記緑色電荷蓄積部まで延在して形成されると共に、前記複数の緑色電荷蓄積部に蓄積された電荷を転送するための第２の縦型電極とを備え、
    前記複数の緑色電荷蓄積部の飽和電荷量の和は、前記赤色電荷蓄積部の飽和電荷量及び前記青色電荷蓄積部の飽和電荷量のそれぞれより大きい
    固体撮像装置。
  2. 前記複数の緑色電荷蓄積部で蓄積された電荷を電圧に変換する第１の浮遊拡散領域部と、
    前記複数の緑色電荷蓄積部で蓄積された電荷を前記第１の浮遊拡散領域部に転送する転送トランジスタとを備え、
    前記第２の縦型電極は、前記転送トランジスタのゲート電極として、前記基板の厚さ方向に沿って前記複数の緑色電荷蓄積部の形成領域全体に渡って延在して形成されている
    請求項１に記載の固体撮像装置。
  3. 前記赤色電荷蓄積部が、前記基板内において前記基板の光入射面側とは反対の面側の領域に配置され、
    前記青色電荷蓄積部が、前記基板内において前記基板の光入射面側の領域に配置されている
    請求項１に記載の固体撮像装置。
  4. 前記基板内において前記赤色電荷蓄積部の光入射側の領域に設けられると共に、前記赤色電荷蓄積部のキャリアの導電型と反対の導電型を有する第１の不純物領域部と、
    前記基板内において前記青色電荷蓄積部の光入射側とは反対側の領域に設けられると共に、前記青色電荷蓄積部のキャリアの導電型と反対の導電型を有する第２の不純物領域部とを含む
    請求項３に記載の固体撮像装置。
  5. 前記基板の光入射面とは反対側の面上に形成された配線層と、
    前記青色電荷蓄積部で蓄積された電荷を電圧に変換する第２の浮遊拡散領域部と、
    前記青色電荷蓄積部で蓄積された電荷を前記第２の浮遊拡散領域部に転送する転送トランジスタとを備え、
    前記赤色電荷蓄積部が、前記基板内において前記基板の光入射面側とは反対の面側の領域に配置され、
    前記青色電荷蓄積部が、前記基板内において前記基板の光入射面側の領域に配置され、
    前記第１の縦型電極は、前記転送トランジスタのゲート電極として、前記基板の厚さ方向に沿って、前記基板の光入射面とは反対側の面から前記青色電荷蓄積部まで延在して形成されている
    請求項１に記載の固体撮像装置。
  6. 前記赤色電荷蓄積部を有する赤画素と、前記青色電荷蓄積部を有する青画素と、前記複数の緑色電界蓄積部を有する緑画素とが、前記基板の面内方向において互いに隣り合って配置され、
    前記赤画素、前記青画素及び前記緑画素で共有された、転送トランジスタ以外の画素トランジスタを備え、
    前記画素トランジスタが、前記青画素の形成領域に配置されている
    請求項５に記載の固体撮像装置。
  7. 前記赤色電荷蓄積部で蓄積された電荷を電圧に変換する第３の浮遊拡散領域部を備え、
    前記赤色電荷蓄積部が、前記基板の光入射面側とは反対の面側の領域に配置され、
    前記赤画素が、前記赤色電荷蓄積部で蓄積された電荷を前記第３の浮遊拡散領域部に転送する転送トランジスタを有し、該転送トランジスタのゲート電極が、前記基板の光入射面とは反対側の面に形成されたゲート電極膜である
    請求項６に記載の固体撮像装置。
  8. 赤色波長の光成分を光電変換して得られる電荷を蓄積する１つの赤色電荷蓄積部と、青色波長の光成分を光電変換して得られる電荷を蓄積する１つの青色電荷蓄積部と、緑色波長の光成分を光電変換して得られる電荷を蓄積する、第１の緑色電荷蓄積部および第２の緑色電荷蓄積部を含む複数の緑色電荷蓄積部とを互いに異なる位置に有する複数の画素と、
    内部に、前記赤色電荷蓄積部と、前記青色電荷蓄積部と、前記複数の緑色電荷蓄積部とを有し、一方の表面側に前記第１の緑色電荷蓄積部、他方の表面側に前記第２の緑色電荷蓄積部がその厚み方向に沿って配置された基板と、
    前記画素の光入射面から前記赤色電荷蓄積部まで延在して形成されると共に、前記赤色電荷蓄積部に蓄積された電荷を転送するための第１の縦型電極と、
    前記画素の光入射面から前記緑色電荷蓄積部まで延在して形成されると共に、前記複数の緑色電荷蓄積部に蓄積された電荷を転送するための第２の縦型電極とを備え、
    前記複数の緑色電荷蓄積部の飽和電荷量の和は、前記赤色電荷蓄積部の飽和電荷量及び前記青色電荷蓄積部の飽和電荷量のそれぞれより大きい
    固体撮像装置。
  9. 更に、前記基板の光入射側の面上に形成された配線層と、
    前記赤色電荷蓄積部で蓄積された電荷を電圧に変換する第３の浮遊拡散領域部と、
    前記赤色電荷蓄積部で蓄積された電荷を前記第３の浮遊拡散領域部に転送する転送トランジスタとを備え、
    前記青色電荷蓄積部が、前記基板内において前記基板の光入射面側の領域に配置され、
    前記赤色電荷蓄積部が、前記基板内において前記基板の光入射面側とは反対の面側の領域に配置され、
    前記第１の縦型電極は、前記転送トランジスタのゲート電極として、前記基板の厚さ方向に沿って、前記基板の光入射面から前記赤色電荷蓄積部まで延在して形成されている
    請求項８に記載の固体撮像装置。
  10. 前記赤色電荷蓄積部を有する赤画素と、前記青色電荷蓄積部を有する青画素と、前記複数の緑色電界蓄積部を有する緑画素とが、前記基板の面内方向において互いに隣り合って配置され、
    前記赤画素、前記青画素及び前記緑画素で共有された、転送トランジスタ以外の画素トランジスタを備え、
    前記画素トランジスタが、前記赤画素の形成領域に配置されている
    請求項９に記載の固体撮像装置。
  11. 前記青色電荷蓄積部で蓄積された電荷を電圧に変換する第２の浮遊拡散領域部を備え、
    前記青画素が、前記青色電荷蓄積部で蓄積された電荷を前記第２の浮遊拡散領域部に転送する転送トランジスタを有し、該転送トランジスタのゲート電極が、前記基板の光入射面に形成されたゲート電極膜である
    請求項１０に記載の固体撮像装置。
  12. 固体撮像装置と、
    前記固体撮像装置の出力信号に対して所定の処理を施す信号処理回路とを備え、
    前記固体撮像装置は、
    赤色波長の光成分を光電変換して得られる電荷を蓄積する１つの赤色電荷蓄積部と、青色波長の光成分を光電変換して得られる電荷を蓄積する１つの青色電荷蓄積部と、緑色波長の光成分を光電変換して得られる電荷を蓄積する、第１の緑色電荷蓄積部および第２の緑色電荷蓄積部を含む複数の緑色電荷蓄積部とを互いに異なる位置に有する複数の画素と、
    内部に、前記赤色電荷蓄積部と、前記青色電荷蓄積部と、前記複数の緑色電荷蓄積部とを有し、一方の表面側に前記第１の緑色電荷蓄積部、他方の表面側に前記第２の緑色電荷蓄積部がその厚み方向に沿って配置された基板と、
    前記画素の光入射面とは反対側の面から前記青色電荷蓄積部まで延在して形成されると共に、前記青色電荷蓄積部に蓄積された電荷を転送するための第１の縦型電極と、
    前記画素の光入射面とは反対側の面から前記緑色電荷蓄積部まで延在して形成されると共に、前記複数の緑色電荷蓄積部に蓄積された電荷を転送するための第２の縦型電極とを備え、
    前記複数の緑色電荷蓄積部の飽和電荷量の和は、前記赤色電荷蓄積部の飽和電荷量及び前記青色電荷蓄積部の飽和電荷量のそれぞれより大きい
    電子機器。
  13. 固体撮像装置と、
    前記固体撮像装置の出力信号に対して所定の処理を施す信号処理回路とを備え、
    前記固体撮像装置は、
    赤色波長の光成分を光電変換して得られる電荷を蓄積する１つの赤色電荷蓄積部と、青色波長の光成分を光電変換して得られる電荷を蓄積する１つの青色電荷蓄積部と、緑色波長の光成分を光電変換して得られる電荷を蓄積する、第１の緑色電荷蓄積部および第２の緑色電荷蓄積部を含む複数の緑色電荷蓄積部とを互いに異なる位置に有する複数の画素と、
    内部に、前記赤色電荷蓄積部と、前記青色電荷蓄積部と、前記複数の緑色電荷蓄積部とを有し、一方の表面側に前記第１の緑色電荷蓄積部、他方の表面側に前記第２の緑色電荷蓄積部がその厚み方向に沿って配置された基板と、
    前記画素の光入射面から前記赤色電荷蓄積部まで延在して形成されると共に、前記赤色電荷蓄積部に蓄積された電荷を転送するための第１の縦型電極と、
    前記画素の光入射面から前記緑色電荷蓄積部まで延在して形成されると共に、前記複数の緑色電荷蓄積部に蓄積された電荷を転送するための第２の縦型電極とを備え、
    前記複数の緑色電荷蓄積部の飽和電荷量の和は、前記赤色電荷蓄積部の飽和電荷量及び前記青色電荷蓄積部の飽和電荷量のそれぞれより大きい
    を備えた電子機器。
JP2015222008A 2012-04-02 2015-11-12 固体撮像装置及び電子機器 Active JP6126666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015222008A JP6126666B2 (ja) 2012-04-02 2015-11-12 固体撮像装置及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012084001 2012-04-02
JP2012084001 2012-04-02
JP2015222008A JP6126666B2 (ja) 2012-04-02 2015-11-12 固体撮像装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014509076A Division JP5967192B2 (ja) 2012-04-02 2013-02-25 固体撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2016028457A JP2016028457A (ja) 2016-02-25
JP6126666B2 true JP6126666B2 (ja) 2017-05-10

Family

ID=49300332

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014509076A Expired - Fee Related JP5967192B2 (ja) 2012-04-02 2013-02-25 固体撮像装置及び電子機器
JP2015222008A Active JP6126666B2 (ja) 2012-04-02 2015-11-12 固体撮像装置及び電子機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014509076A Expired - Fee Related JP5967192B2 (ja) 2012-04-02 2013-02-25 固体撮像装置及び電子機器

Country Status (5)

Country Link
US (2) US9147705B2 (ja)
JP (2) JP5967192B2 (ja)
KR (1) KR102123704B1 (ja)
CN (1) CN104205333B (ja)
WO (1) WO2013150832A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5967192B2 (ja) * 2012-04-02 2016-08-10 ソニー株式会社 固体撮像装置及び電子機器
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
FR3027732B1 (fr) * 2014-10-27 2016-12-23 Commissariat Energie Atomique Capteur d'image a electrodes verticales
US9565405B2 (en) * 2015-02-03 2017-02-07 Omnivision Technologies, Inc. Image sensor with enhanced quantum efficiency
US10403662B2 (en) * 2015-02-26 2019-09-03 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic apparatus
JP6706481B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子
KR102654957B1 (ko) 2016-03-30 2024-04-05 소니그룹주식회사 광전변환 소자 및 광전변환 장치
CN107736020B (zh) * 2016-05-23 2019-03-26 奥林巴斯株式会社 摄像装置、图像处理装置、图像处理方法和图像处理程序
US10163963B2 (en) 2017-04-05 2018-12-25 Semiconductor Components Industries, Llc Image sensors with vertically stacked photodiodes and vertical transfer gates
US20180294304A1 (en) * 2017-04-05 2018-10-11 Semiconductor Components Industries, Llc Image sensors with vertically stacked photodiodes and vertical transfer gates
US20180315788A1 (en) * 2017-05-01 2018-11-01 Visera Technologies Company Limited Image sensor
JP2019114602A (ja) * 2017-12-21 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 電磁波処理装置
US11348955B2 (en) * 2018-06-05 2022-05-31 Brillnics Singapore Pte. Ltd. Pixel structure for image sensors
WO2020121724A1 (ja) * 2018-12-11 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US11121169B2 (en) * 2019-06-25 2021-09-14 Omnivision Technologies, Inc. Metal vertical transfer gate with high-k dielectric passivation lining
KR20210017459A (ko) * 2019-08-08 2021-02-17 에스케이하이닉스 주식회사 이미지 센서

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224036B2 (ja) 2005-03-17 2009-02-12 富士通マイクロエレクトロニクス株式会社 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
US20080136933A1 (en) * 2006-12-11 2008-06-12 Digital Imaging Systems Gmbh Apparatus for controlling operation of a multiple photosensor pixel image sensor
KR20080061483A (ko) * 2006-12-28 2008-07-03 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조 방법
JP2008172580A (ja) 2007-01-12 2008-07-24 Toshiba Corp 固体撮像素子及び固体撮像装置
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP5369505B2 (ja) * 2008-06-09 2013-12-18 ソニー株式会社 固体撮像装置、及び電子機器
JP5256917B2 (ja) * 2008-08-01 2013-08-07 株式会社ニコン 固体撮像素子
JP5219724B2 (ja) * 2008-10-09 2013-06-26 キヤノン株式会社 固体撮像装置
JP5320989B2 (ja) * 2008-11-07 2013-10-23 ソニー株式会社 固体撮像装置、及び電子機器
JP5146499B2 (ja) * 2009-08-08 2013-02-20 株式会社ニコン 固体撮像素子
JP2011044544A (ja) * 2009-08-20 2011-03-03 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP5509846B2 (ja) 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
US20110317048A1 (en) * 2010-06-29 2011-12-29 Aptina Imaging Corporation Image sensor with dual layer photodiode structure
JP5967192B2 (ja) * 2012-04-02 2016-08-10 ソニー株式会社 固体撮像装置及び電子機器

Also Published As

Publication number Publication date
US20150048474A1 (en) 2015-02-19
CN104205333A (zh) 2014-12-10
CN104205333B (zh) 2017-04-12
KR102123704B1 (ko) 2020-06-16
US9620554B2 (en) 2017-04-11
JPWO2013150832A1 (ja) 2015-12-17
JP2016028457A (ja) 2016-02-25
US9147705B2 (en) 2015-09-29
US20160049440A1 (en) 2016-02-18
KR20150002593A (ko) 2015-01-07
WO2013150832A1 (ja) 2013-10-10
JP5967192B2 (ja) 2016-08-10

Similar Documents

Publication Publication Date Title
JP6126666B2 (ja) 固体撮像装置及び電子機器
US20210351213A1 (en) Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device
JP5564909B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP4677258B2 (ja) 固体撮像装置及びカメラ
US8648939B2 (en) Solid-state imaging device, drive method therefor, and electronic device
JP6334203B2 (ja) 固体撮像装置、および電子機器
US9985060B2 (en) Image pickup apparatus, image pickup system, and image pickup apparatus driving method
JP2013041915A (ja) 固体撮像素子および製造方法、並びに電子機器
JP2014192348A (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP2010182887A (ja) 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器
JP7455525B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2016040838A (ja) 固体撮像装置、及び電子機器
JP2009026984A (ja) 固体撮像素子
JP2006120966A (ja) 固体撮像装置
JP2008177357A (ja) 固体撮像素子
JP5842903B2 (ja) 固体撮像装置、及び電子機器
JP2013033885A (ja) 固体撮像装置とその製造方法及び駆動方法、並びに電子機器
JP2017139498A (ja) 固体撮像装置、および電子機器
JP2013175529A (ja) 固体撮像装置、及び電子機器
JP5213969B2 (ja) 固体撮像装置及びカメラ
JP2011009466A (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160720

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170407

R150 Certificate of patent or registration of utility model

Ref document number: 6126666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250