JP2011009466A - 固体撮像装置及び電子機器 - Google Patents

Abstract

【課題】固体撮像装置において、画素セルが微細化されても取り扱い信号電荷量を確保する。
【解決手段】光電変換部を有する複数の画素４２が配列された画素領域を備える。
光電変換部は、半導体基板４３の表面側の第１導電型半導体領域６１と、半導体基板４３の内部側の第２導電型電荷蓄積領域６３と、両領域６１及び６３との間に挟まれた真性半導体領域６２、又は第２導電型電荷蓄積領域６３より低不純物濃度のｐ型半導体領域とを有する。
【選択図】図３

Description

本発明は、固体撮像装置、及びこの固体撮像装置を備えたカメラ等に適用される電子機器に関する。

固体撮像装置として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）等のＭＯＳ型イメージセンサに代表される増幅型固体撮像装置知られている。また、ＣＣＤ（Charge Coupled Device）イメージセンサに代表される電荷転送型固体撮像装置が知られている。これら固体撮像装置は、各種携帯端末機器、デジタルスチルカメラ、デジタル一眼レフカメラ、デジタルビデオカメラなどの画像入力装置として使用されている。

ＭＯＳ固体撮像装置は、光電変換部となるフォトダイオードと複数の画素トランジスタからなる複数の画素が２次元マトリクス状に配列されて構成される。最近では、画素の微細化に伴い、１画素当りの画素トランジスタの占める面積を抑制するために、画素トランジスタの一部を複数の画素で共有させた、いわゆる複数画素共有構造が提案されている。

ＣＣＤ固体撮像装置は、光電変換部となるフォトダイオードとＣＣＤ構造の垂直転送レジスタの一部とからなる複数の画素が２次元マトリクス状に配列されて構成される。垂直転送レジスタは、光電変換部（受光部）の列毎に配置される。これら垂直転送レジスタがＣＣＤ構造の水平転送レジスタに接続され、さらに、水平転送レジスタの終段に接続されたフローティングディフージョン部が出力部に接続される。

図１１及び図１２に、従来のＭＯＳ固体撮像装置の一例を示す。図１１は、１画素（単位画素セル）を構成する光電変換部（受光部）と転送トランジスタを含む領域の概略平面構造を示し、図１２は、図１１のＡ−Ａ線上の概略断面構造を示す。この固体撮像装置１は、例えばｎ型の半導体基板３に形成したｐ型の半導体ウェル領域４に、光電変換部となるフォトダイオード（受光部）５と、複数の画素トランジスタから成る単位画素２を有する。固体撮像装置１では、この単位画素が複数、２次元マトリクス状に配列して構成される。画素２におけるフォトダイオード５の下方には、ｎ型半導体基板３に接するｐ型のオーバーフローパス領域６が形成される。図１１及び図１２では、画素トランジスタのうちの転送トランジスタＴｒ１が形成される。

フォトダイオード５は、ｎ型半導体領域による電荷蓄積領域８と、このｎ型電荷蓄積領域８に接して基板表面に臨む高不純物濃度のｐ型半導体領域（ｐ^＋半導体領域）９とから構成される。転送トランジスタＴｒ１は、ｎ型半導体領域によるフローティングディフージョン部（ＦＤ）１１と、フローティングディフージョン部１１とフォトダイオード５との間にゲート絶縁膜１２を介して形成された転送ゲート電極１３とにより形成される。隣り合う画素２の間には、素子分離領域７が形成される。基板表面上には、層間絶縁膜１４を介して複数層の配線１５を配置した多層配線層１６が形成され、各層の配線１５がヴィアコンタクトを介して回路的に接続される。すなわち、配線１５が所要の半導体領域あるいはゲート電極等に接続される。この多層配線層１６上には、平坦化膜１７を介してオンチップカラーフィルタ１７及びその上のオンチップマイクロレンズ１９が形成される。

受光部を構成するフォトダイオードとして、高不純物濃度のｐ型半導体領域の下にｎ型電荷蓄積領域を形成して、ｐｎ接合を形成するようにしたフォトダイオードを備えた固体撮像装置は、例えば特許文献１などで知られている。特許文献１の固体撮像装置はＣＣＤ固体撮像装置である。この固体撮像装置では、フォトダイオードの高不純物濃度のｐ型半導体領域を２段に形成し、フォトダイオードと垂直転送レジスタ側のとの境箇所での電界強度を緩和して、垂直転送レジスタへの信号電荷の読み出し効率を向上するようにしている。

特開２００３−３１８３８３号公報

近年、固体撮像装置においては、多画素化が進み、画素セルが微細化されるにつれて、単位画素セル当りの取り扱い信号電荷量Ｑｓを確保することが大きな課題となっている。加えて、高画質化を考える上では、さらなる取り扱い信号電荷量Ｑｓの増加が要求されている。取り扱い信号電荷量Ｑｓの確保や増加は、Ｓ／Ｎ比の向上に密接に係わっており、相対的なノイズの改善を行う上で非常に重要である。

取り扱い信号電荷量Ｑｓを増やすには、ｎ型電荷蓄積領域８の不純物濃度を上げることで可能になる。しかし、この構成はいくつかの不都合な副作用を伴う。例えば、ｎ型電荷蓄積領域８の不純物濃度を上げることにより、基板表面近傍のｐｎ接合間の最大電界が強くなる。これは、点欠陥や暗時ノイズと係わっており、画質の悪化に繋がる。

また、フォトダイオードはでは、電荷のダイナミックなオーバーフロー現象により、フォトダイオードから読み出される間に多くの電荷が消失する。このオーバーフローにおけるパスのポテンシャルが、例えば表面のｐｎ接合部（つまりｐ^＋ｎ接合部）と同等のポテンシャル深さで形成されるならば、ｐ^＋半導体領域への空乏層はあまり伸びない。これにより、オーバーフローでバリアハイトが形成されるまでの間にｎ型電荷蓄積領域のｐ^＋ｎ接合端の信号電荷が消失してしまう。

図１３を用いて更に説明する。図１３Ａは、空間電荷分布を示す。縦軸に不純物濃度、横軸に基板表面からの深さ（ｄ）を夫々示す。ρｐはｐ^＋半導体領域９側の空間電荷量、ρｎはｎ型電荷蓄積領域８側の空間電荷量である。この空間電荷量ρｐとρｎを表す面積は、互いに釣り合っている。なお、ρｎ′は、オーバーフローパス領域での空間電荷量ρｐ′（図示せず）と釣り合うようにｎ型電荷蓄積領域８側に生じる空間電荷量である。

この空間電荷分布を積分して、図１３Ｂの電界が得られる。図１３Ｂにおいて、縦軸に電界強度、横軸に基板表面からの深さ（ｄ）をそれぞれ示す。ｐ^＋ｎ接合部が最大電界強度となる。

図１３Ｃは、ポテンシャル分布を示す。ポテンシャル分布は上記電界分布を積分して得られる。フォトダイオード５に光が入射され、光電変換して生成した電子・正孔対のうち、信号電荷となる電子がｎ型電荷蓄積領域８のポテンシャルに蓄積される。信号電荷は、蓄積されて行き、オーバーフローパスのポテンシャルφｂを超えると、基板３側にオーバーフローする。ここで、電荷蓄積がオーバーフローパスのポテンシャルφｂと同レベルになっても、熱等の要因で、ある一定の確率で電荷がオーバーフローパスのポテンシャルφｂを越えて信号電荷が減少し、障壁、すなわちバリアハイトΔφが生じる。このバリアハイトΔφは、初期段階で急激に電荷がオーバーフローして形成される。以後電荷はゆっくりと減少して行く。

そして、ｐ＋ｎ構造のフォトダイオード５では、図１３Ｃのポテンシャル分布で示すように、バリアハイトΔφがｎ型電荷蓄積領域８内のポテンシャル変化で形成され易くなり、電荷の蓄積に寄与しない領域Ａに蓄積された電荷ｅ′が消失されることになる。

一方、ｎ型電荷蓄積領域８の不純物濃度を高くすると、ｐｎ接合部の電界強度が強くなり、点欠陥や暗時ノイズが増え、画質が劣化する。また、ｐｎ接合の電界強度が強くなると、ｐｎ接合部近傍のポテンシャル勾配が急峻になり、接合容量が大きくなる。接合容量が大きくなった分、放電が増えることになり、バリアハイトΔφが出来るまでの間に抜ける電荷量が多くなってしまう。

このように、ｎ型電荷蓄積領域８の不純物濃度を単に高くするだけでは、取り扱い信号電荷量が増加する反面、画質の悪化を伴う可能性が高く、結果としてさらなる問題を引き起こす。

特許文献１では、フォトダイオードを構成するｐ^＋半導体領域を２段階で形成しており、垂直転送レジスタ側の電界の緩和が見込まれる。しかしながら、特許文献１の構成では、フォトダイオードのｐ^＋半導体領域とｎ型電荷蓄積領域（文献中ｐ^＋層とｎ^＋層）が同程度の濃度で構成されている。従って、ｐｎ接合部の最大電界強度を、ｐ＋半導体領域を１段階で形成したものと同程度にした場合、特許文献１の構成では、センサポテンシャルを深く作れる効果が薄く、取り扱い信号電荷量Ｑｓの増加はそれほど見込めない。

本発明は、上述の点に鑑み、ｐｎ接合部の最大電界強度を維持した場合に、ダイナミックなオーバーフロー後の取り扱い信号電荷量Ｑｓの向上を図った固体撮像装置及び、この固体撮像装置を備えたカメラ等の電子機器を提供するものである。

本発明に係る固体撮像装置は、光電変換部を有する複数の画素が配列された画素領域を備える。光電変換部は、半導体基板の表面側の第１導電型半導体領域と、半導体基板の内部側に第２導電型電荷蓄積領域と、第１導電型半導体領域と第２導電型電荷蓄積領域との間に挟まれた真性半導体領域とを有する。

本発明の固体撮像装置では、光電変換部が、第１導電型半導体領域と第２導電型電荷蓄積領域との間に真性半導体領域を挟んだ、いわゆるｐ^＋ｉｎ構造で形成される。この構成により、最大電界強度を維持したときに、バリアハイトが真性半導体領域内のポテンシャル変化で形成れ、バリアハイトが形成される間に消失する電荷が低減する。また、第２導電型電荷蓄積領域のポテンシャルが深くなる。

本発明に係る固体撮像装置は、光電変換部を有する複数の画素が配列された画素領域を備える。光電変換部は、半導体基板の表面側の第１の第１導電型半導体領域と、半導体基板の内部側の導電型電荷蓄積領域を有する。さらに、第１の第１導電型半導体領域と第２導電型電荷蓄積領域との間に挟まれ、第２導電型電荷蓄積領域より低不純物濃度の第２の第１導電型半導体領域とを有する。

本発明の固体撮像装置では、光電変換部が、第１の第１導電型半導体領域と第２導電型電荷蓄積領域との間に第２導電型半導体領域より低不純物濃度の第２の第導電１方半導体領域を挟んだ、いわゆるｐ^＋ｐ⁻ｎ構造で形成される。この構成により、最大電界強度を維持したときに、バリアハイトが第２の第１導電型半導体領域内のポテンシャル変化で形成れ、バリアハイトが形成される間に消失する電荷が低減する。また、第２導電型電荷蓄積領域のポテンシャルが深くなる。

本発明に係る電子機器は、光学系と、固体撮像装置と、固体撮像装置の出力信号を処理する信号処理回路を備える。固体撮像装置は、上記本発明の何れかの固体撮像装置で形成される。

本発明の電子機器では、固体撮像装置として上記本発明の固体撮像装置を備える。従って、光電変換部における最大電界強度を維持したとき、バリアハイトが真性半導体領域、あるいは第２の第１導電型半導体領域内のポテンシャル変化で形成れ、第２導電型電荷蓄積領域のポテンシャルが深くなり、取り扱い信号電荷量Ｑｓが増える。

本発明に係る固体撮像装置によれば、光電変換部となるフォトダイオードの接合部の最大電界強度を維持した場合に、ダイナミックなオーバーフロー後の取り扱い信号電荷量Ｑｓを向上することができる。

本発明に係る電子機器によれば、本発明の固体撮像装置を備えるので、ダイナミックなオーバーフロー後の取り扱い信号電荷量Ｑｓが向上し、高品質の電子機器を提供できる。

本発明に適用されるＭＯＳ固体撮像装置の一例を示す概略構成図である。 本発明に係る固体撮像装置の第１実施の形態の要部の概略平面図である。 図２のＡ−Ａ線上の断面図である。 Ａ〜Ｃ 第１実施の形態の説明に供する空間電荷分布、電界分布、ポテンシャル分布を示す図である。 第１実施の形態のポテンシャル分布と従来構成のポテンシャルとを比較したポテンシャル分布図である。 本発明に係る固体撮像装置の第２実施の形態の要部の概略平面図である。 図６のＡ−Ａ線上の断面図である。 Ａ〜Ｃ 第２実施の形態の説明に供する空間電荷分布、電界分布、ポテンシャル分布を示す図である。 第２実施の形態のポテンシャル分布と従来構成のポテンシャルとを比較したポテンシャル分布図である。 本発明の第３実施の形態に係る電子機器の概略構成図である。 従来の固体撮像装置の要部を示す概略構成図である。 図１１のＡ−Ａ線上の断面図である。 従来例の説明に供する空間電荷分布、電界分布、ポテンシャル分布を示す図である。

以下、発明を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１． ＭＯＳ固体撮像装置の概略構成例
２． 第１実施の形態（固体撮像装置の構成例）
３． 第２実施の形態（固体撮像装置の構成例）
４． 第３実施の形態（電子機器の構成例）

＜１．ＣＭＯＳ固体撮像装置の概略構成例＞
図１に、本発明の各実施の形態に適用されるＭＯＳ固体撮像装置の一例の概略構成を示す。本例の固体撮像装置２１は、図１に示すように、半導体基板３１例えばシリコン基板に光電変換部を含む複数の画素２２が規則的に２次元的に配列された画素領域（いわゆる撮像領域）２３と、周辺回路部とを有して構成される。画素２２の回路構成例については、後述する。また、画素としては、複数の光電変換部が転送トランジスタを除く他の画素トランジスタを共有し、且つフローティングディフージョンを共有する、いわゆる画素共有構造を適用することもできる。

周辺回路部は、垂直駆動回路２４と、カラム信号処理回路２５と、水平駆動回路２６と、出力回路２７と、制御回路２８などを有して構成される。

制御回路２８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の内部情報などのデータを出力する。すなわち、制御回路２８では、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路２４、カラム信号処理回路２５及び水平駆動回路２６などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路２４、カラム信号処理回路２５及び水平駆動回路２６等に入力する。

垂直駆動回路２４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路２４は、画素領域２３の各画素２を行単位で順次垂直方向に選択走する。そして、垂直信号線２９を通して各画素２の光電変換素子となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基く画素信号をカラム信号処理回路２５に供給する。

カラム信号処理回路２５は、画素２の例えば列ごとに配置されており、１行分の画素２２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路２５は、画素２固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線３０との間に接続されて設けられる。

水平駆動回路２６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路２５の各々を順番に選択し、カラム信号処理回路２５の各々から画素信号を水平信号線３０に出力させる。

出力回路２７は、カラム信号処理回路２５の各々から水平信号線３０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子３２は、外部と信号のやりとりをする。

＜２．第１実施の形態＞
［固体撮像装置の構成例］
図２及び図３に、本発明に係る固体撮像装置の第１実施の形態を示す。本実施の形態の固体撮像装置は、ＭＯＳ固体撮像装置である。図２は、１画素（単位画素セル）を構成する光電変換部（受光部）と転送トランジスタを含む領域の概略平面構造を示し、図３は、図２のＡ−Ａ線上の概略断面構造を示す。

第１実施の形態に係る固体撮像装置４１は、第２導電型、本例ではｎ型の半導体基板４３に形成した第１導電型、本例ではｐ型の半導体ウェル領域４４に、光電変換部となるフォトダイオード（受光部）４５と、複数の画素トランジスタからなる画素４２を有する。固体撮像装置４１では、この画素４２が複数、２次元マトリクス状に配列されて成る。フォトダイオード４５の下方には、ｎ型半導体基板４３に接するｐ型のオーバーフローパス領域４６が形成される。図２及び図３では、転送トランジスタを含む複数の画素トランジスタのうち、転送トランジスタＴｒ１１を代表として形成される。なお、電荷のオーバーフローパスは、このオーバーフローパス領域４６のポテンシャルを越えるパスと、転送トランジスタＴｒ１１の転送ゲート下のポテンシャルを超えるパスとがあり、固体撮像装置の構成によりいずれかのオーバーフローパスが支配的となる。

転送トランジスタＴｒ１１は、ｎ型半導体領域によるフローティングディフージョン部（ＦＤ）４７と、ゲート絶縁膜を介して配置した転送ゲート電極４９とを有して形成される。すなわち、フローティングディフージョン部４７とフォトダイオード４５との間の基板上にゲート絶縁膜１２を介して例えば多結晶シリコン膜による転送ゲート電極４９を形成して構成される。

ｐ型半導体ウェル領域４４が形成された半導体基板４３には、各画素４２を分離するための素子分離領域５１が形成される。素子分離領域５１は、ＬＯＣＯＳ構造、ＳＴＩ構造、高不純物濃度のｐ型半導体領域、あるいは高不純物濃度のｐ型半導体領域の上に絶縁膜を形成した構造等により構成することができる。本例では、高不純物濃度のｐ型半導体領域５１Ａの上に絶縁膜５１Ｂを形成して素子分離領域５１が形成される。

基板表面上には、層間絶縁膜５２を介して複数層の配線５３を配置した多層配線層５４が形成され、各層の配線５３がヴィアコンタクト４０を介して回路的に接続される。すなわち、配線５３が所要の半導体領域あるいはゲート電極等に回路的に接続される。この多層配線層５４上には、平坦化膜５５を介してオンチップカラーフィルタ５６、さらにその上にオンチップマイクロレンズ５７が形成される。

本実施の形態では、特にフォトダイオード４５を、半導体基板の表面側のｐ型半導体領域６１と、半導体基板の内部側のｎ型電荷蓄積領域６３と、ｐ型半導体領域６１とｎ型電荷蓄積領域６３の間に挟まれた真性半導体領域６２とを有して構成される。ｐ型半導体領域６１は高不純物濃度で形成され、ｎ型電荷蓄積領域６３は、ｐ型半導体領域６３より低不純物濃度で形成される。すなわち、フォトダイオード４５は、高不純物濃度のｐ型半導体領域（以下、ｐ^＋領域という）６１と、真性半導体領域（以下、ｉ領域という）６２と、ｎ型電荷蓄積領域（以下，ｎ領域という）６３とからなる、ｐ^＋ｉｎ構造で構成される。つまり、フォトダイオード４５は、Ｓｉ−ＳｉＯ_２界面から基板内部方向に、ｐ^＋領域６１、ｉ領域６２、ｎ領域６３を形成して成るｐ^＋ｉｎ接合フォトダイオードで構成される。

第１実施の形態の固体撮像装置４１によれば、フォトダイオード４５をｐ^＋ｉｎ構造とすることにより、ｐ^＋領域６１とｎ領域６３の間の最大電界強度を、ｐ^＋ｎ構造と同程度に維持した場合に、オーバーフロー後の取り扱い信号電荷量Ｑｓを向上することができる。すなわち、ｉ領域６２内で起こるポテンシャル変化によりバリアハイトが形成され、ポテンシャルを深くすることができる。このため、ダイナミックなオーバーフロー現象により、フォトダイオード４５から読み出される間に消失する電荷量を低減し、且つポテンシャルが深くなることと相俟って、取り扱い信号電荷量Ｑｓを多く確保することができる。逆に、取り扱い信号電荷量Ｑｓを従来のｐ^＋ｎ構造と同じに確保するのであれば、ｎ領域６３の不純物濃度を低くできるので、欠陥発生の確率をより低減することができる上に、上記最大電界強度を下げることができ、画質のより向上が図れる。

図４を用いて更に説明する。図４Ａは、ｐ^＋ｉｎ接合フォトダイオード４５における空間電荷分布を示す。図４Ｂは、この空間電荷分布を積分して獲られた電界分布を示す。さらに、図４Ｃは、この電界分布を積分して獲られたポテンシャル分布を示す。ｐ^＋領域６１とｎ領域６３との間にｉ領域６２を挟むｐ^＋ｉｎ構造では、ｐ^＋ｉ接合とｉｎ接合の間で最大電界強度Ｅｍａｘとなる。

フォトダイオード４５に光が入射されると、光電変換で生成した電子・正孔のうちの電子（信号電荷）がｎ型電荷蓄積領域６３に蓄積されて行き、ｐ型オーバーフローパス領域４６のポテンシャルレベルφｂを超えて基板４３側にオーバーフローする。ポテンシャルレベルφbを超える前でもオーバーフロー電流は存在し、バリアハイトが小さくなるにつれ指数関数的に増える。そして、蓄積電荷がオーバーフローパスのポテンシャルレベルφｂと同レベルになっても前述したように、ある一定の確率でオーバーフローしてバリアハイトΔφが形成される。例えば、シャッタ膜を用いたカメラの場合、飽和状態にある信号電荷をフォトダイオードから読み出すまでに、電荷のオーバーフローが起こることで蓄積電荷の消失が起こる。

オーバーフローパスは、上述したように、基板内部のｐ型オーバーフローパス領域４６のポテンシャルを越えるパスと、転送トランジスタＴｒ１１がオフ時の転送ゲート下のポテンシャルを超えるパスとがある。固体撮像装置の構造により何れかのオーバーフローパスが支配的となる。

ｐ^＋ｉｎ接合フォトダイオード４５について、このオーバーフローに寄与するオーバーフローパスのポテンシャルレベルφｂが、ｉｎ接合のポテンシャル深さと同等、もしくはそれより浅いポテンシャル深さの場合を想定する。この場合、ｐ^＋ｉｎ接合フォトダイオード４５では、最大電界強度Ｅｍａｘをｐ^＋ｎ接合フォトダイオード５と同程度にしたとき、ｉ領域６２内で起こるポテンシャル変化によってバリアハイトΔφが形成され、ｎ領域６３のポテンシャルがより深く形成される。すなわち、蓄積に寄与しない領域Ｂがｐ^＋ｎ接合フォトダイオード（図 Ｃ参照）に比べて狭くなる。このため、電荷に寄与しない領域Ｂに蓄積された分のバリアハイトΔφの形成時に消失される電荷ｅ′は、ｐ^＋ｎ接合フォトダイオード５に比べて小さくなる。一方、ｐ^＋ｉｎ構造とすることにより、接合部での電界が緩和されるので、その分、最大電界強度を同程度にするためのｎ領域６３の不純物濃度を上げることができる。最大電界強度を従来と同程度とすることで、ｎ領域６３の不純物濃度は、欠陥が許容できる程度に上げることができる。これによって、図５の比較図で示すように、ｐ^＋ｉｎ構造のｎ領域６３のポテンシャル深さＶｍａｘｐｉｎが、従来のｐ^＋ｎ構造のｎ領域８のポテンシャル深さＶｍａｘｒｅｆより深くなる（Ｖｍａｘｐｉｎ＞Ｖｍａｘｒｅｆ）。図５において、ポテンシャル分布ａはｐ^＋ｎ接合フォトダイオード５、ポテンシャル分布ｂはｐ^＋ｉｎ接合フォトダイオード４５である。

従って、最大電界強度Ｅｍａｘを同等に維持したときには、ｐ^＋ｉｎ接合フォトダイオード４５の方が、ｐ^＋ｎ接合フォトダイオード５より取り扱い信号電荷量Ｑｓが多くなる。
一方で、ｐ^＋ｉｎ構造において、オーバーフローによる放電後にｐ^＋ｎ構造と同一の取り扱い信号電荷量Ｑｓを維持するならば、ｐ^＋ｎ構造より最大電界強度を低減することが可能になる。このため、フォトダイオード４５のｎ型電荷蓄積領域６３の不純物濃度を低くすることができ、欠陥発生の確率がより低減し、より画質向上が図られる。

＜３．第２実施の形態＞
［固体撮像装置の構成例］
図６及び図７に、本発明に係る固体撮像装置の第２実施の形態を示す。本実施の形態の固体撮像装置は、ＭＯＳ固体撮像装置である。図６は、１画素（単位画素セル）を構成する光電変換部（受光部）と転送トランジスタを含む領域の概略平面構造を示し、図７は、図２のＡ−Ａ線上の概略断面構造を示す。

第２実施の形態に係る固体撮像装置７１は、フォトダイオードの構成以外が，前述の第１実施の形態と同様の構成である。図６及び図７において、図２及び図３と対応する部分には同一符号を付す。すなわち、固体撮像装置６１は、第２導電型、本例ではｎ型の半導体基板４３に形成した第１導電型、本例ではｐ型の半導体ウェル領域４４に、光電変換部となるフォトダイオード（受光部）６５と、複数の画素トランジスタからなる画素４２を有する。固体撮像装置４１では、この画素４２が複数、２次元マトリクス状に配列されて成る。フォトダイオード６５の下方には、ｎ型半導体基板４３に接するｐ型のオーバーフローパス領域４６が形成される。図６及び図７では、転送トランジスタを含む複数の画素トランジスタのうち、転送トランジスタＴｒ１１を代表として形成される。電荷のオーバーフローパスは、前述と同様に、オーバーフローパス領域４６のポテンシャル、あるいは転送トランジスタＴｒ１１の転送ゲート下のポテンシャルを超えるパスの何れかが支配的となる。

転送トランジスタＴｒ１１は、ｎ型半導体領域によるフローティングディフージョン部（ＦＤ）４７と、ゲート絶縁膜を介して配置した転送ゲート電極４９とを有して形成される。すなわち、フローティングディフージョン部４７とフォトダイオード６５との間の基板上にゲート絶縁膜１２を介して例えば多結晶シリコン膜による転送ゲート電極４９を形成して構成される。

ｐ型半導体ウェル領域４４が形成された半導体基板４３には、各画素４２を分離するための素子分離領域５１が形成される。素子分離領域５１は、ＬＯＣＯＳ構造、ＳＴＩ構造、高不純物濃度のｐ型半導体領域、あるいは高不純物濃度のｐ型半導体領域の上に絶縁膜を形成した構造等により構成することができる。

基板表面上には、層間絶縁膜５２を介して複数層の配線５３を配置した多層配線層５４が形成され、各層の配線５３がヴィアコンタクト４０を介して回路的に接続される。すなわち、配線５３が所要の半導体領域あるいはゲート電極等に接続される。この多層配線層５４上には、平坦化膜５５を介してオンチップカラーフィルタ５６、さらにその上にオンチップマイクロレンズ５７が形成される。

本実施の形態では、特にフォトダイオード６５を、半導体基板の表面側の第１のｐ型半導体領域６１と、半導体基板の内部側のｎ型電荷蓄積領域６３と、ｐ型半導体領域６１とｎ型電荷蓄積領域６３の間に挟まれた第２のｐ型半導体領域６４とを有して構成される。第１のｐ型半導体領域６１は高不純物濃度で形成され、ｎ型電荷蓄積領域６３は、第１のｐ型半導体領域６１より低不純物濃度で形成される。また、第２のｐ型半導体領域６４は、ｎ型電荷蓄積領域６３より低不純物濃度、特にｎ型電荷蓄積領域６３の不純物濃度の１／２以下の不純物濃度で形成される。すなわち、フォトダイオード６５は、第１のｐ型半導体領域（以下、ｐ^＋領域という）６１と、第２のｐ型半導体領域（以下、ｐ⁻領域という）６４と、ｎ型電荷蓄積領域（以下、ｎ領域という）６３とからなる、ｐ^＋ｐ⁻ｎ構造で構成される。つまり、フォトダイオード４５は、Ｓｉ−ＳｉＯ_２界面から基板内部方向に、ｐ^＋領域６１、ｐ⁻領域６４、ｎ領域６３を形成して成るｐ^＋ｐ⁻ｎ接合フォトダイオードで構成される。

ｐ⁻領域６４は、所要のド−ズ量で、所要の打ち込みエネルギーによるイオン注入により形成することができる。または、ｐ⁻領域６４は、ｐ＋領域６１をイオン注入で形成する際の不純物打ち込みによるチャネリング成分や、不純物分布の裾で形成することができる。

第２実施の形態の固体撮像装置７１によれば、前述の第１実施の形態と同様の作用、効果を奏する。すなわち、フォトダイオード６５をｐ^＋ｐ⁻ｎ構造とすることにより、ｐ^＋領域６１とｎ領域６３の間の最大電界強度を、ｐ^＋ｎ構造と同程度に維持した場合に、オーバーフロー後の取り扱い信号電荷量Ｑｓを向上することができる。つまり、ダイナミックなオーバーフロー現象により、フォトダイオード６５から読み出される間に消失する電荷量を低減し、且つポテンシャルが深くなることと相俟って、取り扱い信号電荷量Ｑｓを多く確保することができる。逆に、取り扱い信号電荷量Ｑｓを従来のｐ^＋ｎ構造と同じに確保するのであれば、ｎ領域６３の不純物濃度を低くできるので、欠陥発生の確率をより低減することができる上に、上記最大電界強度を下げることができ、欠陥発生の確率をより低減することがで、画質のより向上が図られる。

図８を用いて更に説明する。図８Ａは、ｐ^＋ｐ⁻ｎ接合フォトダイオード６５における空間電荷分布を示す。図８Ｂは、この空間電荷分布を積分して獲られた電界分布を示す。さらに、図８Ｃは、この電界分布を積分して獲られたポテンシャル分布を示す。ｐ^＋領域６１とｎ領域６３との間にｐ⁻領域６４を挟むｐ^＋ｐ⁻ｎ構造では、ｐ⁻ｎ接合で最大電界強度Ｅｍａｘとなる。

前述と同様に、フォトダイオード６５に光が入射されると、光電変換で生成した電子（信号電荷）がｎ型電荷蓄積領域６３に蓄積されて行き、ｐ型オーバーフローパス領域４６のポテンシャルレベルφｂを超えて基板４３側にオーバーフローする。そして、蓄積電荷がオーバーフローパスのポテンシャルレベルφｂと同レベルになっても、ある一定の確率でオーバーフローしてバリアハイトΔφが形成される。例えば、シャッタ膜を用いたカメラの場合、飽和状態にある信号電荷をフォトダイオードから読み出すまでに、電荷のオーバーフローが起こることで蓄積電荷の消失が起こる。

オーバーフローパスは、基板内部のｐ型オーバーフローパス領域６４のポテンシャル、あるいは転送トランジスタＴｒ１１がオフ時の転送ゲート下のポテンシャルを超える何れかのパスが支配的となる。

ｐ^＋ｐ⁻ｎ接合フォトダイオード６５について、このオーバーフローに寄与するオーバーフローパスのポテンシャルレベルφｂが、ｐ⁻ｎ接合のポテンシャル深さと同等、もしくはそれより浅いポテンシャル深さの場合を想定する。この場合、ｐ^＋ｐ⁻ｎ接合フォトダイオード６５では、最大電界強度Ｅｍａｘをｐ^＋ｎ接合フォトダイオード５と同程度にしたとき、ｐ⁻領域内で起こるポテンシャル変化によってバリアハイトΔφが形成される。また、ｎ領域６３のポテンシャルがより深く形成される（図９参照）。すなわち、蓄積に寄与しない領域Ｃがｐ^＋ｎ接合フォトダイオード（図 Ｃ参照）に比べて狭くなる。このため、電荷に寄与しない領域Ｃに蓄積された分のバリアハイトΔφ形成時に消失される電荷ｅ′は、ｐ^＋ｎ接合フォトダイオード５に比べて小さくなる。一方、ｐ^＋ｐ⁻ｎ構造とすることにより、接合部での電界が緩和されるので、その分、最大電界強度を同程度にするためのｎ領域６３の不純物濃度を上げることができる。最大電界強度を従来と同程度とすることで、ｎ領域６３の不純物濃度は、欠陥が許容できる程度に上げることができる。これによって、図９の比較図で示すように、ｐ^＋ｐ⁻ｎ構造のｎ領域６３のポテンシャル深さＶｍａｘｐｐｎが、従来のｐ^＋ｎ構造のｎ領域８のポテンシャル深さＶｍａｘｒｅｆより深くなる（Ｖｍａｘｐｐｎ＞Ｖｍａｘｒｅｆ）。図９において、ポテンシャル分布ａはｐ^＋ｎ接合フォトダイオード５、ポテンシャル分布ｃはｐ^＋ｐ⁻ｎ接合フォトダイオード４５である。

従って、最大電界強度Ｅｍａｘを同等に維持したときには、ｐ^＋ｐ⁻ｎ接合フォトダイオード６５の方が、ｐ^＋ｎ接合フォトダイオード５より取り扱い信号電荷量Ｑｓが多くなる。
一方で、ｐ^＋ｐ⁻ｎ構造において、オーバーフローによる放電後にｐ^＋ｎ構造と同一の取り扱い信号電荷量Ｑｓを維持するならば、ｐ^＋ｎ構造より最大電界強度を低減することが可能になる。このため、フォトダイオード６５のｎ型電荷蓄積領域６３の不純物濃度を低くすることができ、欠陥発生の確率が低くなり、画質向上が図れる。

ｐ^＋ｐ⁻ｎ構造のフォトダイオード６５では、ｐ−領域の不純物濃度を、ｎ領域の不純物濃度の１／２以下、好ましくは１桁以上低い濃度に設定している。このようなｐ＋ｐ−ｎ構造では、ｐ＋ｉｎ構造と同等のバリアハイトΔφを形成するために必要な層の厚みをｉ領域を用いたときよりも厚く作ることができる。これは、不純物分布の構造を作る上で、イオン注入の際の加速エネルギーやイオン注入濃度の調整に幅を持たせることができ、製造の自由度が増す。

上述の実施の形態の固体撮像装置は、オーバーフローパスが転送ゲート下、あるいは基板内部のオーバーフローパス領域６４のいずれかであっても、支配的に働くオーバーフローパス（ポテンシャルが深い方のパス）において、効果が得られる。

上述の実施の形態においては、第１導電型をｐ型とし、第２導電型をｎ型として信号電荷を電子とした固体撮像装置について説明したが、信号電荷を正孔とする場合についても適用できる。その場合には第１導電型がｎ型となり第２導電型がｐ型となる。

上述した実施の形態に係るｐ＋ｉｎ構造のフォトダイオード４５、あるいはｐ＋ｐ−ｎ構造のフォトダイオード６５は、図示しないが、ＣＣＤ固体撮像装置における光電変換部となるフォトダイオード（受光部）にも適用できる。この場合も同様の効果を奏する。

上述したように、本発明の実施の形態に係る固体撮像装置は、多画素化により画素セルが微細化されても、単位画素セル当りの取り扱い信号電荷量Ｑｓを従来よりも多く確保することができる。また、逆に取り扱い信号電荷量Ｑｓを従来と同程度とするときは、点欠陥や暗時ノイズを低減し、画質の向上を図ることができる。

＜４．第３実施の形態＞
［電子機器の構成例］
上述の本発明に係る固体撮像装置は、例えばデジタルカメラ、デジタル一眼カメラ、ビデオカメラ等のカメラシステムや、各種形態端末機器、例えば撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器、などの電子機器に適用することができる。

図１０に、本発明に係る電子機器の一例としてカメラに適用した第３実施の形態を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。本実施形態例のカメラ８１は、固体撮像装置８２と、固体撮像装置８２の受光センサ部に入射光を導く光学系８３と、シャッタ装置８４を有する。さらに、カメラ８１は、固体撮像装置８２を駆動する駆動回路８５と、固体撮像装置８２の出力信号を処理する信号処理回路８６を有する。

固体撮像装置８２は、上述した各実施の形態の固体撮像装置（ＭＯＳ固体撮像装置４１、７１、ＣＣＤ固体撮像装置を含む）のいずれかが適用される。光学系（光学レンズ）８３は、被写体からの像光（入射光）を固体撮像装置８２の撮像面上に結像させる。これにより、固体撮像装置８２内に、一定期間信号電荷が蓄積される。光学系８３は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置８４は、固体撮像装置８２への光照射期間及び遮光期間を制御する。駆動回路８５は、固体撮像装置８２の転送動作及びシャッタ装置８４のシャッタ動作を制御する駆動信号を供給する。駆動回路８５から供給される駆動信号（タイミング信号）により、固体撮像装置８２の信号転送を行う。信号処理回路８６は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。

第３実施の形態に係る電子機器８１によれば、固体撮像装置において、その光電変換部となるフォトダイオードとして、ｐ＋ｉｎ構造、あるいはｐ＋ｐ−ｎ構造のフォトダイオードで構成することにより、画素が微細化されても取り扱い信号電荷量Ｑｓを確保できる。従って、高画質、高品質の電子機器を提供することがでる。例えば、高画質の一眼レフカメラなどの撮像カメラを提供することができる。

２１・・固体撮像装置、２２・・画素、２３・・画素領域、４１、７１・・固体撮像装置、４２・・画素、４３・・半導体基板、４４・・ｐ型半導体ウェル領域、４５・・フォトダイオード、４７・・フローティングディフージョン部、４９・・転送ゲート電極、Ｔｒ１１転送トランジスタ、６１・・ｐ型半導体領域（ｐ＋領域）、６２・・真性半導体領域（ｉ領域）、６３・・ｎ型電荷蓄積領域（ｎ領域）、６４・・ｐ型半導体領域（ｐ⁻領域）、５４・・多層配線層、５６・・オンチップカラーフィルタ、５７・・オンチップマイクロレンズ、φｂ・・オーバーフローパスのポテンシャル、Δφ・・バリアハイト

Claims (11)

1. 光電変換部を有する複数の画素が配列された画素領域を備え、
   前記光電変換部は、
   半導体基板の表面側の第１導電型半導体領域と、
   前記半導体基板の内部側の第２導電型電荷蓄積領域と、
   前記第１導電型半導体領域と前記第２電荷蓄積領域との間に挟まれた真性半導体領域と
   を有する
   固体撮像装置。
2. 前記光電変換部の下方に第１導電型のオーバーフローバリア領域を有する
   請求項１記載の固体撮像装置。
3. 前記画素は、前記光電変換部と転送トランジスタを含む複数の画素トランジスタとを有する
   請求項２記載の固体撮像装置。
4. 光電変換部を有する複数の画素が配列された画素領域を備え、
   前記光電変換部は、
   半導体基板の表面側の第１の第１導電型半導体領域と、
   前記半導体基板の内部側の第２導電型電荷蓄積領域と、
   前記第１の第１導電型半導体領域と前記第２導電型電荷蓄積領域との間に挟まれ、前記第２導電型電荷蓄積領域より低不純物濃度の第２の第１導電型半導体領域と
   を有する
   固体撮像装置。
5. 前記光電変換部の下方に第１導電型のオーバーフローバリア領域を有する
   請求項４記載の固体撮像装置。
6. 前記画素は、前記光電変換部と転送トランジスタを含む複数の画素トランジスタとを有する
   請求項５記載の固体撮像装置。
7. 前記第２の第１導電型半導体領域が、前記第１の第１導電型半導体領域を形成する際のイオン打ち込みによるチャネリング成分で形成される
   請求項６記載の固体撮像装置。
8. 光学系と、
   固体撮像装置と、
   前記固体撮像装置の出力信号を処理する信号処理回路を備え、
   前記固体撮像装置は、
   光電変換部を有する複数の画素が配列され、前記光電変換部の下方に第１導電型のオーバーフローバリア領域を有する画素領域を備え、
   前記光電変換部が、
   半導体基板の表面側の第１導電型半導体領域と、
   前記半導体基板の内部側の第２導電型電荷蓄積領域と、
   前記第１導電型半導体領域と前記第２電荷蓄積領域との間に挟まれた真性半導体領域と
   を有する
   電子機器。
9. 前記固体撮像装置における画素が、光電変換部と転送トランジスタを含む複数の画素トランジスタを有する
   請求項８記載の電子機器。
10. 光学系と、
    固体撮像装置と、
    前記固体撮像装置の出力信号を処理する信号処理回路を備え、
    前記固体撮像装置は、
    光電変換部を有する複数の画素が配列され、前記光電変換部の下方に第１導電型のオーバーフローバリア領域を有する画素領域を備え、
    前記光電変換部が、
    半導体基板の表面側の第１導電型半導体領域と、
    前記半導体基板の内部側の第２導電型電荷蓄積領域と、
    前記第１導電型半導体領域と前記第２電荷蓄積領域との間に挟まれ、前記第２導電型電荷蓄積領域より低不純物濃度の第２の第１導電型半導体領域とを有する
    電子機器。
11. 前記固体撮像装置における画素が、光電変換部と転送トランジスタを含む複数の画素トランジスタを有する
    請求項１０記載の電子機器。

Images