JP2013175529A - 固体撮像装置、及び電子機器 - Google Patents

Abstract

【課題】ゲッタリング領域を有する固体撮像装置において、画素の微細化が進んだ場合であっても、飽和信号量を確保することが可能な固体撮像装置を提供する。
【解決手段】固体撮像装置は、撮像画素３０と、該撮像画素３０とは別に設けられた、金属不純物を捕獲するゲッタリング領域を有するゲッタリング画素６０と、を画素領域内に配置する。
【選択図】図６

Description

本発明は、固体撮像装置、及び電子機器に関し、特にはゲッタリング領域を有する固体撮像装置、及びこの固体撮像装置を用いた電子機器に関する。

固体撮像装置においては、製造工程中において半導体層内に混入した金属不純物により画像欠陥が生じるといった問題がある。この問題に対する解決策として、金属不純物を捕獲するゲッタリング領域を半導体層内に設けた構成が知られている。

この一例として、固体撮像装置において光電変換素子を分離する素子分離領域にゲッタリング領域を設けた構成が開示されている。この構成は、素子分離領域に光が照射される側から不純物を注入することにより、ゲッタリング領域を素子分離領域の光が照射される側に設けた構成である。このゲッタリング領域を構成する具体的な材料として、単結晶シリコン層内の半導体領域を構成する不純物元素とは異なる不純物元素、例えばカーボンが用いられる。また、これ以外に、リン（Ｐ）や砒素（Ａｓ）等を用いることもできる（下記特許文献１参照）。

特開２００５−２９４７０５号公報

しかしながら上述の構成では、ゲッタリング領域の形成において、素子分離領域に注入された不純物が注入後の熱工程により拡散し、ゲッタリング領域が拡大する。拡大したゲッタリング領域を素子分離領域の内側に収めて形成することは困難であり、特に微細化された固体撮像装置において困難である。このため、ゲッタリング領域を素子分離領域内に収めておくには、素子分離領域にある程度の幅が求められる。これは、微細化した固体撮像装置においての光電変換素子の容量を減少させ、飽和信号量を低下させる要因となる。

そこで本技術は、ゲッタリング領域を有する固体撮像装置において、画素の微細化が進んだ場合であっても、飽和信号量を確保することが可能な固体撮像装置を提供することを目的とする。

このような目的を達成するための本技術の固体撮像装置は、撮像画素と、金属不純物を捕獲するゲッタリング領域を有するゲッタリング画素と、撮像画素とゲッタリング画素とが配置された画素領域とを備えている。

このような構成の固体撮像装置は、撮像画素とは別に設けられたゲッタリング画素にゲッタリング領域を設けた構成であるから、ゲッタリング領域の配置に影響されることなく、撮像画素の占有面積が確保される。

以上説明したように本技術によれば、ゲッタリング領域を有する固体撮像装置において、ゲッタリング領域の配置に影響されることなく、撮像画素の占有面積が確保される。これにより、容量の確保されたフォトダイオード（光電変換素子）を撮像画素内に設けることができる。したがって、ゲッタリング領域を有する固体撮像装置において、画素の微細化が進んだ場合であっても、飽和信号量の確保された固体撮像装置を提供することが可能となる。

本技術が適用される固体撮像装置の一例を示す概略構成図である。 本技術が適用される固体撮像装置の構成を説明する平面模式図である。 第１実施形態の固体撮像装置の構成を説明する平面模式図及び要部断面図である。 第１実施形態の固体撮像装置の画素駆動回路の一例を示す概略構成図である。 第１実施形態の固体撮像装置の構成を示す要部の平面模式図及び要部断面図である。 第１実施形態の固体撮像装置の構成を説明する平面模式図である。 第２実施形態の固体撮像装置の構成を説明する平面模式図及び要部断面図である。 第３実施形態の固体撮像装置の構成を説明する平面模式図である。 第４実施形態の固体撮像装置の構成を説明する平面模式図である。 第４実施形態における変形例の固体撮像装置の構成を説明する平面模式図である。 第５実施形態の固体撮像装置の構成を説明する平面模式図である。 第６実施形態の固体撮像装置の構成を説明する平面模式図である。 第７実施形態の固体撮像装置の構成を説明する平面模式図である。 第８実施形態の固体撮像装置の構成を説明する平面模式図である。 第９実施形態の固体撮像装置の構成を説明する平面模式図である。 第９実施形態の固体撮像装置の構成を説明する平面模式図及び断面図である。 第１０実施形態の電子機器の構成を示す概略構成図である。

以下、図面に基づいて、本技術の実施の形態を次に示す順に説明する。
１．実施形態の固体撮像装置の概略構成例
２．第１実施形態（撮像画素とほぼ同一の構成を有するゲッタリング画素を設けた例）
３．第２実施形態（ゲッタリング領域が画素の全面に設けられたゲッタリング画素を備えた例）
４．第３実施形態（１つのゲッタリング画素と３つの撮像画素とから構成された２行×２列の４画素でフローティングディフュージョンを共有した例）
５．第４実施形態（ゲッタリング画素及び撮像画素がそれぞれ２行×２列の４画素でフローティングディフュージョンを共有した例）
６．第５実施形態（ベイヤ配列において２行×２列の４画素を単位として、行列方向にそれぞれ１単位以上空けた間隔でＧ画素としてゲッタリング画素が配置された例）
７．第６実施形態（ゲッタリング画素が画素領域に不規則に配置された例）
８．第７実施形態（ゲッタリング画素が無効画素領域に配置された例）
９．第８実施形態（ゲッタリング画素が無効画素領域及び有効画素領域に配置された例）
１０．第９実施形態（ゲッタリング画素が無効画素領域及び位相差検出領域に配置された例）
１１．第１０実施形態（固体撮像装置を用いた電子機器の例）
なお、各実施形態において共通の構成要素には同一の符号を付し、重複する説明は省略する。

＜１．実施形態の固体撮像装置の概略構成例＞
＜１−１．固体撮像装置の概略構成＞
図１に、本技術の固体撮像装置の一例として、ＭＯＳ型の固体撮像装置を用いた固体撮像装置の概略構成を示す。

この図に示す固体撮像装置１は、支持基板２の一面上に光電変換素子を含む複数の画素３が２次元的に配列された画素領域４を有している。画素領域４に配列された各画素３には、以降に説明するように、光電変換素子と、フローティングディフュージョンと、読出ゲートと、その他の複数のトランジスタ（いわゆるＭＯＳトランジスタ）とで構成された画素回路とが設けられている。尚、複数の画素３で画素回路の一部を共有している場合もある。

以上のような画素領域４の周辺部分には、垂直駆動回路５、カラム信号処理回路６、水平駆動回路７、及びシステム制御回路８などの周辺回路が設けられている。

垂直駆動回路５は、例えばシフトレジスタによって構成され、画素駆動線９を選択し、選択された画素駆動線９に画素３を駆動するためのパルスを供給し、画素領域４に配列された画素３を行単位で駆動する。すなわち、垂直駆動回路５は、画素領域４に配列された各画素を行単位で順次垂直方向に選択走査する。そして、画素駆動線９に対して垂直に配線された垂直信号線１０を通して、各画素３において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路６に供給する。

カラム信号処理回路６は、画素の例えば列ごとに配置されており、１行分の画素３から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路６は、画素固有の固定パターンノイズを除去するための相関二重サンプリング（ＣＤＳ：Correlated Double sampling）や、信号増幅、アナログ／デジタル変換（ＡＤ：Analog/Digital Conversion）等の信号処理を行う。

水平駆動回路７は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路６の各々を順番に選択し、カラム信号処理回路６の各々から画素信号を出力させる。

システム制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置１の内部情報などのデータを出力する。すなわち、システム制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路５、カラム信号処理回路６、及び水平駆動回路７などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路５、カラム信号処理回路６、及び水平駆動回路７等に入力する。

＜１−２．画素領域の構成＞
図２は、図１を用いて説明した画素領域４の構成を示す平面模式図である。画素領域４は、有効画素領域４１、遮光画素領域４２、及び無効画素領域４３から構成される。

有効画素領域４１は、画素領域４の中央部分に配置された領域である。この有効画素領域４１は、画素開口を有する遮光膜により画素間が覆われている。
遮光画素領域４２は、有効画素領域４１の外周に配置され、全面が遮光膜で覆われた領域である。
無効画素領域４３は、有効画素領域４１と遮光画素領域４２との間に配置された領域である。この無効画素領域４３は、有効画素領域４１と遮光画素領域４２との境界にあたり、有効画素領域４１から遮光画素領域４２に構成が切り替わる部分である。このような無効画素領域４３は、基本的には有効画素領域４１と同様の構成であり、画素開口を有する遮光膜により画素間が覆われている。

＜２．第１実施形態＞
（撮像画素とほぼ同一の構成を有するゲッタリング画素を設けた例）
図１及び図２を用いて説明した画素領域４には、画素３として、撮像画素とゲッタリング画素とが並列して配置される。画素領域４に配列された画素３はその多数が撮像画素であり、その中に少数のゲッタリング画素が配置されている。この撮像画素及びゲッタリング画素について、図３〜図６を用いて以下に説明する。

＜２−１．撮像画素の構成＞
図３は、第１実施形態の固体撮像装置１における撮像画素３０の一画素分を示す図である。図３Ａは、撮像画素３０の構成を示す平面模式図であり、図３Ｂは、図３ＡにおけるＡ−Ａ断面に対応する要部断面図である。以下、これらの図面に基づいて撮像画素３０の構成を説明する。

撮像画素３０は、図３Ａに示すように、光電変換素子として用いられるフォトダイオードＰＤと、４つの画素トランジスタとを有する。この４つの画素トランジスタは、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、及び選択トランジスタＴｒ４から構成される。また撮像画素３０は、図３Ｂに示すように、半導体層３１の表面側を画素分離領域２０で区画した１つのアクティブ領域Ｓ内に電荷蓄積領域３２、界面領域３３、及びフローティングディフュージョンＦＤを有し、さらに半導体層３１上にゲート絶縁膜を介して転送ゲートＴＧを有する。

以下、電荷蓄積領域３２、界面領域３３、フローティングディフュージョンＦＤ、転送ゲートＴＧ、及び画素回路の詳細を説明する。

［電荷蓄積領域３２］
電荷蓄積領域３２は、ｐ型の半導体層３１の内部に設けられたｎ型の不純物領域である。ｎ型の電荷蓄積領域３２と、これに接するｐ型の不純物領域との間のｐｎ接合によってフォトダイオードＰＤが構成される。電荷蓄積領域３２は、このフォトダーオードＰＤにより光電変換された電荷を蓄積する。

［界面領域３３］
界面領域３３は、電荷蓄積領域３２と接合して半導体層３１の表面層に設けられたｐ＋型の不純物領域である。この界面領域３３は、半導体層３１の表面における界面準位を抑制する。

［フローティングディフュージョンＦＤ、転送ゲートＴＧ］
フローティングディフュージョンＦＤは、電荷蓄積領域３２と同じｎ型の不純物領域であり、電荷蓄積領域３２と間隔を空けて半導体層３１の表面層に設けられている。転送ゲートＴＧは、フローティングディフュージョンＦＤと電荷蓄積領域３２との間の半導体層３１上にゲート絶縁膜を介して設けられている。そして、これらフローティングディフュージョンＦＤ、転送ゲートＴＧ、及び電荷蓄積領域３２により、転送トランジスタＴｒ１が構成される。この転送ゲートＴＧをＯＮ状態にすると、転送ゲートＴＧ下のｐ型の半導体層３１にチャネルが形成され、電荷蓄積領域３２からフローティングディフュージョンＦＤへ電荷が読み出される。なお、フローティングディフュージョンＦＤから連続するアクティブ領域Ｓを横切る状態で、リセットトランジスタＴｒ２のリセットゲートＲＧ、増幅トランジスタＴｒ３の増幅ゲートＡＧ、及び選択トランジスタＴｒ４の選択ゲートＳＧがこの順に設けられている。

［画素回路の構成］
撮像画素３０の画素回路について、図４の等価回路図を用いて説明する。上述したとおり、撮像画素３０は、光電変換素子として用いられるフォトダイオードＰＤと、４つの画素トランジスタとから構成される。４つの画素トランジスタは、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４から構成される。ここでは、これらトランジスタＴｒ１〜Ｔｒ４として、例えばｎチャネルのＭＯＳトランジスタが用いられる。

フォトダイオードＰＤは、転送トランジスタＴｒ１に接続される。転送トランジスタＴｒ１は、フローティングディフージョン部ＦＤを介してリセットトランジスタＴｒ２に接続される。フォトダイオードＰＤで光電変換され、ここに蓄積された信号電荷（ここでは、電子）は、転送トランジスタＴｒ１のゲート（転送ゲート）に転送パルスφＴＲＧが与えられることによってフローティングディフージョン部ＦＤに転送される。転送パルスφＴＲＧは、画素駆動線９のうちの１つから与えられる。

フローティングディフージョン部ＦＤは、増幅トランジスタＴｒ３のゲートに接続される。増幅トランジスタＴｒ３のドレイン及びリセットトランジスタＴｒ２のドレインは、電源ＶＤＤが接続される。ここでは、リセットトランジスタＴｒ２のソース（転送トランジスタＴｒ１のドレイン）がフローティングディフージョン部ＦＤとして構成される。フォトダイオードＰＤからフローティングディフージョン部ＦＤへの信号電荷の転送に先立って、リセットゲートにリセットパルスφＲＳＴが与えられることによってフローティングディフージョン部ＦＤの電位がリセットされる。リセットパルスφＲＳＴは、画素駆動線９のうちの１つから与えられる。

増幅トランジスタＴｒ３のソースが、選択トランジスタＴｒ４のドレインに接続され、選択トランジスタのソースが垂直信号線１０に接続される。選択トランジスタＴｒ４のゲートに選択パルスφＳＥＬが与えられることによってオン状態となり、画素３が選択される。選択パルスφＳＥＬは、画素駆動線９のうちの１つから与えられる。増幅トランジスタＴｒ３は、リセットトランジスタＴｒ２によってリセットした後のフローティングディフージョン部ＦＤの電位をリセットレベルとして選択トランジスタＴｒ４を介して垂直信号線１０に出力する。さらに増幅トランジスタＴｒ３は、転送トランジスタＴｒ１によって信号電荷を転送した後のフローティングディフージョン部ＦＤの電位を信号レベルとして選択トランジスタＴｒ４を介して垂直信号線１０に出力する。なお、選択トランジスタＴｒ４については、電源ＶＤＤと増幅トランジスタＴｒ３のドレインとの間に接続した構成を採ることも可能である。このときは、増幅トランジスタＴｒ３のソースが垂直信号線１０に接続される。

＜２−２．ゲッタリング画素の構成＞
図５は、第１実施形態の固体撮像装置１におけるゲッタリング画素６０の一画素分を示す図である。図５Ａは、ゲッタリング画素６０の構成を示す平面模式図であり、図５Ｂは、図５ＡにおけるＡ−Ａ断面に対応する要部断面図である。以下、これらの図面に基づいてゲッタリング画素６０の構成を説明する。

ゲッタリング画素６０は、上述した撮像画素の一部を変更した構成であり、金属不純物を捕獲するゲッタリング領域６３を有する点が特徴的である。またゲッタリング画素６０は、電源ＶＤＤに接続されたコンタクト部６４を有する。さらにゲッタリング画素６０は、転送ゲートＴＧ下に設けられ、電荷蓄積領域３２からフローティングディフュージョンＦＤへの電荷転送を阻止する電荷転送阻止領域６５を有する。なお、これ以外の構成要素は、撮像画素３０と同様である。

これらゲッタリング領域６３、コンタクト部６４、及び電荷転送阻止領域６５は、撮像画素３０とは異なりゲッタリング画素６０に特有の構成要素である。以下、これらの構成要素と、電荷蓄積領域３２について詳細を説明する。

［ゲッタリング領域６３］
ゲッタリング領域６３は、金属不純物を捕獲する領域であり、フォトダイオードＰＤを構成する電荷蓄積領域３２と接合して半導体層３１の表面層に設けられている。またゲッタリング領域６３は、単結晶シリコンからなる半導体層３１に対して不純物を打ち込み格子欠陥を設けた領域であり、格子欠陥を含む半導体で構成される。このゲッタリング領域６３に含まれる格子欠陥により、半導体層３１に含まれる金属不純物が捕獲される。

このようなゲッタリング領域６３は、電荷蓄積領域３２と同じ導電型であり、半導体層３１の表面層にｎ型の不純物を打ち込み格子欠陥を設けたｎ＋型の不純物領域である。例えば、ゲッタリング領域６３の深さは、図５に示すように、フローティングディフュージョンＦＤと同程度の深さである。この場合、電荷蓄積領域３２のｎ型の不純物注入工程と、さらにフローティングディフュージョンＦＤのｎ型の不純物注入工程とにおいて、ゲッタリング領域６３に２回のｎ型の不純物注入を行うことにより、ｎ＋型のゲッタリング領域６３を形成してもよい。

またゲッタリング領域６３は、電荷蓄積領域３２と同じ導電型であり、半導体層３１の表面層にｎ型の不純物と炭素（Ｃ）とを打ち込み格子欠陥を設けた、炭素（Ｃ）を含むｎ型の不純物領域であってもよい。例えば、半導体層３１の表面まで達するｎ型の電荷蓄積領域３２を形成し、この電荷蓄積領域３２の表面層に炭素（Ｃ）を注入して格子欠陥を設けることで、ｎ型のゲッタリング領域６３を形成してもよい。

［コンタクト部６４］
コンタクト部６４は、ゲッタリング領域６３に接続して設けられている。このコンタクト部６４を介してゲッタリング領域６３は電源ＶＤＤに接続され、電荷蓄積領域３２に蓄積された電荷が電源ＶＤＤに排出される構成となっている。

［電荷転送阻止領域６５］
電荷転送阻止領域６５は、転送ゲートＴＧ下の半導体層３１に設けられ、電荷蓄積領域３２からフローティングディフュージョンＦＤへの電荷転送を阻止する領域である。

また電荷転送阻止領域６５は、例えば半導体層３１に形成した溝を絶縁膜で埋め込んだＳＴＩ構造であり、ゲッタリング領域６３とフローティングディフュージョンＦＤとの間に設けられている。電荷転送阻止領域６５の深さは、ゲッタリング領域６３及びフローティングディフュージョンＦＤの深さよりも深い。このような電荷転送阻止領域６５により、電荷蓄積領域３２とフローティングディフュージョンＦＤとが電気的に分離される。このため、ゲッタリング画素６０では、転送トランジスタが構成されない。したがって、ゲッタリング画素６０において、上述の電荷転送が阻止され、電荷蓄積領域３２の電荷はフローティングディフュージョンＦＤに読み出されない。

また電荷転送阻止領域６５は、画素分離領域２０と同様のＳＴＩ構造であり、画素分離領域２０と連続的に設けられている。図５Ａに示すように、連続した電荷転送阻止領域６５と画素分離領域２０とにより、ゲッタリング画素６０は２つに分割されたアクティブ領域Ｓ１，Ｓ２を有する。一方のアクティブ領域Ｓ１にはゲッタリング領域６３が設けられ、他方のアクティブ領域Ｓ２にはフローティングディフュージョンＦＤと、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、及び選択トランジスタＴｒ４のソース／ドレインとが設けられている。

［電荷蓄積領域３２］
ゲッタリング画素６０は、撮像画素３０と同様の構成の電荷蓄積領域３２を有する。この電荷蓄積領域３２は、ゲッタリング画素６０自身に入射された光、及び隣接する撮像画素３０から漏れ込んだ光による電荷を蓄積する。さらに電荷蓄積領域３２は、周囲の半導体層３１内に拡散された電荷も蓄積する。

またゲッタリング画素６０において、電荷蓄積領域３２内の電荷はコンタクト部６４を介して電源ＶＤＤに捨てられるので、ゲッタリング画素６０のフォトダイオードはダミーフォトダイオードとして配置される。このようにダミーフォトダイオードを有するゲッタリング画素６０の画素信号は、周囲の撮像画素３０からの画素信号を用いて補間処理される。

＜２−３．ゲッタリング画素の配置＞
図６は、第１実施形態の固体撮像装置１におけるゲッタリング画素６０の配置を説明する平面模式図であり、画素領域内の有効画素領域における４行×４列画素分の配列を示した図である。

第１実施形態の有効画素領域では、ベイヤ配列でＲ（赤）、Ｇ（緑）、及びＢ（青）の各画素が配列されている。Ｒ（赤）、Ｇ（緑）、及びＢ（青）の各画素は、半導体層の上方に遮光膜を介して各色のカラーフィルタを有している。ベイヤ配列の２行×２列の４画素単位に、２つのＧ画素のうちの１つとしてゲッタリング画素６０を配置した例を示した。

具体的には、このベイヤ配列における２行×２列の４画素の単位には、ゲッタリング画素６０が２つのＧ（緑）画素のうち１つとして配置され、撮像画素３０が残りのＲ（赤）、Ｇ（緑）、及びＢ（青）の各画素として配置されている。この場合、１行おきでかつ１列おきに、ゲッタリング画素６０を配置することにより、周囲の４つのＧ（緑）画素で得られた信号電荷によって、ゲッタリング画素６０の信号電荷を補間する構成とすることができる。

以上のようなゲッタリング画素６０の配置は、あくまでも一例であり、有効画素領域を含むゲッタリング画素６０の配置状態が、上述した構成に限定されることはない。また、ゲッタリング画素６０は、上述したような有効画素領域への配置に限定されることはなく、無効画素領域や遮光画素領域にも配置されていてもよい。この場合、無効画素領域は、有効画素領域と同様にカラーフィルタが配置された領域であるため、有効画素領域と同様の配置状態でゲッタリング画素６０を配置すればよい。また、有効画素領域を含む画素領域に対するゲッタリング画素６０の配置は、上述した配置状態に限定されることはない。

＜２−４．第１実施形態の効果＞
以上説明した第１実施形態の固体撮像装置１は、撮像画素３０と、金属不純物を捕獲するゲッタリング領域６３を有するゲッタリング画素６０とが配置された画素領域４を備える。このように、撮像画素３０とは別に設けられたゲッタリング画素６０にゲッタリング領域６３を設けた構成であるから、ゲッタリング領域６３の配置に影響されることなく、撮像画素３０の占有面積が確保される。また画素分離領域２０ではなく、ゲッタリング画素６０にゲッタリング領域６３を設けた構成であるから、画素分離領域２０を微細化でき、撮像画素３０の占有面積が確保される。これらにより、容量の確保されたフォトダイオードＰＤを撮像画素３０内に設けることができる。したがって、ゲッタリング領域６３を有する固体撮像装置１において、画素の微細化が進んだ場合であっても、飽和信号量の確保された固体撮像装置１を提供することが可能となる。

さらに第１実施形態では、ゲッタリング画素６０が、半導体層３１内に設けられフォトダイオードＰＤを構成する電荷蓄積領域３２と、電荷蓄積領域３２と接合して半導体層３１の表面層に設けられたゲッタリング領域６３とを有する。この場合、ゲッタリング画素６０に入射された光、及び隣接する撮像画素３０から漏れ込んだ光による電荷は、ゲッタリング画素６０の有する電荷蓄積領域３２に蓄積される。このため、ゲッタリング画素６０内で光電変換された電荷が隣接する撮像画素３０へ混入することは抑制される。したがって、固体撮像装置１におけるクロストークを抑制することが可能である。

また第１実施形態では、ゲッタリング画素６０が電源ＶＤＤに接続されたコンタクト部６４を有しており、コンタクト部６４を介して電荷蓄積領域３２内の電荷が電源ＶＤＤに排出される構成となっている。このため、ゲッタリング画素６０における半導体層上部の遮光膜が、周囲の撮像画素３０と同様の規則性を有して画素開口を備えていた場合であっても、ゲッタリング画素６０の電荷蓄積領域３２から電荷が溢れることがない。このような構成によっても、固体撮像装置１におけるクロストークが抑制される。

さらに第１実施形態では、撮像画素３０及びゲッタリング画素６０は、電荷蓄積領域３２と、転送ゲートＴＧと、フローティングディフュージョンＦＤとをそれぞれ有しており、ゲッタリング画素６０はゲッタリング領域６３をさらに有する。これにより、撮像画素３０と共にゲッタリング画素６０を配列しても画素同士の規則性が保たれることにより、ゲッタリング画素６０の周囲の撮像画素３０における撮像特性を確保できる。またゲッタリング画素６０が周囲の撮像画素３０と同様に画素開口を備えた遮光膜を有することにより、遮光膜における画素開口の規則性が保たれ、ゲッタリング画素の周囲の撮像画素においての受光特性を確保できる。さらには、このように周囲の撮像画素３０の規則性を保ってゲッタリング画素６０を設けるため、固体撮像装置１の製造工程において、ゲッタリング画素の形成が撮像画素の形成に影響を及ぼすことを防止できる。

また第１実施形態では、上述したように、撮像画素３０とは別に設けられたゲッタリング画素６０がゲッタリング領域６３を有する構成である。これにより、ゲッタリング領域６３と撮像画素３０との間に距離が確保され、リーク電流を抑制できる。したがって、ゲッタリング領域６３を有する固体撮像装置１において、画素の微細化が進んだ場合であっても、リーク電流が抑制されると共に、飽和信号量の確保された固体撮像装置１を提供することが可能となる。

さらに第１実施形態では、最終製品となる固体撮像装置１が、ゲッタリング領域６３を有する構成であるから、製造工程において生じた金属汚染だけでなく、製品完成後の後発的な金属汚染にも対応する。

なお、第１実施形態では、ゲッタリング領域６３に接続されたコンタクト部６４を有するゲッタリング画素６０の例を説明した。しかしながら、ゲッタリング領域６３及び電荷蓄積領域３２の飽和電荷量が十分に大きく、ゲッタリング画素６０内で生じた電荷が溢れない場合には、コンタクト部６４を設けなくてもよい。この場合には、ゲッタリング領域６３を、ｎ＋型の不純物領域または炭素（Ｃ）を含むｎ型の不純物領域とする。これにより、ゲッタリング領域６３内にも電荷を蓄積することで飽和電荷量が増大できる。

また、ゲッタリング領域６３は半導体層の表面層に設けられていると説明したが、必ずしも半導体層の表面に接している必要はなく、コンタクト部６４が接続されると共に電荷蓄積領域３２に接合した状態であれば、半導体層の表面と離間して内部に設けられてもよい。

また、ゲッタリング領域６３の深さについて、一例としてフローティングディフュージョンＦＤと同程度の深さを説明したが、これに限らない。上述したゲッタリング領域６３は、ｎ＋型の不純物領域または炭素（Ｃ）を含むｎ型の不純物領域であり、電荷蓄積も兼ねているため、さらに深くまで形成してよい。この場合には、電荷蓄積領域３２と同程度の深さを最大の深さとして、ゲッタリング領域６３を深く形成できる。これにより、ゲッタリング容量と合わせて飽和信号量も確保できる。

＜２−５．第１実施形態の変形例＞
上述の第１実施形態では、撮像画素３０の一部を変更したゲッタリング画素６０の構成例を挙げたが、これに限定されない。

［変形例１］
変形例１として、転送ゲートＴＧ下の半導体層に絶縁膜を埋め込んだＳＴＩ構造の電荷転送阻止領域６５に代えて、転送ゲートＴＧ下の半導体層にｐ＋型の不純物領域を設けた電荷転送阻止領域としてもよい。これにより、ゲッタリング画素６０では、転送トランジスタが形成されるが、ゲート電圧の閾値が充分高くなるので転送トランジスタがＯＮ状態にならず、電荷転送が阻止される。

［変形例２］
変形例２として、例えば転送ゲートＴＧにコンタクト部を設けないことにより、ゲッタリング画素６０の回路構成を、図４に示した撮像画素３０の回路構成において転送ゲートＴＧに転送パルスφＴＲＧが与えられない構成としてもよい。これにより、ゲッタリング画素６０では、転送トランジスタが常にＯＦＦ状態となり、電荷転送が阻止される。

［変形例３］
また、ゲッタリング画素６０が、撮像画素３０からの変更箇所をゲッタリング領域６３のみとした構成であってもよい。このゲッタリング領域６３は、半導体層３１に不純物を打ち込み格子欠陥を設けた領域であればよいので、導電型は限定されず、また導電型をもたない非電気の領域であってもよい。例えば、半導体層３１にｎ型またはｐ型の不純物、または炭素（Ｃ）を打ち込んで格子欠陥を設けることにより、ゲッタリング領域６３を形成する。このゲッタリング画素６０では、電荷蓄積領域３２と、転送ゲートＴＧと、フローティングディフュージョンＦＤとから転送トランジスタが構成される。この場合、ゲッタリング画素６０の信号は出力されるが、この信号は画像処理には使用されない設定とする。

以上の変形例１〜３の固体撮像装置においても、第１実施形態と同様の効果が得られる。

なお、変形例１〜３においても、ゲッタリング領域は、必ずしも半導体層の表面に接している必要はなく、コンタクト部６４が接続されると共に電荷蓄積領域３２に接合した状態であれば、半導体層の表面と離間して内部に設けられてもよい。

＜３．第２実施形態＞
（ゲッタリング領域が画素の全面に設けられたゲッタリング画素を備えた例）
図７は、第２実施形態の固体撮像装置１−２の構成を説明する図である。図７Ａは、ゲッタリング画素６０−２を含む２行×２列の４画素分の平面模式図であり、図７Ｂは、図７ＡおけるＡ−Ａ断面に対応するゲッタリング画素６０−２の要部断面図である。以下、これらの図面に基づいて第２実施形態のゲッタリング画素６０−２の構成を説明する。

ゲッタリング画素６０−２は、第１実施形態のゲッタリング画素をさらにシンプルな構造としたものである。ゲッタリング画素６０−２は、同じ導電型である電荷蓄積領域３２及びゲッタリング領域６３と、ゲッタリング領域６３に接続されたコンタクト部６４とを有する。またゲッタリング画素６０−２は、互いに接合された電荷蓄積領域３２及びゲッタリング領域６３が画素の全面に設けられた点が特徴的である。

このようなゲッタリング画素６０−２は、図７Ａに示すように、画素分離領域２０で区画されアクティブ領域Ｓの全面にゲッタリング領域６３が設けられている。またゲッタリング画素６０−２は、図７Ｂに示すように、電荷蓄積領域３２と、これと同じ導電型のゲッタリング領域６３とが画素の全面にわたって接合して設けられている。さらにゲッタリング画素６０−２は、ゲッタリング領域６３に接続して設けられたコンタクト部６４を有する。

［第２実施形態の効果］
以上説明した第２実施形態の固体撮像装置１−２は、撮像画素３０とは別に設けられたゲッタリング画素６０−２にゲッタリング領域６３を設けた構成である。これにより、撮像画素３０の占有面積が確保されるので、容量の確保されたフォトダイオード（光電変換素子）を撮像画素３０内に設けることができる。したがって、第１実施形態と同様に、ゲッタリング領域６３を有する固体撮像装置１−２において、画素の微細化が進んだ場合であっても、飽和信号量の確保された固体撮像装置１−２を提供することが可能となる。

さらに第２実施形態では、ゲッタリング画素６０−２が、半導体層３１内に設けられフォトダイオードＰＤを構成する電荷蓄積領域３２を有する。これにより、ゲッタリング画素６０内で生じた電荷が、隣接する撮像画素３０へ混入することを防ぐ。したがって、第１実施形態と同様に、固体撮像装置１−２におけるクロストークを抑制することが可能である。

また第２実施形態では、ゲッタリング画素６０−２が、接合されたゲッタリング領域６３及び電荷蓄積領域３２が画素の全面に設けられた構成である。このゲッタリング画素６０−２は、ゲッタリング領域６３が画素の全面に設けられ、１画素あたりのゲッタリング領域６３の占有面積が最大限に確保された構成である。このようなゲッタリング画素６０−２は１画素あたりのゲッタリング効果が高いので、画素領域への配置数が少なくすむ。この結果、固体撮像装置の撮像特性の劣化を最低限に抑えることができる。

なお、第２実施形態では、ゲッタリング画素６０−２が、ゲッタリング領域６３、電荷蓄積領域３２、及びコンタクト部６４を有する構成の例を説明した。しかしながら、第１実施形態と同様に、ゲッタリング領域６３及び電荷蓄積領域３２の飽和電荷量が十分に大きく、ゲッタリング画素６０内で生じた電荷が溢れない場合には、コンタクト部６４を設けなくてもよい。この場合には、ゲッタリング領域６３を、ｎ＋型の不純物領域または炭素（Ｃ）を含むｎ型の不純物領域とする。これにより、ゲッタリング領域６３内にも電荷を蓄積することで飽和電荷量が増大できる。

また、さらにシンプルな構成として、ゲッタリング画素６０−２は、ゲッタリング領域６３のみを有する構成であってもよい。この場合には、ゲッタリング領域６３は、ゲッタリング画素６０−２内で光電変換された電荷を蓄積する必要があるため、電荷蓄積領域３２と同程度に深く形成する。このゲッタリング領域６３は、電荷蓄積とゲッタリングとを兼ねたものであるので、ｎ＋型の不純物領域または炭素（Ｃ）を含むｎ型の不純物領域とする。

また、ゲッタリング領域６３は、必ずしも半導体層の表面に接している必要はなく、半導体層の表面と離間して内部に設けられてもよい。

＜４．第３実施形態＞
（１つのゲッタリング画素と３つの撮像画素とから構成された２行×２列の４画素でフローティングディフュージョンを共有した例）
図８は、第３実施形態の固体撮像装置１−３の構成を説明する図である。第３実施形態の固体撮像装置１−３における画素領域は、１つのゲッタリング画素６０−３と３つの撮像画素３０−３とから構成された２行×２列の４画素でフローティングディフュージョンＦＤを共有した構成である。例えば、ベイヤ配列において、Ｇ（緑）画素となるゲッタリング画素６０と、Ｒ（赤）Ｇ（緑）Ｂ（青）の各画素となる撮像画素３０とから構成される２行×２列の４画素がフローティングディフュージョンＦＤを共有する。また、転送ゲートＴＧは各画素に設けられ、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、及び選択トランジスタＴｒ４は４画素で共有して設けられている。

撮像画素３０−３は、第１実施形態の撮像画素と同様に、電荷蓄積領域３２、界面領域３３、転送ゲートＴＧ、及びカラーフィルタを画素ごとに有する。また撮像画素３０−３は、第１実施形態の撮像画素とは異なり、ベイヤ配列の２行×２列の４画素で共有された、フローティングディフュージョンＦＤ、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、及び選択トランジスタＴｒ４を有する。

一方、ゲッタリング画素６０−３は、第１実施形態のゲッタリング画素と同様に、電荷蓄積領域３２、ゲッタリング領域６３、コンタクト部６４、電荷転送阻止領域６５、転送ゲートＴＧ、及びカラーフィルタを有する。またゲッタリング画素６０−３は、第１実施形態の撮像画素とは異なり、ベイヤ配列の２行×２列の４画素で共有された、フローティングディフュージョンＦＤ、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、及び選択トランジスタＴｒ４を有する。このようなゲッタリング画素６０−３は、転送ゲートＴＧ下に電荷転送阻止領域６５を有しており、電荷蓄積領域３２からフローティングディフュージョンＦＤへの電荷の読み出しが行われない。このゲッタリング画素６０−３の画素信号は、同色Ｇ画素の撮像画素３０の画素信号により補間処理される。

［第３実施形態の効果］
以上説明した第３実施形態の固体撮像装置１−３は、撮像画素３０−３とは別に設けられたゲッタリング画素６０−３にゲッタリング領域６３を設けた構成である。これにより、撮像画素３０−３の占有面積が確保されるので、容量の確保されたフォトダイオード（光電変換素子）を撮像画素３０−３内に設けることができる。したがって、第１実施形態と同様に、ゲッタリング領域６３を有する固体撮像装置１−３において、画素の微細化が進んだ場合であっても、飽和信号量の確保された固体撮像装置１−３を提供することが可能となる。

さらに第３実施形態では、ゲッタリング画素６０−３が、半導体層３１内に設けられフォトダイオードＰＤを構成する電荷蓄積領域３２を有する。これにより、ゲッタリング画素６０−３内で生じた電荷が、隣接する撮像画素３０−３へ混入することを防ぐ。したがって、第１実施形態と同様に、固体撮像装置１−３におけるクロストークを抑制することが可能である。

また第３実施形態では、１つのゲッタリング画素６０−３と３つの撮像画素３０−３とから構成された２行×２列の４画素でフローティングディフュージョンＦＤを共有する。このゲッタリング画素６０−３は、撮像画素３０−３の一部を変更した構成である。したがって、画素領域に撮像画素３０−３と共にゲッタリング画素６０−３を配置しても、画素同士の規則性を維持できる。このため、ゲッタリング画素６０−３を設けたことによって、撮像画素３０−３での撮像特性が劣化することを防止できる。また固体撮像装置１−３の製造工程が簡便である。

＜５．第４実施形態＞
（ゲッタリング画素及び撮像画素がそれぞれ２行×２列の４画素でフローティングディフュージョンを共有した例）
図９は、第４実施形態の固体撮像装置１−４の構成を説明する図である。第４実施形態の固体撮像装置１−４における画素領域は、第３実施形態で説明した２行×２列の４画素でフローティングディフュージョンを共有する構成の変形例である。

第４実施形態の画素領域は、撮像画素３０−３及びゲッタリング画素６０−３が、それぞれ２行×２列の４画素でフローティングディフュージョン（図示省略）を共有する構成である。例えば画素領域は、ベイヤ配列でＲ（赤）、Ｇ（緑）、及びＢ（青）の各画素が配列され、２行×２列の４画素でフローティングディフュージョンを共有した構成である。この画素領域は、４画素の撮像画素３０−３で共有されるフローティングディフュージョンと、４画素のゲッタリング画素６０−３で共有されるフローティングディフュージョンとを有する。そして、撮像画素３０−３及びゲッタリング画素６０−３は、Ｒ（赤）、Ｇ（緑）、及びＢ（青）の各画素として配置される。

また画素領域に配列された画素は、１つのフローティングディフュージョンを共有する４画素を全て撮像画素３０−３とする一方、１つのフローティングディフュージョンを共有する４画素を全てゲッタリング画素６０−３とする。この４画素全てゲッタリング画素６０−３のグループは、周囲から補完できる程度の間隔で、４画素全て撮像画素３０−３のグループの間に配置する。

なお、これら撮像画素３０−３及びゲッタリング画素６０−３の各構成要素は第１実施形態と同様である。２行×２列の４画素でフローティングディフュージョンを共有する構造は第３実施形態と同様であり、リセットトランジスタ、増幅トランジスタ、及び選択トランジスタも４画素で共有する。また、ゲッタリング画素６０−３において、各色のカラーフィルタを省略してもよい。

［変形例］
図１０は、第４実施形態の変形例を説明する。この変形例の画素領域は、図９を用いて説明した上述の構成において、４つのゲッタリング画素からなる２行×２列の４画素を１つのゲッタリング画素６０−４と置換した構成である。このゲッタリング画素６０−４は、第２実施形態のゲッタリング画素と同様に、電荷蓄積領域、ゲッタリング領域、コンタクト部を有する。ただしゲッタリング画素６０−４は、第２実施形態のゲッタリング画素とサイズが異なり、４つの撮像画素３０−３からなる２行×２列の４画素分のサイズと同じサイズである。またゲッタリング画素６０−４では、カラーフィルタを省略してもよく、または周囲の撮像画素３０−３のベイヤ配列に伴う各色カラーフィルタを同様に設けてもよい。またゲッタリング画素６０−４の有する遮光膜のパターンは、４画素分の開口を設けて、周囲と同じ規則性を持たせてもよい。

［第４実施形態の効果］
以上説明した第４実施形態では、撮像画素３０−３及びゲッタリング画素６０−３が、それぞれ２行×２列の４画素でフローティングディフュージョンを共有する構成である。このようなゲッタリング画素６０−３の配置は第３実施形態とは異なるが、ゲッタリング画素６０−３の構成は第３実施形態と同様である。したがって、第１実施形態と同様に、ゲッタリング領域６３を有する固体撮像装置１−４において、画素の微細化が進んだ場合であっても、飽和信号量の確保された固体撮像装置１−４を提供することが可能となる。
さらに固体撮像装置１−４におけるクロストークを抑制することが可能である。

＜６．第５実施形態＞
（ベイヤ配列において垂直水平方向にそれぞれ１単位以上空けた間隔でＧ画素としてゲッタリング画素が配置された例）
図１１は、第５実施形態の固体撮像装置１−５の構成を説明する図である。第５実施形態の画素領域は、第１実施形態で説明したベイヤ配列の２行×２列の４画素の単位には、ゲッタリング画素が２つのＧ画素のうちの１つとして配置され、撮像画素が残りのＲ、Ｇ、及びＢの各画素として配置された構成の変形例である。

本第５実施形態の画素領域では、ベイヤ配列における２行×２列の４画素を単位として、行列方向にそれぞれ１単位以上空けた間隔でゲッタリング画素６０がＧ（緑）として配置されている。さらに撮像画素３０が残りのＲ（赤）、Ｇ（緑）、及びＢ（青）の各画素として配置されている。画素領域のベイヤ配列において、すべての単位にゲッタリング画素６０が配置されるのではなく、２つのＧ画素のひとつとしてゲッタリング画素６０を含んだ単位と、４画素すべてに撮像画素３０が配置された単位とを有する。画素領域は、このゲッタリング画素６０を含んだ単位が、垂直水平方向にそれぞれ１単位以上空けた間隔で配置された構成である。

また図１１に示すベイヤ配列では、Ｒ（赤）、Ｇｒ（緑）、Ｇｂ（緑）、及びＢ（青）の各画素が配列されている。Ｇｒ画素は、Ｒ画素と同じ列に配列されたＧ画素であり、一方、Ｇｂ画素は、Ｂ画素と同じ列に配列されたＧ画素である。第５実施形態のゲッタリング画素６０の配置構成は、このようなベイヤ配列に適用しても、Ｇｒ画素とＧｂ画素を区別した上で、ゲッタリング画素６０の画素信号を、同色の撮像画素３０からの画素信号により補間処理できる。このような第５実施形態の構成は、ゲッタリング画素６０の画素信号を、周囲の同色の撮像画素３０の画素信号により補間する際の、補間処理の精度を考慮した構成である。

なお、ゲッタリング画素６０の構成は、第１実施形態のゲッタリング画素と同様であるが、これに限らず、第２実施形態のゲッタリング画素と同様であってもよい。さらに、ゲッタリング画素６０及び撮像画素３０の構成は、第３実施形態の２行×２列の４画素でフローティングディフュージョンを共有したゲッタリング画素及び撮像画素と同様の構成であってもよい。

［第５実施形態の効果］
以上説明した第５実施形態の画素領域では、ベイヤ配列の２行×２列の４画素を単位として、行列方向にそれぞれ１単位以上空けた間隔でゲッタリング画素６０がＧ（緑）として配置される。さらに撮像画素３０が残りのＲ（赤）、Ｇ（緑）、及びＢ（青）の各画素として配置される。このゲッタリング画素６０の配置構成は、補間処理の精度を考慮してものであるから、画像を高精細に保つことができる。

＜７．第６実施形態＞
（ゲッタリング画素が画素領域に不規則に配置された例）
図１２は、第６実施形態の固体撮像装置１−６の構成を説明する図である。本第６実施形態は、ゲッタリング画素６０が、画素領域に不規則に配置された構成である。

画素領域は、例えばベイヤ配列でＲ（赤）、Ｇｒ（緑）、Ｇｂ（緑）、及びＢ（青）の各画素が配列され、画素の色を限定せずにゲッタリング画素６０を不規則に配置し、残りのＲ（赤）、Ｇｒ（緑）、Ｇｂ（緑）、及びＢ（青）の各画素に撮像画素３０を配置する。

またゲッタリング画素６０の画素信号は、近接して配置された同色の撮像画素３０の画素信号を用いて補間処理される。

なお、ベイヤ配列による画素領域において、画素の色を限定してゲッタリング画素６０を不規則に配置してもよく、この一例としてＧ画素に限定した上でゲッタリング画素６０を不規則に配置するとよい。また、画素領域の配列はベイヤ配列に限定されず、その他の配列においても、ゲッタリング画素６０を不規則に配置すればよい。

［第６実施形態の効果］
以上説明した第６実施形態は、ゲッタリング画素６０が画素領域に不規則に配置された構成である。画像において、補間処理されたゲッタリング画素６０と、周囲の補間処理されない撮像画素３０との間に差があり違和感のある場合があっても、ゲッタリング画素６０が不規則に配置されているため、画像において補間処理された画素が目立ちにくい。つまり、画像において補間処理の跡が目立たず認識されにくい。このため、このようなゲッタリング画素６０を不規則に配置する構成は、特に有効画素領域に適した構成である。なお、有効画素領域に限らず、無効画素領域及び遮光画素領域においても、適した構成である。

なお、このように不規則に配置されたゲッタリング画素６０は画像において目立たず認識されにくいため、ゲッタリング画素６０の画素信号を補間処理しなくてもよい。この場合には、信号処理回路の構成が簡便になる。

＜８．第７実施形態＞
（ゲッタリング画素が無効画素領域に配置された例）
図１３は、第７実施形態の固体撮像装置１−７の構成を説明する図である。また図２を用いて詳しく説明したように、画素領域は、有効画素領域４１、遮光画素領域４２、及び無効画素領域４３から構成される。第７実施形態では、図１３に示すように、ゲッタリング画素６０が無効画素領域４３に配置される。

無効画素領域４３に配置されたゲッタリング画素６０は、画素領域の全域にわたる半導体層に含まれる金属不純物を捕獲する。このゲッタリング画素６０は、第１実施形態と同様に、画素のフォトダイオードＰＤ位置にゲッタリング領域が設けられた構成である。このようなゲッタリング画素６０は、撮像画素と構成が近く、周囲の撮像画素との規則性を維持できるので、特にゲッタリング画素の配置密度が高い場合に有効である。なお、ゲッタリング画素は、第２実施形態と同様に、画素の全面にゲッタリング領域が設けられた構成でもよい。この画素の全面にゲッタリング領域が設けられたゲッタリング画素は、１画素あたりのゲッタリング能力が高く、特にゲッタリング画素の配置密度が低い場合に有効である。

また無効画素領域４３は、有効画素領域４１と遮光画素領域４２との間の領域である。この無効画素領域４３は有効画素領域４１から遮光画素領域４２に構造が切り替わる領域であり画素の特性が安定しないため、無効画素領域４３に配置された画素は画像処理に使用されない。すなわち、無効画素領域４３に配置されたゲッタリング画素６０は、画像処理に使用されない。このため、ゲッタリング画素６０は、周囲の撮像画素３０による補間処理をしなくてよい。

［第７実施形態の効果］
以上説明した第７実施形態は、ゲッタリング画素６０が無効画素領域４３に配置された構成である。画像処理に使用されない無効画素領域４３にゲッタリング画素６０を配置したので、ゲッタリング画素６０は、周囲の撮像画素３０による補間処理をしなくてよい。したがって、信号処理回路の構成が簡便になる。

またゲッタリング画素６０が有効画素領域に配置されないことにより、有効画素領域からの画素信号によって形成される画像を高精細に保つことができる。

＜９．第８実施形態＞
（ゲッタリング画素が無効画素領域及び有効画素領域に配置された例）
図１４は、第８実施形態の固体撮像装置１−８の構成を説明する図である。第８実施形態では、ゲッタリング画素６０が無効画素領域４３及び有効画素領域４１に配置される。

金属不純物による汚染具合は固体撮像装置ごとに異なるので、ゲッタリング画素の配置割合も固体撮像装置ごとに異なる。金属不純物が多く含まれる固体撮像装置であれば、無効画素領域４３に加えて、有効画素領域４１にもゲッタリング画素６０を配置する。

また、無効画素領域４３に配置されたゲッタリング画素６０は、画像処理に使用されないので補間処理の必要がない。一方、有効画素領域４１に配置されたゲッタリング画素６０は、画像処理に使用されるので、周囲の撮像画素３０による補間処理が必要となる。このため、有効画素領域４１には金属不純物汚染に対して必要最低限の数のゲッタリング画素６０を配置し、無効画素領域４３に大半のゲッタリング画素６０を配置する。

また、ゲッタリング画素６０は、第１実施形態のゲッタリング画素と同様の構成である。しかしこれに限らず、配置された領域によりゲッタリング画素の構成が異なっていてもよい。例えば、無効画素領域４３に配置されたゲッタリング画素は、ゲッタリング効率を優先し、第２実施形態と同様に、画素の全面にゲッタリング領域が設けられた構成である。一方、有効画素領域４１に配置されたゲッタリング画素は、周囲の撮像画素との規則性を優先し、第１実施形態と同様に、画素のフォトダイオードＰＤ領域にゲッタリング領域が設けられた構成である。

なお、無効画素領域４３及び有効画素領域４１だけでなく、遮光画素領域４２にもゲッタリング画素を配置してもよい。ただし、遮光画素領域４２の画素信号は、有効画素領域４１の撮像画素の画素信号に対する黒レベル設定のために使用される。このため、遮光画素領域４２に配置されるゲッタリング画素は、周囲の撮像画素と同様に画素の全面を覆う遮光膜を有する。

［第８実施形態の効果］
以上説明した第８実施形態は、ゲッタリング画素６０が無効画素領域４３及び有効画素領域４１に配置された構成である。無効画素領域４３に加えて、有効画素領域４１にもゲッタリング画素６０を配置したことにより、より確実に半導体層内の金属不純物をゲッタリングし、信頼性のある固体撮像装置１−８を提供することが可能となる。

＜１０．第９実施形態＞
（ゲッタリング画素が無効画素領域及び位相差検出領域に配置された例）
図１５は、第９実施形態の固体撮像装置１−９の構成を説明する図である。第９実施形態では、有効画素領域４１が位相差検出領域４４を有し、ゲッタリング画素６０が無効画素領域４３及び位相差検出領域４４に配置される。また図１６Ａは、位相差検出領域４４とその周辺領域の構成を示す平面模式図であり、図１６Ｂは、図１６ＡにおけるＡ−Ａ断面に対応する断面図である。以下、これらの図面に基づいて第９実施形態の固体撮像装置１−９の構成を説明する。

画素領域は、有効画素領域４１、遮光画素領域４２、及び無効画素領域４３から構成され、この有効画素領域４１は位相差検出領域４４を有する。ゲッタリング画素６０は、無効画素領域４３及び位相差検出領域４４に配置される。無効画素領域４３に配置されたゲッタリング画素６０は、第７実施形態で説明したゲッタリング画素と同様の構成である。位相差検出領域４４に配置されたゲッタリング画素６０について、次に説明する。

位相差検出領域４４は、有効画素領域４１の中央部に配置され、行方向（例えば図面の左右方向）に配列された複数の位相差検出画素４４Ａ，４４Ｂを備えている。

この位相差検出領域４４の上方に配置された遮光膜２１には、画素上部において行方向のうちの第１の方向（図面の左方向）に偏って設けられた画素開口２１ａと、画素上部において行方向のうちの第２の方向（図面の右方向）に偏って設けたれた画素開口２１ａとが、行方向に交互に配置されている。以上のような画素開口２１ａは、位相差検出領域４４の周囲に配置された撮像画素３０に対応する画素開口２１ｃに対して、行方向に１／２のサイズである。

またこのような遮光膜２１が設けられた位相差検出領域４４を含む有効画素領域４１上には、撮像画素３０に対応させて、同一形状のオンチップレンズ２２が行列状に配列されている。これにより、位相差検出領域４４においては、オンチップレンズ２２の下方において、行方向の１／２に対応して画素開口２１ａが配置された状態となっている。

またこのような位相差検出領域４４に配置された位相差検出画素４４Ａ，４４Ｂは、各画素開口２１ａに対応し、周囲の撮像画素３０に対して行方向に１／２に縮小されたサイズを有して配置されている。具体的には、行方向のうちの第１の方向（図面上の左方向）に偏って設けられた位相差検出画素４４Ａと、行方向のうちの第２の方向（図面上の右方向）に偏って設けられた位相差検出画素４４Ｂとが、行方向に交互に配置された構成である。

以上のように構成された位相差検出領域４４には、２つのオンチップレンズ２２の下方において遮光膜２１が連続する部分の下方で、行方向に１／２に縮小された２つの位相差検出画素４４Ａ，４４Ｂの間にゲッタリング画素６０を備えている。

ゲッタリング画素６０は、位相差検出画素４４Ａ，４４Ｂの間に設けられ、画素全面が遮光膜２１で覆われている。このゲッタリング画素６０は、遮光膜２１に覆われた位相差検出画素４４Ａ，４４Ｂの間のスペースを活用して設けられたところが特徴的である。したがって、スペースに応じた画素サイズのゲッタリング画素６０を配置するので、ゲッタリング画素６０のサイズは、撮像画素３０と同サイズでも１／２サイズでもよく、さらに小さいサイズでもよい。また位相差検出画素４４Ａ，４４Ｂの間に、ゲッタリング画素６０を１つまたは複数設けてよい。例えば、位相差検出画素４４Ａ，４４Ｂと同じサイズのゲッタリング画素６０を２つ設けることで、位相差検出領域４４内の規則性を確保してもよい。

このゲッタリング画素６０は、半導体層の上方が遮光膜２１で覆われていること以外は、第１実施形態または第２実施形態と同様の構成であってもよい。

しかしこれに限らず、画素全面を遮光されたゲッタリング画素６０は、光電変換によって生じる電荷量が極微量であり、電荷蓄積領域３２から電荷が溢れることがない。このため、電荷蓄積領域３２内に蓄積された電荷を排出するコンタクト部６４を省略してもよい。この場合には、コンタクト部６４を介して電荷蓄積領域３２内の電荷を排出することがないため、ゲッタリング領域６３は、接合された電荷蓄積領域３２と同じ導電型である必要がない。つまり、ゲッタリング領域６３は、どちらの導電型であってもよく、また導電型をもたない非電気の領域であってもよい。このゲッタリング領域６３は、ｎ＋型の不純物領域、ｐ＋型の不純物領域、炭素（Ｃ）を含むｎ型またはｐ型の不純物領域、または炭素（Ｃ）を含む非電気の領域のいずれでもよい。

また画素全面を遮光されたゲッタリング画素６０において、極微量である光電変換による電荷発生を考慮する必要がない場合には、電荷蓄積領域３２を省略してもよい。この際、ゲッタリング領域６３がｐ＋型の不純物領域、または炭素（Ｃ）を含むｐ型の不純物領域である場合には、コンタクト部６４を介してゲッタリング領域６３を電源ＧＮＤに接続する。ゲッタリング領域６３と半導体層３１とが同じ導電型であるので、コンタクト部６４を介して半導体層３１を電源ＧＮＤに接続し、半導体層３１の電位を固定できる。これにより、ゲッタリング画素６０とその周囲の撮像画素３０にわたり、半導体層３１の電位を安定化できる。一方、ゲッタリング領域６３がｎ＋型の不純物領域、または炭素（Ｃ）を含むｎ型の不純物領域である場合には、コンタクト部６４を介してゲッタリング領域６３を電源ＶＤＤに接続する。

また画素全面を遮光されたゲッタリング画素６０において、極微量である光電変換による電荷発生を考慮する必要がない場合には、コンタクト部６４および電荷蓄積領域３２を省略してもよい。この場合には、ゲッタリング領域６３は、どちらの導電型であってもよく、また導電型をもたない非電気の領域であってもよい。このゲッタリング領域６３は、ｎ＋型の不純物領域、ｐ＋型の不純物領域、炭素（Ｃ）を含むｎ型またはｐ型の不純物領域、または炭素（Ｃ）を含む非電気の領域のいずれでもよい。

また第９実施形態においても、ゲッタリング領域６３の深さは特に限定されない。ゲッタリング領域６３をより深く形成すれば、ゲッタリング容量が増大する。例えば、ゲッタリング領域６３を電荷蓄積領域３２と同程度の深さで設けてもよい。

なお、ゲッタリング画素６０を位相差検出領域４４のみに配置してもよい。

［第９実施形態の効果］
以上説明した第９実施形態は、ゲッタリング画素６０が無効画素領域４３及び位相差検出領域４４に配置された構成である。画像処理に使用されない無効画素領域４３及び位相差検出領域４４にゲッタリング画素６０を配置したので、ゲッタリング画素６０は、周囲の撮像画素３０による補間処理をしなくてよい。したがって、信号処理回路の構成が簡便になる。

またゲッタリング画素６０が有効画素領域に配置されないことにより、有効画素領域からの画素信号によって形成される画像を高精細に保つことができる。

また位相差検出領域４４に配置されたゲッタリング画素６０は、ゲッタリング領域６３と、画素の全面を覆う遮光膜２１とを有する構成である。遮光膜２１に覆われた領域にゲッタリング画素６０を設けるので、ゲッタリング画素６０の構成要素を最小にすることができる。

＜１１．第１０実施形態＞
（固体撮像装置を用いた電子機器の例）
上述の実施形態で説明した本技術に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器などの電子機器用の固体撮像装置に設けることができる。

図１７は、本技術に係る電子機器の一例として、固体撮像素子を用いたカメラの構成図を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。このカメラ９１は、固体撮像装置１と、固体撮像装置１の受光センサ部に入射光を導く光学系９３と、シャッタ装置９４と、固体撮像装置１を駆動する駆動回路９５と、固体撮像装置１の出力信号を処理する信号処理回路９６とを有する。

固体撮像装置１は、上述した第１実施形態，第２実施形態で説明した構成の固体撮像装置である。光学系（光学レンズ）９３は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。この撮像面には、複数の画素が配列され、この画素を構成する固体撮像素子の光電変換領域に対して、光学系９３からの入射光が導かれる。これにより、固体撮像装置１の光電変換領域内に、一定期間信号電荷が蓄積される。このような光学系９３は、複数の光学レンズから構成された光学レンズ系としても良い。シャッタ装置９４は、固体撮像装置１への光照射期間及び遮光期間を制御する。駆動回路９５は、固体撮像装置１及びシャッタ装置９４に駆動信号を供給し、供給した駆動信号（タイミング信号）により、固体撮像装置１の信号処理回路９６への信号出力動作の制御、及びシャッタ装置９４のシャッタ動作を制御する。すなわち、駆動回路９５は、駆動信号（タイミング信号）の供給により、固体撮像装置１から信号処理回路９６への信号転送動作を行う。信号処理回路９６は、固体撮像装置１から転送された信号に対して、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいは、モニタに出力される。

以上説明した本実施形態に係る電子機器によれば、上述した各実施形態で説明したように、ゲッタリング領域を備えながらも飽和信号量の確保された固体撮像装置を備えたことにより、小型化および撮像画像の高品質化を達成することが可能になる。

なお、第１実施形態〜第８実施形態まで、ゲッタリング画素６０が画素開口を備えた遮光膜を有する例を説明してきたが、周囲の撮像画素との規則性を考慮しなくてよい場合には、ゲッタリング画素６０の画素全面が遮光膜に覆われていてもよい。この場合、第９実施形態のゲッタリング画素と同様に、画素全面を遮光されたゲッタリング画素６０は、コンタクト部６４または電荷蓄積領域３２を省略してもよく、さらにはコンタクト部６４および電荷蓄積領域３２を合わせて省略してもよい。

また、第１実施形態〜第９実施形態まで、ゲッタリング領域６３の形成において、炭素（Ｃ）を打ち込む例を説明したが、炭素（Ｃ）に限らず、半導体層３１を構成する元素と同族元素であればよい。

なお、本技術は以下のような構成も取ることができる。

（１）
撮像画素と、
金属不純物を捕獲するゲッタリング領域を有するゲッタリング画素と、
前記撮像画素と前記ゲッタリング画素とが配置された画素領域とを備えた
固体撮像装置。

（２）
前記ゲッタリング画素は、半導体層内に設けられフォトダイオードを構成する電荷蓄積領域と、当該電荷蓄積領域と積層して当該半導体層の表面層に設けられた前記ゲッタリング領域とを有する
（１）記載の固体撮像装置。

（３）
前記撮像画素及び前記ゲッタリング画素は、半導体層内に設けられたフォトダイオードを構成する電荷蓄積領域と、転送ゲートと、フローティングディフュージョンとをそれぞれ有し、
前記ゲッタリング画素は、当該電荷蓄積領域と積層して半導体層の表面層に設けられた前記ゲッタリング領域をさらに有する
（１）または（２）記載の固体撮像装置。

（４）
同じ導電型である前記ゲッタリング領域と前記電荷蓄積領域とが接合して設けられ、
前記ゲッタリング画素は、前記ゲッタリング領域に接続されたコンタクト部と、前記転送ゲートの下に設けられた電荷転送阻止領域とをさらに有する
（３）記載の固体撮像装置。

（５）
前記電荷転送阻止領域は、前記転送ゲート下の半導体層に埋め込まれた埋込絶縁膜で構成される
（４）記載の固体撮像装置。

（６）
前記電荷転送阻止領域は、半導体層に離間して設けられた前記電荷蓄積領域と前記フローティングディフュージョンとの間の当該半導体層の表面層に設けられ、
前記電荷蓄積領域及び前記フローティングディフュージョンの周囲の半導体層よりも不純物濃度が濃く、当該電荷蓄積領域及び当該フローティングディフュージョンとは逆導電型の領域である
（４）記載の固体撮像装置。

（７）
前記ゲッタリング画素に設けられた、前記電荷蓄積領域と、前記転送ゲートと、前記フローティングディフュージョンとによって転送トランジスタが構成される
（３）記載の固体撮像装置。

（８）
前記ゲッタリング画素は、同じ導電型である前記ゲッタリング領域及び前記電荷蓄積領域と、当該ゲッタリング領域に接続されたコンタクト部を有し、
接合された前記ゲッタリング領域及び前記電荷蓄積領域が画素の全面に設けられた
（２）記載の固体撮像装置。

（９）
前記ゲッタリング画素は、当該ゲッタリング画素の全面を覆う遮光膜をさらに有する
（１）〜（８）の何れか記載の固体撮像装置。

（１０）
前記ゲッタリング領域は、格子欠陥を含む半導体で構成される
（１）〜（９）の何れか記載の固体撮像装置。

（１１）
前記画素領域は、
有効画素領域と、
前記有効画素領域の外周に配置され全面が遮光膜で覆われた遮光画素領域と、
前記有効画素領域と前記遮光画素領域との間に配置された無効画素領域とを有し、
前記ゲッタリング画素は、前記無効画素領域に配置された
（１）〜（１０）の何れか記載の固体撮像装置。

（１２）
前記ゲッタリング画素は、前記無効画素領域及び前記有効画素領域に配置された
（１１）記載の固体撮像装置。

（１３）
前記有効画素領域は位相差検出領域を有し、
前記ゲッタリング画素は、前記無効画素領域及び前記位相差検出領域に配置された
（１１）または（１２）記載の固体撮像装置。

（１４）
前記画素領域は位相差検出領域を有し、
前記ゲッタリング画素は、前記位相差検出領域に配置された
（１）〜（１３）の何れか記載の固体撮像装置。

（１５）
前記画素領域は、ベイヤ配列でＲ（赤）、Ｇ（緑）、及びＢ（青）の各画素が配列され、
２行×２列の４画素の単位には、前記ゲッタリング画素が２つのＧ（緑）画素のうちの１つとして配置され、前記撮像画素が残りのＲ（赤）、Ｇ（緑）、及びＢ（青）の各画素として配置された
（１）〜（１４）の何れか記載の固体撮像装置。

（１６）
前記ベイヤ配列における２行×２列の４画素を単位として、行列方向にそれぞれ１単位以上空けた間隔で前記ゲッタリング画素がＧ（緑）画素として配置され、前記撮像画素が残りのＲ（赤）、Ｇ（緑）、及びＢ（青）の各画素として配置された
（１５）記載の固体撮像装置。

（１７）
前記ゲッタリング画素は、前記画素領域に不規則に配置された
（１）〜（１４）の何れか記載の固体撮像装置。

（１８）
１つの前記ゲッタリング画素と３つの前記撮像画素とから構成された２行×２列の４画素で前記フローティングディフュージョンを共有する
（３）〜（７）の何れか記載の固体撮像装置。

（１９）
前記撮像画素及び前記ゲッタリング画素は、それぞれ２行×２列の４画素で前記フローティングディフュージョンを共有する
（３）〜（７）の何れか記載の固体撮像装置。

（２０）
撮像画素と、
金属不純物を捕獲するゲッタリング領域を有するゲッタリング画素と、
前記撮像画素と前記ゲッタリング画素とが配置された画素領域と、
前記画素領域に入射光を導く光学系とを備えた
電子機器。

１−２，１−３，１−４，１−５，１−６，１−７，１−８，１−９…固体撮像装置、４…画素領域、３０，３０−３…撮像画素、３１…半導体層、３２…電荷蓄積領域、４１…有効画素領域、４２…遮光画素領域、４３…無効画素領域、４４…位相差検出領域、６０，６０−２，６０−３，６０−４…ゲッタリング画素、６３…ゲッタリング領域、６４…コンタクト部、６５…電荷転送阻止領域、９１…カメラ（電子機器）、２１…遮光膜、９３…光学系、Ｔｒ１…転送トランジスタ

Claims (20)

1. 撮像画素と、
   金属不純物を捕獲するゲッタリング領域を有するゲッタリング画素と、
   前記撮像画素と前記ゲッタリング画素とが配置された画素領域とを備えた
   固体撮像装置。
2. 前記ゲッタリング画素は、半導体層内に設けられフォトダイオードを構成する電荷蓄積領域と、当該電荷蓄積領域と積層して当該半導体層の表面層に設けられた前記ゲッタリング領域とを有する
   請求項１記載の固体撮像装置。
3. 前記撮像画素及び前記ゲッタリング画素は、半導体層内に設けられたフォトダイオードを構成する電荷蓄積領域と、転送ゲートと、フローティングディフュージョンとをそれぞれ有し、
   前記ゲッタリング画素は、当該電荷蓄積領域と積層して半導体層の表面層に設けられた前記ゲッタリング領域をさらに有する
   請求項１記載の固体撮像装置。
4. 同じ導電型である前記ゲッタリング領域と前記電荷蓄積領域とが接合して設けられ、
   前記ゲッタリング画素は、前記ゲッタリング領域に接続されたコンタクト部と、前記転送ゲートの下に設けられた電荷転送阻止領域とをさらに有する
   請求項３記載の固体撮像装置。
5. 前記電荷転送阻止領域は、前記転送ゲートの下の半導体層に埋め込まれた埋込絶縁膜で構成される
   請求項４記載の固体撮像装置。
6. 前記電荷転送阻止領域は、半導体層に離間して設けられた前記電荷蓄積領域と前記フローティングディフュージョンとの間の当該半導体層の表面層に設けられ、
   前記電荷蓄積領域及び前記フローティングディフュージョンの周囲の半導体層よりも不純物濃度が濃く、当該電荷蓄積領域及び当該フローティングディフュージョンとは逆導電型の領域である
   請求項４記載の固体撮像装置。
7. 前記ゲッタリング画素に設けられた、前記電荷蓄積領域と、前記転送ゲートと、前記フローティングディフュージョンとによって転送トランジスタが構成される
   請求項３記載の固体撮像装置。
8. 前記ゲッタリング画素は、同じ導電型である前記ゲッタリング領域及び前記電荷蓄積領域と、当該ゲッタリング領域に接続されたコンタクト部を有し、
   接合された前記ゲッタリング領域及び前記電荷蓄積領域が画素の全面に設けられた
   請求項２記載の固体撮像装置。
9. 前記ゲッタリング画素は、当該ゲッタリング画素の全面を覆う遮光膜をさらに有する
   請求項１記載の固体撮像装置。
10. 前記ゲッタリング領域は、格子欠陥を含む半導体で構成される
    請求項１記載の固体撮像装置。
11. 前記画素領域は、
    有効画素領域と、
    前記有効画素領域の外周に配置され全面が遮光膜で覆われた遮光画素領域と、
    前記有効画素領域と前記遮光画素領域との間に配置された無効画素領域とを有し、
    前記ゲッタリング画素は、前記無効画素領域に配置された
    請求項１記載の固体撮像装置。
12. 前記ゲッタリング画素は、前記無効画素領域及び前記有効画素領域に配置された
    請求項１１記載の固体撮像装置。
13. 前記有効画素領域は位相差検出領域を有し、
    前記ゲッタリング画素は、前記無効画素領域及び前記位相差検出領域に配置された
    請求項１１記載の固体撮像装置。
14. 前記画素領域は位相差検出領域を有し、
    前記ゲッタリング画素は、前記位相差検出領域に配置された
    請求項１記載の固体撮像装置。
15. 前記画素領域は、ベイヤ配列でＲ（赤）、Ｇ（緑）、及びＢ（青）の各画素が配列され、
    ２行×２列の４画素の単位には、前記ゲッタリング画素が２つのＧ（緑）画素のうちの１つとして配置され、前記撮像画素が残りのＲ（赤）、Ｇ（緑）、及びＢ（青）の各画素として配置された
    請求項１記載の固体撮像装置。
16. 前記ベイヤ配列における２行×２列の４画素を単位として、行列方向にそれぞれ１単位以上空けた間隔で前記ゲッタリング画素がＧ（緑）画素として配置され、前記撮像画素が残りのＲ（赤）、Ｇ（緑）、及びＢ（青）の各画素として配置された
    請求項１５記載の固体撮像装置。
17. 前記ゲッタリング画素は、前記画素領域に不規則に配置された
    請求項１記載の固体撮像装置。
18. １つの前記ゲッタリング画素と３つの前記撮像画素とから構成された２行×２列の４画素で前記フローティングディフュージョンを共有する
    請求項３記載の固体撮像装置。
19. 前記撮像画素及び前記ゲッタリング画素は、それぞれ２行×２列の４画素で前記フローティングディフュージョンを共有する
    請求項３記載の固体撮像装置。
20. 撮像画素と、
    金属不純物を捕獲するゲッタリング領域を有するゲッタリング画素と、
    前記撮像画素と前記ゲッタリング画素とが配置された画素領域と、
    前記画素領域に入射光を導く光学系とを備えた
    電子機器。