KR20220034926A - 촬상 장치 및 전자 기기 - Google Patents

촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR20220034926A
KR20220034926A KR1020227007266A KR20227007266A KR20220034926A KR 20220034926 A KR20220034926 A KR 20220034926A KR 1020227007266 A KR1020227007266 A KR 1020227007266A KR 20227007266 A KR20227007266 A KR 20227007266A KR 20220034926 A KR20220034926 A KR 20220034926A
Authority
KR
South Korea
Prior art keywords
group
transistor
imaging device
solid
state imaging
Prior art date
Application number
KR1020227007266A
Other languages
English (en)
Other versions
KR102492853B1 (ko
Inventor
나나코 카토
토시후미 와카노
유스케 오타케
Original Assignee
소니그룹주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니그룹주식회사 filed Critical 소니그룹주식회사
Priority to KR1020237002324A priority Critical patent/KR20230019213A/ko
Publication of KR20220034926A publication Critical patent/KR20220034926A/ko
Application granted granted Critical
Publication of KR102492853B1 publication Critical patent/KR102492853B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H04N5/37457—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Abstract

하나 이상의 화소 공유 구조를 갖는 촬상 장치 및 전자 기기가 제공된다. 상기 화소 공유 구조는 복수의 광전 변환 소자 또는 포토 다이오드를 포함한다. 상기 화소 공유 구조에서 각각의 포토 다이오드는 장방형의 영역 내에 위치한다. 상기 화소 공유 구조는 복수의 공유 트랜지스터를 또한 포함한다. 상기 화소 공유 구조에서 상기 공유 트랜지스터는 상기 화소 공유 구조의 상기 광전 변환 소자에 인접하여 위치한다. 상기 장방형 영역은 2개의 단변측 및 2개의 장변측을 가질 수 있고, 상기 공유 트랜지스터는 상기 장변측의 하나를 따라 위치한다. 또한, 하나 이상의 상기 트랜지스터의 길이는 상기 장방형 영역의 장벽측에 평행한 방향으로 연장될 수 있다.

Description

촬상 장치 및 전자 기기{IMAGING DEVICE AND ELECTRONIC APPARATUS}
본 개시는, 촬상 장치, 및 전자 기기에 관한 것으로, 특히, 랜덤 노이즈를 개선할 수 있도록 한 고체 촬상 장치, 및 전자 기기에 관한 것이다.
<관련 출원의 상호 참조>
본 출원은 2014년 2월 28일에 출원된 일본 우선권 특허출원 JP2014-038584의 이익을 주장하고, 그 전체 내용은 본원에 참고로서 인용된다.
특허 문헌 1에 기재된 PRNU(Photo Response Non Uniformity : 감도 불균일성) 대책의 화소 공유 레이아웃의 이면 조사형 CMOS 이미지 센서에서는, 화소 트랜지스터(이하, Tr.라고 칭한다)가 2개의 군으로 나눠져서, Tr.가 대칭적으로 배치되어 있다.
이것은, 증폭 Tr.(이하, AMP라고 칭한다), 선택 Tr.(이하, SEL이라고 칭한다)와, 리셋 Tr.(이하, RST라고 칭한다)를 포토 다이오드(이하, PD라고 칭한다)에 대해 대칭으로 배치함에 의해, 이면측부터 입사된 광이 트랜지스터(Tr.)의 poly-Si에서 반사 또는 흡수되는 양이 2개의 군에서 동등하게 되는 것을 목적으로 하고 있다.
특허 문헌 1 : 일본 특개2013-62789호 공보
그러나. 특허 문헌 1에 기재된 기술에서는, 화소 Tr.이 2개의 군으로 나뉘어져 있기 때문에, 각 트랜지스터의 L길이가 연신(延伸)할 수가 없어서, RN(랜덤 노이즈)이 악화하는 일이 있다.
구체적으로는, 제1군(군1)에 AMP·SEL, 제2군(군2)에 Tr. 2개가 배치되어 있는 경우, 군1에서 3개, 군2에서 3개, 합계 6개의 소스 드레인이 필요해진다. 이때, 리소 선폭(線幅) 한계, poly-Si와 콘택트와의 가공 한계 또는 분리 내압(isolation breakdown voltage) 확보 등 때문에, Tr. L길이 연신에 한계가 있다. 특히, 미세화하면 이 영향은 크고, AMP의 L길이가 짧기 때문에 RN 마진이 악화하여 버린다.
본 개시는, 이와 같은 상황을 감안하여 이루어진 것이고, 랜덤 노이즈 마진(random noise margin)을 개선할 수 있는 것이다.
본 기술의 실시의 형태에 관한 고체 촬상 장치는, 공유부의 형상이 장방형(長方形)인 광전 변환 소자군과, 상기 광전 변환 소자군의 장변 방향으로, 하나의 군으로서 배치되는 화소 트랜지스터군을 포함하고, 상기 화소 트랜지스터군의 각 화소 트랜지스터는, 상기 광전 변환 소자군에 대해 거의 대칭성을 갖도록 배치되어 있다.
상기 화소 트랜지스터군에는, 더미 트랜지스터가 포함된다.
상기 화소 트랜지스터군은, 상기 광전 변환 소자군의 공유부의 장방형에 대해 어긋내어 배치된다.
상기 화소 트랜지스터군에 포함되는 증폭 트랜지스터의 L길이가, 상기 화소 트랜지스터군에 포함되는 다른 트랜지스터의 L길이보다 길다.
상기 화소 트랜지스터군에 포함되는 증폭 트랜지스터의 L길이가, 상기 광전 변환 소자군의 피치에 대해 0.6 내지 1.4배이다.
상기 화소 트랜지스터군에 포함되는 선택 트랜지스터의 L길이가, 상기 화소 트랜지스터군에 포함되는 다른 트랜지스터의 L길이보다 길다.
상기 광전 변환 소자군과, 상기 광전 변환 소자군의 옆에 위치하는 다른 광전 변환 소자군과의 사이에, 웰 콘택트를 또한 구비한다.
상기 화소 트랜지스터군과, 상기 화소 트랜지스터군의 옆에 위치하는 다른 화소 트랜지스터군과의 사이에, 웰 콘택트를 또한 구비한다.
고체 촬상 징치는 이면 조사형이다.
본 개시의 실시의 형태에 관한 전자 기기는,
공유부의 형상이 장방형인 광전 변환 소자군과, 상기 광전 변환 소자군의 장변 방향으로, 하나의 군으로서 배치되는 화소 트랜지스터군을 포함하고, 상기 화소 트랜지스터군의 각 화소 트랜지스터는, 상기 광전 변환 소자군에 대해 거의 대칭성을 갖도록 배치되어 있는 고체 촬상 장치와,
상기 고체 촬상 장치로부터 출력되는 출력 신호를 처리하는 신호 처리 회로와,
입사광을 상기 고체 촬상 장치에 조사하는 광학계를 갖는다.
상기 화소 트랜지스터군에는, 더미 트랜지스터가 포함된다.
상기 화소 트랜지스터군은, 상기 광전 변환 소자군의 공유부의 장방형에 대해 어긋내어 배치된다.
상기 화소 트랜지스터군에 포함되는 증폭 트랜지스터의 L길이가, 상기 화소 트랜지스터군에 포함되는 다른 트랜지스터의 L길이보다 길다.
상기 화소 트랜지스터에 포함되는 증폭 트랜지스터의 L길이가, 상기 광전 변환 소자군의 피치에 대해 0.6 내지 1.4배이다.
상기 광전 변환 소자군과, 상기 광전 변환 소자군의 옆에 위치하는 다른 광전 변환 소자군과의 사이에, 웰 콘택트를 또한 구비한다.
상기 화소 트랜지스터군과, 상기 화소 트랜지스터군의 옆에 위치하는 다른 화소 트랜지스터군과의 사이에, 웰 콘택트를 또한 구비한다.
상기 고체 촬상 장치는, 이면 조사형이다.
본 기술의 실시의 형태에서는, 광전 변환 소자군이, 공유부의 형상이 장방형이고, 화소 트랜지스터군이, 상기 광전 변환 소자군의 장변 방향으로 하나의 군으로서 배치된다. 그리고, 상기 화소 트랜지스터군의 각 화소 트랜지스터가, 상기 광전 변환 소자군에 대해 거의 대칭성을 갖도록 배치되어 있다.
본 기술에 의하면, 포토 다이오드에 대해 트랜지스터의 poly-Si를 거의 대칭성을 갖고서 배치할 수 있다. 또한, 본 기술에 의하면, 랜덤 노이즈를 개선할 수 있다.
또한, 본 명세서에 기재된 효과는, 어디까지나 예시이고, 본 기술의 효과는, 본 명세서에 기재된 효과로 한정되는 것이 아니고, 부가적인 효과가 있어도 좋다.
도 1은 본 기술을 적용한 고체 촬상 장치의 개략 구성례를 도시하는 블록도.
도 2는 3트랜지스터 구성의 화소의 구성례를 도시하는 회로도.
도 3은 4트랜지스터 구성의 화소의 구성례를 도시하는 회로도.
도 4는 화소 공유 구성의 화소의 구성례를 도시하는 회로도.
도 5는 본 기술을 적용한 고체 촬상 장치의 제1의 구성례를 도시하는 도면.
도 6은 트랜지스터의 다른 배치례를 도시하는 도면.
도 7은 트랜지스터의 또 다른 배치례를 도시하는 도면.
도 8은 트랜지스터의 다른 배치례를 도시하는 도면.
도 9는 본 기술을 적용한 고체 촬상 장치의 제2의 구성례를 도시하는 도면.
도 10은 본 기술을 적용한 고체 촬상 장치의 제3의 구성례를 도시하는 도면.
도 11은 본 기술을 적용한 고체 촬상 장치의 제4의 구성례를 도시하는 도면.
도 12는 트랜지스터의 다른 배치례를 도시하는 도면.
도 13은 본 기술을 적용한 전자 기기의 구성례를 도시하는 블록도.
이하, 본 개시를 실시하기 위한 형태(이하 실시의 형태라고 한다)에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다.
0. 고체 촬상 장치의 개략 구성례
1. 제1의 실시의 형태(4Tr.형 8화소 공유의 예)
2. 제2의 실시의 형태(4Tr.형 2화소 공유의 예)
3. 제3의 실시의 형태(4Tr.형 16화소 공유의 예)
4. 제4의 실시의 형태(3Tr.형 8화소 공유의 예)
5. 제5의 실시의 형태(전자 기기의 예)
<0. 고체 촬상 장치의 개략 구성례>
<고체 촬상 장치의 개략 구성례>
도 1은, 본 기술의 각 실시의 형태에 적용되는 CMOS(Complementary Metal Oxide Semiconductor) 고체 촬상 장치의 한 예의 개략 구성례를 도시하고 있다.
도 1에 도시되는 바와 같이, 고체 촬상 장치(소자 칩)(1)는, 반도체 기판(11)(예를 들면 실리콘 기판)에 복수의 광전 변환 소자를 포함하는 화소(2)가 규칙적으로 2차원적으로 배열된 화소 영역(이른바 촬상 영역)(3)과, 주변 회로부를 갖고서 구성된다.
화소(2)는, 광전 변환 소자(예를 들면 포토 다이오드)와, 복수의 화소 트랜지스터(이른바 MOS 트랜지스터)를 가지고 된다. 복수의 화소 트랜지스터는, 예를 들면, 전송 트랜지스터, 리셋 트랜지스터, 및 증폭 트랜지스터의 3개의 트랜지스터로 구성할 수 있고, 또한 선택 트랜지스터를 추가하여 4개의 트랜지스터로 구성할 수도 있다. 각 화소(2)(단위 화소)의 등가 회로는 일반적인 것과 마찬가지이기 때문에, 여기서는 상세한 설명은 생략한다.
또한, 화소(2)는, 화소 공유 구조로 할 수도 있다. 화소 공유 구조는, 복수의 포토 다이오드, 복수의 전송 트랜지스터, 공유되는 하나의 플로팅 디퓨전, 및, 공유되는 하나씩의 다른 화소 트랜지스터로 구성된다. 포토 다이오드는, 광전 변환 소자이다.
주변 회로부는, 수직 구동 회로(4), 칼럼 신호 처리 회로(5), 수평 구동 회로(6), 출력 회로(7), 및 제어 회로(8)로 구성된다.
제어 회로(8)는, 입력 클록이나, 동작 모드 등을 지령하는 데이터를 수취하고, 또한, 고체 촬상 장치(1)의 내부 정보 등의 데이터를 출력한다. 구체적으로는, 제어 회로(8)는, 수직 동기 신호, 수평 동기 신호, 및 마스터 클록에 의거하여, 수직 구동 회로(4), 칼럼 신호 처리 회로(5), 및 수평 구동 회로(6)의 동작의 기준이 되는 클록 신호나 제어 신호를 생성한다. 그리고, 제어 회로(8)는, 이들의 신호를 수직 구동 회로(4), 칼럼 신호 처리 회로(5), 및 수평 구동 회로(6)에 입력한다.
수직 구동 회로(4)는, 예를 들면 시프트 레지스터에 의해 구성되고, 화소 구동 배선을 선택하고, 선택된 화소 구동 배선에 화소(2)를 구동하기 위한 펄스를 공급하고, 행 단위로 화소(2)를 구동한다. 구체적으로는, 수직 구동 회로(4)는, 화소 영역(3)의 각 화소(2)를 행 단위로 순차적으로 수직 방향으로 선택 주사하고, 수직 신호선(9)을 통하여 각 화소(2)의 광전 변환 소자에서 수광량에 응하여 생성한 신호 전하에 의거한 화소 신호를 칼럼 신호 처리 회로(5)에 공급한다.
칼럼 신호 처리 회로(5)는, 화소(2)의 예를 들면 열마다 배치되어 있고, 1행분의 화소(2)로부터 출력되는 신호를 화소열마다 노이즈 제거 등의 신호 처리를 행한다. 구체적으로는, 칼럼 신호 처리 회로(5)는, 화소(2) 고유의 고정 패턴 노이즈를 제거하기 위한 CDS(Correlated Double Sampling)나, 신호 증폭, A/D(Analog/Digital) 변환 등의 신호 처리를 행한다. 칼럼 신호 처리 회로(5)의 출력단에는, 수평 선택 스위치(도시 생략)가 수평 신호선(10)과의 사이에 접속되어 마련된다.
수평 구동 회로(6)는, 예를 들면 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로(5)의 각각을 순번대로 선택하고, 칼럼 신호 처리 회로(5)의 각각으로부터 화소 신호를 수평 신호선(10)에 출력시킨다.
출력 회로(7)는, 칼럼 신호 처리 회로(5)의 각각으로부터 수평 신호선(10)을 통하여 순차적으로 공급되는 신호에 대해, 신호 처리를 행하여 출력한다. 출력 회로(7)는, 예를 들면, 버퍼링만을 행하는 경우도 있고, 흑레벨 조정, 열 편차 보정, 각종 디지털 신호 처리 등을 행하는 경우도 있다.
입출력 단자(12)는, 외부와 신호의 교환을 하기 위해 마련된다.
<화소의 구성례>
도 2는, 글로벌 셔터형의 CMOS 센서에서의 화소의 구성을 도시하는 도면이다. 도 2의 예에서는, 3트랜지스터(이하, Tr.라고 칭한다) 구성(이하, 3Tr.형이라고도 칭한다)의 예가 도시되어 있다.
도 2의 화소(2)는, 공유되는 하나의 플로팅 디퓨전(이하, FD라고 칭한다)(21), 포토 다이오드(22), 및 단위 화소 내에 3개의 공유 또는 화소 트랜지스터를 갖고 있다. 3개의 공유 Tr.의 각각은, 리셋 Tr.(23), 전송 Tr.(24), 및 증폭 Tr.(25)이다.
포토 다이오드(22)는, 양극 전극이 부측 전원(예를 들면, 그라운드)에 접속되어 있고, 수광한 광을 그 광량에 응한 전하량의 광전하(여기서는, 광전자)로 광전 변환한다. 포토 다이오드(22)의 캐소드 전극은, 전송 Tr.(24)를 통하여 증폭 Tr.(25)의 게이트 전극과 전기적으로 접속되어 있다. 증폭 Tr.(25)의 게이트 전극과 전송 Tr.(24)가 전기적으로 연결된 노드가 FD(21)이다.
전송 Tr.(24)는, 포토 다이오드(22)의 캐소드 전극과 FD(21)와의 사이에 접속되어 있다. 전송 Tr.(24)의 게이트 전극에는, 고레벨(예를 들면, VDD 레벨)이 액티브(이하, High 액티브라고 칭한다)의 전송 펄스(φTRF)가, 도시하지 않은 전송선을 통하여 부여된다. 전송 펄스(φTRF)가 부여됨으로써, 전송 Tr.(24)는 온 상태가 되어 포토 다이오드(22)에서 광전 변환된 광전하를 FD(21)에 전송한다.
리셋 Tr.(23)는, 드레인 전극이 화소 전원(VDD)에, 소스 전극이 FD(21)에 각각 접속되어 있다. 리셋 Tr.(23)의 게이트 전극에는, 포토 다이오드(22)로부터 FD(21)로의 신호 전하의 전송에 앞서서, High 액티브의 리셋 펄스(φRST)가 도시하지 않은 리셋선을 통하여 부여된다. 리셋 펄스(φRST)가 부여됨으로써, 리셋 Tr.(23)는 온 상태가 되여, FD(21)의 전하를 화소 전원(VDD)에 버림에 의해 FD(21)를 리셋한다.
증폭 Tr.(25)는, 게이트 전극이 FD(21)에, 드레인 전극이 화소 전원(VDD)에, 소스 전극이 수직 신호선에, 각각 접속되어 있다. 그리고, 증폭 Tr.(25)는, 리셋 Tr.(23)에 의해 리셋한 후의 FD(21)의 전위를 리셋 신호(리셋 레벨)(Vreset)로서 출력한다. 증폭 Tr.(25)는 또한, 전송 트랜지스터 Tr.(24)에 의해 신호 전하를 전송한 후의 FD(21)의 전위를 광 축적 신호(신호 레벨)(Vsig)로서 출력한다.
도 3은, 글로벌 셔터형의 CMOS 센서에서의 화소의 다른 구성을 도시하는 도면이다. 도 3의 예에서는, 4Tr. 구성(이하, 4Tr.형이라고도 칭한다)의 예가 도시되어 있다.
도 3의 화소(2)는, FD(21), 포토 다이오드(22), 리셋 Tr.(23), 전송 Tr.(24), 및 증폭 Tr.(25)를 구비하는 점은, 도 2의 화소(2)와 공통되어 있다. 도 3의 화소(2)는, 선택 Tr.(31)가 추가된 점이 도 2의 화소(2)와 다르다.
선택 Tr.(31)는, 예를 들면, 드레인 전극이 증폭 Tr.(25)의 소스 전극에, 소스 전극이 수직 신호선에 각각 접속되어 있다. 선택 Tr.(31)의 게이트 전극에는, High 액티브의 선택 펄스(φSEL)가 도시하지 않은 선택선을 통하여 부여된다. 선택 펄스(φSEL)가 부여됨으로써, 선택 Tr.(31)는 온 상태가 되어 단위 화소를 선택 상태로 하여, 증폭 Tr.(25)로부터 출력되는 신호를 수직 신호선에 중계한다.
또한, 선택 Tr.(31)에 관해서는, 화소 전원(VDD)과 증폭 Tr.(25)의 드레인과의 사이에 접속한 회로 구성을 취하는 것도 가능하다.
<화소 공유의 구성례>
도 4는, 2화소, 4화소, 8화소로 하나의 Tr. 세트를 공유하고 있는 구성을 도시하는 도면이다. Tr.세트란, 도 2를 참조하여 상술한 리셋 Tr.(23) 및 증폭 Tr.(25), 또는, 도 3을 참조하여 상술한 리셋 Tr.(23), 증폭 Tr.(25), 및 선택 Tr.(31)인 것이다. 어느 경우도, 전송 Tr.는 각 포토 다이오드에 필요하고, 각 포토 다이오드에 직결하여 배치된다.
즉, 2화소 공유의 경우, 도 3의 화소(2)의 구성에, 1조(組)의 전송 Tr.(41)와 포토 다이오드(42)가, FD(21)를 통하여 추가된다. 즉, 이 경우, 2개의 화소(포토 다이오드(22)와 포토 다이오드(42))로, 하나의 Tr.세트를 공유하고 있는 구성으로 된다.
4화소 공유의 경우, 상기 2화소 공유의 구성에, 또한, 2조의 전송 Tr.(51-1 및 51-2)와, 포토 다이오드(52-1 및 52-2)가, FD(21)를 통하여 추가된다. 즉, 이 경우, 4개의 화소(포토 다이오드(22), 포토 다이오드(42), 포토 다이오드(52-1 및 52-2))로, 하나의 Tr.세트를 공유하고 있는 구성으로 된다.
8화소 공유의 경우, 상기 4화소 공유의 구성에, 또한, 4조의 전송 Tr.(61-1 내지 61-4)와, 포토 다이오드(62-1 내지 62-4)가, FD(21)를 통하여 추가된다. 즉, 이 경우, 8개의 화소(포토 다이오드(22), 포토 다이오드(42), 포토 다이오드(52-1 및 52-2), 포토 다이오드(62-1 내지 62-4))로, 하나의 Tr.세트를 공유하고 있는 구성으로 된다.
1. 제1의 실시례
<본 기술의 고체 촬상 장치의 구성례>
도 5는, 본 기술을 적용한 고체 촬상 장치의 구성례를 도시하는 도면이다. 도 5의 예에서는, 고체 촬상 장치가, 4Tr.형 8화소 공유(2×4화소)의 이면 조사형 CMOS 센서로 구성되는 경우의 예가 도시되어 있다.
일반적으로 4Tr.형에서는 , 포토 다이오드가 배치되는 포토 다이오드 영역 이외에, 상술한 리셋 Tr.(RST), 증폭 Tr.(AMP), 선택 Tr.(SEL) 의 3개의 트랜지스터가 배치되는 하나의 영역을 갖는다. 또한, 전송 Tr.는, 포토 다이오드에 직결하고 있기 때문에, 포토 다이오드 영역에 배치되어 있다고 한다.
도 5의 고체 촬상 장치(101)에서는, 화소 공유 단위인 2×4화소분의 포토 다이오드(111)와, 대응하는 2×4화소분의 전송 Tr.(112)는, 도면 중 좌측의 포토 다이오드 영역에 PD군(121)으로서 배치되어 있다.
PD군(121)에서, 2×4화소분의 포토 다이오드(111)와 전송 Tr.(112)는, 4화소마다, 도면 중 상하 2단으로 나열하여 장방형의 세로로 길게 되도록 배치되어 있다.
이에 대해, 고체 촬상 장치(101)에서는, 포토 다이오드 영역 이외의 도면 중 오른쪽 영역에, 소스 드레인(114)에 접속된 선택 Tr.(115), 증폭 Tr.(116), 더미 Tr.(117), 및 리셋 Tr.(118)가 하나의 Tr.군(122)으로서 배치되어 있다.
즉, 2×4화소분의 포토 다이오드(111)로 구성되는 하나의 PD군(121)의 장변측에, 선택 Tr.(115), 증폭 Tr.(116), 더미 Tr.(117), 및 리셋 Tr.(118)로 이루어지는 화소 Tr.가 하나의 Tr.군(122)으로서 배치되어 있다.
이와 같이 배치함으로써, 증폭 Tr.(116)의 L길이를 길게(적어도 다른 Tr.보다 길게) 할 수 있기 때문에, RN(랜덤 노이즈)을 개선할 수 있다. 또한, 증폭 Tr.는, RN의 관점에서 L길이 방향이 긴 경우가 많고, 본 실시례에서도 장변으로 되어 있지만, 반드시 장변이 L길이와 동일한 것은 아니다. 즉, L길이는, 소스 드레인을 잇는 방향의 길이를 나타내고 있다.
또한, 증폭 Tr.(116)뿐만 아니라, 선택 Tr.(117)의 L길이를 연신하여도 좋다. 선택 Tr.의 L길이를 연신한 경우, 쇼트 채널 효과가 감소되고 로버스트(robust)한 랜덤 노이즈 마진을 얻을 수 있다.
또한, 그 Tr.군(122)의 각 화소 Tr.는, PD군(121)의 각 포토 다이오드(111)에 대해, 위치적으로(즉, 포토 다이오드의 광학적으로), 각각 대칭성을 갖도록 배치되어 있다.
즉, 점선의 동그라미로 도시되는 바와 같이, 상측의 4화소분에서의 우하(右下)의 포토 다이오드(111)의 옆에는, 증폭 Tr.(116)가 있지만, 하측의 4화소분에서의 우하의 포토 다이오드(111)의 옆에는, Tr.가 없기 때문에, 같은 색(예를 들면 Green)인데도, poly-Si의 밀도가 달라, 광학적 특성이 변하여 버리는 일이 있다.
그래서, 고체 촬상 장치(101)에서는, Tr.군(122)에, 리셋 Tr.(118)의 더미인 더미 Tr.(117)를 배치하여 리셋 Tr.를 2개 배치한다. 즉, 상측의 4화소분에서의 전송 Tr.(112)의 부근에, 선택 Tr.(115) 및 증폭 Tr.(116)가 배치되고, 하측의 4화소분에서의 전송 Tr.(112)의 부근에, 더미 Tr.(117) 및 리셋 Tr.(118)가 배치된다. 또한, 더미 Tr.(117)는, 반드시 Tr.로서 구동시킬 필요는 없다. 즉, 더미 Tr.(117)는 구동시켜도 좋고, 배치시키고 있을뿐으로 구동시키지 않아도 좋다.
이처럼, Tr.군(122)에서의, 도면 중 위의 선택 Tr.(115) 및 증폭 Tr.(116)측과 거의 동한한 레이아웃(게이트·소스나 드레인의 사이즈)를, 도면 중 아래의 더미 Tr.(117) 및 리셋 Tr.(118)로 확보할 수 있기 때문에, 대칭성을 높일 수 있다. 이에 의해, 고체 촬상 장치(101)에서, Tr.의 poly-Si의 밀도가 다름에 의한 영향을 경감하고, PRNU(Photo Response Non Uniformity : 감도 불균일성)를 개선할 수 있다.
또한, 더미 Tr.(117)는, 리셋 Tr.(118)의 더미로 한하지 않고, 다른 Tr.의 더미라도 좋다.
또한, 고체 촬상 장치(101)에서는, 웰 콘택트(113)가, PD군(121)과, 도면 중 상하로 배치되는 도시하지 않은 다른 PD군(121)과의 사이에 배치되어 있다. 이에 의해, 효율적으로 추가 Tr.를 위한 영역을 확보하고 있다. 또한, PD군(121)이 배치되는 간격을, 이하, PD군(121)의 피치라고 칭한다.
또한, 웰 콘택트(113)는, 각종 화소 특성(특히 암전류)에 영향을 주기 때문에, PD군(121)과, 도면 중 상하로 배치되는 다른 PD군(121)의 사이에 배치함으로써, 화소사이 차(差)를 작게 억제할 수 있다. 즉, 그와 같이 웰 콘택트(113)를 배치시킴에 의해, 어느 PD에서도 등거리에 존재하는 것으로 되기 때문에, 화소사이 차가 발생하기 어렵다.
또한, PRNU 대책으로서, Tr.의 poly-Si의 대칭성이 높으면, 다음 도 6에 도시되는 바와 같이, 반드시 추가의 더미 Tr.는 필요하지는 않다.
< Tr.의 다른 배치례>
도 6은, 본 기술을 적용한 고체 촬상 장치에서의 포토 다이오드와 Tr.의 배치례를 도시하는 도면이다.
도 6의 고체 촬상 장치(151)는, 도 5의 고체 촬상 장치(101)와 마찬가지로, 2×4화소분의 포토 다이오드(111)로 구성되는 하나의 PD군(121)의 장변측에, Tr.군(122)이 배치되어 있다. 따라서 증폭 Tr.(116)의 L길이로 도시되는 바와 같이, 기존의 Tr.의 L길이를 길게 할 수 있기 때문에, RN(랜덤 노이즈)를 개선할 수 있다.
한편, 도 6의 고체 촬상 장치(151)는, Tr.군(122)으로부터 더미 Tr.(117)가 제외된 점과, PD군(121)에 대한 Tr.군(122)의 배치 위치가, 도 5의 고체 촬상 장치(101)와 다르다.
즉, Tr.군(122)에서, 증폭 Tr.(116)가, 도면 중 상측의 4화소분의 전송 Tr.(112)의 바로 옆 부근에 배치되고, 또한, 선택 Tr.(115)와 리셋 Tr.(118)가, 화살표(P1 및 P2)에 도시되는 바와 같이, 도면 중 상측의 4화소분의 포토 다이오드(111)의 전송 Tr.(112)가 없는 측의 모서리(角)에 배치되어 있다. 또한, 화살표(P3)로 도시되는 바와 같이, PD군(121)의 아래에 배치되는 다른 PD군(121)에 대응하는 Tr.군(122)의 선택 Tr.(115)도, 도면 중 하측의 4화소분의 포토 다이오드(111)의 전송 Tr.(112)가 없는 측의 모서리에 배치되어 있다.
또한, 이 때문에, PD군(121)의 위치에 대해 Tr.군(122)은, 전체적으로 도면 중 상측으로 어긋나게 배치되어 있다. 도 5의 예에서는, PD군(121)의 위치와 Tr.군(122)의 위치가 정돈되어 있다. 이에 대해, 예를 들면, 도 6의 예에서는, Tr.군(122)은, PD군(121)의 공유부의 장방형에 대해, 하나의 포토 다이오드(111)의 장변의 길이분만큼 위로 어긋나 있다(시프트하고 있다). 또한, 어긋남량은, 1개의 포토 다이오드(111)의 장변의 길이분으로 한정되지 않는다. 이하에서도 마찬가지다.
또한, 도 6의 고체 촬상 장치(151)에서의, 도면 중 하측의 4화소분의 전송 Tr.(112)의 바로 옆 부근에는, 상하의 4화소분의 포토 다이오드(111)의 대칭성을 높이기 위해, 웰 콘택트(113)가 배치되어 있다. 또한, 증폭 Tr.(116)와 웰 콘택트(113)는, 각각, 4화소분의 전송 Tr.(112)의 반드시 바로 옆일 필요는 없고, 바로 옆 부근이라면 상기 대칭성의 효과를 바랄 수 있다.
이상과 같이, 도 6의 고체 촬상 장치(151)에서는, 더미 Tr.를 마련하지 않아도, Tr.군(122)의 리셋 Tr., 증폭 Tr., 및 선택 Tr.가 하나씩으로, PD군(121)의 포토 다이오드(111)에 대해 대칭이기 때문에, PRNU를 개선할 수 있다.
또한, 도 6의 고체 촬상 장치(151)에서는, 도 5의 고체 촬상 장치(101)와 달리, 웰 콘택트(113)가 PD군(121) 사이에 배치되어 있지 않기 때문에, 화소사이 차의 영향이 남아 버리는 일이 있다. 그 경우는, 도 5의 예와 같이, 웰 콘택트(113)를 PD군(121) 사이에 배치하는 것도 가능하다.
또한, 도 7에 도시되는 바와 같이, Tr.군(122)의 각 Tr.의 배치 위치를, PRNU 대책과 RN 대책을 양립 가능한 레이아웃으로 배치하는 것도 가능하다.
도 7의 고체 촬상 장치(201)는, Tr.군(122)에서, 증폭 Tr.(116)가, L길이가 최대한 길게 된 증폭 Tr.(211)로 교체된 점이, 도 6의 고체 촬상 장치(151)와 다르다.
즉, 도 7의 고체 촬상 장치(201)에서는, Tr.군(122)에서의 증폭 Tr.(211)의 L길이가, 도 6의 증폭 Tr.(116)의 L길이에 비하여 최대한 길게 되어 있다.
이에 의해, 도 7의 고체 촬상 장치(201)에서는, 도 5의 고체 촬상 장치(101)와 마찬가지로, 2×8화소분의 포토 다이오드(111)로 구성되는 PD군(121)의 장변측에, Tr.군(122)이 배치되어 있다. 따라서 증폭 Tr.(211)의 L길이로 표시되는 바와 같이, 기존의 Tr.의 L길이를 길게 할 수 있기 때문에, RN(랜덤 노이즈)을 개선할 수 있다.
또한 구체적으로는, Tr.군(122)에서, 증폭 Tr.(211)이, 도면 중 상측의 4화소분의 전송 Tr.(112)의 바로 옆 부근에 배치되고, 또한, 선택 Tr.(115)와 리셋 Tr.(118)가, 화살표(P11 및 P12)로 도시되는 바와 같이, 도면 중 상측의 4화소분의 포토 다이오드(111)의 전송 Tr.(112)가 없는 측의 모서리에 배치되어 있다. 또한, 화살표(P13)로 도시되는 바와 같이, PD군(121)의 아래에 배치되는 다른 PD군(121)에 대응하는 Tr.군(122)의 선택 Tr.(115)도, 도면 중 하측의 4화소분의 포토 다이오드(111)의 전송 Tr.(112)가 없는 측의 모서리에 배치되어 있다.
또한, 이 경우도, PD군(121)의 위치에 대해 Tr.군(122)은, 전체적으로 도면 중 상측으로 어긋나게 배치되어 있다.
이상과 같이, 도 7의 고체 촬상 장치(201)에서는, 더미 Tr.를 배치하지 않고, 증폭 Tr.의 L길이를 최대한 연신하였기 때문에, RN 마진을 개선할 수 있다. 또한, 선택 Tr.(115)와 리셋 Tr.(118)를 포토 다이오드에 대해 대칭성을 갖도록 배치하였기 때문에, PRNU를 개선할 수 있다.
또한, 도 7의 고체 촬상 장치(201)에서는, 웰 콘택트(113)는, 도 5의 고체 촬상 장치(101)와 마찬가지로, PD군(121)과, 도면 중 아래에 배치되는 도시하지 않은 다른 PD군(121)과의 사이에 배치되어 있다.
따라서 도 7의 고체 촬상 장치(201)에서는, 도 5의 고체 촬상 장치(101)와 마찬가지로, 화소사이 차를 작게 억제할 수 있다. 또한, PD와 PD의 사이의 소자 분리폭을 축소할 수 있고, 웰 콘택트(113)를 PD와 PD의 사이에 배치할 수 없는 경우는, 도 6의 예와 같이, Tr.군(122)에 배치하는 것도 가능하다.
또한, 가장 대칭성이 높은 레이아웃으로서는, 도 8에 도시되는 바와 같이, PD군(121)의 포토 다이오드(111)의 배치에 대해, 거의 균등하게 Tr.의 poly-Si를 배치함에 의해, PRNU를 보다 개선할 수 있다.
즉, 도 8의 고체 촬상 장치(251)는, Tr.군(122)에서, 선택 Tr.(115)가, PD군(121)의 도면 중 위에 배치되는 웰 콘택트(113)의 바로 옆 부근에 배치되어 있다. 또한, 증폭 Tr.(116)가, PD군(121)의 도면 중 상측의 4화소분의 전송 Tr.(112)의 바로 옆 부근에 배치되고, 리셋 Tr.(118)가, PD군(121)의 4화소분의 포토 다이오드(111)와, 4화소분의 포토 다이오드(111)와의 사이 부근에 배치되어 있다.
또한, 더미 Tr.(117)가, PD군(121)의 도면 중 하측의 4화소분의 전송 Tr.(112)의 바로 옆 부근에 배치되어 있다.
이상과 같이, 도 8의 고체 촬상 장치(251)에서는, PD군(121)의 포토 다이오드의 배치에 대해, 보다 균등하게 Tr.의 poly-Si를 배치하는 것으로 하였다. 이 경우, 증폭 Tr.(116)의 L길이를, 도 5의 고체 촬상 장치(101)에 비하여 연신할 수가 없기 때문에, RN를 그다지 개선할 수는 없지만, PRNU 대책으로서는 가장 좋다. 또한, 웰 콘택트(113)도, 도 5의 고체 촬상 장치(101)와 마찬가지로, PD군과 PD군의 사이에 배치되기 때문에, 화소 특성의 화소 사이 차도 작게 하는 것이 가능하다. 또한, 더미 Tr.(117)는 반드시 필요하지는 않다. 즉, 전송 Tr.(112) 주변은 이미 Poly-Si의 밀도가 높기 때문에, 전송 Tr.(112)의 옆의 poly-Si는, PRNU에 영향을 주지 않을 가능성이 있다. 그 경우는, 더미 Tr.(117)가 없는 레이아웃도 선택지(選擇肢)로 하고 있다.
2. 제2의 실시례
<본 기술의 고체 촬상 장치의 구성례>
도 9는, 본 기술을 적용한 고체 촬상 장치의 다른 구성례를 도시하는 도면이다. 도 9의 예에서는, 고체 촬상 장치가, 4Tr.형 2화소 공유(1×2화소)의 이면 조사형 CMOS 센서로 구성되는 경우의 예가 도시되어 있다. 또한, 도 9의 예는, 도 5에서 도시한 레이아웃을, 2화소 공유에 적용한 경우의 예이다.
도 9의 고체 촬상 장치(301)에서는, 화소 공유를 행하고 있는 1×2화소분의 포토 다이오드(111)와, 대응하는 1×2화소분의 전송 Tr.(112)은, 도면 중 좌측의 포토 다이오드 영역에 PD군(121)으로서 장방형의 세로로 길게 되도록 배치되어 있다.
또한, PD군(121)의 장변측에, 선택 Tr.(115), 증폭 Tr.(116), 더미 Tr.(117), 및 리셋 Tr.(118)로 이루어지는 화소 Tr.가 Tr.군(122)으로 배치되어 있다. 그 Tr.군(122)의 각 화소 Tr.는, PD군(121)의 각 포토 다이오드(111)에 대해, 각각 대칭성을 갖도록 배치되어 있다.
즉, 도 9의 Tr.군(122)에서, 선택 Tr.(115)는, PD군(121)에서의 상측의 포토 다이오드(111)의 중앙 부근에 배치되어 있고, 이것에 대칭적이 되도록, 리셋 Tr.(118)는, PD군(121)에서의 하측의 포토 다이오드(111)의 중앙 부근에 배치되어 있다.
마찬가지로, 도 9의 Tr.군(122)에서, 증폭 Tr.(116)는, PD군(121)에서의 상측의 전송 Tr.(112)의 부근에 배치되어 있고, 이것에 대칭적이 되도록, 더미 Tr.(117)는, PD군(121)에서의 하측의 전송 Tr.(112)의 부근에 배치되어 있다.
이상과 같이, 2화소 공유의 경우에도, 도 5를 참조하여 상술한 8화소 공유의 경우와 같은 효과를 얻을 수 있다. 즉, PD군(121)의 장변측에, Tr.군(122)으로 배치됨에 의해, 증폭 Tr.의 L길이를 길게 할 수 있기 때문에, RN(랜덤 노이즈)을 개선할 수 있다. 또한, 포토 다이오드에 대한 Tr.의 poly-Si의 대칭성이 높기 때문에, PRNU를 개선할 수 있다.
또한, 도 9의 고체 촬상 장치(301)의 경우, 웰 콘택트(113)가 Tr.군(122)과 위에 위치하는 다른 Tr.군(122)과의 사이에 배치되어 있지만, 도 8의 예와 같이, PD와 PD의 사이에 배치하는 것도 가능하다.
3. 제3의 실시례
<본 기술의 고체 촬상 장치의 구성례>
도 10은, 본 기술을 적용한 고체 촬상 장치의 다른 구성례를 도시하는 도면이다. 도 10의 예에서는, 고체 촬상 장치가, 4Tr.형 16화소 공유(2×8화소)의 이면 조사형 CMOS 센서로 구성되는 경우의 예가 도시되어 있다. 또한, 도 10의 예는, 도 5에서 도시한 레이아웃을, 16화소 공유에 적용한 경우의 예이다.
도 10의 고체 촬상 장치(351)에서는, 화소 공유를 행하고 있는 2×8화소분의 포토 다이오드(111)와, 대응하는 2×8화소분의 전송 Tr.(112)는, 도면 중 좌측의 포토 다이오드 영역에 하나의 PD군(121)으로서 배치되어 있다.
PD군(121)에서, 2×8화소분의 포토 다이오드(111)와 전송 Tr.(112)는, 4화소마다, 도면 중 상하 4단으로 나열하여 장방형의 세로로 길게 되도록 배치되어 있다.
또한, PD군(121)의 장변(도면 중 우)측에, 선택 Tr.(115), 증폭 Tr.(116), 더미 Tr.(117), 및 리셋 Tr.(118)로 이루어지는 화소 Tr.가 하나의 Tr.군(122)으로 배치되어 있다. 또한, Tr.군(122)의 도면 중 상측에, 웰 콘택트(113)가 배치되어 있다. 그 웰 콘택트(113)와, Tr.군(122)의 각 화소 Tr.는, PD군(121)의 각 포토 다이오드(111)에 대해, 각각 대칭성을 갖도록 배치되어 있다.
즉, 도 10의 예에서, 웰 콘택트(113)는, 도면 중 위로부터 1단째의 4화소분의 전송 Tr.(112)의 바로 옆 부근에 배치되어 있다. Tr.군(122)에서, 선택 Tr.(115)는, PD군(121)에서의 도면 중 위로부터 2단째의 4화소분의 포토 다이오드(111)의 전송 Tr.(112)와는 반대측의 위치 부근에 배치되어 있다.
Tr.군(122)에서, 증폭 Tr.(116)는, PD군(121)에서의 도면 중 위로부터 2단째의 4화소분의 포토 다이오드(111)의 전송 Tr.(112)의 위치 부근에 배치되어 있다. Tr.군(122)에서, 더미 Tr.(117)는, PD군(121)에서의 도면 중 위로부터 3단째의 4화소분의 포토 다이오드(111)의 전송 Tr.(112)의 위치 부근에 배치되어 있다. 리셋 Tr.(118)는, PD군(121)에서의 도면 중 위로부터 4단째의 포토 다이오드(111)의 전송 Tr.(112)와는 반대측의 위치 부근에 배치되어 있다.
이상과 같이, 16화소 공유의 경우에도, 도 5를 참조하여 상술한 8화소 공유의 경우와 같은 효과를 얻을 수 있다. 즉, 도 10의 고체 촬상 장치(351)에서는, 도 5의 고체 촬상 장치(101)와 마찬가지로, 2×8화소분의 포토 다이오드(111)로 구성되는 하나의 PD군(121)의 장변측에, Tr.군(122)이 배치되어 있기 때문에, 증폭 Tr.(211)의 L길이로 표시되는 바와 같이, 기존의 Tr.의 L길이를 길게 할 수 있다. 이에 의해, RN(랜덤 노이즈)을 개선할 수 있다. 또한, 포토 다이오드에 대한 Tr.의 poly-Si의 대칭성이 높기 때문에, PRNU를 개선할 수 있다.
단, 도 10의 고체 촬상 장치(351)의 경우도, 웰 콘택트(113)가 Tr.군(122)과 위에 위치하는 다른 Tr.군(122)과의 사이에 배치되고 버리고, 웰 콘택트(113)가 PD군(121) 사이에 배치되어 있지 않기 때문에, 화소사이 차의 영향이 남아 버리는 일이 있다. 그 경우는, 도 5의 예와 같이, PD와 PD의 사이에 웰 콘택트(113)를 배치하는 것은 가능하다. 각 단의 4화소분의 사이에 배치하는 경우, 특성의 화소사이 차는 작게 할 수 있을 가망이 있다.
이상과 같이, 4Tr.형의 2화소 공유나 8화소 공유, 16화소 공유와 같이, 공유부가 장방형인 경우에 본 기술을 적용할 수 있다. 즉, 공유 화소수에 제한은 없고, 공유부 내의 포토 다이오드의 배치가 장방형이라면, 상술한 고체 촬상 장치의 배치례로 한하지 않는다.
또한, Tr.의 배치에 대해서도, 제1의 실시례에서 상술한 4Tr.형 8화소 공유(2×4화소)의 배치의 배리에이션이, 2화소 공유 및 16화소 공유에도 적용 가능하다.
4. 제4의 실시례
<본 기술의 고체 촬상 장치의 구성례>
도 11은, 본 기술을 적용한 고체 촬상 장치의 구성례를 도시하는 도면이다. 도 11의 예에서는, 고체 촬상 장치가, 3Tr.형 8화소 공유(2×4화소)의 이면 조사형 CMOS 센서로 구성되는 경우의 예가 도시되어 있다.
일반적으로 3Tr.형에서는 , 포토 다이오드가 배치되는 포토 다이오드 영역 이외에, 상술한 리셋 Tr.(RST), 증폭 Tr.(AMP)의 2개의 트랜지스터를 갖고 있고, 선택 Tr.(SEL)는 없다. 또한, 전송 Tr.는, 포토 다이오드에 직결하고 있기 때문에, 포토 다이오드 영역에 배치되어 있다고 한다.
도 11의 고체 촬상 장치(401)에서는, Tr.군(122)으로부터 선택 Tr.(115) 및 더미 Tr.(117)가 제외된 점이, 도 5의 고체 촬상 장치(101)와 다르다. 도 11의 고체 촬상 장치(401)가 공유부의 장방형으로 정돈된 배치(PD군과 Tr.군이 바로 옆)라는 것은, 도 5의 고체 촬상 장치(101)와 공통되어 있다.
즉, Tr.군(122)에서, 증폭 Tr.(116)가, 도면 중 상측의 4화소분의 전송 Tr.(112)의 바로 옆 부근에 배치되고, 또한, 리셋 Tr.(118)가, 도면 중 하측의 4화소분의 전송 Tr.(112)의 바로 옆 부근에 배치되어 있다. 도 11의 예에서는, 증폭 Tr.(116)와 리셋 Tr.(118)가 개략 같은 사이즈로 구성되어 있다.
또한, 도 12의 고체 촬상 장치(451)에서는, 도 11의 Tr.군(122)의 배치 위치가, 도면 중 위로, 예를 들면, 하나의 포토 다이오드(111)의 장변의 길이만큼, 시프트되어 있다. 즉, Tr.군(122)에서, 증폭 Tr.(116)가, 도면 중 상측의 4화소분의 포토 다이오드(111)의 전송 Tr.(112)측이 아닌 위치의 바로 옆 부근에 배치되고, 또한, 리셋 Tr.(118)가, 도면 중 하측의 4화소분의 포토 다이오드(111)의 전송 Tr.(112)측이 아닌 위치의 바로 옆 부근에 배치되어 있다. 도 12의 예에서도, 증폭 Tr.(116)와 리셋 Tr.(118)가 개략 같은 사이즈로 구성되어 있다.
즉, 도 11의 고체 촬상 장치(401) 및 도 12의 고체 촬상 장치(451)에서도, PD군(121)의 장변측에, Tr.군(122)이 배치되어 있기 때문에, 증폭 Tr.(116)의 L길이로 표시되는 바와 같이, 기존의 Tr.의 L길이를 길게 할 수 있다. 이에 의해, RN(랜덤 노이즈)을 개선할 수 있다. 또한, 도 11의 고체 촬상 장치(401) 및 도 12의 고체 촬상 장치(451)에서도, 포토 다이오드에 대해 Tr.의 poly-Si가 대칭성을 갖도록 되기 때문에, PRNU를 개선할 수 있다.
이상과 같이, 3Tr.형에 대해서도, 공유부가 장방형으로에 배치되는 경우 전부에, 본 기술을 적용할 수 있다. 즉, 공유 화소수에 제한은 없고, 공유부 내의 포토 다이오드의 배치가 장방형이라면, 상술한 고체 촬상 장치의 배치례의 범위로 한하지 않는다.
또한, 상기 설명에서는, 1화소 공유의 단변측을 도면 중 상측이, 1화소 공유의 장변측을 도면 중 우측이 되도록 배치시킨 예(종형(縱型)의 예)를 설명하여 왔지만, 그것을 90도 회전시켜서, 1화소 공유의 장변측을 도면 중 상측으로, 1화소 공유의 단변측을 도면 중 좌측으로 하도록 고체 촬상 장치를 레이아웃하도록 하여도 같다.
이상에 의해, 본 기술에 의하면, Tr.(특히 증폭 Tr.)의 L길이를 길게 할 수 있기 때문에, RN(랜덤 노이즈) 마진을 개선할 수 있다.
즉, 군(1)에 AMP·SEL, 군(2)에 Tr. 2개가 배치되어 있는 고체 촬상 장치의 경우, 군(1)에서 3개, 군(2)에서 3개, 합계 6개의 소스 드레인이 필요해진다. 이 때, 리소 선폭 한계, poly-Si와 콘택트와의 가공 한계, 분리 내압 확보 등 때문에, Tr. L길이 연신에 한계가 있다. 특히, 미세화하면 이 영향은 크고, AMP의 L길이가 짧기 때문에 RN 마진이 악화하여 버릴 우려가 있다.
이에 대해, 본 기술에 의하면, 증폭 Tr.의 L길이가 연장될 수 있기 때문에, RN이 개선된다. 또한, 상기 예에서, 증폭 Tr.의 L길이는, PD군의 피치에 대해 0.6 내지 1.4배가 바람직하다. 또한, 본 기술에 의하면, 선택 Tr.의 L길이도 연신 가능해지기 때문에, 선택 Tr.의 L길이를 연신하는 경우, 쇼트 채널 효과를 받기 어려워, 로버스트한 랜덤 노이즈 마진 특성을 얻을 수 있다.
이상의 것은, 특히, 1.0㎜ 정도 이하의 미세화 화소 사이즈에서 보다 효과를 얻을 수 있다.
또한, 본 기술에 의하면, Tr.의 poly-Si의 대칭성을 갖도록 배치되기 때문에, PRNU를 개선할 수 있다.
또한, 이상에서는, 본 기술을, CMOS 고체 촬상 장치에 적용한 구성에 관해 설명하여 왔지만, CCD(Charge Coupled Device) 고체 촬상 장치라는 고체 촬상 장치에 적용하도록 하여도 좋다.
또한, 고체 촬상 장치는, 이면 조사형이라도 표면 조사형이라도 좋다.
또한, 고체 촬상 장치는, 글로벌 셔터형이라도 좋고, 그렇지 않아도 좋다. 글로벌 셔터형으로 한정되지 않는다.
또한, 본 기술은, 고체 촬상 장치에의 적용으로 한정되는 것이 아니고, 촬상 장치에도 적용 가능하다. 여기서, 촬상 장치란, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 카메라 시스템이나, 휴대 전화기 등의 촬상 기능을 갖는 전자 기기인 것을 말한다. 또한, 전자 기기에 탑재된 모듈형상의 형태, 즉 카메라 모듈을 촬상 장치로 하는 경우도 있다.
5. 제5의 실시의 형태
<전자 기기의 구성례>
여기서, 도 13을 참조하여, 본 기술의 제2의 실시의 형태의 전자 기기의 구성례에 관해 설명한다.
도 13에 도시되는 전자 기기(500)는, 고체 촬상 장치(소자 칩(501)), 광학 렌즈(502), 셔터 장치(503), 구동 회로(504), 및 신호 처리 회로(505)를 구비하고 있다. 고체 촬상 장치(501)로서는, 상술한 본 기술의 제1 내지 제4의 실시의 형태의 고체 촬상 장치가 마련된다. 이에 의해, RN이나 PRNU가 개선된, 성능이 좋은 전자 기기(500)를 제공할 수 있다.
광학 렌즈(502)는, 피사체로부터의 상광(입사광)을 고체 촬상 장치(501)의 촬상면상에 결상시킨다. 이에 의해, 고체 촬상 장치(501) 내에 일정 기간 신호 전하가 축적된다. 셔터 장치(503)는, 고체 촬상 장치(501)에 대한 광조사 기간 및 차광 기간을 제어한다.
구동 회로(504)는, 고체 촬상 장치(501)의 신호 전송 동작 및 셔터 장치(503)의 셔터 동작을 제어하는 구동 신호를 공급한다. 구동 회로(504)로부터 공급되는 구동 신호(타이밍 신호)에 의해, 고체 촬상 장치(501)는 신호 전송을 행한다. 신호 처리 회로(505)는, 고체 촬상 장치(501)로부터 출력되는 신호에 대해 각종의 신호 처리를 행한다. 신호 처리가 행하여진 영상 신호는, 메모리 등의 기억 매체에 기억되거나, 모니터에 출력된다.
또한, 본 명세서에서, 상술한 일련의 처리를 기술하는 스텝은, 기재된 순서에 따라 시계열적으로 행하여지는 처리는 물론, 반드시 시계열적으로 처리되지 않더라도, 병렬적 또는 개별적으로 실행되는 처리도 포함하는 것이다.
또한, 본 개시에서의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 개시의 요지를 일탈하지 않는 범위에서 여러 가지의 변경이 가능하다.
또한, 상술한 플로 차트로 설명한 각 스텝은, 하나의 장치에서 실행하는 외에, 복수의 장치에서 분담하여 실행할 수 있다.
또한, 하나의 스텝에 복수의 처리가 포함되는 경우에는, 그 하나의 스텝에 포함되는 복수의 처리는, 하나의 장치에서 실행하는 외에, 복수의 장치에서 분담하여 실행할 수 있다.
또한, 이상에서, 하나의 장치(또는 처리부)로서 설명한 구성을 분할하고, 복수의 장치(또는 처리부)로서 구성하도록 하여도 좋다. 역으로, 이상에서 복수의 장치(또는 처리부)로서 설명한 구성을 통함하여 하나의 장치(또는 처리부)로서 구성되도록 하여도 좋다. 또한, 각 장치(또는 각 처리부)의 구성에 상술한 이외의 구성을 부가하도록 하여도 물론 좋다. 또한, 시스템 전체로서의 구성이나 동작이 실질적으로 같으면, 어느 장치(또는 처리부)의 구성의 일부를 다른 장치(또는 다른 처리부)의 구성에 포함하도록 하여도 좋다. 즉, 본 기술은, 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 여러 가지의 변경이 가능하다.
이상, 첨부 도면을 참조하면서 본 개시의 매우 적합한 실시 형태에 관해 상세히 설명하였지만, 개시는 이러한 예로 한정되지 않는다. 본 개시에 속하는 기술의 분야에서 통상의 지식을 갖는 것이면, 특허청구의 범위에 기재된 기술적 사상의 범주 내에서, 각종의 변경례 또한 수정례에 상도 할 수 있음은 분명하고, 이들에 대해서도, 당연히 본 개시의 기술적 범위에 속하는 것으로 이해된다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 복수의 포토 다이오드 및 복수의 공유 트랜지스터를 포함하는 화소 공유 구조를 구비하고,
상기 복수의 포토 다이오드 중 각각의 포토 다이오드는 장방형 영역 내에 위치하고,
상기 복수의 공유 트랜지스터 중 각각의 트랜지스터는, 상기 복수의 포토 다이오드를 포함하는 상기 장방형 영역의 한쪽에 인접하는 촬상 장치.
(2) 상기 장방형 영역은 2개의 단변측 및 2개의 장변측을 갖고, 각각의 상기 공유 트랜지스터는 상기 복수의 포토 다이오드를 포함하는 상기 장방형 영역의 상기 장변측의 하나에 인접하는 상기 (1)에 기재된 촬상 장치.
(3) 상기 화소 공유 구조의 상기 복수의 공유 트랜지스터 중 상기 공유 트랜지스터는, 상기 장방형 영역의 상기 장변측 중 하나에 평행한 선을 따라 배치되는 상기 (2)에 기재된 촬상 장치.
(4) 상기 화소 공유 구조의 상기 복수의 공유 트랜지스터 중 상기 공유 트랜지스터는, 상기 장방형 영역의 외부에 있는 상기 (1) 내지 (3)의 어느 하나에 기재된 촬상 장치.
(5) 상기 복수의 공유 트랜지스터 중 상기 공유 트랜지스터는, 증폭 트랜지스터, 선택 트랜지스터, 및 리셋 트랜지스터 중 적어도 하나를 포함하는 상기 (1) 내지 (4)의 어느 하나에 기재된 촬상 장치.
(6) 상기 복수의 공유 트랜지스터 중 상기 공유 트랜지스터는, 적어도 하나의 증폭 트랜지스터 및 적어도 하나의 다른 트랜지스터를 포함하고,
상기 장방형 영역의 상기 장변측에 평행한 상기 증폭 트랜지스터의 크기에 따른 상기 증폭 트랜지스터의 길이는, 상기 장방형 영역의 상기 장변측에 평행한 상기 다른 트랜지스터의 길이에 따른 상기 적어도 하나의 다른 트랜지스터의 길이보다 긴 상기 (2) 또는 (3)에 기재된 촬상 장치.
(7) 상기 복수의 포토 다이오드는, 상기 장방형 영역 내에 위치한 공유부를 포함하는 광전 변환 소자군이고,
상기 복수의 공유 트랜지스터는, 상기 광전 변환 소자군에 대해 거의 대칭성을 갖도록 배치되어 있는 화소 트랜지스터군인 상기 (2) 또는 (3)에 기재된 촬상 장치.
(8) 상기 광전 변환 소자군과, 상기 광전 변환 소자군의 옆에 위치하는 다른 광전 변환 소자군과의 사이에 제공되는, 웰 콘택트를 더 구비하는 상기 (7)에 기재된 촬상 장치.
(9) 상기 복수의 공유 트랜지스터는 더미 트랜지스터를 포함하는 상기 (1) 내지 (8)의 어느 하나에 기재된 촬상 장치.
(10) 상기 복수의 공유 트랜지스터는, 적어도 하나의 선택 트랜지스터 및 적어도 하나의 다른 트랜지스터를 포함하고,
상기 장방형 영역의 상기 장변측에 평행한 상기 선택 트랜지스터의 크기에 따른 상기 선택 트랜지스터의 길이는, 상기 장방형 영역의 상기 장변측에 평행한 상기 다른 트랜지스터의 길이에 따른 상기 적어도 하나의 다른 트랜지스터의 길이보다 긴 상기 (2) 또는 (3)에 기재된 촬상 장치.
(11) 화소 공유 구조를 갖는 촬상 장치를 구비하고, 상기 화소 공유 구조는, 복수의 포토 다이오드 및 복수의 공유 트랜지스터를 포함하고, 상기 복수의 포토 다이오드 중 각각의 포토 다이오드는, 장방형 영역 내에 위치하고, 상기 복수의 공유 트랜지스터 중 각각의 트랜지스터는, 상기 복수의 포토 다이오드를 포함하는 상기 장방형 영역의 한쪽에 인접하는 전자 기기.
(12) 상기 장방형 영역은 2개의 단변측 및 2개의 장변측을 갖고, 각각의 상기 공유 트랜지스터는 상기 복수의 포토 다이오드를 포함하는 상기 장방형 영역의 상기 장변측의 하나에 인접하는 상기 (11)에 기재된 전자 기기.
(13) 상기 화소 공유 구조의 상기 복수의 공유 트랜지스터 중 상기 공유 트랜지스터는, 상기 장방형 영역의 상기 장변측 중 하나에 평행한 선을 따라 배치되는 상기 (12)에 기재된 전자 기기.
(14) 상기 화소 공유 구조의 상기 복수의 공유 트랜지스터 중 상기 공유 트랜지스터는, 상기 장방형 영역의 외부에 있는 상기 (11) 내지 (13)의 어느 하나에 기재된 전자 기기.
(15) 상기 복수의 공유 트랜지스터 중 상기 공유 트랜지스터는, 증폭 트랜지스터, 선택 트랜지스터, 및 리셋 트랜지스터 중 적어도 하나를 포함하는 상기 (11) 내지 (14)의 어느 하나에 기재된 전자 기기.
(16) 상기 복수의 공유 트랜지스터 중 상기 공유 트랜지스터는, 적어도 하나의 증폭 트랜지스터 및 적어도 하나의 다른 트랜지스터를 포함하고, 상기 장방형 영역의 상기 장변측에 평행한 상기 증폭 트랜지스터의 크기에 따른 상기 증폭 트랜지스터의 길이는, 상기 장방형 영역의 상기 장변측에 평행한 상기 다른 트랜지스터의 길이에 따른 상기 적어도 하나의 다른 트랜지스터의 길이보다 긴 상기 (12) 또는 (13)에 기재된 전자 기기.
(17) 상기 복수의 포토 다이오드는, 상기 장방형 영역 내에 위치한 공유부를 포함하는 광전 변환 소자군이고, 상기 복수의 공유 트랜지스터는, 상기 광전 변환 소자군에 대해 거의 대칭성을 갖도록 배치되어 있는 화소 트랜지스터군인 상기 (12) 또는 (13)에 기재된 전자 기기.
(18) 상기 광전 변환 소자군과, 상기 광전 변환 소자군의 옆에 위치하는 다른 광전 변환 소자군과의 사이에 제공되는, 웰 콘택트를 더 구비하는 상기 (17)에 기재된 전자 기기.
(19) 상기 복수의 공유 트랜지스터는 더미 트랜지스터를 포함하는 상기 (11) 내지 (18)의 어느 하나에 기재된 전자 기기.
(20) 상기 복수의 공유 트랜지스터는, 적어도 하나의 선택 트랜지스터 및 적어도 하나의 다른 트랜지스터를 포함하고, 상기 장방형 영역의 상기 장변측에 평행한 상기 선택 트랜지스터의 크기에 따른 상기 선택 트랜지스터의 길이는, 상기 장방형 영역의 상기 장변측에 평행한 상기 다른 트랜지스터의 길이에 따른 상기 적어도 하나의 다른 트랜지스터의 길이보다 긴 상기 (12) 또는 (13)에 기재된 전자 기기.
1 : 고체 촬상 장치
2 : 화소
3 : 화소 영역
101 : 고체 촬상 장치
111 : 포토 다이오드
112 : 전송 Tr.
113 : 웰 콘택트
114 : 소스 드레인
115 : 선택 Tr.
116 : 증폭 Tr.
117 : 더미 Tr.
118 : 리셋 Tr.
121 : PD군
122 : Tr.군
151, 201 : 고체 촬상 장치
211 : 증폭 Tr.
251, 301, 351, 401, 451 : 고체 촬상 장치
500 : 전자 기기
501 : 고체 촬상 장치
502 : 광학 렌즈
503 : 셔터 장치
504 : 구동 회로
505 : 신호 처리 회로

Claims (14)

  1. 평면시에서 8개의 포토 다이오드 영역과 제1 플로팅 디퓨전 영역과 제2 플로팅 디퓨전 영역을 갖는 제1 포토 다이오드군과,
    상기 평면시에서 상기 제1 포토 다이오드군과 인접하고, 8개의 포토 다이오드 영역과 제3 플로팅 디퓨전 영역과 제4 플로팅 디퓨전 영역을 갖는 제2 포토 다이오드군과,
    상기 평면시에서 상기 제1 포토 다이오드군과 상기 제2 포토 다이오드군과의 사이에 있고, 증폭 트랜지스터와 리셋 트랜지스터와 선택 트랜지스터와 웰콘택트를 갖는 제1 트랜지스터군을 구비하고,
    상기 제1 포토 다이오드군의 상기 8개의 포토 다이오드는, 상기 증폭 트랜지스터와 상기 리셋 트랜지스터를 공유하고,
    상기 평면시에서 상기 웰콘택트는, 상기 선택 트랜지스터와 상기 리셋 트랜지스터와의 사이에 마련되는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 제1 포토 다이오드군과 상기 제2 포토 다이오드군은 상기 평면시에서 각각 장방형 영역인 것을 특징으로 하는 고체 촬상 장치.
  3. 제2항에 있어서,
    상기 제1 트랜지스터군은 상기 장방형 영역의 긴 변측에 인접하는 것을 특징으로 하는 고체 촬상 장치.
  4. 제3항에 있어서,
    상기 증폭 트랜지스터와 상기 리셋 트랜지스터와 상기 선택 트랜지스터와 상기 웰콘택트는, 상기 장방형 영역의 상기 긴 변측에 따라 배치되는 것을 특징으로 하는 고체 촬상 장치.
  5. 제1항에 있어서,
    상기 웰콘택트는, 상기 증폭 트랜지스터와 상기 리셋 트랜지스터의 사이에 마련된 것을 특징으로 하는 고체 촬상 장치.
  6. 제3항에 있어서,
    상기 평면시에서 상기 증폭 트랜지스터의 상기 장방형 영역의 긴 변에 평행한 폭은, 상기 선택 트랜지스터, 상기 리셋 트랜지스터의 상기 장방형 영역의 긴 변에 평행한 폭보다도 넓은 것을 특징으로 하는 고체 촬상 장치.
  7. 제1항에 있어서,
    상기 고체 촬상 장치는 이면 조사형인 것을 특징으로 하는 고체 촬상 장치.
  8. 평면시에서 8개의 포토 다이오드 영역과 제1 플로팅 디퓨전 영역과 제2 플로팅 디퓨전 영역을 갖는 제1 포토 다이오드군과,
    상기 평면시에서 상기 제1 포토 다이오드군과 인접하고, 8개의 포토 다이오드 영역과 제3 플로팅 디퓨전 영역과 제4 플로팅 디퓨전 영역을 갖는 제2 포토 다이오드군과,
    상기 평면시에서 상기 제1 포토 다이오드군과 상기 제2 포토 다이오드군과의 사이에 있고, 증폭 트랜지스터와 리셋 트랜지스터와 선택 트랜지스터와 웰콘택트를 갖는 제1 트랜지스터군을 구비하고,
    상기 제1 포토 다이오드군의 상기 8개의 포토 다이오드는, 상기 증폭 트랜지스터와 상기 리셋 트랜지스터를 공유하고,
    상기 평면시에서 상기 웰콘택트는, 상기 선택 트랜지스터와 상기 리셋 트랜지스터와의 사이에 마련되는 고체 촬상 장치를 포함하는 것을 특징으로 하는 전자 기기.
  9. 제8항에 있어서,
    상기 제1 포토 다이오드군과 상기 제2 포토 다이오드군은 상기 평면시에서 각각 장방형 영역인 것을 특징으로 하는 전자 기기.
  10. 제9항에 있어서,
    상기 제1 트랜지스터군은 상기 장방형 영역의 긴 변측에 인접하는 것을 특징으로 하는 전자 기기.
  11. 제10항에 있어서,
    상기 증폭 트랜지스터와 상기 리셋 트랜지스터와 상기 선택 트랜지스터와 상기 웰콘택트는, 상기 장방형 영역의 상기 긴 변측에 따라 배치되는 것을 특징으로 하는 전자 기기.
  12. 제8항에 있어서,
    상기 웰콘택트는, 상기 증폭 트랜지스터와 상기 리셋 트랜지스터의 사이에 마련된 것을 특징으로 하는 전자 기기.
  13. 제10항에 있어서,
    상기 평면시에서 상기 증폭 트랜지스터의 상기 장방형 영역의 긴 변에 평행한 폭은, 상기 선택 트랜지스터, 상기 리셋 트랜지스터의 상기 장방형 영역의 긴 변에 평행한 폭보다도 넓은 것을 특징으로 하는 전자 기기.
  14. 제8항에 있어서,
    상기 고체 촬상 장치는 이면 조사형인 것을 특징으로 하는 전자 기기.
KR1020227007266A 2014-02-28 2015-02-20 촬상 장치 및 전자 기기 KR102492853B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237002324A KR20230019213A (ko) 2014-02-28 2015-02-20 촬상 장치 및 전자 기기

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014038584A JP6334203B2 (ja) 2014-02-28 2014-02-28 固体撮像装置、および電子機器
JPJP-P-2014-038584 2014-02-28
PCT/JP2015/000821 WO2015129226A1 (en) 2014-02-28 2015-02-20 Imaging device and electronic apparatus
KR1020167022090A KR102386941B1 (ko) 2014-02-28 2015-02-20 촬상 장치 및 전자 기기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022090A Division KR102386941B1 (ko) 2014-02-28 2015-02-20 촬상 장치 및 전자 기기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237002324A Division KR20230019213A (ko) 2014-02-28 2015-02-20 촬상 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20220034926A true KR20220034926A (ko) 2022-03-18
KR102492853B1 KR102492853B1 (ko) 2023-01-31

Family

ID=52697493

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020237002324A KR20230019213A (ko) 2014-02-28 2015-02-20 촬상 장치 및 전자 기기
KR1020167022090A KR102386941B1 (ko) 2014-02-28 2015-02-20 촬상 장치 및 전자 기기
KR1020227007266A KR102492853B1 (ko) 2014-02-28 2015-02-20 촬상 장치 및 전자 기기

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020237002324A KR20230019213A (ko) 2014-02-28 2015-02-20 촬상 장치 및 전자 기기
KR1020167022090A KR102386941B1 (ko) 2014-02-28 2015-02-20 촬상 장치 및 전자 기기

Country Status (7)

Country Link
US (4) US10075659B2 (ko)
EP (2) EP3518518B1 (ko)
JP (1) JP6334203B2 (ko)
KR (3) KR20230019213A (ko)
CN (2) CN111312736B (ko)
TW (1) TWI653891B (ko)
WO (1) WO2015129226A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6334203B2 (ja) * 2014-02-28 2018-05-30 ソニー株式会社 固体撮像装置、および電子機器
TWI696278B (zh) 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
JP6491519B2 (ja) * 2015-04-02 2019-03-27 キヤノン株式会社 撮像素子及び撮像装置
KR102541701B1 (ko) 2016-01-15 2023-06-13 삼성전자주식회사 씨모스 이미지 센서
WO2018068322A1 (en) * 2016-10-14 2018-04-19 Huawei Technologies Co., Ltd. Cmos image sensor
KR20180076054A (ko) 2016-12-27 2018-07-05 삼성전자주식회사 공유 픽셀을 구비한 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
KR20180076845A (ko) 2016-12-28 2018-07-06 삼성전자주식회사 이미지 센서
KR102333610B1 (ko) * 2017-03-06 2021-12-03 에스케이하이닉스 주식회사 이미지 센서
KR102380819B1 (ko) * 2017-04-12 2022-03-31 삼성전자주식회사 이미지 센서
JP2018207291A (ja) * 2017-06-05 2018-12-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
KR102356913B1 (ko) * 2017-07-03 2022-02-03 에스케이하이닉스 주식회사 이미지 센서
KR102551862B1 (ko) * 2018-01-29 2023-07-06 에스케이하이닉스 주식회사 이미지 센서
KR102568744B1 (ko) * 2018-01-29 2023-08-22 에스케이하이닉스 주식회사 이미지 센서
JP7086783B2 (ja) 2018-08-13 2022-06-20 株式会社東芝 固体撮像装置
KR102358599B1 (ko) * 2019-09-30 2022-02-08 선전 구딕스 테크놀로지 컴퍼니, 리미티드 이미지 센서의 반도체 구조, 칩 및 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070043656A (ko) * 2005-10-21 2007-04-25 소니 가부시끼 가이샤 고체 촬상 장치 및 카메라
KR20100109400A (ko) * 2009-03-30 2010-10-08 소니 주식회사 고체 촬상 장치와 그 제조 방법 및 촬상 장치 및 전자 기기
KR20110033780A (ko) * 2009-09-25 2011-03-31 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
KR20130021330A (ko) * 2011-08-22 2013-03-05 소니 주식회사 고체 촬상 장치 및 전자 기기

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657665B1 (en) * 1998-12-31 2003-12-02 Eastman Kodak Company Active Pixel Sensor with wired floating diffusions and shared amplifier
US20050128327A1 (en) * 2003-12-10 2005-06-16 Bencuya Selim S. Device and method for image sensing
US7635880B2 (en) * 2004-12-30 2009-12-22 Ess Technology, Inc. Method and apparatus for proximate CMOS pixels
JP2007095917A (ja) * 2005-09-28 2007-04-12 Matsushita Electric Ind Co Ltd 固体撮像装置
US20070131992A1 (en) * 2005-12-13 2007-06-14 Dialog Semiconductor Gmbh Multiple photosensor pixel image sensor
JP4350768B2 (ja) * 2007-04-16 2009-10-21 キヤノン株式会社 光電変換装置及び撮像装置
US7964929B2 (en) 2007-08-23 2011-06-21 Aptina Imaging Corporation Method and apparatus providing imager pixels with shared pixel components
US7989749B2 (en) * 2007-10-05 2011-08-02 Aptina Imaging Corporation Method and apparatus providing shared pixel architecture
JP5292787B2 (ja) * 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
JP4630907B2 (ja) * 2008-03-03 2011-02-09 シャープ株式会社 固体撮像装置および電子情報機器
JP5178266B2 (ja) * 2008-03-19 2013-04-10 キヤノン株式会社 固体撮像装置
JP5188275B2 (ja) * 2008-06-06 2013-04-24 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
JP2009302483A (ja) * 2008-06-17 2009-12-24 Panasonic Corp 固体撮像装置及びその製造方法
US20100230583A1 (en) * 2008-11-06 2010-09-16 Sony Corporation Solid state image pickup device, method of manufacturing the same, image pickup device, and electronic device
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
TWI411102B (zh) * 2009-03-31 2013-10-01 Sony Corp 固態成像元件及成像裝置
JP5564909B2 (ja) 2009-11-30 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011114324A (ja) * 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及び電子機器
JP5537172B2 (ja) 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
JP6026102B2 (ja) * 2011-12-07 2016-11-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2013157407A1 (ja) * 2012-04-19 2013-10-24 国立大学法人東北大学 固体撮像装置
US9305949B2 (en) * 2013-11-01 2016-04-05 Omnivision Technologies, Inc. Big-small pixel scheme for image sensors
JP6334203B2 (ja) * 2014-02-28 2018-05-30 ソニー株式会社 固体撮像装置、および電子機器
TWI696278B (zh) * 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
KR20180077969A (ko) * 2016-12-29 2018-07-09 삼성전자주식회사 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
KR102638779B1 (ko) * 2017-01-03 2024-02-22 삼성전자주식회사 이미지 센서
JP6964479B2 (ja) 2017-10-03 2021-11-10 エヌ・イーケムキャット株式会社 希土類元素骨格置換ゼオライト及びその製造方法、並びにこれらを用いたＮＯｘ吸着材、選択的還元触媒及び自動車排ガス触媒

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070043656A (ko) * 2005-10-21 2007-04-25 소니 가부시끼 가이샤 고체 촬상 장치 및 카메라
KR20100109400A (ko) * 2009-03-30 2010-10-08 소니 주식회사 고체 촬상 장치와 그 제조 방법 및 촬상 장치 및 전자 기기
KR20110033780A (ko) * 2009-09-25 2011-03-31 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
KR20130021330A (ko) * 2011-08-22 2013-03-05 소니 주식회사 고체 촬상 장치 및 전자 기기
JP2013062789A (ja) 2011-08-22 2013-04-04 Sony Corp 固体撮像装置及び電子機器

Also Published As

Publication number Publication date
US20170013211A1 (en) 2017-01-12
TW201534121A (zh) 2015-09-01
US10075659B2 (en) 2018-09-11
JP2015162646A (ja) 2015-09-07
EP3518518B1 (en) 2020-08-12
US20190007631A1 (en) 2019-01-03
KR102386941B1 (ko) 2022-04-15
US20200366856A1 (en) 2020-11-19
KR20230019213A (ko) 2023-02-07
US11044428B2 (en) 2021-06-22
EP3111631B1 (en) 2019-04-03
TWI653891B (zh) 2019-03-11
CN111312736A (zh) 2020-06-19
EP3518518A1 (en) 2019-07-31
CN111312736B (zh) 2023-10-24
KR20160127730A (ko) 2016-11-04
CN106030804B (zh) 2020-03-20
WO2015129226A1 (en) 2015-09-03
US11683601B2 (en) 2023-06-20
EP3111631A1 (en) 2017-01-04
CN106030804A (zh) 2016-10-12
JP6334203B2 (ja) 2018-05-30
US20230247317A1 (en) 2023-08-03
KR102492853B1 (ko) 2023-01-31

Similar Documents

Publication Publication Date Title
KR102386941B1 (ko) 촬상 장치 및 전자 기기
US11444115B2 (en) Solid-state imaging device and electronic apparatus
US8134625B2 (en) Solid-state imaging device, camera, and electronic device
US9620554B2 (en) Image pickup unit and electronic apparatus
JP2011155596A (ja) 固体撮像装置及び電子機器
JP2017139498A (ja) 固体撮像装置、および電子機器
JP6276297B2 (ja) 固体撮像装置及び電子機器
JP2017175164A (ja) 固体撮像装置及び電子機器
JP5874777B2 (ja) 固体撮像装置及び電子機器
US8576312B2 (en) Solid-state image pickup device with particular pixel arrangement
JP2013175529A (ja) 固体撮像装置、及び電子機器
JP2010245142A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant