JP5651976B2 - 固体撮像素子およびその製造方法、並びに電子機器 - Google Patents

固体撮像素子およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP5651976B2
JP5651976B2 JP2010072498A JP2010072498A JP5651976B2 JP 5651976 B2 JP5651976 B2 JP 5651976B2 JP 2010072498 A JP2010072498 A JP 2010072498A JP 2010072498 A JP2010072498 A JP 2010072498A JP 5651976 B2 JP5651976 B2 JP 5651976B2
Authority
JP
Japan
Prior art keywords
region
photoelectric conversion
pixel
unit
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010072498A
Other languages
English (en)
Other versions
JP2011204992A (ja
Inventor
武人 袋
武人 袋
潤 奥野
潤 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010072498A priority Critical patent/JP5651976B2/ja
Priority to US13/050,362 priority patent/US8530945B2/en
Priority to CN201110070334.2A priority patent/CN102201419B/zh
Publication of JP2011204992A publication Critical patent/JP2011204992A/ja
Priority to US13/972,351 priority patent/US8901618B2/en
Application granted granted Critical
Publication of JP5651976B2 publication Critical patent/JP5651976B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Description

本発明は、固体撮像素子およびその製造方法、並びに電子機器に関し、特に、移動する高輝度被写体を撮像した際の軌跡状ノイズの発色を抑制することができるようにする固体撮像素子およびその製造方法、並びに電子機器に関する。
多くのＣＭＯＳイメージセンサは電子シャッタ機能を備えているが、ＣＭＯＳイメージセンサにおいては、ローリングシャッタ（フォーカルプレインシャッタ）が基本である。ローリングシャッタでは、２次元配列された多数の画素を画素行毎に順次走査して信号のリセットを行うため、画面行ごとに露光期間がずれてしまう。その結果、被写体が動いている場合などに撮像画像に歪みが生じる。例えば、上下方向にまっすぐな物が横方向に動いている被写体を撮影した場合に、その被写体が傾いているように写ることになる。
そこで、ＣＭＯＳ高速度イメージセンサ用の全画素同時電子シャッタが開発されている。全画素同時電子シャッタとは、撮像に有効な全ての画素について同時に露光を開始し、同時に露光を終了する動作を行うものであり、グローバルシャッタ（グローバル露光）とも呼ばれる。
図１は、特許文献１に提案されている全画素同時電子シャッタ動作が可能なＣＭＯＳイメージセンサ（固体撮像素子）の画素構造を示している。
図１の固体撮像素子は、第１導電型（Ｐ型）の半導体領域１と、半導体領域１の上部の一部に埋め込まれ、光を入射する第２導電型（Ｎ型）の受光用表面埋込領域１１ａを有する。また、半導体領域１の上部の一部で受光用表面埋込領域１１ａと離間した位置に、受光用表面埋込領域１１ａにより生成した信号電荷を保持する第２導電型（Ｎ＋型）の電荷保持領域１２ａが配置されている。さらに、半導体領域１の上部の一部で電荷保持領域１２ａと離間した位置に、電荷保持領域１２ａにより保持した信号電荷を受け入れる電荷読み出し領域１３が配置されている。なお、電荷保持領域１２ａは、受光用表面埋込領域１１ａよりもポテンシャル井戸の深さが深くなっている。
更に、絶縁膜２上には、受光用表面埋込領域１１ａと電荷保持領域１２ａとの間に形成される第１転送チャネルの電位を制御して、受光用表面埋込領域１１ａから電荷保持領域１２ａへ信号電荷を転送する転送ゲート電極３１が配置されている。また、絶縁膜２上には、電荷保持領域１２ａと電荷読み出し領域１３との間に形成される第２転送チャネルの電位を制御して、電荷保持領域１２ａから電荷読み出し領域１３へ信号電荷を転送する読み出しゲート電極３２が配置されている。
遮光膜４１は、信号電荷が電荷保持領域１２ａに保持されている間に、電荷保持領域１２ａに光が漏れ込み、信号が加算されてしまうことを防ぐために電荷保持領域１２ａ上部に設けられている。
カソード領域としての受光用表面埋込領域１１ａと、その直下のアノード領域である半導体基板１とでフォトダイオードＤ１が構成されている。同様に、カソード領域としての電荷保持領域１２ａと、その直下のアノード領域である半導体基板１とで電荷蓄積ダイオードＤ２が構成されている。そして、受光用表面埋込領域１１ａの上側にはＰ＋型ピニング層１１ｂが設けられ、電荷保持領域１２ａの上側にはＰ＋型ピニング層１２ｂが設けられている。
フォトダイオードＤ１は、遮光膜４１の開口部から入射したパルス光を光信号として受光し、この光信号を信号電荷に変換する。受光用表面埋込領域１１ａにより生成された信号電荷は、全画素同時に転送ゲート電極３１に高い電圧が与えられることにより、電荷保持領域１２ａに完全転送される。電荷保持領域１２ａに保持された信号電荷は、読み出しゲート電極３２に高い電圧が与えられることにより、電荷読み出し領域１３へ順次転送され読み出される。
以上のように、全画素同時電子シャッタ動作が可能なＣＭＯＳイメージセンサでは、画素ごとに電荷保持領域１２ａが設けられている。
ここで、遮光膜４１の遮光性が十分でない場合、電荷保持領域１２ａで信号電荷を保持中に高輝度被写体による受光があると、電荷保持領域１２ａに信号が漏れ込み、ノイズとなる。さらに被写体が移動している場合には被写体が移動した軌跡状にノイズ（以下、軌跡状ノイズ）が発生する。
図２は、図１に示した構成の画素を有するＣＭＯＳイメージセンサの構成を示している。
各画素の上部には、R（Red），G（Green），B（Blue）のいずれかの波長領域の光のみを通過させるカラーフィルタ（不図示）が配置されている。図２では、各画素のカラーフィルタの色をR，G，Bの文字で表している。なお、図２のR，G，Bの画素配列はベイヤー配列の例である。このようなRGBの画素配列において、太実線の黒矢印で示されるように高輝度被写体が移動すると、信号電荷量と漏れ込む電荷量の比（漏れ込み信号抑圧比）がRGBの各画素で異なってしまう。図２において、細実線の黒矢印が漏れ込み電荷の流れを示し、細点線の黒矢印がノイズを示している。
RGBの画素ごとの漏れ込み信号抑圧比の違いにより、発生する軌跡状ノイズの色は被写体の色と異なる色となる。具体的な例としては、高輝度被写体としての白色LED電球が移動した際に見える軌跡状ノイズの色が白色では無く、橙色のような色として出力される。
図３は、図２に対応するＣＣＤイメージセンサの構成例を示している。
ＣＣＤイメージセンサでは、フォトダイオードで光電変換された電子は、隣接する縦あるいは横方向で共通の垂直転送レジスタに全画素同時に転送され線順次に読み出されるため、高輝度被写体の輝度の高い部分で発生した電荷は、筋状のノイズ（スミア）となる。 その際、RGBの各画素からの漏れ込み電荷は共通の垂直転送レジスタに混入されるため、R、G、Bのどの画素に電荷量が漏れこんだのかは区別されない。従って、ＣＭＯＳイメージセンサのような漏れ込み光による発色の問題は発生しない。
ＣＣＤイメージセンサにおいて、漏れ込み光を低減させるようにしたものはある。例えば、特許文献２では、図４Ａに示すように、光電変換部となるｎ型領域５１と遮光膜５２との間のゲート絶縁膜５３の厚みＸを薄くすることで、漏れ込み光を低減させることが提案されている。図４Ｂに示されるように、ゲート絶縁膜５３の厚みＸを薄くするに従い、漏れ込み光が低減され、スミアレベルも低減する。
特開２００８−１０３６４７号公報（図３） 特開平７−１２２７２１号公報（図２）
しかしながら、特許文献２の技術は、R,G,Bの各画素で均一にゲート絶縁膜５３の厚みＸを薄くするものである。
従来、漏れ込み信号抑圧比がRGBの各画素で異なることの原因の一つとして、入射する光がR,G,Bの異なる波長の光であるのに、各画素の構造が同一に設定されていることが挙げられる。
即ち、（１）半導体（シリコン）の光吸収係数は光の波長により異なる。従って、R,G,Bの光では、R,G,Bの順に、半導体基板表面から深い場所でも光電変換が起こりやすいため、フォトダイオードを構成するＮ型領域以外の場所で光電変換が起こりやすくなる。
（２）光の波長は長い方が回折しやすい。従って、R,G,Bの光では、R,G,Bの順に回折しやすい。その結果、長波長の光ほど、フォトダイオードを構成するＮ型領域以外の場所で光電変換が起こりやすくなる。
従って、特許文献２で提案されているように、R,G,Bの各画素で均一にゲート絶縁膜５３の厚みＸを薄くした場合には、ＣＭＯＳイメージセンサにおける軌跡状ノイズの発色を抑制することはできない。
本発明は、このような状況に鑑みてなされたものであり、移動する高輝度被写体を撮像した際の軌跡状ノイズの発色を抑制することができるようにするものである。
本発明の第１の側面の固体撮像素子は、半導体基板内に形成された光電変換領域と、前記半導体基板内に形成され、前記光電変換領域で蓄積された電荷を読み出されるまで保持する電荷保持領域と、前記半導体基板上に形成され、前記光電変換領域によって変換された電荷を前記電荷保持領域に転送する転送ゲートと、前記転送ゲート及び前記光電変換領域の上面に形成される遮光膜とを備え、前記半導体基板と前記光電変換領域の上面に形成される前記遮光膜の間の厚みが、前記光電変換領域に入射する光の波長領域が長波長のものほど薄く形成されている。
本発明の第２の側面の固体撮像素子の製造方法は、入射する光を電荷に変換する光電変換領域と、前記光電変換領域で蓄積された電荷を読み出されるまで保持する電荷保持領域を半導体基板内に形成し、前記光電変換領域によって変換された電荷を前記電荷保持領域に転送する転送ゲートを、前記半導体基板上に形成する第１のステップと、前記半導体基板および前記転送ゲート上に、絶縁膜を形成する第２のステップと、前記光電変換領域上に形成された前記絶縁膜を前記光電変換領域に入射する光の波長領域が長波長のものほど薄くなるように加工する第３のステップと、前記転送ゲート及び前記光電変換領域の上面に遮光膜を形成する第４のステップとを含む。
本発明の第３の側面の電子機器は、半導体基板内に形成された光電変換領域と、前記半導体基板内に形成され、前記光電変換領域で蓄積された電荷を読み出されるまで保持する電荷保持領域と、前記半導体基板上に形成され、前記光電変換領域によって変換された電荷を前記電荷保持領域に転送する転送ゲートと、前記転送ゲート及び前記光電変換領域の上面に形成される遮光膜とを備え、前記半導体基板と前記光電変換領域の上面に形成される前記遮光膜の間の厚みが、前記光電変換領域に入射する光の波長領域が長波長のものほど薄く形成されている固体撮像素子を有し、行列状に配置された複数行の単位画素が同時に前記電荷の蓄積を行い、前記転送ゲートにより転送された前記電荷を順次読み出す。
本発明の第１乃至第３の側面においては、半導体基板と光電変換領域の上面に形成される遮光膜の間の厚みが、光電変換領域に入射する光の波長領域が長波長のものほど薄く形成される。
本発明の第１および第３の側面によれば、移動する高輝度被写体を撮像した際の軌跡状ノイズの発色を抑制することができる。
また、本発明の第２の側面によれば、移動する高輝度被写体を撮像した際の軌跡状ノイズの発色を抑制する固体撮像素子を製造することができる。
従来のＣＭＯＳイメージセンサの構造の一例を示す図である。 従来のＣＭＯＳイメージセンサの構成を示す図である。 従来のＣＣＤイメージセンサの構成を示す図である。 ＣＣＤイメージセンサの従来技術を説明する図である。 本発明を適用した固体撮像素子の一実施の形態の構成例を示すブロック図である。 単位画素の構成を示す図である。 単位画素の模式断面図である。 絶縁膜の構成を説明する図である。 絶縁膜の製造方法を説明する図である。 G画素の絶縁膜を形成する工程を説明する図である。 G画素の絶縁膜を形成する工程を説明する図である。 G画素の絶縁膜を形成する工程を説明する図である。 単位画素のその他の第１構成例を示す図である。 単位画素のその他の第２構成例を示す図である。 単位画素のその他の第３構成例を示す図である。 単位画素のその他の第４構成例を示す図である。 単位画素のその他の第５構成例を示す図である。 本発明を適用した電子機器の一実施の形態の構成例を示すブロック図である。
［ＣＭＯＳイメージセンサの構成例］
図５は、本発明を適用した固体撮像素子としてのＣＭＯＳイメージセンサの構成例を示すブロック図である。
ＣＭＯＳイメージセンサ１００は、画素アレイ部１１１、垂直駆動部１１２、カラム処理部１１３、水平駆動部１１４、およびシステム制御部１１５を含んで構成される。画素アレイ部１１１、垂直駆動部１１２、カラム処理部１１３、水平駆動部１１４、およびシステム制御部１１５は、図示せぬ半導体基板（チップ）上に形成されている。
画素アレイ部１１１には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素（図６の単位画素１２０）が行列状に２次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述し、単位画素を、単に「画素」と記述する場合もある。
画素アレイ部１１１にはさらに、行列状の画素配列に対して行ごとに画素駆動線１１６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線１１７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。図５では、画素駆動線１１６について１本として示しているが、１本に限られるものではない。画素駆動線１１６の一端は、垂直駆動部１１２の各行に対応した出力端に接続されている。
ＣＭＯＳイメージセンサ１００はさらに、信号処理部１１８およびデータ格納部１１９を備えている。信号処理部１１８およびデータ格納部１１９については、ＣＭＯＳイメージセンサ１００とは別の基板に設けられる外部信号処理部、例えばＤＳＰ(Digital Signal Processor)やソフトウェアによる処理でも構わないし、ＣＭＯＳイメージセンサ１００と同じ基板上に搭載しても構わない。
垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１１の各画素を、全画素同時あるいは行単位、複数の画素単位等で駆動する画素駆動部である。この垂直駆動部１１２は、その具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１１の単位画素を行単位で順に選択走査する。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。
垂直駆動部１１２によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線１１７の各々を通してカラム処理部１１３に供給される。カラム処理部１１３は、画素アレイ部１１１の画素列ごとに、選択行の各単位画素から垂直信号線１１７を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
具体的には、カラム処理部１１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ(Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部１１３によるＣＤＳ処理により、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部１１３にノイズ除去処理以外に、例えば、ＡＤ（アナログ−デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
水平駆動部１１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１１３の画素列に対応する単位回路を順番に選択する。この水平駆動部１１４による選択走査により、カラム処理部１１３で信号処理された画素信号が順番に信号処理部１１８に出力される。
システム制御部１１５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部１１２、カラム処理部１１３および水平駆動部１１４などの駆動制御を行う。
信号処理部１１８は、少なくとも加算処理機能を有し、カラム処理部１１３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部１１９は、信号処理部１１８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
［単位画素の構造］
次に、画素アレイ部１１１に行列状に配置されている単位画素１２０の具体的な構造について説明する。単位画素１２０は、浮遊拡散領域（容量）とは別に、光電変換素子から転送される光電荷を保持する電荷保持領域（以下、「メモリ部」と記述する）を有している。
図６は、単位画素１２０の構成を示す図である。
単位画素１２０は、光電変換素子として例えばフォトダイオード（ＰＤ）１２１を有している。フォトダイオード１２１は、例えば、Ｎ型基板１３１に形成されたＰ型ウェル層１３２に対して、Ｐ型層１３３を基板表面側に形成してＮ型埋め込み層１３４を埋め込むことによって形成される埋め込み型フォトダイオードである。
単位画素１２０は、フォトダイオード１２１に加えて、第１転送ゲート１２２、メモリ部（ＭＥＭ）１２３、第２転送ゲート１２４および浮遊拡散領域（ＦＤ：Floating Diffusion）１２５を有する。なお、メモリ部１２３および浮遊拡散領域１２５は、図７等を参照して後述するように遮光されている。
第１転送ゲート１２２は、フォトダイオード１２１で光電変換され、その内部に蓄積された電荷を、ゲート電極１２２Ａに転送パルスＴＲＸが印加されることによって転送する。メモリ部１２３は、ゲート電極１２２Ａの下に形成されたＮ型の埋め込みチャネル１３５によって形成され、第１転送ゲート１２２によってフォトダイオード１２１から転送された電荷を保持する。メモリ部１２３が埋め込みチャネル１３５によって形成されていることで、基板界面での暗電流の発生を抑えることができるため画質の向上に寄与できる。
このメモリ部１２３において、その上部にゲート電極１２２Ａを配置し、そのゲート電極１２２Ａに転送パルスＴＲＸを印加することでメモリ部１２３に変調をかけることができる。すなわち、ゲート電極１２２Ａに転送パルスＴＲＸが印加されることで、メモリ部１２３のポテンシャルが深くなる。これにより、メモリ部１２３の飽和電荷量を、変調を掛けない場合よりも増やすことができる。
第２転送ゲート１２４は、メモリ部１２３に保持された電荷を、ゲート電極１２４Ａに転送パルスＴＲＧが印加されることによって転送する。浮遊拡散領域１２５は、Ｎ型層からなる電荷電圧変換部であり、第２転送ゲート１２４によってメモリ部１２３から転送された電荷を電圧に変換する。
単位画素１２０はさらに、リセットトランジスタ１２６、増幅トランジスタ１２７および選択トランジスタ１２８を有している。リセットトランジスタ１２６、増幅トランジスタ１２７および選択トランジスタ１２８は、図６の例では、ＮチャネルのＭＯＳトランジスタを用いている。しかし、図６で例示したリセットトランジスタ１２６、増幅トランジスタ１２７および選択トランジスタ１２８の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
リセットトランジスタ１２６は、電源ＶＤＢと浮遊拡散領域１２５との間に接続されており、ゲート電極にリセットパルスＲＳＴが印加されることによって浮遊拡散領域１２５をリセットする。増幅トランジスタ１２７は、ドレイン電極が電源ＶＤＯに接続され、ゲート電極が浮遊拡散領域１２５に接続されており、浮遊拡散領域１２５の電圧を読み出す。
選択トランジスタ１２８は、例えば、ドレイン電極が増幅トランジスタ１２７のソース電極に、ソース電極が垂直信号線１１７にそれぞれ接続されており、ゲート電極に選択パルスＳＥＬが印加されることで、画素信号を読み出すべき単位画素１２０を選択する。なお、選択トランジスタ１２８については、電源ＶＤＯと増幅トランジスタ１２７のドレイン電極との間に接続した構成を採ることも可能である。
リセットトランジスタ１２６、増幅トランジスタ１２７および選択トランジスタ１２８については、その一つあるいは複数を画素信号の読み出し方法によって省略したり、複数の画素間で共有したりすることも可能である。
単位画素１２０はさらに、フォトダイオード１２１の蓄積電荷を排出するための電荷排出部１２９を有している。この電荷排出部１２９は、露光開始時にゲート電極１２９Ａに制御パルスＡＢＧが印加されることで、フォトダイオード１２１の電荷をＮ型層のドレイン部１３６に排出する。電荷排出部１２９はさらに、露光終了後の読み出し期間中にフォトダイオード１２１が飽和して電荷が溢れるのを防ぐ作用をなす。ドレイン部１３６には、所定の電圧ＶＤＡが印加されている。
［メモリ部１２３のゲート電極の電位］
ここで、電荷保持領域としてのメモリ部１２３のゲート電極、即ち、第１転送ゲート１２２のゲート電極１２２Ａの電位について説明する。
本実施形態においては、電荷保持領域としてのメモリ部１２３のゲート電極の電位が、第１転送ゲート１２２および第２転送ゲート１２４のうち少なくともいずれか、たとえば第１転送ゲート１２２を非導通状態とする期間に、ピニング状態とする電位に設定される。
より具体的には、第１転送ゲート１２２若しくは第２転送ゲート１２４のいずれか一方、または両方を非導通状態とする際に、ゲート電極１２２Ａ，１２４Ａに印加する電圧が、ゲート電極直下のＳｉ表面にキャリアを蓄積できるピニング状態となるように設定される。
本実施形態のように、転送ゲートを形成するトランジスタがＮ型の場合、第１転送ゲート１２２を非導通状態とする際に、ゲート電極１２２Ａに印加する電圧がＰ型ウェル層１３２に対しグランドＧＮＤよりも負電位となる電圧に設定される。なお、図示しないが、転送ゲートを形成するトランジスタがＰ型である場合、Ｐ型ウェル層がＮ型ウェル層となり、このＮ型ウェル層に対して電源電圧ＶＤＤよりも高い電圧に設定される。
第１転送ゲート１２２を非導通状態とする際に、ゲート電極１２２Ａに印加する電圧を、ゲート電極直下のＳｉ表面にキャリアを蓄積できるピニング状態となるような電圧に設定する理由は以下の通りである。
第１転送ゲート１２２のゲート電極１２２Ａの電位を、Ｐ型ウェル層１３２に対して同電位（例えば０Ｖ）とすると、Ｓｉ表面の結晶欠陥から発生するキャリアがメモリ部１２３に蓄積され、暗電流となり画質を劣化させるおそれがある。このため、本実施形態においては、メモリ部１２３上に形成されるゲート電極１２２Ａのオフ（ＯＦＦ）電位を、Ｐ型ウェル層１３２に対して負電位、例えば−２．０Ｖとする。これにより、本実施形態においては、電荷保持期間中はメモリ部１２３のＳｉ表面に正孔（ホール：Hole）を発生させ、Ｓｉ表面で発生した電子（エレクトロン：Electron）を再結合させることが可能で、その結果、暗電流を低減することが可能である。
なお、図６の構成においては、メモリ部１２３の端部に、第２転送ゲート１２４のゲート電極１２４Ａが存在することから、このゲート電極１２４Ａも負電位とすることで、メモリ部１２３の端部で発生す暗電流を同様に抑えることが可能である。
ＣＭＯＳイメージセンサ１００は、全画素同時に露光を開始し、全画素同時に露光を終了し、フォトダイオード１２１に蓄積された電荷を、遮光されたメモリ部１２３および浮遊拡散領域１２５へ順次転送することで、グローバル露光を実現する。このグローバル露光により、全画素一致した露光期間による歪みのない撮像が可能となる。
なお、本実施の形態での全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素などは除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時の動作の代わりに複数行（例えば、数十行）ずつに高速に走査するものも含まれる。
［単位画素の模式断面図］
図７は、単位画素１２０の模式断面図である。図７を参照して、単位画素１２０の半導体基板より上側の膜構成について説明する。ここで、半導体基板とは、Ｎ型基板１３１と、その内部に形成されたＰ型層１３３、Ｎ型埋め込み層１３４、埋め込みチャネル１３５、および浮遊拡散領域１２５の埋め込み領域を含むＰ型ウェル層１３２とで構成される全体をいう。
なお、図７では、図６の一部については図示が省略されるとともに、図６と対応する部分については同一の符号を付してあり、以下では、図６と重複する説明は適宜省略する。
半導体基板の上面には、熱酸化膜１６０が形成されている。そして、熱酸化膜１６０の上に、ゲート電極１２２Ａ，１２４Ａ、および１２９Ａが形成されている。熱酸化膜１６０は、その下の不純物領域と、ゲート電極１２２Ａ，１２４Ａ、および１２９Ａとを絶縁する。
そして、ゲート電極１２２Ａ，１２４Ａ、および１２９Ａ並びに熱酸化膜１６０の上面には、絶縁膜１６１が形成され、さらにその上面に遮光膜（タングステン酸化膜）１６２と平坦化膜１６３が積層して形成されている。
なお、図示は省略するが、平坦化膜１６３のさらに上面に、R画素にはRの、G画素にはGの波長領域の光のみを通過させるカラーフィルタが配置されている。従って、R画素のＮ型埋め込み層１３４には、Rの波長領域の光のみが入射され、G画素のＮ型埋め込み層１３４には、Gの波長領域の光のみが入射され、B画素のＮ型埋め込み層１３４には、Bの波長領域の光のみが入射される。
遮光膜１６２は、光を入射させるため、Ｎ型埋め込み層１３４の上部については設けられていない。また、Ｎ型埋め込み層１３４の上部も、配線層１６５と浮遊拡散領域１２５を接続するコンタクト１６４が配置されるため開口している。
［絶縁膜１６１の構成例］
図８を参照して、単位画素１２０の絶縁膜１６１の構成について説明する。
本実施の形態において、絶縁膜１６１は、図８Ａに示されるように、半導体基板に近い側から、第１の酸化膜（LP-TEOS酸化膜）１７１、窒化膜（Nitride）１７２、および第２の酸化膜（TEOS酸化膜）１７３の３層構造により構成される。
第１の酸化膜１７１は、窒化膜１７２との密着性を良好にする目的で、第２の酸化膜１７３は、遮光膜１６２との密着性を良好にする目的で設けられる。また、窒化膜１７２は、反射防止の目的で設けられる。
また、本実施の形態において、図８Ｂに示されるように、絶縁膜１６１は、その厚みがR,G,Bの画素ごとに異なるように構成されている。即ち、R画素の絶縁膜１６１Rの厚みが最も小さく、次にG画素の絶縁膜１６１Gの厚みが小さく、B画素の絶縁膜１６１Bの厚みが最も大きい（絶縁膜１６１Rの厚み＜絶縁膜１６１Gの厚み＜絶縁膜１６１Bの厚み）。
絶縁膜１６１の厚みを小さくするほど、遮光膜１６２とＰ型層１３３（半導体基板）の間を回折して埋め込みチャネル１３５に漏れ込む光が減少する。従って、本実施の形態では、絶縁膜１６１の厚みが、RGBの各画素で均一にした場合に多くの漏れ込み光が入射する長波長領域の画素ほど、小さくされている。これにより、RGBの各画素で、漏れ込み信号抑圧比を抑制することができる。さらに、絶縁膜１６１R、絶縁膜１６１G、絶縁膜１６１Bの厚みを適切に設定することで、RGBの各画素で、漏れ込み信号抑圧比を揃えることができる。
［単位画素１２０の製造方法］
図９を参照して、RGBの各画素で厚みが異なる絶縁膜１６１の製造方法について説明する。
ステップＳ１として、RGBの全画素均一の絶縁膜１６１を形成する工程が実行される。
次に、ステップＳ２として、G画素の絶縁膜１６１を調整する工程が実行される。即ち、ステップＳ１で形成された絶縁膜１６１の厚みを、最も厚いB画素の絶縁膜１６１Bの厚みとして、G画素の絶縁膜１６１を、それよりも薄くすることで、G画素の絶縁膜１６１Gを形成する工程が実行される。
さらに、ステップＳ３として、R画素の絶縁膜１６１を調整する工程が実行される。即ち、ステップＳ１で形成された絶縁膜１６１の厚みを、G画素の絶縁膜１６１Gよりも薄くすることで、R画素の絶縁膜１６１Rを形成する工程が実行される。
以上のようにして、「絶縁膜１６１Rの厚み＜絶縁膜１６１Gの厚み＜絶縁膜１６１Bの厚み」の関係を満たす絶縁膜１６１を製造することができる。
図１０乃至図１２を参照して、図９のステップＳ２のG画素の絶縁膜１６１Gを形成する工程について説明する。
図１０Aは、図９のステップＳ１が終了した時点のG画素の状態を示している。即ち、図１０Aで示される状態では、G画素の絶縁膜１６１Gの厚みは、B画素の絶縁膜１６１Bと同一となっている。
図１０Aの状態から、初めに、RGBの全画素について、図１０Bに示すように、絶縁膜１６１上にフォトレジスト１９１が所定の膜厚で塗布される。本実施の形態では、フォトレジスト１９１はポジティブ型であるとする。
そして、露光および現像処理により、図１１Aに示すように、G画素の領域で、かつ、ゲート電極１２２Ａ，１２４Ａ、および１２９Ａの上面の領域以外の領域を開口する。
続いて、図１１Bに示すように、フォトレジスト１９１の開口部に露出した絶縁膜１６１の一部である第２の酸化膜１７３がエッチングされる。エッチングにより、G画素の絶縁膜１６１Gの厚みは、B画素の絶縁膜１６１Bの厚みより小さくされる。ここで、ＣＭＯＳイメージセンサ１００が高画質な画像が要求される場合、即ち、RGBの各画素の絶縁膜１６１の厚みを高精度に制御したい場合には、ダメージの少ないウエットエッチングを採用し、それ以外はドライエッチングを採用することができる。
最後に、図１２に示すように、フォトレジスト１９１を剥離して、G画素の絶縁膜１６１Gの形成工程が終了する。
R画素の絶縁膜１６１Rについても、図９のステップＳ３において、図１０B乃至図１２を参照して説明した同様の手順で形成することができる。ただし、R画素とG画素では、使用するレジストマスク（フォトマスク）の開口領域が異なる。
なお、図９では、G画素の絶縁膜１６１Gを調整した後、R画素の絶縁膜１６１Rを調整したが、G画素とR画素の順番は逆でもよい。
RGBの各画素の絶縁膜１６１の厚みは、例えば、中間の厚みであるG画素の絶縁膜１６１Gの厚みを基準として、±２０％の膜厚差とすることができる。具体的には、G画素の絶縁膜１６１Gの厚みを５０nmとした場合、B画素の絶縁膜１６１Bの厚みを６０nm、R画素の絶縁膜１６１Rの厚みを４０nmとすることができる。なお、「絶縁膜１６１Rの厚み＜絶縁膜１６１Gの厚み＜絶縁膜１６１Bの厚み」の関係を少なくとも満たせば、RGBの各画素で、漏れ込み信号抑圧比を抑制することができる。
また、R画素の絶縁膜１６１RとG画素の絶縁膜１６１Gの厚みが同じで、B画素の絶縁膜１６１Bの厚みよりも薄く、または、B画素の絶縁膜１６１BとG画素の絶縁膜１６１Gの厚みが同じで、R画素の絶縁膜１６１Rよりも厚く形成してもよい。この場合でも、従来より、漏れ込み信号抑圧比を抑制することができる。
上述した図９の絶縁膜１６１の製造方法では、絶縁膜１６１を構成する３層のうち、第２の酸化膜１７３をエッチングすることで、膜厚の調整を行ったが、第１の酸化膜１７１または窒化膜１７２をエッチングすることで、膜厚の調整を行ってもよい。その場合、第１の酸化膜１７１または窒化膜１７２を形成後に、図１０B乃至図１２を参照して説明した同様の手順による膜厚の調整を行えばよい。ただし、窒化膜１７２の厚みをRGBの画素ごとに変えた場合、反射率がRGBの画素ごとに変わってしまうため、第１の酸化膜１７１か、または、第２の酸化膜１７３の厚みを変えるのが望ましい。
また、絶縁膜１６１に代わりに、熱酸化膜１６０の膜厚を、R,G,Bの画素の順に薄くなるように形成してもよい。この場合も漏れ込み信号抑圧比を抑制することが可能である。
さらには、絶縁膜１６１は、第１の酸化膜１７１と窒化膜１７２、または、窒化膜１７２と第２の酸化膜１７３の２層や、第１の酸化膜１７１若しくは第２の酸化膜１７３または窒化膜１７２の１層で構成してもよい。この場合も、少なくとも１層の厚みをR,G,Bの画素の順に厚くなるように形成することで、漏れ込み信号抑圧比を抑制することが可能である。
以上のような単位画素１２０を採用するＣＭＯＳイメージセンサ１００のカラム処理部１１３から出力される画素信号は、軌跡状ノイズの発色が抑制された信号なので、後段の信号処理部１１８などで、発色を補正する必要がない。従って、安価に軌跡状ノイズの発色を抑制した固体撮像素子を提供することができる。
［単位画素のその他の構成例］
本発明は、上述した実施の形態で説明した単位画素１２０以外のものでも、単位画素（固体撮像素子）の構成として遮光層を有するものであれば、採用することができる。以下、本発明が適用可能なその他の単位画素１２０の構造について説明する。なお、以下の図において、図６と対応する部分には同一符号を付してあり、その説明は適宜省略する。
［単位画素のその他の第１構成例］
図１３は、単位画素１２０のその他の第１構成例である単位画素１２０Ｂの構造を示す図である。
単位画素１２０Ｂでは、図６の単位画素１２０における第１転送ゲート１２２とメモリ部１２３が省略され、Ｐ型ウェル層１３２を挟んで、フォトダイオード１２１と浮遊拡散領域１２５が隣接する配置となっている。フォトダイオード１２１と浮遊拡散領域１２５の間のＰ型ウェル層１３２の上側には、第２転送ゲート１２４が配置されている。
単位画素１２０Ｂにおけるグローバル露光動作について説明する。まず、全画素同時に埋め込みフォトダイオード１２１の蓄積電荷を空にする電荷排出動作が実行された後、露光が開始される。これにより、フォトダイオード１２１のＰＮ接合容量に光電荷が蓄積される。露光期間終了時点で、第２転送ゲート１２４が全画素同時にＯＮされ、蓄積された光電荷が全て浮遊拡散領域１２５へと転送される。第２転送ゲート１２４を閉じることで、全画素同一の露光期間で蓄積された光電荷が浮遊拡散領域１２５で保持される。その後、浮遊拡散領域１２５で保持された光電荷が、順次、画素信号として垂直信号線１１７を通して読み出される。最後に、浮遊拡散領域１２５がリセットされ、しかる後、リセットレベルが読み出される。
従って、単位画素１２０Ｂでは、浮遊拡散領域１２５がグローバル露光動作を行う場合の電荷保持領域となる。単位画素１２０Ｂにおいては、単位画素１２０と同様、Ｐ型層１３３およびゲート電極１２４Ａの上面に形成される絶縁膜の厚みを、上述したようにRGBの画素ごとに変えることができ、本発明を適用できる。
［単位画素のその他の第２構成例］
図１４は、単位画素１２０のその他の第２構成例である単位画素１２０Ｃの構造を示す図である。
単位画素１２０Ｃでは、ゲート電極１２２Ａの下で、かつ、フォトダイオード１２１とメモリ部１２３との境界部分に、Ｐ−の不純物拡散領域１３７を設けることによりオーバーフローパス１３０を形成した点が単位画素１２０と異なる。
オーバーフローパス１３０を形成するためには、不純物拡散領域１３７のポテンシャルを低くする必要がある。不純物拡散領域１３７に軽くＮ不純物をドープしてＰ不純物濃度を下げることで、Ｐ−の不純物拡散領域１３７を形成することができる。あるいはポテンシャルバリア形成の際に不純物拡散領域１３７にＰ不純物をドープする場合はその濃度を下げることで、Ｐ−の不純物拡散領域１３７を形成することができる。
単位画素１２０Ｃでは、低照度での発生電荷を優先的にフォトダイオード１２１で蓄積する手段として、フォトダイオード１２１とメモリ部１２３との境界部分に形成されたオーバーフローパス１３０が用いられる。
フォトダイオード１２１とメモリ部１２３との境界部分に、Ｐ−の不純物拡散領域１３７を設けることで境界部分のポテンシャルが下がる。このポテンシャルが下がった部分がオーバーフローパス１３０となる。そして、フォトダイオード１２１で発生し、オーバーフローパス１３０のポテンシャルを超えた電荷は、自動的にメモリ部１２３に漏れて、蓄積される。換言すれば、オーバーフローパス１３０のポテンシャル以下の発生電荷はフォトダイオード１２１に蓄積される。
オーバーフローパス１３０は中間電荷転送部としての機能を持つ。すなわち、中間電荷転送部としてのオーバーフローパス１３０は、複数の単位画素の全てが同時に撮像動作を行う露光期間において、フォトダイオード１２１での光電変換によって発生し、オーバーフローパス１３０のポテンシャルで決まる所定電荷量を超える電荷を信号電荷としてメモリ部１２３へ転送する。
なお、図１４の例では、Ｐ−の不純物拡散領域１３７を設けることによりオーバーフローパス１３０を形成した構造が採用されている。しかし、Ｐ−の不純物拡散領域１３７を設ける代わりに、Ｎ−の不純物拡散領域１３７を設けることによりオーバーフローパス１３０を形成した構造をとることも可能である。
単位画素１２０Ｃでは、浮遊拡散領域１２５および埋め込みチャネル１３５がグローバル露光動作を行う場合の電荷保持領域となる。単位画素１２０Ｃにおいては、単位画素１２０と同様、Ｐ型層１３３およびゲート電極１２２Ａの上面に形成される絶縁膜の厚みを、上述したようにRGBの画素ごとに変えることができ、本発明を適用できる。
［単位画素のその他の第３構成例］
図１５は、単位画素１２０のその他の第３構成例である単位画素１２０Ｄの構造を示す図である。
単位画素１２０Ｄは、図１３の単位画素１２０Ｂの構成に、浮遊拡散領域１２５と同様のメモリ部１２３が設けられた構成となっている。即ち、単位画素１２０Ｄでは、第１転送ゲート１２２のゲート電極１２２Ａがフォトダイオード１２１とメモリ部１２３の境界のＰ型ウェル層１３２の上部に設けられている。また、単位画素１２０Ｄでは、メモリ部１２３が浮遊拡散領域１２５と同様のＮ型層１３８によって形成される。
単位画素１２０Ｄにおけるグローバル露光動作は、次の手順で実行される。まず、電荷排出動作が全画素同時に実行され、同時露光が開始される。発生した光電荷がフォトダイオード１２１に蓄積される。露光終了時点で、第１転送ゲート１２２が全画素同時にＯＮされ、蓄積された光電荷がメモリ部１２３へ転送され、保持される。露光終了後、順次動作にてリセットレベルと信号レベルが読み出される。即ち、浮遊拡散領域１２５がリセットされ、次にリセットレベルが読み出される。続いて、メモリ部１２３の保持電荷が浮遊拡散領域１２５へ転送され、信号レベルが読み出される。
単位画素１２０Ｄでは、メモリ部１２３のＮ型層１３８がグローバル露光動作を行う場合の電荷保持領域となる。単位画素１２０Ｄにおいては、単位画素１２０と同様、Ｐ型層１３３およびゲート電極１２２Ａの上面に形成される絶縁膜の厚みを、上述したようにRGBの画素ごとに変えることができ、本発明を適用できる。
［単位画素のその他の第４構成例］
図１６は、単位画素１２０のその他の第４構成例である単位画素１２０Ｅの構造を示す図である。
図１６の単位画素１２０Ｅでは、メモリ部１２３を、埋め込みチャネル１３５に代えて、埋め込み型のＮ型拡散領域１３９によって形成した構成が採用されている。
メモリ部１２３をＮ型拡散領域１３９によって形成した場合であっても、埋め込みチャネル１３５によって形成した場合と同様の作用効果を得ることができる。具体的には、Ｐ型ウェル層１３２の内部にＮ型拡散領域１３９を形成し、基板表面側にＰ型層１４０を形成することで、界面で発生する暗電流がメモリ部１２３のＮ型拡散領域１３９に蓄積されることを回避できるため画質の向上に寄与できる。
ここで、メモリ部１２３のＮ型拡散領域１３９の不純物濃度は、浮遊拡散領域１２５の不純物濃度よりも低くすることが好ましい。このような不純物濃度の設定により、第２転送ゲート１２４によるメモリ部１２３から浮遊拡散領域１２５への電荷の転送効率を高めることができる。単位画素１２０Ｅにおけるグローバル露光動作は、図６の単位画素１２０と同様である。
なお、図１６に示した単位画素１２０Ｅの構成では、メモリ部１２３を埋め込み型のＮ型拡散領域１３９によって形成したが、メモリ部１２３で発生する暗電流が増加することがあるものの、埋め込み型にしない構造としてもよい。
単位画素１２０Ｅでは、メモリ部１２３のＮ型拡散領域１３９がグローバル露光動作を行う場合の電荷保持領域となる。単位画素１２０Ｅにおいては、単位画素１２０と同様、Ｐ型層１３３およびゲート電極１２２Ａの上面に形成される絶縁膜の厚みを、上述したようにRGBの画素ごとに変えることができ、本発明を適用できる。
［単位画素のその他の第５構成例］
図１７は、単位画素１２０のその他の第５構成例である単位画素１２０Ｆの構造を示す図である。
図６の単位画素１２０では、フォトダイオード１２１と浮遊拡散領域１２５の間に１つのメモリ部（ＭＥＭ）１２３が配置されていたが、図１７の単位画素１２０Ｆでは、さらにもう１つのメモリ部（ＭＥＭ２）１４２が配置されている。即ち、メモリ部が２段構成となっている。
第３転送ゲート１４１は、メモリ部１２３に蓄積された電荷を、ゲート電極１４１Ａに転送パルスＴＲＸ２が印加されることによって転送する。メモリ部１４２は、ゲート電極１４１Ａの下に形成されたＮ型の埋め込みチャネル１４３によって形成され、第３転送ゲート１４１によってメモリ部１２３から転送された電荷を保持する。メモリ部１４２が埋め込みチャネル１４３によって形成されていることで、界面での暗電流の発生を抑えることができるため画質の向上に寄与できる。
メモリ部１４２は、メモリ部１２３と同様の構成とされているので、メモリ部１２３と同様、変調を掛けた場合には、メモリ部１４２の飽和電荷量を変調を掛けない場合よりも増やすことができる。
単位画素１２０Ｆにおけるグローバル露光動作では、全画素同時に蓄積された光電荷はフォトダイオード１２１またはメモリ部１２３で保持される。メモリ部１４２は、画素信号が読み出されるまでの間、光電荷を保持するために使用される。
単位画素１２０Ｆでは、メモリ部１２３の埋め込みチャネル１３５およびメモリ部１４２の埋め込みチャネル１４３がグローバル露光動作を行う場合の電荷保持領域となる。単位画素１２０Ｆにおいては、単位画素１２０と同様、Ｐ型層１３３およびゲート電極１２２Ａの上面に形成される絶縁膜の厚みを、上述したようにRGBの画素ごとに変えることができ、本発明を適用できる。
以上のように、本発明は、単位画素１２０以外のその他の構造にも採用することができる。また、単位画素１２０および１２０Ｂ乃至１２０Ｆにおいて、導電型の極性（Ｎ型、Ｐ型）を反対にしたものでも同様に適用可能である。
［本発明を適用した電子機器の構成例］
さらに本発明は、固体撮像素子への適用に限られるものではない。即ち、本発明は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図１８は、本発明を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
図１８の撮像装置３００は、レンズ群などからなる光学部３０１、上述した単位画素１２０の各構成が採用される固体撮像素子（撮像デバイス）３０２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路３０３を備える。また、撮像装置３００は、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、および電源部３０８も備える。ＤＳＰ回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７および電源部３０８は、バスライン３０９を介して相互に接続されている。
光学部３０１は、被写体からの入射光（像光）を取り込んで固体撮像素子３０２の撮像面上に結像する。固体撮像素子３０２は、光学部３０１によって撮像面上に結像された入射光の光量を電気信号に変換して画素信号として出力する。この固体撮像素子３０２として、ＣＭＯＳイメージセンサ１００の固体撮像素子、即ちグローバル露光によって歪みのない撮像を実現できるとともに、RGBの画素ごとの漏れ込み信号抑圧比を抑制することができる固体撮像素子を用いることができる。
表示部３０５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像素子３０２で撮像された動画または静止画を表示する。記録部３０６は、固体撮像素子３０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
操作部３０７は、ユーザによる操作の下に、撮像装置３００が持つ様々な機能について操作指令を発する。電源部３０８は、ＤＳＰ回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６および操作部３０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、固体撮像素子３０２として、上述した実施の形態に係るＣＭＯＳイメージセンサ１００を用いることで、グローバル露光によって歪みのない撮像を実現できるとともに、RGBの画素ごとの漏れ込み信号抑圧比を抑制することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置３００においても、撮像画像の高画質化を図ることができる。
また、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本発明はＣＭＯＳイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム処理部を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。
また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
１００ ＣＭＯＳイメージセンサ， １１１ 画素アレイ部， １２０，１２０Ｂ，１２０Ｃ，１２０Ｄ，１２０Ｅ，１２０Ｆ 単位画素， １３２ Ｐ型ウェル層， １３４ Ｎ型埋め込み層， １２２ 第１転送ゲート， １３５ 埋め込みチャネル， １６０ 熱酸化膜， １６１ 絶縁膜， １６２ 遮光膜， １７１ 第１の酸化膜， １７２ 窒化膜， １７３ 第２の酸化膜， ３００ 撮像装置

Claims (9)

  1. 半導体基板内に形成された光電変換領域と、
    前記半導体基板内に形成され、前記光電変換領域で蓄積された電荷を読み出されるまで保持する電荷保持領域と、
    前記半導体基板上に形成され、前記光電変換領域によって変換された電荷を前記電荷保持領域に転送する転送ゲートと、
    前記転送ゲート及び前記光電変換領域の上面に形成される遮光膜と
    を備え、
    前記半導体基板と前記光電変換領域の上面に形成される前記遮光膜の間の厚みが、前記光電変換領域に入射する光の波長領域が長波長のものほど薄く形成されている
    固体撮像素子。
  2. 前記半導体基板と前記遮光膜の間の厚みが、Rの波長領域、Gの波長領域、Bの波長領域ごとに異なる
    請求項１に記載の固体撮像素子。
  3. 前記半導体基板と前記遮光膜の間の絶縁膜の厚みが、前記光の波長領域ごとに異なる
    請求項１に記載の固体撮像素子。
  4. 前記絶縁膜は窒化膜を第１の酸化膜と第２の酸化膜で挟んだ３層構造により構成され、前記第１の酸化膜と第２の酸化膜のいずれか一方の厚みが、前記光の波長領域ごとに異なる
    請求項３に記載の固体撮像素子。
  5. 入射する光を電荷に変換する光電変換領域と、前記光電変換領域で蓄積された電荷を読み出されるまで保持する電荷保持領域を半導体基板内に形成し、前記光電変換領域によって変換された電荷を前記電荷保持領域に転送する転送ゲートを、前記半導体基板上に形成する第１のステップと、
    前記半導体基板および前記転送ゲート上に、絶縁膜を形成する第２のステップと、
    前記光電変換領域上に形成された前記絶縁膜を前記光電変換領域に入射する光の波長領域が長波長のものほど薄くなるように加工する第３のステップと、
    前記転送ゲート及び前記光電変換領域の上面に遮光膜を形成する第４のステップと
    を含む固体撮像素子の製造方法。
  6. 前記絶縁膜は、窒化膜を第１の酸化膜と第２の酸化膜で挟んだ３層構造により構成され、
    前記第２のステップでは、前記第１の酸化膜または第２の酸化膜の一方をエッチングすることで、前記光の波長領域が長波長のものほど薄くなるように前記絶縁膜を形成する
    請求項５に記載の固体撮像素子の製造方法。
  7. 前記第２のステップにおいて、Rの波長領域、Gの波長領域、Bの波長領域ごとに異なるように前記絶縁膜を形成する
    請求項５に記載の固体撮像素子の製造方法。
  8. 前記第２のステップでは、前記光の波長領域ごとに異なるレジストマスクを使用する
    請求項７に記載の固体撮像素子の製造方法。
  9. 半導体基板内に形成された光電変換領域と、
    前記半導体基板内に形成され、前記光電変換領域で蓄積された電荷を読み出されるまで保持する電荷保持領域と、
    前記半導体基板上に形成され、前記光電変換領域によって変換された電荷を前記電荷保持領域に転送する転送ゲートと、
    前記転送ゲート及び前記光電変換領域の上面に形成される遮光膜と
    を備え、
    前記半導体基板と前記光電変換領域の上面に形成される前記遮光膜の間の厚みが、前記光電変換領域に入射する光の波長領域が長波長のものほど薄く形成されている固体撮像素子を有し、
    行列状に配置された複数行の単位画素が同時に前記電荷の蓄積を行い、
    前記転送ゲートにより転送された前記電荷を順次読み出す
    電子機器。
JP2010072498A 2010-03-26 2010-03-26 固体撮像素子およびその製造方法、並びに電子機器 Expired - Fee Related JP5651976B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010072498A JP5651976B2 (ja) 2010-03-26 2010-03-26 固体撮像素子およびその製造方法、並びに電子機器
US13/050,362 US8530945B2 (en) 2010-03-26 2011-03-17 Solid-state image pickup element, method of manufacturing the same, and electronic apparatus
CN201110070334.2A CN102201419B (zh) 2010-03-26 2011-03-18 固体摄像元件、其制造方法和电子装置
US13/972,351 US8901618B2 (en) 2010-03-26 2013-08-21 Solid-state image pickup element, method of manufacturing the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010072498A JP5651976B2 (ja) 2010-03-26 2010-03-26 固体撮像素子およびその製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
JP2011204992A JP2011204992A (ja) 2011-10-13
JP5651976B2 true JP5651976B2 (ja) 2015-01-14

Family

ID=44655408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010072498A Expired - Fee Related JP5651976B2 (ja) 2010-03-26 2010-03-26 固体撮像素子およびその製造方法、並びに電子機器

Country Status (3)

Country Link
US (2) US8530945B2 (ja)
JP (1) JP5651976B2 (ja)
CN (1) CN102201419B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5651976B2 (ja) 2010-03-26 2015-01-14 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
CN102683368B (zh) * 2012-03-20 2015-01-14 格科微电子（上海）有限公司 Cmos图像传感器及其制造方法
JP2014060519A (ja) * 2012-09-14 2014-04-03 Sony Corp 固体撮像素子及びその制御方法、並びに電子機器
JP2014063889A (ja) * 2012-09-21 2014-04-10 Sony Corp 固体撮像素子および方法、並びに、電子機器
JP5885634B2 (ja) 2012-10-02 2016-03-15 キヤノン株式会社 固体撮像装置、および撮像システム
CN104871315B (zh) * 2012-10-19 2018-07-13 株式会社尼康 固态摄像元件
US8816462B2 (en) * 2012-10-25 2014-08-26 Omnivision Technologies, Inc. Negatively charged layer to reduce image memory effect
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
WO2014080625A1 (ja) * 2012-11-22 2014-05-30 株式会社ニコン 撮像素子および撮像ユニット
JP6021613B2 (ja) * 2012-11-29 2016-11-09 キヤノン株式会社 撮像素子、撮像装置、および、撮像システム
CN109743514B (zh) * 2013-07-04 2022-01-28 株式会社尼康 摄像元件以及摄像装置
JP2015053411A (ja) * 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP6304738B2 (ja) * 2013-09-18 2018-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像方法、製造装置、製造方法、並びに電子機器
KR20150109559A (ko) * 2014-03-20 2015-10-02 주식회사 동부하이텍 씨모스 이미지 센서 및 그 제조 방법
FR3022397B1 (fr) * 2014-06-13 2018-03-23 New Imaging Technologies Cellule photoelectrique de type c-mos a transfert de charge, et capteur matriciel comprenant un ensemble de telles cellules
JP6808316B2 (ja) * 2015-12-04 2021-01-06 キヤノン株式会社 撮像装置、および、撮像システム
JP6794997B2 (ja) * 2016-01-21 2020-12-02 ソニー株式会社 撮像素子および電子機器
JP2017143189A (ja) * 2016-02-10 2017-08-17 ルネサスエレクトロニクス株式会社 固体撮像素子
JP6722044B2 (ja) 2016-05-27 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 処理装置、画像センサ、およびシステム
JP2018049855A (ja) * 2016-09-20 2018-03-29 セイコーエプソン株式会社 固体撮像装置及び電子機器
JP6743181B2 (ja) * 2016-12-15 2020-08-19 タワー パートナーズ セミコンダクター株式会社 固体撮像素子
JP7026336B2 (ja) 2017-06-06 2022-02-28 パナソニックＩｐマネジメント株式会社 撮像装置、および、カメラシステム
JP2019075441A (ja) 2017-10-13 2019-05-16 キヤノン株式会社 光電変換装置および機器
US10559614B2 (en) * 2018-03-09 2020-02-11 Semiconductor Components Industries, Llc Dual conversion gain circuitry with buried channels
JP2019169501A (ja) * 2018-03-22 2019-10-03 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
WO2020227880A1 (zh) * 2019-05-13 2020-11-19 深圳市汇顶科技股份有限公司 像素单元、像素单元的控制方法、图像传感器和终端

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170959A (ja) * 1987-01-08 1988-07-14 Matsushita Electronics Corp カラ−固体撮像装置
JPH07122721B2 (ja) * 1988-06-14 1995-12-25 沖電気工業株式会社 導波型光スイッチ
JPH03253076A (ja) * 1990-03-02 1991-11-12 Hitachi Ltd 固体撮像素子
JP2621773B2 (ja) * 1993-10-21 1997-06-18 日本電気株式会社 固体撮像素子の製造方法
US5492852A (en) * 1993-10-07 1996-02-20 Nec Corporation Method for fabricating a solid imaging device having improved smear and breakdown voltage characteristics
KR100508086B1 (ko) * 2002-09-11 2005-08-17 삼성전자주식회사 씨모스 이미지 센서 및 그 제조방법
US6949445B2 (en) * 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
US6897082B2 (en) * 2003-06-16 2005-05-24 Micron Technology, Inc. Method of forming well for CMOS imager
US6900484B2 (en) * 2003-07-30 2005-05-31 Micron Technology, Inc. Angled pinned photodiode for high quantum efficiency
JP2005175442A (ja) * 2003-11-20 2005-06-30 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
US7084000B2 (en) * 2003-12-16 2006-08-01 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and method for manufacturing the same
JP4333478B2 (ja) * 2004-05-27 2009-09-16 株式会社ニコン 撮像装置および画像処理プログラム
KR100688497B1 (ko) * 2004-06-28 2007-03-02 삼성전자주식회사 이미지 센서 및 그 제조방법
US7675096B2 (en) * 2005-03-30 2010-03-09 Fujifilm Corporation Solid-state image pickup element and method of producing the same
KR100660549B1 (ko) * 2005-07-13 2006-12-22 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2007157912A (ja) * 2005-12-02 2007-06-21 Nikon Corp 固体撮像装置
JP4710017B2 (ja) 2006-10-20 2011-06-29 国立大学法人静岡大学 Ｃｍｏｓイメージセンサ
KR100873275B1 (ko) * 2007-03-19 2008-12-11 매그나칩 반도체 유한회사 이미지센서의 제조 방법
JP2009021415A (ja) * 2007-07-12 2009-01-29 Panasonic Corp 固体撮像装置およびその製造方法
JP2009224980A (ja) * 2008-03-14 2009-10-01 Panasonic Corp 固体撮像装置及びその製造方法
KR101094308B1 (ko) * 2010-01-19 2011-12-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 제조 방법
JP5651976B2 (ja) * 2010-03-26 2015-01-14 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2012156334A (ja) * 2011-01-26 2012-08-16 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器

Also Published As

Publication number Publication date
CN102201419A (zh) 2011-09-28
JP2011204992A (ja) 2011-10-13
US8901618B2 (en) 2014-12-02
CN102201419B (zh) 2015-05-20
US8530945B2 (en) 2013-09-10
US20130341684A1 (en) 2013-12-26
US20110233707A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
JP5651976B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US11710753B2 (en) Solid-state imaging device and method of manufacturing the same, and imaging apparatus
JP5671830B2 (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP5641287B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
US8716719B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP5458690B2 (ja) 固体撮像装置およびカメラ
US8687101B2 (en) Solid-state imaging device and camera
TWI433308B (zh) 固態成像裝置及其製造方法、和電子設備
JP5282543B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2015053411A (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2011216673A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
US20200013825A1 (en) Imaging device and electronic device
JP2014192348A (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP2011029835A (ja) 固体撮像装置とその駆動方法、及び電子機器
JP2011204878A (ja) 固体撮像デバイスおよび電子機器
JPWO2013150832A1 (ja) 固体撮像装置及び電子機器
US11812170B2 (en) Solid-state imaging element and electronic device
WO2020095850A1 (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
JP2013033885A (ja) 固体撮像装置とその製造方法及び駆動方法、並びに電子機器
JP2005012007A (ja) 固体撮像素子、固体撮像装置及びカメラ
JP2013131516A (ja) 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
JP2011204991A (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2011009466A (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141103

LAPS Cancellation because of no payment of annual fees