JP5282543B2 - 固体撮像装置、固体撮像装置の駆動方法および撮像装置 - Google Patents

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関する。

通常、固体撮像装置は、最終的に画像信号として用いられる有効な画素の領域（以下、「有効画素領域」と記述する）の周囲に、黒基準信号を出力するための遮光された画素の領域（以下、「光学的黒画素領域」と記述する）を有している。

光学的黒画素領域を有する固体撮像装置の場合、光学的黒画素領域の遮光部と有効画素領域の開口部とで上層の遮光層のレイアウトが異なるため、有効画素領域の中心部と光学的黒画素領域との境界部分とで遮光層の上層の膜厚が異なる。遮光層の上層としては、例えば、パッシベーション膜、カラーフィルタ、レンズ材などが挙げられる。

そして、遮光層の上層の膜厚の違いが光学特性に影響を与えるために、有効画素領域の周縁部に光学的なムラが発生する。また、有効画素領域の開口部と光学的黒画素領域の遮光メタルの形状の違いにより、パッシベーション膜からシリコン界面への水素基の供給に差異が発生するため、界面準位の終端の程度が異なり、暗電流やランダムノイズのムラが発生する。

これらの問題を避けるために、従来は、光学的黒画素領域と有効画素領域の境界部分、即ち遮光層の上層の膜厚が異なる領域にダミー画素を配する一方、当該ダミー画素の信号を画像信号として使わないようにしている。また、ＣＣＤ(Charge Coupled Device)型固体撮像装置では、フレームインターライン方式の場合に限り、有効画素領域の上下のダミー画素の電荷を水平転送部外に排出し、転送周波数の増加を抑えるようにしている（例えば、特許文献１参照）。

特許第３３２１７８７号明細書

しかしながら、ダミー画素を配する構成を採ると、最終的に画像信号として用いられる有効画素数以上の信号を出力することになるため、フレームレートに対して駆動周波数を上げなくてはならなくなる。そのため、ノイズ、消費電力、回路面積等の面で不利となってしまう。

また、有効画素領域の上下のダミー画素の電荷については出力しないようにできても、有効画素領域の左右のダミー画素の電荷については出力しないようすることはできない。また、ダミー画素を配する技術は、フレームインターライン方式の場合に限られるので面積的に不利になる。

また、光学的なムラは、有効画素領域の全部の辺で発生する訳ではなく、ウェーハの外周側の辺で発生することが多い。これは、遮光層の上層の膜がスピンコーティングによって形成されるため、回転の外側が高くなる段差の場合に大きな影響を受けるからである。そのため、有効画素領域の全部の辺に対してダミー画素を配置する必要があるため、チップ面積の拡大につながる。

そこで、本発明は、フレームレートに対して駆動周波数を上げることなく、有効画素領域の周縁部での光学的なムラの発生を抑えることが可能な固体撮像装置、固体撮像装置の駆動方法および撮像装置を提供することを目的とする。

上記目的を達成するために、本発明は、光電変換素子と複数のトランジスタを含み、読み出しによって画像信号を出力する画素からなる有効画素領域と、読み出しによって黒基準信号を出力する、遮光された画素からなる光学的黒画素領域と、前記有効画素領域と前記光学的黒画素領域との間に設けられ、前記有効画素領域と同じ画素構造および遮光構造を有するダミー画素領域とを有する画素アレイ部を備える固体撮像装置の駆動に当たって、前記有効画素領域の垂直方向側の第１ダミー画素領域の各画素に対しては、前記複数のトランジスタの全てにパルスを出力しないように制御し、前記有効画素領域および前記光学的黒画素領域の各画素の信号については読み出す駆動を行い、当該読み出し駆動によって読み出し選択された画素のうち、前記有効画素領域の水平方向側の第２ダミー画素領域の各画素の信号については読み飛ばし、前記有効画素領域および前記光学的黒画素領域の各画素の信号については読み出す駆動を行い、前記第１ダミー画素領域と前記有効画素領域の各画素において前記光電変換素子とフローティングディフュージョン部と間に介在する転送トランジスタのゲート電圧について、当該第１ダミー画素領域の各画素の転送トランジスタにパルスが印加されていないときのゲート電圧を、前記有効画素領域の各画素の蓄積状態のときのゲート電圧よりも高く設定するようにする。

有効画素領域と光学的黒画素領域とを有する固体撮像装置において、有効画素領域と光学的黒画素領域との間は、遮光層の上層の膜厚の違いによって光学特性に影響が及ぶ部分となる。この光学特性に影響が及ぶ有効画素領域の光学的黒画素領域との境界部分に、有効画素領域と同じ遮光構造を有するダミー画素領域を設けることで、有効画素領域の周縁部での光学的なムラの発生を抑えることができる。また、ダミー画素領域の各画素の信号を選択せずに読み飛ばすことで、最終的に画像信号として用いられる有効画素数の信号だけを出力することになるために、フレームレートに対して駆動周波数を上げなくて済む。

本発明によれば、フレームレートに対して駆動周波数を上げることなく、有効画素領域の周縁部での光学的なムラの発生を抑えることができる。

以下、発明を実施するための最良の形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。

１．本発明が適用される固体撮像装置
１−１．システム構成
１−２．実施形態の特徴部分
１−３．実施例１
１−４．実施例２
２．変形例
３．適用例（撮像装置）

＜１．本発明が適用される固体撮像装置＞
［１−１．システム構成］
図１は、本発明が適用される固体撮像装置、例えばＸ−Ｙアドレス型固体撮像装置の一種であるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。

図１に示すように、本適用例に係るＣＭＯＳイメージセンサ１０は、半導体基板（チップ）１８上に形成された画素アレイ部１１と、当該画素アレイ部１１と同じ半導体基板１８上に集積された周辺回路部とを有する構成となっている。周辺回路部としては、例えば垂直駆動部１２、カラム処理部１３、水平駆動部１４およびシステム制御部１５が設けられている。

画素アレイ部１１には、入射する可視光をその光量に応じた電荷量に光電変換する光電変換素子を含む図示せぬ単位画素（以下、単に「画素」と記述する場合もある）が行列状に２次元配置されている。単位画素の具体的な構成については後述する。

画素アレイ部１１にはさらに、行列状の画素配列に対して行ごとに画素駆動線１６が図の左右方向（画素行の画素配列方向／水平方向）に沿って形成され、列ごとに垂直信号線１７が図の上下方向（画素列の画素配列方向／垂直方向）に沿って形成されている。図１では、画素駆動線１６について１本として示しているが、１本に限られるものではない。画素駆動線１６の一端は、垂直駆動部１２の各行に対応した出力端に接続されている。

垂直駆動部１２は、シフトレジスタやアドレスデコーダなどによって構成されている。ここでは、具体的な構成については図示を省略するが、垂直駆動部１２は、読出し走査系と掃出し走査系とを有する構成となっている。読出し走査系は、信号を読み出す単位画素について行単位で順に選択走査を行う。

一方、掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対し、その読出し走査よりもシャッタスピードの時間分だけ先行して当該読出し行の単位画素の光電変換素子から不要な電荷を掃き出す（リセットする）掃出し走査を行う。この掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。

読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。

垂直駆動部１２によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線１７の各々を通してカラム処理部１３に供給される。カラム処理部１３は、画素アレイ部１１の画素列ごとに、選択行の各画素２０から出力されるアナログの画素信号に対してあらかじめ定められた信号処理を行う。

カラム処理部１３での信号処理としては、例えばＣＤＳ(Correlated Double Sampling;相関二重サンプリング)処理が挙げられる。ＣＤＳ処理は、選択行の各画素から出力されるリセットレベルと信号レベルとを取り込み、これらレベルの差を取ることによって１行分の画素の信号を得るとともに、画素の固定パターンノイズを除去する処理である。カラム処理部１３に、アナログの画素信号をデジタル化するＡＤ変換機能を持たせる場合もある。すなわち、カラム処理部１３は、ノイズ除去機能およびＡＤ変換機能の少なくとも一方を有する。

水平駆動部１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１３の画素列に対応した回路部分を順番に選択走査する。この水平駆動部１４による選択走査により、カラム処理部１３で画素列ごとに信号処理された画素信号が順番に出力される。

システム制御部１５は、半導体基板１８の外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、本ＣＭＯＳイメージセンサ１０の内部情報などのデータを出力する。システム制御部１５はさらには、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部１２、カラム処理部１３および水平駆動部１４などの駆動制御を行う。

（単位画素の回路構成）
図２は、単位画素２０の回路構成の一例を示す回路図である。図２に示すように、本回路例に係る単位画素２０は、光電変換素子、例えばフォトダイオード２１と、例えば転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の４つのトランジスタとを有する構成となっている。

ここでは、４つのトランジスタ２２〜２５として、例えばＮチャネルのＭＯＳトランジスタを用いている。ただし、ここで例示した転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

この単位画素２０に対して、画素駆動線１６として、例えば、転送線１６１、リセット線１６２および選択線１６３の３本の駆動配線が同一画素行の各画素について共通に設けられている。これら転送線１６１、リセット線１６２および選択線１６３の各一端は、垂直駆動部１２の各画素行に対応した出力端に、画素行単位で接続されている。

フォトダイオード２１は、アノード電極が負側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換する。フォトダイオード２１のカソード電極は、転送トランジスタ２２を介して増幅トランジスタ２４のゲート電極と電気的に接続されている。増幅トランジスタ２４のゲート電極と電気的に繋がったノード２６をＦＤ（フローティングディフュージョン）部と呼ぶ。

転送トランジスタ２２は、フォトダイオード２１のカソード電極とＦＤ部２６との間に接続されている。転送トランジスタ２２のゲート電極には、高レベル（例えば、Ｖｄｄレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送パルスφＴＲＦが転送線１６１を介して与えられる。これにより、転送トランジスタ２２はオン状態となり、フォトダイオード２１で光電変換された光電荷をＦＤ部２６に転送する。

リセットトランジスタ２３は、ドレイン電極が画素電源Ｖｄｄに、ソース電極がＦＤ部２６にそれぞれ接続されている。リセットトランジスタ２３のゲート電極には、ＨｉｇｈアクティブのリセットパルスφＲＳＴがリセット線１６２を介して与えられる。これにより、リセットトランジスタ２３はオン状態となり、フォトダイオード２１からＦＤ部２６への信号電荷の転送に先立って、ＦＤ部２６の電荷を画素電源Ｖｄｄに捨てることによって当該ＦＤ部２６をリセットする。

増幅トランジスタ２４は、ゲート電極がＦＤ部２６に、ドレイン電極が画素電源Ｖｄｄにそれぞれ接続されている。そして、増幅トランジスタ２４は、リセットトランジスタ２３によってリセットした後のＦＤ部２６の電位をリセット信号（リセットレベル）Ｖｒｅｓｅｔとして出力する。増幅トランジスタ２４はさらに、転送トランジスタ２２によって信号電荷を転送した後のＦＤ部２６の電位を光蓄積信号（信号レベル）Ｖｓｉｇとして出力する。

選択トランジスタ２５は、例えば、ドレイン電極が増幅トランジスタ２４のソース電極に、ソース電極が垂直信号線１７にそれぞれ接続されている。選択トランジスタ２５のゲート電極には、Ｈｉｇｈアクティブの選択パルスφＳＥＬが選択線１６３を介して与えられる。これにより、選択トランジスタ２５はオン状態となり、単位画素２０を選択状態として増幅トランジスタ２４から出力される信号を垂直信号線１７に中継する。

なお、選択トランジスタ２５については、画素電源Ｖｄｄと増幅トランジスタ２４のドレインとの間に接続した回路構成を採ることも可能である。

また、単位画素２０としては、上記構成の４つのトランジスタからなる画素構成のものに限られるものではない。例えば、増幅トランジスタ２４と選択トランジスタ２５とを兼用した３つのトランジスタからなる画素構成のものなどであっても良く、その画素回路の構成は問わない。

［１−２．本実施形態の特徴部分］
上記構成のＣＭＯＳイメージセンサ１０等のＸ−Ｙアドレス型固体撮像装置は、前にも述べたように、最終的に画像信号として用いられる有効画素領域の周囲に、黒基準信号を出力するための遮光された光学的黒画素領域を有している。この光学的黒画素領域を有するＸ−Ｙアドレス型固体撮像装置において、本実施形態では、以下のような構成を採ることを特徴としている。

すなわち、光学的黒画素領域と有効画素領域との境界部分に、有効画素領域と同じ遮光構造のダミー画素（ダミー画素領域）を配する一方、当該ダミー画素の信号を走査の際に選択せずに読み飛ばして出力しないようにする駆動を行う。ダミー画素の信号を読み飛ばすための駆動は、Ｘ−Ｙアドレス型固体撮像装置であるが故に、垂直駆動部１２による垂直走査および水平駆動部１４による水平走査によって実現できる。

このように、光学的黒画素領域と有効画素領域との境界部分に有効画素領域と同じ遮光構造のダミー画素領域を配する一方、ダミー画素領域の各開口ダミー画素の信号を読み飛ばす駆動を行うことで、次のような作用効果を得ることができる。すなわち、遮光層の上層の膜厚の違いによって光学特性に影響が及ぶ有効画素領域の光学的黒画素領域との境界部分に、有効画素領域と同じ遮光構造のダミー画素領域を配することで、有効画素領域の周縁部での光学的なムラの発生を抑えることができる。

ここで、有効画素領域の中心部と光学的黒画素領域との境界部分とで遮光層の上層の膜厚に違いが生じるのは次の理由による。すなわち、前にも述べたように、光学的黒画素領域の遮光部と有効画素領域の開口部とで上層の遮光層のレイアウトが異なるために、有効画素領域の中心部と光学的黒画素領域との境界部分とで遮光層の上層の膜厚に違いが生じるのである。遮光層の上層としては、例えば、パッシベーション膜、カラーフィルタ、レンズ材などが挙げられる。

また、有効画素領域の上下左右のダミー画素領域の各開口ダミー画素の信号を選択せずに読み飛ばすことで、最終的に画像信号として用いられる有効画素数の信号だけを出力することになるために、フレームレートに対して駆動周波数を上げなくて済む。しかも、光学的黒画素領域と有効画素領域の境界部分にダミー画素を配することで、有効画素領域の開口部と光学的黒画素領域との遮光メタルの形状の違いに起因する界面準位による暗電流やランダムノイズのムラを抑えることができる。

以下に、ダミー画素領域の各開口ダミー画素の信号を走査の際に選択せずに読み飛ばして出力しない駆動を行うための具体的な実施例について説明する。

［１−３．実施例１］
図３は、実施例１に係るＣＭＯＳイメージセンサの構成の概略を示す平面図であり、図中、図１と同等部分には同一符号を付して示している。

本実施例１に係るＣＭＯＳイメージセンサ１０Ａにおいて、画素アレイ部１１は、最終的に画像信号として用いられる有効画素領域１１１と、当該有効画素領域１１１の外周部に設けられた黒基準信号を出力するための光学的黒画素領域１１２とを有している。有効画素領域１１１のサイズは、水平方向の画素数および垂直方向の画素数によってあらかじめ一定のサイズに定められている。

光学的黒画素領域１１２は、例えば、有効画素領域１１１の上下の光学的黒画素領域１１２ａ，１１２ｂと、有効画素領域１１１の左右の光学的黒画素領域１１２ｃ，１１２ｄとからなり、これら領域１１２ａ〜１１２ｄの全面が遮光メタルにより遮光されている。光学的黒画素領域１１２については、必ずしも有効画素領域１１１の上下左右の全てに設ける構成を採らなくてもよい。

画素アレイ部１１は有効画素領域１１１および光学的黒画素領域１１２に加えて、両領域１１１，１１２間に、上下左右の光学的黒画素領域１１２ａ〜１１２ｄに対応して設けられた上下左右のダミー画素領域１１３ａ〜１１３ｄを有している。光学的黒画素領域１１２が有効画素領域１１１の上下左右の全てに配されない場合には、ダミー画素領域１１３についても上下左右の全てに設けなくてもよい。ダミー画素領域１１３（１１３ａ〜１１３ｄ）の各ダミー画素は、基本的に、有効画素領域１１１の各画素と同じ開口した（即ち、遮光されていない）画素構造となっている。

このように、遮光層の上層の膜厚の違いによって光学特性に影響が及ぶ有効画素領域１１１の光学的黒画素領域１１２との境界部分に、ダミー画素領域１１３を設けることで、有効画素領域１１１の周縁部での光学的なムラの発生を抑えることができる。先述したように、ダミー画素領域１１３は、有効画素領域１１１と同じ遮光構造となっている。

ここで、有効画素領域１１１の光学的黒画素領域１１２との境界部分に光学的なムラが発生する原因の一つに、スピンコートによって塗布した膜を使うことが挙げられる。この場合、塗布膜がウェーハに放射状に塗られるので、ウェーハの外側に高い段差がある方向の辺で急峻な膜厚の傾きが出やすい傾向がある。したがって、図４に示すように、ウェーハの外側に当たる辺で光学的なムラが発生し易い。

このような場合、ダミー画素領域１１３の開口ダミー画素によって段差部の光学的なムラの発生を抑えるためには、各辺に対して同程度の数の開口ダミー画素を配置する必要がある。また、光学的なムラが発生し易い領域についてはある程度予測できる。この予想の下に、画素アレイ部１１上の光学的なムラが発生し易い領域を避けた領域において、あらかじめ定められたサイズの有効画素領域１１１を設定する。そして、有効画素領域１１１の外側に、あらかじめ定められた画素数（サイズ）のダミー画素領域１１３（１１３ａ〜１１３ｄ）を設定する。

図３の例では、有効画素領域１１１の左下隅の画素を走査開始画素（走査開始位置）とする。この走査開始画素のアドレス情報は、図１のシステム制御部１５内の格納部、例えばメモリにあらかじめ格納される。また、ダミー画素領域１１３ａ〜１１３ｄの各開口ダミー画素の信号を選択せずに読み飛ばすために、ダミー画素領域１１３ａ〜１１３ｄの開始画素および終了画素のアドレス情報も、システム制御部１５内のメモリにあらかじめ格納される。

システム制御部１５内のメモリにあらかじめ格納されるアドレス情報は、一度設定したら変更することができず、固定された情報となる。すなわち、有効画素領域１１１の走査開始位置（図中、×印の位置）と、ダミー画素領域１１３（１１３ａ〜１１３ｄ）の画素アレイ部１１上における位置およびサイズについては変更することができない固定的なものとなる。

なお、アドレス情報が固定であることから、垂直駆動部１２および水平駆動部１４をアドレスデコーダで構成する場合には、ダミー画素を読み飛ばすようにアドレスデコーダのタイミングパターンを作成しておくようにすることも可能である。これにより、アドレス情報を格納しておくメモリが不要になる。

ダミー画素領域１１３ａ〜１１３ｄの各開口ダミー画素の信号を画像信号として用いないようにするために、当該開口ダミー画素の信号を選択せずに読み飛ばす駆動は、垂直駆動部１２および水平駆動部１４によって実現される。垂直駆動部１２は、有効画素領域１１１の上下（垂直方向側）のダミー画素領域１１３ａ，１１３ｂの各開口ダミー画素の信号の読み飛ばし駆動を行う。また、水平駆動部１４は、有効画素領域１１１の左右（水平方向側）のダミー画素領域１１３ｃ，１１３ｄの各開口ダミー画素の信号の読み飛ばし駆動を行う。

図３において、下側のダミー画素領域１１３ｂの開始画素（開始行）アドレスをｖ１、終了画素アドレスをｖ２、上側のダミー画素領域１１３ａの開始画素アドレスをｖ３、終了画素アドレスをｖ４とする。これらのアドレス情報ｖ１〜ｖ４がシステム制御部１５内のメモリにあらかじめ格納されることになる。システム制御部１５は、これらアドレス情報ｖ１〜ｖ４を基に垂直駆動部１２による読み飛ばし制御を行う。

具体的には、有効画素領域１１１の上下のダミー画素領域１１３ａ，１１３ｂに属する画素行に対して、垂直駆動部１２から転送パルスφＴＲＦ、リセットパルスφＲＳＴおよび選択パルスφＳＥＬを出力しないように制御する。この制御により、ダミー画素領域１１３ａ，１１３ｂの各開口ダミー画素の信号を読み飛ばして出力しないようにすることができる。

また、図３において、左側のダミー画素領域１１３ｃの開始画素（開始列）アドレスをｈ１、終了画素アドレスをｈ２、右側のダミー画素領域１１３ｄの開始画素アドレスをｈ３、終了画素アドレスをｈ４とする。これらのアドレス情報ｈ１〜ｈ４がシステム制御部１５内のメモリにあらかじめ格納されることになる。システム制御部１５は、これらアドレス情報ｈ１〜ｈ４を基に水平駆動部１４による読み飛ばし制御を行う。

水平駆動部１４による読み飛ばし制御は次のようにして行われる。すなわち、画素アレイ部１１から行単位で読み出され、カラム処理部１３に一時的に保持される１行分の画素信号を、水平駆動部１４によって選択する際に、左右のダミー画素領域１１３ｃ，１１３ｄの各開口ダミー画素の信号については飛ばすように走査すればよい。

図５に、カラム処理部１３の出力部分の回路構成の一例を示す。カラム処理部１３の出力部分には、画素列に対応して設けられたデータ保持部１３１−１，１３１−２，…と、データ保持部１３１−１，１３１−２，…の各出力端と信号出力線１９との間に設けられた水平選択スイッチ１３２−１，１３２−２，…とが設けられる。そして、画素アレイ部１１から読み出される１行分の画素の信号がデータ保持部１３１−１，１３１−２，…に一時的に保持される。

データ保持部１３１−１，１３１−２，…に保持された画素信号は、水平駆動部１４から順に出力される水平走査パルスφＨ１，φＨ２，…に応答して水平選択スイッチ１３２−１，１３２−２，…が順にオン状態になることによって信号出力線１９に出力される。この水平走査の際に、システム制御部１５は、左右のダミー画素領域１１３ｃ，１１３ｄに属する画素列に対して水平駆動部１４から水平走査パルスφＨを出力しないように制御する。この制御により、ダミー画素領域１１３ｃ，１１３ｄの各開口ダミー画素の信号を読み飛ばして出力しないようにすることができる。

ここでは、カラム処理部１３の出力部分にデータ保持部１３１−１，１３１−２，…を設け、これらデータ保持部１３１−１，１３１−２，…に１行分の画素信号を一時的に保持するとしたが、これは一例に過ぎない。

カラム処理部１３がＣＤＳ回路やＡＤ変換器など、画素信号を一時的に保持可能な回路部分を有する場合には、当該回路部分をデータ保持部１３１−１，１３１−２，…として兼用することも可能である。

図６に、ＣＤＳ回路の回路構成の一例を示す。図６において、図５と同等部分には同一符号を付して示している。本例に係るＣＤＳ回路１３３は、２つのコンデンサ１３３１，１３３２、サンプリングトランジスタ１３３３およびクランプトランジスタ１３３４を有し、垂直信号線１７ごとに１つずつ配置されている。

コンデンサ１３３１は、一端が垂直信号線１７に接続されている。サンプリングトランジスタ１３３３は、ドレイン電極がコンデンサ１３３１の他端に接続されており、ゲート電極に制御線１３３６を通してサンプリングパルスφＳＰが与えられる。コンデンサ１３３２は、一端がサンプリングトランジスタ１３３３のソース電極に接続され、他端がグランドに接続されている。

クランプトランジスタ１３３４は、ソース電極がサンプリングトランジスタ１０３のソース電極に接続されており、ドレイン電極にクランプ電圧Ｖｃｌｐが印加され、ゲート電極に制御線１３３７を通してクランプパルスφＣＬＰが与えられる。ここで、サンプリングトランジスタ１３３３のソース電極、コンデンサ１３３２の一端およびクランプトランジスタ１３３４のソース電極が共通に接続されたノードをノードＮと呼ぶ。

ＣＤＳ回路１３３の出力側には、先述した水平選択スイッチ１３２が配置されている。すなわち、水平選択スイッチ１３２は、ドレイン電極がＣＤＳ回路１３３の出力端、即ちノードＮに接続され、ソース電極が信号出力線１９に接続されている。そして、水平選択スイッチ１３２のゲート電極には、水平駆動部１４から水平走査に同期して順次出力される水平選択パルスφＨ（φＨ１，φＨ２，…）が与えられる。

上記構成のＣＤＳ回路１３３においては、コンデンサ１３３２に画素信号を一時的に保持することができる。したがって、ＣＤＳ回路１３３をデータ保持部１３１−１，１３１−２，…として兼用することができる。これにより、データ保持部１３１−１，１３１−２，…を専用に設ける必要がないために、ＣＤＳ回路１３３の回路規模、ひいてはカラム処理部１３の回路規模を、データ保持部１３１−１，１３１−２，…を設ける場合に比べて小さくできる。

また、画素信号を読み飛ばす左右のダミー画素領域１１３ｃ，１１３ｄに属する画素列ｉに対応するＣＤＳ回路１３３ｉについては、画素信号を読み出さない訳であるから、当該ＣＤＳ回路１３３ｉの回路動作を停止する構成を採ることも可能である。これにより、ダミー画素領域１１３ｃ，１１３ｄに属する画素列ｉに対応するＣＤＳ回路１３３ｉの回路動作を停止しない場合に比べて、カラム処理部１３の低消費電力化、ひいては本ＣＭＯＳイメージセンサ１０Ａの低消費電力化を図ることができる。

上述したように、光学的黒画素領域１１２ａ〜１１２ｄと有効画素領域１１１の境界部分にダミー画素領域１１３ａ〜１１３ｄを配する一方、開口ダミー画素の信号を読み飛ばす駆動を行うことで、次のような作用効果を得ることができる。すなわち、遮光層の上層の膜厚の違いによって光学特性に影響が及ぶ有効画素領域１１１の光学的黒画素領域１１２ａ〜１１２ｄとの境界部分にダミー画素領域１１３ａ〜１１３ｄを配することで、有効画素領域１１１の周縁部での光学的なムラの発生を抑えることができる。

また、上下左右のダミー画素領域１１３ａ〜１１３ｄの各開口ダミー画素の信号を選択せずに読み飛ばすことで、フレームレートに対して駆動周波数を上げなくて済む。すなわち、本ＣＭＯＳイメージセンサ１０Ａからは開口ダミー画素の信号は出力されず、最終的に出力される画素信号は画像信号として用いられる有効画素数の信号だけとなるために、フレームレートに対して駆動周波数を上げなくて済む。

しかも、ダミー画素領域１１３ａ〜１１３ｄを設けることで、有効画素領域１１１の開口部と光学的黒画素領域１１２ａ〜１１２ｄの遮光メタルの形状の違いに起因する界面準位による暗電流やランダムノイズのムラを抑えることができる。これは、光学的黒画素領域１１２ａ〜１１２ｄと有効画素領域１１１との境界部分に設けられるダミー画素領域１１３ａ〜１１３ｄが有効画素領域１１１と同じ遮光構造であることによる。

以上では、有効画素領域１１１の各有効画素の信号を読み出し、ダミー画素領域１１３ａ〜１１３ｄの各開口ダミー画素の信号を読み出す場合について述べたが、光学的黒画素領域１１２ａ〜１１２ｄの各遮光された画素の信号も有効画素と同様に読み出される。この光学的黒画素領域１１２ａ〜１１２ｄの各遮光された画素の信号は、画像信号（映像信号）の黒基準信号として用いられる。

（ブルーミング対策）
ところで、ダミー画素領域１１３（１１３ａ〜１１３ｄ）の各開口ダミー画素に強い光が入射すると、当該ダミー画素から電荷が溢れる。そして、開口ダミー画素から溢れた過剰電荷（余剰電荷）が隣接画素に流れ込むことによってブルーミングを引き起こされ、有効画素領域１１１の有効画素に悪影響が及ぶ。

ここで、本実施例１に係るＣＭＯＳイメージセンサ１０Ａでは、ダミー画素領域１１３ａ〜１１３ｄの位置が、あらかじめ決められた位置に固定である。このように、ダミー画素領域１１３ａ〜１１３ｄの位置が固定の場合には、単位画素２０の画素構造に工夫を加えることにより、開口ダミー画素からの有効画素に対するブルーミングの影響を抑えることができる。

図７は、単位画素２０の断面構造の一例を示す断面図であり、図中、図２と同等部分には同一符号を付して示している。

図７において、フォトダイオード２１は、Ｎ型半導体基板３１上のＰウェル３２と当該Ｐウェル３２内に形成されたＮ型層３３とのＰＮ接合によって形成されており、Ｎ型層３３の基板表面側にＰ型層、即ち正孔蓄積層３４を有する構成となっている。なお、フォトダイオード２１の下方には、Ｐウェル３２に比べて不純物濃度が薄いセンサＰウェル３９が形成されている。

転送トランジスタ２２は、ＦＤ部２６となるＮ型層３５をドレイン領域とし、フォトダイオード２１のＮ型層３３とＮ型層３５との間のチャネル上方に絶縁膜（図示せず）を介してゲート電極３６が形成された構成となっている。リセットトランジスタ２３は、Ｎ型層３７をドレイン領域とし、ＦＤ部２６のＮ型層３５とＮ型層３７との間のチャネル上方に絶縁膜（図示せず）を介してゲート電極３８が形成された構成となっている。

上記構成の単位画素２０の画素構造において、ブルーミング対策として次のような手法を採ることで、ダミー画素領域１１３ａ〜１１３ｄの各開口ダミー画素からの有効画素に対するブルーミングの影響を抑えることができる。

第１の手法として、転送トランジスタ２２のゲート長を変更する。具体的には、ゲート電極３６の配線幅（図の左右方向の幅）を、ブルーミング対策を施す前の配線幅よりも狭くすることで転送ゲート長を短くする。転送ゲート長が短くなることで、ＦＤ部２６となるＮ型層３５の位置がフォトダイオード２１側に近くなるために、フォトダイオード２１からＦＤ部２６に至るいわゆる横型のオーバーフローパスが形成される。これにより、ダミー画素領域１１３ａ，１１３ｂの開口ダミー画素から溢れた電荷が横型のオーバーフローパスを経由してＦＤ部２６へ流れ込むために、開口ダミー画素からの有効画素に対するブルーミングの影響を抑えることができる。

第２の手法として、フォトダイオード２１の下方の不純物プロファイル（ポテンシャルプロファイル）を変更する。具体的には、フォトダイオード２１の下方のセンサＰウェル３８の不純物濃度を変更前の濃度よりも薄くするか、またはセンサＰウェル３８を省略するようにする。フォトダイオード２１の下方の不純物プロファイルを変更することで、フォトダイオード２１からＮ型半導体基板３１に至るいわゆる縦型のオーバーフローパスが形成される。これにより、ダミー画素領域１１３ａ，１１３ｂの開口ダミー画素から溢れた電荷が縦型のオーバーフローパスを経由して半導体基板３１へ流れ込むために、開口ダミー画素からの有効画素に対するブルーミングの影響を抑えることができる。

単位画素２０の画素構造に工夫を加える上記第１，第２の手法は、有効画素領域１１１の上下左右のダミー画素領域１１３ａ〜１１３ｄの位置が固定的に決められているが故に採用することができる手法である。

［１−４．実施例２］
図８は、実施例２に係るＣＭＯＳイメージセンサの構成の概略を示す平面図であり、図中、図３と同等部分には同一符号を付して示している。

実施例１に係るＣＭＯＳイメージセンサ１０Ａでは、有効画素領域１１１の位置および当該有効画素領域１１１の上下左右のダミー画素領域１１３ａ〜１１３ｄの位置が固定的に決められる構成となっていた。ここに、固定的に決められる、ということは、位置が決められた後にその位置を変更できないことを意味する。したがって、有効画素領域１１１の走査開始位置（左下隅の画素位置）のアドレス情報も固定となっている。

これに対して、本実施例２に係るＣＭＯＳイメージセンサ１０Ｂは、有効画素領域１１１の位置および当該有効画素領域１１１の上下のダミー画素領域１１３ａ〜１１３ｄの位置を任意に設定可能な構成を採っている。有効画素領域１１１の位置およびダミー画素領域１１３ａ〜１１３ｄの位置を任意に設定できるということは、有効画素領域１１１の走査開始位置（図中、×印の位置）のアドレス情報が可変となっている。ただし、水平方向の画素数および垂直方向の画素数によって決まる有効画素領域１１１のサイズは、実施例１の場合と同様に一定である。

そして、有効画素領域１１１の周縁部での光学的なムラの発生を抑えるためのダミー画素領域１１３ａ〜１１３ｄの位置およびサイズは次のようにして設定される。ここに、ダミー画素領域１１３ａ〜１１３ｄの位置は、画素アレイ部１１上における絶対的な位置である。また、ダミー画素領域１１３ａ〜１１３ｄのサイズは、水平方向の画素数および垂直方向の画素数によって決まる。

ダミー画素領域１１３ａ〜１１３ｄは、有効画素領域１１１と同じ遮光構造になっている。そして、ダミー画素領域１１３ａ〜１１３ｄの画素は、開口している有効画素領域１１１の画素と基本的に同一構造を有している。これにより、画素アレイ部１１の製造が容易になる。ただし、ダミー画素は、有効画素領域１１１の画素の連続性を崩さないこととする。すなわち、有効画素領域１１１の画素と同じ構造の概念には、射出瞳距離の短い場合にオンチップレンズ等の位置をシフト（瞳補正）してシェーディング特性を改善している画素構造の場合も含むものとする。

ダミー画素領域１１３ａ〜１１３ｄのサイズ（ダミー画素領域１１３ａ〜１１３ｄの開口ダミー画素の数）は、本ＣＭＯＳイメージセンサ１０Ｂの検査段階で行われる、仕様を満たしているか否かの測定結果を基に決定される。仕様を満たしているか否かの測定は、例えば、一定の強さの光を照射したときの各画素の信号レベルが規定レベルの範囲内にあるか否かをチェックすることによって行われる。この測定により、光学的黒画素領域１１２ａ〜１１２ｄを除く全領域において、信号レベルが規定レベルの範囲内にある画素領域が、あらかじめ定められたサイズの有効画素領域１１１として設定される。

そして、有効画素領域１１１と光学的黒画素領域１１２ａ〜１１２ｄとの間の残りの領域がダミー画素領域１１３ａ〜１１３ｄとして設定される。したがって、例えば光学的黒画素領域１１２ａ〜１１２ｄの各サイズが等しいと仮定した場合、有効画素領域１１１の中心が画素アレイ部１１の中心と一致するときに、ダミー画素領域１１３ａ〜１１３ｄの各サイズが等しくなる。一方、有効画素領域１１１の中心が画素アレイ部１１の中心からずれて有効画素領域１１１の位置が設定されたときは、有効画素領域１１１の位置に応じてダミー画素領域１１３ａ〜１１３ｄの各サイズが異なることになる。

このようにして先ず有効画素領域１１１の画素アレイ部１１上における位置が決まることで、有効画素領域１１１の走査開始位置が決まる。そして、当該走査開始位置のアドレス情報は、図１のシステム制御部１５内の格納部、例えばレジスタに例えば外部からの通信によって格納される。すなわち、システム制御部１５内のレジスタに格納される走査開始位置のアドレス情報については、外部からの通信によって任意に設定・変更可能となっている。

また、有効画素領域１１１の画素アレイ部１１上における位置が決まることで、ダミー画素領域１１３ａ〜１１３ｄの位置およびサイズが決まる。そして、ダミー画素領域１１３ａ〜１１３ｄの各開口ダミー画素の信号を選択せずに読み飛ばすために、ダミー画素領域１１３ａ〜１１３ｄの開始画素および終了画素のアドレス情報も、システム制御部１５内のレジスタに例えば外部からの通信によって格納される。すなわち、システム制御部１５内のレジスタに格納されるダミー画素領域１１３ａ〜１１３ｄのアドレス情報についても、外部からの通信によって任意に設定・変更可能となっている。

ダミー画素領域１１３ａ〜１１３ｄの各開口ダミー画素の信号を画像信号として用いないようにするために、当該開口ダミー画素の信号を選択せずに読み飛ばす駆動は、実施例１の場合と同様に、垂直駆動部１２および水平駆動部１４によって実現される。垂直駆動部１２は、有効画素領域１１１の上下のダミー画素領域１１３ａ，１１３ｂの各開口ダミー画素の信号の読み飛ばし駆動を行う。水平駆動部１４は、有効画素領域１１１の左右のダミー画素領域１１３ｃ，１１３ｄの各開口ダミー画素の信号の読み飛ばし駆動を行う。

図８において、下側のダミー画素領域１１３ｂの開始画素（開始行）アドレスをｖ１、終了画素アドレスをｖ２、上側のダミー画素領域１１３ａの開始画素アドレスをｖ３、終了画素アドレスをｖ４とする。これらのアドレス情報ｖ１〜ｖ４がシステム制御部１５内のメモリにあらかじめ格納されることになる。システム制御部１５は、これらアドレス情報ｖ１〜ｖ４を基に垂直駆動部１２による読み飛ばし制御を行う。その具体的な読み飛ばし制御については、実施例１で述べた通りである。

また、図８において、左側のダミー画素領域１１３ｃの開始画素（開始列）アドレスをｈ１、終了画素アドレスをｈ２、右側のダミー画素領域１１３ｄの開始画素アドレスをｈ３、終了画素アドレスをｈ４とする。これらのアドレス情報ｈ１〜ｈ４がシステム制御部１５内のメモリにあらかじめ格納されることになる。システム制御部１５は、これらアドレス情報ｈ１〜ｈ４を基に水平駆動部１４による読み飛ばし制御を行う。その具体的な読み飛ばし制御については、実施例１で述べた通りである。

上述したように、光学的黒画素領域１１２ａ〜１１２ｄと有効画素領域１１１の境界部分にダミー画素領域１１３ａ〜１１３ｄを配する一方、開口ダミー画素の信号を読み飛ばす駆動を行うことで、実施例１の場合と同様の作用効果を得ることができる。すなわち、フレームレートに対して駆動周波数を上げることなく、有効画素領域１１１の周縁部での光学的なムラの発生を抑えることができるとともに、界面準位による暗電流やランダムノイズのムラを抑えることができる。

本実施例２の場合、実施例１の作用効果に加えて、次のような作用効果を得ることもできる。すなわち、有効画素領域１１１の画素アレイ部１１上における位置を任意に設定可能であることで、光学的なムラだけでなく、画素として機能しない他の固定欠陥を持つ画素を避けて有効画素領域１１１の位置を設定することができるために、ＣＭＯＳイメージセンサの歩留まりの向上を図ることができる。

因みに、実施例１の場合のように、有効画素領域１１１の画素アレイ部１１上における位置が固定的に決められる場合には、有効画素領域１１１内に固定欠陥を持つ画素が存在するとそのＣＭＯＳイメージセンサを破棄せざるを得ないために、ＣＭＯＳイメージセンサの歩留まりが低下することになる。

また、ＣＭＯＳイメージセンサ１０Ｂに搭載されたシステム制御部１５内のレジスタに格納される走査開始位置のアドレス情報を、外部からの通信によって任意に設定・変更可能となっていることで、次のような作用効果を得ることもできる。すなわち、パッケージへのダイボンドの際またはオンチップレンズの位置を決める際に、光学的な位置の調整を容易にすることが可能になる。

（ブルーミング対策）
本実施例２の場合は、有効画素領域１１１の画素アレイ部１１上における位置を任意に設定可能な構成を採っていることで、実施例１の場合のように、単位画素２０の画素構造に工夫を加えることによってブルーミング対策を施すことができない。そこで、本実施例２は、ブルーミング対策として次のような手法を採るものとする。

有効画素領域１１１の左右のダミー画素領域１１３ｃ，１１３ｄの開口ダミー画素に関しては、転送パルスφＴＲＦ、リセットパルスφＲＳＴおよび選択パルスφＳＥＬが有効画素と同等に与えられるので、有効画素と同等の電子シャッタを切るようにする。これにより、ダミー画素領域１１３ｃ，１１３ｄの開口ダミー画素から電荷が溢れるのを防ぐことができるために、開口ダミー画素からの有効画素に対するブルーミングの影響を抑えることができる。

一方、有効画素領域１１１の上下のダミー画素領域１１３ａ，１１３ｂの開口ダミー画素に関しては、転送パルスφＴＲＦとして有効画素領域１１１の各画素行の蓄積状態（露光状態）のときよりも高い電圧値を与えるようにする。すなわち、フォトダイオード２１とＦＤ部２６との間に転送ゲート（転送トランジスタ２２）のゲート電圧を、有効画素の蓄積状態のときのゲート電圧よりも高く設定する。

これにより、図２において、転送トランジスタ２２のゲート下のポテンシャルが有効画素領域１１１の各画素行の蓄積状態のときよりも深くなることで、フォトダイオード２１からＦＤ部２６へ至るオーバーフローパスが形成される。その結果、ダミー画素領域１１３ａ，１１３ｂの開口ダミー画素から溢れた電荷がオーバーフローパスを経由してＦＤ部２６へ流れ込むために、開口ダミー画素からの有効画素に対するブルーミングの影響を抑えることができる。

なお、このブルーミング対策の手法は、有効画素領域１１１の画素アレイ部１１上における位置を固定とした構成を採る実施例１に係るＣＭＯＳイメージセンサ１０Ａに対しても適用可能である。

また、上記実施例１，２において、有効画素領域１１１の画素としては、必ずしも有効画素領域１１１内の有効画素に限られるものではない。一例として、カラーフィルタを有するカラー表示対応のＣＭＯＳイメージセンサにおいて、エッジ強調、輪郭補正等の色処理を行う際に、有効画素領域１１１の端部の有効画素に近い、ダミー画素領域１１３内の同色のダミー画素の信号を用いる場合がある。このような場合には、ダミー画素領域１１３内の同色のダミー画素も有効画素領域１１１の画素に含まれるものとする。

＜２．変形例＞
上記実施形態では、可視光の光量に応じた電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、ＣＭＯＳイメージセンサへの適用に限られるものではない。また、本発明は、画素アレイ部の各画素を行単位で順に走査して選択行の各画素から信号を読み出す固体撮像装置に限らず、画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置にも適用可能である。

なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。

＜３．適用例＞
［撮像装置］
図９は、本発明に係る撮像装置の構成の一例を示すブロック図である。図９に示すように、本発明に係る撮像装置１００は、レンズ群１０１等を含む光学系、撮像素子１０２、カメラ信号処理回路であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８がバスライン１０９を介して相互に接続された構成となっている。

レンズ群１０１は、被写体からの入射光（像光）を取り込んで撮像素子１０２の撮像面上に結像する。撮像素子１０２は、レンズ群１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１０２として、先述した実施例１〜３に係るカラム処理部を有するＣＭＯＳイメージセンサが用いられる。

表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像素子１０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。

操作系１０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６および操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

本発明が適用されるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。 単位画素の回路構成の一例を示す回路図である。 実施例１に係るＣＭＯＳイメージセンサの構成の概略を示す平面図である。 スピンコート時の光学的なムラの発生の説明図である。 カラム処理部の出力部分の回路構成の一例を示す回路図である。 ＣＤＳ回路の回路構成の一例を示す回路図である。 単位画素の断面構造の一例を示す断面図である。 実施例２に係るＣＭＯＳイメージセンサの構成の概略を示す平面図である。 本発明に係る撮像装置の構成の一例を示すブロック図である。

符号の説明

１０，１０Ａ，１０Ｂ…ＣＭＯＳイメージセンサ、１１…画素アレイ部、１２…垂直駆動部、１３…カラム処理部、１４…水平駆動部、１５…システム制御部、１６…画素駆動線、１７…垂直信号線、１８…半導体基板（チップ）、２０…単位画素、２１…フォトダイオード、２２…転送トランジスタ、２３…リセットトランジスタ、２４…増幅トランジスタ、２５…選択トランジスタ、２６…ＦＤ（フローティングディフュージョン）部、１１１…有効画素領域、１１２（１１２ａ〜１１２ｄ）…光学的黒画素領域、１１３（１１３ａ〜１１３ｄ）…ダミー画素領域

Claims (9)

1. 光電変換素子と複数のトランジスタを含み、読み出しによって画像信号を出力する画素からなる有効画素領域と、読み出しによって黒基準信号を出力する、遮光された画素からなる光学的黒画素領域と、前記有効画素領域と前記光学的黒画素領域との間に設けられ、前記有効画素領域と同じ画素構造および遮光構造を有するダミー画素領域とを有する画素アレイ部と、
   前記有効画素領域の垂直方向側の第１ダミー画素領域の各画素に対しては、前記複数のトランジスタの全てにパルスを出力しないように制御し、前記有効画素領域および前記光学的黒画素領域の各画素の信号については読み出す駆動を行う垂直駆動部と、
   前記垂直駆動部による駆動によって読み出し選択された画素のうち、前記有効画素領域の水平方向側の第２ダミー画素領域の各画素の信号については読み飛ばし、前記有効画素領域および前記光学的黒画素領域の各画素の信号については読み出す駆動を行う水平駆動部と、
   を備え、
   前記垂直駆動部は、前記第１ダミー画素領域と前記有効画素領域の各画素において前記光電変換素子とフローティングディフュージョン部と間に介在する転送トランジスタのゲート電圧について、当該第１ダミー画素領域の各画素の転送トランジスタにパルスが印加されていないときのゲート電圧を、前記有効画素領域の各画素の蓄積状態のときのゲート電圧よりも高く設定する、
   固体撮像装置。
2. 前記垂直駆動部による駆動によって読み出し選択された画素の信号を一時的に保持するカラム処理部を有し、
   前記水平駆動部は、前記カラム処理部に保持された画素の信号のうち、前記第２ダミー画素領域の各画素の信号を外部に出力しない、
   請求項１記載の固体撮像装置。
3. 前記カラム処理部において、前記有効画素領域の水平方向側の前記ダミー画素領域の各画素の信号を保持する回路部分についてはその動作を停止する、
   請求項２記載の固体撮像装置。
4. 前記カラム処理部は、画素信号に含まれるノイズ成分を除去するノイズ除去機能および当該画素信号をデジタル化するＡＤ変換機能の少なくとも一方を有する、
   請求項３記載の固体撮像装置。
5. 前記画素アレイ部上における前記有効画素領域の位置および前記第１および第２ダミー画素領域の位置が固定である、
   請求項１から４の何れか一項に記載の固体撮像装置。
6. 前記第１および第２ダミー画素領域の各画素は、前記光電変換素子で発生した余剰電荷を基板またはフローティングディフュージョン部に捨てるオーバーフローパスを有している、
   請求項５記載の固体撮像装置。
7. 前記画素アレイ部上における前記有効画素領域の位置および前記第１および第２ダミー画素領域の位置が可変である、
   請求項１から４の何れか一項に記載の固体撮像装置。
8. 光電変換素子と複数のトランジスタを含み、読み出しによって画像信号を出力する画素からなる有効画素領域と、読み出しによって黒基準信号を出力する、遮光された画素からなる光学的黒画素領域と、前記有効画素領域と前記光学的黒画素領域との間に設けられ、前記有効画素領域と同じ画素構造および遮光構造を有するダミー画素領域とを有する画素アレイ部を備える固体撮像装置の駆動に当たって、
   前記有効画素領域の垂直方向側の第１ダミー画素領域の各画素に対しては、前記複数のトランジスタの全てにパルスを出力しないように制御し、前記有効画素領域および前記光学的黒画素領域の各画素の信号については読み出す駆動を行い、
   当該読み出し駆動によって読み出し選択された画素のうち、前記有効画素領域の水平方向側の第２ダミー画素領域の各画素の信号については読み飛ばし、前記有効画素領域および前記光学的黒画素領域の各画素の信号については読み出す駆動を行い、
   前記第１ダミー画素領域と前記有効画素領域の各画素において前記光電変換素子とフローティングディフュージョン部と間に介在する転送トランジスタのゲート電圧について、当該第１ダミー画素領域の各画素の転送トランジスタにパルスが印加されていないときのゲート電圧を、前記有効画素領域の各画素の蓄積状態のときのゲート電圧よりも高く設定する、
   固体撮像装置の駆動方法。
9. 固体撮像装置を有し、
   前記固体撮像装置は、
   光電変換素子と複数のトランジスタを含み、読み出しによって画像信号を出力する画素からなる有効画素領域と、読み出しによって黒基準信号を出力する、遮光された画素からなる光学的黒画素領域と、前記有効画素領域と前記光学的黒画素領域との間に設けられ、前記有効画素領域と同じ画素構造および遮光構造を有するダミー画素領域とを有する画素アレイ部と、
   前記有効画素領域の垂直方向側の第１ダミー画素領域の各画素に対しては、前記複数のトランジスタの全てにパルスを出力しないように制御し、前記有効画素領域および前記光学的黒画素領域の各画素の信号については読み出す駆動を行う垂直駆動部と、
   前記垂直駆動部による駆動によって読み出し選択された画素のうち、前記有効画素領域の水平方向側の第２ダミー画素領域の各画素の信号については読み飛ばし、前記有効画素領域および前記光学的黒画素領域の各画素の信号については読み出す駆動を行う水平駆動部と、
   を備え、
   前記垂直駆動部は、前記第１ダミー画素領域と前記有効画素領域の各画素において前記光電変換素子とフローティングディフュージョン部と間に介在する転送トランジスタのゲート電圧について、当該第１ダミー画素領域の各画素の転送トランジスタにパルスが印加されていないときのゲート電圧を、前記有効画素領域の各画素の蓄積状態のときのゲート電圧よりも高く設定する、
   固体撮像装置を用いた撮像装置。

Images