CN108780257B - 液晶显示装置和电子设备 - Google Patents

液晶显示装置和电子设备 Download PDF

Info

Publication number
CN108780257B
CN108780257B CN201780018743.3A CN201780018743A CN108780257B CN 108780257 B CN108780257 B CN 108780257B CN 201780018743 A CN201780018743 A CN 201780018743A CN 108780257 B CN108780257 B CN 108780257B
Authority
CN
China
Prior art keywords
pixel
liquid crystal
drain region
effective
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201780018743.3A
Other languages
English (en)
Other versions
CN108780257A (zh
Inventor
津野仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN108780257A publication Critical patent/CN108780257A/zh
Application granted granted Critical
Publication of CN108780257B publication Critical patent/CN108780257B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供解决有关液晶显示装置老化的问题的最佳方式。根据本公开内容的液晶显示装置包括：有效像素部分(21)，其中布置了对显示有贡献的有效像素；虚拟像素部分(22)，设置为与有效像素部分(21)相邻并且其中布置了对显示没有贡献的虚拟像素；以及像素驱动单元，通过使以有关参考电压的恒定频率施加于液晶(70)的电压反向驱动有效像素部分(21)中的每个有效像素和虚拟像素部分(22)中的每个虚拟像素。有效像素和虚拟像素均包括像素晶体管(11)和保持电容(13)。虚拟像素部分中的保持特性相对于参考电压的像素电位的保持特性比有效像素部分中的保持特性更不对称。

Description

液晶显示装置和电子设备
技术领域
本公开内容涉及液晶显示装置和电子设备。
背景技术
在液晶显示装置中，来自液晶、密封材料等的离子杂质存在于液晶面板中，离子杂质是在一些情况下在两片基板之间的空间中封入液晶形成的。当通过液晶面板的驱动使离子杂质停留在显示区域的特定部分时，液晶的保持率降低并且被可视地识别为老化(burn-in)。老化是在相同的图像重复显示等的情况下的现象，在当前的画面被切换至下一画面时，先前图像以残留图像的形式被可视地识别出。
因此，为了实现老化较轻的显示，减少液晶层中引起老化的离子杂质就变得很重要。然而，在材料性能上，难以将离子杂质完全排除在外。由于这个原因，离子杂质通常被困住在显示区域的外围，从而减少老化。例如，虚拟像素区域设置在显示区域的外围，并且在整个虚拟像素电极和公共电极中施加小于阈值电压(至多2V)的电压，在阈值电压中液晶的透射率改变(例如，参见专利文献1)。
[引用列表]
[专利文献]
[专利文献1]
日本专利公开号2014-206622
发明内容
技术问题
在专利文献1中描述的现有技术中，使虚拟像素电极起电子分模部分的作用，并且离子杂质被从显示区域吸引到(困住(trapped，捕获))虚拟像素电极，从而促进离子杂质减少。然而，在专利文献1中描述的现有技术的情况下，由于在整个虚拟像素电极和公共电极中施加的电压最多约为2V，因此困住离子杂质的能力较弱。此外，由液晶分子引起的流动在显示区域的末端受到干扰，其在离子杂质被排放到虚拟像素区域的情况下变成屏障。
本公开内容的目的是提供一种液晶显示装置和具有液晶显示装置的电子设备，在每个液晶显示装置中，有效像素部分的液晶层中的离子杂质被更可靠地排放至虚拟像素部分，并且离子杂质在所涉及的虚拟像素部分中被困住，从而使得老化得到改善。
解决的问题
用于达到上述目标的本公开内容的液晶显示装置，包括：
有效像素部分，在该有效像素部分中布置了对显示有贡献的有效像素；
虚拟像素部分，设置成与有效像素部分相邻并且其中布置有对显示没有贡献的虚拟像素；以及
像素驱动部分，被配置为在以参考电压为中心的情况下通过以给定周期使施加于液晶的电压反向而驱动有效像素部分的有效像素和虚拟像素部分的虚拟像素，
其中，有效像素部分和虚拟像素均具有像素晶体管和保持电容器，并且
关于像素电位相对参考电压的保持特性，使虚拟像素部分的保持特性相对于有效像素部分的保持特性不对称。此外，用于达到上述目标的本公开内容的电子设备具有液晶显示装置，该液晶显示装置具有上述配置。
在具有上述配置的液晶显示装置中，或者在具有所涉及的液晶显示装置的电子设备中，使虚拟像素部分的保持特性相对于有效像素部分的保持特性不对称。因此，通过反向驱动在液晶层中产生的DC(直流)电压分量在虚拟像素部分中变得比在有效像素部分中大。然后，有效像素部分的液晶层中的离子杂质通过在虚拟像素部分的液晶层中产生的DC电压分量的操作而在虚拟像素部分的配准膜中被困住。
发明的有利效果
根据本公开内容，有效像素部分的液晶层中的离子杂质通过在虚拟像素部分的液晶层中产生的DC电压分量的操作而在虚拟像素部分的配准膜中被困住。因此，有效像素部分的液晶层中的离子杂质可被更可靠地排放至虚拟像素部分。
应注意的是，此处描述的效果不必受到限制并且可以获得本说明书中描述的任何效果。此外，在本说明书中描述的效果仅仅是范例，并且因此不限于此，并且可能有另外的效果。
附图说明
图1是描绘应用本公开内容的技术的有源矩阵型液晶显示装置的系统配置的实例的框图。
图2A是描绘像素的电路配置的实例的电路图，以及图2B是描绘液晶面板的平面结构的示意性配置的俯视平面图。
图3是示意性描绘液晶层中离子杂质流的显示面板的截面图。
图4是关于有效像素部分和虚拟像素部分的残留DC和通过在虚拟像素部分中的残留DC的操作执行的离子杂质的困住的说明图。
图5A是描绘当离子杂质沿着液晶分子流移动时离子杂质不均匀地分步的位置的实例的俯视平面图，以及图5B是描绘由图5A的圆X指示的部分中的离子杂质流的放大图。
图6A是有效像素中的薄膜晶体管的俯视平面图，以及图6B是沿图6A的线A-A’截取的截面图。
图7A是根据示例1在虚拟像素中的薄膜晶体管的俯视平面图，以及图7B是沿图7A的线B-B’截取的截面图。
图8是描绘根据示例1的制造虚拟像素中的薄膜晶体管的方法的过程的处理图。
图9是描绘根据示例2的制造虚拟像素中的薄膜晶体管的方法的过程的处理图。
图10A是根据示例3的虚拟像素的薄膜晶体管的俯视平面图，以及图10B是沿图10A的线C-C’截取的截面图。
图11是描绘根据示例3的制造虚拟像素中的薄膜晶体管的方法的过程的处理图。
图12是根据示例4的虚拟像素中的薄膜晶体管的俯视平面图。
图13是描绘根据示例4的制造虚拟像素中的薄膜晶体管的方法的过程的处理图。
图14A是根据示例5的有效像素和虚拟像素的电路图，以及图14B是描绘有效像素的像素电位的变化和虚拟像素的像素电位的变化的波形图。
图15是描绘根据示例5的制造有效像素和虚拟像素的保持电容器的方法的过程的处理图。
图16是描绘使用本公开内容的液晶显示装置(液晶面板)的三片型投影显示装置的光学系统的示意性配置的视图。
具体实施方式
在下文中，将参照附图详细描述用于执行本公开内容的技术的模式(在下文中，描述为“实施方式”)。本公开内容的技术决不限于实施方式，并且实施方式中的各种数值和材料均为范例。在以下的描述中，对相同的组成元件或具有相同功能的组成元件应该赋予相同的参考符号，并且这里省去重复的说明。应当指出的是，将按照以下顺序进行说明。
1.有关本公开内容的整个液晶显示装置和电子设备的描述
2.应用本公开内容的技术的液晶显示装置
2-1.系统配置
2-2.像素的电路配置
2-3.显示面板的平面结构
2-4.离子杂质流
3.本公开内容的实施方式
3-1.示例1(使LDD区的长度在源极/漏极区的一侧与源极/漏极区的另一侧之间不对称的实例)
3-2.示例2(使LDD区的浓度在源极/漏极区的一侧与源极/漏极区的另一侧之间不对称的实例)
3-3.示例3(使栅极绝缘膜的厚度在源极/漏极区的一侧与源极/漏极区的另一侧之间不对称的实例)
3-4.示例4(使栅电极的接触部分与LDD区之间的距离在源极/漏极区的一侧与源极/漏极区的另一侧之间不对称的实例)
3-5.示例5(使虚拟像素中的保持电容器的电容值小于有效像素中的保持电容器的电容值的实例)
4.本公开内容的电子设备(投影显示装置的实例)
5.本公开内容的构造
<有关本公开内容的整个液晶显示装置和电子设备的描述>
在本公开内容的液晶显示装置和电子设备中，液晶显示装置可以是通过透射/阻挡来自放置在屏幕的后表面上的光源(背光)进行显示的透射型，或者可以是通过反射外部光作为光源进行显示的反射型。此外，本公开内容的技术可以响应所有液晶模式中的液晶显示装置而不考虑液晶模式。
然后，在本公开内容的液晶显示装置和电子设备中，可以使像素晶体管的特性在有效像素部分的有效像素与虚拟像素部分的虚拟像素之间不同。
在各自包括上述优选配置的本公开内容的液晶显示装置和电子设备中，当像素晶体管相对于虚拟像素部分中的像素晶体管具有低浓度杂质漏极区时，可以使低浓度杂质漏极区的长度在源极/漏极区的一侧与源极/漏极区的另一侧之间不对称。可替换地，可以使低浓度杂质漏极区的浓度在源极/漏极区的一侧与源极/漏极区的另一侧之间不对称。此外，相对于虚拟像素，可以使栅极绝缘膜的膜厚度在源极/漏极区的一侧与源极/漏极区的另一侧之间不对称。
此外，在各自包括上述优选配置的本公开内容的液晶显示装置和电子设备中，当像素晶体管具有低浓度杂质漏极区并且相对于虚拟像素沿着低浓度杂质漏极区附近的栅极长度方向形成栅电极的接触部分时，可使低浓度杂质漏极区与接触部分之间的距离在源极/漏极区的一侧与源极/漏极区的另一侧之间不对称。
可替换地，在各自包括上述优选配置的本公开内容的液晶显示装置和电子设备中，可以使虚拟像素的保持电容器的电容值小于有效像素的保持电容器的电容值。
可替换地，在各自包括上述优选配置的本公开内容的液晶显示装置和电子设备中，像素驱动部分可以被配置为执行与虚拟像素的有效像素相同的驱动。
可替换地，在各自包括上述优选配置的本公开内容的液晶显示装置和电子设备中，当配准膜形成在像素电极的液晶侧和与像素电极相对的对电极的液晶侧上时，配准膜可以由倾斜沉积膜构成。此外，虚拟像素可被阻光。
<应用本公开内容的技术的液晶显示装置>
首先，将通过给出有源矩阵型液晶显示装置作为示例描述应用本公开内容的本技术的液晶显示装置。有源矩阵型液晶显示装置是使用所谓有源矩阵驱动系统的显示装置，其中为相应像素布置独立的像素电极并且开关元件单独连接到像素电极，从而选择性地驱动像素。
在有源矩阵型液晶显示装置中，在两片基板之间的孔径中封入液晶：第一基板和第二基板，从而配置液晶面板。第一基板是TFT基板，其中例如，TFT(薄膜晶体管)形成为开关元件。第二基板是其中形成有滤色器、对电极等并且设置为与TFT基板相对的对置基板。然后，在液晶面板中，液晶的取向由通过开关元件进行的切换控制来控制，并且基于视频信号施加电压以便改变光的透射率，从而执行视频显示。
在有源矩阵型液晶显示装置中，执行反向驱动，其中在参考电压为中心的给定周期内通过使用AC(交流电)驱动的模拟视频信号使施加于液晶的电压反向。在此，“AC驱动的模拟视频信号”是指在参考电压VCOM(在下文中，称为“公共电压VCOM”)为中心的预定周期内使其极性反向的模拟视频信号。在向液晶连续施加具有相同极性的DC电压的情况下，液晶的电阻率(材料特定的电阻值)等变得易于劣化。然而，模拟视频信号是AC驱动的，从而使得能够防止液晶劣化。
[系统配置]
图1描绘应用本公开内容的技术的有源矩阵型液晶显示装置的系统配置的实例。如在图1中描绘的，与本申请示例有关的有源矩阵型液晶显示装置具有像素阵列部分20和用于驱动像素阵列部分20的像素10的像素驱动部分。在像素阵列部分20中，像素10沿行方向和列方向二维布置。像素驱动部分包括用于以行为单位依次选择像素阵列部分20中的像素10的垂直驱动部分30A和30B和用于将AC驱动的模拟视频信号提供至以行为单位选择的像素10中的每一个的水平驱动控制部分40。
像素阵列部分20具有m×n的像素阵列。对于矩阵的像素阵列，扫描线51(511，512，...，51m)连线到每个像素行，并且信号线52(521，522，...，52m)连线到每个像素列。扫描线51的两端连接到垂直驱动部分30A和垂直驱动部分的30B中相应行的输出端。信号线52的一端连接至水平驱动控制部分40中相应列的输出端子。
应注意尽管在该实例中，给出垂直驱动部分30A和垂直驱动部分30B布置为将像素阵列部分20夹在它们之间的两侧驱动的配置作为实例，也可以采用垂直驱动部分仅布置在像素阵列部分20的一侧上的单侧驱动的配置。然而，与单侧驱动的配置的情况相比较，两侧驱动的配置提供由扫描线51以行为单位发送到像素10中的每一个的扫描信号的传播延迟可以减少的效果。
[像素的电路配置]
图2A描绘了像素10的电路配置的实例。如在图2A中所描绘的，像素10具有像素晶体管(例如，薄膜晶体管11)作为开关元件。薄膜晶体管11在其栅电极中连接至扫描线51(511，512，...，51m)，并且在其源电极中连接至信号线52(521，522，...，52m)。薄膜晶体管11将通过信号线52向其提供的视频信号(像素电位)写入像素10。
像素电极12连接至薄膜晶体管11的漏电极。保持电容器13的一个电极进一步连接到薄膜晶体管11的漏电极。保持电容器13通过薄膜晶体管11将写入其中的像素电位保持在其中。保持电容器13的另一电极连接至共用线53。给予共用线53预定DC电压或AC电压作为公共电压VCOM。在反向驱动期间，公共电压VCOM变为参考电压。应注意在图1中，为了简化附图，省去共用线53的图示。
[显示面板的平面结构]
现在将相对于通过在两片基板之间的空间中封入液晶形成的液晶面板的结构进行描述。图2B描绘了液晶面板的平面结构的示意性配置。如在图2B中描绘的，液晶面板60在像素阵列部分20的外围中具有外围电路部分61，在像素阵列部分中，像素10在行方向和列方向上二维布置。包括上述垂直驱动部分30A和30B、水平驱动控制部分40等的像素驱动部分布置在外围电路部分61中。
像素阵列部分20由有效像素部分(有效像素区域)21和虚拟像素部分(虚拟像素区域)22构成。在这种情况下，对显示有贡献的有效像素布置在有效像素部分21中。虚拟像素部分22设置为与有效像素部分21相邻，并且对显示没有贡献的虚拟像素布置在虚拟像素部分22中。有效像素部分21的像素中的每一个和虚拟像素部分22的像素中的每一个具有相同的电路配置。即，如在图2A中描绘的，有效像素部分21的像素中的每一个和虚拟像素部分22的像素中的每一个具有相同的电路配置，相同的电路配置具有薄膜晶体管11、像素电极12、和保持电容器13。
然而，有效像素部分21的像素中的每一个具有通过其入射光被吸收的开口部，然而虚拟像素部分22的像素中的每一个具有开口率被设为零的阻光结构。具有阻光结构的虚拟像素部分22是设置为困住有效像素部分21的液晶层中的离子杂质的区域(随后将对其进行描述)。当通过液晶面板60中的驱动使离子杂质停留在有效像素部分21的特定部分中时，液晶的保持率降低，停留的离子杂质以老化的形式被可视地识别。因此，为了实现老化较轻的图像，减少液晶层中引起老化的离子杂质的量就变得很重要。
[离子杂质流]
在此，将参照图3关于引起老化的液晶层中的离子杂质流进行描述。图3是示意性描绘液晶层中离子杂质流的显示面板60的截面图。在图3中，白箭头指示离子杂质流。
显示面板60具有液晶层70插入作为第一基板的TFT基板与作为第二基板的对置基板之间的结构。在这种情况下，将液晶分子LC封入TFT基板与对置基板之间的空间中，从而形成液晶层70(在图3中，省去对TFT基板和对置基板的图示)。在TFT基板侧上，例如由ITO(氧化铟锡)制成的像素电极12设置在像素(每个像素)的单元中。那么，在像素电极12的内侧上(在液晶层70侧上)，配准膜62形成于像素电极12的内部以便覆盖像素电极12。
另一方面，在对置基板侧，例如由ITO制成的公共电极14设置为为所有的像素所共用。公共电压VCOM施加于公共电极14。然后，在公共电极14的内侧上(在液晶层70上)，配准膜63形成于公共电极14的整个表面上方。例如，TFT基板侧上的配准膜62和对置基板侧上的配准膜63各自由倾斜沉积膜形成，倾斜沉积膜是通过从预定方向倾斜沉积形成的。
在具有上述结构的显示面板60中，在整个像素电极12和公共电极14上施加AC电压以驱动液晶层70。因此，液晶分子LC响应于在像素电极12与公共电极14之间产生的电场而运转(振动)。然后，在TFT基板侧上的配准膜62和与对置基板侧上的配准膜63与液晶层70之间的界面附近，在配准膜62和63的倾斜沉积方向上引起响应于液晶分子LC的振动的流。
在此，如果具有正极性的离子杂质IP或具有负极性的离子杂质IN包含于液晶层70中，那么离子杂质IP或IN朝向有效像素部分21的特定部分(例如，沿着由液晶分子LC引起的流的转角部分)移动以在一些情况下停留在转角部分。然后，当离子杂质IP或IN停留在有效像素部分21的特定部分中时，液晶的保持率降低，其以老化的形式可视地识别出。
<本公开内容的实施方式>
已出于实现有效像素部分21中引起老化的液晶层70中的离子杂质IP或IN的量减少的显示的目的制作根据本公开内容的实施方式的液晶显示装置(有源矩阵型液晶显示装置)，并且防止可视地识别出老化。
具体地，在根据实施方式的有源矩阵型液晶显示装置中，在与有效像素部分21相邻的虚拟像素部分22(是指图2B)中，引起老化的液晶层70中的离子杂质IP或IN在由倾斜沉积膜构成的TFT基板侧上的配准膜62和在由倾斜沉积膜构成的对置基板侧上的配准膜63中被困住。因此，有效像素部分21中的离子杂质IP或IN可以更可靠地排放至虚拟像素部分22并且有效像素部分21中的老化可以减轻。
在本实施方式中，为了困住虚拟像素部分22的配准膜(倾斜沉积膜)62和63中的有效像素部分21的液晶层70中的离子杂质IP或IN，首先，使具有与有效像素部分21的有效像素中的每一个相同的电路配置的虚拟像素部分22的虚拟像素中的每一个的驱动与在有效像素部分21的有效像素中的每一个的情况下的驱动相同。具体地，相对于施加于有效像素和虚拟像素两者的公共电极14的公共电压VCOM(是指图2A)反向驱动通过薄膜晶体管11写入的像素电位。在包含垂直驱动部分30A和30B、水平驱动控制部分40等的像素驱动部分的驱动下执行有效像素和虚拟像素的相同的驱动(即，反向驱动)。
在此，在有源矩阵型液晶显示装置中，当使光入射到像素时，在作为像素晶体管的薄膜晶体管11中发生泄漏(光漏)。以如下方式对每个显示面板60执行公共电压VCOM的设置：在反向驱动中，基于光漏，高侧上的有效像素电位和低侧上的有效像素电位相对于公共电压VCOM变得彼此近似相等。因此，当像素电位相对于公共电压VCOM的保持特性的对称性破坏时，在液晶层70中产生DC电压分量。在下文中，DC电压分量将称为残留DC。由于响应于有效像素部分21中的光漏设置公共电压VCOM，因此有效像素部分21中的残留DC小。
在实施方式中，在上述的反向驱动中，像素电位相对于公共电压VCOM的保持特性的不对称性被改变，以便相对于有效像素部分21，在虚拟像素部分22中像素电位相对于公共电压VCOM的保持特性的不对称性更加显著。换言之相对于像素电位相对于公共电压的保持特性，使虚拟像素部分22的保持特性相对于有效像素部分21的保持特性不对称。这时，忽视像素电位的高/低之间的平衡。
相对于公共电压VCOM的不对称性在虚拟像素部分22中变得显著。即，与有效像素部分21相比，像素电位的保持特性在虚拟像素部分22中变得更不对称。因此，虚拟像素部分22的残留DC的产生相对于有效像素部分21的残留DC的产生变得更加显著。然后，通过大于有效像素部分21的残留DC的虚拟像素部分22的残留DC的操作，有效像素部分21的液晶层70中的离子杂质IP和IN在虚拟像素部分22的配准膜(倾斜沉积膜)62和63中被困住。
如上所述，相对于像素电位相对于公共电压VCOM的保持特性，通过以下方式使虚拟像素部分22的保持特性比有效像素部分21的保持特性更不对称(即，不对称性更加显著)，该方式未虚拟像素部分22的残留DC变得大于有效像素部分21的残留DC。然后，通过虚拟像素部分22的残留DC的操作，如在图4中描绘的，在虚拟部分22中，在有效像素部分21的液晶层70中存在的离子杂质IP和IN能够在配准膜62和63中被困住，配准膜中的每一个均由倾斜沉积膜构成。
具体地，在实施方式中，使具有与有效像素部分21的有效像素中的每一个相同的电路配置的虚拟像素部分22的虚拟像素中的每一个的驱动与有效像素部分21的有效像素中的每一个的驱动(反向驱动)相同。因此，可以使离子杂质IP和IN流在有效像素部分21与虚拟像素部分22之间均匀。因此，由于防止有效像素部分21的液晶层70中存在的离子杂质IP和IN侵入到虚拟像素部分22的屏障可能被降低，因此困住效率能够被提高。
顺便提及，如前所述，离子杂质IP和IN沿着由液晶分子LC所引起的流朝向有效像素部分21的转角部分(由图5A中的圆X指示的部分)移动。这时，如果离子杂质IP和IN流在有效像素部分21与虚拟像素部分22之间不均匀，那么离子杂质IP和IN应该停留在有效像素部分21与虚拟像素部分22之间的边界部分中。
另一方面，根据实施方式，由于对抗侵入到虚拟像素部分22的屏障可减少，如在图5B中描绘的，有效像素部分21中的离子杂质IP和IN可更可靠地排放至虚拟像素部分22。在图5B中，其中以放大的方式描绘了由图5A的圆X指示的部分中的离子杂质IP和IN流，实线的箭头标志指示对置基板侧上的离子杂质IP和IN流，并且虚线的箭头标志指示TFT基板侧上的离子杂质IP和IN流。然而，在这种情况下，这些流都可以是相反方向的。
此外，在实施方式中，使具有与有效像素部分21的有效像素中的每一个相同的电路配置的虚拟像素部分22的虚拟像素中的每一个的驱动与有效像素部分21的有效像素中的每一个的驱动(反向驱动)相同。因此，用于驱动虚拟像素部分22的虚拟像素的专用驱动电路是不必要的。因此，存在施加在包含像素驱动部分的驱动器IC等上的负担减轻的优点。
在下文中，将相对于具体示例进行描述具体示例的目的在于相对于公共电压VCOM的像素电位的保持特性，使虚拟像素部分22的保持特性相对于有效像素部分21的保持特性更不对称(使不对称性更显著)，即，使虚拟像素部分22的残留DC大于有效像素部分21的残留DC。
下面将描述的示例1至示例4各自是这样的实例，其中，在使虚拟像素部分22的残留DC大于有效像素部分21的残留DC时，使写入像素电位的薄膜晶体管11的特性在有效像素部分21中的有效像素与虚拟像素部分22的虚拟像素之间不同。
首先，现在将关于有效像素部分21中的有效像素的薄膜晶体管11的结构进行描述。图6A描绘了有效像素的薄膜晶体管11的俯视平面图，以及图6B是沿图6A的线A-A’截取的截面图。在有效像素的薄膜晶体管11中，栅极线(底栅极)71设置在最底层中，并且栅极绝缘膜72设置为栅极线71的上层。沟道区73形成在栅极绝缘膜72的上层中的中心部分处。源极/漏极区的一74A侧形成在沟道区73的一端处，并且源极/漏极区的另一74B侧形成在沟道区73的另一端处。此外，在栅极绝缘膜72上，LDD(轻掺杂漏极、低浓度榨汁漏极)区75A形成在源极/漏极区的一74A侧与沟道区73之间，并且LDD区75B形成在源极/漏极区的另一74B侧与沟道区73之间。
栅极绝缘膜76形成在包含沟道区73、源极/漏极区74A和74B、及LDD区75A和75B的层上。应注意，在图6B中省去栅极绝缘膜76的图示。栅电极(顶栅极)77形成在栅极绝缘膜76上以便与沟道区73相对。此外，源极/漏极区74A和74B通过接触部分79A和79B电连接。
在具有上述结构的有效像素中的薄膜晶体管11中，如在图6A中描绘的，栅电极77和栅极线71的接触部分80A和80B形成在LDD区75A和75B附近以便用作光阻挡，同样沿着栅极长度方向(沿着图6A中的垂直方向)。
如从图6A和图6B中显而易见，在有效像素中的薄膜晶体管11中，LDD区75A和75B的长度和栅极绝缘膜76的厚度在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间对称。LDD区75A和75B的浓度也在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间对称。此外，LDD区75A和75B与接触部分80A和80B之间的距离在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间对称。
[示例1]
示例1是在具有LDD区75A和75B的虚拟像素的薄膜晶体管11中使LDD区75A和75B的长度(LDD长度)在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间不对称的实例。应注意，即使在有效像素的薄膜晶体管11中，可以使LDD长度等在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间不对称。在这种情况下，仅需虚拟像素的薄膜晶体管11在其不对称性上比有效像素的薄膜晶体管11更加显著。图7A描绘根据示例1的虚拟像素的薄膜晶体管11的俯视平面图，以及图7B描绘沿图7A的线B–B’截取的截面图。
根据示例1的虚拟像素的薄膜晶体管11采用省去源极/漏极区的一74A侧上的LDD区75并且仅提供源极/漏极区的另一74B侧上的LDD区75的结构。即，采用了LDD长度在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间不对称的结构。因此，可以使虚拟像素的薄膜晶体管11的特性与有效像素的薄膜晶体管11的特性不同。
由于进行光阻挡，不会使任何光入射到虚拟像素部分22。在虚拟像素的薄膜晶体管11中，通过沟道区73与LDD区75之间的连接部分中的PN结的电场强度确定源极与漏极之间的泄漏电流。为了减小电场强度的目的，通常，形成LDD区75。然后，在虚拟像素的薄膜晶体管11中，LDD区75的长度设计为使得在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间不对称，从而能够使得像素电位相对于公共电压VCOM的保持特性不对称。
应注意尽管在本示例中，在LDD区75中省去源极/漏极区的一74A侧，借此使LDD区75的长度在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间不对称，本公开内容决不限于该结构。具体地，即使当相对于LDD区75中的每一个的长度，省去源极/漏极区的另一74B侧，并且可以使像素电位相对于公共电压VCOM的保持特性不对称。
此外，即使当使LDD区75A和75B的长度在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间不同时，例如，在它们之间相差0.5μm或更多，也可以使像素电位相对于公共电压VCOM的保持特性不对称。这里所示例的数值是近似值，就装置特性而言提供了与该近似值的差异。然而，即使在上述数值或更小的情况下，就装置特性而言引起了差异，这一差异取决于装置设计。
(制造方法)
接下来，将参照图8的处理图描述关于根据示例1的制造虚拟像素的薄膜晶体管11的方法。
在处理1中，形成底栅极侧上的栅极绝缘膜72、变为沟道区73的半导体层73A、和顶栅极侧上的栅极绝缘膜76，一直到栅极线(底栅极)71，并且进行沟道区73的离子注入。在处理2中，形成栅极线71的接触部分80A和80B(是指图7A)和栅电极(顶栅极)77，并且以与作为掩膜的栅电极77自对准的方式一起执行LDD区75的离子注入。
接下来，在处理3中，例如，抗蚀膜82形成为仅覆盖源极/漏极区的另一74B侧上的LDD形成区。然后，用栅电极77和抗蚀膜82作为掩膜进行离子注入以形成源极/漏极区74A和74B。在处理4中，执行层间膜83的形成、活化退火(activation annealing)、及源极/漏极区74A和74B的接触部分79A和79B的形成。在下文中，将进行布线处理。
在该制造方法中，对于LDD区75，已通过给出实例描述了省去源极/漏极区的一74A侧的情况。然而，即使在省去源极/漏极区的另一74B侧的情况下，乃至在LDD长度改变的情况下，在处理3中，抗蚀膜82的形成位置可以改变，从而应对这些情况。
[示例2]
示例2是示例1的修改变化。该修改变化是在具有LDD区75A和75B的虚拟像素的薄膜晶体管11中使LDD区75A和75B的浓度在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间是不对称的实例。
在根据示例2的虚拟像素的薄膜晶体管11中，使源极/漏极区的一74A侧上的LDD区75A的浓度与源极/漏极区的另一74B侧上的LDD区75B的浓度彼此不同。更具体地，源极/漏极区的一74A侧上的LDD区75A的杂质浓度相对增稠，并且源极/漏极区的另一74B侧上的LDD区75B的杂质浓度相对降低。在这种情况下，例如，将它们之间的差异设置为两倍或更多倍。因此，与使LDD长度不对称的示例1的情况相似，可以使虚拟像素的薄膜晶体管11的特性与有效像素的薄膜晶体管11的特性不同。
应注意，在本示例中，源极/漏极区的一74A侧上的LDD区75A的杂质浓度相对增稠，并且源极/漏极区的另一74B侧上的LDD区75B的杂质浓度相对降低，或者反之亦然。此外，这里所示例的数值是近似值，就装置特性而言提供了与该近似值的差异。然而，即使在上述数值或更小的情况下，就装置特性而言引起了差异，这一差异取决于装置设计。
(制造方法)
接下来，将参照图9的流程表描述关于根据示例2的制造虚拟像素的薄膜晶体管11的方法。
在这种情况下，为使描述简单，省去与示例1的处理1中的处理相对应的处理和与示例1的处理2中相对应的处理。与示例1的处理1中的处理相对应的处理是一直到形成栅极线71、栅极绝缘膜72、变成沟道区73的半导体层73A和栅极绝缘膜76以及针对沟道区73执行离子注入的处理。与示例1的处理2相对应的处理是与示例1的处理2中的处理相对应的处理，即，用于形成栅极线71和栅电极77的接触部分80A和80B并以与作为掩膜的栅电极77自对准的方式进行LDD区75B的离子注入的处理。
在图9中，在处理1中，抗蚀膜82形成为覆盖栅电极77和LDD区75B，并且用栅电极77和抗蚀膜82作为掩膜进行LDD区75A的离子注入。这里，将LDD区75A的杂质浓度设置为相对稠密，并将LDD区75B的杂质浓度设置为相对较弱。
接下来，在处理2中，抗蚀膜84形成为覆盖栅电极77和LDD区75A和75B，并且用抗蚀膜83作为掩膜进行离子注入，从而形成源极/漏极区74A和74B。在处理3中，进行层间膜83的形成、活化退火、源极/漏极区74A和74B的接触部分79A和79B的形成、和栅电极77的接触部分80A和80B(是指图7A)的形成。在下文中，将进行布线处理。
[示例3]
示例3是在虚拟像素的薄膜晶体管11中使栅极绝缘膜的厚度在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间不对称的实例。图10A描绘了根据示例3的虚拟像素的薄膜晶体管11的俯视平面图，以及图10B描绘了沿图10A的线C–C’截取的截面图。
在根据示例3的虚拟像素的薄膜晶体管11中，相对于顶栅极侧上的栅极绝缘膜76，源极/漏极区的一74A侧上的厚度和源极/漏极区的另一74B侧上的厚度彼此不同。更具体地，使源极/漏极区的一74A侧上的栅极绝缘膜76的厚度相对较薄，并且使源极/漏极区的另一74B侧上的栅极绝缘膜76的厚度相对较厚。在这种情况下，例如，使这些厚度彼此相差10nm或以上。
已知由于像素晶体管中的GIDL(栅致漏极泄漏)，源极至漏极的泄漏受电场和来自栅电极的影响。由于栅极绝缘膜76较薄，受来自栅电极的电场的影响变得较大。因此，使栅极绝缘膜76的厚度在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间不对称，从而能够使公共电压VCOM的像素电位的保持特性不对称。
应注意，在本示例中，使源极/漏极区的一74A侧上的栅极绝缘膜76的厚度相对较薄，并且使源极/漏极区的另一74B侧上的栅极绝缘膜76的厚度相对较厚，或者反之亦然。这里所示例的数值是近似值，就装置特性而言提供了与该近似值的差异。然而，即使在上述数值或更小的情况下，就装置特性而言引起了差异，这一差异取决于装置设计。
(制造方法)
接下来，将参照图11的流程表描述关于根据示例3的制造虚拟像素的薄膜晶体管11的方法。在这种情况下，为使描述简单，这里省去了与示例1的处理1中相对应的处理，即，一直到形成栅极线71、栅极绝缘膜72、变成沟道区73的半导体层73A、及栅极绝缘膜76并且执行沟道区73的离子注入的处理。
在处理1中，形成抗蚀膜85直至顶栅极侧上的栅极绝缘膜76的一半的位置，并且用抗蚀膜85作为掩膜处理栅极绝缘膜76。相对于该处理，可以采用任何类型的处理诸如湿处理或干处理，只要其能够蚀刻栅极绝缘膜76。在处理2中，形成接触部分80A和80B和栅极线71的栅电极(顶栅极)77，并且以与作为掩膜的栅电极77自对准的方式进行LDD区75A和75B的离子注入。
接下来，在处理3中，抗蚀膜82形成为覆盖栅电极77和LDD区75A和75B，并且用抗蚀膜82作为掩膜进行离子注入，从而形成源极/漏极区74A和74B。在处理4中，进行层间膜83的形成、活化退火、源极/漏极区74A和74B的接触部分79A和79B的形成、和栅电极77的接触部分80A和80B(是指图10A)的形成。在下文中，将进行布线处理。
[示例4]
示例4是这样的实例，在该实例中，在虚拟像素的薄膜晶体管11中，其中栅极线71和栅电极77的接触部分80A和80B在LDD区75A和75B的附近沿着栅极长度方向形成，使LDD区75A和75B与接触部分80A和80B之间的距离在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间不对称。图12描绘了根据示例4的虚拟像素的薄膜晶体管11的俯视平面图。
在根据示例4的虚拟像素的薄膜晶体管11中，使接触部分80A与LDD区75A之间的距离比接触部分80B与LDD区75B之间的距离短0.2μm或更多，从而在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间提供不对称。
在LDD区75A和75B附近沿着栅极长度方向(图12中的垂直方向)形成栅电极77的接触部分80A和80B的情况下，俯视平面图上的接触部分80A和80B与LDD区75A和75B之间的距离(平面距离)中的每一个均对应于顶栅极侧上的栅极绝缘膜76的厚度。因此，使LDD区75A和75B与接触部分80A和80B之间的距离在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间不对称，从而能够使像素电位对于公共电压VCOM的保持特性不对称。
应注意，在本实例中，使接触部分80A与LDD区75A之间的距离小于接触部分80B与LDD区75B之间的距离，或者反之亦然。这里所示例的数值是近似值，就装置特性而言产生与近似值的差异。然而，即使在上述数值或更小的情况下，就装置特性而言引起了差异，这一差异取决于装置设计。
(制造方法)
接下来，将参照图11的流程表描述关于根据示例4的制造虚拟像素的薄膜晶体管11的方法。
在处理1中，直到形成栅极线(底部栅极)71、底栅极侧上的栅极绝缘膜72、变成沟道区73的半导体层73A、和顶栅极侧上的栅极绝缘膜76，并且进行沟道区73的离子注入。在处理2中，形成接触部分80A和80B和栅极线71的栅电极(顶部栅极)77，并且以与作为掩膜的栅电极77自对准的方式进行LDD区75A和75B的离子注入。
接下来，在处理3中，抗蚀膜82形成为覆盖栅电极77和LDD区75A和75B，并且用抗蚀膜82作为掩膜进行离子注入以形成源极/漏极区74A和74B。在处理4中，进行层间膜83的形成、活化退火、源极/漏极区74A和74B的接触部分79A和79B的形成、和栅电极77的接触部分80A和80B(是指图10A)的形成。在下文中，将进行布线处理。
在上述制造方法中，栅极线71和栅电极77的接触部分80A和80B的平面布局改变。因此，可以使LDD区75A和75B与接触部分80A和80B之间的距离在源极/漏极区的一74A侧与源极/漏极区的另一74B侧之间不对称。
[示例5]
示例5是将虚拟像素的保持电容器的电容值设置为小于有效像素的保持电容器的电容值，从而使像素电位对于公共电压VCOM的保持特性不对称。图14A描绘了根据示例5的有效像素和虚拟像素的电路图，以及图14B，描绘了有效像素和虚拟像素的像素电位的波形图。这里，将虚拟像素的保持电容器13设置为保持电容器13A，并且将有效像素的保持电容器13设置为保持电容器13B。
根据示例5的有效像素和虚拟像素具有虚拟像素的保持电容器13A的电容值Csa设置为小于有效像素的保持电容器13B的电容值Csb的配置。相对于保持电容器13的电容值Cs，可以通过改变保持电容器13的电极区域、介电薄膜的膜厚度(电极到电极的距离)、和介电薄膜的一种膜来改变电容值Cs。在图14中，保持电容器13的电容值Cs的差异由保持电容器13的符号的尺寸示意性地表示。
以这种方式，使虚拟像素的保持电容器13A的电容值Csa和有效像素的保持电容器13B的电容值Csb彼此不同，从而使得即使在就薄膜晶体管11而言泄漏电流相同的情况下能够知道如何降低要改变的像素电位。具体地，使虚拟像素的保持电容器13A的电容值Csa小于有效像素的保持电容器13B的电容值Csb，由此如在图14B中所描绘的，虚拟像素的黑暗时间泄漏(光阻状态下的泄漏)的减小程度变得比有效像素的光漏(光照射时的泄漏)大。因此，对于像素电位相对于公共电压VCOM的保持特性，可以使虚拟像素部分22的保持特性相对于有效像素部分21的保持特性不对称(即，使不对称显著)。
(制造方法)
接下来，将参照图15的处理图描述关于根据示例5的制造有效像素和虚拟像素的保持电容器的方法。
在相关技术中，相对于有效像素和虚拟像素的保持电容器，下部电极91、电介质92、和上部电极93有序形成在整个像素阵列部分20上，而不考虑有效像素部分21和虚拟像素部分22。下部电极91和上部电极93可以由相同的材料或者不同的材料制成。
随后，将描述关于根据示例5制造保持电容器的方法。在处理1中，形成下部电极91和第一电介质92，此后，仅虚拟像素部分22用抗蚀膜84覆盖，并且将有效像素部分22中的第一电介质92去除。在处理2中，形成第二电介质95。第二电介质95可以由与第一电介质92相同的材料制成或者可以由与第一电介质92的材料不同的材料制成。在处理3中，形成上部电极93。与相关技术相似，下部电极91和上部电极93可以由相同的材料制成，或者可以由不同的材料制成。
应注意，尽管在本示例中，已描述了关于电介质的膜厚度(下部电极91与上部电极93之间的距离)改变的情况作为实例，但在电极区域改变的情况下，过程变得与相关技术中的那些相同。然而，在这种情况下，应该改变平面布局。
<本公开内容的电子设备>
目前描述的本公开内容的液晶显示装置可以用作所有领域中电子设备的显示器部分(显示装置)，其中，以图像或视频的形式显示输入至电子设备的视频信号或在电子设备中产生的视频信号。举例来说，液晶显示装置可以用作电视机、投影显示装置(投影仪)、数字静态照相机、笔记本类型的个人计算机、移动终端装置(诸如移动电话)、摄像机等等的显示器部分。
本公开内容的液晶显示装置还包括具有封闭构造的模块形状的液晶显示装置。举例来说，通过将诸如透明玻璃的对置部分粘附至像素阵列部分形成的显示模块与其对应。应注意，显示模块可以设置有用于将来自外部的信号等输入/输出至像素阵列部分的电路部分、柔性印刷电路(FPC)等等。在下文中，投影显示装置(投影仪)将被例示为使用本公开内容的液晶显示装置的电子设备的具体实例。然而，这里例示的具体实例仅是实例，并且本公开内容决不限于此。
[投影显示装置]
图16是描绘例如使用本公开内容的液晶显示装置(液晶面板)的三片型投影显示装置的光学系统的示意性配置的视图。
在图16中，在从光源101(诸如，白灯)发出的白光从P偏振光转换为偏振转换元件102中的S偏振光之后，使蝇眼透镜(fly-eye lens)103中要入射到分色镜104上的照射均匀。然后，仅特定彩色分量(例如，R(红色)光分量)通过分色镜104透射并且其余的彩色分量由分色镜104反射。在通过分色镜104透射的R光分量的光路由反射镜105改变之后，使R光分量通过透镜106R入射到液晶面板107R上。
关于由分色镜104反射的光分量，例如，G(绿色)光分量被分色镜108反射，并且B(蓝色)通过分色镜108被透射。使由分色镜108反射的G光分量通过透镜106G入射到G液晶面板107G。在通过分色镜108透射的B光分量通过透镜109透射之后，B光分量的光路由反射镜110改变。此外，在B光分量通过透镜111透射之后，B光分量的光路由反射镜112改变，并且使其通过透镜106B入射到B液晶面板107B上。
应注意，尽管图16中未描绘，但偏光板布置在液晶面板107R、107G和107B的入射侧和发射侧上。如已知的，通过其偏振方向变得彼此垂直(交叉尼科尔)的方式安装入射侧和发射侧上的一对偏光板，从而使得能够设置常白模式。此外，通过其偏振方向变得彼此平行(平行尼科尔)的方式安装入射侧和发射侧上的一对偏光板，从而使得能够设置常黑模式。
分别通过液晶面板107R、107G和107B的R、G和B光分量在分色棱镜113中被合成。使通过分色棱镜113中的合成而获得的所得光入射到投影透镜114上以由投影透镜114投影到屏幕(未描述)上。
在具有上述配置的三片型投影显示装置中，可以将根据上述示例1至示例5的任何液晶显示装置(液晶面板)用作作为光调制装置(灯泡)的液晶面板107R、107G和107B中任一个。在投影显示装置中，液晶面板107R、107G和107B的入射光的光通量密度相对于直视型液晶显示装置变高。已知由于光通量密度较高，因此老化变得显著。因此，根据示例1至示例5的任何液晶显示装置(液晶面板)尤其适于用作投影显示装置的光调制装置。
然后，在投影显示装置中，根据示例1至示例5的任何液晶显示装置用作光调制装置，导致有效像素部分的液晶层中的离子杂质可更可靠地排放至虚拟像素部分。因此，可以实现由于有效像素部分的液晶层中的离子杂质引起的老化减小的显示器。因此，可以有助于改善投影显示装置的显示质量。
<本公开内容的构造>
应该注意，本公开内容还可以采用以下构造。
[1]
1.一种液晶显示装置，包括：
有效像素部分，在该有效像素部分中布置了对显示有贡献的有效像素；
虚拟像素部分，该虚拟像素部分设置成与有效像素部分相邻并且在该虚拟像素部分中布置了对显示没有贡献的虚拟像素；以及
像素驱动部分，被配置为在以参考电压为中心的情况下通过以给定周期使施加于液晶的电压反向而驱动有效像素部分的有效像素和虚拟像素部分的虚拟像素，
其中，有效像素部分和虚拟像素均具有像素晶体管和保持电容器，并且
关于像素电位相对参考电压的保持特性，使虚拟像素部分的保持特性相对于有效像素部分的保持特性不对称。
[2]
根据上述[1]所述的液晶显示装置，
其中，像素晶体管的特性在有效像素部分的有效像素与虚拟像素部分的虚拟像素之间是不同的。
[3]
根据上述[2]所述的液晶显示装置，
其中，像素晶体管具有低浓度杂质漏极区，并且
虚拟像素的低浓度杂质漏极区的长度在源极/漏极区的一侧与源极/漏极区的另一侧之间是不对称的。
[4]
根据上述[2]所述的液晶显示装置，
其中，像素晶体管具有低浓度杂质漏极区，并且
虚拟像素的低浓度杂质漏极区的浓度在源极/漏极区的一侧与源极/漏极区的另一侧之间是不对称的。
[5]
根据上述[2]所述的液晶显示装置，
其中，虚拟像素中的栅极绝缘膜的膜厚度在源极/漏极区的一侧与源极/漏极区的另一侧之间是不对称的。
[6]
根据上述[2]所述的液晶显示装置，
其中，像素晶体管具有低浓度杂质漏极区，并且栅电极的接触部分沿着栅极长度方向形成在所述低浓度杂质漏极区的附近，并且
虚拟像素中的低浓度杂质漏极区与接触部分之间的距离在源极/漏极区的一侧与源极/漏极区的另一侧之间是不对称的。
[7]
根据上述[1]所述的液晶显示装置，
其中，虚拟像素的保持电容器的电容值小于有效像素的保持电容器的电容值。
[8]
根据[1]至[7]中任一项所述的液晶显示装置，
其中，像素驱动部分对虚拟像素进行与有效像素相同的驱动。
[9]
根据[1]至[8]中任一项所述的液晶显示装置，
其中，配准膜形成在像素电极的液晶侧上和与像素电极相对的对电极的液晶侧上，并且
配准膜包括倾斜沉积膜。
[10]
根据[1]至[9]中任一项所述的液晶显示装置，
其中，虚拟像素是阻光的。
[11]
一种具有液晶显示装置的电子设备，包括
有效像素部分，在所述有效像素部分中布置了对显示有贡献的有效像素，
虚拟像素部分，该虚拟像素部分设置成与有效像素部分相邻并且在该虚拟像素部分中布置了对显示没有贡献的虚拟像素；以及
像素驱动部分，被配置为在以参考电压为中心的情况下通过以给定周期使施加于液晶的电压反向而驱动有效像素部分的有效像素和虚拟像素部分的虚拟像素，
其中，有效像素部分和虚拟像素均具有像素晶体管和保持电容器，并且
关于像素电位相对参考电压的保持特性，使虚拟像素部分的保持特性相对于有效像素部分的保持特性不对称。
[参照符号列表]
10...像素、11...薄膜晶体管(TFT)、12...像素电极、13...保持电容器、14...公共电极、20...像素阵列部分、21...有效像素部分、22...虚拟像素部分30A、30B...垂直驱动部分、40...水平驱动部分、51(511，512，...，51m)...扫描线、52(521，522，...，52m)...信号线、53...共用线、60...液晶面板、61...外围电路部分、62...TFT基板侧上的配准膜、63...对置基板侧上的配准膜、70...液晶层、71...栅极线(底栅极)、72、76...栅极绝缘膜、73...沟道区、74A...源极/漏极区中的一个、74B...源极/漏极区中的另一个、75(75A，75B)...LDD区(低浓度杂质漏极)、77...栅电极(顶栅极)、79A、79B、80A、80B...接触部分、82、84...抗蚀膜、83...绝缘膜、IP...正离子杂质、IN...负离子杂质、LC液晶分子。

Claims (11)

1.一种液晶显示装置，包括：
有效像素部分，在所述有效像素部分中布置了对显示有贡献的有效像素；
虚拟像素部分，所述虚拟像素部分设置成与所述有效像素部分相邻并且在所述虚拟像素部分中布置了对所述显示没有贡献的虚拟像素；以及
像素驱动部分，被配置为在以参考电压为中心的情况下通过以给定周期使施加于液晶的电压反向而驱动所述有效像素部分的有效像素和所述虚拟像素部分的虚拟像素，
其中，所述有效像素和所述虚拟像素均具有像素晶体管和保持电容器，并且
关于像素电位相对所述参考电压的保持特性，所述保持特性的不对称性被改变使得：与所述有效像素部分相比，在所述虚拟像素部分中所述像素电位相对所述参考电压的保持特性更不对称。
2.根据权利要求1所述的液晶显示装置，
其中，所述像素晶体管的特性在所述有效像素部分的有效像素与所述虚拟像素部分的虚拟像素之间是不同的。
3.根据权利要求2所述的液晶显示装置，
其中，所述像素晶体管具有低浓度杂质漏极区，并且
所述虚拟像素的低浓度杂质漏极区的长度在源极/漏极区的一侧与所述源极/漏极区的另一侧之间是不对称的。
4.根据权利要求2所述的液晶显示装置，
其中，所述像素晶体管具有低浓度杂质漏极区，并且
所述虚拟像素的低浓度杂质漏极区的浓度在源极/漏极区的一侧与所述源极/漏极区的另一侧之间是不对称的。
5.根据权利要求2所述的液晶显示装置，
其中，所述虚拟像素中的栅极绝缘膜的膜厚度在源极/漏极区的一侧与所述源极/漏极区的另一侧之间是不对称的。
6.根据权利要求2所述的液晶显示装置，
其中，所述像素晶体管具有低浓度杂质漏极区，并且栅电极的接触部分沿着栅极长度方向形成在所述低浓度杂质漏极区的附近，并且
所述虚拟像素中的低浓度杂质漏极区与所述接触部分之间的距离在源极/漏极区的一侧与所述源极/漏极区的另一侧之间是不对称的。
7.根据权利要求1所述的液晶显示装置，
其中，所述虚拟像素的保持电容器的电容值小于所述有效像素的保持电容器的电容值。
8.根据权利要求1所述的液晶显示装置，
其中，所述像素驱动部分对所述虚拟像素进行与对所述有效像素的驱动相同的驱动。
9.根据权利要求1所述的液晶显示装置，
其中，配准膜形成在像素电极的液晶侧上和与所述像素电极相对的对置电极的液晶侧上，并且
所述配准膜包括倾斜沉积膜。
10.根据权利要求1所述的液晶显示装置，
其中，所述虚拟像素是阻光的。
11.一种包括液晶显示装置的电子设备，包括：
有效像素部分，在所述有效像素部分中布置了对显示有贡献的有效像素，
虚拟像素部分，所述虚拟像素部分设置成与所述有效像素部分相邻并且在所述虚拟像素部分中布置了对所述显示没有贡献的虚拟像素；以及
像素驱动部分，被配置为在以参考电压为中心的情况下通过以给定周期使施加于液晶的电压反向而驱动所述有效像素部分的有效像素和所述虚拟像素部分的虚拟像素，
其中，所述有效像素和所述虚拟像素均具有像素晶体管和保持电容器，并且
关于像素电位相对所述参考电压的保持特性，所述保持特性的不对称性被改变使得：与所述有效像素部分相比，在所述虚拟像素部分中所述像素电位相对所述参考电压的保持特性更不对称。
CN201780018743.3A 2016-03-31 2017-03-10 液晶显示装置和电子设备 Expired - Fee Related CN108780257B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-070100 2016-03-31
JP2016070100 2016-03-31
PCT/JP2017/009751 WO2017169663A1 (ja) 2016-03-31 2017-03-10 液晶表示装置及び電子機器

Publications (2)

Publication Number Publication Date
CN108780257A CN108780257A (zh) 2018-11-09
CN108780257B true CN108780257B (zh) 2021-10-01

Family

ID=59964132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780018743.3A Expired - Fee Related CN108780257B (zh) 2016-03-31 2017-03-10 液晶显示装置和电子设备

Country Status (4)

Country Link
US (1) US11187952B2 (zh)
JP (1) JP7005861B2 (zh)
CN (1) CN108780257B (zh)
WO (1) WO2017169663A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599308B (zh) * 2020-06-28 2021-11-02 上海天马有机发光显示技术有限公司 显示装置及其控制方法、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971701A (zh) * 2006-12-11 2007-05-30 友达光电股份有限公司 改善液晶显示器上影像残留的显示方法
JP2007316119A (ja) * 2006-05-23 2007-12-06 Citizen Miyota Co Ltd 液晶表示装置及び液晶表示装置の駆動方法及びそれを用いたプロジェクション装置
JP2009092697A (ja) * 2007-10-03 2009-04-30 Sony Corp 液晶表示装置及び映像表示装置
CN104103250A (zh) * 2013-04-12 2014-10-15 精工爱普生株式会社 液晶装置的驱动方法、液晶装置及电子设备
CN104882102A (zh) * 2014-02-27 2015-09-02 三星显示有限公司 液晶显示器及其驱动方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246194B2 (ja) 1994-06-10 2002-01-15 ソニー株式会社 アクティブマトリクス型液晶表示装置
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP3823016B2 (ja) * 2000-07-21 2006-09-20 株式会社日立製作所 液晶表示装置
KR100847817B1 (ko) * 2002-04-08 2008-07-23 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치
JP4285158B2 (ja) * 2003-08-29 2009-06-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4923866B2 (ja) * 2006-08-30 2012-04-25 ソニー株式会社 液晶表示装置および映像表示装置
JP2010026032A (ja) * 2008-07-16 2010-02-04 Mitsubishi Electric Corp 液晶表示装置
JP5282543B2 (ja) * 2008-11-28 2013-09-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5895473B2 (ja) * 2011-11-22 2016-03-30 セイコーエプソン株式会社 液晶装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007316119A (ja) * 2006-05-23 2007-12-06 Citizen Miyota Co Ltd 液晶表示装置及び液晶表示装置の駆動方法及びそれを用いたプロジェクション装置
CN1971701A (zh) * 2006-12-11 2007-05-30 友达光电股份有限公司 改善液晶显示器上影像残留的显示方法
JP2009092697A (ja) * 2007-10-03 2009-04-30 Sony Corp 液晶表示装置及び映像表示装置
CN104103250A (zh) * 2013-04-12 2014-10-15 精工爱普生株式会社 液晶装置的驱动方法、液晶装置及电子设备
CN104882102A (zh) * 2014-02-27 2015-09-02 三星显示有限公司 液晶显示器及其驱动方法

Also Published As

Publication number Publication date
US11187952B2 (en) 2021-11-30
WO2017169663A1 (ja) 2017-10-05
CN108780257A (zh) 2018-11-09
JP7005861B2 (ja) 2022-01-24
US20210200007A1 (en) 2021-07-01
JPWO2017169663A1 (ja) 2019-02-14

Similar Documents

Publication Publication Date Title
KR100558656B1 (ko) 전기 광학 장치 및 그의 구동 방법과 전자 기기 및 투사형표시 장치
US7855759B2 (en) Electro-optical device and electronic apparatus
US9213207B2 (en) Electro-optical device and electronic apparatus
TW200807115A (en) Electro-optical device and electronic apparatus
CN101236341A (zh) 电光装置用基板、电光装置及电子设备
TW200405225A (en) Electro-optical apparatus, drive circuit of electro-optical apparatus, and electronic machine
US7206043B2 (en) Liquid crystal display with irregularly shaped pixel electrode and light-shield with protrusions overlapping select corners of the pixel electrode
JP5909919B2 (ja) 電気光学装置及び電子機器
CN108780257B (zh) 液晶显示装置和电子设备
JP4407178B2 (ja) 液晶装置、電子機器、及びプロジェクタ
US8253909B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5978919B2 (ja) 液晶装置、及び電子機器
JP2011186285A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP5776305B2 (ja) 電気光学装置、及び電子機器
JP2004240053A (ja) 電気光学装置及び電子機器
JP2006201236A (ja) 液晶装置の製造方法、液晶装置の製造装置
JP2004054281A (ja) 電気光学装置及び電子機器
JP2009300477A (ja) 電気光学装置及び電子機器
KR101034744B1 (ko) 액정표시장치의 박막트랜지스터 구조
JP2011221119A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP2011186365A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2007304352A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2004004541A (ja) 電気光学装置、電気光学装置の駆動回路及び電子機器
JP3987450B2 (ja) 液晶装置
JP2009151190A (ja) 液晶表示装置及びその製造方法、並びに映像表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20211001

CF01 Termination of patent right due to non-payment of annual fee