JPWO2017169663A1 - 液晶表示装置及び電子機器 - Google Patents

Abstract

液晶表示装置における焼き付きを改善することを課題とする。本開示の液晶表示装置は、表示に寄与する有効画素が配置されて成る有効画素部（２１）、有効画素部（２１）に隣接して設けられ、表示に寄与しないダミー画素が配置されて成るダミー画素部（２２）、及び、有効画素部（２１）の各有効画素及びダミー画素部（２２）の各ダミー画素を、液晶（７０）に印加する電圧を一定の周期にて基準電圧を中心に反転させて駆動する画素駆動部、を備える。有効画素及びダミー画素は共に、画素トランジスタ（１１）及び保持容量（１３）を有している。そして、基準電圧に対する画素電位の保持特性について、有効画素部の保持特性に比べてダミー画素部の保持特性を非対称にする。

Description

本開示は、液晶表示装置及び電子機器に関する。

液晶表示装置において、２枚の基板間に液晶を封入して成る液晶パネルには、液晶やシール材等からのイオン性不純物が存在する場合がある。このイオン性不純物は、液晶パネルの駆動によって表示領域の特定箇所に滞留すると、液晶の保持率が低下し、焼き付きとして視認される。焼き付きは、同じ画像を繰り返して表示させた場合などに、次の画面に切り替えたときに、前の画像が残像として視認される現象である。

従って、焼き付きの少ない表示を実現するには、焼き付きの原因となる液晶層中のイオン性不純物を低減することが重要となるが、イオン性不純物を完全に排除することは材料特性上困難である。そのため、従来は、表示領域の周りにイオン性不純物をトラップさせることで焼き付きの低減を行っていた。例えば、表示領域の周りにダミー画素領域を設け、ダミー画素電極と共通電極との間に、液晶の透過率を変化させる閾値電圧（最大２Ｖ）よりも小さい電圧を印加するようにしていた（例えば、特許文献１参照）。

特開２０１４−２０６６２２号公報

特許文献１に記載の従来技術は、ダミー画素電極を電子見切り部として機能させるとともに、表示領域からイオン性不純物をダミー画素電極に引き寄せる（トラップする）ことで、イオン性不純物の低減を図っている。しかしながら、特許文献１に記載の従来技術では、ダミー画素電極と共通電極との間に印加する電圧が最大で２Ｖ程度であるため、イオン性不純物をトラップする能力が弱く、しかも、表示領域端で液晶分子が作る流れが乱れて、イオン性不純物をダミー画素領域へ排出する障壁となる。

本開示は、有効画素部の液晶層中のイオン性不純物をダミー画素部へより確実に排出し、当該ダミー画素部分にイオン性不純物をトラップすることによって焼き付きを改善することができる液晶表示装置及び当該液晶表示装置を有する電子機器を提供することを目的とする。

上記の目的を達成するための本開示の液晶表示装置は、
表示に寄与する有効画素が配置されて成る有効画素部、
有効画素部に隣接して設けられ、表示に寄与しないダミー画素が配置されて成るダミー画素部、及び、
有効画素部の各有効画素及びダミー画素部の各ダミー画素を、液晶に印加する電圧を一定の周期にて基準電圧を中心に反転させて駆動する画素駆動部、
を備え、
有効画素部及びダミー画素は共に、画素トランジスタ及び保持容量を有しており、
基準電圧に対する画素電位の保持特性について、有効画素部の保持特性に比べてダミー画素部の保持特性を非対称にする。また、上記の目的を達成するための本開示の電子機器は、上記の構成の液晶表示装置を有する。

上記の構成の液晶表示装置、あるいは、当該液晶表示装置を有する電子機器において、有効画素部の保持特性に比べてダミー画素部の保持特性を非対称にすることで、反転駆動によって液晶層内で発生する直流電圧成分が、有効画素部よりもダミー画素部の方が大きくなる。そして、ダミー画素部の液晶層内で発生する直流電圧成分の作用によって、有効画素部の液晶層中のイオン性不純物を、ダミー画素部の配向膜にトラップする。

本開示によれば、ダミー画素部の液晶層内で発生する直流電圧成分の作用によって、有効画素部の液晶層中のイオン性不純物を、ダミー画素部の配向膜にトラップすることで、有効画素部の液晶層中のイオン性不純物をダミー画素部へより確実に排出することができる。

尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。

図１は、本開示の技術が適用されるアクティブマトリクス型液晶表示装置のシステム構成の一例を示すブロック図である。 図２Ａは、画素の回路構成の一例を示す回路図であり、図２Ｂは、液晶パネルの平面構造の構成の概略を示す平面図である。 図３は、液晶層中のイオン性不純物の流れを模式的に示す表示パネルの断面図である。 図４は、有効画素部及びダミー画素部の残留ＤＣ、並びに、ダミー画素部における残留ＤＣの作用によるイオン性不純物のトラップについての説明図である。 図５Ａは、液晶分子の流れに沿って移動した際にイオン性不純物が偏在する場所の一例を示す平面図であり、図５Ｂは、図５Ａの円Ｘの部分におけるイオン性不純物の流れを示す拡大図である。 図６Ａは、有効画素の薄膜トランジスタの平面図であり、図６Ｂは、図６ＡのＡ−Ａ’線に沿った断面図である。 図７Ａは、実施例１に係るダミー画素の薄膜トランジスタの平面図であり、図７Ｂは、図７ＡのＢ−Ｂ’線に沿った断面図である。 図８は、実施例１に係るダミー画素の薄膜トランジスタの製造方法の手順を示す工程図である。 図９は、実施例２に係るダミー画素の薄膜トランジスタの製造方法の手順を示す工程図である。 図１０Ａは、実施例３に係るダミー画素の薄膜トランジスタの平面図であり、図１０Ｂは、図１０ＡのＣ−Ｃ’線に沿った断面図である。 図１１は、実施例３に係るダミー画素の薄膜トランジスタの製造方法の手順を示す工程図である。 図１２は、実施例４に係るダミー画素の薄膜トランジスタの平面図である。 図１３は、実施例４に係るダミー画素の薄膜トランジスタの製造方法の手順を示す工程図である。 図１４Ａは、実施例５に係る有効画素及びダミー画素の回路図であり、図１４Ｂは、有効画素及びダミー画素の画素電位の変化を示す波形図である。 図１５は、実施例５に係る有効画素及びダミー画素の保持容量の製造方法の手順を示す工程図である。 図１６は、本開示の液晶表示装置（液晶パネル）を用いる３板式投射型表示装置の光学系の概略を示す構成図である。

以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の液晶表示装置及び電子機器、全般に関する説明
２．本開示の技術が適用される液晶表示装置
２−１．システム構成
２−２．画素の回路構成
２−３．表示パネルの平面構造
２−４．イオン性不純物の流れ
３．本開示の一実施形態
３−１．実施例１（ＬＤＤ領域の長さについて、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称にする例）
３−２．実施例２（ＬＤＤ領域の濃度について、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称にする例）
３−３．実施例３（ゲート絶縁膜の膜厚について、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称にする例）
３−４．実施例４（ゲート電極へのコンタクト部とＬＤＤ領域との間の距離について、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称にする例）
３−５．実施例５（ダミー画素の保持容量の容量値を、有効画素の保持容量の容量値よりも小さくする例）
４．本開示の電子機器（投射型表示装置の例）
５．本開示の構成

＜本開示の液晶表示装置及び電子機器、全般に関する説明＞
本開示の液晶表示装置及び電子機器にあっては、液晶表示装置について、画面背面に置いた光源（バックライト）からの光を透過／遮断して表示する透過型であってもよいし、外光を光源として，その反射によって表示する反射型であってもよい。また、本開示の技術は、液晶モードによらず、あらゆる液晶モードの液晶表示装置に対応可能である。

そして、本開示の液晶表示装置及び電子機器にあっては、画素トランジスタの特性について、有効画素部の有効画素とダミー画素部のダミー画素とで異なる構成とすることができる。

上述した好ましい構成を含む本開示の液晶表示装置及び電子機器にあっては、画素トランジスタが低濃度不純物ドレイン領域を有するとき、ダミー画素部の画素トランジスタについて、低濃度不純物ドレイン領域の長さが、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称、あるいは又、低濃度不純物ドレイン領域の濃度が、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称である構成とすることができる。また、ダミー画素について、ゲート絶縁膜の膜厚が、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称である構成とすることができる。

また、上述した好ましい構成を含む本開示の液晶表示装置及び電子機器にあっては、画素トランジスタが、低濃度不純物ドレイン領域を有し、ゲート電極へのコンタクト部が低濃度不純物ドレイン領域の近傍にゲート長方向に沿って形成されているとき、ダミー画素について、低濃度不純物ドレイン領域とコンタクト部との間の距離が、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称である構成とすることができる。

あるいは又、上述した好ましい構成を含む本開示の液晶表示装置及び電子機器にあっては、ダミー画素の保持容量の容量値について、有効画素の保持容量の容量値よりも小さい構成とすることができる。

あるいは又、上述した好ましい構成を含む本開示の液晶表示装置及び電子機器にあっては、画素駆動部について、ダミー画素に対して有効画素と同一の駆動を行う構成とすることができる。

あるいは又、上述した好ましい構成を含む本開示の液晶表示装置及び電子機器にあっては、画素電極の液晶側及び画素電極に対向する対向電極の液晶側に、配向膜が形成されているとき、配向膜について斜方蒸着膜から成る構成とすることができる。更に、ダミー画素について、遮光されている構成とすることができる。

＜本開示の技術が適用される液晶表示装置＞
先ず、本開示の技術が適用される液晶表示装置について、アクティブマトリクス型液晶表示装置を例に挙げて説明する。アクティブマトリクス型液晶表示装置は、画素の各々に対して独立した画素電極を配置し、これら画素電極の各々にスイッチング素子を接続して画素を選択的に駆動する、所謂、アクティブマトリクス駆動方式の表示装置である。

アクティブマトリクス型液晶表示装置では、第１の基板及び第２の基板の２枚の基板間に液晶を封入することによって液晶パネルが構成される。第１の基板は、スイッチング素子として例えばＴＦＴ（Thin Film Transistor；薄膜トランジスタ）が形成されたＴＦＴ基板である。第２の基板は、カラーフィルタや対向電極等が形成され、ＴＦＴ基板に対して対向して設けられる対向基板である。そして、液晶パネルにおいて、スイッチング素子によるスイッチング制御と映像信号に基づく電圧印加によって液晶の配向を制御し、光の透過率を変えることで映像表示が行われる。

アクティブマトリクス型液晶表示装置では、交流駆動化されたアナログ映像信号を用いて、液晶に印加する電圧を一定の周期にて基準電圧を中心に反転させる反転駆動が行われる。ここで、「交流駆動化されたアナログ映像信号」とは、基準電圧Ｖ_COM(以下、「コモン電圧Ｖ_COM」と呼ぶ)を中心に所定の周期にて極性が反転するアナログ映像信号のことを言う。液晶に同極性の直流電圧を印加し続けた場合には、液晶の比抵抗（物質固有の抵抗値）等が劣化し易くなるが、アナログ映像信号を交流駆動化することで、この液晶劣化を防ぐことができる。

［システム構成］
本開示の技術が適用されるアクティブマトリクス型液晶表示装置のシステム構成の一例を図１に示す。図１に示すように、本適用例に係るアクティブマトリクス型液晶表示装置は、画素１０が行方向及び列方向に２次元配列されて成る画素アレイ部２０、及び、画素アレイ部２０の各画素１０を駆動する画素駆動部を有する。画素駆動部は、画素アレイ部２０の各画素１０を行単位で順次選択する垂直駆動部３０Ａ，３０Ｂ、及び、行単位で選択された各画素１０に交流駆動化されたアナログ映像信号を供給する水平駆動部４０等から成る。

画素アレイ部２０は、ｍ行ｎ列の画素配列となっている。このｍ行ｎ列の画素配列に対して、画素行毎に走査線５１（５１₁，５１₂，…，５１_m）が配線され、画素列毎に信号線５２（５２₁，５２₂，…，５２_m）が配線されている。走査線５１の両端は、垂直駆動部３０Ａ及び垂直駆動部３０Ｂの対応する行の出力端に接続されている。信号線５２の一端は、水平駆動部４０の対応する列の出力端に接続されている。

尚、本例では、垂直駆動部３０Ａ及び垂直駆動部３０Ｂを、画素アレイ部２０を挟んで配置した両側駆動の構成を例に挙げたが、画素アレイ部２０の一方側にのみ配置する片側駆動の構成とすることも可能である。但し、両側駆動の構成の方が、片側駆動の構成に比べて、走査線５１によって各画素１０に行単位で伝送される走査信号の伝播遅延を低減できる効果がある。

［画素の回路構成］
画素１０の回路構成の一例を図２Ａに示す。図２Ａに示すように、画素１０は、スイッチング素子として画素トランジスタ、例えば薄膜トランジスタ１１を有する。薄膜トランジスタ１１は、ゲート電極が走査線５１（５１₁，５１₂，…，５１_m）に接続され、ソース電極が信号線５２（５２₁，５２₂，…，５２_m）に接続されており、信号線５２を通して供給される映像信号（画素電位）を画素１０内に書き込む。

薄膜トランジスタ１１のドレイン電極には、画素電極１２が接続されている。薄膜トランジスタ１１のドレイン電極には更に、保持容量１３の一方の電極が接続されている。保持容量１３は、薄膜トランジスタ１１によって書き込まれた画素電位を保持する。保持容量１３の他方の電極は、コモン線５３に接続されている。コモン線５３には、所定の直流電圧あるいは交流電圧がコモン電圧Ｖ_COMとして与えられる。このコモン電圧Ｖ_COMは、反転駆動の際の基準電圧となる。尚、図１では、図面の簡略化のために、コモン線５３の図示を省略している。

［表示パネルの平面構造］
２枚の基板間に液晶を封入して成る液晶パネルの構成について説明する。液晶パネルの平面構造の構成の概略を図２Ｂに示す。図２Ｂに示すように、液晶パネル６０は、画素１０が行方向及び列方向に２次元配列されて成る画素アレイ部２０の周りに周辺回路部６１を有する。この周辺回路部６１には、先述した垂直駆動部３０Ａ，３０Ｂや、水平駆動部４０等を含む画素駆動部が配置される。

画素アレイ部２０は、表示に寄与する有効画素が配置されて成る有効画素部（有効画素領域）２１、及び、有効画素部２１に隣接して設けられ、表示に寄与しないダミー画素が配置されて成るダミー画素部（ダミー画素領域）２２から成る。有効画素部２１の各画素と、ダミー画素部２２の各画素とは、同じ回路構成となっている。すなわち、図２Ａに示すように、有効画素部２１の各画素も、ダミー画素部２２の各画素も、薄膜トランジスタ１１、画素電極１２、及び、保持容量１３を有する回路構成となっている。

但し、有効画素部２１の各画素が、入射光を取り込む開口部を有するのに対して、ダミー画素部２２の各画素は、開口率ゼロの遮光された構成となっている。この遮光された構成のダミー画素部２２は、有効画素部２１の液晶層中のイオン性不純物をトラップするために設けられた領域である（その詳細については後述する）。このイオン性不純物は、液晶パネル６０の駆動によって有効画素部２１の特定箇所に滞留すると、液晶の保持率が低下し、焼き付きとして視認される。従って、焼き付きの少ない表示を実現するには、焼き付きの原因となる液晶層中のイオン性不純物を低減することが重要となる。

［イオン性不純物の流れ］
ここで、焼き付きの原因となる液晶層中のイオン性不純物の流れについて、図３を用いて説明する。図３は、液晶層中のイオン性不純物の流れを模式的に示す表示パネル６０の断面図である。図３中、白抜きの矢印がイオン性不純物の流れを示している。

表示パネル６０は、第１の基板としてのＴＦＴ基板と、第２の基板としての対向基板との間に、液晶分子ＬＣが封入されて成る液晶層７０が介在する構成となっている（図３では、ＴＦＴ基板及び対向基板の図示を省略）。ＴＦＴ基板側には、例えばＩＴＯ（酸化インジウムスズ）から成る画素電極１２が画素単位で（画素毎に）設けられている。そして、画素電極１２の内側（液晶層７０側）には、画素電極１２を覆うように配向膜６２が形成されている。

一方、対向基板側には、例えばＩＴＯから成る共通電極１４が全画素共通に設けられている。共通電極１４には、コモン電圧Ｖ_COMが印加される。そして、共通電極１４の内側（液晶層７０側）には、共通電極１４の全面に亘って配向膜６３が形成されている。ＴＦＴ基板側の配向膜６２及び対向基板側の配向膜６３は共に、例えば、所定の方向から斜め蒸着して形成される斜方蒸着膜から成る。

上記の構成の表示パネル６０において、画素電極１２と共通電極１４との間に交流電圧を印加して液晶層７０を駆動することにより、液晶分子ＬＣは、画素電極１２と共通電極１４との間に生ずる電界に応じて挙動（振動）する。そして、ＴＦＴ基板側の配向膜６２及び対向基板側の配向膜６３と液晶層７０との界面近傍に、配向膜６２，６３の斜め蒸着方向に液晶分子ＬＣの振動に応じた流れが生ずる。

ここで、仮に、液晶層７０に極性が正のイオン性不純物ＩＰ又は負のイオン性不純物ＩＮが含まれていると、イオン性不純物ＩＰ，ＩＮは、液晶分子ＬＣが作る流れに沿って有効画素部２１の特定箇所、例えば角部に向かって移動し、当該角部に滞留する場合がある。そして、有効画素部２１の特定箇所にイオン性不純物ＩＰ，ＩＮが滞留すると、液晶の保持率が低下し、焼き付きとして視認される。

＜本開示の一実施形態＞
本開示の一実施形態に係る液晶表示装置（アクティブマトリクス型液晶表示装置）は、焼き付きの原因となる液晶層７０中のイオン性不純物ＩＰ，ＩＮを有効画素部２１において低減し、焼き付きが視認されない表示を実現するためになされたものである。

具体的には、本実施形態に係るアクティブマトリクス型液晶表示装置では、有効画素部２１に隣接するダミー画素部２２（図２Ｂ参照）において、斜方蒸着膜から成るＴＦＴ基板側の配向膜６２及び対向基板側の配向膜６３に、焼き付きの原因となる液晶層７０中のイオン性不純物ＩＰ，ＩＮをトラップする。これにより、有効画素部２１のイオン性不純物ＩＰ，ＩＮをダミー画素部２２へより確実に排出し、有効画素部２１における焼き付きを低減することができる。

本実施形態では、ダミー画素部２２の配向膜（斜方蒸着膜）６２，６３に、有効画素部２１の液晶層７０中のイオン性不純物ＩＰ，ＩＮをトラップするために、先ず、有効画素部２１の各有効画素と同じ回路構成のダミー画素部２２の各ダミー画素の駆動を、有効画素部２１の各有効画素と同一とする。具体的には、薄膜トランジスタ１１が書き込む画素電位について、有効画素及びダミー画素共に、共通電極１４に印加されるコモン電圧Ｖ_{CO M}（図２Ａ参照）に対して反転駆動させる。この有効画素及びダミー画素に対する同一の駆動（即ち、反転駆動）は、垂直駆動部３０Ａ，３０Ｂや水平駆動部４０等を含む画素駆動部による駆動の下に実行される。

ここで、アクティブマトリクス型液晶表示装置では、画素に光が入射すると、画素トランジスタである薄膜トランジスタ１１でリーク（光リーク）が生じる。この光リークを踏まえて、反転駆動において、コモン電圧Ｖ_COMに対するＨｉｇｈ側とＬｏｗ側の実効的な画素電位が略同じになるように、表示パネル６０毎に、コモン電圧Ｖ_COMの設定が行われる。従って、画素電位の保持特性のコモン電圧Ｖ_COMに対する対称性が崩れると、液晶層７０内で直流電圧成分が発生する。以下、この直流電圧成分を残留ＤＣと呼ぶ。コモン電圧Ｖ_COMは、有効画素部２１の光リークに合わせて設定されるため、有効画素部２１では残留ＤＣが小さい。

本実施形態では、上記の反転駆動において、画素電位の保持特性のコモン電圧Ｖ_COMに対する非対称性を、有効画素部２１に比べてダミー画素部２２で顕著になるように変化させる。換言すれば、コモン電圧Ｖ_COMに対する画素電位の保持特性について、有効画素部２１の保持特性に比べてダミー画素部２２の保持特性を非対称にする。このとき、画素電位のＨｉｇｈ／Ｌｏｗのバランスについては不問とする。

コモン電圧Ｖ_COMに対する非対称性がダミー画素部２２で顕著になる、即ち、画素電位の保持特性が有効画素部２１に比べてダミー画素部２２の方が非対称になることで、ダミー画素部２２の残留ＤＣの発生が、有効画素部２１の残留ＤＣの発生に比べて顕著になる。そして、有効画素部２１の残留ＤＣよりも大きいダミー画素部２２の残留ＤＣの作用により、有効画素部２１の液晶層７０中のイオン性不純物ＩＰ，ＩＮを、ダミー画素部２２の配向膜（斜方蒸着膜）６２，６３にトラップさせる。

上述したように、コモン電圧Ｖ_COMに対する画素電位の保持特性について、有効画素部２１の保持特性に比べてダミー画素部２２の保持特性を非対称にし（即ち、非対称性を顕著にし）、ダミー画素部２２の残留ＤＣを有効画素部２１の残留ＤＣよりも大きくなるようにする。そして、このダミー画素部２２の残留ＤＣの作用により、図４に示すように、ダミー画素部２２において、斜方蒸着膜から成る配向膜６２，６３に、有効画素部２１の液晶層７０中に存在するイオン性不純物ＩＰ，ＩＮをトラップできる。

特に、本実施形態では、有効画素部２１の各有効画素と同じ回路構成のダミー画素部２２の各ダミー画素の駆動を、有効画素部２１の各有効画素と同一の駆動（反転駆動）としているため、イオン性不純物ＩＰ，ＩＮの流れを有効画素部２１とダミー画素部２２とで均一にすることができる。これにより、有効画素部２１の液晶層７０中に存在するイオン性不純物ＩＰ，ＩＮの、ダミー画素部２２への侵入障壁を下げることができるため、トラップ効率を向上できる。

因みに、イオン性不純物ＩＰ，ＩＮは、先述したように、液晶分子ＬＣが作る流れに沿って有効画素部２１の角部（図５Ａの円Ｘの部分）に向かって移動する。このとき、イオン性不純物ＩＰ，ＩＮの流れが有効画素部２１とダミー画素部２２とで均一でないと、有効画素部２１とダミー画素部２２との境界部分でイオン性不純物ＩＰ，ＩＮが滞留することになる。

これに対して、本実施形態によれば、ダミー画素部２２への侵入障壁を下げることができるために、図５Ｂに示すように、有効画素部２１のイオン性不純物ＩＰ，ＩＮをダミー画素部２２へより確実に排出することができる。図５Ａの円Ｘの部分におけるイオン性不純物ＩＰ，ＩＮの流れを拡大して示す図５Ｂにおいて、実線の矢印は、対向基板側のイオン性不純物ＩＰ，ＩＮの流れを示し、点線の矢印は、ＴＦＴ基板側のイオン性不純物ＩＰ，ＩＮの流れを示しているが、この流れは共に逆方向であってもよい。

更に、本実施形態では、有効画素部２１の各有効画素と同じ回路構成のダミー画素部２２の各ダミー画素の駆動を、有効画素部２１の各有効画素と同一の駆動（反転駆動）としているため、ダミー画素部２２の各ダミー画素を駆動するための専用の駆動回路が不要である。これにより、画素駆動部を含むドライバＩＣ等への負担が少ないというメリットもある。

以下に、コモン電圧Ｖ_COMに対する画素電位の保持特性について、有効画素部２１の保持特性に比べてダミー画素部２２の保持特性を非対称にする（非対称性を顕著にする）、即ち、ダミー画素部２２の残留ＤＣを有効画素部２１の残留ＤＣよりも大きくするための具体的な実施例について説明する。

以下に説明する実施例１乃至実施例４は、ダミー画素部２２の残留ＤＣを有効画素部２１の残留ＤＣよりも大きくするに当たって、画素電位を書き込む薄膜トランジスタ１１の特性を、有効画素部２１の有効画素とダミー画素部２２のダミー画素とで異ならせる例である。

先ず、有効画素部２１の有効画素の薄膜トランジスタ１１の構造について説明する。有効画素の薄膜トランジスタ１１の平面図を図６Ａに示し、図６ＡのＡ−Ａ’線に沿った断面図を図６Ｂに示す。有効画素の薄膜トランジスタ１１は、最下層にゲート線（ボトムゲート）７１が設けられ、その上の層としてゲート絶縁膜７２が設けられている。ゲート絶縁膜７２の上には、中央部にチャネル領域７３が形成され、一方の端部に一方のソース／ドレイン領域７４Ａが、他方の端部に他方のソース／ドレイン領域７４Ｂがそれぞれ形成されている。また、ゲート絶縁膜７２の上において、一方のソース／ドレイン領域７４Ａ及び他方のソース／ドレイン領域７４Ｂとチャネル領域７３との間には、ＬＤＤ（Lightly Doped Drain；低濃度不純物ドレイン）領域７５Ａ，７５Ｂが形成されている。

チャネル領域７３、ソース／ドレイン領域７４Ａ，７４Ｂ、及び、ＬＤＤ領域７５Ａ，７５Ｂを含む層の上には、ゲート絶縁膜７６が形成されている。尚、図６Ｂでは、ゲート絶縁膜７６の図示を省略している。ゲート絶縁膜７６の上には、チャネル領域７３と対向してゲート電極（トップゲート）７７が形成れている。また、ソース／ドレイン領域７４Ａ，７４Ｂは、コンタクト部７９Ａ，７９Ｂによって電気的に接続されている。

上記の構成の有効画素の薄膜トランジスタ１１では、図６Ａに示すように、ゲート電極７７とゲート線７１とのコンタクト部８０Ａ，８０Ｂが、遮光を兼ねてＬＤＤ領域７５Ａ，７５Ｂの近傍に、ゲート長方向（図６Ａの上下方向）に沿って形成されている。

図６Ａ及び図６Ｂから明らかなように、有効画素の薄膜トランジスタ１１は、ＬＤＤ領域７５Ａ，７５Ｂの長さ、及び、ゲート絶縁膜７６の膜厚が、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで対称となっている。ＬＤＤ領域７５Ａ，７５Ｂの濃度についても、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで対称となっている。また、ＬＤＤ領域７５Ａ，７５Ｂとコンタクト部８０Ａ，８０Ｂとの間の距離が、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで対称となっている。

［実施例１］
実施例１は、ＬＤＤ領域７５Ａ，７５Ｂを有するダミー画素の薄膜トランジスタ１１において、ＬＤＤ領域７５Ａ，７５Ｂの長さ（ＬＤＤ長）について、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで非対称にする例である。尚、有効画素の薄膜トランジスタ１１においても、ＬＤＤ長等が一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで非対称であってもよい。この場合、ダミー画素の薄膜トランジスタ１１は、有効画素の薄膜トランジスタ１１よりもその非対称性が顕著であればよい。実施例１に係るダミー画素の薄膜トランジスタ１１の平面図を図７Ａに示し、図７ＡのＢ−Ｂ’線に沿った断面図を図７Ｂに示す。

実施例１に係るダミー画素の薄膜トランジスタ１１では、ＬＤＤ領域７５について、一方のソース／ドレイン領域７４Ａ側を省略し、他方のソース／ドレイン領域７４Ｂ側のみに設けた構成となっている。すなわち、ＬＤＤ長に関して、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで非対称な構成となっている。これにより、ダミー画素の薄膜トランジスタ１１の特性を、有効画素の薄膜トランジスタ１１の特性と異ならせることができる。

ダミー画素部２２には、遮光しているため光が入射しない。ダミー画素の薄膜トランジスタ１１において、ソース−ドレイン間のリーク電流は、チャネル領域７３−ＬＤＤ領域７５間の接続部におけるＰＮ接合の電界強度で決まる。この電界強度を下げるために、ＬＤＤ領域７５を形成することが一般的である。そして、ダミー画素の薄膜トランジスタ１１において、ＬＤＤ領域７５の長さを、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで非対称に設計することにより、コモン電圧Ｖ_COMに対する画素電位の保持特性を非対称にすることができる。

尚、本実施例では、ＬＤＤ領域７５について、一方のソース／ドレイン領域７４Ａ側を省略することで、ＬＤＤ領域７５の長さに関して、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで非対称としているが、これに限らない。具体的には、ＬＤＤ領域７５の長さに関して、他方のソース／ドレイン領域７４Ｂ側を省略するようにしても、コモン電圧Ｖ_COMに対する画素電位の保持特性を非対称にすることができる。

また、ＬＤＤ領域７５Ａ，７５Ｂの長さを、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで異ならせる、例えば、０．５μｍ以上異ならせることによっても、コモン電圧Ｖ_COMに対する画素電位の保持特性を非対称にすることができる。ここで例示した数値は、デバイス特性上差が出るおおよその値である。但し、デバイス設計によっては、上記の数値以下でもデバイス特性上差が出る。

（製造方法）
次に、実施例１に係るダミー画素の薄膜トランジスタ１１の製造方法について、図８の工程図を用いて説明する。

工程１では、ゲート線（ボトムゲート）７１、ボトムゲート側のゲート絶縁膜７２、チャネル領域７３となる半導体層７３Ａ、及び、トップゲート側のゲート絶縁膜７６まで形成し、チャネル領域７３のためのイオン注入を行う。工程２では、ゲート線７１に対するコンタクト部８０Ａ，８０Ｂ（図７Ａ参照）及びゲート電極（トップゲート）７７を形成し、当該ゲート電極７７をマスクとしてセルフアラインにてＬＤＤ領域７５のためのイオン注入を行う。

次に、工程３では、例えば、他方のソース／ドレイン領域７４Ｂ側のＬＤＤ形成領域のみを覆うようにレジスト８２を形成し、ゲート電極７７及びレジスト８２をマスクとしてイオン注入を行ってソース／ドレイン領域７４Ａ，７４Ｂを形成する。工程４では、層間膜８３の形成、活性化アニール、ソース／ドレイン領域７４Ａ，７４Ｂに対するコンタクト部７９Ａ，７９Ｂの形成を行う。以降、配線工程となる。

本製造方法では、ＬＤＤ領域７５について、一方のソース／ドレイン領域７４Ａ側を省略する場合を例に挙げて説明したが、他方のソース／ドレイン領域７４Ｂ側を省略する場合であっても、ＬＤＤ長を変える場合であっても、工程３において、レジスト８２の形成位置を変えることによって対応できる。

［実施例２］
実施例２は、実施例１の変形例であり、ＬＤＤ領域７５Ａ，７５Ｂを有するダミー画素の薄膜トランジスタ１１において、ＬＤＤ領域７５Ａ，７５Ｂの濃度について、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで非対称にする例である。

実施例２に係るダミー画素の薄膜トランジスタ１１では、一方のソース／ドレイン領域７４Ａ側のＬＤＤ領域７５Ａの濃度と、他方のソース／ドレイン領域７４Ｂ側のＬＤＤ領域７５Ｂの濃度とが異なるようにする。より具体的には、一方のソース／ドレイン領域７４Ａ側のＬＤＤ領域７５Ａの不純物濃度を相対的に濃くし、他方のソース／ドレイン領域７４Ｂ側のＬＤＤ領域７５Ｂの不純物濃度を相対的に薄くし、その差を例えば２倍以上とする。これにより、ＬＤＤ長を非対称にする実施例１の場合と同様に、ダミー画素の薄膜トランジスタ１１の特性を、有効画素の薄膜トランジスタ１１の特性と異ならせことができる。

尚、本実施例では、一方のソース／ドレイン領域７４Ａ側のＬＤＤ領域７５Ａの不純物濃度を相対的に濃くし、他方のソース／ドレイン領域７４Ｂ側のＬＤＤ領域７５Ｂの不純物濃度を相対的に薄くするとしたが、その逆でもよい。また、ここで例示した数値は、デバイス特性上差が出るおおよその値である。但し、デバイス設計によっては、上記の数値以下でもデバイス特性上差が出る。

（製造方法）
次に、実施例２に係るダミー画素の薄膜トランジスタ１１の製造方法について、図９の工程図を用いて説明する。

ここでは、説明の簡略化のために、実施例１の工程１に相当する処理、及び、実施例１の工程２に相当する処理については省略する。実施例１の工程１に相当する処理は、ゲート線７１、ゲート絶縁膜７２、チャネル領域７３となる半導体層７３Ａ、及び、ゲート絶縁膜７６まで形成し、チャネル領域７３のためのイオン注入を行う処理である。実施例１の工程２に相当する処理は、実施例１の工程２に相当する処理、即ち、ゲート線７１に対するコンタクト部８０Ａ，８０Ｂ及びゲート電極７７を形成し、当該ゲート電極７７をマスクとしてセルフアラインにてＬＤＤ領域７５Ｂのためのイオン注入を行う処理である。

図９において、工程１では、ゲート電極７７及びＬＤＤ領域７５Ｂを覆うようにレジスト８２を形成し、ゲート電極７７及びレジスト８２をマスクとしてＬＤＤ領域７５Ａのためのイオン注入を行う。ここで、ＬＤＤ領域７５Ａの不純物濃度を相対的に濃く設定し、ＬＤＤ領域７５Ｂの不純物濃度を相対的に薄く設定する。

次に、工程２では、ゲート電極７７及びＬＤＤ領域７５Ａ，７５Ｂを覆うようにレジスト８４を形成し、レジスト８３をマスクとしてイオン注入を行ってソース／ドレイン領域７４Ａ，７４Ｂを形成する。工程３では、層間膜８３の形成、活性化アニール、ソース／ドレイン領域７４Ａ，７４Ｂに対するコンタクト部７９Ａ，７９Ｂの形成、及び、ゲート電極７７に対するコンタクト部８０Ａ，８０Ｂ（図７Ａ参照）の形成を行う。以降、配線工程となる。

［実施例３］
実施例３は、ダミー画素の薄膜トランジスタ１１において、ゲート絶縁膜の膜厚について、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで非対称にする例である。実施例３に係るダミー画素の薄膜トランジスタ１１の平面図を図１０Ａに示し、図１０ＡのＣ−Ｃ’線に沿った断面図を図１０Ｂに示す。

実施例３に係るダミー画素の薄膜トランジスタ１１では、トップゲート側のゲート絶縁膜７６について、一方のソース／ドレイン領域７４Ａ側の膜厚と、他方のソース／ドレイン領域７４Ｂ側の膜厚とが異なるようにする。より具体的には、一方のソース／ドレイン領域７４Ａ側のゲート絶縁膜７６の膜厚を相対的に薄くし、他方のソース／ドレイン領域７４Ｂ側のゲート絶縁膜７６の膜厚を相対的に厚くし、それらの膜厚が例えば１０ｎｍ以上異なるようにする。

画素トランジスタにおいて、ソース−ドレイン間リークは、ゲート電極からの電界によっても影響を受けることが、ＧＩＤＬ（Gate Induced Drain Leakage）として知られている。ゲート絶縁膜７６が薄いほど、ゲート電極からの電界の影響が大きくなる。従って、ゲート絶縁膜７６の膜厚について、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで非対称にすることで、コモン電圧Ｖ_COMに対する画素電位の保持特性を非対称にすることができる。

尚、本実施例では、一方のソース／ドレイン領域７４Ａ側のゲート絶縁膜７６の膜厚を相対的に薄くし、他方のソース／ドレイン領域７４Ｂ側のゲート絶縁膜７６の膜厚を相対的に厚くするとしたが、その逆でもよい。また、ここで例示した数値は、デバイス特性上差が出るおおよその値である。但し、デバイス設計によっては、上記の数値以下でもデバイス特性上差が出る。

（製造方法）
次に、実施例３に係るダミー画素の薄膜トランジスタ１１の製造方法について、図１１の工程図を用いて説明する。ここでは、説明の簡略化のために、実施例１の工程１に相当する処理、即ち、ゲート線７１、ゲート絶縁膜７２、チャネル領域７３となる半導体層７３Ａ、及び、ゲート絶縁膜７６まで形成し、チャネル領域７３のためのイオン注入を行う処理については省略する。

工程１では、トップゲート側のゲート絶縁膜７６の半分の位置までレジスト８５を形成し、レジスト８５をマスクとしてゲート絶縁膜７６を加工する。加工についてはウェット加工でもドライ加工でも、ゲート絶縁膜７６をエッチングできるものなら何でもよい。工程２では、ゲート線７１に対するコンタクト部８０Ａ，８０Ｂ及びゲート電極（トップゲート）７７を形成し、当該ゲート電極７７をマスクとしてセルフアラインにてＬＤＤ領域７５Ａ，７５Ｂのためのイオン注入を行う。

次に、工程３では、ゲート電極７７及びＬＤＤ領域７５Ａ，７５Ｂを覆うようにレジスト８２を形成し、当該レジスト８２をマスクとしてイオン注入を行ってソース／ドレイン領域７４Ａ，７４Ｂを形成する。工程４では、層間膜８３の形成、活性化アニール、ソース／ドレイン領域７４Ａ，７４Ｂに対するコンタクト部７９Ａ，７９Ｂの形成、及び、ゲート電極７７に対するコンタクト部８０Ａ，８０Ｂ（図１０Ａ参照）の形成を行う。以降、配線工程となる。

［実施例４］
実施例４は、ゲート線７１とゲート電極７７とのコンタクト部８０Ａ，８０ＢがＬＤＤ領域７５Ａ，７５Ｂの近傍にゲート長方向に沿って形成されているダミー画素の薄膜トランジスタ１１において、ＬＤＤ領域７５Ａ，７５Ｂとコンタクト部８０Ａ，８０Ｂとの間の距離について、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで非対称にする例である。実施例４に係るダミー画素の薄膜トランジスタ１１の平面図を図１２に示す。

実施例４に係るダミー画素の薄膜トランジスタ１１では、コンタクト部８０ＡとＬＤＤ領域７５Ａとの間の距離を、コンタクト部８０ＢとＬＤＤ領域７５Ｂとの間の距離よりも０．２μｍ以上短くすることで、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで非対称にしている。

ゲート電極７７へのコンタクト部８０Ａ，８０Ｂが、ＬＤＤ領域７５Ａ，７５Ｂの近傍にゲート長方向（図１２の上下方向）に沿って形成されている場合、平面図上のコンタクト部８０Ａ，８０Ｂ−ＬＤＤ領域７５Ａ，７５Ｂ間の距離（平面距離）が、トップゲート側のゲート絶縁膜７６の膜厚に相当する。従って、ＬＤＤ領域７５Ａ，７５Ｂとコンタクト部８０Ａ，８０Ｂとの間の距離について、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで非対称にすることにより、コモン電圧Ｖ_COMに対する画素電位の保持特性を非対称にすることができる。

尚、本実施例では、コンタクト部８０ＡとＬＤＤ領域７５Ａとの間の距離を、コンタクト部８０ＢとＬＤＤ領域７５Ｂとの間の距離よりも短くするとしたが、その逆でもよい。また、ここで例示した数値は、デバイス特性上差が出るおおよその値である。但し、デバイス設計によっては、上記の数値以下でもデバイス特性上差が出る。

（製造方法）
次に、実施例４に係るダミー画素の薄膜トランジスタ１１の製造方法について、図１３の工程図を用いて説明する。

工程１では、ゲート線（ボトムゲート）７１、ボトムゲート側のゲート絶縁膜７２、チャネル領域７３となる半導体層７３Ａ、及び、トップゲート側のゲート絶縁膜７６まで形成し、チャネル領域７３のためのイオン注入を行う。工程２では、ゲート線７１に対するコンタクト部８０Ａ，８０Ｂ及びゲート電極（トップゲート）７７を形成し、当該ゲート電極７７をマスクとしてセルフアラインにてＬＤＤ領域７５Ａ，７５Ｂのためのイオン注入を行う。

次に、工程３では、ゲート電極７７及びＬＤＤ領域７５Ａ，７５Ｂを覆うようにレジスト８２を形成し、当該レジスト８２をマスクとしてイオン注入を行ってソース／ドレイン領域７４Ａ，７４Ｂを形成する。工程４では、層間膜８３の形成、活性化アニール、ソース／ドレイン領域７４Ａ，７４Ｂに対するコンタクト部７９Ａ，７９Ｂの形成、及び、ゲート電極７７に対するコンタクト部８０Ａ，８０Ｂ（図１０Ａ参照）の形成を行う。以降、配線工程となる。

上述した製造方法において、ゲート線７１とゲート電極７７とのコンタクト部８０Ａ，８０Ｂの平面的なレイアウトを変えることで、ＬＤＤ領域７５Ａ，７５Ｂとコンタクト部８０Ａ，８０Ｂとの間の距離について、一方のソース／ドレイン領域７４Ａ側と他方のソース／ドレイン領域７４Ｂ側とで非対称にすることができる。

［実施例５］
実施例５は、ダミー画素の保持容量の容量値を、有効画素の保持容量の容量値よりも小さく設定することで、コモン電圧Ｖ_COMに対する画素電位の保持特性を非対称にする例である。実施例５に係る有効画素及びダミー画素の回路図を図１４Ａに示し、有効画素及びダミー画素の画素電位の波形図を図１４Ｂに示す。ここで、ダミー画素の保持容量１３を保持容量１３Ａとし、有効画素の保持容量１３を保持容量１３Ｂとする。

実施例５に係る有効画素及びダミー画素は、ダミー画素の保持容量１３Ａの容量値Ｃ_saを、有効画素の保持容量１３Ｂの容量値Ｃ_sbよりも小さく設定した構成となっている。保持容量１３の容量値Ｃ_sについては、保持容量１３の電極面積、誘電膜の膜厚（電極間距離）、誘電膜の膜種を変えることによって容量値Ｃ_sを変えることができる。図１４Ａでは、保持容量１３の容量値Ｃ_sの違いを、保持容量１３のシンボルの大小で模式的に表している。

このように、ダミー画素の保持容量１３Ａの容量値Ｃ_saと有効画素の保持容量１３Ｂの容量値Ｃ_sbとを異ならせることにより、薄膜トランジスタ１１として同じリーク電流でも、画素電位の低下の仕方を変えることができる。具体的には、ダミー画素の保持容量１３Ａの容量値Ｃ_saを、有効画素の保持容量１３Ｂの容量値Ｃ_sbよりも小さくすることで、図１４Ｂに示すように、ダミー画素の暗時リーク（遮光状態でのリーク）が有効画素の光リーク（光照射時のリーク）よりも低下の度合いが大きくなる。これにより、コモン電圧Ｖ _COMに対する画素電位の保持特性について、有効画素部２１の保持特性に比べてダミー画素部２２の保持特性を非対称にする（即ち、非対称性を顕著にする）ことができる。

（製造方法）
次に、実施例５に係る有効画素及びダミー画素の保持容量の製造方法について、図１５の工程図を用いて説明する。

従来技術では、有効画素部２１及びダミー画素部２２を問わず、画素アレイ部２０全体に亘って、有効画素及びダミー画素の各保持容量について、下部電極９１、誘電体９２、及び、上部電極９３を順に形成していた。下部電極９１及び上部電極９３については、同じ材質でも、異種材質でも構わない。

続いて、実施例５に係る保持容量の製造方法について説明する。工程１では、下部電極９１及び第１の誘電体９２を形成し、しかる後、ダミー画素部２２のみをレジスト８４で覆い、有効画素部２２の第１の誘電体９２を除去する。工程２では、第２の誘電体９５を形成する。第２の誘電体９５については、第１の誘電体９２と同じ材質でも、異種材質でも構わない。工程３では、上部電極９３を形成する。従来と同様、下部電極９１及び上部電極９３については、同じ材質でも、異種材質でも構わない。

尚、本実施例では、誘電体の膜厚（下部電極９１と上部電極９３との間の距離）を変える場合を例に挙げて説明したが、電極面積を変える場合は、プロセスは従来技術と同じとなる。但し、平面的なレイアウトを変えることになる。

＜本開示の電子機器＞
以上説明した本開示の液晶表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることができる。一例として、テレビジョンセット、投射型表示装置（プロジェクタ）、デジタルスチルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラなどの表示部として用いることができる。

本開示の液晶表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット（ＦＰＣ）などが設けられていてもよい。以下に、本開示の液晶表示装置を用いる電子機器の具体例として、投射型表示装置（プロジェクタ）を例示する。但し、ここで例示する具体例は一例に過ぎず、これに限られるものではない。

［投射型表示装置］
図１６は、本開示の液晶表示装置（液晶パネル）を用いる、例えば３板式投射型表示装置の光学系の概略を示す構成図である。

図１６において、白色ランプ等の光源１０１から発せられる白色光は、偏光変換素子１０２でＰ偏光からＳ偏光に変換された後、フライアイレンズ１０３で照明の均一化が図られてダイクロイックミラー１０４に入射する。そして、特定の色成分、例えばＲ（赤色）の光成分のみがダイクロイックミラー１０４を透過し、残りの色の光成分はダイクロイックミラー１０４で反射される。ダイクロイックミラー１０４を透過したＲの光成分は、ミラー１０５で光路変更された後、レンズ１０６Ｒを通してＲの液晶パネル１０７Ｒに入射する。

ダイクロイックミラー１０４で反射された光成分については、例えばＧ（緑色）の光成分がダイクロイックミラー１０８で反射されるとともに、Ｂ（青色）の光成分が当該ダイクロイックミラー１０８を透過する。ダイクロイックミラー１０８で反射されたＧの光成分は、レンズ１０６Ｇを通してＧの液晶パネル１０７Ｇに入射する。ダイクロイックミラー１０８を透過したＢの光成分は、レンズ１０９を通過した後ミラー１１０で光路変更され、更にレンズ１１１を通過した後ミラー１１２で光路変更され、レンズ１０６Ｂを通してＢの液晶パネル１０７Ｂに入射する。

尚、図１６には示していないが、液晶パネル１０７Ｒ，１０７Ｇ，１０７Ｂの入射側及び出射側にはそれぞれ偏光板が配置される。周知の通り、入射側及び出射側の一対の偏光板を、偏光方向が互いに垂直（クロスニコル）になるように設置することでノーマリホワイトモードを設定でき、偏光方向が互いに平行（パラレルニコル）になるように設置することでノーマリブラックモードを設定できる。

液晶パネル１０７Ｒ，１０７Ｇ，１０７Ｂをそれぞれ通過したＲ，Ｇ，Ｂの各光成分は、当該ダイクロイックプリズム１１３において合成される。そして、このダイクロイックプリズム１１３で合成された光は、投射レンズ１１４に入射し、当該投射レンズ１１４によってスクリーン（図示せず）上に投射される。

上記の構成の３板式投射型表示装置において、光変調手段（ライトバルブ）としての液晶パネル１０７Ｒ，１０７Ｇ，１０７Ｂとして、先述した実施例１乃至実施例５に係る液晶表示装置（液晶パネル）を用いることができる。投射型表示装置では、液晶パネル１０７Ｒ，１０７Ｇ，１０７Ｂへの入射光の光束密度が、直視型の液晶表示装置に比べて高くなる。光束密度が高いほど焼き付きが顕著になることが知られており、実施例１乃至実施例５に係る液晶表示装置（液晶パネル）は、特に、投射型表示装置の光変調手段として用いて好適なものである。

そして、投射型表示装置において、その光変調手段として、実施例１乃至実施例５に係る液晶表示装置を用いることで、有効画素部の液晶層中のイオン性不純物をダミー画素部へより確実に排出することができるため、有効画素部の液晶層中のイオン性不純物に起因する焼き付きの少ない表示を実現できる。その結果、投射型表示装置の表示品位の向上に寄与することができる。

＜本開示の構成＞
尚、本開示は、以下のような構成をとることもできる。
［１］表示に寄与する有効画素が配置されて成る有効画素部、
有効画素部に隣接して設けられ、表示に寄与しないダミー画素が配置されて成るダミー画素部、及び、
有効画素部の各有効画素及びダミー画素部の各ダミー画素を、液晶に印加する電圧を一定の周期にて基準電圧を中心に反転させて駆動する画素駆動部、
を備え、
有効画素部及びダミー画素は共に、画素トランジスタ及び保持容量を有しており、
基準電圧に対する画素電位の保持特性について、有効画素部の保持特性に比べてダミー画素部の保持特性を非対称にする、
液晶表示装置。
［２］画素トランジスタの特性は、有効画素部の有効画素とダミー画素部のダミー画素とで異なる、
上記［１］に記載の液晶表示装置。
［３］画素トランジスタは、低濃度不純物ドレイン領域を有しており、
ダミー画素は、低濃度不純物ドレイン領域の長さが、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称である、
上記［２］に記載の液晶表示装置。
［４］画素トランジスタは、低濃度不純物ドレイン領域を有しており、
ダミー画素は、低濃度不純物ドレイン領域の濃度が、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称である、
上記［２］に記載の液晶表示装置。
［５］ダミー画素は、ゲート絶縁膜の膜厚が、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称である、
上記［２］に記載の液晶表示装置。
［６］ 画素トランジスタは、低濃度不純物ドレイン領域を有し、ゲート電極へのコンタクト部が低濃度不純物ドレイン領域の近傍にゲート長方向に沿って形成されており、
ダミー画素は、低濃度不純物ドレイン領域とコンタクト部との間の距離が、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称である、
上記［２］に記載の液晶表示装置。
［７］ダミー画素の保持容量の容量値が、有効画素の保持容量の容量値よりも小さい、
上記［１］に記載の液晶表示装置。
［８］画素駆動部は、ダミー画素に対して有効画素と同一の駆動を行う、
上記［１］乃至［７］のいずれかに記載の液晶表示装置。
［９］画素電極の液晶側及び画素電極に対向する対向電極の液晶側には、配向膜が形成されており、
配向膜は斜方蒸着膜から成る、
上記［１］乃至［８］のいずれかに記載の液晶表示装置。
［１０］ダミー画素は遮光されている、
上記［１］乃至［９］のいずれかに記載の液晶表示装置。
［１１］表示に寄与する有効画素が配置されて成る有効画素部、
有効画素部に隣接して設けられ、表示に寄与しないダミー画素が配置されて成るダミー画素部、及び、
有効画素部の各有効画素及びダミー画素部の各ダミー画素を、液晶に印加する電圧を一定の周期にて基準電圧を中心に反転させて駆動する画素駆動部、
を備え、
有効画素部及びダミー画素は共に、画素トランジスタ及び保持容量を有しており、
基準電圧に対する画素電位の保持特性について、有効画素部の保持特性に比べてダミー画素部の保持特性を非対称にする、
液晶表示装置を有する電子機器。

１０・・・画素、１１・・・薄膜トランジスタ（ＴＦＴ）、１２・・・画素電極、１３・・・保持容量、１４・・・共通電極、２０・・・画素アレイ部、２１・・・有効画素部、２２・・・ダミー画素部、３０Ａ，３０Ｂ・・・垂直駆動部、４０・・・水平駆動部、５１（５１₁，５１₂，…，５１_m）・・・走査線、５２（５２₁，５２₂，…，５２_m）・・・信号線、５３・・・コモン線、６０・・・液晶パネル、６１・・・周辺回路部、６２・・・ＴＦＴ基板側の配向膜、６３・・・対向基板側の配向膜、７０・・・液晶層、７１・・・ゲート線（ボトムゲート）、７２、７６・・・ゲート絶縁膜、７３・・・チャネル領域、７４Ａ・・・一方のソース／ドレイン領域、７４Ｂ・・・他方のソース／ドレイン領域、７５（７５Ａ，７５Ｂ）・・・ＬＤＤ領域（低濃度不純物ドレイン）、７７・・・ゲート電極（トップゲート）、７９Ａ，７９Ｂ，８０Ａ，８０Ｂ・・・コンタクト部、８２，８４・・・レジスト、８３・・・層間膜、ＩＰ・・・正のイオン性不純物、ＩＮ・・・負のイオン性不純物、ＬＣ液晶分子

Claims (11)

1. 表示に寄与する有効画素が配置されて成る有効画素部、
   有効画素部に隣接して設けられ、表示に寄与しないダミー画素が配置されて成るダミー画素部、及び、
   有効画素部の各有効画素及びダミー画素部の各ダミー画素を、液晶に印加する電圧を一定の周期にて基準電圧を中心に反転させて駆動する画素駆動部、
   を備え、
   有効画素部及びダミー画素は共に、画素トランジスタ及び保持容量を有しており、
   基準電圧に対する画素電位の保持特性について、有効画素部の保持特性に比べてダミー画素部の保持特性を非対称にする、
   液晶表示装置。
2. 画素トランジスタの特性は、有効画素部の有効画素とダミー画素部のダミー画素とで異なる、
   請求項１に記載の液晶表示装置。
3. 画素トランジスタは、低濃度不純物ドレイン領域を有しており、
   ダミー画素は、低濃度不純物ドレイン領域の長さが、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称である、
   請求項２に記載の液晶表示装置。
4. 画素トランジスタは、低濃度不純物ドレイン領域を有しており、
   ダミー画素は、低濃度不純物ドレイン領域の濃度が、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称である、
   請求項２に記載の液晶表示装置。
5. ダミー画素は、ゲート絶縁膜の膜厚が、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称である、
   請求項２に記載の液晶表示装置。
6. 画素トランジスタは、低濃度不純物ドレイン領域を有し、ゲート電極へのコンタクト部が低濃度不純物ドレイン領域の近傍にゲート長方向に沿って形成されており、
   ダミー画素は、低濃度不純物ドレイン領域とコンタクト部との間の距離が、一方のソース／ドレイン領域側と他方のソース／ドレイン領域側とで非対称である、
   請求項２に記載の液晶表示装置。
7. ダミー画素の保持容量の容量値が、有効画素の保持容量の容量値よりも小さい、
   請求項１に記載の液晶表示装置。
8. 画素駆動部は、ダミー画素に対して有効画素と同一の駆動を行う、
   請求項１に記載の液晶表示装置。
9. 画素電極の液晶側及び画素電極に対向する対向電極の液晶側には、配向膜が形成されており、
   配向膜は斜方蒸着膜から成る、
   請求項１に記載の液晶表示装置。
10. ダミー画素は遮光されている、
    請求項１に記載の液晶表示装置。
11. 表示に寄与する有効画素が配置されて成る有効画素部、
    有効画素部に隣接して設けられ、表示に寄与しないダミー画素が配置されて成るダミー画素部、及び、
    有効画素部の各有効画素及びダミー画素部の各ダミー画素を、液晶に印加する電圧を一定の周期にて基準電圧を中心に反転させて駆動する画素駆動部、
    を備え、
    有効画素部及びダミー画素は共に、画素トランジスタ及び保持容量を有しており、
    基準電圧に対する画素電位の保持特性について、有効画素部の保持特性に比べてダミー画素部の保持特性を非対称にする、
    液晶表示装置を有する電子機器。

Images