JP2011186108A - 電気光学装置及びその製造方法、並びに電子機器 - Google Patents

電気光学装置及びその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP2011186108A
JP2011186108A JP2010050233A JP2010050233A JP2011186108A JP 2011186108 A JP2011186108 A JP 2011186108A JP 2010050233 A JP2010050233 A JP 2010050233A JP 2010050233 A JP2010050233 A JP 2010050233A JP 2011186108 A JP2011186108 A JP 2011186108A
Authority
JP
Japan
Prior art keywords
insulating film
contact hole
gate electrode
shielding film
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010050233A
Other languages
English (en)
Other versions
JP2011186108A5 (ja
JP5663904B2 (ja
Inventor
Takashi Egami
孝史 江上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010050233A priority Critical patent/JP5663904B2/ja
Priority to US13/040,389 priority patent/US8130333B2/en
Publication of JP2011186108A publication Critical patent/JP2011186108A/ja
Publication of JP2011186108A5 publication Critical patent/JP2011186108A5/ja
Application granted granted Critical
Publication of JP5663904B2 publication Critical patent/JP5663904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Electromagnetism (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】液晶表示装置等の電気光学装置において、自己整合的に形成可能なトランジスターを有しつつ、遮光性能を向上させることにより、光リーク電流の抑制を図る。
【解決手段】電気光学装置は、基板(10)上に、データ線(6a)に接続されたソース領域(1d)、画素電極(9a)に接続されたドレイン領域(1e)、及びチャネル領域(1a´)を有する半導体層(1a)と、ゲート電極(31)を有するトランジスター(30)と、ゲート電極の上層側にゲート電極より広く形成され、上側絶縁膜(41)に開孔された第1コンタクトホール(820)を介してゲート電極に接続された上側遮光膜(710)と、半導体層の下層側に形成され、第2コンタクトホール(810)を介して上側遮光層と接続された下側遮光膜(11)とを備える。
【選択図】図5

Description

本発明は、例えば液晶装置等の電気光学装置、及びその製造方法、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置の一例である液晶装置として、例えば投射型表示装置の光変調手段(即ち、ライトバルブ)として用いられるものがある。ライトバルブには光源からの強力な光が入射するが、この際、ライトバルブ内のTFT(Thin Film Transistor)を構成する半導体層に光が照射されると、光リーク電流が生じてしまい、表示画像にフリッカや画素ムラが生じてしまうという問題点がある。このような問題点に対し、入射光を遮る遮光手段として積層構造中に遮光膜が設けられることがある。
ここで、TFTはその製造工程において、半導体層にゲート電極をマスクとして不純物を注入することにより、自己整合的に形成されるものがある。例えば、特許文献1では、このようなTFTにおいて、ゲート電極を、遮光性を有する導電性材料から形成すると共に、当該ゲート電極を半導体層に沿って設けられた溝を埋めるように設けることによって、半導体層に斜め方向から入射する光を遮光する技術が開示されている。また、特許文献2には、ゲート電極が、半導体層を自己整合的に形成する際にマスクとして機能する第1層と、半導体層への光源光の照射を防ぐために第1層に比べて広く形成された第2層とから構成することによって、TFTの自己整合的な形成を可能としつつ、TFTの遮光性を向上させる技術が開示されている。
特開2008−77030号公報 特開2007−142320号公報
しかしながら、特許文献1及び特許文献2に開示されたTFTは、その製造工程において、遮光膜として機能するゲート電極を形成した後に、半導体層に注入された不純物を活性化するためのアニール処理を行う必要がある。ゲート電極は例えばチタンナイトライド(TiN)、タングステンシリサイド(WSi)等などの比較的OD(Optical Densiity)値の高い遮光性材料から形成されるが、これらの材料はアニール処理によって高温に曝されるとOD値が低下し、遮光性が低下してしまう。そのため、特許文献1及び特許文献2に開示されたTFTでは、その製造工程及び構造上の特長から、遮光膜として機能するゲート電極の遮光性が、アニール処理によって低下してしまい、光リーク電流を十分に低減することが困難であるという技術的問題点がある。
本発明は、例えば上記問題点に鑑みてなされたものであり、自己整合的に形成可能なトランジスターにおいて、遮光性能を向上させることにより、光リーク電流を抑制可能な制電気光学装置及びその製造方法、並びに電子機器を提供することを課題とする。
本発明の電気光学装置は上記課題を解決するために、基板上に、互いに交差するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応する画素毎に設けられた画素電極と、(i)前記データ線と電気的に接続された第1ソース・ドレイン領域、前記画素電極と電気的に接続された第2ソース・ドレイン領域、並びに前記第1ソース・ドレイン領域及び前記第2ソース・ドレイン領域間に設けられたチャネル領域を有する半導体層と、(ii)前記チャネル領域にゲート絶縁膜を介して対向するように配置されたゲート電極を有するトランジスターと、前記ゲート電極より上側絶縁膜を介して上層側に前記ゲート電極と重なる部分を有して形成されると共に、前記上側絶縁膜に開孔された第1コンタクトホールを介して前記ゲート電極に電気的に接続された上側遮光膜と、前記半導体層より下側絶縁膜を介して下層側に形成されており、前記上側絶縁膜、前記ゲート絶縁膜及び前記下側絶縁膜を貫通するように開孔された第2コンタクトホールを介して前記上側遮光層と電気的に接続された下側遮光膜とを備える。
本発明の電気光学装置によれば、例えば、データ線から画素電極へ画像信号が制御され、所謂アクティブマトリックス方式による画像表示が可能となる。画像信号は、データ線及び画素電極間に電気的に接続されたトランジスターがオン又はオフされることによって、所定のタイミングでデータ線からトランジスターを介して画素電極に供給される。画素電極は、例えばITO(Indium Tin Oxide)等の透明導電材料からなる透明電極であり、基板上に互いに交差するように設けられたデータ線及び走査線の交差に対応して、基板上において表示領域となるべき領域に例えばマトリックス状に複数設けられている。
トランジスターは、半導体層及びゲート電極を有してなる。半導体層は、第1ソース・ドレイン領域、第2ソース・ドレイン領域及びチャネル領域を有する。第1ソース・ドレイン領域はデータ線と電気的に接続されており、第2ソース・ドレイン領域は画素電極と電気的に接続されている。トランジスターは、オンオフのスイッチング動作に応じて、データ線から第1ソース・ドレイン領域に供給される画像信号を、第2ソース・ドレイン領域に電気的に接続された画素電極に出力する。
ゲート電極は、ゲート絶縁膜を介して対向するように配置されている。ゲート電極は、例えば、基板上で平面的に見て、チャネル領域に重なるように形成されている。そのため、本発明に係る電気光学装置の製造時において、ゲート電極は、イオンプランテーション法などによって半導体層に不純物を注入する際にマスクとして機能する。
本発明に係る上側遮光膜は、ゲート電極より上側絶縁膜を介して上層側に形成されている。そのため、半導体層に対して上層側から入射しようとする光源光を遮光することができ、半導体層における光リーク電流の発生を抑制することができる。本発明では特に、上側遮光膜は、基板上で平面的に見て、ゲート電極と重なる部分を有して形成されているため、より効果的に光リーク電流の発生を抑制することができる。
上側遮光膜は、ゲート電極との間に設けられた上側絶縁膜に開孔された第1コンタクトホールを介してゲート電極に電気的に接続されている。そのため、上側遮光膜はゲート電極と同電位が印加され、言い換えれば、上側遮光膜はゲート電極の一部としても機能する。
本発明に係る下側遮光膜は、半導体層より下側絶縁膜を介して下層側に形成されている。そのため、半導体層に対して下層側から入射しようとする光源光を遮光することができ、半導体層における光リーク電流の発生を抑制することができる。
下側遮光膜は、第2コンタクトホールを介して前記上側遮光層と電気的に接続されている。第2コンタクトホールは、上側絶縁膜、ゲート絶縁膜及び下側絶縁膜を貫通するように開孔されており、第2コンタクトホールの内壁に沿って上側遮光膜が形成されることによって、上側遮光膜が中継層としてゲート電極と下側遮光膜とを電気的に接続している。
ここで、上側遮光膜は第2コンタクトホールの内壁に沿って形成されるため、半導体層に対して側面側から入射しようとする光源光を遮光することができる。つまり、上側遮光膜のうち、第2のコンタクトホール内に設けられた部分が、壁状の遮光体として機能し、斜めに入射して半導体層に到達する入射光を遮光することができ、半導体層の遮光性をより一層向上することができる。
基板上にこのような積層構造を有する本発明に係る電気光学装置では、その製造時において、トランジスターを形成する際に、半導体層に注入された不純物を活性化するためのアニール処理を完了した後に、上側遮光膜を形成することが可能である。そのため、上側遮光膜は製造時に高温に曝されることがなく、そのOD値も低下しない。その結果、良好な遮光性を有する上側遮光膜を備えるため、半導体層における光リーク電流の発生を効果的に抑制することができる。尚、本発明に係る電気光学装置の製造方法については後に詳述する。
以上説明したように、本発明によれば、自己整合的に形成可能なトランジスターを備えつつ、良好な遮光性能を有する電気光学装置を実現することが可能となる。
本発明の電気光学装置の一の態様では、前記ゲート電極及び前記上側遮光膜は、同じ材料から形成されている。
この態様によれば、ゲート電極に電気的に接続されている上側遮光膜は、ゲート電極と同じ材料から形成されている。そのため、ゲート電極及び上側遮光膜間の接合部のつきまわりを良好に形成することができ、当該接合部における接触抵抗を抑えることができる。
本発明の電気光学装置の他の態様では、前記半導体層は、前記第2ソース・ドレイン領域及び前記チャネル領域間に形成された接合領域を有し、前記上側遮光膜は、前記第1接合領域を囲むように形成されている。
この態様によれば、半導体層は接合領域を有する。接合領域は、具体的には例えば、トランジスターがPNP型トランジスター又はNPN型トランジスター(即ち、Nチャネル型トランジスター又はPチャネル型トランジスター)として形成された場合のPN接合領域を意味する。或いは、トランジスターがLDD構造を有する場合のLDD領域(即ち、イオンプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域)を意味する。
本願発明者の研究によれば、接合領域に光が照射されると、トランジスターに光リーク電流が生じてしまうことが判明している。従って、上述の如く、接合領域を囲むように上側遮光膜を形成することによって、半導体層の遮光を強化し、光リーク電流の発生を効果的に抑制することができる。
尚、第1ソース・ドレイン領域及びチャネル領域間にも接合領域を設けてもよい。この場合、本願発明者の研究によれば、第1ソース・ドレイン領域及びチャネル領域間に形成された接合領域に光が照射された場合に比べ、第2ソース・ドレイン領域及びチャネル領域間に形成された接合領域に光が照射された場合の方が、トランジスターに光リーク電流が生じやすいことが判明している。従って、上述の如く、第2ソース・ドレイン領域及びチャネル領域間に形成された接合領域を重点的に囲むように上側遮光膜を形成することによって、効果的にリーク電流を抑制しつつ、必要以上の開口率の低下を防止することもできる。
本発明の電気光学装置の他の態様では、前記第2コンタクトホールは、前記基板上で平面的に見て、前記上側遮光膜が前記チャネル領域に重なる部分の脇から、前記半導体層に沿って形成されている。
この態様によれば、典型的には基板上で平面的に見て、或いは3次元的に見て、ゲート電極は、半導体層のチャネル領域に重なる部分の脇から、半導体層に沿って形成されている(以下、半導体層の長手方向に沿って、突出する部分を適宜「突出部」と称する)。
ここに、「チャネル領域に重なる脇」とは、両脇を意味してよい、即ち、一対の突出部が長手状に延びる半導体層の両側に突出してもよい。或いは、「チャネル領域に重なる脇」とは、片脇を意味してよい。また、「チャネル領域に重なる脇」とは、半導体層の長手方向に交わる方向にチャネル領域から距離があいており、突出部は、その根元側で半導体層から距離を隔てたまま突出していることを意味する。
更に、突出部は、ソース領域へ向う側にのみ半導体層の両脇又は片脇から突出していてもよいし、ドレイン領域へ向う側にのみ半導体層の両脇又は片脇から突出していてもよい。或いは、突出部は、ソース領域及びドレイン領域の各々へ向う側に突出していてもよい。即ち、突出部は、一つの半導体層が有する4つの脇から最大で4つまで突出していてもよい。
本発明の電気光学装置の他の態様では、前記上側遮光膜は、2以上のOD値を有する。
この態様によれば、製造時において、トランジスターを形成する際に、半導体層に注入された不純物を活性化するためのアニール処理を完了した後に、上側遮光膜を形成することが可能である。従って、上側遮光膜は、半導体層に対して行われるアニール処理の影響を受けずに済むため、OD値が2以上という良好な遮光性を有する。
本発明の電気光学装置の他の態様では、前記第1コンタクトホールは、前記第2コンタクトホールと一体的に形成されている。
この態様によれば、第1コンタクトホールと第2コンタクトホールとの間に隙間が生じない。そのため、第1コンタクトホール及び第2コンタクトホールを埋めるように形成された上側遮光膜は、半導体層に対して一体的に壁状の遮光膜として機能し、遮光性能をより一層向上させることができる。
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に、互いに交差するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応する画素毎に設けられた画素電極と、(i)前記データ線と電気的に接続された第1ソース・ドレイン領域、前記画素電極と電気的に接続された第2ソース・ドレイン領域、並びに前記第1ソース・ドレイン領域及び前記第2ソース・ドレイン領域間に設けられたチャネル領域を有する半導体層と、(ii)前記チャネル領域にゲート絶縁膜を介して対向するように配置されたゲート電極を有するトランジスターとを備える電気光学装置の製造方法であって、前記基板上に、下側遮光膜を形成する第1工程と、前記下側遮光膜上に下側絶縁膜を形成する第2工程と、前記下側絶縁膜上に、前記半導体層、前記ゲート絶縁膜及びゲート電極を形成する第3工程と、前記ゲート電極をマスクとして前記半導体層に不純物を注入し、アニール処理を行うことにより、前記注入された不純物を活性化させる第4工程と、前記第4工程の後に、前記ゲート電極上に上側絶縁膜を形成し、該上側絶縁膜に第1コンタクトホールを形成する第5工程と、前記下側絶縁膜、前記ゲート絶縁膜及び前記上側絶縁膜を貫通するように第2コンタクトホールを形成する第6工程と、前記基板上で平面的に見て、前記第1コンタクトホール及び第2コンタクトホールを介して、前記上側遮光膜と前記ゲート電極が電気的に接続されるように上側遮光膜を形成する第6工程とを備える。
本発明によれば、上述の電気光学装置(各種態様を含む)を好適に製造することができる。
本発明では特に、基板上に上側遮光膜を形成する第5工程の前に、第4工程においてアニール処理を行う。そのため、上側遮光膜はアニール処理によって高温に曝されることがない。具体的に説明すると、上述の背景技術では、その構造上の制約から、アニール処理が行われる前に基板上に上側遮光膜を形成する必要があるため、上側遮光膜がアニール処理によって高温に曝され、十分な遮光性を得ることが困難である。一方、本発明では、上側遮光膜が形成する前の段階でアニール処理を完了できるため、十分な遮光性を有する(典型的には、OD値が2以上という高い値を有する)上側遮光膜を備えた電気光学装置を製造することができる。
尚、第6工程において、上側遮光膜はゲート電極と同じ材料を含んで形成してもよい。また、前記第1コンタクトホール及び前記第2コンタクトホールは、同時に形成してもよい。前記第1コンタクトホール及び前記第2コンタクトホールは、一体的に形成してもよい。
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品質な画像を表示可能な、投射型表示装置、テレビ、携帯電話、電子手帳、携帯オーディオプレーヤ、ワードプロセッサ、デジタルカメラ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネル等の各種電子機器を実現できる。
本発明の作用及び他の利得は次に説明する実施するための形態から明らかにされる。
本発明の実施形態に係る液晶装置の全体構成を示す平面図である。 図1のH−H´線断面図である。 本発明の実施形態に係る液晶装置の複数の画素部の等価回路図である。 本実施形態に係る液晶装置のゲート電極の平面形状を示す平面図である。 図4のA−A´線断面図である。 図4のB−B´線断面図である。 本実施形態に係る液晶装置の製造方法の各工程における図5及び図6に示す断面の構成を、順を追って示す工程断面図である。 本実施形態に係る液晶装置の製造方法の各工程における図5及び図6に示す断面の構成を、図7と共に順を追って示す工程断面図である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
以下図面を参照しながら、本発明に係る電気光学装置及びその製造方法、並びに電子機器の各実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のTFTアクティブマトリックス駆動方式の液晶装置を挙げる。
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側からみた平面図であり、図2は、図1のH−H´線断面図である。
図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10及び対向基板20が対向配置されている。TFTアレイ基板10は、例えば、石英基板、ガラス基板、シリコン基板等の透明基板からなり、対向基板20は、例えば、石英基板、ガラス基板等の透明基板からなる。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、複数の画素100cが設けられた領域に対応する、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂や熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材52に混入されるものに加えて若しくは代えて、画像表示領域10a又は画像表示領域10aの周辺に位置する周辺領域に、配置するようにしてもよい。
図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。
TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。更に、外部回路接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図2では図示を省略してあるが、この積層構造の上に、ITO等の透明材料からなる画素電極9aが、画素毎に所定のパターンで島状に形成されている。
画素電極9aは、後述する対向電極21に対向するように、TFTアレイ基板10上の画像表示領域10aに形成されている。TFTアレイ基板10における液晶層50の面する側の表面、即ち画素電極9a上には、配向膜16が画素電極9aを覆うように形成されている。
対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば対向基板20における対向面上に平面的に見て、格子状に形成されている。対向基板20において、遮光膜23によって非開口領域が規定され、遮光膜23によって区切られた領域が、例えばプロジェクタ用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜23をストライプ状に形成し、該遮光膜23と、TFTアレイ基板10側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。
遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成されている。遮光膜23上に、画像表示領域10aにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図2には図示しないカラーフィルタが形成されるようにしてもよい。対向基板20の対向面上における、対向電極21上には、配向膜22が形成されている。
尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104、サンプリング回路7等に加えて、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリックス状に形成された複数の画素における各種素子、配線等の等価回路図である。
図3において、画像表示領域10aを構成するマトリックス状に形成された複数の画素の夫々には、画素電極9a、及び本発明に係る「トランジスター」の一例としてのTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、液晶装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
TFT30のゲートに走査線11が電気的に接続されており、液晶装置は、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。
液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線300に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量70は、後述するように、TFT30へ入射する光を遮る内蔵遮光膜としても機能する。
次に、本実施形態に係る液晶装置のゲート電極の形状について図4乃至図6を参照して説明する。ここに、図4は、本実施形態に係る液晶装置のゲート電極の平面形状を示す平面図である。図5は、図4のA−A´線断面図であり、図6は、図4のB−B´線断面図である。
尚、図4乃至図6では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図4乃至図6では、説明の便宜上、導電性遮光膜710より上層側の構成要素の図示を省略している。
図4において、走査線11はX方向に沿って延びており、ここでは図示しない、データ線6aは、走査線11と互いに交差するように、Y方向に沿って延びている。走査線11及びデータ線6aが互いに交差する箇所の各々には画素スイッチング用のTFT30が設けられている。
走査線11、データ線6a、導電性遮光膜710及びTFT30は、TFTアレイ基板10上で平面的に見て、画素電極9a(図示せず)に対応する各画素の開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域内に配置されている。即ち、これらの走査線11、データ線6a、導電性遮光膜710及びTFT30は、表示の妨げとならないように、非開口領域内に配置されている。
図4及び図6において、TFT30は、半導体層1a及びゲート電極31を含んで構成されている。
半導体層1aは、例えばポリシリコンからなり、Y方向に沿ったチャネル長を有するチャネル領域1a´、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソース・ドレイン領域1d及び画素電極側ソース・ドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。ここで、データ線側ソース・ドレイン領域1bは本発明に係る「第1ソース・ドレイン領域」の一例であり、画素電極側ソース・ドレイン領域1eは本発明に係る「第2ソース・ドレイン領域」の一例である。また、画素電極側LDD領域1cは、本発明に係る「接合領域」の一例である。
データ線側ソース・ドレイン領域1d及び画素電極側ソース・ドレイン領域1eは、チャネル領域1a´を基準として、Y方向に沿ってほぼミラー対称に形成されている。データ線側LDD領域1bは、チャネル領域1a´及びデータ線側ソース・ドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a´及び画素電極側ソース・ドレイン領域1e間に形成されている。
データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソース・ドレイン領域1d及び画素電極側ソース・ドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、TFT30の非動作時において、ソース・ドレイン領域に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。本実施形態では特に、TFT30は、ゲート電極31をマスクとしてイオンプランテーション法などにより不純物を高濃度に打ち込むことにより形成された自己整合型のトランジスターである。
図5及び図6に示すように、ゲート電極31は、半導体層1aよりも上層側に配置され、例えばチタンナイトライド(TiN)、タングステンシリサイド(WSi)等の比較的OD値の高い遮光性の導電材料からなる。ゲート電極31は半導体層1aに不純物を打ち込む際にマスクとして機能するため、図4に示すように、Y方向における長さはチャネル領域1a´の長さと一致している。尚、ゲート電極31及び半導体層1a間は、本発明に係る「ゲート絶縁膜」の一例としての絶縁膜2(図5及び図6参照)によって絶縁されている。
図5及び図6に示すように、導電性遮光膜710は、TFTアレイ基板10上のTFT30よりも、本発明に係る「上側絶縁膜」の一例としての層間絶縁膜41(図6参照)を介して上層側に配置されており、ゲート電極31と同じ材料、例えばチタンナイトライド(TiN)、タングステンシリサイド(WSi)等の比較的OD値の高い遮光性の導電材料からなる。
図4に示すように、導電性遮光膜710は、画素電極側LDD領域1cの両側に沿うように延設された延設部710aを有している。言い換えれば、導電性遮光膜710は、ゲート電極31に重なると共に画素電極側LDD領域1cをその両側から部分的に囲むような状態(即ち、いわば逆U字形状)を有している。尚、導電性遮光膜710は本発明に係る「上側遮光膜」の一例である。また、図4及び図5に示すように、絶縁膜2及び下地絶縁膜12には、本発明に係る「第2コンタクトホール」の一例である溝810が形成されている。
図6に示すように、導電性遮光膜710は、層間絶縁膜41に形成されたコンタクトホール820を介してゲート電極31に電気的に接続されている。そのため、導電性遮光膜710はデート電極31と同電位が印加される。尚、コンタクトホール820は本発明に係る「第1コンタクトホール」の一例である。
図4に示すように、本実施形態では特に、溝部810とコンタクトホール820とは一体的に形成されているため、溝部810とコンタクトホール820との間には隙間が生じない。従って、溝部810とコンタクトホール820を埋めるように形成された導電性遮光膜710は、半導体層1aに対して一体的に壁状の遮光膜として機能し、遮光性能をより一層向上させることができる。
ここで、下地絶縁膜12は、本発明に係る「下側絶縁膜」の一例である。尚、下地絶縁膜12は、走査線11からTFT30を絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性の劣化を防止する機能を有する。
溝810は、絶縁膜2及び下地絶縁膜12を貫通して、走査線11に達するまで掘られており、溝810に形成された導電性遮光膜710は走査線11と電気的に接続されている。そのため、溝810に形成された導電性遮光膜710は、3次元的に見て、半導体層1aにおける画素電極側LDD領域1cに沿った、壁状の遮光体として形成されている。
従って、画素電極側LDD領域1cに対して斜めに入射する入射光(即ち、図4におけるX方向或いはY方向に沿った成分を有する入射光)を、溝810に形成された導電性遮光膜710によって遮ることができる。つまり、画素電極側LDD領域1cの近傍に配置された壁状の遮光体として形成される溝810に形成された導電性遮光膜710によって、画素電極側LDD領域1cに対して斜めに入射する入射光に対する遮光性能を強化することができる。この結果、半導体層1aにおける光リーク電流を抑制し、画像表示におけるフリッカや画素ムラを低減することができる。
尚、溝810を画素電極側LDD領域1cの片側(即ち、図5中の左側又は右側)のみに設けて、導電性遮光膜710を画素電極側LDD領域1cの片側のみに形成してもよい。この場合にも画素電極側LDD領域1cに対して斜めに入射する入射光に対する遮光性能を相応に強化することができる。但し、遮光性能を強化するという観点からは、本実施形態のように、画素電極側LDD領域1cの両側に導電性遮光膜710を形成することが望ましい。
図5及び図6に示すように、走査線11は、半導体層1aよりも下地絶縁膜12を介して下層側に配置されており、例えばタングステン(W)、チタン(Ti)、チタンナイトライド(TiN)等の高融点金属材料等の遮光性の導電材料からなる。走査線11は、TFTアレイ基板10上で平面的に見て、X方向に沿うように、ストライプ状にパターニングされた本線部11xと、該本線部11xからY方向に沿って延在する延在部11yとを有している。
図4に示すように、走査線11は、TFT30のチャネル領域1a´、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソース・ドレイン領域1d及び画素電極側ソース・ドレイン領域1eに対向する領域を含むように形成されている。よって、走査線11によって、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してTFT30のチャネル領域1a´を殆ど或いは完全に遮光できる。即ち、走査線11は、走査信号を供給する配線として機能すると共に戻り光に対するTFT30の遮光膜として機能することが可能である。従って、液晶装置の動作時に、TFT30における光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。
また、図4に示すように、導電性遮光膜710は、画素電極側LDD領域1cを囲むように形成されている。このため、導電性遮光膜710、ゲート電極31及び走査線11によって、画素電極側LDD領域1cに向かう入射光の大部分を遮ることができる。
ここで、本願発明者は、TFT30の動作時に、画素電極側LDD領域1cにおいて、データ線側LDD領域1bに比べて光リーク電流が相対的に発生しやすいと結論づけている。即ち、TFT30の動作時に、画素電極側LDD領域1cに光が照射された場合には、データ線側LDD領域1bに光が照射された場合よりも、TFT30における光リーク電流が発生しやすいと結論づけている。従って、上述の如く、導電性遮光膜710を形成することによって、光リーク電流が相対的に生じ易い画素電極側LDD領域1cに対する遮光性能を高めることができ、TFT30に流れる光リーク電流を効果的に低減できる。
図6に示すように、導電性遮光膜710の上層側には層間絶縁膜42を介して、データ線側ソース・ドレイン領域1dと、コンタクトホール81を介して、電気的に接続されている中継電極720と、画素電極側ソース・ドレイン領域1eと、コンタクトホール83を介して、電気的に接続されている中継電極730とが形成されている。
このような中継電極720及び730を設けることによって、該中継電極720及び730の上層側に配置される、例えばデータ線6aや画素電極9a等と、半導体層1aとの間における電気抵抗を低減したり、断線を防止することができる。
以上説明したように、このような積層構造を有する液晶装置では、その製造時において、TFT30を形成する際に、半導体層1aに注入された不純物を活性化するためのアニール処理を完了した後に、導電性遮光膜710を形成することが可能である。そのため、導電性遮光膜710は製造時に高温に曝されることがなく、そのOD値も低下しない。その結果、良好な遮光性を有する導電性遮光膜710を備えるため、半導体層1aにおける光リーク電流の発生を効果的に抑制することができる。
<製造方法>
次に、図7及び図8を参照しながら、上述した本実施形態の液晶装置の製造方法を説明する。図7及び図8は、製造方法の各工程における図5及び図6に示す断面の構成を、順を追って示す工程断面図である。
図7(a)において、例えばシリコン基板、石英基板、ガラス基板等の基板10を用意する。ここで、好ましくはN2(窒素)等の不活性ガス雰囲気下、約850〜1300℃、より好ましくは1000℃の高温で熱処理し、後に実施される高温プロセスにおいて基板10に生じる歪みが少なくなるように前処理しておく。
続いて、このように処理された基板10の全面に、例えば、Ti、Cr、W、Ta、Mo及びPd等の金属や金属シリサイド等の金属合金膜を、スパッタリング法などにより、100〜500nm程度の膜厚、好ましくは約200nmの膜厚の遮光層を形成した後、例えばフォトリソグラフィ法及びエッチング処理により、図4に示したようなパターンの走査線11を形成する。
続いて、走査線11の上に、例えば、常圧又は減圧CVD法等により窒化シリコン膜、酸化シリコン膜等からなる下地絶縁層12を形成する。そして、下地絶縁層12の上に、半導体層1aとなるポリシリコン膜を固相成長させ、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、図4に示した所定パターンを有する半導体層1aを形成する。半導体層1a上にはゲート絶縁膜となる絶縁膜2を形成する。
絶縁膜2上には、チタンナイトライド(TiN)、タングステンシリサイド(WSi)等の比較的OD値の高い遮光性の導電材料からゲート電極31となるべき導電層を形成する。当該導電層は、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、図4に示した所定パターンを有するゲート電極31として形成される。
続いて図7(b)に示すように、ゲート電極31上にレジスト膜60を形成し、当該レジスト膜60をマスクとして上層側から、例えばイオンプランテーション法によって不純物を打ち込む。TFTアレイ基板10上で平面的に見て、レジスト膜60に重なる領域には、レジスト膜60によって不純物が遮られ、データ線側ソース・ドレイン領域1d及び画素電極側ソース・ドレイン領域1eに相当する領域とその他の領域との間に、打ち込まれる不純物の濃度差を形成する。
続いて、図7(c)に示すように、レジスト膜60を除去した上で、ゲート電極31をマスクとして上訴側から、例えばイオンプランテーション法によって不純物を打ち込むことによって、データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソース・ドレイン領域1d、画素電極側ソース・ドレイン領域1e及びチャネル領域1a´を自己整合的に形成する。
その後、不純物が打ち込まれた半導体層1aにアニール処理を施すことによって、半導体層1aに打ち込まれた不純物の活性化を行い、データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソース・ドレイン領域1d、画素電極側ソース・ドレイン領域1e及びチャネル領域1a´を形成する。
続いて、図7(d)に示すように、TFT30上に層間絶縁膜41を積層し、溝810及びコンタクトホール820を例えばフォトリソグラフィ法及びエッチング処理を施すことにより、開孔する。溝810は、その底部に走査線11の表面が露出するように深く形成される。また、コンタクトホール820は、その底部にゲート電極31の表面が露出するように深く形成される。
続いて、図7(e)に示すように、上層側から溝810及びコンタクトホール820を埋めるように(即ち、少なくとも内壁を覆うように)導電性遮光膜710になるべき導電膜を形成する。当該導電膜は、例えばチタンナイトライド(TiN)、タングステンシリサイド(WSi)等の比較的OD値の高い遮光性の導電材料から形成される。当該導電膜は、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、図4乃至図6に示した所定パターンを有する導電性遮光膜710として形成される。
このように、導電性遮光膜710は半導体層1aに施されるアニール処理が完了した後に形成されるため、高温に曝されることはない。そのため、例えばチタンナイトライド(TiN)、タングステンシリサイド(WSi)等の遮光性材料のODを低下させることがない。従って、遮光性に優れた導電性遮光膜710を形成することができ、半導体層1aにおける光リーク電流の発生を効果的に抑制することが可能となる。
続いて図7(f)に示すように、導電性遮光膜710の上層側には層間絶縁膜42を形成し、当該層間絶縁膜42にコンタクトホール81及び83を開孔する。そして、コンタクトホール81及び83を埋めるように中継電極720及び730を形成することにより、本実施形態に係る液晶措置が完成する。
<電子機器>
次に、図9を参照しながら、上述した液晶装置を電子機器の一例であるプロジェクタに適用した場合を説明する。上述した液晶装置は、プロジェクタのライトバルブとして用いられている。図9は、プロジェクタの構成例を示す平面図である。
図9に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等の構成を有しており、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110R、1110Bによる表示像は、液晶パネル1110Gによる表示像に対して左右反転することが必要となる。
尚、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
尚、図9を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板及び電気光学装置、並びに電子機器もまた本発明の技術的範囲に含まれるものである。
1a…半導体層、1a´…チャネル領域、1b…データ線側LDD領域、1c…画素電極側LDD領域、1d…データ線側ソース・ドレイン領域、1e…画素電極側ソース・ドレイン領域、2…絶縁膜、11…走査線、6a…データ線、9a…画素電極、10…TFTアレイ基板、12…下地絶縁膜、20…対向基板、21…対向電極、31…ゲート電極、41、42…層間絶縁膜、50…液晶層、710…導電性遮光膜、810…溝

Claims (11)

  1. 基板上に、
    互いに交差するデータ線及び走査線と、
    前記データ線及び前記走査線の交差に対応する画素毎に設けられた画素電極と、
    (i)前記データ線と電気的に接続された第1ソース・ドレイン領域、前記画素電極と電気的に接続された第2ソース・ドレイン領域、並びに前記第1ソース・ドレイン領域及び前記第2ソース・ドレイン領域間に設けられたチャネル領域を有する半導体層と、(ii)前記チャネル領域にゲート絶縁膜を介して対向するように配置されたゲート電極を有するトランジスターと、
    前記ゲート電極より上側絶縁膜を介して上層側に前記ゲート電極と重なる部分を有して形成されると共に、前記上側絶縁膜に開孔された第1コンタクトホールを介して前記ゲート電極に電気的に接続された上側遮光膜と、
    前記半導体層より下側絶縁膜を介して下層側に形成されており、前記上側絶縁膜、前記ゲート絶縁膜及び前記下側絶縁膜を貫通するように開孔された第2コンタクトホールを介して前記上側遮光層と電気的に接続された下側遮光膜と
    を備えることを特徴とする電気光学装置。
  2. 前記ゲート電極及び前記上側遮光膜は、同じ材料を含んでいることを特徴とする請求項1に記載の電気光学装置。
  3. 前記半導体層は、
    前記第2ソース・ドレイン領域及び前記チャネル領域間に形成された接合領域を有し、
    前記上側遮光膜は、前記第1接合領域を囲むように形成されていることを特徴とする請求項1又は2に記載の電気光学装置。
  4. 前記第2コンタクトホールは、前記基板上で平面的に見て、前記上側遮光膜が前記チャネル領域に重なる部分の脇から、前記半導体層に沿って形成されていることを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
  5. 前記上側遮光膜は、2以上のOD値を有することを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。
  6. 前記第1コンタクトホールは、前記第2コンタクトホールと一体的に形成されていることを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。
  7. 基板上に、互いに交差するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応する画素毎に設けられた画素電極と、(i)前記データ線と電気的に接続された第1ソース・ドレイン領域、前記画素電極と電気的に接続された第2ソース・ドレイン領域、並びに前記第1ソース・ドレイン領域及び前記第2ソース・ドレイン領域間に設けられたチャネル領域を有する半導体層と、(ii)前記チャネル領域にゲート絶縁膜を介して対向するように配置されたゲート電極を有するトランジスターとを備える電気光学装置の製造方法であって、
    前記基板上に、下側遮光膜を形成する第1工程と、
    前記下側遮光膜上に下側絶縁膜を形成する第2工程と、
    前記下側絶縁膜上に、前記半導体層、前記ゲート絶縁膜及びゲート電極を形成する第3工程と、
    前記ゲート電極をマスクとして前記半導体層に不純物を注入し、アニール処理を行うことにより、前記注入された不純物を活性化させる第4工程と、
    前記第4工程の後に、前記ゲート電極上に上側絶縁膜を形成し、該上側絶縁膜に第1コンタクトホールを形成する第5工程と、
    前記下側絶縁膜、前記ゲート絶縁膜及び前記上側絶縁膜を貫通するように第2コンタクトホールを形成する第6工程と、
    前記基板上で平面的に見て、前記第1コンタクトホール及び第2コンタクトホールを介して、前記上側遮光膜と前記ゲート電極が電気的に接続されるように上側遮光膜を形成する第6工程と
    を備えることを特徴とする電気光学装置の製造方法。
  8. 前記第6工程において、前記上側遮光膜は前記ゲート電極と同じ材料を含んで形成されることを特徴とする請求項7に記載の電気光学装置の製造方法。
  9. 前記第1コンタクトホール及び前記第2コンタクトホールは、同時に形成されることを特徴とする請求項7又は8に記載の電気光学装置の製造方法。
  10. 前記第1コンタクトホール及び前記第2コンタクトホールは、一体的に形成されることを特徴とする請求項7から9のいずれか一項に記載の電気光学装置の製造方法。
  11. 請求項1から6のいずれか一項に記載の電気光学装置を具備することを特徴とする電子機器。
JP2010050233A 2010-03-08 2010-03-08 電気光学装置及びその製造方法、並びに電子機器 Active JP5663904B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010050233A JP5663904B2 (ja) 2010-03-08 2010-03-08 電気光学装置及びその製造方法、並びに電子機器
US13/040,389 US8130333B2 (en) 2010-03-08 2011-03-04 Electric optical device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010050233A JP5663904B2 (ja) 2010-03-08 2010-03-08 電気光学装置及びその製造方法、並びに電子機器

Publications (3)

Publication Number Publication Date
JP2011186108A true JP2011186108A (ja) 2011-09-22
JP2011186108A5 JP2011186108A5 (ja) 2013-04-11
JP5663904B2 JP5663904B2 (ja) 2015-02-04

Family

ID=44530530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010050233A Active JP5663904B2 (ja) 2010-03-08 2010-03-08 電気光学装置及びその製造方法、並びに電子機器

Country Status (2)

Country Link
US (1) US8130333B2 (ja)
JP (1) JP5663904B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698157B2 (en) 2011-10-03 2014-04-15 Seiko Epson Corporation Electro-optical apparatus and electronic apparatus
US9082854B2 (en) 2013-01-18 2015-07-14 Seiko Epson Corporation Electrooptic device substrate for shielding light from switching element, electrooptic device, and electronic apparatus
US9147741B2 (en) 2012-11-06 2015-09-29 Samsung Display Co., Ltd. Thin film transistor display panel and method of manufacturing the same
JP2016134388A (ja) * 2015-01-15 2016-07-25 株式会社ジャパンディスプレイ 表示装置
JPWO2017086116A1 (ja) * 2015-11-18 2018-09-13 ソニー株式会社 半導体装置および投射型表示装置
JP7491144B2 (ja) 2020-08-27 2024-05-28 セイコーエプソン株式会社 電気光学装置、および電子機器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447983B (zh) * 2011-05-24 2014-08-01 Au Optronics Corp 半導體結構以及有機電致發光元件
KR102050460B1 (ko) * 2012-11-30 2019-11-29 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
TWI578509B (zh) * 2015-07-23 2017-04-11 友達光電股份有限公司 畫素結構
TWI559511B (zh) * 2016-03-03 2016-11-21 友達光電股份有限公司 導電元件基板、導電元件基板的製造方法以及顯示面板
CN107154346B (zh) * 2017-05-19 2021-03-16 京东方科技集团股份有限公司 一种膜层的掺杂方法、薄膜晶体管及其制作方法
CN108459445B (zh) * 2018-03-30 2021-05-18 上海天马微电子有限公司 一种液晶显示面板、显示装置及液晶显示面板的制备方法
KR102621005B1 (ko) * 2018-12-26 2024-01-05 삼성디스플레이 주식회사 유기 발광 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0943639A (ja) * 1995-07-31 1997-02-14 Sony Corp 透過型表示装置
JP2001356371A (ja) * 2000-04-11 2001-12-26 Nec Corp 液晶表示装置および液晶プロジェクタ装置
JP2004158518A (ja) * 2002-11-05 2004-06-03 Sharp Corp アクティブマトリクス基板および表示装置
JP2009063958A (ja) * 2007-09-10 2009-03-26 Seiko Epson Corp 電気光学装置及び電子機器
JP2009139417A (ja) * 2007-12-03 2009-06-25 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4100351B2 (ja) * 2004-02-09 2008-06-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP4876548B2 (ja) 2005-11-22 2012-02-15 セイコーエプソン株式会社 電気光学装置の製造方法
JP4241777B2 (ja) * 2006-07-25 2009-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4349406B2 (ja) 2006-08-24 2009-10-21 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0943639A (ja) * 1995-07-31 1997-02-14 Sony Corp 透過型表示装置
JP2001356371A (ja) * 2000-04-11 2001-12-26 Nec Corp 液晶表示装置および液晶プロジェクタ装置
JP2004158518A (ja) * 2002-11-05 2004-06-03 Sharp Corp アクティブマトリクス基板および表示装置
JP2009063958A (ja) * 2007-09-10 2009-03-26 Seiko Epson Corp 電気光学装置及び電子機器
JP2009139417A (ja) * 2007-12-03 2009-06-25 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698157B2 (en) 2011-10-03 2014-04-15 Seiko Epson Corporation Electro-optical apparatus and electronic apparatus
US9147741B2 (en) 2012-11-06 2015-09-29 Samsung Display Co., Ltd. Thin film transistor display panel and method of manufacturing the same
US9620609B2 (en) 2012-11-06 2017-04-11 Samsung Display Co., Ltd. Thin film transistor display panel and method of manufacturing the same
US9082854B2 (en) 2013-01-18 2015-07-14 Seiko Epson Corporation Electrooptic device substrate for shielding light from switching element, electrooptic device, and electronic apparatus
JP2016134388A (ja) * 2015-01-15 2016-07-25 株式会社ジャパンディスプレイ 表示装置
US10539846B2 (en) 2015-01-15 2020-01-21 Japan Display Inc. Display device
US10895792B2 (en) 2015-01-15 2021-01-19 Japan Display Inc. Display device
US11474406B2 (en) 2015-01-15 2022-10-18 Japan Display Inc. Display device
US11921392B2 (en) 2015-01-15 2024-03-05 Japan Display Inc. Display device
JPWO2017086116A1 (ja) * 2015-11-18 2018-09-13 ソニー株式会社 半導体装置および投射型表示装置
JP7491144B2 (ja) 2020-08-27 2024-05-28 セイコーエプソン株式会社 電気光学装置、および電子機器

Also Published As

Publication number Publication date
US20110215337A1 (en) 2011-09-08
US8130333B2 (en) 2012-03-06
JP5663904B2 (ja) 2015-02-04

Similar Documents

Publication Publication Date Title
JP5663904B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP5245333B2 (ja) 電気光学装置及び電子機器
JP5532568B2 (ja) 電気光学装置及び電子機器
WO2001081994A1 (fr) Dispositif electro-optique, affichage par projection et procede de fabrication dudit dispositif electro-optique
JP2009122253A (ja) 電気光学装置及び電子機器
JP4211644B2 (ja) 電気光学装置の製造方法
JP2009047967A (ja) 電気光学装置及び電子機器
JP5621283B2 (ja) 電気光学装置及び電子機器
JP2010117399A (ja) 電気光学装置及び電子機器
JP2004004722A (ja) 電気光学装置及び電子機器
JP2007079257A (ja) 電気光学装置及びその製造方法、電子機器並びにコンデンサー
JP2009122256A (ja) 電気光学装置及び電子機器
JP2010096966A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP5298480B2 (ja) 電気光学装置及び電子機器
JP5104140B2 (ja) 電気光学装置及び電子機器
JP2011186285A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2011203288A (ja) 電気光学装置及び電子機器
JP2004240053A (ja) 電気光学装置及び電子機器
JP5292738B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2006253173A (ja) 電気光学装置、その製造方法、及び電子機器
JP2009300477A (ja) 電気光学装置及び電子機器
JP2010008635A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP2009053417A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2011221119A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP2010072219A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141124

R150 Certificate of patent or registration of utility model

Ref document number: 5663904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250