JP4100351B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4100351B2
JP4100351B2 JP2004032572A JP2004032572A JP4100351B2 JP 4100351 B2 JP4100351 B2 JP 4100351B2 JP 2004032572 A JP2004032572 A JP 2004032572A JP 2004032572 A JP2004032572 A JP 2004032572A JP 4100351 B2 JP4100351 B2 JP 4100351B2
Authority
JP
Japan
Prior art keywords
film transistor
thin film
substrate
electrode
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004032572A
Other languages
English (en)
Other versions
JP2005223286A (ja
Inventor
健夫 川瀬
壮一 守谷
光明 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004032572A priority Critical patent/JP4100351B2/ja
Priority to KR1020040107532A priority patent/KR100707775B1/ko
Priority to TW093141005A priority patent/TWI286386B/zh
Priority to CN200510003698A priority patent/CN100580973C/zh
Priority to EP05002139A priority patent/EP1562240A3/en
Priority to US11/049,974 priority patent/US7180108B2/en
Publication of JP2005223286A publication Critical patent/JP2005223286A/ja
Priority to US11/499,660 priority patent/US7361927B2/en
Application granted granted Critical
Publication of JP4100351B2 publication Critical patent/JP4100351B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/86—Schottky electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、薄膜トランジスタの製造方法に関するものである。
近年、半導体的な電気伝導を示す有機材料（有機半導体材料）を使用した薄膜トランジスタの開発が進められている。この薄膜トランジスタは、薄型軽量化に適すること、可撓性を有すること、材料コストが安価であること等の長所を有しており、フレキシブルディスプレイ等のスイッチング素子として期待されている。
この薄膜トランジスタとしては、基板上に、ソース電極、ドレイン電極が形成され、これら電極上に有機半導体層、ゲート絶縁層、ゲート電極がこの順に積層されたものが提案されており、蒸着法や塗布法によって大気中で作製が可能である（例えば、特許文献１、２、３、４参照。）。
しかしながら、この薄膜トランジスタが大気中で作製が可能であることは、必ずしも大気中で安定に動作することを意味しない。すなわち、大気中では有機半導体層に酸素や水がドープされて、オフ電流が増加したり、逆にトラップが増加して、サブスレッショルドスイング（Ｓ値）や、しきい電圧（Ｖｔｈ）の悪化を招く等の問題がある。
この大気中で有機半導体層に酸素や水がドープされるのを防止する方法として、例えば非特許文献１に記載のように、薄膜トランジスタを封止する方法が提案されている。
すなわち、ガラス基板上に薄膜トランジスタを作製し、この薄膜トランジスタを覆うように、封止膜を真空中で成膜することにより、薄膜トランジスタを封止する。これにより、有機半導体層に酸素や水がドープされるのを防止して、薄膜トランジスタの特性を安定化することができる。また、封止膜として無機膜と高分子膜とを交互に積層したものを用いることにより、封止性を一層高める方法も提案されている。
しかしながら、この薄膜トランジスタを封止する方法には、真空処理および加熱処理を必要とするために、薄膜トランジスタが高価となるという問題がある。
さらに、基板としてプラスチック基板を用いる場合には、プラスチック材料のガスバリア性が低いため、プラスチック基板側にも、封止膜を形成する必要があり、コストが一層増加するという問題が生じる。
また、封止膜として可撓性を有さない構成材料（例えば、酸化ケイ素、窒化ケイ素）を用いる場合には、薄膜トランジスタの有する可撓性が損なわれるという問題も生じる。これらの薄膜が十分薄い場合でも、基板が曲げられたり、温度・湿度が変化する際に、薄膜中にクラックが生じ易く、高い信頼性を得ることが困難である。
そこで、より安価に薄膜トランジスタに封止する方法として、例えば、ゲート電極を蒸着法により形成した金属膜で構成することが提案されている。
蒸着法により形成した金属膜は、緻密な膜となることから、水分や酸素に対して比較的高いバリア性を示すようになり、この金属膜をゲート電極としてチャンネル部を被うように形成すると、封止膜として機能させることが可能となる。
しかしながら、このように作製した薄膜トランジスタは、比較的高い封止性を発揮するものの、完全な封止性を得ることは不可能である。そのため、薄膜トランジスタが高温多湿な環境に晒され、一旦、その内部に酸素や水が浸入すると、高い封止性が逆に作用し、低温低湿な環境に戻しても、それらが薄膜トランジスタ外に排出されることなく長時間に亘りその内部に留まることとなる。
したがって、このような薄膜トランジスタは、その内部にとりこまれた酸素や水分により、その特性が低下するという問題が生じる。
ＵＳ６１５０１９１ ＵＳ５５７４２９１ ＷＯ０１４７０４３ ＷＯ０１４７０４５ ヤン・キウ（Yong Qiu）、外５名，「Ｈ２Ｏ・エフェクト・オン・ザ・スタビリティ・オブ・オーガニック・スィン−フィルム・フィールド−エフェクト・トランジスターズ（H2O effect on the stability of organic thin-film field-effect transistors）」，アプライド・フィジクス・レターズ（APPLIED PHYSICS LETTERS），（米国），アメリカン・インスティチュート・オブ・フィジクス（American Institute of Physics），２００３年８月２５日，第８３巻，第８号，ｐ．１６４４−１６４６
本発明は、高温多湿な環境に晒された後でも、高い特性を維持することができる薄膜トランジスタを製造し得る薄膜トランジスタの製造方法を提供することにある。
このような目的は、下記の本発明により達成される。
本発明の薄膜トランジスタの製造方法は、基板上にソース電極およびドレイン電極を形成する工程と、
前記ソース電極およびドレイン電極上に有機半導体層を形成する工程と、
前記有機半導体層上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に導電性粒子を含む液状材料を塗布し塗膜を形成する工程と、
前記塗膜を１３０℃以下の温度で加熱しゲート電極を形成する工程とを含み、
得られる前記ゲート電極が、前記導電性粒子を含む多孔質膜で構成され、前記多孔質膜の空孔率が５１〜７５％であることを特徴とする。
これにより、高温多湿な環境に晒された後でも、前記薄膜トランジスタの高い特性を好適に維持することができる。
また、前記多孔質膜は、その空孔率が５１〜７５％であることにより、内部に浸入した酸素や水分をより確実に排出可能とすることができるとともに、多孔質膜の導電性が低下するのを好適に防止することもできる。
前記多孔質膜を、導電性粒子を含む液状材料を用いて形成することにより、目的とする空孔率を有する多孔質膜の形成が容易となる。
前記多孔質膜を、塗布法を用いて形成することにより、多孔質膜をより容易に形成することができる。
前記多孔質膜を、熱処理工程を経て得ることにより、液状材料に含まれる除去すべき物質を、容易かつ確実に除去することができる。
さらに、前記熱処理工程における加熱温度を、１３０℃以下とすることにより、空孔率の低下を確実に防止することができる。
本発明の薄膜トランジスタの製造方法では、前記多孔質膜は、その空孔内に炭素原子または炭素系化合物を有するのが好ましい。
これにより、この空孔内面に撥水性を付与することができることから、この空孔内を水分等が通過する際の、結露（滞留）の発生を防止することができ、多孔質膜の変質・劣化を好適に防止することができる。
本発明の薄膜トランジスタの製造方法では、前記導電性粒子は、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄ、Ｎｉまたはこれらを含む合金のうち少なくともいずれかを含むのが好ましい。
これらのものは、高い導電性を有するものであることから好ましい。
本発明の薄膜トランジスタの製造方法では、前記液状材料は、前記導電性粒子と、水を含む分散媒とを含有してなるものであるのが好ましい。
本発明の薄膜トランジスタの製造方法では、前記塗布は、インクジェット法で行うのが好ましい。
インクジェット法によれば、多孔質膜を高い寸法精度で形成することができる。
本発明の薄膜トランジスタの製造方法では、前記有機半導体層は、アリールアミンを含む重合体またはその誘導体を有することが好ましい。
このような有機半導体材料で構成される有機半導体層は、一時的に高温多湿な環境下に晒されても、耐水性および耐酸化性が高いことから、品質劣化が防止され、特に化学的に安定なものとすることができる。
本発明の薄膜トランジスタの製造方法では、前記有機半導体層は、フルオレンとビチオフェンとを含む共重合体またはその誘導体を有することが好ましい。
このような有機半導体材料で構成される有機半導体層は、一時的に高温多湿な環境下に晒されても、耐水性および耐酸化性が高いことから、品質劣化が防止され、特に化学的に安定なものとすることができる。
本発明の薄膜トランジスタの製造方法では、前記有機半導体層は、インクジェット法を用いて形成されたものであるのが好ましい。
インクジェット法によれば、目的とする形状の有機半導体層を、寸法精度よく形成することができる。
本発明の薄膜トランジスタの製造方法では、前記ソース電極およびドレイン電極は、双方が櫛歯状をなし、かつ、その歯が互いに噛み合うようにして形成されているのが好ましい。
これにより、ゲート電極と、ソース電極およびドレイン電極とが重なる部分の面積が増大するのを防止することができ、薄膜トランジスタの特性がより向上する。
＜薄膜トランジスタ＞
まず、本発明の薄膜トランジスタの製造方法で製造される薄膜トランジスタの構成について説明する。
図１は、第１構成の薄膜トランジスタを示す図であり、（ａ）は縦断面図、（ｂ）は平面図である。なお、以下の説明では、図１（ａ）中の上側を「上」、下側を「下」と言う。
図１に示す薄膜トランジスタ１は、基板２上に設けられており、ソース電極３（ソース電極指３ａ）およびドレイン電極４（ドレイン電極指４ａ）と、有機半導体層（有機層）５と、ゲート絶縁層６と、ゲート電極７とが、この順で基板２側から積層されて構成されている。
具体的には、薄膜トランジスタ１は、基板２上に、ソース電極３およびドレイン電極４の双方が櫛歯状、かつ、その歯が互いに噛み合うように形成され、さらに、これら電極３、４を覆うように有機半導体層５が接触して設けられている。次に有機半導体層５上には、ゲート絶縁層６が接触して設けられ、さらにこの上に、ソース電極３およびドレイン電極４の歯が互いに噛み合う領域に、ゲート絶縁層６を介して、重なるようにゲート電極７が設けられている。
より具体的には、ソース電極３およびドレイン電極４は、それぞれ、所定間隔で並設された複数の電極指３ａ、４ａを有し、全体として櫛歯状をなしている。そして、これらソース電極３およびドレイン電極４は、それぞれの電極指３ａ、４ａが交互に配列するように設けられている。
このような薄膜トランジスタ１は、ソース電極３およびドレイン電極４が、ゲート絶縁層６を介してゲート電極７よりも基板２側に設けられた構成の薄膜トランジスタ、すなわち、トップゲート構造の薄膜トランジスタである。
以下、薄膜トランジスタ１を構成する各部について、順次説明する。
基板２は、薄膜トランジスタ１を構成する各層（各部）を支持するものである。基板２には、例えば、ガラス基板、ポリイミド、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、芳香族ポリエステル（液晶ポリマー）等で構成されるプラスチック基板（樹脂基板）、石英基板、シリコン基板、ガリウム砒素基板等を用いることができる。薄膜トランジスタ１に可撓性を付与する場合には、基板２には、樹脂基板が選択される。
この基板２上には、下地層が設けられていてもよい。下地層としては、例えば、基板２表面からのイオンの拡散を防止する目的、ソース電極３およびドレイン電極４と、基板２との密着性（接合性）を向上させる目的等により設けられる。
下地層の構成材料としては、特に限定されないが、酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮ）、ポリイミド、ポリアミド、あるいは架橋されて不溶化された高分子等が好適に用いられる。
基板２上には、ソース電極３およびドレイン電極４のそれぞれの電極指３ａ、４ａが交互に配列するように、チャネル長Ｌ方向に沿って、所定距離離間して並設されている。
この薄膜トランジスタ１では、有機半導体層５のうち、ソース電極３の各電極指３ａと、ドレイン電極４の各電極指４ａとの間の領域が、キャリアが移動するチャネル領域となっている。また、ソース電極３の各電極指３ａと、ドレイン電極４の各電極指４ａとの間の領域における、キャリアの移動方向の長さ、すなわち各電極指３ａ、４ａ間の距離がチャネル長Ｌに相当し、チャネル長Ｌ方向と直交する方向の長さω×電極指３ａと電極指４ａとの間隔（ギャップ）の数Ｎがチャネル幅Ｗとなる。
なお、ソース電極３およびドレイン電極４とを櫛歯状に形成し、各電極指３ａ、４ａ間の領域がチャネル領域とされた薄膜トランジスタ１では、電極指３ａ、４ａの幅Ａにより、ソース電極３およびドレイン電極４と、ゲート電極７とが重なる部分の大きさが決まる。
そして、本実施形態では、後述するように、ソース電極３およびドレイン電極４を、フォトリソグラフィー法により形成したレジスト層をマスクに用いて形成する。したがって、電極指３ａ、４ａの幅Ａは、フォトリソグラフィー法の精度に依存するが、フォトリソグラフィー法の精度は極めて高いため、狭小化することが可能である。
このため、後述するように、ゲート電極７を、インクジェット法を用いて、このゲート電極７の幅が比較的大きく形成された場合でも、このゲート電極７と、ソース電極３およびドレイン電極４とが重なる部分の面積が増大するのを防止することができる。これにより、薄膜トランジスタ１では、ゲートの容量を小さく抑えることができ、その結果、良好な特性（スイッチング特性）が発揮される。
このように、本実施形態では、ゲート電極７を微細な形状に形成することを要求されないことから、その形成方法の選択の幅が広がり、ゲート電極７の形成に各種塗布法（特に、インクジェット法）を用いた場合でも、良好な特性を有する薄膜トランジスタ１が得られる。
これらのソース電極３およびドレイン電極４の構成材料としては、導電性を有するものであれば特に限定されず、例えば、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕまたはこれらを含む合金等の導電性材料、ＩＴＯ、ＦＴＯ、ＡＴＯ、ＳｎＯ２等の導電性酸化物、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素系材料、ポリアセチレン、ポリピロール、ＰＥＤＯＴ（ｐｏｌｙ−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）のようなポリチオフェン、ポリアニリン、ポリ（ｐ−フェニレン）、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。なお、前記導電性高分子材料は、通常、酸化鉄、ヨウ素、無機酸、有機酸、ポリスチレンサルフォニック酸などの高分子でドープされ導電性を付与された状態で用いられる。これらの中でも、ソース電極３およびドレイン電極４の構成材料としては、それぞれ、Ｎｉ、Ｃｕ、Ｃｏ、Ａｕ、Ｐｄまたはこれらを含む合金を主とするものが好適に用いられる。これらの金属材料を用いて、ソース電極３およびドレイン電極４を形成することにより、後述するこれら電極３、４の形成工程において、無電解メッキ法を用いて、容易かつ安価に、成膜精度の高い電極３、４を形成することができることから、高い特性を有する薄膜トランジスタ１とすることができる。
ソース電極３およびドレイン電極４の厚さ（平均）は、特に限定されないが、それぞれ、３０〜３００ｎｍ程度であるのが好ましく、５０〜１５０ｎｍ程度であるのがより好ましい。
各電極指３ａ、４ａの幅Ａは、それぞれ、２０μｍ以下であるのが好ましく、１０μｍ以下がより好ましい。
また、ソース電極指３ａとドレイン電極指４ａとの間の距離（離間距離）、すなわち、チャネル長Ｌは、２〜２０μｍ程度であるのが好ましく、３〜１０μｍ程度であるのがより好ましい。チャンネル長Ｌがより小さいほうが、より大きなドレイン電流を制御でき、さらに、ゲート電極の容量をより小さくできる。しかしながら、チャネル長Ｌを前記下限値より小さくすると、電極のパターニングにより高精度なフォトリソグラフィー技術が必要となり、コスト上昇を招く。また、小さなチャンネル長Ｌを達成しても、ソース電極と有機半導体層とのコンタクト抵抗の影響で、期待する効果に届かないことが多い。一方、チャネル長Ｌを前記上限値より大きくすると、ドレイン電流の値が小さくなり、薄膜トランジスタ１の特性が不十分となるおそれがある。
チャネル幅Ｗは、０．１〜５ｍｍ程度であるのが好ましく、０．３〜３ｍｍ程度であるのがより好ましい。チャネル幅Ｗを前記下限値より小さくすると、ドレイン電流の値が小さくなり、薄膜トランジスタ１の特性が不十分となるおそれがある。一方、チャネル幅Ｗを前記上限値より大きくすると、薄膜トランジスタ１が大型化してしまうとともに、寄生容量の増大や、ゲート絶縁層６を介したゲート電極７へのリーク電流の増大を招くおそれがある。
また、基板２上には、ソース電極３およびドレイン電極４を覆うように、有機半導体層５が接触して設けられている。
有機半導体層５は、有機半導体材料（半導体的な電気伝導を示す有機材料）を主材料として構成されている。
この有機半導体層５は、少なくともチャネル領域５１においてチャネル長Ｌ方向とほぼ平行となるように配向しているのが好ましい。これにより、チャネル領域５１におけるキャリア移動度が高いものとなり、その結果、薄膜トランジスタ１は、その作動速度がより速いものとなる。
有機半導体材料としては、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ（ｐ−フェニレンビニレン）、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料（共役系高分子材料）が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができるが、特に、高分子の有機半導体材料（共役系高分子材料）を主とするものを用いるのが好ましい。共役系高分子材料は、その特有な電子雲の広がりにより、キャリアの移動能が特に高い。このような高分子の有機半導体材料は、簡易な方法で成膜することができるとともに、比較的容易に配向させることができる。
また、これらの中でも、有機半導体材料は、フルオレン−ビチオフェン共重合体のようなフルオレンとビチオフェンとを含む共重合体、ポリアリールアミン、フルオレン−アリールアミン共重合体のようなアリールアミンを含む重合体またはこれらの誘導体のうちの少なくとも１種を主成分とするものがより好ましく、ポリアリールアミン、フルオレン−ビチオフェン共重合体またはこれらの誘導体のうちの少なくとも１種を主成分とするものが好ましい。このような有機半導体材料で構成される有機半導体層５は、一時的に高温多湿な環境下に晒されても、耐水性および耐酸化性が高いことから、品質劣化が防止され、特に化学的に安定なものとすることができる。
また、高分子の有機半導体材料を主材料として構成される有機半導体層５は、薄型化・軽量化が可能であり、可撓性にも優れるため、フレキシブルディスプレイのスイッチング素子等として用いられる薄膜トランジスタへの適用に適している。
有機半導体層５の厚さ（平均）は、０．１〜１０００ｎｍ程度であるのが好ましく、１〜５００ｎｍ程度であるのがより好ましく、１０〜１００ｎｍ程度であるのがさらに好ましい。
なお、有機半導体層５は、ソース電極３およびドレイン電極４を覆うように設けられる構成のものに限定されず、少なくともソース電極３とドレイン電極４との間の領域（チャネル領域５１）に設けられていればよい。
有機半導体層５上には、ゲート絶縁層６が有機半導体層５と接触して設けられている。
このゲート絶縁層６は、ソース電極３およびドレイン電極４に対してゲート電極７を絶縁するものである。
ゲート絶縁層６は、主として有機材料（特に有機高分子材料）で構成されているのが好ましい。有機高分子材料を主材料とするゲート絶縁層６は、その形成が容易であるとともに、有機半導体層５との密着性の向上を図ることもできる。
このような有機高分子材料としては、例えば、ポリスチレン、ポリイミド、ポリアミドイミド、ポリビニルフェニレン、ポリカーボネート（ＰＣ）、ポリメチルメタクリレート（ＰＭＭＡ）のようなアクリル系樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）のようなフッ素系樹脂、ポリビニルフェノールあるいはノボラック樹脂のようなフェノール系樹脂、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブテンなどのオレフィン系樹脂等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
ゲート絶縁層６の厚さ（平均）は、特に限定されないが、１０〜５０００ｎｍ程度であるのが好ましく、１００〜１０００ｎｍ程度であるのがより好ましい。ゲート絶縁層６の厚さを前記範囲とすることにより、ソース電極３およびドレイン電極４とゲート電極７とを確実に絶縁しつつ、薄膜トランジスタ１が大型化すること（特に、厚さが増大すること）を防止することができる。
なお、ゲート絶縁層６は、単層構成のものに限定されず、複数層の積層構成のものであってもよい。
また、ゲート絶縁層６の構成材料には、例えば、ＳｉＯ２等の無機絶縁材料を用いることもできる。この場合、ゲート絶縁層６は、ポリシリケート、ポリシロキサン、ポリシラザンのような溶液を塗布して、塗布膜を酸素、または水蒸気の存在下で加熱することによって、溶液材料からＳｉＯ２を得ることができる。また、金属アルコキシド溶液を塗布した後、これを酸素雰囲気で加熱することによって無機絶縁材料を得る（ゾル・ゲル法として知られる）ことができる。
ゲート絶縁層６上には、このゲート絶縁層６を介して、ソース電極３およびドレイン電極４に対して絶縁されたゲート電極７が設けられている。
本実施形態では、ゲート電極７が、主として導電性材料で構成された多孔質膜で構成されている。
ここで、仮に、ゲート電極を蒸着法により形成した金属膜で構成する場合、前述したように、このようなゲート電極は比較的高い封止性を発揮するので、完全なものとするのは不可能である。そのため、このような薄膜トランジスタでは、その内部に、一旦、酸素や水分が浸入すると、それらは、薄膜トランジスタ外に排出されることなく長時間に亘り内部に留まることとなる。そのため、このような薄膜トランジスタは、その内部に貯留された酸素や水分により、その特性が低下するという問題が生じる。
これに対して、本発明では、ソース電極、ドレイン電極およびゲート電極のうちの少なくとも１つ（本実施形態ではゲート電極７）を主として導電性材料で構成された多孔質膜で構成することにより、ゲート電極７は、高い通気性を有するものとなる。その結果、仮に、薄膜トランジスタ１が、一時的に高温多湿な環境に晒されたとしても、低温低湿な環境に戻したときに、その内部に浸入した酸素や水分は、速やかに薄膜トランジスタ１の外部に排出されるようになる。そのため、本発明で製造された薄膜トランジスタ１の内部には、酸素や水分が貯留することが防止されるため、その特性を好適に維持することができる。
この多孔質膜の空孔率は、特に限定されないが、２０〜８５％程度であるのが好ましく、４０〜８５％程度であるのがより好ましく、６０〜７５％程度であるのがさらに好ましい。これにより、薄膜トランジスタ１内に浸入した酸素や水分がより確実に排出されるようになる。なお、空孔率を前記上限値を超えて大きくした場合には、導電性材料の種類等によっては、多孔質膜の導電性が極端に低下するおそれがある。
多孔質膜を構成する導電性材料（金属材料または金属酸化物材料）としては、例えば、Ａｇ、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、ＣｕおよびＮｉまたはこれらを含む合金、インジウムティンオキサイド（ＩＴＯ）、インジウムオキサイド（ＩＯ）、インジウムジンクオキサイド（ＩＺＯ）、アンチモンティンオキサイド（ＡＴＯ）および酸化スズ（ＳｎＯ２）等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。その他、導電性材料としては、例えば、ソース電極３およびドレイン電極４で挙げたような導電性高分子材料を用いることもできる。
これらの中でも、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄ、Ｎｉまたはこれらを含む合金のうちの少なくとも１種を主成分とするものであるのが好ましい。これらのものは、高い導電性を有するものであることから好ましい。
多孔質膜（ゲート電極７）の厚さ（平均）は、特に限定されないが、０．１〜５０００ｎｍ程度であるのが好ましく、１〜５０００ｎｍ程度であるのがより好ましく、１０〜５０００ｎｍ程度であるのがさらに好ましい。
また、この多孔質膜の空孔内には、実質的にその他の物質が存在しない状態であってもよいが、炭素原子または炭素系化合物が存在するのが好ましい。これにより、この空孔内面に撥水性を付与することができることから、この空孔内を水分等が通過する際の、結露（滞留）の発生を防止することができる。その結果、多孔質膜の変質・劣化を好適に防止することができる。
ここで、炭素系化合物としては、例えば、グラファイトおよび炭化水素等が挙げられる。この炭素系化合物は、例えば、後述する第１の配線９１（ゲート電極７）の形成工程で生じる（生成される）ものであってもよく、多孔質膜を形成した後に、空孔内に付与するもの等であってもよい。
以上のような薄膜トランジスタ１は、ゲート電極７に印加する電圧を変化させることにより、ソース電極３とドレイン電極４との間に流れる電流量が制御される。
すなわち、ゲート電極７に電圧が印加されていないＯＦＦ状態では、ソース電極３（ソース電極指３ａ）とドレイン電極４（ドレイン電極指４ａ）との間に電圧を印加しても、有機半導体層５中にほとんどキャリアが存在しないため、微少な電流しか流れない。一方、ゲート電極７に電圧が印加されているＯＮ状態では、有機半導体層５のゲート絶縁層６に面した部分に可動電荷（キャリア）が誘起され、チャネル領域５１にキャリアの流路が形成される。この状態でソース電極３とドレイン電極４との間に電圧を印加すると、チャネル領域５１を通って電流が流れる。
なお、本実施形態では、ソース電極３およびドレイン電極４の双方が櫛歯状をなし、その歯が互いに噛み合うように形成されている構成のものについて説明したが、これらの電極３、４の形状は、これに限定されず、例えば、電極３、４の双方が略長方形状に形成され、互いに所定距離離間して並設されたような構成であってもよい。
また、本実施形態では、薄膜トランジスタ１のゲート電極７が、多孔質膜で構成されたものについて説明したが、ソース電極、ドレイン電極およびゲート電極のうちの少なくとも１つがこの多孔質膜で構成されるようなものであってもよい。
また、本発明の薄膜トランジスタの製造方法により製造される薄膜トランジスタは、トップゲート構造の他、ボトムゲート構造の薄膜トランジスタに適用することもできる。
＜配線基板＞
次に、前述した薄膜トランジスタ１を複数備える配線基板の構成の一例を説明する。
図２は、本発明で製造された薄膜トランジスタを複数備える可撓性配線基板の実施形態を示す平面図である。なお、以下の説明では、図２中の紙面手前側を「上」、紙面奥側を「下」と言う。
図２に示す配線基板１０は、基板２と、画素電極４１と、薄膜トランジスタ１と、接続端子８と、配線９とで構成され、前記各部４１、１、８および９が基板２上に設けられている。
基板２は、この上に設けられた前記各部４１、１、８および９を支持するための支持体である。
画素電極４１は、配線基板１０を用いて後述する電気泳動表示装置２０を構築した際に、各画素を駆動させるための電圧を印加する一方の電極を構成するものであり、マトリクス状に配列されている。
各画素電極４１には、マトリクス状に配列された各薄膜トランジスタ１が備えるドレイン電極４がそれぞれ接続されている。したがって、薄膜トランジスタ１の作動を制御することにより、後述する電気泳動表示装置２０において各画素の駆動を制御することができる。
接続端子８は、複数の第１の端子８１および複数の第２の端子８２で構成されている。
各第１の端子８１および各第２の端子８２は、それぞれ、駆動用ＩＣと接続するための端子を構成する。
また、配線９は、複数の第１の配線９１と、各配線９１とほぼ直交するように設けられた複数の第２の配線９２とで構成されている。
本実施形態では、一列に配列された薄膜トランジスタ１のゲート電極７が共通電極とされており、この共通電極により、第１の配線９１が構成されている。これにより、第１の配線９１は、ほぼ直線状をなしている。そして、各第１の配線９１は、それぞれの一端部が、第１の端子８１に接続されている。
第１の配線９１をこのような構成とすることにより、所定数のゲート電極７を一括して形成することができる。その結果として、配線基板１０の作製時間の短縮を図ることができる。
また、各第２の配線９２の一端部は、それぞれ、第２の端子８２と接続され、その途中には、複数の薄膜トランジスタ１のソース電極３が接続されている。
画素電極４１、接続端子８（第１の端子８１および第２の端子８２）および第２の配線９２の構成材料としては、導電性を有するものであれば、いかなるものであってもよいが、例えば、前述したソース電極３およびドレイン電極４の構成材料として挙げたものと同様のものを用いることができる。これにより、後述する配線基板製造工程において、同一の工程内で、これらソース電極３、ドレイン電極４、画素電極４１、接続端子８および第２の配線９２を同時に形成することができる。
第１の配線９１の構成材料としては、前述したゲート電極７の構成材料として挙げたものの他、ソース電極３およびドレイン電極４の構成材料として挙げたものと同様のものを用いることもできる。
このような薄膜トランジスタ１を複数備える配線基板１０は、例えば、次のようにして製造される。
＜配線基板の製造方法＞
図３および図４は、それぞれ、配線基板１０の薄膜トランジスタ１の部分（図１中のＡ−Ａ線）を形成する方法を説明するための図（縦断面図）である。なお、以下の説明では、図３および図４中の上側を「上」、下側を「下」と言う。
配線基板１０の第１製造方法は、［Ａ１］ソース電極、ドレイン電極、画素電極、配線および接続端子形成工程と、［Ａ２］有機物除去工程と、［Ａ３］有機半導体層形成工程と、［Ａ４］ゲート絶縁層形成工程と、［Ａ５］配線（ゲート電極）形成工程とを有している。以下、これらの各工程について、順次説明する。
［Ａ１］ソース電極、ドレイン電極、画素電極、配線および接続端子形成工程
ソース電極３、ドレイン電極４、画素電極４１、接続端子８および第２の配線９２、例えば、プラズマＣＶＤ、熱ＣＶＤ、レーザーＣＶＤのような化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、溶射法、ゾル・ゲル法およびＭＯＤ法等により、導電性材料により構成される膜（導電膜）を形成した後、不要部分を除去することにより形成することができる。特に、導電膜は、無電解メッキ法により形成するのが好ましい。電解メッキ法を用いることにより、真空装置等の大がかりな装置を必要とせず、容易かつ安価に、高い成膜精度でソース電極３、ドレイン電極４、画素電極４１、接続端子８および第２の配線９２を形成することができる。
以下では、ソース電極３、ドレイン電極４、画素電極４１、接続端子８および第２の配線９２の形成に無電解メッキ法を適用する場合を一例として説明する。
［Ａ１−Ｉ］ まず、図２（ａ）に示すような基板２を用意し、この基板２を、例えば、水（純水等）、有機溶媒等を単独または適宜組み合わせて洗浄する。これにより、基板２の水に対する濡れ性が向上し、以下に示す各種処理液が接触し易い状態になる。
なお、基板２としてポリイミド等の樹脂基板を用いる場合には、本工程［Ａ１−Ｉ］（工程［Ａ１］）に先立って、基板２のソース電極３、ドレイン電極４、画素電極４１、接続端子８および第２の配線９２を形成する面に、これらの密着性を向上させるための密着性向上処理を施しておくのが好ましい。
この密着性向上処理（粗面加工）は、基板２の表面をエッチング液によりエッチング処理した後、還元剤を含む処理液による処理することにより行う。
エッチング液には、例えばＣｒＯ３、ＭｎＯ２等の遷移金属酸化物と、硫酸、塩酸等の無機酸とを含む液を用いることができる。
一方、処理液に用いる還元剤としては、特に限定されないが、アルカリ金属元素を実質的に含まないものを用いるのが好ましい。これにより、基板２の表面にアルカリ金属イオンが取り込まれることがないので、後工程で形成される有機半導体層５へアルカリ金属イオンが拡散（混入）することが防止され、その結果、有機半導体層５の特性の低下を防止することができる。
このような還元剤としては、亜硫酸アンモニウム水和物、次亜隣酸アンモニウムのようなアンモニウム化合物、ヒドラジン等が挙げられるが、これらの中でも、アンモニウム化合物を主成分とするものが好ましく、亜硫酸アンモニウム水和物を主成分とするものがより好ましい。アンモニウム化合物（特に、亜硫酸アンモニウム水和物）は、還元作用に優れることから好ましい。
［Ａ１−II］ 次に、基板２に、メッキ膜１１を形成するための前処理を行う。
この前処理は、例えば、カチオン性界面活性剤またはアニオン性界面活性剤を含む溶液（界面活性剤溶液）を基板２に接触させることにより行う。これにより、基板２表面にカチオン性界面活性剤またはアニオン性界面活性剤を付着させる。
基板２の表面は、カチオン性界面活性剤が付着することによりプラスに帯電し、アニオン性界面活性剤が付着することによりマイナスに帯電する。これらの帯電に対して、無電解メッキで用いる触媒の帯電極性が反対である場合、触媒が吸着し易いようになり、結果として、形成されるメッキ膜１１（ソース電極３、ドレイン電極４、画素電極４１、接続端子８および第２の配線９２）と基板２との密着性が向上する。
界面活性剤溶液を基板２に接触させる方法としては、例えば、界面活性剤溶液中に基板２を浸漬させる方法（浸漬法）、界面活性剤溶液を基板２にシャワー（噴霧）する方法等が挙げられるが、特に、浸漬法を用いるのが好ましい、浸漬法によれば、大量の基板２を容易に処理することができる。
このように、液体を基板２に接触させる方法には、各種方法があるが、以下の各工程では、液体を接触させる方法として、浸漬法を用いる場合を代表に説明する。
カチオン性界面活性剤としては、例えば、塩化アルキルアンモニウム、塩化ベンザルコニウム、塩化ベンゼトニウム、ステアリン酸等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
処理に際する界面活性剤溶液の温度は、０〜７０℃程度であるのが好ましく、１０〜４０℃程度であるのがより好ましい。
また、界面活性剤溶液中での基板２の処理時間は、１０〜９０秒程度であるのが好ましく、３０〜６０秒程度であるのがより好ましい。
このようにして、前処理が施された基板２を、例えば、純水（超純水）、イオン交換水、蒸留水、ＲＯ水等を用いて洗浄する。
［Ａ１−III］ 次に、基板２の表面に、触媒を吸着させる。
触媒としては、Ａｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｎｉ等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
このうち、触媒としてＰｄを用いる場合には、Ｓｎ−Ｐｄ等のＰｄ合金のコロイド液、または塩化パラジウム等のイオン系Ｐｄ触媒の溶液中に、基板２を浸漬することにより、Ｐｄ合金、またはイオン系Ｐｄ触媒を基板２の表面に吸着させる。その後、触媒に関与しない元素を除去することにより、Ｐｄを基板２の表面に露出させる。
例えば、Ｓｎ−Ｐｄコロイド液を用いる場合には、基板２をコロイド液に浸漬した後、酸溶液に浸漬する。これにより、Ｐｄに配位しているＳｎが溶解して除去され、基板２の表面にＰｄが露出した状態になる。
酸溶液としては、例えば、ＨＢＦ４等の酸と、ブドウ糖等の還元剤とを含む溶液や、これに、さらに硫酸を添加した溶液等を用いることができる。
処理に際する触媒を含む溶液の温度は、０〜７０℃程度であるのが好ましく、１０〜４０℃程度であるのがより好ましい。
触媒を含む溶液中での基板２の処理時間は、１０秒〜５分程度であるのが好ましく、２０秒〜３分程度であるのがより好ましい。
一方、処理に際する酸溶液の温度は、０〜７０℃程度であるのが好ましく、１０〜４０℃程度であるのがより好ましい。
酸溶液中での基板２の処理時間は、１０秒〜５分程度であるのが好ましく、３０秒〜３分程度であるのがより好ましい。
このようにして、触媒を付着（吸着）させた基板２を、例えば、純水（超純水）、イオン交換水、蒸留水、ＲＯ水等を用いて洗浄する。
［Ａ１−IV］ 次に、図２（ｂ）に示すように、基板２をメッキ液１３に浸漬し、基板２の表面に金属元素（金属単体）を析出させ、メッキ膜１１を形成する。
ここで、無電解メッキに用いるメッキ液１３としては、メッキ膜１１（ソース電極３、ドレイン電極４、画素電極４１、接続端子８および第２の配線９２）を形成するための金属の金属塩と、還元剤とを含み、アルカリ金属イオンを実質的に含まないものを用いるのが好ましい。
すなわち、メッキ液１３は、少なくとも金属塩および還元剤を溶媒に溶解して調製するが、その組成物として、アルカリ金属を構成元素として含まないものを用いるのが好ましい。
これにより、形成されるメッキ膜１１にアルカリ金属イオンが混入するのが防止される。その結果、後工程で形成される有機半導体層５へアルカリ金属イオンが拡散（混入）することが防止され、有機半導体層５の特性の低下を防止することができる。
金属塩としては、例えば、硫酸塩、硝酸塩等が好適に用いられる。
還元剤としては、例えば、ヒドラジン、次亜隣酸アンモニウム等が挙げられるが、これらの中でも、ヒドラジンおよび次亜隣酸アンモニウムの少なくとも一方を主成分とするものが好ましい。適切なメッキ液温度、メッキ液ｐＨの下で、還元剤としてこれらのものを用いることにより、メッキ膜１１の成膜速度が適正なものとなり、ソース電極３、ドレイン電極４、画素電極４１、接続端子８および第２の配線９２において求められる最適な膜厚範囲に、容易に膜厚を制御できるようになる。また、形成されるメッキ膜１１も、均一な膜厚、かつ、良好な表面性を有する（膜表面モフォロジーが高い）ものとなる。
メッキ液１３における金属塩の含有量（溶媒への金属塩の添加量）は、１〜５０ｇ／Ｌ程度であるのが好ましく、５〜２５ｇ／Ｌ程度であるのがより好ましい。金属塩の含有量が少な過ぎると、メッキ膜１１を形成するのに長時間を要するおそれがある。一方、金属塩の含有量を前記上限値を超えて多くしても、それ以上の効果の増大が期待できない。
また、メッキ液１３における還元剤の含有量（溶媒への還元剤の添加量）は、１０〜２００ｇ／Ｌ程度であるのが好ましく、５０〜１５０ｇ／Ｌ程度であるのがより好ましい。還元剤の含有量が少な過ぎると、還元剤の種類等によっては、金属イオンの効率のよい還元が困難になるおそれがある。一方、還元剤の含有量を前記上限値を超えて多くしても、それ以上の効果の増大が期待できない。
このようなメッキ液１３には、さらにｐＨ調整剤（ｐＨ緩衝剤）を混合（添加）するのが好ましい。これにより、無電解メッキの進行に伴って、メッキ液１３のｐＨが低下するのを防止または抑制することができ、その結果、成膜速度の低下や、メッキ膜１１の組成、性状の変化を効果的に防止することができる。
このｐＨ調整剤としては、各種のものが挙げられるが、アンモニア水、トリメチルアンモニウムハイドライドおよび硫化アンモニウムのうちの少なくとも１種を主成分とするものであることが好ましい。これらのものは、緩衝作用に優れるため、これらのものをｐＨ調整剤として用いることにより、前記効果がより顕著に発揮される。
以上のようなメッキ液１３に、触媒を吸着させた状態の基板２を浸漬すると、触媒を核として無電解メッキ反応が促進され、メッキ膜１１が形成される。
処理に際するメッキ液１３のｐＨは、５〜１２程度であるのが好ましく、６〜１０程度であるのがより好ましい。
処理に際するメッキ液１３の温度は、３０〜９０℃程度であるのが好ましく、４０〜８０℃程度であるのがより好ましい。
メッキ液１３中での基板２の処理時間は、１０秒〜５分程度であるのが好ましく、２０秒〜３分程度であるのがより好ましい。
メッキ液１３のｐＨ、温度、メッキ液１３による処理時間を、それぞれ前記範囲とすることにより、成膜速度が特に適正なものとなり、均一な膜厚のメッキ膜１１を高い精度で形成することができる。
なお、作業温度（メッキ液の温度）、作業時間（メッキ時間）、メッキ液の量、メッキ液のｐＨ、メッキ回数（ターン数）等のメッキ条件を設定することにより、形成されるメッキ膜１１の厚さを調整することができる。
また、メッキ液１３中には、例えば、錯化剤、安定化剤等の添加物を、適宜添加するようにしてもよい。
錯化剤としては、例えば、エチレンジアミン四酢酸、酢酸のようなカルボン酸類、酒石酸、クエン酸のようなオキシカルボン酸類、グリシンのようなアミノカルボン酸類、トリエタノールアミンのようなアミン類、グリセリン、ソルビトールのような多価アルコール類等が挙げられる。
安定化剤としては、例えば、２，２’−ビピリジル、シアン化合物、フェロシアン化合物、フェナントロリン、チオ尿素、メルカプトベンゾチアゾール、チオグリコール酸等が挙げられる。
このようにして、メッキ膜１１が形成された基板２を、例えば、純水（超純水）、イオン交換水、蒸留水、ＲＯ水等を用いて洗浄する。
［Ａ１−Ｖ］ 次に、このメッキ膜１１上に、ソース電極３、ドレイン電極４、画素電極４１、接続端子８および第２の配線９２に対応する形状のレジスト層１２を形成する。
まず、図２（ｃ）に示すように、メッキ膜１１上に、レジスト材料１２’を塗布（供給）する。次いで、ソース電極３、ドレイン電極４、画素電極４１、接続端子８および第２の配線９２の形状に対応するフォトマスクを介して露光した後、現像液で現像する。これにより、図３（ｄ）に示すように、ソース電極３、ドレイン電極４および第２の配線９２、さらには、図示しない画素電極４１および接続端子８に対応する形状にパターニングされたレジスト層１２が得られる。
［Ａ１−VI］ 次に、このレジスト層１２をマスクとして、図３（ｅ）に示すように、メッキ膜１１の不要部分をエッチングにより除去する。
このエッチングには、プラズマエッチング、リアクティブエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等のうち１種または２種以上を組み合わせて行うことができる。このうち、ウェットエッチングを用いるのが好ましい。これにより、真空装置等の大がかりな装置を用いずに、簡易な装置および工程でエッチングを行うことができる。
ウェットエッチングに用いるエッチング液としては、例えば、塩化第二鉄を含む溶液、硫酸や硝酸、酢酸を含む溶液等が挙げられる。
［Ａ１−VII］ 次に、レジスト層１２を除去することにより、図３（ｆ）に示すようなソース電極３、ドレイン電極４および第２の配線９２、さらには、図示しない画素電極４１および接続端子８が得られる。
このレジスト層１２の除去には、好ましくはレジスト剥離液が用いられるが、その他、例えば、前述の物理的エッチング法を用いることもできる。
以上のように、フォトリソグラフィー法とエッチングとを組み合わせて用いることにより、寸法精度の高いソース電極３、ドレイン電極４、画素電極４１、接続端子８および第２の配線９２を、容易かつ確実に形成することができる。
したがって、ソース電極指３ａおよびドレイン電極指４ａの幅Ａ、およびソース電極指３ａとドレイン電極指４ａとの間の距離（チャネル長Ｌ）を比較的短く設定することが可能となり、これにより、しきい電圧の絶対値が低く、またドレイン電流の大きい、すなわちスイッチング素子としての特性に優れた薄膜トランジスタ１を得ることができる。
なお、フォトリソグラフィー法において用いるレジスト材料は、ネガ型のレジスト材料およびポジ型のレジスト材料のいずれであってもよい。
なお、本実施形態においては、ソース電極３、ドレイン電極４、画素電極４１、接続端子８および第２の配線９２を形成する方法として、基板上に供給したメッキ膜１１上に、レジスト層１２を形成した後に、メッキ膜１１の不要な部分をエッチングにより除去する方法について説明したが、これに代わり、以下のような方法により前記各部３、４、４１、８および９２を形成してもよい。
すなわち、基板２上に、前記各部３、４、４１、８および９２の形状に対応した開口部を有するレジスト層１２を形成し、このレジスト層１２が形成された基板２をメッキ液１３に浸漬させる。これにより、前記各部３、４、４１、８および９２の形状に対応したメッキ膜が形成される。その後、レジスト層１２を剥離することにより、前記各部３、４、４１、８および９２を得ることができる。
［Ａ２］有機物除去工程
次に、ソース電極３、ドレイン電極４、画素電極４１、接続端子８および第２の配線９２が形成された基板２を、例えば、水（純水等）、有機溶媒等を単独または適宜組み合わせて洗浄する。
その後、基板２の有機半導体層５を形成する面側に存在する有機物を除去する。これにより、後工程で形成される有機半導体層５と、ソース電極３およびドレイン電極４間の界面のキャリアに対する障壁が除去され、薄膜トランジスタ１の特性の向上を図ることができる。
この有機物の除去する方法（除去方法）としては、例えば、プラズマ処理、オゾン水での処理、酸・アルカリによるエッチング、機械的な表面層除去、ＵＶ（特にディープＵＶ）照射等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。これらの中でも、有機物の除去方法としては、プラズマ処理が好ましい。プラズマ処理によれば、短時間で確実に有機物の除去を行うことができる。
プラズマ処理を行う場合、減圧手段およびプラズマ発生手段を有するチャンバー内に基板２を搬入し、減圧状態となされたチャンバー内でプラズマを発生させることにより処理を行ってもよく、プラズマの噴出口を有するヘッドを使用し、基板表面に向けてプラズマを噴出させることで処理を行ってもよい。
後者の方法によれば、大気圧下でプラズマ処理（大気圧プラズマ処理）を行うことができるため、チャンバーや減圧手段等の使用を不要にでき、製造コストの低減および製造時間の短縮を図ることができ有利である。
大気圧プラズマ処理を用いる場合、その条件は、例えば、ガス流量が１０〜３００ｓｃｃｍ程度、ＲＦパワーが０．００５〜０．２Ｗ／ｃｍ２程度で行われる。
プラズマ発生に用いるガスとしては、特に限定されないが、酸素、窒素、アルゴン、ヘリウム、フッ化炭素の少なくとも１種を主成分とするものを用いるのが好ましい。アルゴンまたはヘリウムを主成分に混合することによって、比較的真空度の低い雰囲気下または大気圧下でプラズマを発生することができるので、装置の簡易化を図ることができる。
なお、本工程［Ａ２］は、必要に応じて、省略することもできる。
［Ａ３］有機半導体層形成工程
次に、図４（ｇ）に示すように、ソース電極３、ドレイン電極４、画素電極４１、接続端子８および第２の配線９２が形成された基板２上に、ソース電極３およびドレイン電極４を覆うように、有機半導体層５を形成する。
このとき、ソース電極指３ａとドレイン電極指４ａとの間の領域には、チャネル領域５１が形成される。
有機半導体層５は、例えば、有機高分子材料またはその前駆体を含む溶液を、塗布法を用いて、基板２上にソース電極３およびドレイン電極４を覆うように塗布（供給）した後、必要に応じて、この塗膜に対して後処理（例えば加熱、赤外線の照射、超音波の付与等）を施すことにより形成することができる。
ここで、塗布法としては、例えば、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法、マイクロコンタクトプリンティング法等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
これらの中でも、インクジェット法を用いて、有機半導体層５を形成するのが好ましい。インクジェット法によれば、画素電極４１、接続端子８および第２の配線９２にレジスト層等を供給することなく、ソース電極３およびドレイン電極４のみを覆うように、選択的に有機半導体層５を形成することができる。これにより、有機半導体材料の使用量を削減することができ、製造コストの削減を図ることができる。
また、有機半導体層５の形成領域は、図示の構成に限定されず、有機半導体層５は、ソース電極指３ａとドレイン電極指４ａとの間の領域（チャネル領域５１）にのみ形成してもよい。これにより、同一基板上に、複数の薄膜トランジスタ１（素子）を並設する場合に、各素子の有機半導体層５を独立して形成することにより、リーク電流、各素子間のクロストークを抑えることができる。チャネル領域５１にのみ有機半導体層５を形成する際も、インクジェット法を用いるのが特に適している。また、必要な解像度も５〜１００μｍで、インクジェット法の解像度に適合している。このように、各素子の有機半導体層５を独立して形成するのにインクジェット法を用いると、フォトレジストや現像液、剥離液などの化学薬品や、酸素プラズマ、ＣＦ４プラズマなどのプラズマ処理を使わなくて済む。そのため、有機半導体材料の特性が変化（例えば、ドープされる）したり、劣化するおそれがない。
この場合、有機半導体材料を溶解する溶媒には、例えば、硝酸、硫酸、アンモニア、過酸化水素、水、二硫化炭素、四塩化炭素、エチレンカーボネイト等の無機溶媒や、メチルエチルケトン（ＭＥＫ）、アセトン、ジエチルケトン、メチルイソブチルケトン（ＭＩＢＫ）、メチルイソプロピルケトン（ＭＩＰＫ）、シクロヘキサノン等のケトン系溶媒、メタノール、エタノール、イソプロパノール、エチレングリコール、ジエチレングリコール（ＤＥＧ）、グリセリン等のアルコール系溶媒、ジエチルエーテル、ジイソプロピルエーテル、１，２−ジメトキシエタン（ＤＭＥ）、１，４−ジオキサン、テトラヒドロフラン（ＴＨＦ）、テトラヒドロピラン（ＴＨＰ）、アニソール、ジエチレングリコールジメチルエーテル（ジグリム）、ジエチレングリコールエチルエーテル（カルビトール）等のエーテル系溶媒、メチルセロソルブ、エチルセロソルブ、フェニルセロソルブ等のセロソルブ系溶媒、ヘキサン、ペンタン、ヘプタン、シクロヘキサン等の脂肪族炭化水素系溶媒、トルエン、キシレン、ベンゼン等の芳香族炭化水素系溶媒、ピリジン、ピラジン、フラン、ピロール、チオフェン、メチルピロリドン等の芳香族複素環化合物系溶媒、Ｎ，Ｎ−ジメチルホルムアミド（ＤＭＦ）、Ｎ，Ｎ−ジメチルアセトアミド（ＤＭＡ）等のアミド系溶媒、ジクロロメタン、クロロホルム、１，２−ジクロロエタン等のハロゲン化合物系溶媒、酢酸エチル、酢酸メチル、ギ酸エチル等のエステル系溶媒、ジメチルスルホキシド（ＤＭＳＯ）、スルホラン等の硫黄化合物系溶媒、アセトニトリル、プロピオニトリル、アクリロニトリル等のニトリル系溶媒、ギ酸、酢酸、トリクロロ酢酸、トリフルオロ酢酸等の有機酸系溶媒のような各種有機溶媒、または、これらを含む混合溶媒等を用いることができる。
有機半導体材料は、芳香族炭化水素基、複素環基などの共役系を含むため、一般的に芳香族炭化水素系溶媒に溶けやすい。トルエン、キシレン、トリメチルベンゼン、テトラメチルベンゼン、シクロヘキシルベンゼンなどが特に適する溶媒である。
［Ａ４］ゲート絶縁層形成工程
次に、図４（ｈ）に示すように、有機半導体層５および第２の配線９２、さらに、図示しない画素電極４１を覆うように、ゲート絶縁層６を形成する。
ゲート絶縁層６は、例えば、絶縁材料またはその前駆体を含む溶液を、塗布法を用いて、有機半導体層５上に塗布（供給）した後、必要に応じて、この塗膜に対して後処理（例えば加熱、赤外線の照射、超音波の付与等）を施すことにより形成することができる。
また、塗布法には、前記と同様の方法を用いることができる。有機半導体層５が可溶な有機半導体材料で構成されている場合には、絶縁材料用の溶媒が、有機半導体層５を膨潤させたり、溶解しないものを選択するのが好ましい。先に述べた通り、有機半導体材料は芳香族炭化水素系溶媒に溶けやすいので、絶縁材料を塗布する際には、これを避けることがより望ましい。つまり、水系溶媒、アルコール系溶媒、ケトン系溶媒、エーテル系溶媒、エステル系溶媒、脂肪族炭化水素系溶媒、フッ素系溶媒を用いることが望ましい。
なお、本実施形態では、ゲート絶縁層６は、有機半導体層５、画素電極４１および第２の配線９２を覆うような構成としたが、このような構成に限定されず、ゲート絶縁層６は、有機半導体層５上にのみ形成してもよい。前者の構成を作製するには、スピンコート法が、後者の構成ではインクジェット法が適している。スピンコート法でゲート絶縁層６を形成すると、これは、接続端子８の上も被う。これが、次に説明する配線形成工程において望ましくないことがあるため、接続端子８上、特に第１の配線９１を接続する第１の端子８１上のゲート絶縁層６を除去することが有用である。そのためには、次に説明するような手法を用いることができる。
スピンコートで塗布する前に、樹脂製の粘着テープを用いて接続端子８を予め被覆（マスキング）しておく。そして、スピンコートの後に、粘着テープを剥がすことによって、接続端子８には、ゲート絶縁層６が非形成となり、接続端子８が露出状態となる。
また、スピンコートで全面形成されたゲート絶縁層６に対してインクジェット法で溶剤を滴下しゲート絶縁層６を部分的に除去することが可能である。この場合、ゲート絶縁層６の接続端子８に対応する部分に孔が開くように溶剤を滴下する。滴下された溶剤はゲート絶縁層６を溶かした後、再び乾燥する。このときいったん溶剤に溶けた絶縁層材料は、溶剤の液滴の周辺部に再析出するため、中央付近に孔が開く。一回の液滴で孔が接続端子８まで貫通しない場合は、同じ場所で、溶剤滴下・乾燥を繰り返すことによって、孔の底が接続端子８に達する。
また、インクジェット法で接続端子８上に位置合わせして溶剤を滴下する代りに、溶剤をスプレー状に散布してゲート絶縁層６を除去する方法も有効である。インクジェット法よりも簡便な装置で、高い生産性を得ることができる。液滴が散布される領域を限定するために、スプレーノズルとデバイス（配線基板１０）との間に、スリット状の絞りを挿入するとよい。
また、針状の工具を使い、ゲート絶縁層６に孔を開ける方法も同じく有効である。ゲート絶縁層６が高分子で、基板２がガラスのような硬質材料で、接続端子８が金属で形成されている場合は、特に容易に孔を形成できる。つまり、ゲート絶縁層６は、基板２や接続端子８に比べて柔らかいため、金属製の触針でゲート絶縁層６を貫通させたり、スクラッチすることによってゲート絶縁層６を部分的に剥離することが可能である。この際の触針の圧力は、下地が硬質材料であるため、触針自身を損傷しない程度に制御されれば良い。
一方、基板２がプラスチック基板の場合、触針が接続端子８を貫通しない程度の力に制御されなくてはならない。接続端子８の厚さが十分厚い（２００ｎｍ以上）と、触針の制御は容易になる。そのため接続端子８部のみ、金属層の膜厚を大きくすることは有効である。この目的に最も適した方法は、無電解メッキまたは電解メッキである。接続端子８のみ露出させて、メッキしたり、接続端子８のみメッキ液に浸漬することによって、部分的に金属層の膜厚を大きくすることができる。
さらに、スピンコートで全面形成されたゲート絶縁層６に対してプラズマに晒してゲート絶縁層６を除去する方法を使うこともできる。ゲート絶縁層６が本実施例で記述するような高分子で形成されている場合は、酸素ガス中でのプラズマ、あるいは酸素とＣＦ４との混合ガス中でのプラズマ中にデバイス（配線基板１０）を置くことによって、ゲート絶縁層６を部分的に除去することができる。ただし、この場合、接続端子８のみを部分的に除去する必要があるため、他の部分はマスクする必要がある。金属製の板状のマスクで有機トランジスタ部を被い、プラズマに晒すことによって接続端子８上のゲート絶縁層６を除去できる。その他の部分は、金属製のマスクに覆われているので、プラズマの影響が及ばない。
あるいは、接続端子８が基板２の縁に位置する場合、縁のみを溶剤中に浸漬させてゲート絶縁層６を除去する方法でも可能である。
［Ａ５］配線（ゲート電極）形成工程
次に、図４（ｉ）に示すように、ゲート絶縁層６上に、第１の配線９１（ゲート電極７）を形成する。
第１の配線９１は、例えば、次のようにして形成することができる。
まず、導電性粒子を含む液状材料を、一列に配列された薄膜トランジスタ１のゲート電極７を形成するように塗布法を用いて、ほぼ直線状に供給して塗膜を形成する。
この導電性粒子は、前述したような導電性材料（金属材料や金属酸化物材料）で構成される。
なお、塗布法には、前記と同様の方法を用いることができるが、特に、インクジェット法を用いるのが好ましい。インクジェット法によれば、第１の配線９１に対応して前記液状材料を精度よく供給することができる。これにより、第１の配線９１を高い寸法精度で形成することができる。
その後、この塗膜（液状材料）に対して後処理（例えば加熱、赤外線の照射、超音波の付与等）を施すことにより第１の配線９１を形成することができる。
以下、第１の配線９１をインクジェット法を用いて形成する場合を代表に説明する。
インクジェット法では、導電性粒子を含む液状材料（以下、「インク」と言う。）を、液滴吐出ヘッドのノズルから液滴を吐出してパターニングする。
ここで、インクの粘度（常温）は、特に限定されないが、通常、２〜２０ｃｐｓ程度であるのが好ましく、４〜８ｃｐｓ程度であるのがより好ましい。インクの粘度をかかる範囲とすることにより、ノズルからの液滴の吐出をより安定的に行うことができる。インクの粘度が上記範囲より小さい場合には、吐出時に変位させるピエゾ素子の振動が減衰しずらいので、吐出が不安定になり易い。また、インクの粘度が上記範囲より大きい場合には、インクの流路抵抗が大きいため、高速で印刷する際、インクの供給が追い付かず、やはり不安定になる。
また、インクの１滴の量（平均）も、特に限定されないが、通常、０．１〜４０ｐＬ程度であるのが好ましく、１〜３０ｐＬ程度であるのがより好ましい。液滴の１滴の量（平均）をかかる範囲とすることにより、より精密な形状を形成することができる。インク滴の体積が小さすぎると、高速でインク滴を吐出する必要があり、これに追従するインクジェットヘッドは高価になる。また、必要な膜厚を得ることも困難になり、繰り返し印刷が必要になって、生産性が低下する。また、インク滴が大きすぎると、当然の事ながら、印刷の解像度が低くなり、インクジェット法の特徴が活かせなくなる。
インクには、例えば、次の＜Ａ＞および＜Ｂ＞ようなものが用いられる。
＜Ａ＞ 第１の配線９１（ゲート電極７）を金属材料または金属酸化物材料で構成する場合、インク（液状材料）としては、導電性粒子（金属粒子または金属酸化物粒子）を含む分散液を用いることができる。
この場合、インクにおける導電性粒子の含有量は、特に限定されないが、１〜４０ｗｔ％程度であるのが好ましく、１０〜３０ｗｔ％程度であるのがより好ましい。
また、用いる導電性粒子の平均粒径は、特に限定されないが、１〜１００ｎｍ程度であるのが好ましく、２〜３０ｎｍ程度であるのがより好ましい。
また、導電性粒子には、常温での凝集を阻止するための凝集阻止剤（分散剤）で被覆したものを用いるのが好ましい。この凝集阻止剤としては、例えば、アルキルアミンのような窒素原子を含む基を有する化合物、アルカンジオールのような酸素原子を含む基を有する化合物、アルキルチオール、アルカンジチオールのような硫黄原子を含む基を有する化合物等が挙げられる。アルカンジオールとしては、プロピレングリコール、トリメチレングリコール、エチレングリコール、ブタンジオールが好適である。
この場合、インク中には、所定の処理（例えば、加熱等）により、凝集阻止剤を除去し得る除去剤が添加される。この除去剤としては、例えば、ギ酸、酢酸、プロピオン酸、ブタン酸、ヘキサン酸、オクチル酸のような炭素数１〜１０の直鎖状または分岐状の飽和カルボン酸、アクリル酸、メタクリル酸、クロトン酸、ケイ皮酸、安息香酸、ソルビン酸のような不飽和カルボン酸、シュウ酸、マロン酸、セバシン酸、マレイン酸、フマル酸、イタコン酸のような二塩基酸等の各種カルボン酸類、これらのカルボン酸類のカルボキシル基をリン酸基やスルホニル基に置換した各種リン酸類や各種スルホン酸類等の有機酸、または、その有機酸エステル、その他、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、無水ベンゾフェノンテトラカルボン酸、エチレングリコールビス（アンヒドロトリメリテート）、グリセロールトリス（アンヒドロトリメリテート）のような芳香族酸無水物、無水マレイン酸、無水コハク酸、テトラヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、無水メチルナジック酸、アルケニル無水コハク酸、ヘキサヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、メチルシクロヘキセンテトラカルボン酸無水物のような環状脂肪族酸無水物、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物などの脂肪族酸無水物等を挙げることができる。
分散媒には、例えば、テルピネオール、ミネラルスピリット、キシレン、トルエン、エチルベンゼン、メシチレン、ヘキサン、ヘプタン、オクタン、デカン、ドデカン、シクロヘキサン、シクロオクタン、エタノール、イソプロパノール（ＩＰＡ）、水またはこれらを含む混合液を用いることができるが、これらの中でも、特に水を含む分散媒を用いるのが好ましい。
また、インク中には、フェノール樹脂、エポキシ樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ジアリルフタレート樹脂、オリゴエステルアクリレート樹脂、キシレン樹脂、ビスマレイミドトリアジン樹脂、フラン樹脂、ユリア樹脂、ポリウレタン樹脂、メラミン樹脂、シリコン樹脂のような各種熱硬化性樹脂の前駆体を添加（混合）するようにしてもよい。
なお、インクの粘度は、例えば、導電性粒子の含有量、分散媒の種類や組成、添加物の有無や種類等を適宜設定することにより調整することができる。
＜Ｂ＞ 第１の配線９１（ゲート電極７）を金属材料で構成する場合、インクとしては、還元されることにより金属材料となる金属酸化物材料で構成される金属酸化物粒子と、還元剤とを含む分散液を用いることができる。
この場合、インクにおける金属酸化物粒子の含有量は、特に限定されないが、１〜４０ｗｔ％程度であるのが好ましく、１０〜３０ｗｔ％程度であるのがより好ましい。
また、用いる金属酸化物粒子の平均粒径は、特に限定されないが、１００ｎｍ以下であるのが好ましく、３０ｎｍ以下であるのがより好ましい。
また、還元剤としては、例えば、アスコルビン酸、硫化水素、シュウ酸、一酸化炭素等が挙げられる。
分散媒には、例えば、ブチルセロソルブ、ポリエチレングリコール等の低粘度油脂類、２−プロパノール等のアルコール類またはこれらを含む混合液を用いることができる。
なお、インクの粘度は、例えば、金属酸化物粒子の含有量、分散媒の種類や組成等を適宜設定することにより調整することができる。
次に、ゲート絶縁層６上に、第１の配線９１の形状に対応して供給された塗膜（液状材料）に対して、後処理（例えば熱処理、赤外線の照射、超音波の付与等）を施すことにより第１の配線９１を形成する。
後処理の方法としては、液状材料に含まれる除去すべき物質（例えば、分散媒、凝集阻止剤、除去剤等）を除去し得る方法であれば、特に限定されないが、熱処理を施す方法を用いるのが好ましい。熱処理によれば、容易かつ確実に、このような物質を除去することができる。その結果、より高い空孔率を有する多孔質膜（第１の配線９１）が得られる。
この熱処理を施す際の加熱温度は、２００℃以下であるのが好ましく、１５０℃以下であるのがより好ましく、１２０℃以下であるのがさらに好ましい。これにより、多孔質膜が必要以上に緻密化して、空孔率が低下するのを防止することができる。
さらに、このような加熱温度に設定することにより、前記除去すべき物質の一部が、前述したような炭素原子または炭素系化合物に変化して、多孔質膜（第１の配線９１）の空孔内に残存するようになる。したがって、かかる方法によれば、多孔質膜を形成した後に、このような炭素原子または炭素系化合物を空孔内に付与する方法に比べて、工程の削減を図ることができ有利である。
以上のような工程を経て、図２に示す薄膜トランジスタ１を複数備える配線基板１０が得られる。
このような製造方法では、ソース電極３およびドレイン電極４の形成方法として無電解メッキを用い、有機半導体層５、ゲート絶縁層６およびゲート電極７の各層を塗布法を用いて形成するので、真空装置等の大がかりな装置を要せず、簡易な方法により、低コストで薄膜トランジスタ１を製造することができる。
また、ソース電極３およびドレイン電極４の形成方法として無電解メッキを用いることにより、これらを高い寸法精度で形成することができ、薄膜トランジスタ１は、特性（スイッチング特性）に優れたものとなる。
また、この無電界メッキに用いるメッキ液１３に、アルカリ金属イオンが実質的に含まないものを用いることにより、ソース電極３およびドレイン電極４へのアルカリ金属イオンの混入が防止され、有機半導体層５へのアルカリ金属イオンの拡散が防止される。これにより、有機半導体層５の特性の低下が防止され、その結果、スイッチング素子としての特性に優れる薄膜トランジスタ１を製造することができる。
また、前記工程［Ａ２］の有機物除去工程を設けることにより、薄膜トランジスタ１の特性がより向上する。
さらに、前記工程［Ａ２］における有機物の除去方法として、大気圧プラズマ処理を用い、前記工程［Ａ１］におけるメッキ膜１１の除去方法として、ウェットエッチングを用いることにより、薄膜トランジスタ１の製造工程の全てを、大気圧下で行うことが可能となり、製造コストの削減および製造時間の短縮を図ることができる。
＜表示装置＞
次に、前述したような配線基板１０が組み込まれた表示装置について、電気泳動表示装置を一例に説明する。
図５は、配線基板１０を電気泳動表示装置に適用した場合の実施形態を示す縦断面図である。
図５に示す電気泳動表示装置２０は、配線基板１０と、この配線基板１０上に設けられた電気泳動表示部２５とで構成されている。
図５に示すように、電気泳動表示部２５は、対向基板２５１と、対向電極２５２と、マイクロカプセル４０と、バインダ材４５とを有している。
対向基板２５１上に、対向電極２５２が積層され、マイクロカプセル４０（表示媒体）がバインダ材４５により、対向電極２５２上に固定されている。
また、配線基板１０が備える画素電極４１は、マトリクス状に、すなわち、縦横に規則正しく配列するように分割されて、薄膜トランジスタ１が有するドレイン電極４と接続され、かつ、ゲート絶縁層６で覆われている。
さらに、この電気泳動表示部２５と配線基板１０とが、マイクロカプセル４０（表示媒体）より配線基板１０側に、薄膜トランジスタ１および画素電極４１を覆うように設けられた保護膜３０を介して接合されている。
この保護膜３０は、薄膜トランジスタ１を機械的に保護すると共に、後述するように、親油性の液体が配線基板１０側に拡散するのを防止する機能を有するものである。
また、各カプセル４０内には、それぞれ、特性の異なる複数種の電気泳動粒子、本実施形態では、電荷および色（色相）の異なる２種の電気泳動粒子４０１、４０２を含む電気泳動分散液４００が封入されている。
さらに、配線基板１０が有する接続端子８（端子８１〜８２）には、駆動用ＩＣの端子が接続され、これにより、配線基板１０が備える薄膜トランジスタ１（スイッチング素子）のＯＮ／ＯＦＦの切り替えが可能となる。
すなわち、このような電気泳動表示装置２０では、１本あるいは複数本の配線９１に選択信号（選択電圧）を供給すると、この選択信号（選択電圧）が供給された配線９１に接続されている薄膜トランジスタ１がＯＮとなる。
これにより、かかる薄膜トランジスタ１に接続されている配線９２と画素電極４１とは、実質的に導通する。このとき、配線９２に所望のデータ（電圧）を供給した状態であれば、このデータ（電圧）は画素電極４１に供給される。
このとき、画素電極４１と対向電極２５２との間に電界が生じ、この電界の方向、強さ、電気泳動粒子４０１、４０２の特性等に応じて、電気泳動粒子４０１、４０２は、いずれかの電極の方向に向かって電気泳動する。
一方、この状態から、配線９１への選択信号（選択電圧）の供給を停止すると、薄膜トランジスタ１はＯＦＦとなり、かかる薄膜トランジスタ１に接続されている配線９２と画素電極４１とは非導通状態となる。
したがって、配線９１への選択信号の供給および停止、あるいは、配線９２へのデータの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置２０の表示面側（対向基板）には、所望の画像（情報）を表示させることができる。
特に、本実施形態の電気泳動表示装置２０では、電気泳動粒子４０１、４０２の色を異ならせていることにより、多階調の画像を表示することが可能となっている。
また、本実施形態の電気泳動表示装置２０は、配線基板１０を有することにより、特定の配線９１に接続された薄膜トランジスタ１を選択的にＯＮ／ＯＦＦすることができるので、クロストークの問題が生じにくく、また、回路動作の高速化が可能であることから、高い品質の画像（情報）を得ることができる。
また、本実施形態の電気泳動表示装置２０は、低い駆動電圧で作動するため、省電力化が可能である。
このような電気泳動表示装置２０は、例えば、次のようにして製造することができる。
まず、配線基板１０と電気泳動表示部２５とを予め作製する。
次に、配線基板１０のゲート絶縁膜６側の面、または、電気泳動表示部２５のマイクロカプセル４０側の面、少なくとも一方に保護膜３０を形成する。
そして、配線基板１０のゲート絶縁膜６と、電気泳動表示部２５のマイクロカプセル４０とを保護膜３０を介して接触させた状態で、例えば、配線基板１０と電気泳動表示部２５とが接近するように加圧しつつ、加熱する。これにより、保護膜３０がバインダ剤として機能し、配線基板１０と電気泳動表示部２５とが接合されて、電気泳動表示装置２０が製造される。
ここで、各カプセル４０（表示媒体）内に封入されている電気泳動分散液４００には、分散媒として前述したような芳香族炭化水素が用いられる。これらのものは、高い親油性（脂溶性）を有する液体である。
仮に保護膜３０を省略した場合、電気泳動表示装置２０を製造する際に、配線基板１０と電気泳動表示部２５とを加圧すると、薄膜トランジスタ１やマイクロカプセル４０等に直接、圧力やせん断応力が掛かることになる。このとき、マイクロカプセル４０が破裂（破損）した場合には、マイクロカプセル４０内の電気泳動分散液４００が流出する。
電気泳動分散液４００に含まれる分散媒は、親油性（脂溶性）が高いことから、電気泳動分散液４００が、マイクロカプセル４０外に流出すると、ゲート絶縁層６や有機半導体層５に浸潤（拡散）して、それらの構成材料を溶解および膨潤させる。これにより、特に、有機半導体層５の構成材料（有機半導体材料）が溶解や膨潤すると、その結果、薄膜トランジスタ１の特性を低下させてしまう。
これに対して、電気泳動表示装置２０では、保護膜３０を有することから、たとえ、マイクロカプセル４０が破裂して、電気泳動分散液４００が流出した場合でも、保護膜３０の存在により、有機半導体層５を溶解や膨潤させることを防止できる。これにより、薄膜トランジスタ１の特性の低下を好適に防止することができる。
保護膜３０の構成材料としては、親水性材料、特に親水性を有する高分子材料を主とするものが好ましい。このような高分子材料を用いることにより、保護膜３０の形成が容易であるとともに、薄膜トランジスタ１やマイクロカプセル４０等にせん断応力が掛かるのを好適に防止または抑制することができ、薄膜トランジスタ１やマイクロカプセル４０等の破壊をより確実に防止することができる。
親水性を有する高分子材料としては、例えば、ポリビニルアルコール、エチレン−ビニルアルコール共重合体、塩化ビニル−ビニルアルコール共重合体および酢酸ビニル−ビニルアルコール共重合体のようなビニルアルコールを含む重合体を主成分とするものが好ましい。これらのものは、特に高い親水性を有し、前記親油性の液体が保護膜３０を通過して配線基板１０側に流入するのをより確実に防止することができる。
基板２としてプラスチック材料を用いた場合、基板２の前記親油性液体の透過率を、保護膜３０の前記親油性液体の透過率よりも高くすることができる。この場合、有機半導体層５に前記親油性液体蒸気が滞留するおそれが少なくなる。つまり、保護膜３０を透過したわずかな前記親油性液体蒸気は多孔性ゲート電極を通過して、有機半導体層５に達するが、基板２側から速やかに排出されてしまうためである。
なお、本実施形態の電気泳動表示装置２０は、画素電極４１と対向電極２５２との間に、電気泳動分散液４００を封入したマイクロカプセル４０を複数介挿した構成のものであったが、電気泳動表示装置２０は、隔壁により複数の空間（セル）を画形し、各空間内に前記電気泳動分散液４００を封入した構成のものであってもよい。かかる構成の電気泳動表示装置２０においても、前述したような作用・効果が好適に発揮される。
なお、本発明で製造された薄膜トランジスタを複数備える表示装置は、このような電気泳動表示装置２０への適用に限定されるものではなく、液晶表示装置、有機または無機ＥＬ表示装置等に適用することもできる。
＜電子機器＞
このような電気泳動表示装置２０は、各種電子機器に組み込むことができる。以下、電気泳動表示装置２０を備える電子機器について説明する。
＜＜電子ペーパー＞＞
まず、本発明で製造された薄膜トランジスタを複数備える電子機器を電子ペーパーに適用した場合の実施形態について説明する。
図６は、本発明で製造された薄膜トランジスタを複数備える電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。
この図に示す電子ペーパー６００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体６０１と、表示ユニット６０２とを備えている。
このような電子ペーパー６００では、表示ユニット６０２が、前述したような電気泳動表示装置２０で構成されている。
＜＜ディスプレイ＞＞
次に、本発明で製造された薄膜トランジスタを複数備える電子機器をディスプレイに適用した場合の実施形態について説明する。
図７は、本発明で製造された薄膜トランジスタを複数備える電子機器をディスプレイに適用した場合の実施形態を示す図であり、（ａ）は断面図、（ｂ）は平面図である。
この図に示すディスプレイ８００は、本体部８０１と、この本体部８０１に対して着脱自在に設けられた電子ペーパー６００とを備えている。なお、この電子ペーパー６００は、前述したような構成、すなわち、図６に示す構成と同様のものである。
本体部８０１は、その側部（図中、右側）に電子ペーパー６００を挿入可能な挿入口８０５が形成され、また、内部に二組の搬送ローラ対８０２ａ、８０２ｂが設けられている。電子ペーパー６００を、挿入口８０５を介して本体部８０１内に挿入すると、電子ペーパー６００は、搬送ローラ対８０２ａ、８０２ｂにより挟持された状態で本体部８０１に設置される。
また、本体部８０１の表示面側（下図（ｂ）中、紙面手前側）には、矩形状の孔部８０３が形成され、この孔部８０３には、透明ガラス板８０４が嵌め込まれている。これにより、本体部８０１の外部から、本体部８０１に設置された状態の電子ペーパー６００を視認することができる。すなわち、このディスプレイ８００では、本体部８０１に設置された状態の電子ペーパー６００を、透明ガラス板８０４において視認させることで表示面を構成している。
また、電子ペーパー６００の挿入方向先端部（図中、左側）には、端子部８０６が設けられており、本体部８０１の内部には、電子ペーパー６００を本体部８０１に設置した状態で端子部８０６が接続されるソケット８０７が設けられている。このソケット８０７には、コントローラー８０８と操作部８０９とが電気的に接続されている。
このようなディスプレイ８００では、電子ペーパー６００は、本体部８０１に着脱自在に設置されており、本体部８０１から取り外した状態で携帯して使用することもできる。
また、このようなディスプレイ８００では、電子ペーパー６００が、前述したような電気泳動表示装置２０で構成されている。
なお、本発明で製造された薄膜トランジスタを複数備える電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、電気泳動表示装置２０を適用することが可能である。
以上、本発明の薄膜トランジスタの製造方法について説明したが、本発明は、これらに限定されるものではない。
例えば、前記実施形態では、薄膜トランジスタの製造方法で製造される薄膜トランジスタについて、トップゲート構造のものを代表に説明したが、本発明は、ボトムゲート構造の薄膜トランジスタの製造方法に適用することもできる。
また、本発明で製造された薄膜トランジスタを複数備える配線基板、表示装置および電子機器の各部の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。
次に、本発明の具体的実施例について説明する。
なお、具体的実施例においては、配線基板の製造を行う前に、上述した配線基板の製造方法を用いて、薄膜トランジスタを製造した。
そこで、以下では、薄膜トランジスタの製造方法およびその評価について説明を行う。
１．薄膜トランジスタの製造
以下では、特に断らない限り、水として純水を用いた。
（実施例１）
まず、平均厚さ１ｍｍのガラス基板を用意し、水（洗浄液）を用いて洗浄した。
次に、塩化ジステアリルジメチルアンモニウム（カチオン性界面活性剤）の水溶液（２５℃）中に、ガラス基板を６０秒間浸漬した。これにより、ガラス基板の表面に塩化ジステアリルジメチルアンモニウムを吸着させた。その後、水を用いてガラス基板を洗浄した。
次に、Ｓｎ−Ｐｄコロイド液（２５℃）中に、ガラス基板を６０秒間浸漬した。これにより、ガラス基板の表面にＳｎ−Ｐｄを吸着させた。その後、水を用いてガラス基板を洗浄した。
次に、ＨＢＦ４とブドウ糖とを含む水溶液（２５℃）中に、ガラス基板を６０秒間浸漬した。これにより、ガラス基板の表面からＳｎを除去して、Ｐｄをガラス基板の表面に露出させた。その後、水を用いてガラス基板を洗浄した。
次に、Ｎｉメッキ液（８０℃、ｐＨ８．５）中に、ガラス基板を６０秒間浸漬した。これにより、ガラス基板の表面に、平均厚さ１００ｎｍのＮｉメッキ膜を形成した。
なお、Ｎｉメッキ液は、硫酸ニッケル１０ｇと、ヒドラジン（還元剤）１００ｇと、硫化アンモニウム（ｐＨ調整剤）５ｇとを、それぞれ水１Ｌに溶解して調製した。
次に、このＮｉメッキ膜上に、フォトリソグラフィー法により、ソース電極およびドレイン電極の形状に対応するパターンのレジスト層を形成した。
なお、レジスト材料には、東京応化工業社製、「ＯＰＲ８００」を用いた。
次に、塩化第二鉄水溶液（２５℃）中に、ガラス基板を浸漬した。これにより、レジスト層で覆われていない部分のメッキ膜を除去して、ソース電極およびドレイン電極を形成した。
なお、ソース電極指とドレイン電極指間との距離（チャネル長Ｌ）を１０μｍ、チャネル幅Ｗを１ｍｍとした。
次に、レジスト剥離液を用いて、レジスト層を除去した後、ソース電極およびドレイン電極が形成されたガラス基板を、水およびメタノールで、順次洗浄した。
次に、ソース電極およびドレイン電極が形成されたガラス基板に対して、大気圧下で酸素プラズマ処理（大気圧酸素プラズマ処理）を施した。
なお、大気圧プラズマ処理の条件は、ＲＦパワー０．０５Ｗ／ｃｍ２、ガス流量８０ｓｃｃｍとした。
次に、ガラス基板上に、ポリフェニルアミンの１．５％ｗｔ／ｖｏｌトリメチルベンゼン溶液を、インクジェット法（液滴１滴の量２０ｐＬ）により塗布した後、６０℃×１０分間で乾燥した。これにより、平均厚さ５０ｎｍの有機半導体層を形成した。
次に、有機半導体層上に、ポリスチレンの６％ｗｔ／ｖｏｌ酢酸ブチル溶液を、スピンコート法（２４００ｒｐｍ）により塗布した後、６０℃×１０分間で乾燥した。これにより、平均厚さ４００ｎｍのゲート絶縁層を形成した。
次に、ゲート絶縁層上の、ソース電極指とドレイン電極指とが互いに噛み合う領域に対応する部分に重なるように、Ａｇ微粒子の水分散液（粘度（常温）６ｃｐｓ）を、インクジェット法（液滴１滴の量２０ｐＬ）により塗布した後、大気中１２０℃×６０分間で焼成した。これにより、平均厚さ８１０ｎｍ（空孔率６１％）のゲート電極を形成した。
以上の工程により、図１に示す薄膜トランジスタを製造した。
（実施例２〜５）
ゲート絶縁層上に供給されたＡｇ微粒子の水分散液の焼成条件およびそれにより形成されたゲート電極の平均厚さを表１に示すように変更した以外は、前記実施例１と同様にして、図１に示す薄膜トランジスタを製造した。
（実施例６）
ガラス基板の代わりに、平均厚さ３５μｍのポリイミド基板を用いた以外は、前記実施例１と同様にして、ソース電極、ドレイン電極を形成した後、ポリイミド基板上に、フルオレン−ビチオフェン共重合体の１％ｗｔ／ｖｏｌトルエン溶液を、インクジェット法（液滴１滴の量２０ｐＬ）により塗布した後、６０℃×１０分間で乾燥した。これにより、平均厚さ５０ｎｍの有機半導体層を形成した。
その後、前記実施例１と同様にして、ゲート絶縁層およびゲート電極を形成して、図１に示す薄膜トランジスタを製造した。
（実施例７〜１０）
ゲート絶縁層上に供給されたＡｇ微粒子の水分散液の焼成条件およびそれにより形成されたゲート電極の平均厚さを表１に示すように変更した以外は、前記実施例６と同様にして、図１に示す薄膜トランジスタを製造した。
（比較例１）
前記実施例１と同様にして、ソース電極、ドレイン電極、有機半導体層、ゲート絶縁層を作製した。その後、ゲート絶縁層上に、フォトリソグラフィー法により、ゲート電極を形成しない領域に対応するパターンのレジスト層を形成した。
なお、レジスト材料には、東京応化工業社製、「ＯＰＲ８００」を用いた。
次に、ゲート絶縁層上の、レジスト層が形成されていない領域、すなわち、ソース電極指とドレイン電極指とが互いに噛み合う領域に対応する部分に、真空蒸着法（チャンバー内圧力１×１０−３Ｔｏｒｒ、基板の加熱温度１００℃）によりＡｇ膜（ゲート電極）を形成した。
次に、レジスト剥離液を用いて、レジスト層を除去した後、ゲート絶縁層上にゲート電極が形成されたガラス基板を、水およびメタノールで、順次洗浄した。これにより、平均厚さ８００ｎｍのゲート電極を形成した。
以上の工程により、図１に示す薄膜トランジスタを製造した。
（比較例２）
ガラス基板の代わりに、平均厚さ３５μｍのポリイミド基板を用いた以外は、前記比較例１と同様にして、ソース電極、ドレイン電極を形成した後、ポリイミド基板上に、フルオレン−ビチオフェン共重合体の１％ｗｔ／ｖｏｌトルエン溶液を、インクジェット法（液滴１滴の量２０ｐＬ）により塗布した後、６０℃×１０分間で乾燥した。これにより、平均厚さ５０ｎｍの有機半導体層を形成した。
その後、前記比較例１と同様にして、ゲート絶縁層およびゲート電極を形成して、図１に示す薄膜トランジスタを製造した。
Figure 0004100351
２．評価
各実施例および各比較例で製造した薄膜トランジスタを、Ｉ：低温低湿な環境（２０℃、３０％ＲＨ）に１時間放置し、次にII：高温多湿な環境（８０℃、８０％ＲＨ）に３０分間放置し、その後再びIII：低温低湿な環境（２０℃、３０％ＲＨ）に５時間放置した。
このような環境に晒された、各実施例および各比較例で製造した薄膜トランジスタについて、それぞれ、オフ電流を、上記３ポイントにおいて測定を行った。
ここで、オフ電流とは、ゲート電極に印加していない時に、ソース電極とドレイン電極との間に流れる電流のことである。
したがって、オフ電流が０に近いほど、良好な特性を有する薄膜トランジスタであることを意味する。
これらのオフ電流を表２に示す。
Figure 0004100351
表２に示すように、各実施例および各比較例で製造した薄膜トランジスタは、いずれも、Ｉ：低温低湿な環境（２０℃、３０％ＲＨ）に１時間放置した時点において、オフ電流が小さく、特性に優れるものであった。
その後、各実施例の薄膜トランジスタは、II：高温多湿な環境（８０℃、８０％ＲＨ）に３０分間放置することにより、オフ電流が増し、特性が低下したものの、再度III：低温低湿な環境（２０℃、３０％ＲＨ）に５時間放置することにより、Ｉで測定されたオフ電流にほぼ復帰した。これは、薄膜トランジスタ内に取り込まれた酸素や水分が円滑に排出されていることを示唆する結果である。そして、これらの排出により薄膜トランジスタの特性が速やかに回復したものと推察される。
これに対し、各比較例で製造した薄膜トランジスタは、いずれも、II：高温多湿な環境（８０℃、８０％ＲＨ）に３０分間放置することによる、オフ電流の増加は、各実施例と比較して少なかったものの、再度III：低温低湿な環境（２０℃、３０％ＲＨ）に５時間放置した後でも、オフ電流が減少（回復）することはなく、反対に増加する傾向にあった。これは、薄膜トランジスタ内に酸素や水分が貯留していることが示唆するものである。
本発明で製造された薄膜トランジスタを示す図であり、（ａ）は縦断面図、（ｂ）は平面図である。 本発明で製造された薄膜トランジスタを複数備える配線基板の実施形態を示す平面図である。 図２の配線基板の薄膜トランジスタの部分（図２中のＡ−Ａ線）を形成する方法を説明するための図（縦断面図）である。 図２の配線基板の薄膜トランジスタの部分（図２中のＡ−Ａ線）を形成する方法を説明するための図（縦断面図）である。 本発明で製造された薄膜トランジスタを複数備える配線基板を電気泳動表示装置に適用した場合の実施形態を示す縦断面図である。 本発明で製造された薄膜トランジスタを複数備える表示装置を電子ペーパーに適用した場合の実施形態を示す斜視図である。 本発明で製造された薄膜トランジスタを複数備える表示装置をディスプレイに適用した場合の実施形態を示す図である。
符号の説明
１‥‥薄膜トランジスタ ２‥‥基板 ３‥‥ソース電極 ３ａ‥‥電極指 ４‥‥ドレイン電極 ４ａ‥‥電極指 ４１‥‥画素電極 ５‥‥有機半導体層 ５１‥‥チャネル領域 ６‥‥ゲート絶縁層 ７‥‥ゲート電極 ８‥‥接続端子 ８１‥‥第１の端子 ８２‥‥第２の端子 ９‥‥配線 ９１‥‥第１の配線 ９２‥‥第２の配線 １０‥‥配線基板 １１‥‥メッキ膜 １２‥‥レジスト層 １２’‥‥レジスト材料 １３‥‥メッキ液 ２０‥‥電気泳動表示装置 ２５‥‥電気泳動表示部 ２５１‥‥対向基板 ２５２‥‥対向電極 ３０‥‥保護膜 ４０‥‥マイクロカプセル ４００‥‥電気泳動分散液 ４０１、４０２‥‥電気泳動粒子 ４５‥‥バインダ材 ６００‥‥電子ペーパー ６０１‥‥本体 ６０２‥‥表示ユニット ８００‥‥ディスプレイ ８０１‥‥本体部 ８０２ａ、８０２ｂ‥‥搬送ローラ対 ８０３‥‥孔部 ８０４‥‥透明ガラス板 ８０５‥‥挿入口 ８０６‥‥端子部 ８０７‥‥ソケット ８０８‥‥コントローラー ８０９‥‥操作部

Claims (9)

  1. 基板上にソース電極およびドレイン電極を形成する工程と、
    前記ソース電極およびドレイン電極上に有機半導体層を形成する工程と、
    前記有機半導体層上にゲート絶縁層を形成する工程と、
    前記ゲート絶縁層上に導電性粒子を含む液状材料を塗布し塗膜を形成する工程と、
    前記塗膜を１３０℃以下の温度で加熱しゲート電極を形成する工程とを含み、
    得られる前記ゲート電極が、前記導電性粒子を含む多孔質膜で構成され、前記多孔質膜の空孔率が５１〜７５％であることを特徴とする薄膜トランジスタの製造方法。
  2. 請求項１に記載の薄膜トランジスタの製造方法において、
    前記多孔質膜は、その空孔内に炭素原子または炭素系化合物を有することを特徴とする薄膜トランジスタの製造方法。
  3. 請求項１または２のいずれかに記載の薄膜トランジスタの製造方法において、
    前記導電性粒子は、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄ、Ｎｉまたはこれらを含む合金のうち少なくともいずれかを含むことを特徴とする薄膜トランジスタの製造方法。
  4. 請求項１ないし３のいずれかに記載の薄膜トランジスタの製造方法において、
    前記液状材料は、前記導電性粒子と、水を含む分散媒とを含有してなるものであることを特徴とする薄膜トランジスタの製造方法。
  5. 請求項１ないし４のいずれかに記載の薄膜トランジスタの製造方法において、
    前記塗布は、インクジェット法で行うことを特徴とする薄膜トランジスタの製造方法。
  6. 請求項１ないし５のいずれかに記載の薄膜トランジスタの製造方法において、
    前記有機半導体層は、アリールアミンを含む重合体またはその誘導体を有することを特徴とする薄膜トランジスタの製造方法。
  7. 請求項１ないし５のいずれかに記載の薄膜トランジスタの製造方法において、
    前記有機半導体層は、フルオレンとビチオフェンとを含む共重合体またはその誘導体を有することを特徴とする薄膜トランジスタの製造方法。
  8. 請求項１ないし７のいずれかに記載の薄膜トランジスタの製造方法において、
    前記有機半導体層は、インクジェット法を用いて形成されたものであることを特徴とする薄膜トランジスタの製造方法。
  9. 請求項１ないし８のいずれかに記載の薄膜トランジスタの製造方法において、
    前記ソース電極およびドレイン電極は、双方が櫛歯状をなし、かつ、その歯が互いに噛み合うようにして形成されていることを特徴とする薄膜トランジスタの製造方法。
JP2004032572A 2004-02-09 2004-02-09 薄膜トランジスタの製造方法 Expired - Fee Related JP4100351B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004032572A JP4100351B2 (ja) 2004-02-09 2004-02-09 薄膜トランジスタの製造方法
KR1020040107532A KR100707775B1 (ko) 2004-02-09 2004-12-17 박막 트랜지스터, 배선 기판, 표시 장치, 전자 기기 및 박막 트랜지스터의 제조 방법
TW093141005A TWI286386B (en) 2004-02-09 2004-12-28 Transistor, wiring board, display and electronic equipment
CN200510003698A CN100580973C (zh) 2004-02-09 2005-01-06 薄膜晶体管、布线基板、显示装置以及电子设备
EP05002139A EP1562240A3 (en) 2004-02-09 2005-02-02 Electrodes for an OTFT
US11/049,974 US7180108B2 (en) 2004-02-09 2005-02-04 Transistor, circuit board, display and electronic equipment
US11/499,660 US7361927B2 (en) 2004-02-09 2006-08-07 Transistor, circuit board, display and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004032572A JP4100351B2 (ja) 2004-02-09 2004-02-09 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2005223286A JP2005223286A (ja) 2005-08-18
JP4100351B2 true JP4100351B2 (ja) 2008-06-11

Family

ID=34675602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004032572A Expired - Fee Related JP4100351B2 (ja) 2004-02-09 2004-02-09 薄膜トランジスタの製造方法

Country Status (6)

Country Link
US (2) US7180108B2 (ja)
EP (1) EP1562240A3 (ja)
JP (1) JP4100351B2 (ja)
KR (1) KR100707775B1 (ja)
CN (1) CN100580973C (ja)
TW (1) TWI286386B (ja)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998656B2 (en) * 2003-02-07 2006-02-14 Hewlett-Packard Development Company, L.P. Transparent double-injection field-effect transistor
JP4425774B2 (ja) * 2004-03-11 2010-03-03 三星モバイルディスプレイ株式會社 垂直電界効果トランジスタ、それによる垂直電界効果トランジスタの製造方法及びそれを備える平板ディスプレイ装置
KR100594865B1 (ko) 2004-08-10 2006-06-30 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US7282735B2 (en) * 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer
US20060231829A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation TFT gate dielectric with crosslinked polymer
US7645497B2 (en) * 2005-06-02 2010-01-12 Eastman Kodak Company Multi-layer conductor with carbon nanotubes
TW200702780A (en) * 2005-07-08 2007-01-16 Ind Tech Res Inst Flexible reflective display device and manufacturing method for the same
KR100696536B1 (ko) * 2005-09-26 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
WO2007043493A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100730159B1 (ko) 2005-11-10 2007-06-19 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100752374B1 (ko) 2005-11-11 2007-08-27 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법
EP1970948A4 (en) * 2006-01-06 2009-08-26 Fuji Electric Holdings THIN FILM FIELD EFFECT TRANSISTOR AND METHOD FOR THE PRODUCTION THEREOF
EP1977462A1 (en) 2006-01-09 2008-10-08 Technion Research and Development Foundation Ltd. Transistor structures and methods of fabrication thereof
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
JP2007256914A (ja) * 2006-02-21 2007-10-04 Seiko Epson Corp アクティブマトリクス基板、電気光学装置、電子機器
US8173519B2 (en) * 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7494933B2 (en) * 2006-06-16 2009-02-24 Synopsys, Inc. Method for achieving uniform etch depth using ion implantation and a timed etch
DE102006028536A1 (de) * 2006-06-21 2007-12-27 Axel Ahnert Verfahren zur Herstellung eines Schaltungsteils auf einem Substrat
KR101243809B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
JP4802933B2 (ja) * 2006-08-17 2011-10-26 セイコーエプソン株式会社 半導体装置、電子装置及び電子機器
TWI328878B (en) * 2006-09-15 2010-08-11 Au Optronics Corp Electrode structure of a transistor, and pixel structure and display apparatus comprising the same
JP4348644B2 (ja) 2006-09-26 2009-10-21 セイコーエプソン株式会社 薄膜トランジスタ、電気光学装置および電子機器
JP5181587B2 (ja) * 2006-09-29 2013-04-10 大日本印刷株式会社 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ
DE102006047388A1 (de) * 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
KR100807558B1 (ko) * 2006-11-10 2008-02-28 삼성에스디아이 주식회사 유기박막트랜지스터, 이의 제조방법 및 이를 포함하는유기전계발광소자
US20080111131A1 (en) * 2006-11-10 2008-05-15 Nam-Choul Yang Organic thin film transistor, method of fabricating the same, and display device including the same
RU2449069C2 (ru) * 2006-11-14 2012-04-27 Колон Глотек, Инк. Гибкая печатная проводящая ткань и способ ее изготовления
CA2673501C (en) * 2006-12-20 2015-08-11 Kolon Glotech, Inc. Heating fabric and method for fabricating the same
JP5250981B2 (ja) 2007-02-21 2013-07-31 セイコーエプソン株式会社 有機デバイスの製造方法並びに電子機器
JP2008258206A (ja) * 2007-03-30 2008-10-23 Dainippon Printing Co Ltd 有機半導体素子の製造方法
US20080237650A1 (en) * 2007-03-30 2008-10-02 Matsushita Electric Industrial Co., Ltd. Electrode structure for fringe field charge injection
JP2008258252A (ja) * 2007-04-02 2008-10-23 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法
JP2008270416A (ja) * 2007-04-18 2008-11-06 Sanken Electric Co Ltd 物体に粗面を形成する方法
US20080272361A1 (en) * 2007-05-02 2008-11-06 Atomate Corporation High Density Nanotube Devices
US8017940B2 (en) 2007-05-25 2011-09-13 Panasonic Corporation Organic transistor, method of forming organic transistor and organic EL display with organic transistor
CN101315950A (zh) * 2007-05-30 2008-12-03 北京京东方光电科技有限公司 一种薄膜晶体管充电沟道结构
US20090014716A1 (en) * 2007-07-11 2009-01-15 Takumi Yamaga Organic thin-film transistor and method of manufacturing the same
KR20100051628A (ko) 2007-08-07 2010-05-17 파나소닉 주식회사 반도체 장치와 그 제조 방법 및 화상 표시 장치
KR100934260B1 (ko) 2007-09-14 2009-12-28 삼성모바일디스플레이주식회사 박막트랜지스터와 그의 제조방법, 유기전계발광표시장치와그의 제조방법 및 레이저 열 전사법용 도너기판
KR100884357B1 (ko) * 2007-09-18 2009-02-17 한국전자통신연구원 유기 게이트 절연막 및 이를 이용한 유기 박막 트랜지스터
JP5401778B2 (ja) 2007-10-15 2014-01-29 株式会社リコー 薄膜トランジスタアレイ、表示装置及び情報表示システム
GB2453766A (en) * 2007-10-18 2009-04-22 Novalia Ltd Method of fabricating an electronic device
US7968462B1 (en) * 2007-11-08 2011-06-28 Intermolecular, Inc. Noble metal activation layer
JP5439723B2 (ja) * 2008-01-22 2014-03-12 セイコーエプソン株式会社 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
WO2010044935A2 (en) * 2008-10-16 2010-04-22 Apollo, Inc. Sensitive materials for gas sensing and method of making same
KR101472771B1 (ko) * 2008-12-01 2014-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2010267260A (ja) * 2009-04-20 2010-11-25 Moser Baer India Ltd 小型メモリ装置
JP5548976B2 (ja) * 2009-06-25 2014-07-16 セイコーエプソン株式会社 半導体装置
JP5663904B2 (ja) * 2010-03-08 2015-02-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
CN101877385A (zh) * 2010-04-04 2010-11-03 兰州大学 一种梳状源极叠层结构有机场效应管
CN101880129A (zh) * 2010-05-28 2010-11-10 合肥茂丰电子科技有限公司 玻璃基板减薄蚀刻液及其制备方法与应用
KR101224206B1 (ko) * 2010-12-07 2013-01-21 한국생산기술연구원 고안정성 무전해 은 도금액, 이를 이용한 무전해 도금 공정 및 이에 의해 제조된 은 피막
KR101995682B1 (ko) 2011-03-18 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법
WO2013018137A1 (ja) * 2011-08-03 2013-02-07 パナソニック株式会社 表示パネル装置及びその製造方法
CN103890583B (zh) * 2011-10-06 2016-03-16 认智生物 利用丝网印刷的多重诊断膜传感器的制造方法
WO2013051890A2 (ko) * 2011-10-06 2013-04-11 광주과학기술원 스크린 프린팅을 이용한 다중 진단 멤브레인 센서의 제조방법
JP2013110269A (ja) * 2011-11-21 2013-06-06 Samsung Electro-Mechanics Co Ltd Ｃｍｏｓ集積回路及び増幅回路
KR101382601B1 (ko) * 2012-07-02 2014-04-17 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 장치 및 그 방법
CN103793089B (zh) * 2012-10-30 2017-05-17 宸鸿科技(厦门)有限公司 触控面板
KR101427776B1 (ko) * 2013-01-23 2014-08-12 서울대학교산학협력단 준 면발광 수직형 유기발광 트랜지스터 및 그 제조 방법
KR102072803B1 (ko) 2013-04-12 2020-02-04 삼성디스플레이 주식회사 박막 반도체 장치 및 유기 발광 표시 장치
DE102013017228B3 (de) * 2013-10-17 2015-04-23 Airbus Defence and Space GmbH Schaltvorrichtung für einen elektrochemischen Energiespeicher, elektrochemischer Energiespeicher und Energiespeichersystem
US9406896B2 (en) * 2014-01-10 2016-08-02 Palo Alto Research Center Incorporated Pre-fabricated substrate for printed electronic devices
CN106796220A (zh) * 2015-03-11 2017-05-31 株式会社认知生物 膜传感器的制造方法
JP6672821B2 (ja) * 2015-04-16 2020-03-25 Jsr株式会社 液晶配向剤及び液晶配向膜の製造方法
JP6558990B2 (ja) * 2015-07-17 2019-08-14 三菱電機株式会社 電子装置およびその製造方法とリペア方法
KR102576999B1 (ko) * 2016-07-05 2023-09-12 삼성디스플레이 주식회사 액정표시장치
KR20230106750A (ko) 2016-07-29 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
KR102425705B1 (ko) 2016-08-31 2022-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10923350B2 (en) 2016-08-31 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
US10965271B2 (en) * 2017-05-30 2021-03-30 Samsung Electro-Mechanics Co., Ltd. Acoustic resonator and method for fabricating the same
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
CN109860240A (zh) * 2018-12-18 2019-06-07 武汉华星光电半导体显示技术有限公司 基板、显示面板及其制作方法和显示装置
US11127930B2 (en) * 2018-12-18 2021-09-21 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Substrate and display panel
JP7407293B2 (ja) * 2020-02-07 2023-12-28 イー インク コーポレイション 薄膜上部電極を伴う電気泳動ディスプレイ層
CN113108953B (zh) * 2021-03-29 2022-06-24 山东大学 柔性微胶囊压电传感器及其制备方法
CN118136615B (zh) * 2024-05-06 2024-07-16 北京智芯微电子科技有限公司 薄膜电阻及其制备方法、电子器件、芯片和电子设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2575052B2 (ja) 1988-12-07 1997-01-22 ホシデン株式会社 液晶表示素子
FI91573C (sv) * 1990-01-04 1994-07-11 Neste Oy Sätt att framställa elektroniska och elektro-optiska komponenter och kretsar
US5604463A (en) * 1992-03-16 1997-02-18 Zero Impedance Systems Coupling circuit
JP3249284B2 (ja) 1994-03-02 2002-01-21 富士通株式会社 液晶表示装置の製造方法
US5574291A (en) * 1994-12-09 1996-11-12 Lucent Technologies Inc. Article comprising a thin film transistor with low conductivity organic layer
US5969376A (en) * 1996-08-23 1999-10-19 Lucent Technologies Inc. Organic thin film transistor having a phthalocyanine semiconductor layer
DE69840914D1 (de) * 1997-10-14 2009-07-30 Patterning Technologies Ltd Methode zur Herstellung eines elektrischen Kondensators
JP4948726B2 (ja) * 1999-07-21 2012-06-06 イー インク コーポレイション 電子ディスプレイを制御するための電子回路素子を作製する好適な方法
WO2001047045A1 (en) 1999-12-21 2001-06-28 Plastic Logic Limited Solution processing
CA2394881A1 (en) 1999-12-21 2001-06-28 Plastic Logic Limited Solution processed devices
JP2002176178A (ja) 2000-12-07 2002-06-21 Seiko Epson Corp 表示装置及びその製造方法
JP2002231954A (ja) 2001-01-31 2002-08-16 Matsushita Electric Ind Co Ltd Ａｇ系合金薄膜を用いた薄膜トランジスタとその製造方法
EP1282175A3 (en) * 2001-08-03 2007-03-14 FUJIFILM Corporation Conductive pattern material and method for forming conductive pattern
KR100493378B1 (ko) * 2001-12-08 2005-06-07 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
US6885146B2 (en) * 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
WO2003083172A1 (en) 2002-04-01 2003-10-09 Canon Kabushiki Kaisha Conductive member and process for producing the same
JP4250444B2 (ja) 2002-04-01 2009-04-08 キヤノン株式会社 導電性部材の製造方法及び導電性部材
US20030227014A1 (en) 2002-06-11 2003-12-11 Xerox Corporation. Process for forming semiconductor layer of micro-and nano-electronic devices
JP4419365B2 (ja) 2002-06-21 2010-02-24 セイコーエプソン株式会社 有機薄膜トランジスタの製造方法、電気光学装置の製造方法

Also Published As

Publication number Publication date
EP1562240A3 (en) 2009-09-02
JP2005223286A (ja) 2005-08-18
CN1655377A (zh) 2005-08-17
KR20050080439A (ko) 2005-08-12
CN100580973C (zh) 2010-01-13
US20050173701A1 (en) 2005-08-11
KR100707775B1 (ko) 2007-04-17
US20060267005A1 (en) 2006-11-30
US7361927B2 (en) 2008-04-22
TWI286386B (en) 2007-09-01
EP1562240A2 (en) 2005-08-10
US7180108B2 (en) 2007-02-20
TW200536124A (en) 2005-11-01

Similar Documents

Publication Publication Date Title
JP4100351B2 (ja) 薄膜トランジスタの製造方法
JP4415653B2 (ja) 薄膜トランジスタの製造方法
JP4636921B2 (ja) 表示装置の製造方法、表示装置および電子機器
JP4407311B2 (ja) 薄膜トランジスタの製造方法
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
CN101223645B (zh) 有机薄膜晶体管和有源矩阵显示器
JP2005243822A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP4729855B2 (ja) 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2005251809A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP4686232B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006259383A (ja) 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器
JP2005146400A (ja) 電極形成方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
WO2010010609A1 (ja) コンタクトホールの形成方法、及び回路基板
JP2008147465A (ja) トランジスタの製造方法、トランジスタ、トランジスタ回路、電子デバイスおよび電子機器
JP2007238724A (ja) 液状材料、膜付き基板の製造方法、電気光学装置の製造方法および電子機器の製造方法
JP2005272935A (ja) 成膜方法、膜、電子部品および電子機器
JP2007180231A (ja) 有機半導体装置、電子デバイスおよび電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080310

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees