JP5181587B2 - 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ - Google Patents
有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ Download PDFInfo
- Publication number
- JP5181587B2 JP5181587B2 JP2007234634A JP2007234634A JP5181587B2 JP 5181587 B2 JP5181587 B2 JP 5181587B2 JP 2007234634 A JP2007234634 A JP 2007234634A JP 2007234634 A JP2007234634 A JP 2007234634A JP 5181587 B2 JP5181587 B2 JP 5181587B2
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- drain electrode
- electrode
- semiconductor layer
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/10—Organic polymers or oligomers
- H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
- H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
Description
オンオフ比が小さくなる原因としては、オン電流が低い場合、オフ電流が高い場合が挙げられるが、なかでも、有機半導体トランジスタにおいては、オフ電流が高いことが問題となっていた。有機半導体トランジスタを構成する有機半導体層は、有機半導体材料からなる有機半導体層をパターン状に形成する等の微小加工が困難であり、ゲート電極に比べて面積が大きく、その結果、オフ時においても、電流の回り込みが発生し、オフ電流が高くなるためである。
さらに、上述したように上記電極間に有機半導体材料を安定的に保持することができることにより、上記ソース電極およびドレイン電極の高さを低いものとすることができ、これにより、上記ソース電極およびドレイン電極の形成を容易なものにすることができる。
またさらに、本発明の有機半導体素子の表面をフラットにすることができるため、パッシベーション層、対向電極の形成等を容易なものとすることができる。
このようなことから、本発明によればオンオフ比に優れる有機半導体素子を得ることができる。
また、従来であれば、上記有機半導体層を上記アディティブ法を用いてパターニングするためには、樹脂等により隔壁を形成する工程が必要であったが、上記ソース電極およびドレイン電極を隔壁として用いることにより、有機半導体層を直接パターン状に形成できるため、生産性に優れたものとすることができるからである。
さらに、本発明においては上記ソース電極およびドレイン電極が多孔質体であることから、有機半導体層をアディティブ法を用いて形成する場合において、上記ソース電極およびドレイン電極が、アディティブ法によって付与された有機半導体材料を吸収し、上記ソース・ドレイン電極間に安定的に保持することができるため、有機半導体層を安定的に形成することが容易になるからである。
また、本発明によれば、上記ソース・ドレイン電極形成工程が、多孔質体であるソース電極およびドレイン電極を形成するものであることにより、例えば、上記有機半導体層形成工程において有機半導体層をアディティブ法を用いて形成する場合において、上記ソース電極およびドレイン電極が、アディティブ法によって付与された有機半導体材料を吸収し、上記ソース・ドレイン電極間に安定的に保持することができることから、有機半導体層を安定的に形成することが容易になるからである。
さらに、上述したように上記電極間に有機半導体材料を安定的に保持することができることにより、上記ソース電極およびドレイン電極の高さを低いものとすることができ、これにより、上記ソース電極およびドレイン電極の形成を容易なものにすることができる。またさらに、本発明の有機半導体素子の表面をフラットにすることができるため、パッシベーション層、対向電極の形成等を容易なものとすることができる。
また、従来であれば、上記有機半導体層を上記アディティブ法を用いてパターニングするためには、樹脂等により隔壁を形成する工程が必要であったが、上記ソース電極およびドレイン電極を隔壁として用いることにより、有機半導体層を直接パターン状に形成できるため、生産性に優れたものとすることができるからである。
さらに、本発明においては上記ソース・ドレイン電極形成工程が、多孔質体であるソース電極およびドレイン電極を形成するものであるから、上記有機半導体層形成工程がアディティブ法を用いるものであることにより、上記ソース電極およびドレイン電極が、アディティブ法によって付与された有機半導体材料を吸収し、上記ソース・ドレイン電極間に安定的に保持することができるため、有機半導体層を安定的に形成することが容易になるからである。
また、上述したように上記電極間に有機半導体材料を安定的に保持することができることにより、上記ソース電極およびドレイン電極の高さを低いものとすることができ、これにより、上記ソース電極およびドレイン電極の形成を容易なものとすることができる。またさらに、本発明の有機半導体素子の表面をフラットにすることができるため、パッシベーション層、対向電極の形成等を容易なものとすることができるからである。
最初に、本発明の有機半導体素子について説明する。本発明の有機半導体素子は、基板、および有機半導体トランジスタを有するものである。ここで、上記有機半導体トランジスタとしては、ボトムゲート構造のものと、トップゲート構造のものとがあり、上記有機半導体トランジスタがボトムゲート構造を有する場合には、本発明の有機半導体素子は、基板、および、基板上に形成されたゲート電極と、上記ゲート電極上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成された多孔質体であるソース電極およびドレイン電極と、上記ソース電極およびドレイン電極の間のみに形成され、有機半導体材料からなる有機半導体層とを有する有機半導体トランジスタを有することを特徴とするものであり、上記有機半導体がトップゲート構造を有する場合には、本発明の有機半導体素子は、基板、および、基板上に形成された多孔質体であるソース電極およびドレイン電極と、上記ソース電極およびドレイン電極の間のみに形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極とを有する有機半導体トランジスタを有することを特徴とするものである。
ここで、ボトムゲート構造の有機半導体トランジスタ10Aは、上記基板20上に形成されたゲート電極1と、上記ゲート電極1上に形成されたゲート絶縁層2と、上記ゲート絶縁層2上に形成された多孔質体であるソース電極3およびドレイン電極4と、上記ソース電極3およびドレイン電極4の間のみに形成され、有機半導体材料からなる有機半導体層5とを有するものである。
また、本発明の有機半導体素子が、トップゲート構造の有機半導体トランジスタを有するものである場合には、図1(b)に例示するように、本発明の有機半導体素子30Bは、基板20、およびトップゲート構造の有機半導体トランジスタ10Aを有するものとなる。
この場合において、トップゲート構造の有機半導体トランジスタ10Bは、上記基板20上に形成された多孔質体であるソース電極3’およびドレイン電極4’と、上記ソース電極3’およびドレイン電極4’の間のみに形成され、有機半導体材料からなる有機半導体層5’と、上記有機半導体層5’上に形成されたゲート絶縁層2’と、上記ゲート絶縁層2’上に形成されたゲート電極1’とを有するものである。
さらに、上述したように上記電極間に有機半導体材料を安定的に保持することができることにより、上記ソース電極およびドレイン電極の高さを低いものとすることができ、これにより、上記ソース電極およびドレイン電極の形成を容易なものにすることができる。またさらに、本発明の有機半導体素子の表面をフラットにすることができるため、パッシベーション層、対向電極の形成等を容易なものとすることができる。
このようなことから、本発明によればオンオフ比に優れる有機半導体素子を得ることができる。
以下、このような有機半導体素子の各構成について説明する。
まず、本発明に用いる有機半導体トランジスタについて説明する。本発明に用いられる有機半導体トランジスタは、ボトムゲート構造の有機半導体トランジスタと、トップゲート構造の有機半導体トランジスタとの2態様に分けることができる。
以下、各態様に分けて本発明に用いられる有機半導体トランジスタについて説明する。
本態様の有機半導体トランジスタは、ボトムゲート構造を有するものである。すなわち、本態様の有機半導体トランジスタは、後述する基板上に形成されたゲート電極と、上記ゲート電極上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成された多孔質体であるソース電極およびドレイン電極と、上記ソース電極およびドレイン電極の間のみに形成され、有機半導体材料からなる有機半導体層とを有するものである。
以下、このような本態様の有機半導体トランジスタに用いられる各構成について順に説明する。
まず、本態様に用いられる有機半導体層について説明する。本態様に用いられる有機半導体層は有機半導体材料からなり、後述するソース電極およびドレイン電極の間のみに形成されたものである。
なかでも本態様においては溶液化が可能なものを好ましく用いることができる。後述するアディティブ法により有機半導体層の形成が可能であるため、後述するソース電極およびドレイン電極の間のみに有機半導体層を形成するのが容易だからである。
また、従来であれば、有機半導体層を上記アディティブ法を用いてパターニングするためには、樹脂等により隔壁を形成する工程が必要であったが、上記ソース電極およびドレイン電極を隔壁として用いることにより、有機半導体層を直接パターン状に形成できるため、生産性に優れたものとすることができるからである。
さらに、本発明においては上記ソース電極およびドレイン電極が多孔質体であることから、有機半導体層をアディティブ法を用いて形成する場合において、上記ソース電極およびドレイン電極が、アディティブ法によって付与された有機半導体材料を吸収し、上記ソース・ドレイン電極間に安定的に保持することができるため、有機半導体層を安定的に形成することが容易になるからである。
次に、本態様に用いられるソース電極およびドレイン電極について説明する。本態様に用いられるソース電極およびドレイン電極としては、多孔質体であり、所望の導電性を備える材料からなるものであれば特に限定されるものではないが、通常、金属材料からなるものが用いられる。このような金属材料としては、一般的に有機半導体トランジスタに用いられる金属材料を用いることができる。本態様に用いられる金属材料の例としては、Ag、Au、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Mo−Ta合金、ITO、IZO 、及びPEDOT/PSS等の導電性高分子を挙げることができる。なかでも本態様においては、Ag を用いることが好ましい。
すなわち、上記ソース電極およびドレイン電極は、多孔質体であることにより、上記有機半導体材料がアディティブ法により付与された際に、有機半導体材料をその多孔内に吸収し、ソース・ドレイン電極間に安定的に保持することを可能とする。これにより有機半導体層を上記ソース・ドレイン電極間に安定的に形成することができる。
したがって、上記ソース電極およびドレイン電極は、多孔質体であることにより、上記ソース電極およびドレイン電極の高さを低いものとすることができ、これにより、上記ソース電極およびドレイン電極の形成を容易なものとすることができる。またさらに、本発明の有機半導体素子の表面をフラットにすることができるため、後述するパッシベーション層、対向電極の形成等を容易なものとすることができる。
次に、本態様に用いられるゲート電極について説明する。本態様に用いられるゲート電極としては、所望の導電性を備える材料からなるものであれば特に限定されるものではない。本態様においては、一般的に有機半導体トランジスタに用いられる金属材料を用いることができ、このような金属材料の例としては、Ag、Au、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Mo−Ta合金、ITO、IZO 、及びPEDOT/PSS等の導電性高分子を挙げることができる。
次に、本態様に用いられるゲート絶縁層について説明する。本態様に用いられるゲート絶縁層の材料は、一般的に有機半導体トランジスタに用いられるものと同様の絶縁性材料を用いることができる。このような絶縁性材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の有機材料や、SiO2、SiNx、Al2O3等の無機材料を用いることができる。
ここで、上記有機半導体層形成用塗工液とは、上記有機半導体層がアディティブ法によって形成される場合に、上記ソース電極およびドレイン電極の間に塗布されるものであり、有機半導体材料を含有するものである。また、本態様において、上記「有機半導体層形成用塗工液に対する撥液性を備える」とは、ゲート絶縁層の表面に対する上記有機半導体層形成用塗工液に対する接触角が、40°以上であることを意味するものとする。
なお、上記接触角は、協和界面科学社製 Drop Master 700を用いて室温(23℃)において測定した値を用いるものとする。
ここで、具体的な撥液性は上記有機半導体層形成用塗工液の組成や、ソース電極およびドレイン電極の形態等に応じて適宜調整されるものであるが、上記ソース電極およびドレイン電極として多孔質体のものを用いる場合、上記撥液性の程度は上記有機半導体層形成用塗工液に対する接触角が40°以上であることが好ましく、なかでも40°〜60°の範囲内であることが好ましく、特に40°〜45°の範囲内であることが好ましい。
上記接触角の範囲が上記範囲内であることにより、本態様の有機半導体トランジスタを製造する過程において有機半導体層を形成する際に、上記ソース電極およびドレイン電極に染み込んだ上記有機半導体層形成用塗工液が電極外へ染み出すことを防止できるため、上記ソース電極およびドレイン電極の間以外の領域に有機半導体層が形成されることを防止できるからである。
一方、上記ソース電極およびドレイン電極として多孔質体ではないものを用いる場合、上記撥液性の程度は上記有機半導体層形成用塗工液に対する接触角が50°以上であることが好ましく、なかでも50°〜60°の範囲内であることが好ましく、特に55°〜60°の範囲内であることが好ましい。
なお、上記接触角は、上述した測定方法および測定条件によって測定した値を用いるものとする。
本態様の有機半導体トランジスタは、トップゲート構造を有するものである。すなわち、本態様の有機半導体トランジスタは、後述する基板上に形成された多孔質体であるソース電極およびドレイン電極と、上記ソース電極およびドレイン電極の間のみに形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極とを有するものである。
本発明に用いられる有機半導体トランジスタは上述した構成を有し、ボトムゲート構造もしくは、トップゲート構造を有するものであれば特に限定されるものではなく、他の構成を有するものであってもよい。
このような他の構成としては本発明の有機半導体素子に所望の機能を付与できるものであれば特に限定されるものではない。なかでも上記他の構成として本発明に好適に用いられるものとしては、上記有機半導体層を覆うように形成され、上記有機半導体層が空気中に含有される水分等に曝露されることを防止するパッシベーション層を挙げることができる。このようなパッシベーション層を有することにより、本発明に用いられる有機半導体トランジスタを、トランジスタ性能の経時劣化が少ないものにすることができる。
なお、図2は、上記有機半導体トランジスタがボトムゲート構造を有するものであるが、トップゲート構造を有するものである場合も同様にパッシベーション層を形成することができる。
次に、本発明の有機半導体素子に用いられる基板について説明する。本発明に用いられる基板は上記有機半導体トランジスタを支持するものである。
ここで、本発明に用いられる基板が複数の層が積層された構成を有するものである場合、上記厚みは、各層の厚みの総和を意味するものとする。
ここで、上記有機半導体層形成用塗工液、および、上記「有機半導体層形成用塗工液に対する撥液性を備える」の意味については、上記「第1態様の有機半導体トランジスタ」の項において説明した内容と同様であるため、ここでの説明は省略する。
ここで、具体的な撥液性は上記有機半導体層形成用塗工液の組成や、ソース電極およびドレイン電極の形態等に応じて適宜調整されるものであるが、上記ソース電極およびドレイン電極として多孔質体のものを用いる場合、上記撥液性の程度は上記有機半導体層形成用塗工液に対する接触角が40°以上であることが好ましく、なかでも40°〜60°の範囲内であることが好ましく、特に40°〜45°の範囲内であることが好ましい。上記接触角の範囲が上記範囲内であることにより、上記2態様の有機半導体トランジスタを製造する過程において有機半導体層を形成する際に、上記ソース電極およびドレイン電極に染み込んだ上記有機半導体層形成用塗工液が電極外へ染み出すことを防止できるため、上記ソース電極およびドレイン電極の間以外の領域に有機半導体層が形成されることを防止できるからである。
一方、上記ソース電極およびドレイン電極として多孔質体ではないものを用いる場合、上記撥液性の程度は上記有機半導体層形成用塗工液に対する接触角が50°以上であることが好ましく、なかでも50°〜60°の範囲内であることが好ましく、特に55°〜60°の範囲内であることが好ましい。
なお、上記接触角は、上述した測定方法および測定条件によって測定した値を用いるものとする。
本発明の有機半導体素子の用途としては、例えば、TFT方式を用いるディスプレイ装置のTFTアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および、有機ELディスプレイ装置等を挙げることができる。
本発明の有機半導体素子の製造方法としては、例えば、後述する「B.有機半導体素子の製造方法」の項において説明する方法を挙げることができる。
次に、本発明の有機半導体素子の製造方法について説明する。本発明の有機半導体素子の製造方法は、基板と、上記基板上に形成された有機半導体トランジスタとを有する有機半導体素子を製造するものである。ここで、本発明の有機半導体素子の製造方法は、上記有機半導体トランジスタの構造によって2つの態様に分けることができる。すなわち、本発明の有機半導体素子の製造方法は、ボトムゲート構造の有機半導体トランジスタを有する有機半導体素子を製造する第1態様と、トップゲート構造の有機半導体トランジスタを有する有機半導体素子を製造する第2態様とに大別することができる。
したがって、以下、各態様に分けて本発明の有機半導体素子の製造方法について説明する。
まず、本発明の第1態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、ボトムゲート構造の有機半導体トランジスタを有する有機半導体素子を製造する方法である。すなわち、本態様の有機半導体素子の製造方法は、基板を用い、上記基板上にゲート電極を形成するゲート電極形成工程と、上記ゲート電極上に、ゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層上に、多孔質体であるソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、上記ソース電極およびドレイン電極の間のみに有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、を有することを特徴とするものである。
また、本態様によれば、上記ソース・ドレイン電極形成工程が、多孔質体であるソース電極およびドレイン電極を形成するものであることにより、例えば、上記有機半導体層形成工程において有機半導体層をアディティブ法を用いて形成する場合において、上記ソース電極およびドレイン電極が、アディティブ法によって付与された有機半導体材料を吸収し、上記ソース・ドレイン電極間に安定的に保持することができることから、有機半導体層を安定的に形成することが容易になるからである。
さらに、上述したように上記電極間に有機半導体材料を安定的に保持することができることにより、上記ソース電極およびドレイン電極の高さを低いものとすることができ、これにより、上記ソース電極およびドレイン電極の形成を容易なものにすることができる。またさらに、本態様の有機半導体素子の表面をフラットにすることができるため、パッシベーション層、対向電極の形成等を容易なものとすることができる。
以下、このような本態様に用いられる各工程について詳細に説明する。
まず、本態様に用いられるゲート電極形成工程について説明する。本工程は、基板を用い、基板上にゲート電極を形成する方法である。
ここで、上記ゲート電極をパターニングする方法としては、通常、リソグラフィー法が用いられ、なかでもフォトレジストを用いたフォトリソグラフィー法が好適に用いられる。
一方、上記パターン状のゲート電極を直接形成する方法としては、スクリーン印刷法、インクジェット法等の印刷法や、マスク蒸着法等が好適に用いられる。
次に、本態様に用いられるゲート絶縁層形成工程について説明する。本工程は、上記ゲート電極上に絶縁性材料からなるゲート絶縁層を形成する工程である。
また、絶縁性材料として無機材料を用いる場合には、CVD法等を用いることができる。
次に、本態様に用いられるソース・ドレイン電極形成工程について説明する。本工程は、上記ゲート絶縁層上に多孔質体であるソース電極およびドレイン電極を形成する工程である。
また、上述したように上記ソース・ドレイン電極間に有機半導体材料を安定的に保持することができることにより、上記ソース電極およびドレイン電極の高さを低いものとすることができ、これにより、上記ソース電極およびドレイン電極の形成が容易なものとすることができる。さらに、本発明の有機半導体素子の表面をフラットにすることができるため、パッシベーション層、対向電極の形成等を容易なものとすることができるからである。
まず、上記金属ナノ粒子を含有する塗工液を塗布・焼結する塗布法に用いられる金属ナノ粒子塗工液作成工程について説明する。本工程は、金属ナノ粒子を溶媒に分散して金属ナノ粒子塗工液を調製するものである。
本工程に用いられる金属ナノ粒子の平均粒径としては、多孔質体を形成できるものであれば特に限定されるものではない。本工程においては、後述する有機半導体層形成工程において用いられる有機半導体層の形成方法等によって異なるものであるが、0.5nm〜500nmの範囲内であることが好ましく、なかでも1nm〜400nmの範囲内であることが好ましく、特に1nm〜300nmの範囲内である。上記範囲内であれば、例えば、後述する有機半導体層形成工程がアディティブ法を用いて有機半導体層を形成するものであったとしても、十分な吸収性を有するものとすることができるからである。また上記範囲より大きいと、ソース・ドレイン電極の保持能力が低下し、付与された有機半導体材料が、ソース・ドレイン電極から染み出したり、強度不足による破損や、後述する焼結工程での焼結温度が高いものとなる可能性があるからである。
ここで、金属ナノ粒子塗工液に用いられる金属ナノ粒子の平均粒径は、レーザー法により測定した値とする。平均粒径とは、一般に粒子の粒度を示すために用いられるものであり、レーザー法とは、粒子を溶媒中に分散し、その分散溶媒にレーザー光線を当てて得られた散乱光を細くし、演算することにより、平均粒径、粒度分布等を測定する方法である。なお、上記平均粒径は、レーザー法による粒径測定機として、リーズ&ノースラップ(Leeds & Northrup)社製 粒度分析計 マイクロトラックUPA Model-9230を使用して測定した値である。
これらは、単独で用いても、混合溶剤として用いてもよい。例えば、長鎖アルカンの混合物であるミネラルスピリットであってもよい。
次に、上記金属ナノ粒子を含有する塗工液を塗布・焼結する塗布法に用いられる塗工工程について説明する。上記金属ナノ粒子塗工液作成工程において作成された金属ナノ粒子塗工液を上記ゲート絶縁層上に塗工する工程である。
本工程における上記金属ナノ粒子塗工液の塗工方法としては、厚みが均一な塗膜を形成できる方式であれば特に限定されるものではない。このような塗工方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、LB法、ディップコート法、スプレーコート法、ブレードコート法、およびキャスト法等の塗布方法や、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、および、グラビア・オフセット印刷法等の印刷方法等を挙げることができる。なかでも、本工程にいては、スクリーン印刷法あるいはマイクロコンタクトプリンティング法を用いることが好ましい。上記金属ナノ粒子塗工液をパターン状に精度良く塗工することが容易だからである。すなわちソース電極およびドレイン電極をパターン状に精度良く形成することが容易だからである。
次に、上記金属ナノ粒子を含有する塗工液を塗布・焼結する塗布法に用いられる焼結工程について説明する。本工程においては、上記ゲート絶縁層上に形成された金属ナノ粒子の塗膜を焼結し、多孔質体のソース電極およびドレイン電極を形成する工程である。
本工程において、上記金属ナノ粒子を焼結する温度は、金属ナノ粒子を固着させることができる温度であれば特に限定されるものではないが、本工程においては、100℃〜350℃の範囲内であることが好ましく、なかでも100℃〜250℃の範囲内であることが好ましく、特に100℃〜220℃の範囲内とすることが好ましい。上記範囲より低いと上記金属ナノ粒子を十分に固着することができないからであり、上記範囲より高いと、ソース電極およびドレイン電極が形成される上記ゲート絶縁層、ゲート電極、基板等の他の部材にダメージを与える恐れがあるからである。
次に、本態様に用いられる有機半導体層形成工程について説明する。本工程は、上記ソース・ドレイン電極形成工程によって形成されたソース電極およびドレイン電極の間のみに有機半導体材料からなる有機半導体層を形成する工程である。
このような方法としては、アディティブ法、マスク蒸着法、フォトリソグラフィー法等が挙げることができるが、なかでも、上記ソース電極およびドレイン電極を隔壁として用いて、アディティブ法により形成されたものであることが好ましい。上記ソース電極およびドレイン電極の間のみに有機半導体材料からなる有機半導体層を安定的に形成することが容易となるからである。
また、従来であれば、有機半導体層を上記アディティブ法を用いてパターニングするためには、樹脂等により隔壁を形成する工程が必要であったが、上記ソース電極およびドレイン電極を隔壁として用いることにより、有機半導体層を直接パターン状に形成できるため、生産性に優れたものとすることができるからである。
ここで、アディティブ法とは、有機半導体材料を、ソース電極およびドレイン電極間のみに付与することができ、かつ、ソース電極およびドレイン電極間のみにパターン状に有機半導体層が形成されるように選択的に有機半導体材料を付与することができる方法をいい、具体的には、インクジェット法や、スクリーン印刷法、フレキソ印刷等の印刷法を挙げることができる。本態様においては、なかでも、インクジェット法によって形成されたものとすることが好ましい。上記アディティブ法がインクジェット法であることにより、位置精度良く、所望の量の有機半導体材料を付与できるため、例えば、本発明の有機半導体素子を製造する際に、上記ソース電極およびドレイン電極の間のみに、有機半導体層を形成することがより容易なものとなるからである。
ここで、上記有機半導体層形成用塗工液、および、上記「有機半導体層形成用塗工液に対する撥液性を備える」の意味については、上記「A.有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
一方、上記ソース電極およびドレイン電極として多孔質体ではない場合、上記撥液性の程度は上記有機半導体層形成用塗工液に対する接触角が50°以上であることが好ましく、なかでも50°〜60°の範囲内であることが好ましく、特に55°〜60°の範囲内であることが好ましい。
なお、上記接触角は、上述した測定方法および測定条件によって測定した値を用いるものとする。
本態様の有機半導体素子の製造方法には、上述した工程以外に他の工程が用いられていてもよい。このような他の工程としては、本態様の有機半導体素子の製造方法により製造される有機半導体素子に所望の機能を付与できるものであれば特に限定されるものではない。なかでも上記他の工程として、本態様に好適に用いられるものとしては、上記有機半導体層を覆うようにパッシベーション層を形成するパッシベーション層形成工程を挙げることができる。このようなパッシベーション層形成工程を有することにより、本態様の有機半導体層形成工程によって製造される有機半導体素子を、トランジスタ特性に経時劣化が少ないものにできる。
次に、本発明の第2態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、トップゲート構造の有機半導体トランジスタを有する有機半導体素子を製造する方法である。すなわち、本態様の有機半導体素子の製造方法は、基板を用い、上記基板上に多孔質体であるソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、上記ソース電極およびドレイン電極の間のみに有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上にゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有することを特徴とするものである。
また、本態様によれば、上記ソース・ドレイン電極形成工程が、多孔質体であるソース電極およびドレイン電極を形成するものであることにより、例えば、上記有機半導体層形成工程において有機半導体層をアディティブ法を用いて形成する場合において、上記ソース電極およびドレイン電極が、アディティブ法によって付与された有機半導体材料を吸収し、上記ソース・ドレイン電極間に安定的に保持することができることから、有機半導体層を安定的に形成することが容易になるからである。
さらに、上述したように上記電極間に有機半導体材料を安定的に保持することができることにより、上記ソース電極およびドレイン電極の高さを低いものとすることができ、これにより、上記ソース電極およびドレイン電極の形成を容易なものにすることができる。またさらに、本態様の有機半導体素子の表面をフラットにすることができるため、パッシベーション層、対向電極の形成等を容易なものとすることができる。
以下、このような本態様に用いられる各工程について詳細に説明する。
本態様に用いられるソース・ドレイン電極形成工程について説明する。本工程は基板を用い、上記基板上に多孔質体であるソース電極およびドレイン電極を形成する工程である。
本態様に用いられるゲート絶縁層形成工程は、ゲート絶縁層を、上記有機半導体層上に形成する工程である。
本態様に用いられるゲート電極形成工程は、ゲート電極を、上記ゲート絶縁層形成工程で形成されたゲート絶縁層上に形成する工程である。
本態様の有機半導体素子の製造方法には、上述した工程以外に他の工程が用いられていてもよい。このような他の工程としては、本態様の有機半導体素子の製造方法により製造される有機半導体素子に所望の機能を付与できるものであれば特に限定されるものではない。このような他の工程については、上記「B−1:第1態様の有機半導体素子の製造方法」の項において説明したものと同様であるため、ここでの説明は省略する。
上記有機半導体層形成工程において有機半導体層を形成する方法として、上述したアディティブ法が用いられる場合、本発明に用いられる基板は表面に、上記アディティブ法によって塗布される有機半導体層形成用塗工液に対する撥液性を備えるものであることが好ましい。これにより有機半導体層形成工程において有機半導体層を形成する際に、上記有機半導体層形成用塗工液が上記ソース電極およびドレイン電極の間以外の領域に濡れ広がることを防止できるため、上記ソース電極およびドレイン電極の間のみに有機半導体層を形成することが容易になるからである。また、上記基板上に形成される有機半導体層の半導体特性を向上させることができるからである。
ここで、上記有機半導体層形成用塗工液、および、上記「有機半導体層形成用塗工液に対する撥液性を備える」の意味については、上記「A.有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
一方、上記ソース電極およびドレイン電極として多孔質体ではない場合、上記撥液性の程度は上記有機半導体層形成用塗工液に対する接触角が50°以上であることが好ましく、なかでも50°〜60°の範囲内であることが好ましく、特に55°〜60°の範囲内であることが好ましい。
なお、上記接触角は、上述した測定方法および測定条件によって測定した値を用いるものとする。
次に、本発明の有機トランジスタアレイについて説明する。上述したように本発明の有機トランジスタアレイは、上記本発明に係る有機半導体素子が用いられ、上記基板上に上記有機半導体トランジスタが複数個形成されていることを特徴とするものである。本発明の有機トランジスタアレイは、上記本発明に係る有機半導体素子が用いられていることから、オンオフ比に優れるという利点を有するものである。
次に、本発明のディスプレイについて説明する。上述したように本発明のディスプレイは、上記本発明に係る有機トランジスタアレイが用いられたことを特徴とするものである。本発明のディスプレイは、上記本発明に係る有機トランジスタアレイが用いられていることにより、表示性能に優れるという利点を有するものである。
本実施例においては、トップゲート型構造を有する有機半導体トランジスタを備える有機半導体素子を作製した。
まず、150mm×150mm×0.7mmのガラス基板上にスクリーン印刷法で銀ペースト(固形分濃度:90%)をソース・ドレイン形状にパターニングした。パターニング後200℃オーブンにて焼成した。焼成後のソース・ドレイン電極の膜厚は1.8μmであった。形成されたソース電極およびドレイン電極を反射型光学顕微鏡にて観察したところ、ソース電極とドレイン電極との電極間距離(チャネル長)は50μmであった。
有機半導体材料(ポリチオフェン)を固形分濃度0.2wt%でトリクロロベンゼン溶媒に溶解させた塗工液を、上記ソース、ドレイン電極間にインクジェット法により付与することにより、ソース電極およびドレイン電極の間(チャネル形成部位)のみにパターン塗布した。その後、N2雰囲気下にてホットプレートで200℃、10分乾燥させることにより、有機半導体層を形成した。形成された有機半導体層の膜厚は0.1μmであった。
カルド系樹脂溶液(固形分濃度:20wt%)を前記基板上にスピンコートした。このときのスピンコートは、800rpmで10sec保持させた。その後、基板を120℃で2分乾燥させた後、350mJ/cm2でパターン露光した。次に、露光部分のレジスト現像を行い、その後、200℃のオーブンで30分乾燥させた。ゲート絶縁層は有機半導体層(チャネル形成部)上およびソース・ドレイン電極上に形成した。なお形成されたゲート絶縁層の膜厚は1μmであった。
Agナノコロイド溶液をインクジェット法により上記ゲート絶縁上にパターン塗布した。その後、ホットプレートにて150℃で30分間乾燥させた。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのON電流は1×10−5A、OFF電流は2×10−13Aであった。
本実施例においては、ボトムゲート型構造を有する有機半導体トランジスタを備える有機半導体素子を作製した。
スパッタリング法により全面にCrが300nm成膜された大きさ150mm×150mm×0.7mmのガラス基板を用意した。上記基板上にフォトレジスト(ポジ)をスピンコートした。このときのスピンコートは、1800rpmで10sec保持させた。その後、基板を100℃で1分乾燥させた後、50mJ/cm2でパターン露光した。
次に、露光部分のレジスト現像を行い、その後、200℃のオーブンで60分乾燥させた。次いで、レジストのない部分のCrのエッチングを行い、ゲート電極とした。
カルド系樹脂溶液(固形分濃度:20wt%)を前記基板上にスピンコートした。このときのスピンコートは、800rpmで10sec保持させた。その後、基板を120℃で2分乾燥させた後、350mJ/cm2でパターン露光した。次に、露光部分のレジスト現像を行い、その後、200℃のオーブンで30分乾燥させた。ゲート絶縁層はゲート電極上に形成した。なお形成されたゲート絶縁層の膜厚は1μmであった。
スクリーン印刷法で銀ペースト(固形分濃度:90%)をゲート絶縁層上にソース・ドレイン形状にパターニングした。パターニング後200℃オーブンにて焼成した。焼成後のソース・ドレイン電極の膜厚は1.8μmであった。形成されたソース電極およびドレイン電極を反射型光学顕微鏡にて観察したところ、ソース電極とドレイン電極との電極間距離(チャネル長)は50μmであった。
有機半導体材料(ポリチオフェン)を固形分濃度0.2wt%でトリクロロベンゼン溶媒に溶解させた塗工液を、上記ソース、ドレイン電極間にインクジェット法により付与することにより、ソース電極およびドレイン電極の間(チャネル形成部位)のみにパターン塗布した。その後、N2雰囲気下にてホットプレートを用いて200℃で10分乾燥させた。形成された有機半導体層の膜厚は0.1μmであった。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのON電流は8×10−6A、OFF電流は4×10−13Aであった。
本比較例においては、トップゲート型構造を有する有機半導体トランジスタを備える有機半導体素子を作製した。
まず、150mm×150mm×0.7mmのガラス基板上へ真空蒸着法にてソース・ドレイン電極を形成した。なお、使用した材料は金でパターニングはメタルマスクを用いた。ソース・ドレイン電極の膜厚は1.8μmであった。形成されたソース電極およびドレイン電極を反射型光学顕微鏡にて観察したところ、ソース電極とドレイン電極との電極間距離(チャネル長)は50μmであった。
有機半導体材料(ポリチオフェン)を固形分濃度0.2wt%でトリクロロベンゼン溶媒に溶解させた有機半導体層形成用塗工液を、上記ソース電極・ドレイン電極の間(チャネル形成部位)にパターン塗布したが、チャネル領域から有機半導体溶液が決壊した。その後、N2雰囲気下にてホットプレートで200℃、10分乾燥させることにより、有機半導体層を形成した。形成された有機半導体層の膜厚は0.1μmであり、チャネル形成部位以外の領域にも有機半導体層が形成された。
カルド系樹脂溶液(固形分濃度:20wt%)を前記基板上にスピンコートした。このときのスピンコートは、800rpmで10sec保持させた。その後、基板を120℃で2分乾燥させた後、350mJ/cm2でパターン露光した。次に、露光部分のレジスト現像を行い、その後、200℃のオーブンで30分乾燥させた。ゲート絶縁層は有機半導体層(チャネル形成部)上およびソース電極およびドレイン電極上に形成した。なお形成されたゲート絶縁層の膜厚は1μmであった。
Agナノコロイド溶液をインクジェット法により上記ゲート絶縁上にパターン塗布した。その後、ホットプレートにて150℃で30分間乾燥させた。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。しかしながら、有機半導体トランジスタのON電流は2×10−5A、OFF電流は3×10−10Aであり、実施例1と比較し、オンオフ比が2桁程度減少した。
本比較例においては、ボトムゲート型構造を有する有機半導体トランジスタを備える有機半導体素子を作製した。
スパッタリング法により全面にCrが300nm成膜された大きさ150mm×150mm×0.7mmのガラス基板を用意した。上記基板上にフォトレジスト(ポジ)をスピンコートした。このときのスピンコートは、1800rpmで10sec保持させた。その後、基板を100℃で1分乾燥させた後、50mJ/cm2でパターン露光した。
次に、露光部分のレジスト現像を行い、その後、200℃のオーブンで60分乾燥させた。次いで、レジストのない部分のCrのエッチングを行い、ゲート電極とした。
カルド系樹脂溶液(固形分濃度:20wt%)を前記基板上にスピンコートした。このときのスピンコートは、800rpmで10sec保持させた。その後、基板を120℃で2分乾燥させた後、350mJ/cm2でパターン露光した。次に、露光部分のレジスト現像を行い、その後、200℃のオーブンで30分乾燥させた。ゲート絶縁層はゲート電極上に形成した。なお形成されたゲート絶縁層の膜厚は1μmであった。
ゲート絶縁層上に真空蒸着法にてソース・ドレイン電極を形成した。なお使用した材料は金でパターニングはメタルマスクを用いた。ソース・ドレイン電極の膜厚は1.8μmであった。形成されたソース電極およびドレイン電極を反射型光学顕微鏡にて観察したところ、ソース電極とドレイン電極との電極間距離(チャネル長)は50μmであった。
有機半導体材料(ポリチオフェン)を固形分濃度0.2wt%でトリクロロベンゼン溶媒に溶解させた塗工液を、ソース電極およびドレイン電極の間(チャネル形成部位)にパターン塗布したが、チャネル形成部位から有機半導体溶液が決壊した。その後、N2雰囲気下にてホットプレートを用いて200℃で10分乾燥させた。形成された有機半導体層の膜厚は0.1μmであり、チャネル形成部位以外の領域にも有機半導体層が形成された。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。しかしながら、有機半導体トランジスタのON電流は4×10−5A、OFF電流は5×10−10Aであり、実施例2と比較し、オンオフ比が2桁程度減少した。
2,2’ … ゲート絶縁層
3,3’ … ソース電極
4,4’ … ドレイン電極
5,5’ … 有機半導体層
6 … パッシベーション層
10A,10B … 有機半導体トランジスタ
20 … 基板
30A,30B … 有機半導体素子
100 … 有機半導体トランジスタ
101 … ゲート電極
102 … ゲート絶縁層
103 … 有機半導体層
104 … ソース電極
105 … ドレイン電極
Claims (17)
- 基板、および、基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された多孔質体であるソース電極およびドレイン電極と、前記ソース電極およびドレイン電極の間のみに形成され、有機半導体材料からなる有機半導体層とを有する有機半導体トランジスタを有する有機半導体素子であって、
前記ソース電極およびドレイン電極の厚みが、前記有機半導体層の厚みより厚く、
前記ソース電極およびドレイン電極が備える多孔中に有機半導体材料が含まれることを特徴とする有機半導体素子。 - 基板、および、基板上に形成された多孔質体であるソース電極およびドレイン電極と、前記ソース電極およびドレイン電極の間のみに形成され、有機半導体材料からなる有機半導体層と、前記有機半導体層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたゲート電極とを有する有機半導体トランジスタを有する有機半導体素子であって、
前記ソース電極およびドレイン電極の厚みが、前記有機半導体層の厚みより厚く、
前記ソース電極およびドレイン電極が備える多孔中に有機半導体材料が含まれることを特徴とする有機半導体素子。 - 前記有機半導体層が、前記ソース電極およびドレイン電極を隔壁として用いて、アディティブ法により形成されたことを特徴とする請求項1または請求項2に記載の有機半導体素子。
- 前記アディティブ法がインクジェット法であることを特徴とする請求項3に記載の有機半導体素子。
- 前記有機半導体層が、前記ソース電極およびドレイン電極を隔壁として用いて、アディティブ法により形成されたものであり、かつ、前記ゲート絶縁層の表面が、前記アディティブ法に用いられる有機半導体層形成用塗工液に対する撥液性を有することを特徴とする、請求項1に記載の有機半導体素子。
- 前記有機半導体層が、前記ソース電極およびドレイン電極を隔壁として用いて、アディティブ法により形成されたものであり、かつ、前記基板の表面が、前記アディティブ法に用いられる有機半導体層形成用塗工液に対する撥液性を有することを特徴とする、請求項2に記載の有機半導体素子。
- 前記撥液性の程度が前記有機半導体層形成用塗工液に対する接触角で40°以上であることを特徴とする、請求項5または請求項6に記載の有機半導体素子。
- 基板を用い、前記基板上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極上に、ゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層上に、多孔質体であるソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
前記ソース電極およびドレイン電極の間のみに有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、を有する有機半導体素子の製造方法であって、
前記ソース電極およびドレイン電極の厚みが、前記有機半導体層の厚みより厚くなるように形成されており、
前記ソース電極およびドレイン電極が備える多孔中に有機半導体材料が含まれることを特徴とする、有機半導体素子の製造方法。 - 基板を用い、前記基板上に多孔質体であるソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
前記ソース電極およびドレイン電極の間のみに有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、
前記有機半導体層上に、ゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有する有機半導体素子の製造方法であって、
前記ソース電極およびドレイン電極の厚みが、前記有機半導体層の厚みより厚くなるように形成されており、
前記ソース電極およびドレイン電極が備える多孔中に有機半導体材料が含まれることを特徴とする有機半導体素子の製造方法。 - 前記有機半導体層形成工程が、前記ソース電極およびドレイン電極を隔壁として用いて、アディティブ法によって前記有機半導体材料からなる前記有機半導体層を形成することを特徴とする請求項8または請求項9に記載の有機半導体素子の製造方法。
- 前記アディティブ法が、インクジェット法であることを特徴とする請求項10に記載の有機半導体素子の製造方法。
- 前記ソース・ドレイン電極形成工程が、金属ナノ粒子を含有する塗工液を塗布・焼結する塗布法によってソース電極およびドレイン電極を形成することを特徴とする請求項8から請求項11までのいずれかの請求項に記載の有機半導体素子の製造方法。
- 前記有機半導体層形成工程が、前記ソース電極およびドレイン電極を隔壁として用いて、アディティブ法によって有機半導体層を形成するものであり、かつ、前記ゲート絶縁層形成工程において形成されるゲート絶縁層の表面が、前記アディティブ法に用いられる有機半導体層形成用塗工液に対する撥液性を有することを特徴とする、請求項8に記載の有機半導体素子の製造方法。
- 前記有機半導体層形成工程が、前記ソース電極およびドレイン電極を隔壁として用いて、アディティブ法によって有機半導体層を形成するものであり、かつ、前記基板の表面が、前記アディティブ法に用いられる有機半導体層形成用塗工液に対する撥液性を有することを特徴とする、請求項9に記載の有機半導体素子の製造方法。
- 前記ソース・ドレイン電極形成工程が、金属ナノ粒子を含有する塗工液を塗布・焼結する塗布法によってソース電極およびドレイン電極を形成するものであり、かつ、前記撥液性の程度が前記有機半導体層形成用塗工液に対する接触角で40°以上であることを特徴とする、請求項13または請求項14に記載の有機半導体素子の製造方法。
- 請求項1から請求項7までのいずれかの請求項に記載の有機半導体素子が用いられ、前記基板上に前記有機半導体トランジスタが複数個形成されていることを特徴とする、有機トランジスタアレイ。
- 請求項16に記載の有機トランジスタアレイが用いられたことを特徴とする、ディスプレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007234634A JP5181587B2 (ja) | 2006-09-29 | 2007-09-10 | 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006268609 | 2006-09-29 | ||
JP2006268609 | 2006-09-29 | ||
JP2007091690 | 2007-03-30 | ||
JP2007091690 | 2007-03-30 | ||
JP2007234634A JP5181587B2 (ja) | 2006-09-29 | 2007-09-10 | 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277728A JP2008277728A (ja) | 2008-11-13 |
JP5181587B2 true JP5181587B2 (ja) | 2013-04-10 |
Family
ID=38658906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007234634A Expired - Fee Related JP5181587B2 (ja) | 2006-09-29 | 2007-09-10 | 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080093594A1 (ja) |
JP (1) | JP5181587B2 (ja) |
GB (1) | GB2442311B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5532669B2 (ja) * | 2009-04-30 | 2014-06-25 | 大日本印刷株式会社 | 有機半導体素子、およびその製造方法 |
WO2011142267A1 (ja) | 2010-05-12 | 2011-11-17 | 帝人株式会社 | 有機半導体膜及びその製造方法、並びにコンタクトプリント用スタンプ |
JP6630053B2 (ja) | 2015-03-25 | 2020-01-15 | スタンレー電気株式会社 | 電子デバイスの製造方法 |
JP6473361B2 (ja) * | 2015-03-25 | 2019-02-20 | スタンレー電気株式会社 | 電子デバイスの製造方法、および、電子デバイス |
JP6491032B2 (ja) | 2015-04-24 | 2019-03-27 | スタンレー電気株式会社 | 抵抗器の製造方法、および、抵抗器 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003007399A2 (en) * | 2001-07-09 | 2003-01-23 | Plastic Logic Limited | Low melting point polymer alignment |
KR100973811B1 (ko) * | 2003-08-28 | 2010-08-03 | 삼성전자주식회사 | 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법 |
JP4916653B2 (ja) * | 2003-10-28 | 2012-04-18 | 株式会社半導体エネルギー研究所 | 配線基板の作製方法及び半導体装置の作製方法 |
JP4877867B2 (ja) * | 2003-11-14 | 2012-02-15 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
JP4100351B2 (ja) * | 2004-02-09 | 2008-06-11 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
JP4652704B2 (ja) * | 2004-03-11 | 2011-03-16 | キヤノン株式会社 | 有機半導体素子 |
US8129497B2 (en) * | 2004-06-10 | 2012-03-06 | Konica Minolta Holdings, Inc. | Organic thin film transistor |
JP4628040B2 (ja) * | 2004-08-20 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体素子を備えた表示装置の製造方法 |
EP1670079B1 (en) * | 2004-12-08 | 2010-12-01 | Samsung Mobile Display Co., Ltd. | Method of forming a conductive pattern of a thin film transistor |
JP4665545B2 (ja) * | 2005-02-24 | 2011-04-06 | 凸版印刷株式会社 | 薄膜トランジスタの製造方法 |
JP2006269709A (ja) * | 2005-03-24 | 2006-10-05 | Hitachi Ltd | 有機薄膜トランジスタを有する半導体装置の製造方法 |
CN103219465B (zh) * | 2006-01-09 | 2016-02-03 | 技术研究及发展基金有限公司 | 晶体管结构及其制造方法 |
-
2007
- 2007-09-10 JP JP2007234634A patent/JP5181587B2/ja not_active Expired - Fee Related
- 2007-09-13 GB GB0717873A patent/GB2442311B/en not_active Expired - Fee Related
- 2007-09-14 US US11/855,308 patent/US20080093594A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20080093594A1 (en) | 2008-04-24 |
GB2442311A (en) | 2008-04-02 |
GB2442311B (en) | 2011-08-24 |
JP2008277728A (ja) | 2008-11-13 |
GB0717873D0 (en) | 2007-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Li et al. | Coffee-ring defined short channels for inkjet-printed metal oxide thin-film transistors | |
JP5256676B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP4730623B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 | |
Jeong et al. | Ink-Jet-printed organic− inorganic hybrid dielectrics for organic thin-film transistors | |
US20100244015A1 (en) | Organic semiconductor device, manufacturing method of same, organic transistor array, and display | |
JP5181587B2 (ja) | 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP6115008B2 (ja) | 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。 | |
CN101743623A (zh) | 层状结构、电子器件以及显示设备 | |
JP5380831B2 (ja) | 有機トランジスタ及びその製造方法 | |
JP2006278534A (ja) | 有機トランジスタおよびその製造方法 | |
JP2009087996A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP6491086B2 (ja) | 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法 | |
JP2011187750A (ja) | 有機薄膜トランジスタの製造方法、有機薄膜トランジスタレイの製造方法及び表示装置の製造方法 | |
JP2010219447A (ja) | 有機トランジスタ用インク、有機トランジスタの電極及びその形成方法並びに有機トランジスタ | |
JP5103982B2 (ja) | 有機半導体素子の製造方法 | |
JP5181586B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5870502B2 (ja) | 有機半導体素子およびその製造方法 | |
JP5098269B2 (ja) | 有機半導体素子の製造方法 | |
JP2007318025A (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
JP5532553B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置 | |
JP5098270B2 (ja) | 有機半導体素子の製造方法 | |
JP2008258206A (ja) | 有機半導体素子の製造方法 | |
JP2008109116A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5205894B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
WO2010010609A1 (ja) | コンタクトホールの形成方法、及び回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5181587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |