JP5870502B2 - 有機半導体素子およびその製造方法 - Google Patents
有機半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP5870502B2 JP5870502B2 JP2011078829A JP2011078829A JP5870502B2 JP 5870502 B2 JP5870502 B2 JP 5870502B2 JP 2011078829 A JP2011078829 A JP 2011078829A JP 2011078829 A JP2011078829 A JP 2011078829A JP 5870502 B2 JP5870502 B2 JP 5870502B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- organic semiconductor
- forming
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
このようなソース電極およびドレイン電極の電極材料として、有機半導体トランジスタがボトムゲート・ボトムコンタクト構造を有する場合は、銀を主成分とする金属材料を好適に用いることができることが知られている。
まず、本発明の有機半導体素子について説明する。
本発明の有機半導体素子は、基材と、上記基材上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成され、銀を主成分とする金属材料を含むソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極上に形成され、酸素に対する遮蔽性を有する電極保護層と、少なくとも上記ソース電極および上記ドレイン電極の間のチャネル領域に形成可能なパターン形状を有し、有機半導体材料を含む有機半導体層と、上記有機半導体層上のみに形成され、真空紫外光に対する遮光性を有する遮光材料を含むVUV遮蔽層とを有することを特徴とするものである。
図1は、本発明の有機半導体素子の一例を示す概略断面図である。図1に示すように、本発明の有機半導体素子10は、基材1と、基材1上に形成されたゲート電極2と、ゲート電極2を覆うように形成されたゲート絶縁層3と、ゲート絶縁層3上に形成され、銀を主成分とする金属材料を含むソース電極4およびドレイン電極5と、ソース電極4およびドレイン電極5上に形成され、酸素に対する遮蔽性を有する電極保護層6と、少なくともソース電極4およびドレイン電極5の間のチャネル領域Xに形成可能なパターン形状を有し、有機半導体材料を含む有機半導体層7と、有機半導体層7上のみに形成され、真空紫外光に対する遮光性を有する遮光材料を含むVUV遮蔽層8とを有するものである。
はじめに紫外領域の光の照射により上記銀を主成分とする金属材料周囲の酸素が励起されてオゾン等の酸素の活性種が発生する。次に、発生した酸素の活性種の酸化力により銀(Ag)が酸化され、酸化銀(Ag2O)が生じると考えられる。ここで、紫外領域の光の中でも、とりわけ高エネルギー光である真空紫外光においては、多量の酸素の活性種が生成され、銀の酸化が急速に進行すると考えられる。
本発明における電極保護層は、上記ソース電極およびドレイン電極上に形成され、酸素に対する遮蔽性を有するものである。
本発明における電極保護層の材料としては、ソース電極およびドレイン電極上に上述した酸素遮蔽性を示す電極保護層を形成することが可能な材料であれば特に限定されない。上記電極保護層の材料としては、絶縁性を有する材料であってもよく、導電性を有する材料であってもよい。以下、それぞれについて説明する。
上記電極保護層の材料が絶縁性を有する材料である場合、具体的には絶縁性無機材料と樹脂材料を挙げることができる。
これらの中でも、酸化ケイ素、窒化ケイ素、および酸化窒化ケイ素からなる群から選択される少なくとも1種が好ましく用いられる。ソース電極およびドレイン電極上に均質な電極保護層を形成することが可能となり、良好な酸素遮蔽性を示す電極保護層とすることが可能となるからである。
上記電極保護層の製膜方法としては、所望の酸素遮蔽性を示す電極保護層を形成することが可能な方法であれば特に限定されず、一般的な無機材料層の製膜方法と同様とすることができる。具体的には、スパッタリング法、真空蒸着法、イオンプレーティング法等を挙げることができる。
上記電極保護層の材料が導電性を有する材料である場合、具体的には、カーボン、金属材料、ITO、IZOなどの酸化物材料等を挙げることができる。本発明においては、なかでも金属材料であることが好ましい。金属材料を用いることにより、ソース電極およびドレイン電極上に、より緻密な層を形成することが可能となり、酸素遮蔽性に優れた電極保護層とすることができるからである。
このような金属としては、具体的には、Ti、Cr、Mo、Cu、Fe等を挙げることができる。また、本発明においては、上述したなかでも、Ti、Cr、Moであることが好ましい。これらの金属を用いることにより、本発明の有機半導体素子に外部入出力電極を形成し、ドレイン電極上に形成された電極保護層と接続させた場合に、優れた導電性を示すことが可能となる。
本発明における電極保護層の材料としては、上述したように絶縁性を有する材料、導電性を有する材料のいずれも用いることが可能である。本発明においては、なかでも、上記電極保護層が、導電性を有する材料からなることが好ましい。有機半導体素子に外部入出力電極を形成してソース電極またはドレイン電極のいずれか一方と接続させる場合において、外部入出力電極を電極保護層に接触させることにより、外部入出力電極およびソース電極またはドレイン電極を接続させることが可能となることから、電極保護層が絶縁性を有する材料からなる場合に比べて、容易に外部入出力電極およびソース電極またはドレイン電極を接続させることができるからである。
本発明における電極保護層のパターン形状としては、ソース電極およびドレイン電極上に形成することが可能であり、本発明の有機半導体素子の製造時に照射される真空紫外光によりソース電極およびドレイン電極が酸化されて劣化してしまうことを防止することができ、かつ、ソース電極およびドレイン電極の間のチャネル領域においてソース電極およびドレイン電極と有機半導体層とが接触することが可能となるような形状であれば特に限定されない。
本発明におけるソース電極およびドレイン電極は、銀を主成分とする金属材料から構成されるものである。また、上記ソース電極およびドレイン電極はゲート絶縁層上に形成されるものであり、通常は、ソース電極およびドレイン電極間に所望のチャネル領域を有するようにゲート電極上に形成されるものである。
本発明におけるチャネル領域の幅としては、チャネル領域内に有機半導体層を形成することが可能な程度の幅であれば特に限定されないが、1μm〜100μmの範囲内であることが好ましく、特に3μm〜50μmの範囲内であることが好ましく、さらに5μm〜10μmの範囲内であることが好ましい。
なお、上記金属材料層またはソース電極およびドレイン電極の形成方法としては、一般的な金属材料からなる電極の形成方法と同様とすることができる。具体的には、スパッタリング法、真空蒸着法、イオンプレーティング法等を挙げることができる。
本発明におけるVUV遮蔽層は、上記有機半導体層上のみに形成され、真空紫外光に対する遮光性を有する遮光材料を含むものである。また、有機半導体層の経時劣化を防止する保護機能を有するものである。
また、VUV遮蔽層は、通常、有機半導体層全面に形成されているものである。
ここで、本発明におけるVUV遮蔽層は、本発明の有機半導体素子の製造時において、真空紫外光を用いて有機半導体層をパターン状にエッチングして形成する際に、真空紫外光に対するマスクとして用いることが可能なものである。よって、上記VUV遮蔽層のパターン形状としては有機半導体層のパターン形状と同一であることが好ましい。
なお、有機半導体層のパターン形状については後述するため、ここでの説明は省略する。
本発明における有機半導体層は、少なくとも上記ソース電極および上記ドレイン電極の間のチャネル領域に形成可能なパターン形状を有するものである。また、上記有機半導体層は、有機半導体材料を含むものであり、本発明の有機半導体素子において有機半導体トランジスタに半導体特性を付与するものである。
また、本発明における有機半導体層は、真空紫外光を用いてエッチングすることにより、上述したパターン形状にパターニングされたものである。
なお、ソース電極およびドレイン電極の厚みが異なる場合は、厚みの小さい方の電極積層体が上述した関係を示すものとする。
なお、図4(a)、(b)は本発明の有機半導体素子の一例を示す概略断面図であり、説明していない符号については図1において説明した符号と同様とすることができるので、ここでの説明は省略する。
本発明においては、例えば、有機半導体材料をゲート絶縁層上全面に塗布して有機半導体層形成用層を形成し、次いでVUV遮蔽層を所望のパターン形状で有機半導体層形成用層上に形成した後、真空紫外光をVUV遮蔽層および有機半導体層形成用層上に照射することにより、VUV遮蔽層が形成されていない部位の有機半導体層形成用層をエッチングすることにより、所望のパターン形状を有する有機半導体層を形成する方法を好適に用いることができる。
一方、上記有機半導体材料が溶媒に不溶なものである場合は、例えば、真空蒸着法等のドライプロセスによって形成することができる。
本発明におけるゲート絶縁層は、後述するゲート電極を覆うように形成され、上記ソース電極およびドレイン電極と、ゲート電極とを絶縁する機能を有するものである。
次に、本発明におけるゲート電極について説明する。上記ゲート電極は、所望の導電性を有する導電性材料からなるものであれば特に限定されるものではない。このような導電性材料としては、このような導電性材料としては、例えば、Ag、Au、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Mo−Ta合金、ITO、IZO、および、PEDOT/PSS等の導電性高分子を挙げることができる。
本発明における基材は、上述した各層を支持するものである。
上記基材としては所定の自己支持性を備えるものであれば特に限定されるものではなく、本発明の有機半導体素子の用途等に応じて任意の機能を有する基材を用いることができる。このような基材としては、ガラス基材等の可撓性を有さないリジット基材、および、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基材を挙げることができる。ここで、上記プラスチック樹脂としては、例えば、PET、PEN、PES、PI、PEEK、PC、PPSおよびPEI等を挙げることができる。
ここで、本工程に用いられる基材が複数の層が積層された構成を有するものである場合、上記厚みは各層の厚みの総和を意味するものとする。
本発明の有機半導体素子は、上述した各構成を有するものであれば特に限定されるものではなく、他にも必要な構成を適宜追加することが可能である。
以下、このような構成について説明する。
本発明の有機半導体素子10は、図5に示すように、外部入出力電極用絶縁層9および外部入出力電極20を有することができる。ここで、外部入出力電極用絶縁層9は、有機半導体素子10の各層を覆うように形成されるものであり、ソース電極4およびドレイン電極5のうち外部入出力電極20と接続しない方の電極(図5においては、ソース電極4)と、外部入出力電極20とを絶縁するために設けられるものである。また、外部入出力電極20は、外部入出力電極絶縁層9上に形成されるものであり、本発明の有機半導体素子10が種々の装置の構成に用いられた際に、上記種々の装置の駆動に用いられるものである。
例えば、本発明の有機半導体素子を表示装置の表示媒体の駆動に用いる場合は、表示電極(出力電極)を挙げることができる。また、本発明の有機半導体素子を圧力センサーや温度センサーに用いる場合は、入力電極を挙げることができる。
また、上記外部入出力電極の材料としては、Al、Ti、Cr、Cu等の金属材料とITO、IZO等の酸化物材料、カーボンペーストや銀ペースト等のペースト材料もしくはPEDOT/PSS等の導電性高分子材料が挙げられる。
また、上記外部入出力電極の形成方法としては、一般的な電極の形成方法と同様とすることができるので、ここでの説明は省略する。
本発明の有機半導体層10は、図6(a)、(b)に示すように、パッシベーション層30を有することができる。ここで、パッシベーション層30は、空気中に存在する水分や酸素の作用により有機半導体層7が劣化することを防止する層であり、通常は、有機半導体素子10の各層を覆うように形成されるものである。また、図6(b)に示すように、有機半導体素子10が、外部入出力電極用絶縁層9および外部入出力電極20を有する場合は、パッシベーション層30は、通常、外部入出力電極用絶縁層9および外部入出力電極20を覆うように形成される。
本発明の有機半導体素子の用途としては、例えば、TFT方式を用いる表示装置のTFTアレイ基板として用いることができる。このような表示装置としては例えば、液晶表示装置、電気泳動表示装置、および、有機EL表示装置等を挙げることができる。
また、上記有機半導体素子は、温度センサーや圧力センサ−等に用いることもできる。
本発明の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、後述する「B.有機半導体素子の製造方法」の項において説明する方法を用いることができる。
次に、本発明の有機半導体素子の製造方法について説明する。
本発明の有機半導体素子の製造方法は、基材と、上記基材上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層とを有する有機半導体素子用基材を用い、上記ゲート絶縁層上に形成され、銀を主成分とする金属材料を含むソース電極およびドレイン電極、並びに、上記ソース電極および上記ドレイン電極上に形成され、酸素に対する遮蔽性を有する電極保護層からなる電極積層体を形成する電極積層体形成工程と、上記ゲート絶縁層上に、有機半導体材料を含む有機半導体層形成用層を形成する有機半導体層形成用層形成工程と、少なくとも上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された上記有機半導体層形成用層上に、真空紫外光に対する遮光性を有する遮光性材料を含むVUV遮蔽層をパターン状に形成するVUV遮蔽層形成工程と、上記VUV遮蔽層および上記有機半導体層形成用層上に真空紫外光を照射することにより、上記VUV遮蔽層が形成されていない部位の上記有機半導体層形成用層をエッチングして有機半導体層を形成する有機半導体層エッチング工程とを有することを特徴とする有機半導体素子の製造方法である。
図7(a)〜(d)、および図8(a)〜(d)は本発明の有機半導体素子の製造方法の一例を示す工程図である。
まず、本発明における電極積層体形成工程について説明する。電極積層体形成工程においては、まず、図7(a)に示すように、基材1と、基材1上に形成されたゲート電極2と、ゲート電極2を覆うように形成されたゲート絶縁層3とを有する有機半導体素子用基材10’を準備する。次に、図7(b)に示すように、ゲート絶縁層3上全面に銀を主成分とする金属材料を含む金属材料層45を形成する。次に、図7(c)に示すように、金属材料層45全面に電極保護層6を形成する。次に図7(d)に示すように、エッチング処理等により金属材料層45および電極保護層6をパターニングして、ソース電極4およびドレイン電極5、並びに電極保護層6からなる電極積層体を形成する。
なお、電極積層体形成工程においては、図示はしないが、ソース電極およびドレイン電極をパターン状に形成した後、ソース電極およびドレイン電極上に電極保護層を形成してもよい。
なお、図8(a)〜(d)において説明していない符号については、図1および図7(a)〜(d)等と同様とすることができるので、ここでの説明は省略する。
なお、図9(a)〜(d)において説明していない符号については、図8(a)〜(d)で説明したものと同様とすることができるので、ここでの説明は省略する。
本発明における電極積層体形成工程は、基材と、上記基材上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層とを有する有機半導体素子用基材を用い、上記ゲート絶縁層上に形成され、銀を主成分とする金属材料を含むソース電極およびドレイン電極、並びに、上記ソース電極および上記ドレイン電極上に形成され、酸素に対する遮蔽性を有する電極保護層からなる電極積層体を形成する工程である。
電極積層体の形成方法については、電極保護層の材料に応じて適宜選択することができる。
本発明における有機半導体層形成用層形成工程は、上記ゲート絶縁層上に、有機半導体材料を含む有機半導体層形成用層を形成する工程である。
本発明におけるVUV遮蔽層形成工程は、少なくとも上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された上記有機半導体層形成用層上に、真空紫外光に対する遮光性を有する遮光性材料を含むVUV遮蔽層をパターン状に形成する工程である。
またこの場合も、本工程に用いられるVUV遮蔽層の材料、形成方法等や、本工程において形成されるVUV遮蔽層のパターン形状以外の構造については、上述した「A.有機半導体素子」の項で説明したものと同様とすることができるので、ここでの説明は省略する。
本発明における有機半導体層エッチング工程は、上記VUV遮蔽層および上記有機半導体層形成用層上に真空紫外光を照射することにより、上記VUV遮蔽層が形成されていない部位の上記有機半導体層形成用層をエッチングして有機半導体層を形成する工程である。
また、本工程においては、上記VUV遮蔽層をマスクとして用いてパターニングするため、本工程においてパターニングされる有機半導体層のパターンは、上記VUV遮蔽層が形成されているパターンと同一になる。
すなわち、真空紫外光は指向性のない分散光であるため、上記VUV遮蔽層および上記有機半導体層形成用層の全面を同時に照射する方法では、例えば、大面積の上記VUV遮蔽層および上記有機半導体層形成用層に真空紫外光を照射する場合に、中央部と端部とで真空紫外光の照射量に差が生じてしまう可能性がある。しかしながら、上記VUV遮蔽層および上記有機半導体層形成用層の全面を順次に照射する方法によれば、たとえ大面積の上記VUV遮蔽層および上記有機半導体層形成用層に真空紫外光を照射する場合であっても、全面に対して均一に真空紫外光を照射することが容易になるからである。
本発明の有機半導体素子の製造方法は、上述した各工程を有する製造方法であれば特に限定されず、必要な工程を適宜選択して追加することができる。
なお、図示はしないが、外部入出力電極用絶縁層形成工程においては、外部入出力電極用絶縁層がソース電極上の一部に開口部を有するように形成されてもよく、外部入出力電極形成工程においては、外部入出力電極とソース電極上に形成された電極保護層とが接触するように外部入出力電極が形成されてもよい。
また、図10(a)、(b)は本発明の有機半導体素子の製造方法における外部入出力電極用絶縁層形成工程および外部入出力電極形成工程の一例を示す概略断面図である。
本発明における外部入出力電極用絶縁層形成工程は、上記有機半導体層エッチング工程後に上記有機半導体素子の各層を覆い、かつ上記ソース電極または上記ドレイン電極のいずれか一方の電極上の一部に開口部を有する外部入出力電極用絶縁層を形成する工程である。
なお、本工程に用いられる外部入出力電極用絶縁層の材料、外部入出力電極用絶縁層の形成方法、および本工程において形成される外部入出力電極用絶縁層については上述した「A.有機半導体素子」の項で説明したものと同様とすることができるので、ここでの説明は省略する。
本発明における外部入出力電極形成工程は、上記外部入出力電極用絶縁層上に外部入出力電極を形成し、かつ上記開口部内で上記外部入出力電極と上記ソース電極または上記ドレイン電極のいずれか一方の電極上に形成された上記電極保護層とが接触するように外部入出力電極を形成する工程である。
なお、本工程に用いられる外部入出力電極の材料、外部入出力電極の形成方法、および本工程において形成される外部入出力電極については上述した「A.有機半導体素子」の項で説明したものと同様とすることができるので、ここでの説明は省略する。
本発明におけるパッシベーション層形成工程は、有機半導体素子の各層を覆うようにパッシベーション層を形成する工程である。
なお、本工程に用いられるパッシベーション層の材料、外部入出力電極の形成方法、および本工程において形成されるパッシベーション層については上述した「A.有機半導体素子」の項で説明したものと同様とすることができるので、ここでの説明は省略する。
本発明の有機半導体素子の製造方法により製造される有機半導体素子は、ボトムゲート・ボトムコンタクト型の有機トランジスタを有するものである。なお、上記有機半導体素子については、「A.有機半導体素子」の項で説明したものと同様とすることができるので、ここでの説明は省略する。
ガラス基材上全面にAl(厚み150nm)をスパッタ蒸着し、次に、Alスパッタ膜上にてポジ型フォトレジストをスピンコートにて塗布し、フォトマスクを用いた露光および現像工程を経て、レジスト層をパターニングした。エッチング処理を施して、レジスト層が形成されていない部位のAlスパッタ膜をエッチングした後、レジスト層を除去した。これにより、ゲート電極を形成した。
次に、ゲート電極上に紫外線感光性アクリル系樹脂をスピンコートし、フォトマスクを介した露光及びアルカリ現像工程を行い、ゲート絶縁層のパターニングを行った。次いで150℃のオーブンにて加熱硬化させ、ゲート絶縁層(膜厚1μm)を形成した。
次に、カーボンペーストをスクリーン印刷にてパターン印刷および120℃のオーブンにて焼成を行い、外部入出力電極(膜厚5μm)を形成した。この工程にて、外部入出力電極とトランジスタのソース・ドレイン電極のどちらか一方と導通させた。
上記実施例1と同様にガラス基材を用い、ソース・ドレイン電極形成時に電極保護層を設けずに、Ag(膜厚40nm)単層にて作製する以外は上記実施例1と同様にトランジスタ素子を作製した。
有機半導体層パターニング時の真空紫外光照射後にソース・ドレイン電極は黒色に変色し、Agの酸化が観られた。また、実施例1と同様にソース・ドレイン電極の表面抵抗率を測定すると、照射前では1.1Ω/□であったが照射後には1.5×102Ω/□と配線抵抗が増加し、実施例1と比較するとAgの酸化によりソース・ドレイン電極の劣化が観られた。
上記実施例1と同様にガラス基材を用い、ソース・ドレイン電極形成時に電極保護層を設けずに、Ag(膜厚40nm)単層にて作製する以外は上記実施例1と同様にソース・ドレイン電極形成工程まで作製した。
次に、実施例1と同様のチオフェン系ポリマーをインクジェットにてソース・ドレイン電極間にパターン塗布し、膜厚50nmの有機半導体層を形成した。
次に、紫外線感光性アクリル系樹脂をスピンコートし、フォトマスクを介した露光及びアルカリ現像工程を行い、外部入出力電極導通部のスルーホールのパターニングを行った。次いで150℃のオーブンにて加熱硬化させ、外部入出力電極用絶縁層(膜厚10μm)を形成した。
次に、カーボンペーストをスクリーン印刷にてパターン印刷および120℃のオーブンにて焼成を行い、外部入出力電極(膜厚5μm)を形成した。この工程にて、外部入出力電極とトランジスタのソース・ドレイン電極のどちらか一方と導通させた。
2 … ゲート電極
3 … ゲート絶縁層
4 … ソース電極
5 … ドレイン電極
6 … 電極保護層
7 … 有機半導体層
7’ … 有機半導体層形成用層
8 … VUV遮蔽層
10 … 有機半導体素子
10’ … 有機半導体素子用基材
Claims (4)
- 基材と、
前記基材上に形成されたゲート電極と、
前記ゲート電極を覆うように形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成され、銀を主成分とする金属材料を含むソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極上に形成され、酸素に対する遮蔽性を有する電極保護層と、
少なくとも前記ソース電極および前記ドレイン電極の間のチャネル領域ならびに前記ソース電極および前記ドレイン電極上の前記電極保護層上に形成可能なパターン形状を有し、有機半導体材料を含む有機半導体層と、
前記有機半導体層上のみに形成され、真空紫外光に対する遮光性を有する遮光材料を含むVUV遮蔽層と
を有し、
前記ソース電極および前記ドレイン電極と前記有機半導体層とが、直接接触することを特徴とする有機半導体素子。 - 前記電極保護層が、導電性を有する材料からなることを特徴とする請求項1に記載の有機半導体素子。
- 基材と、前記基材上に形成されたゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁層とを有する有機半導体素子用基材を用い、前記ゲート絶縁層上に形成され、銀を主成分とする金属材料を含むソース電極およびドレイン電極、並びに、前記ソース電極および前記ドレイン電極上に形成され、酸素に対する遮蔽性を有する電極保護層からなる電極積層体を形成する電極積層体形成工程と、
前記ゲート絶縁層上に、有機半導体材料を含む有機半導体層形成用層を形成する有機半導体層形成用層形成工程と、
少なくとも前記ソース電極および前記ドレイン電極の間のチャネル領域に形成された前記有機半導体層形成用層上に、真空紫外光に対する遮光性を有する遮光性材料を含むVUV遮蔽層をパターン状に形成するVUV遮蔽層形成工程と、
前記VUV遮蔽層および前記有機半導体層形成用層上に真空紫外光を照射することにより、前記VUV遮蔽層が形成されていない部位の前記有機半導体層形成用層をエッチングして有機半導体層を形成する有機半導体層エッチング工程と
を有し、
前記ソース電極および前記ドレイン電極と前記有機半導体層とを、直接接触するように形成することを特徴とする有機半導体素子の製造方法。 - 前記電極積層体形成工程では、導電性を有する材料を用いて電極保護層を形成し、
前記有機半導体層エッチング工程後に前記有機半導体素子の各層を覆い、かつ前記ソース電極または前記ドレイン電極のいずれか一方の電極上の一部に開口部を有する外部入出力電極用絶縁層を形成する外部入出力電極用絶縁層形成工程と、
前記外部入出力電極用絶縁層上に外部入出力電極を形成し、かつ前記開口部内で前記外部入出力電極と記ソース電極または前記ドレイン電極のいずれか一方の電極上に形成された前記電極保護層とが接触するように外部入出力電極を形成する外部入出力電極形成工程とを有することを特徴とする請求項3に記載の有機半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011078829A JP5870502B2 (ja) | 2011-03-31 | 2011-03-31 | 有機半導体素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011078829A JP5870502B2 (ja) | 2011-03-31 | 2011-03-31 | 有機半導体素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012216564A JP2012216564A (ja) | 2012-11-08 |
JP5870502B2 true JP5870502B2 (ja) | 2016-03-01 |
Family
ID=47269112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011078829A Expired - Fee Related JP5870502B2 (ja) | 2011-03-31 | 2011-03-31 | 有機半導体素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5870502B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015228426A (ja) * | 2014-06-02 | 2015-12-17 | 大日本印刷株式会社 | 配線部材 |
CN104678643B (zh) * | 2015-03-27 | 2018-05-11 | 合肥京东方光电科技有限公司 | 显示基板及显示面板的制作方法 |
CN104952881A (zh) * | 2015-05-06 | 2015-09-30 | 合肥京东方光电科技有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101061845B1 (ko) * | 2004-06-14 | 2011-09-02 | 삼성전자주식회사 | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 |
KR101112541B1 (ko) * | 2004-11-16 | 2012-03-13 | 삼성전자주식회사 | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 |
JP5127155B2 (ja) * | 2006-05-12 | 2013-01-23 | 株式会社日立製作所 | 配線および有機トランジスタとその製法 |
JP5103982B2 (ja) * | 2007-03-28 | 2012-12-19 | 大日本印刷株式会社 | 有機半導体素子の製造方法 |
JP2009277710A (ja) * | 2008-05-12 | 2009-11-26 | Ricoh Co Ltd | 有機トランジスタ、有機トランジスタの製造方法、有機トランジスタアレイ及び表示装置 |
JP2011049221A (ja) * | 2009-08-25 | 2011-03-10 | Sharp Corp | 有機薄膜トランジスタおよびその製造方法 |
-
2011
- 2011-03-31 JP JP2011078829A patent/JP5870502B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012216564A (ja) | 2012-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100176379A1 (en) | Self-aligned organic thin film transistor and fabrication method thereof | |
JP5256676B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP4730623B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 | |
JP2006269323A (ja) | 有機半導体装置 | |
US10312375B2 (en) | Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor | |
US20170222168A1 (en) | Thin-film transistor and method of fabricating the same | |
JP2007128946A (ja) | 有機トランジスタおよびその製造方法 | |
JP5870502B2 (ja) | 有機半導体素子およびその製造方法 | |
JP2009087996A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5332145B2 (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
JP5807374B2 (ja) | 薄膜トランジスタ基板の製造方法およびトップゲート構造薄膜トランジスタ基板 | |
JP6277625B2 (ja) | 有機半導体素子およびその製造方法 | |
JP5181586B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP6160361B2 (ja) | 有機半導体素子およびその製造方法 | |
JP5103982B2 (ja) | 有機半導体素子の製造方法 | |
JP2016001689A (ja) | 有機半導体素子 | |
WO2010010609A1 (ja) | コンタクトホールの形成方法、及び回路基板 | |
JP5205894B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP6435651B2 (ja) | 有機半導体素子 | |
JP2008109116A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5685933B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
KR20140070459A (ko) | 도전막, 이를 포함하는 유기 태양 전지 및 이들의 제조 방법 | |
JP2020161523A (ja) | 有機半導体薄膜トランジスタ素子 | |
JP2019096727A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5870502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |