JP2019096727A - 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置 - Google Patents

薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置 Download PDF

Info

Publication number
JP2019096727A
JP2019096727A JP2017224580A JP2017224580A JP2019096727A JP 2019096727 A JP2019096727 A JP 2019096727A JP 2017224580 A JP2017224580 A JP 2017224580A JP 2017224580 A JP2017224580 A JP 2017224580A JP 2019096727 A JP2019096727 A JP 2019096727A
Authority
JP
Japan
Prior art keywords
layer
thin film
film transistor
electrode
surface modification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017224580A
Other languages
English (en)
Inventor
薫 八田
Kaoru Hatta
薫 八田
典昭 池田
Noriaki Ikeda
典昭 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2017224580A priority Critical patent/JP2019096727A/ja
Publication of JP2019096727A publication Critical patent/JP2019096727A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】有機半導体層とソース電極およびドレイン電極との間の電気的接触抵抗が低く、簡易に作製可能で安定性に優れた薄膜トランジスタ、薄膜トランジスタの製造方法及び画像表示装置を提供する。【解決手段】薄膜トランジスタは、絶縁基板と、絶縁基板上のゲート電極と、絶縁基板およびゲート電極上のゲート絶縁層と、ゲート絶縁層上のソース電極/ドレイン電極と、少なくともゲート絶縁層上のソース電極/ドレイン電極の間において、ソース電極/ドレイン電極と接触するように形成された有機半導体層とを含む薄膜トランジスタにおいて、ソース電極/ドレイン電極は、金属層と、金属層の表面の少なくとも一部に形成された酸化物層と、酸化物層の表面の少なくとも一部に形成された表面修飾層とを含み、ソース電極/ドレイン電極は、少なくとも有機半導体層と接触する接触面に表面修飾層が形成され、仕事関数が5.2eVよりも大きい。【選択図】図1

Description

本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置に関する。
現在半導体材料の主流はシリコン系(Si系)である。シリコン系材料を用いて半導体層を形成する方法としては、シリコンをスパッタやCVD等のドライ法で成膜した後、フォトリソグラフィーを用いてパターニングする方法が一般的である。
一方で、フレキシブル化、軽量化、低コスト化などの観点から有機半導体を用いたトランジスタ(有機トランジスタ)の研究が盛んになっている(非特許文献1参照)。一般に有機半導体を用いる場合、ウェット法である印刷プロセスが可能となる。この印刷技術を用いることで、フォトリソグラフィーよりも装置や製造上のコストが下がり、また、真空や高温を必要としないことから、プラスチック基材が利用できるなどのメリットが挙げられる。
その応用分野は広く、薄型、軽量の電子ペーパーのようなフレキシブルディスプレイに限らず、RFID(Radio Frequency Identification)タグやセンサーなどへの応用も見込まれている。
このような理由により、現在では有機半導体を用いたトランジスタが注目されている。
有機半導体を有するトランジスタでは、ゲート電極、ゲート絶縁層、ソース・ドレイン電極層が形成されている基板に有機半導体層を形成するボトムコンタクト型トランジスタが用いられる。ボトムコンタクト型トランジスタには、有機半導体層を形成後に、電極層の形成プロセスがないため、有機半導体層が化学的、物理的ダメージを受けないという利点がある。
しかしながら、有機半導体を用いたトランジスタには、上記のような利点があるが、有機半導体層と電極との間に大きな電気的接触抵抗が介在するためTFT特性が低いという問題点がある。
有機半導体を用いるp型トランジスタデバイスは、ホールを受容、伝導、および供与する際に効率の良い半導体材料とソースおよびドレイン電極用の材料との組み合せを選択することが好ましい。具体的には、ソースおよびドレイン電極の仕事関数と半導体材料のHOMO(最高被占軌道)準位との良好なエネルギー準位のマッチングを行うことにより、ホールの注入および受容を向上させることができる。よって、電極の仕事関数がトランジスタ特性に影響を与える。
例えば、代表的なp型半導体であるペンタセンのHOMO準位は約5.0eVであり、この準位よりも電極の材料となる金属の仕事関数が大きいほうが電気的接触抵抗を減少させることができる。
このような問題を解決するため、ソース・ドレイン電極に酸化物層/金属層の積層構成を用いる方法が検討されている。その方法では、酸化物層に電荷注入性のよい材料を用いて、電極層−有機半導体層間の電荷注入障壁を下げようと試みられている(特許文献1)。
さらには、金属電極を例えば末端にチオール基を有する有機化合物で表面修飾して有機薄膜層を形成し、金属電極表面の濡れ性や仕事関数を制御する試みもなされている。特許文献2では、金属と化学的結合を生じる官能基を有する電極表面処理剤を用いたTFTが示されている。
また、ソース/ドレイン電極の材料として仕事関数の大きい金(Au)のような貴金属が使用されてきたが、金はコストが高く、パターニングが困難であり、トランジスタアレイのような大きな面積のものを形成するには不向きである。
また、電極層を積層する場合、工程数が増加することや位置あわせの精度が必要となるなど、プロセスの難易度が上がってしまうという問題点もある。
特開2010−003747号公報 特開2008−060117号公報
Francis Garnier, et al., "All−Polymer Field−Effect Transistor Realized by Printing Techniques", Science Vol.265、1684(1994)
本発明は、このような問題に鑑みてなされたもので、その目的は、有機半導体層とソース電極およびドレイン電極との間の電気的接触抵抗が低く、簡易に作製可能で安定性に優れた薄膜トランジスタ、薄膜トランジスタの製造方法及び画像表示装置を提供することにある。
そこで、上記課題を解決するための本発明の一局面は、絶縁基板と、絶縁基板上のゲート電極と、絶縁基板およびゲート電極上のゲート絶縁層と、ゲート絶縁層上のソース電極およびドレイン電極と、少なくともゲート絶縁層上のソース電極およびドレイン電極の間において、ソース電極およびドレイン電極と接触するように形成された有機半導体層とを含む薄膜トランジスタにおいて、ソース電極およびドレイン電極は、金属層と、金属層の表面の少なくとも一部に形成された酸化物層と、酸化物層の表面の少なくとも一部に形成された表面修飾層とを含み、ソース電極およびドレイン電極は、少なくとも有機半導体層と接触する接触面に表面修飾層が形成され、表面の仕事関数が5.2eVよりも大きい、薄膜トランジスタである。
また、表面修飾層の材料にホスホン酸が含まれていてもよい。
また、本発明の他の局面は、絶縁基板上にゲート電極を設ける工程と、絶縁基板およびゲート電極上に、ゲート絶縁層を設ける工程と、ゲート絶縁層上に、2つの金属層を形成する工程と、2つの金属層のそれぞれについて、表面の少なくとも一部を酸化処理して酸化物層を形成する工程と、2つの金属層それぞれの酸化物層の表面の少なくとも一部に表面修飾を施して表面修飾層を形成する工程と、ゲート絶縁層上に、2つの金属層それぞれの表面修飾層表面の少なくとも一部に接触するように半導体層を形成する工程とを有する、薄膜トランジスタの製造方法である。
また、酸化物層を形成する工程において、酸化処理は光照射によって行われてもよい。
また、本発明の他の局面は、上述の薄膜トランジスタと、画像表示媒体とを含む、画像表示装置である。
また、画像表示媒体は、電気泳動方式で表示する電気泳動体であってもよい。
以上説明したように、本発明によれば、有機半導体層とソース電極およびドレイン電極との間の電気的接触抵抗が低く、簡易に作製可能でトランジスタ特性が良好で安定した薄膜トランジスタ、薄膜トランジスタの製造方法及び画像表示装置を提供することが可能となる。
本発明の一実施形態に係る薄膜トランジスタの断面図 比較例1に係る薄膜トランジスタの断面図 比較例2に係る薄膜トランジスタの断面図
以下、本発明の実施の形態を、図面を用いて詳細に説明するが本発明はこれらに限定されるものではない。
<薄膜トランジスタ>
図1に、本発明の一実施形態に係る薄膜トランジスタ100の断面図を示す。薄膜トランジスタ100は、絶縁性の基板1と、基板1上のゲート電極2と、基板1およびゲート電極2上のゲート絶縁層3と、ゲート絶縁層3上のソース電極4およびドレイン電極5と、少なくともゲート絶縁層3上のソース電極4とドレイン電極5との間に積層された半導体層6と、半導体層6上に積層された保護層7とを含む。
図1に示すように、半導体層6は、ソース電極4およびドレイン電極5に接触するように形成されている。また、ソース電極4およびドレイン電極5は、金属層8と、金属層8の表面の少なくとも一部に形成された酸化物層9と、酸化物層の表面の少なくとも一部に形成された表面修飾層10とを含む。ソース電極4およびドレイン電極5は、少なくとも半導体層6と接触する接触面に表面修飾層10が形成されていればよい。また、表面修飾層10の仕事関数は5.2eVよりも大きい。
薄膜トランジスタ100は、次のように製造することができる。初めに、絶縁基板1上にゲート電極2を設け、絶縁基板1およびゲート電極2上に、ゲート絶縁層3を設ける。次に、ゲート絶縁層3上に、2つの金属層8を形成し、2つの金属層8のそれぞれについて、表面の少なくとも一部を酸化処理して酸化物層9を形成する。次に、2つの金属層8それぞれの酸化物層9の表面の少なくとも一部に、さらに表面修飾を施して表面修飾層10を形成する。次に、ゲート絶縁層3上に、平面視においてゲート電極2と重なるようにして、2つの金属層8それぞれの表面修飾層10表面の少なくとも一部に接触する半導体層6を形成する。次に、半導体層6を覆うように保護層7を形成する。保護層7は半導体層6を保護するために形成されるため、少なくとも半導体層6のチャネル部分と重なる領域を覆うように形成される必要がある。
本発明の実施形態において、基板1に用いる材料は、電気絶縁性を有するものであれば、特に限定されるものではないが、ポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基材やシリコンウェハーなどがある。
ゲート絶縁層3の材料は酸化珪素(SiOx)、酸化アルミニウム(AlOx)、酸化タンタル(TaOx)、酸化イットリウム(YOx)、酸化ジルコニウム(ZrOx)、酸化ハフニウム(HfOx)などの酸化物系絶縁材料や窒化珪素(SiNx)、酸化窒化珪素(SiON)や、ポリメチルメタクリレート(PMMA)等のポリアクリレート、ポリビニルアルコール(PVA)、ポリビニルフェノール(PVP)等の樹脂材料、ポリシルセスキオキサン(PSQ)のような有機/無機ハイブリッド樹脂を使用することができるが、これらに限定されるものではない。これらは単層または2層以上積層してもよいし、成長方向に向けて組成を傾斜したものでも構わない。
ゲート絶縁層3の形成方法については、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法等の真空成膜法や、スピンコート法、ダイコート法、スクリーン印刷法等のウェット成膜法を適宜材料に応じて用いることが出来る。
ゲート電極2および金属層8の材料には、アルミニウム(Al)、モリブデン(Mo)やその他Mo、Nbのようなモリブデン合金などの金属材料や、酸化インジウム(InO)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)などの導電性金属酸化物材料を用いることができる。
ゲート電極2および金属層8の形成には、導電性材料の前駆体やナノ粒子などを使用するウェット成膜法が好適に用いられる。例えば、インクジェット法、凸版印刷法、平版印刷法、凹版印刷法、スクリーン印刷法などの方法を用いることができる。パターニングは、例えばフォトリソグラフィー法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法により直接パターニングすることもできるが、これらに限定されるものではない。
金属層8の表面の酸化処理方法としては多様な方法で実施できるが、例えばUVオゾン装置やプラズマ装置等の光照射による酸化処理が挙げられる。特にゲート絶縁層3に有機材料を用いることで、光照射時にゲート絶縁層3へのダメージがある場合は、光照射時にはゲート絶縁層3上部を、光を吸収する例えば金属膜などでマスクしてもよい。光照射による酸化処理を用いることで、マスクをするなどにより選択的に酸化処理を行うことが可能となる。
酸化処理により形成された金属層8上の酸化物層9への表面修飾層10の形成には、酸化物層9のとくに酸素原子との親和性を有し、表面修飾を施すことのできる各種材料を用いることができる。表面修飾に用いることができる材料のなかでも、自己組織化単分子膜(SAMs)剤として知られる材料が好適に用いられる。
表面修飾層10の材料としては、フッ素原子、フェイル基を有するカルボン酸、ホスホン酸類、その他にはシランカップリング剤などが挙げられるが、これらに限定されるものではない。また、代表的なp型半導体であるペンタセンのHOMO準位は5.0eVであり、より安定したトランジスタ特性を得るためには5.2eVよりも大きくなる材料が望ましい。さらには、使用するp型半導体のHOMO準位よりも大きくなることが好ましい。
特に、表面修飾層10の材料としては、ホスホン酸を用いると、高密度な表面修飾層10を形成することができる。ホスホン酸は基板にH+を供給することによりOHを再生し、次々に反応することで高密度化しやすく、また、加熱処理を行うことで脱水縮合させることにより安定的になる。
金属層8の表面に形成された酸化物層9の表面修飾は、例えば上述の材料の溶液に酸化物層9の形成された金属層8が形成された基板を浸漬させることによって行うことができる。また、その後加熱処理を行っても良い。基板を浸漬すること酸化物層9を形成できるため、フォトリソ等を用いて新たに電極層を積層する場合等と比べて、工程数が大幅に増加することや位置あわせの精度が必要となることがないため、簡易に薄膜トランジスタ100を作製することができる。
半導体層6の材料としては、ペンタセン、テトラセン、フタロシアニン、ペリレン、チオフェン、ベンゾジチオフェン、アントラジチオフェン、およびそれらの誘導体のような低分子系有機半導体材料およびフラーレン、カーボンナノチューブのような炭素化合物、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料を用いることができるが、これらに限定されるものではない。
保護層7の材料としては、酸化珪素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニウム、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PVP(ポリビニルフェノール)、フッ素系樹脂等の絶縁材料が挙げられるがこれらに限定されるものではない。
保護層7の形成方法は、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等公知の方法を好適に用いることができるが、工程が低温で、工程数が少なく、安価な印刷法で形成することが好ましい。特にスクリーン印刷はインク粘度の適用範囲が広く、インク材料選択性が高く、インク使用効率が高く、また、大面積化が容易であり好ましい。また、フレキソ印刷も、大面積化が容易であるので好ましい。また、保護層7の形状は特に限定されるものではなく、ドットなどの島状形状であっても、ソース配線に平行な向きのストライプ形状であっても良い。
<画像表示装置>
複数の薄膜トランジスタ100をマトリクス状に配置することにより、薄膜トランジスタアレイとすることができる。薄膜トランジスタアレイは、画像表示媒体と組み合わせて画像表示装置に用いることができる。画像表示媒体としては、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置及び無機EL表示装置等を用いることができる。画像表示装置としては電子ペーパー、有機EL表示装置または液晶表示装置に用いることができる。
実施例1、2および比較例1、2に係る薄膜トランジスタならびにこれらを用いた画像表示装置を製造して評価を行った。
(実施例1)
図1に示した、本発明の一実施形態に係る薄膜トランジスタ100を作製した。薄膜トランジスタ100の基板1の材料として、ポリイミド(宇部興産製)を用いた。次に、基板1上にアルミニウムをスパッタ法により100nm成膜し、ポジレジストを用いたフォトリソ、エッチング、レジスト剥離によりゲート電極1を形成した。次にアクリル系樹脂を、ダイコーターを用いて基板1上に塗布し、180℃で1時間乾燥させてゲート絶縁層3を形成した。
次に、ゲート絶縁層3上にMoをスパッタリング法により100nm成膜し、ポジレジストを用いたフォトリソ、エッチング、レジスト剥離により2つの金属層8のパターンを形成した。その後、UVオゾン装置で金属層8の表面に紫外線を3min照射することにより酸化処理を行って酸化物層9を形成した。その後、2,3,4,5,6,ペンタフルオロベンジルホスホン酸をイソプロピルアルコールに溶解させ5mmol溶液を作製し、酸化物層9を1時間浸漬させた。その後、ホットプレート140℃で1時間焼成し、ソース電極4およびドレイン電極5を形成した。
次に、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS−ペンタセン)(Aldrich製)をテトラリン(関東化学製)に2重量%で溶解させたものをインキとして用い、フレキソ印刷法にて半導体層6を形成した。半導体材料のHOMO準位は5.2eVである。
半導体層6上にフッ素樹脂をフレキソ印刷法によって塗布し、100℃で乾燥して、保護層7とした。
このようにして作製された実施例1に係る薄膜トランジスタ100において、トランジスタのIonとIoff電流値の比であるオンオフ比が10となり、良好なトランジスタ特性を示すことが確認できた。オンオフ比の測定は半導体パラメータアナライザーB1500A(アジレント製)を用いて行った。
(実施例2)
実施例1と同様の製造方法により、ソース・ドレイン電極の金属層8の材料をITOとした実施例2に係る薄膜トランジスタを作製した。その結果、オンオフ比が10となり、良好なトランジスタ特性を確認することができた。
<画像表示装置>
実施例1、2で作製した薄膜トランジスタをマトリクス状に配置し、薄膜トランジスタアレイとし、対向電極との間に挟んだ電気泳動方式の画像表示媒体を駆動したところ、表示の切り換えも問題なく良好に表示可能であることが確認された。
(比較例1)
比較例1として、以下に説明する薄膜トランジスタ200を作製した。図2に、比較例1に係る薄膜トランジスタの断面図を示す。薄膜トランジスタ200は、ソース電極21、ドレイン電極22の形成方法が異なること以外は実施例1と同様である。その形成方法はMoをスパッタリング法により100nm成膜し、ポジレジストを用いたフォトリソ、エッチング、レジスト剥離し、ソース電極21、ドレイン電極22とした。
その結果、半導体層6とソース電極21およびドレイン電極22との間の電気的接触抵抗が大きく、Ion電流値が小さく、オンオフ比は10となり、良好なトランジスタ特性は得られなかった。
(比較例2)
比較例2として、以下に説明する薄膜トランジスタ300を作製した。図3に、比較例2に係る薄膜トランジスタ300の断面図を示す。薄膜トランジスタ300は、ソース電極31、ドレイン電極32の形成方法が異なること以外は実施例1と同様である。その形成方法はMoをスパッタリング法により100nm成膜し、ポジレジストを用いたフォトリソ、エッチング、レジスト剥離して2つの金属層8を形成した。その後、1,1,2,2−パーフルオロオクチルホスホン酸をイソプロピルアルコールに溶解させ5mmol溶液を作製し、2つの金属層8をこの溶液に1時間浸漬させた。その後、ホットプレート140℃で1時間焼成しソース電極31、ドレイン電極32とした。
その結果、半導体層6とソース電極31およびドレイン電極32との間の電気的接触抵抗が大きく、Ion電流値が小さく、オンオフ比10となり、良好なトランジスタ特性は得られなかった。
<画像表示装置>
実施例1と同様に比較例1、2で作製した薄膜トランジスタをマトリクス状に配置し、対向電極との間に挟んだ電気泳動方式の画像表示媒体を駆動したところ、オンオフ比が低く、良好な表示をすることができなかった。
<仕事関数の評価>
次に、薄膜トランジスタを構成するソース電極4およびドレイン電極5について、金属層8(初期状態)、酸化物層9(酸化処理後)、表面修飾層10(表面修飾処理後)の仕事関数の測定を行った。測定は、大気中で光電子分光装置AC2(理研計器株式会社製)を用い行った。
(評価1)
測定したのは、Moを用いて形成した金属層8と、Moに表面修飾処理のみを行った表面修飾層10と、MoにUVオゾン装置による酸化処理のみを行った酸化物層9と、Moに酸化処理と表面修飾処理を行った表面修飾層10と、ITOを用いて形成した金属層8と、ITOに表面修飾処理のみを行った表面修飾層10と、ITOに酸化処理と表面修飾処理を行った表面修飾層10との仕事関数である。結果を表1に示す。各処理にて初期状態より仕事関数が増加していることを確認した。また、半導体層8のHOMO準位よりも大きいことも確認した。
(評価2)
次に、Moを用いて形成した金属層8、Moに酸化処理のみを行った酸化物層9、Moに酸化処理と表面修飾処理を行った表面修飾層10に関して、仕事関数の時間経過による変化を上記と同様に測定を行った。結果を表2に示す。表2に示すように酸化処理のみの場合は処理当日に関して、酸化処理・表面修飾処理を行った場合と同等の数値であったが、時間経過とともに仕事関数が減少している。それに対し、酸化処理・表面修飾処理した場合の仕事関数は安定しており、酸化処理および表面修飾処理をすることにより仕事関数が安定することが確認できた。
Mo、ITOを金属層8の材料として、評価1と同様の層を形成した際の仕事関数に対する、トランジスタ特性であるオンオフ比の比較を表3に示す。表3では、所定時間経過後におけるオンオフ比について、10以上である場合は良好で安定したトランジスタ特性を有するものとして「○」で示し、所定時間経過までにオンオフ比が10未満に低下した場合は良好なトランジスタ特性であったが安定しないものとして「△」で示し、層の形成当初から10未満である場合はトランジスタ特性が良好でないものとして「×」で示した。表3に示すように、Mo、ITOともにUV処理と表面修飾処理を行った条件では、良好な状態が安定したオンオフ比を得ることが確認できた。
本発明は、薄膜トランジスタおよびその製造方法に用いることができる。
1 基板
2 ゲート電極
3 ゲート絶縁層
4 ソース電極
5 ドレイン電極
6 半導体層
7 保護層
8 金属層
9 酸化処理層
10 表面修飾層
21 ソース電極
22 ドレイン電極
31 ソース電極
32 ドレイン電極
100、200、300 薄膜トランジスタ

Claims (6)

  1. 絶縁基板と、
    前記絶縁基板上のゲート電極と、
    前記絶縁基板および前記ゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層上のソース電極およびドレイン電極と、
    少なくとも前記ゲート絶縁層上の前記ソース電極およびドレイン電極の間において、前記ソース電極およびドレイン電極と接触するように形成された有機半導体層とを含む薄膜トランジスタにおいて、
    前記ソース電極およびドレイン電極は、
    金属層と、前記金属層の表面の少なくとも一部に形成された酸化物層と、前記酸化物層の表面の少なくとも一部に形成された表面修飾層とを含み、
    前記ソース電極およびドレイン電極は、少なくとも前記有機半導体層と接触する接触面に前記表面修飾層が形成され、前記表面修飾層の仕事関数が5.2eVよりも大きい、薄膜トランジスタ。
  2. 前記表面修飾層の材料にホスホン酸が含まれている、請求項1記載の薄膜トランジスタ。
  3. 絶縁基板上にゲート電極を設ける工程と、
    前記絶縁基板および前記ゲート電極上に、ゲート絶縁層を設ける工程と、
    前記ゲート絶縁層上に、2つの金属層を形成する工程と、
    2つの前記金属層のそれぞれについて、表面の少なくとも一部を酸化処理して酸化物層を形成する工程と、
    2つの前記金属層それぞれの前記酸化物層の表面の少なくとも一部に表面修飾を施して表面修飾層を形成する工程と、
    前記ゲート絶縁層上に、2つの前記金属層それぞれの前記表面修飾層表面の少なくとも一部に接触するように半導体層を形成する工程とを有する、薄膜トランジスタの製造方法。
  4. 前記酸化物層を形成する工程において、前記酸化処理は光照射によって行われる、請求項3記載の薄膜トランジスタの製造方法。
  5. 請求項1に記載の薄膜トランジスタと、画像表示媒体とを含む、画像表示装置。
  6. 前記画像表示媒体は、電気泳動方式で表示する電気泳動体である、請求項5に記載の画像表示装置。
JP2017224580A 2017-11-22 2017-11-22 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置 Pending JP2019096727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017224580A JP2019096727A (ja) 2017-11-22 2017-11-22 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017224580A JP2019096727A (ja) 2017-11-22 2017-11-22 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置

Publications (1)

Publication Number Publication Date
JP2019096727A true JP2019096727A (ja) 2019-06-20

Family

ID=66972235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017224580A Pending JP2019096727A (ja) 2017-11-22 2017-11-22 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置

Country Status (1)

Country Link
JP (1) JP2019096727A (ja)

Similar Documents

Publication Publication Date Title
JP5595927B2 (ja) 有機薄膜トランジスター、アクティブマトリックス有機光学デバイス、およびこれらの製造方法
CN102224580B (zh) 薄膜晶体管制造方法、薄膜晶体管以及电子装置
KR20100015664A (ko) 유기 박막 트랜지스터들
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
US9246008B2 (en) Thin-film device, method of manufacturing the same, and method of manufacturing image display apparatus
KR20100106404A (ko) 유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
JP5565038B2 (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2008085315A (ja) 薄膜トランジスタおよびその製造方法
JP5770104B2 (ja) 無電解めっきによる有機薄膜トランジスタのソース及びドレイン電極の形成方法
US7897216B2 (en) Method for manufacturing organic device and electronic apparatus
JP5870502B2 (ja) 有機半導体素子およびその製造方法
KR20100122915A (ko) 상단 게이트 유기 반도체 트랜지스터의 제조 방법
JP2019096727A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置
JP2020088225A (ja) 薄膜トランジスタ、画像表示装置、センサー装置および薄膜トランジスタの製造方法
JP2010040999A (ja) 有機半導体デバイス及びその製造方法並びに有機elディスプレイ
JP2014145832A (ja) 薄膜トランジスタアレイ及び保護素子並びに画像表示装置
JP5757142B2 (ja) 有機半導体素子の製造方法
JP2020027897A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置
KR20050094509A (ko) 유기 박막 트랜지스터의 제조 방법
KR101435474B1 (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
JP2020031100A (ja) 有機薄膜トランジスタとその製造方法および電子装置
JP5644065B2 (ja) 電界効果トランジスタ
JP2018186131A (ja) 電極パターン、電極パターンの形成方法、薄膜トランジスタ、薄膜トランジスタの製造方法、及び画像表示装置