JP5770104B2 - 無電解めっきによる有機薄膜トランジスタのソース及びドレイン電極の形成方法 - Google Patents

無電解めっきによる有機薄膜トランジスタのソース及びドレイン電極の形成方法 Download PDF

Info

Publication number
JP5770104B2
JP5770104B2 JP2011546946A JP2011546946A JP5770104B2 JP 5770104 B2 JP5770104 B2 JP 5770104B2 JP 2011546946 A JP2011546946 A JP 2011546946A JP 2011546946 A JP2011546946 A JP 2011546946A JP 5770104 B2 JP5770104 B2 JP 5770104B2
Authority
JP
Japan
Prior art keywords
source
drain electrodes
organic
layer
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011546946A
Other languages
English (en)
Other versions
JP2012516560A (ja
Inventor
バロウズ,ジェレミー
カーター,ジュリアン
ホワイティング,グレゴリー
ホールズ,ジョナサン,ジェイムス,マイケル
ウェバー,カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Display Technology Ltd
Original Assignee
Cambridge Display Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Display Technology Ltd filed Critical Cambridge Display Technology Ltd
Publication of JP2012516560A publication Critical patent/JP2012516560A/ja
Application granted granted Critical
Publication of JP5770104B2 publication Critical patent/JP5770104B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30Doping active layers, e.g. electron transporting layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の態様は、有機薄膜トランジスタ及びそれを作製する方法に関する。
トランジスタは主として2つのタイプ、すなわちバイポーラ接合トランジスタ及び電界効果トランジスタに分類することができる。両タイプは、電極間のチャネル領域に半導体材料が配置された、3つの電極を含む共通の構造を共有している。バイポーラ接合トランジスタの3つの電極はエミッタ、コレクタ、及びベースとして知られており、一方電界効果トランジスタでは、3つの電極はソース、ドレイン、及びゲートとして知られている。バイポーラ接合トランジスタは電流制御素子と言われることがあるが、これはエミッタとコレクタの間の電流が、ベースとエミッタの間を流れる電流によって制御されるためである。対照的に、電界効果トランジスタは電圧制御素子と言われることがあるが、これはソースとドレインの間を流れる電流が、ゲートとソースの間の電圧によって制御されるためである。
トランジスタは、それぞれ正電荷キャリア(正孔)又は負電荷キャリア(電子)を伝導する半導体材料を含むかに従って、p型及びn型に分類することもできる。半導体材料は、電荷を受容、伝導、及び供与する能力に従って選択することができる。半導体材料が正孔又は電子を受容、伝導、及び供与する能力は、その材料にドープすることによって増強することができる。ソース及びドレイン電極に使用される材料もまた、正孔又は電子を受容及び注入する能力に従って選択することできる。例えば、正孔の受容、伝導、及び供与に効率的な半導体材料を選択し、正孔の注入及び半導体材料からの正孔の受容に効率的なソース及びドレイン電極用材料を選択することによって、p型トランジスタ素子を形成することができる。電極におけるフェルミ準位と半導体材料のHOMO準位との良好なエネルギー準位の適合は、正孔の注入及び受容を増進し得る。対照的に、電子の受容、伝導、及び供与に効率的な半導体材料を選択し、電子を半導体材料に注入し、半導体材料から受容するのに効率的なソース及びドレイン電極用材料を選択することによって、n型トランジスタ素子を形成することができる。電極におけるフェルミ準位と半導体材料のLUMO準位との良好なエネルギー準位の適合は、電子の注入及び受容を増進し得る。
トランジスタは、各成分を薄膜状に被着(堆積)させて薄膜トランジスタを得ることによって形成することができる。そのような素子において有機材料を半導体材料として使用する場合、それは有機薄膜トランジスタとして知られている。
有機薄膜トランジスタの様々な配置が知られている。そのような素子の1つはソース及びドレイン電極を含む絶縁ゲート型電界効果トランジスタであり、それらの電極間のチャネル領域に半導体材料が配置されており、ゲート電極が半導体材料と隣接して配置されており、絶縁材料の層がチャネル領域においてゲート電極と半導体材料との間に配置されている。
そのような有機薄膜トランジスタの例を図1に示す。例示される構造は基板(図示せず)上に被着(堆積)させることができ、間隔を空けて置かれたソース及びドレイン電極2、4を含み、チャネル領域6がそれらの間に位置している。有機半導体(OSC)8はチャネル領域6に被着し、ソース及びドレイン電極2、4の少なくとも一部の上に延在していてもよい。誘電材料の絶縁層10は有機半導体8の上に被着し、ソース及びドレイン電極2、4の少なくとも一部の上に延在していてもよい。最後に、ゲート電極12は絶縁層10の上に被着している。ゲート電極12はチャネル領域6の上に位置し、ソース及びドレイン電極2、4の少なくとも一部の上に延在していてもよい。
上記の構造はトップゲート有機薄膜トランジスタとして知られているが、これはゲートが素子の上部側に位置するためである。あるいは、素子の底部側にゲートを設けていわゆるボトムゲート有機薄膜トランジスタを形成することも知られている。
そのようなボトムゲート有機薄膜トランジスタの例を図2に示す。図1及び2に例示される構造間の関係をより明確に示すために、同じ参照番号を対応する部材に使用している。図2に例示されるボトムゲート構造は、基板1上に被着したゲート電極12を含み、誘電材料の絶縁層10がその上に被着している。ソース及びドレイン電極2、4は誘電材料の絶縁層10の上に被着している。ソース及びドレイン電極2、4は間隔を空けて置かれ、チャネル領域6がその間でゲート電極上に位置している。有機半導体(OSC)8はチャネル領域6に置かれ、ソース及びドレイン電極2、4の少なくとも一部の上に延在していてもよい。
あらゆる有機薄膜トランジスタに関する難題の1つは、ソース及びドレイン電極と有機半導体(OSC)との間の良好なオーム接触を確実にすることである。このことは、薄膜トランジスタのスイッチを入れたときに接触抵抗を最小化するために必要とされる。pチャネル素子にとって注出(extraction)及び注入(injection)障壁を最小化する典型的方法は、OSCのHOMO準位に良く適合した仕事関数を有する、ソース及びドレイン電極用材料を選択することである。例えば、多くの一般的なOSC材料は、HOMO準位が金の仕事関数と良好に適合し、それによって金はソース及びドレイン電極材料として使用するのに比較的好ましい材料となる。同様に、nチャネル素子にとって、注出及び注入障壁を最小化する典型的方法は、OSCのLUMO準位に良く適合した仕事関数を有する、ソース及びドレイン電極用材料を選択することである。
前述の配置に関する1つの問題は、OSCのHOMO/LUMOとエネルギー準位が良好に適合する仕事関数を有する材料が比較的少数と見込まれることである。金などこれらの材料の多くは高価な場合があり、及び/又は被着させてソース及びドレイン電極を形成するのが困難な場合がある。蒸着又はスパッタリング法は、そのような材料に一般的に使用されるが、真空装置などの複雑な装置を必要とする。さらに、適切な材料が入手できるとしても、それは所望のOSCに完全に適合しない場合があり、OSCを変更するとソース及びドレイン電極に使用される材料の変更が必要となる場合がある。
有機薄膜トランジスタのソース、ドレイン、又はゲート電極の被着において蒸着又はスパッタリング法を用いるのではなく、WO2005/079126は、溶液処理法、特に無電解めっき法を提案している。WO2005/079126は、この方法がソース、ドレイン、又はゲート電極のいずれにも使用し得ることを示唆しているが、WO2005/079126に記載される例では、無電解めっき法はゲート電極のみに使用され、一方ソース及びドレインは、スピン塗工、ディップ塗工、ブレード塗工、バー塗工、スロットダイ塗工、若しくはスプレー塗工、インクジェット印刷、グラビア印刷、オフセット印刷、若しくはスクリーン印刷などの溶液処理法によって、又は蒸着及びフォトリソグラフィー法によって被着される、導電性ポリマー又は金属材料を含むと記載されている。
本出願人は、無電解めっき並びに直前に挙げた塗工及び印刷法を含めた溶液処理法によって、上部を覆う有機半導体(OSC)と良好にオーム接触しているソース及びドレイン電極が得られないことを見いだした。
EP1508924も有機薄膜トランジスタのソース及びドレイン電極を形成するための無電解めっき法の使用を開示しており、前述の不十分なオーム接触の問題を、ソース及びドレイン電極の上に酸化物層を形成することによって解決している。酸化物層の形成について2つの実施形態が記載されている。第1の実施形態では、レーザーアブレーション、スパッタリング、化学気相成長、又は蒸着によって、酸化物層が被着される。第2の実施形態では、酸素プラズマ処理、熱酸化、又は陽極酸化を用いてソース及びドレインの表面を酸化させることによって、酸化物層が形成される。これらの方法はソース及びドレイン電極と有機半導体との間のオーム接触を改善する場合もあるが、そのような方法が一般に真空装置などの複雑な装置を必要とするという問題に立ち返る。
WO01/01502は、ソース及びドレイン電極の上に自己組織化層を形成する電荷輸送材料を設けることによって、有機薄膜トランジスタのソース及びドレイン電極と有機半導体との間の不十分なオーム接触の問題を解決する。有機薄膜トランジスタの様々な成分を被着させるのに使用される方法に関して、詳細は示されていない。標準的な金電極及びペンタセン有機半導体がWO01/01502に記載されていることを考慮すると、標準的な真空蒸着法がすべての成分に使用されたと考えることができる。
US2005/133782は、ソース/ドレインのパラジウム金属を熱蒸着、電子ビーム蒸着、又はスパッタリングによって被着させ、次いでソース/ドレインのパラジウム金属にテトラシアノキノジメタン(TCNQ)などのベンゾニトリル又は置換ベンゾニトリルを用いてドープすることによって、有機薄膜トランジスタのソース及びドレイン電極と有機半導体との間の不十分なオーム接触の問題を解決する。
本出願人は、先行技術の配置はどれも、複雑な製造装置を必要とせず良好な機能特性を有する素子をもたらす、簡便、迅速、かつ安価な製造プロセスの要件を併せ持つ方法又は素子を提供していないことを認識している。したがって、本発明の実施形態の目的は、そのような有利な特徴の組み合わせを提供すること、具体的には簡便、迅速、安価であり、複雑な製造装置を必要とせず、良好な機能特性を有する素子をもたらす、有機薄膜トランジスタの製造方法を提供することである。
上記を踏まえ、本発明の第1の態様によれば、溶液処理法を用いて基板上にソース及びドレイン電極を被着させるステップと、溶液処理法を用いて仕事関数改変層をソース及びドレイン電極上に形成するステップと、溶液処理法を用いて有機半導体材料をソース及びドレイン電極の間のチャネル領域に被着させるステップとを含む、有機薄膜トランジスタの製造方法が提供される。
本出願人は、上記の方法が、良好な機能特性をも有する完全な溶液処理による有機薄膜トランジスタの製造を可能にすることを見いだした。理論に拘束されるわけではないが、例えば、ソース及びドレイン電極及び/又は仕事関数改変層の蒸着又はスパッタリングと比較して、ソース及びドレイン電極の溶液処理が微視的レベルで大きい表面積を有するソース及びドレイン電極を作りだし、溶液処理法をさらに用いてその表面上に多量の仕事関数改変材料を付着させることができると仮定される。同様に、仕事関数改変層について微視的レベルでより大きい接触表面積が得られるので、その上で有機半導体を溶液処理する場合、例えば、ソース及びドレイン電極表面周辺の有機半導体に高濃度でドープすることによって、仕事関数改変層と有機半導体との間でより良好な電荷移動が実現される。
同時に、ソース及びドレイン電極、仕事関数改変層、及びOSCのすべてにおいて溶液処理法を使用すると、密着した層が得られ、各層が隙間又は穴を伴わずに下にある層を完全に覆うと思われる。蒸着又は酸化法を1つ又は複数の層に使用することに関する1つの考えられる問題は、仕事関数改変層が電極表面を完全に覆わないことがあり、有機半導体がソース及びドレインに直接接触する場合に隙間又は穴が存在し、素子性能の劣化を引き起こす場合があることである。例えば、溶液処理法により形成された表面積の大きいソース及びドレイン電極の上に、仕事関数改変層を蒸着によって被着させる場合、微視的レベルではソース及びドレイン電極の表面の一部が被覆されずに残ることになる。さらに、有機半導体を被着させるのに高エネルギープロセスを使用する場合、これは下にある仕事関数改変層を損傷することがあり、この場合もやはりソース及びドレインを複数の微視的領域で有機半導体と直接接触させる。ソフトで低エネルギーの溶液処理法をすべての層で使用することにより、欠陥がわずかしかない大きい表面積の層が生成し、得られる素子において良好な機能特性をもたらす。さらに、これらの有利な素子の特徴は、製造プロセスにおいて複雑な蒸着装置などを必要とせずに実現される。
無電解めっき、電気めっき、スピン塗工、ディップ塗工、ブレード塗工、バー塗工、スロットダイ塗工、又はスプレー塗工、及びインクジェット印刷、グラビア印刷、オフセット印刷、又はスクリーン印刷から選択される方法を含めた、様々な溶液処理法を各々の層に使用することができる。
好ましい一実施形態において、無電解めっきを使用してソース及びドレイン電極を形成する。これはソース及びドレイン電極を形成する低コストで比較的迅速な方法である。いくつかの無電解めっき法が当技術分野で既知であり、それらのうち任意のものを使用してもよい。一般にそれらはパターニングされたシード層を基板上に形成することと、次いでパターニングされたシード層上に被着させる金属を含有する無電解めっき溶液にパターニングされたシード層をさらすこととを含む。
パターニングされたシード層は、前駆体/触媒を基板上に被着させ、次いでパターニングすることによって形成することができる。あるいは、インクジェット印刷又は他の直接的印刷法(スクリーン印刷、フレキソ印刷、グラビアなど)などの直接的なパターニング法を用いて、前駆体/触媒を被着させてもよい。無電解めっき後に、少なくとも素子の活性領域において、露出したまま残っているシード層が全くないことが好ましい。すなわち、パターニング後に、パターンの間にシード層の材料が残っておらず、その結果めっき後にすべてのシード層が電極の下に配置されるのが好ましい。もしシード層がめっき後に電極の外側、例えばソースとドレインの間のチャネル領域に残っていれば、これは電極の表面及び素子のチャネル領域における電極間の周辺に配置される物質に非常に敏感である、得られる素子の機能特性に悪影響を及ぼす恐れがある。
銅、ニッケル、白金、パラジウム、コバルト、及び金を含めた様々な金属を、無電解めっきにより被着させることができる。本発明の一実施形態によれば、銅がソース及びドレイン電極に使用されるが、これは銅が安価であり無電解めっき法を使用して容易に被着可能であるからである。本出願人は、無電解めっきされた銅が単独で使用されると有機半導体と不十分なオーム接触をすることを見いだしているが、溶液処理された仕事関数改変物質と併用されると良好な性能が得られている。さらに、銅は溶液処理可能な仕事関数改変物質と複合体を形成し、仕事関数改変層の溶液処理中に仕事関数改変物質がソース及びドレイン電極に選択的に結合するのを可能にすることが見いだされた。
好ましくは、仕事関数改変層を形成する前にソース及びドレイン電極を洗浄する。希塩酸などの希酸は銅などの無電解めっきされた金属の洗浄に特に効果的であることがわかっており、その結果その上に完全な仕事関数改変層がほとんど微視的な欠陥又は穴を伴わずに形成される。
仕事関数改変層は、上部を覆う半導体とのオーム接触を改善する溶液処理可能な任意の材料を含んでいてもよい。
1つの配置において、仕事関数改変層はさらなる金属層である。無電解めっき又は電気めっきによってこれを被着させることができる。例えば、ソース及びドレイン電極のバルクを、銅などの比較的安価で高導電性の金属を無電解めっきすることによって形成することができ、次いで金又はパラジウムなどの、OSC材料とより良好にオーム接触する金属の表面層を、その上に被着させることができる。
別の配置において、仕事関数改変層は、電荷の受容又は供与により有機半導体材料に化学的にドープするための有機ドーパントで作られる。
ドーパントは、有機半導体材料から電子を受け取る電子受容性であってもよく、それによって有機半導体材料はpドープされる。好ましくは、容易に電子を受容するためにp型ドーパントはLUMO準位が−4.3eV未満である。p型ドーパントと一緒に使用するための有機半導体材料は、電子を供与するために、HOMO準位が−5.5eV以上であってもよい。最も好ましくは、pチャネル素子において、ドーパントのLUMO準位が−4.3eV未満であり、有機半導体材料のHOMO準位が−5.5eV以上である。
これらの負の値に関する誤解を避けるために、「−5.5eV以上」という範囲は−5.4eVを包含し−5.6eVを除外し、「−4.3eV未満」という範囲は−4.4eVを包含し−4.2eVを除外する。
HOMO準位が−5.5eV以上である半導体有機材料とLUMO準位が−4.3eV未満であるドーパントとの組み合わせは、ソース及びドレインの接点の領域で導電性の組成をもたらすことが分かっている。理論に拘束されるわけではないが、HOMO準位が−5.5eV以上である有機半導体材料は優れた正孔輸送及び注入特性をもたらし、一方LUMO準位が−4.3eV未満であるドーパントは、有機半導体材料中に自由正孔を作るために、そのような有機半導体材料から容易に電子を受容すると仮定される。
p型ドーパントの場合、有機半導体材料のHOMOは好ましくはドーパントのLUMOを上回る(すなわち負の値がより小さい)。このことは、有機半導体材料のHOMOからドーパントのLUMOへのより良好な電子輸送をもたらす。しかし、有機半導体材料のHOMOがドーパントのLUMOをわずかにのみ下回る場合、電荷輸送がやはり見られる。
好ましくは、p型素子用の有機半導体材料はHOMOが4.6〜5.5eVの範囲内である。このことは、電極からの及び有機半導体材料を通しての良好な正穴注入及び輸送を可能にする。
好ましくは、ドーパントはプロトン酸ドープ剤などのイオン種よりもむしろ電荷中性のドーパントであり、最も好ましくは任意選択により置換されたテトラシアノキノジメタン(TCNQ)である。高濃度の酸が電極に隣接して与えられると、電極材料の放出を伴う電極のエッチングを引き起こすことがあり、これは上部を覆う有機半導体材料を劣化させることがある。さらに、酸は有機半導体材料と相互作用し、素子の性能に対して有害である電荷分離を生じさせることがある。このように、TCNQなどの電荷中性ドーパントが好ましい。
好ましくは、任意選択により置換されたTCNQは、フッ素化誘導体、例えばテトラフルオロテトラシアノキノジメタン(F4−TCNQ)である。この誘導体は電子の受容において特に優れることが分かっている。
有機半導体の導電率は、好ましくは電極の隣接部で10−6S/cm〜10−2S/cmの範囲である。しかし組成物の導電率は、特定の用途に望ましい特定の導電率値に従って、ドーパントの濃度を変えることにより、又は異なる有機半導体材料及び/又はドーパントを使用することにより、容易に変化させることができる。
上記のpチャネル素子に代わるものとして、ドーパントは有機半導体材料に電子を供与する電子供与性であってもよく、それによって有機半導体材料はn型ドープされる。
有機ドーパントは、電荷の受容又は供与により有機半導体材料に化学的にドープするためのドーパント部分と、ドーパント部分に結合しておりソース及びドレイン電極に選択的に結合するための別個の接合部分とを含んでいてもよい。接合部分は脱離基を含んでいてもよく、その結果、前記の基が脱離すると接合部分がソース及びドレインの材料と反応してそれらと結合を形成する。例えば、接合部分はシリル基、チオール基、アミン基、及びホスフェート基のうち少なくとも1つを含んでいてもよい。
接合部分とドーパント部分の間にスペーサ基を備えていてもよい。スペーサ基は、ドーパント部分をOSC内により好ましく配置し、より良好なドープをもたらすために用いることができる。さらに、スペーサ基はOSCを被着させようとする表面においていくらか柔軟性を与えることができ、このことは、その表面上へのOSCのより良好な膜形成をもたらすことができる。スペーサ基はアルキレン鎖、例えばC〜C20アルキレン鎖であってもよい。ソース及びドレイン電極に近づくと増加するようなドーパント部分の濃度勾配を作るように、スペーサ基は異なる長さであってもよい。
有機ドーパント、例えばペンタフルオロフェニルチオールなどのチオールは、自己組織化単分子層(self assembled mono−layer)(SAM)などの薄い自己組織化層を形成することができる。
有機半導体材料は、溶液処理可能なポリマー、デンドリマー、又は小分子であってもよい。
ボトムゲート素子では、有機誘電材料を利用して、誘電層並びにソース及びドレイン電極の化学特性に大きな差違を与えることができ、その結果接合部分のソース及びドレイン電極への選択的結合が促進される。
同様に、トップゲート素子では、有機基板を使用して、誘電層並びにソース及びドレイン電極の化学特性に大きな差違を与えることができ、その結果接合部分のソース及びドレイン電極への選択的結合が促進される。
別の配置では、誘電層又は基板を処理して、誘電層又は基板とは対照的にソース及びドレイン電極への接合部分の選択的結合を増強することができる。
好ましくは、誘電層を前述の溶液処理法の1つによって被着させる。さらに、ゲート誘電材料も前述の溶液処理法の1つを用いて被着させてもよい。したがって、良好な機能特性を有する、完全な溶液処理による有機薄膜トランジスタを形成することが可能である。
本発明の別の態様によれば、前述の方法に従って形成される有機薄膜トランジスタが提供される。有機薄膜トランジスタは、溶液処理によるソース及びドレイン電極と、ソース及びドレイン電極の上に配置された溶液処理による仕事関数改変層と、ソース及びドレイン電極の間のチャネル領域に配置された溶液処理による有機半導体材料とを含む。ソース及びドレイン電極を好ましい無電解めっき法を用いて被着させる場合、それらは電極金属内に配置されたシード材料を含むことになる。
ここで本発明を、単に例として、以下の添付の図面に関してさらに詳細に説明することにする。
既知のトップゲート有機薄膜トランジスタの配置を示す図である。 既知のボトムゲート有機薄膜トランジスタの配置を示す図である。 本発明の実施形態による有機薄膜トランジスタを示す図である。 無電解めっき法を例示する図である。 図3に例示する実施形態による有機薄膜トランジスタの形成に関与する、方法のステップを例示する図である。 共通の基板上に作られた有機薄膜トランジスタ及び隣接する有機発光素子を含むピクセルを示す図である。 有機発光素子と積み重ねられる関係で作られた有機薄膜トランジスタを含むピクセルを示す図である。
図3は、本発明の実施形態によるトップゲート有機薄膜トランジスタを示す。この素子は基板1を含み、その上にソース及びドレイン電極2、4が間隔を空けて置かれ、それらの間にチャネル領域6が位置している。有機半導体(OSC)8はチャネル領域6に被着しており、ソース及びドレイン電極2、4の少なくとも一部の上に延在していてもよい。誘電材料の絶縁層10は有機半導体8の上に被着しており、ソース及びドレイン電極2、4の少なくとも一部の上に延在していてもよい。最後に、ゲート電極12は絶縁層10の上に被着している。ゲート電極12はチャネル領域6の上に位置しており、ソース及びドレイン電極2、4の少なくとも一部の上に延在していてもよい。
この構造は図1に示される先行技術の配置と類似しており、明確にするため、同じ参照番号を同様の部材に使用している。図3に示される配置の1つの主要な違いは、ソース及びドレイン電極2、4の上に仕事関数改変層14を配置していることである。さらなる違いは、ソース及びドレイン電極2、4、仕事関数改変層14、及び有機半導体8のすべてが溶液処理によるものであることである。これは、層の顕微鏡分析によって確かめることができる。例えば、ソース及びドレイン電極が好ましい無電解めっき法によって被着している場合、それらは電極内に被着したシード材料16を含む。
ソース及びドレイン電極の無電解めっきにおける、パターニングされたシード層の形成方法を図4に例示する。無電解めっき触媒及び可溶性成分40の混合物を、例えばスピン塗工により、基板41の上に被着させる。被着した混合物を、例えばステップ1に示すようなマスク42を用いて、選択的に紫外線露光し、次いで現像し、可溶性成分を除去してステップ2に示すようにパターニングされたシード層44を残す。次いで、パターニングされたシード層を有する基板を、無電解めっき溶液の入ったタンク内に置いてもよく、その結果溶液からの金属がパターニングされたシード層の上で成長して、内部にシード材料が配置された電極46を形成する。
ソース及びドレイン電極を形成する無電解めっきに続いて、OTFTの残りの層を作る。OTFT製造プロセスを図5に例示する。
ステップ1では、前述のパターニングされたシード層16を用いてソース及びドレイン電極2、4を基板1の上に形成する。好ましくは基板を希HClで洗浄して元々ある酸化物を除去する。ステップ2では、F4TCNQ層14をオルトクロロベンゼン溶液により塗布し、次いで溶液をすすぎ落とす。F4TCNQ 14はソース及びドレイン電極2、4と複合体を形成する。ステップ3では、OSC 8をスピン塗工により被着させ乾燥させる。ステップ4では、誘電体10をスピン塗工し乾燥させる。最後にステップ5では、ゲート電極12を形成する。
この方法はボトムゲート素子にも適合可能である。この場合、ゲート電極を最初に被着させ、ゲート誘電体で被覆する。次いでソース及びドレイン電極をその上に被着させ、仕事関数改変層で被覆する。最後に、OSCを被着させる。
仕事関数改変材料の付着を防ぐために、処理を特定の位置で施してもよい。これは、選択的処理を直接行うことができない場合に、チャネル領域への付着を防ぐために必要とされることがある。
ソース−ドレイン金属が露出している必要がある場合(例えば次の導電層への電気接続のため)、仕事関数改変層の除去を必要とすることがあり(例えば光反応性接合基の直接的な光パターニング、レーザーアブレーションなどによって)、又は仕事関数改変層が必要な場所を画定するためにあらかじめ表面パターニングを必要とすることがある。あるいは、仕事関数改変層が薄くて十分に導電性である場合、これは形成することで導電性を妨げることなくそのまま残すことができる。
本発明の実施形態による有機薄膜トランジスタの他の特徴を、以下に論じる。
基板
基板は剛直又は柔軟でもよい。剛直な基板はガラス又はシリコンであってもよく、柔軟な基板は薄ガラス、又はポリ(エチレンテレフタレート)(PET)、ポリ(エチレンナフタレート)PEN、ポリカーボネート、及びポリイミドなどのプラスチックを含んでいてもよい。
有機半導体材料は、適切な溶媒を使用することにより、溶液処理可能にすることができる。例となる溶媒としては、トルエン及びキシレンなどのモノ又はポリアルキルベンゼン、テトラリン、及びクロロホルムが挙げられる。好ましい溶液析出法としては、スピン塗工及びインクジェット印刷が挙げられる。他の溶液析出法としては、ディップ塗工、ロール印刷、及びスクリーン印刷が挙げられる。
有機半導体材料
好ましい有機半導体材料としては、任意選択により置換されたペンタセンなどの小分子、ポリアリーレンなどの任意選択により置換されたポリマー、特にポリフルオレン及びポリチオフェン、並びにオリゴマーが挙げられる。異なる材料タイプの混合物(例えばポリマー及び小分子の混合物)を含めた、材料の混合物を使用してもよい。
ソース及びドレイン電極
ソース及びドレイン電極は、金属又は導電性ポリマーの形態であってもよい溶液処理可能な材料を含む。本発明の好ましい実施形態において、ソース及びドレイン電極は金属の無電解めっきによって形成される。
ソース及びドレイン電極は好ましくは、製造を容易にするために同じ材料から作られる。しかし、電荷注入及び注出をそれぞれ最適化するために、ソース及びドレイン電極を異なる材料及び/又は厚さで作ってもよいことが理解されるであろう。
ソースとドレイン電極の間で画定されるチャネルの長さは、500ミクロンまでであってもよいが、好ましくはこの長さは200ミクロン未満、より好ましくは100ミクロン未満、最も好ましくは20ミクロン未満である。
ゲート電極
ゲート電極4は、幅広い範囲の導電性材料、例えば金属(例えば金)又は金属化合物(例えば酸化インジウムスズ)から選択することができる。あるいは、導電性ポリマーをゲート電極4として被着させてもよい。そのような導電性ポリマーは、例えばスピン塗工又はインクジェット印刷法、及び上記で論じた他の溶液析出法を用いて、溶液から被着させてもよい。
ゲート電極、ソース及びドレイン電極の厚さは、例えば原子間力顕微鏡法(AFM)により測定する場合、5〜200nmの領域、典型的には50nmであってもよい。
絶縁層
絶縁層は、抵抗率が高い絶縁材料から選択される誘電材料を含む。誘電体の誘電率kは典型的にはおよそ2〜3であるが、kの値が高い材料が望ましく、なぜならOTFTにおいて得られる静電容量はkに正比例し、ドレイン電流Iは静電容量に正比例するからである。したがって、低い動作電圧で高いドレイン電流を得るために、チャネル領域に薄い誘電層を有するOTFTが好ましい。
誘電材料は有機又は無機であってもよい。好ましい無機材料としては、SiO、SiN、及びスピンオングラス(SOG)が挙げられる。好ましい有機材料は一般にポリマーであり、絶縁性ポリマー、例えばDow Corningから入手可能なポリビニルアルコール(PVA)、ポリビニルピロリジン(PVP)、ポリメチルメタクリレート(PMMA)などのアクリレート、及びベンゾシクロブタン(BCB)などが挙げられる。絶縁層は材料の混合物から作られるか、又は多層構造を含んでいてもよい。
誘電材料は、当技術分野で既知のように、熱蒸着、真空処理、又はラミネーション法によって被着させてもよい。あるいは誘電材料は、例えばスピン塗工又はインクジェット印刷法、及び上記で論じた他の溶液析出法を用いて、溶液から被着させてもよい。
誘電材料を有機半導体の上に溶液から被着させる場合、有機半導体の溶解が生じるべきではない。同様に、有機半導体を誘電材料の上に溶液から被着させる場合、誘電材料は溶解するべきではない。そのような溶解を避ける技術としては、直交溶媒(orthogonal solvent)の使用、すなわち最上層を被着させるための溶媒であって下にある層を溶解させない溶媒の使用、及び下にある層の架橋が挙げられる。
絶縁層の厚さは好ましくは2μm未満、より好ましくは500nm未満である。
追加の層
素子の構造中に他の層が含まれていてもよい。例えば、必要により結晶性を高めるため、接触抵抗を低下させるため、表面特性を修復させるため、及び接着性を高めるために、自己組織化単分子層(SAM)をゲート、ソース、又はドレイン電極、基板、絶縁層、及び有機半導体材料の上に被着させてもよい。具体的には、例えば有機半導体のモルフォロジー(特にポリマー配列及び結晶性)を改善することによって、及び特に高いk値の誘電体表面における電荷トラップを覆うことによって素子の性能を改善するために、チャネル領域の誘電体表面に、結合領域及び有機領域を含む単分子層を設けてもよい。そのような単分子層の例となる材料としては、長いアルキル鎖を有するクロロシラン又はアルコキシシラン、例えばオクタデシルトリクロロシランが挙げられる。同様に、有機半導体と電極の間の接触を改善するために、ソース及びドレイン電極にSAMを設けてもよい。例えば、金のSD電極に、チオール結合基及び接触を改善するための基(双極子モーメントが高い基であってもよい);ドーパント;又は共役部分を含むSAMを設けてもよい。
OTFTの応用
本発明の実施形態によるOTFTは、幅広い範囲の実現可能な応用性を有する。1つのそのような応用は、光学素子、好ましくは有機光学素子におけるピクセルを駆動することである。そのような光学素子の例としては、光応答性素子、特に光検出器、及び発光素子、特に有機発光素子が挙げられる。OTFTはアクティブマトリックス有機発光素子での使用、例えばディスプレイ用途での使用に特に適している。
図6は、共通の基板20の上に作られた有機薄膜トランジスタ及び隣接する有機発光素子を含むピクセルを示す。OTFTは、ゲート電極22、誘電層24、ソース及びドレイン電極(それぞれ23s及び23d)、及びOSC層25を含む。OLEDは、アノード27、カソード29、及びアノードとカソードの間に設けられたエレクトロルミネセンス層28を含む。電荷輸送、電荷注入、又は電荷ブロック層などの追加の層は、アノードとカソードの間に位置していてもよい。図6の実施形態において、カソード材料の層はOTFT及びOLEDの両方にわたって延在しており、OSC層25からカソード層29を電気的に分離するために絶縁層26が設けられる。基板上でOTFT及びOLEDの領域を画定するために、OTFT及びOLEDの活性領域は、基板21上にフォトレジストの層を被着させそれをパターニングすることにより形成される共通のバンク材料によって画定される。
この実施形態において、ドレイン電極23dは、発光状態及び非発光状態の間で有機発光素子を切り替えるために、有機発光素子のアノードに直接接続されている。
図7に例示される別の配置では、有機薄膜トランジスタは有機発光素子と積み重ねられる関係で作られていてもよい。そのような実施形態において、有機薄膜トランジスタは上記のようにトップゲート又はボトムゲート配置のいずれかで構築される。図6の実施形態と同様に、OTFT及びOLEDの活性領域はパターニングされたフォトレジストの層33によって画定されるが、この積み重ねの配置では、2つの別個のバンク層33が存在し、1つはOLED用、1つはOTFT用である。平坦化層31(不動態化層としても知られる)をOTFTの上に被着させる。例となる不動態化層としては、BCB及びパリレンが挙げられる。有機発光素子は不動態化層の上に作られる。有機発光素子のアノード34は、不動態化層31及びバンク層33を貫通する導電性ビア32によって、有機薄膜トランジスタのドレイン電極に電気接続されている。
OTFT及び任意選択の光学活性領域(例えば発光領域又は光センシング領域)を含むピクセル回路は、さらなる要素を含んでもよいことが理解されるであろう。具体的には、図6及び7のOLEDピクセル回路は典型的には、図示される駆動トランジスタに加えて少なくとも1つのさらなるトランジスタ、及び少なくとも1つのキャパシタを含むことになろう。
本明細書に記載される有機発光素子は、トップエミッション又はボトムエミッション素子であってもよいことが理解されるであろう。すなわち、素子のアノード側又はカソード側のいずれかを通して素子が光を発することができる。透明の素子では、アノード及びカソードの両方が透明である。透明カソード素子は透明のアノードを有する必要がなく(もちろん、完全に透明な素子が望まれない場合)、そのためボトムエミッション素子に使用される透明アノードを、アルミニウムの層などの反射性材料の層で置き換える又は補ってもよいことが理解されるであろう。
透明カソードはアクティブマトリックス素子において特に有利であるが、これは図7に例示される実施形態から理解できるように、そのような素子の透明アノードを通した発光が、発光ピクセルの下に位置するOTFT駆動回路によって少なくとも部分的に遮断され得るからである。
本発明をその好ましい実施形態に関して具体的に示し記載してきたが、その中で当業者は添付の特許請求の範囲によって定義される本発明の範囲から逸脱することなく、形態及び詳細の様々な変更を行うことができることを理解されるであろう。

Claims (29)

  1. 有機薄膜トランジスタの製造方法であって、
    溶液処理法を用いてソース及びドレイン電極を基板上に被着させるステップと、
    事関数改変層を形成する前に、酸化物を除去するために前記基板上に被着させた前記ソース及び前記ドレイン電極を洗浄するステップと、
    溶液処理法を用いて前記仕事関数改変層を前記ソース及び前記ドレイン電極上に形成するステップと、
    溶液処理法を用いて有機半導体材料を前記ソース及び前記ドレイン電極の間のチャネル領域に被着させるステップと、
    を含む方法。
  2. 前記層のそれぞれに使用される溶液処理法が、無電解めっき、電気めっき、スピン塗工、ディップ塗工、ブレード塗工、バー塗工、スロットダイ塗工、又はスプレー塗工、及びインクジェット印刷、グラビア印刷、オフセット印刷、又はスクリーン印刷から独立に選択される、請求項1に記載の方法。
  3. 無電解めっき法を使用して前記ソース及び前記ドレイン電極を形成する、請求項2に記載の方法。
  4. 無電解めっき法がパターンを含むシード層を形成するステップを含み、前記シード層の材料がパターンの間に残らない、請求項3に記載の方法。
  5. 前駆体材料の層を基板上に被着させ、次いでパターンの間の領域から前記前駆体材料を除去することによりパターニングすることによって、パターニングされた前記シード層を形成する、請求項4に記載の方法。
  6. 直接的なパターニング法を用いて前駆体材料の層を前記基板上に被着させることにより、パターニングされた前記シード層を形成する、請求項4に記載の方法。
  7. 前記ソース及び前記ドレイン電極が、銅、ニッケル、白金、パラジウム、コバルト、及び金のうちの1つから形成される、請求項1から6のいずれか一項に記載の方法。
  8. 前記ソース及び前記ドレイン電極が銅から形成される、請求項7に記載の方法。
  9. 前記洗浄するステップが希酸による洗浄を含む、請求項1に記載の方法。
  10. 前記仕事関数改変層が金属層を含む、請求項1から9のいずれか一項に記載の方法。
  11. 前記金属層を無電解めっき又は電気めっきにより被着させる、請求項10に記載の方法。
  12. 前記仕事関数改変層が、電荷の受容又は供与により有機半導体材料に化学的にドープするための有機ドーパントを含む、請求項1から9のいずれか一項に記載の方法。
  13. 前記有機ドーパントが電荷中性ドーパントである、請求項12に記載の方法。
  14. 前記有機ドーパントが、前記有機半導体材料から電子を受け取る電子受容性であり、それによって前記有機半導体材料がpドープされる、請求項12又は13に記載の方法。
  15. 前記有機ドーパントのLUMO準位が−4.3eV未満である、請求項14に記載の方法。
  16. 前記有機半導体材料のHOMO準位が−5.5eV以上である、請求項14又は15に記載の方法。
  17. 前記有機半導体材料のHOMO準位前記有機ドーパントのLUMO準位を上回る、請求項14から16のいずれか一項に記載の方法。
  18. 前記有機半導体材料のHOMO準位が−4.6〜−5.5eVの範囲である、請求項14から17のいずれか一項に記載の方法。
  19. 前記有機ドーパントが任意選択により置換されたテトラシアノキノジメタン(TCNQ)である、請求項14から18のいずれか一項に記載の方法。
  20. 前記任意選択により置換されたTCNQがそのフッ素化誘導体である、請求項19に記載の方法。
  21. 前記有機ドーパントが、電荷の受容又は供与により前記有機半導体材料に化学的にドープするためのドーパント部分と、前記ドーパント部分に結合しており前記ソース及び前記ドレイン電極に選択的に結合するための別個の接合部分とを含む、請求項12から20のいずれか一項に記載の方法。
  22. 前記接合部分と前記ドーパント部分の間にスペーサ基が備えられている、請求項21に記載の方法。
  23. 前記仕事関数改変層が自己組織化層を含む、請求項1から22のいずれか一項に記載の方法。
  24. 前記有機薄膜トランジスタが、前記基板上に配置されたゲート電極と、前記ゲート電極上に配置された誘電材料の層とを含むボトムゲート素子であり、前記ソース及び前記ドレイン電極が前記誘電材料上に配置されている、請求項1から23のいずれか一項に記載の方法。
  25. 前記有機薄膜トランジスタは、前記ソース及び前記ドレイン電極が前記基板上に配置され、前記有機半導体材料が前記ソース及び前記ドレイン電極上に配置され、それらの間のチャネル領域で前記有機半導体材料上に誘電材料が配置され、ゲート電極が前記誘電材料上に配置されているトップゲート素子である、請求項1から23のいずれか一項に記載の方法。
  26. 前記誘電材料を溶液処理法によって被着させる、請求項24又は25に記載の方法。
  27. 前記ゲート電極を溶液処理法によって被着させる、請求項24から26のいずれか一項に記載の方法。
  28. 溶液処理により基板上に形成されたソース及びドレイン電極と、
    酸化物を除去するための基板洗浄後に形成された仕事関数改変材料であって、前記ソース及び前記ドレイン電極上に配置された溶液処理による仕事関数改変材料と、
    前記ソース及び前記ドレイン電極の間のチャネル領域に配置された溶液処理による有機半導体材料と
    を含む、有機薄膜トランジスタ。
  29. 無電解めっきのシード材料が前記ソース及び前記ドレイン電極内に配置されている、請求項28に記載の有機薄膜トランジスタ。
JP2011546946A 2009-01-30 2010-01-27 無電解めっきによる有機薄膜トランジスタのソース及びドレイン電極の形成方法 Expired - Fee Related JP5770104B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0901578A GB2467357B (en) 2009-01-30 2009-01-30 Organic thin film transistors
GB0901578.5 2009-01-30
PCT/GB2010/000120 WO2010086594A1 (en) 2009-01-30 2010-01-27 Method of forming source and drain electrodes of organic thin film transistors by electroless plating

Publications (2)

Publication Number Publication Date
JP2012516560A JP2012516560A (ja) 2012-07-19
JP5770104B2 true JP5770104B2 (ja) 2015-08-26

Family

ID=40469367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011546946A Expired - Fee Related JP5770104B2 (ja) 2009-01-30 2010-01-27 無電解めっきによる有機薄膜トランジスタのソース及びドレイン電極の形成方法

Country Status (7)

Country Link
US (1) US20120037907A1 (ja)
JP (1) JP5770104B2 (ja)
KR (1) KR20110122693A (ja)
CN (1) CN102388476A (ja)
DE (1) DE112010000849T5 (ja)
GB (1) GB2467357B (ja)
WO (1) WO2010086594A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5760360B2 (ja) * 2010-09-28 2015-08-12 凸版印刷株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
US8969154B2 (en) 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
WO2014162625A1 (ja) * 2013-04-03 2014-10-09 独立行政法人産業技術総合研究所 接続構造及びその製造方法、半導体装置
JP6056676B2 (ja) * 2013-06-21 2017-01-11 富士通株式会社 電子装置及びその製造方法
KR20170029917A (ko) 2015-09-08 2017-03-16 주식회사 필옵틱스 자외선 led 광원을 이용한 근접 노광 장치
US10374093B2 (en) 2016-12-08 2019-08-06 Electronics And Telecommunications Research Institute Method of fabricating a flexible substrate and the flexible substrate fabricated thereby
WO2018150006A1 (en) * 2017-02-20 2018-08-23 Novaled Gmbh Electronic semiconducting device, method for preparing the electronic semiconducting device and compound
JP7127685B2 (ja) * 2018-08-08 2022-08-30 株式会社ニコン トランジスタの製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243528A (ja) * 1988-03-25 1989-09-28 Toshiba Corp 表面処理方法
JPH09326395A (ja) * 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd 半導体装置の電極形成方法
JP3967479B2 (ja) * 1998-12-02 2007-08-29 株式会社荏原製作所 めっき装置
NO314525B1 (no) * 1999-04-22 2003-03-31 Thin Film Electronics Asa Fremgangsmåte ved fremstillingen av organiske halvledende innretninger i tynnfilm
NO312867B1 (no) 1999-06-30 2002-07-08 Penn State Res Found Anordning til elektrisk kontaktering eller isolering av organiske eller uorganiske halvledere, samt fremgangsmåte til densfremstilling
JP2001127190A (ja) * 1999-10-27 2001-05-11 Ngk Spark Plug Co Ltd 基板の製造方法
US6136702A (en) * 1999-11-29 2000-10-24 Lucent Technologies Inc. Thin film transistors
JP2004146430A (ja) * 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法
DE10228772A1 (de) * 2002-06-27 2004-01-15 Infineon Technologies Ag Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren mit Palladiumkontakten durch Verwendung von Nitrilen und Isonitrilen
JP4997688B2 (ja) 2003-08-19 2012-08-08 セイコーエプソン株式会社 電極、薄膜トランジスタ、電子回路、表示装置および電子機器
WO2005019499A1 (ja) * 2003-08-20 2005-03-03 Daikin Industries, Ltd. 金属変質層の除去液及び金属変質層の除去方法
GB0402960D0 (en) 2004-02-10 2004-03-17 Plastic Logic Ltd Thermal imaging of catalyst in electroless deposition of metal films
JP2006005041A (ja) * 2004-06-16 2006-01-05 Toshiba Corp 有機半導体素子とその製造方法
JP4801907B2 (ja) * 2005-01-27 2011-10-26 コニカミノルタホールディングス株式会社 有機エレクトロルミネッセンス素子用透明電極、有機エレクトロルミネッセンス素子及びその製造方法
JP5036241B2 (ja) * 2005-07-27 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100708721B1 (ko) * 2005-10-20 2007-04-17 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판 표시 장치
GB2432044A (en) * 2005-11-04 2007-05-09 Seiko Epson Corp Patterning of electronic devices by brush painting onto surface energy modified substrates
KR101157270B1 (ko) * 2006-02-17 2012-06-15 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
US8338223B2 (en) * 2006-05-10 2012-12-25 Lg Chem, Ltd. Fabrication method for organic electronic device and organic electronic device fabricated by the same method
JP2008085315A (ja) * 2006-08-31 2008-04-10 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
US7923718B2 (en) * 2006-11-29 2011-04-12 Xerox Corporation Organic thin film transistor with dual layer electrodes
JP5141943B2 (ja) * 2006-12-13 2013-02-13 独立行政法人科学技術振興機構 分子素子
JP2008171978A (ja) * 2007-01-11 2008-07-24 Konica Minolta Holdings Inc 有機薄膜トランジスタ
GB2450382B (en) * 2007-06-22 2009-09-09 Cambridge Display Tech Ltd Organic thin film transistors, organic light-emissive devices and organic light-emissive displays
US8309952B2 (en) * 2007-08-28 2012-11-13 Toppan Printing Co., Ltd. Thin film transistor and method for manufacturing the same
GB2455096B (en) * 2007-11-27 2011-11-02 Cambridge Display Tech Ltd Organic thin film transistors and methods of making the same

Also Published As

Publication number Publication date
GB2467357A (en) 2010-08-04
WO2010086594A1 (en) 2010-08-05
GB2467357B (en) 2011-09-21
DE112010000849T5 (de) 2012-11-29
CN102388476A (zh) 2012-03-21
GB0901578D0 (en) 2009-03-11
US20120037907A1 (en) 2012-02-16
KR20110122693A (ko) 2011-11-10
JP2012516560A (ja) 2012-07-19

Similar Documents

Publication Publication Date Title
JP5770104B2 (ja) 無電解めっきによる有機薄膜トランジスタのソース及びドレイン電極の形成方法
JP5638944B2 (ja) 有機薄膜トランジスタ
US8481994B2 (en) Organic thin film transistors and methods of making the same
US8476121B2 (en) Organic thin film transistors and methods of making them
JP5595927B2 (ja) 有機薄膜トランジスター、アクティブマトリックス有機光学デバイス、およびこれらの製造方法
US8089065B2 (en) Organic thin film transistors
KR101532759B1 (ko) 유기 박막 트랜지스터
EP2153478B1 (en) Organic thin film transistors, organic light-emissive devices and organic light-emissive displays
CN102017211B (zh) 有机薄膜晶体管
KR20100122915A (ko) 상단 게이트 유기 반도체 트랜지스터의 제조 방법
US20110034033A1 (en) Electronic Devices and Methods of Making the Same Using Solution Processing Techniques
US8546179B2 (en) Method of fabricating a self-aligned top-gate organic transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140317

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140415

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140603

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150624

R150 Certificate of patent or registration of utility model

Ref document number: 5770104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees