CN102388476A - 由无电镀形成有机薄膜晶体管的源电极和漏电极的方法 - Google Patents

由无电镀形成有机薄膜晶体管的源电极和漏电极的方法 Download PDF

Info

Publication number
CN102388476A
CN102388476A CN2010800058445A CN201080005844A CN102388476A CN 102388476 A CN102388476 A CN 102388476A CN 2010800058445 A CN2010800058445 A CN 2010800058445A CN 201080005844 A CN201080005844 A CN 201080005844A CN 102388476 A CN102388476 A CN 102388476A
Authority
CN
China
Prior art keywords
drain electrode
source electrode
electrode
organic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800058445A
Other languages
English (en)
Inventor
G·怀廷
J·波罗格斯
J·卡特
J·J·M·哈尔斯
K·韦伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Display Technology Ltd
Original Assignee
Cambridge Display Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Display Technology Ltd filed Critical Cambridge Display Technology Ltd
Publication of CN102388476A publication Critical patent/CN102388476A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造有机薄膜晶体管的方法，该方法包括：使用溶液处理技术将源电极和漏电极沉积于衬底之上；使用溶液处理技术将功函数改性层形成于源电极和漏电极之上；以及使用溶液处理技术将有机半导电材料沉积于源电极和漏电极之间的沟道区中。

Description

由无电镀形成有机薄膜晶体管的源电极和漏电极的方法
技术领域
本发明的各方面的涉及有机薄膜晶体管及其制造方法。
背景技术
晶体管能够划分成两种主要类型：双极结晶体管和场效应晶体管。这两种类型享有共同的结构，该共同结构包括三个电极，在它们之间沟道区中布置有半导电材料。双极结晶体管的三个电极被称为发射极、集电极和基极，而在场效应晶体管中这三个电极被称为源极、漏极和栅极。双极结晶体管可以被描述为电流操作型器件因为在发射极和集电极之间的电流由在基极和发射极之间流过的电流所控制。对比地，场效应晶体管可以被描述为电压操作型器件因为在源极和漏极之间流过的电流由在栅极和源极之间的电压所控制。
晶体管还能够分别根据它们包含究竟是传导正电荷载流子(空穴)还是负电荷载流子(电子)的半导电材料来划分为p型和n型。半导电材料可以根据其接受、传导和施供电荷的能力来选择。半导电材料接受、传导和施供空穴或电子的能力能够通过掺杂材料来提高。用于源电极和漏电极的材料同样能够根据其接受和注入空穴或电子的能力来选择。例如，p型晶体管器件能够通过选择在接受、传导和施供空穴方面高效的半导电材料，以及选择在注入和接受来自该半导电材料的空穴方面高效的材料用于源电极和漏电极而形成。电极内的费米能级与半导电材料的HOMO能级的良好的能级匹配能够提高空穴的注入和接受。相反，n型晶体管器件能够通过选择在接受、传导和施供电子方面高效的半导电材料，以及选择在注入电子到该半导电材料之内以及从该半导电材料接受电子方面高效的材料用于源电极和漏电极而形成。电极的费米能级与半导电材料的LUMO能级的良好的能级匹配能够提高电子的注入和接受。
晶体管能够通过将组成部分沉积成薄膜而形成以形成薄膜晶体管。当将有机材料用作该器件内的半导电材料时，该器件被称为有机薄膜晶体管。
有机薄膜晶体管的各种配置是已知的。一种这样的器件是绝缘栅极场效应晶体管，绝缘栅极场效应晶体管包括源电极和漏电极(在它们之间沟道区中布置有半导电材料)、相邻于半导电材料布置的栅电极以及布置于栅电极与沟道区中的半导电材料之间的绝缘材料层。
在图1中示出了该有机薄膜晶体管的一个实例。所示出的结构可以沉积于衬底(没有示出)上并且包括源电极和漏电极2、4，由位于它们之间的沟道区6所间隔开。有机半导体(OSC)8被沉积于沟道区6之内并且可以延伸至源电极和漏电极2、4的至少一部分之上。电介质材料的绝缘层10被沉积于有机半导体8之上并且可以延伸至源电极和漏电极2、4的至少一部分之上。最后，栅电极12被沉积于绝缘层10之上。栅电极12位于沟道区6之上并且可以延伸至源电极和漏电极2、4的至少一部分之上。
以上所描述的结构称为顶栅有机薄膜晶体管，因为栅极位于器件的顶面。作为选择，同样已知的是将栅极设置于器件的底面之上以形成所谓底栅有机薄膜晶体管。
在图2中示出了该底栅有机薄膜晶体管的一个实例。为了更清楚地示出图1和2所示的结构之间的关系，相同的参考数字已经被使用于相应的部件。图2所示的底栅结构包括沉积于衬底1之上的栅电极12，在其之上沉积有电介质材料的绝缘层10。源电极和漏电极2、4沉积于电介质材料的绝缘层10之上。源电极和漏电极2、4以位于它们之间的在栅电极之上的沟道区6来间隔开。有机半导体(OSC)8沉积于沟道区6中并且可以延伸至源电极和漏电极2、4的至少一部分之上。
对所有有机薄膜晶体管的挑战之一是保证在源电极和漏电极与有机半导体(OSC)之间的良好的欧姆接触。在薄膜晶体管导通时需要良好的欧姆接触来使接触电阻最小化。对于p沟道器件，使提取和注入势垒最小化的典型方法是为源电极和漏电极选择具有与OSC的HOMO能级良好地匹配的功函数的材料。例如，许多常见的OSC材料具有与金的功函数的良好的HOMO能级匹配，使得金是用作源电极和漏电极材料的相对好的材料。类似地，对于n沟道器件，使提取和注入势垒最小化的典型方法是为源电极和漏电极选择具有与OSC的LUMO能级良好地匹配的功函数的材料。
上述配置的一个问题是相对少量的材料会具有与OSC的HOMO/LUMO拥有良好的能级匹配的功函数。这些材料中有许多可能是昂贵的(例如金)和/或可能难以沉积以形成源电极和漏电极。需要诸如真空设备那样的复杂装置的气相沉积或溅射技术通常用于此类材料。而且，即使可获得适合的材料，该材料也可能不与所期望的OSC完美地匹配，并且OSC的改变可能需要改变用于源电极和漏电极的材料。
与使用气相沉积或溅射技术来沉积有机薄膜晶体管中的源、漏或栅电极不同，WO 2005/079126提出了溶液处理技术，特别是无电镀(electroless plating)技术。虽然WO 2005/079126提示该技术能够用于源、漏或栅电极中的任何一个，但是在WO 2005/079126所描述的实例中无电镀技术仅使用于栅电极，而源极和漏极被描述为包括通过溶液处理技术(例如旋涂、浸涂、刮涂、棒涂、槽模涂或喷涂，喷墨印刷、凹版印刷、胶版印刷或丝网印刷)或者通过蒸发和光刻技术来沉积的导电的聚合物或金属材料。
本申请人已经发现溶液处理技术，包括无电印刷(electrolessprinting)以及以上直接列出的涂布和印刷技术，不产生与上覆的有机半导体(OSC)具有良好的欧姆接触的源电极和漏电极。
EP 1508924也公开了用于形成有机薄膜晶体管的源电极和漏电极的无电镀技术的使用并且通过将氧化层形成于源电极和漏电极之上来解决上述不良的欧姆接触的问题。文中描述了用于形成氧化层的两种实施例。在第一实施例中，氧化层通过激光消融、溅射、化学气相沉积或气相沉积来沉积。在第二实施例中，氧化层通过使用氧等离子体处理、热氧化或阳极氧化来氧化源极和漏极的表面而形成。虽然这些技术可以改进在源电极和漏电极与有机半导体之间的欧姆接触，但是它们导致了之前的问题，即此类技术通常需要诸如真空设备那样的复杂装置。
WO 01/01502通过提供在源电极和漏电极之上形成自组装层的电荷传输材料来解决在有机薄膜晶体管的源电极和漏电极与有机半导体之间的不良欧姆接触的问题。文中没有给出关于用于沉积有机薄膜晶体管的各种组成部分的技术的细节。假定在WO 01/01502中描述了标准的金电极和并五苯有机半导体，则可以假定标准的真空沉积技术被用于所有的组成部分。
US 2005/133782通过由热蒸发、电子束气相沉积或溅射来沉积源极/漏极钯金属，并且然后使用苯基腈或取代的苯基腈(例如四氰基醌二甲烷(TCNQ))来掺杂源极/漏极钯金属来解决在有机薄膜晶体管的源电极和漏电极与有机半导体之间的不良的欧姆接触的问题，。
发明内容
本申请人已经认识到，现有技术的配置中没有一个提供结合了对不需要复杂的制造设备的与产生具有良好的功能性质的器件的简单、快速及廉价的制造工艺的要求的方法或器件。因此，本发明的实施例的目的是提供这样的有利特征的结合并且特别地提供容易、快速、廉价的，不需要复杂的制造设备的并且产生具有良好的功能性质的器件的制造有机薄膜晶体管的方法。
鉴于以上情况，以及根据本发明的第一方面，本发明提供了一种制造有机薄膜晶体管的方法，该方法包括：使用溶液处理技术将源电极和漏电极沉积于衬底之上；使用溶液处理技术将功函数改性层形成于源电极和漏电极之上；以及使用溶液处理技术将有机半导电材料沉积于源电极和漏电极之间的沟道区中。
本申请人已经发现，上述方法使同样具有良好的功能性质的完全溶液处理的有机薄膜晶体管能够得以制成。虽然不受理论所束缚，不过仍假定源电极和漏电极的溶液处理产生在微观层面上具有大的表面面积的源电极和漏电极，其中当与例如源电极及漏电极和/或功函数改性层的气相沉积或溅射比较时，使用进一步的溶液处理技术能够使量更大的功函数改性材料粘附于该表面面积上。进而，为功函数改性层实现了在微观层面上较大的接触表面面积，使得当有机半导体被溶液处理于其上时，在功函数改性层与有机半导体之间更好的电荷迁移通过例如在源电极和漏电极的表面周围对有机半导体进行较高水平的掺杂来实现。
同时，将溶液处理技术使用于全部的源电极和漏电极、功函数改性层及OSC显然产生了粘结层，每个层完全覆盖下面的层，没有间隙或孔洞。将气相沉积或氧化技术使用于一个或多个层的一个可能的问题是功函数改性层可能不完全覆盖电极表面并且在有机半导体直接接触源极和漏极的地方可能有空隙或孔洞，导致器件性能的劣化。例如，如果功函数改性层通过气相沉积来沉积于由溶液处理技术形成的高表面面积的源电极和漏电极之上，则在微观层面上源电极和漏电极的部分表面将保持为未覆盖的。此外，如果使用高能量的工艺来沉积有机半导体那么这可能破坏下面的功函数改性层，再次使源极和漏极裸露而在多个微观区域内与有机半导体直接接触。通过将温和的、低能量的溶液处理技术用于所有的层，缺陷很少的高表面面积的层被形成，使所形成的器件产生了良好的功能性质。此外，这些有利的器件特征在制造工艺中不需要复杂的气相沉积装置等来实现。
可以将不同的溶液处理技术使用于每个层，包括选自无电镀、电镀、旋涂、浸涂、刮涂、棒涂、槽模涂或喷涂，以及喷墨印刷、凹版印刷、胶版印刷或丝网印刷的技术。
在一种优选的实施例中使用无电镀来形成源电极和漏电极。这是低成本的且相对快速的用于形成源电极和漏电极的方法。有几种无电镀技术是本领域所已知的，其中任意一种都可以使用。一般地，它们涉及将图形化的种子层形成于衬底之上并且然后使图形化的种子层暴露于含有要沉积于图形化的种子层之上金属的无电镀溶液。
该图形化的种子层可以通过将前体/催化剂沉积于衬底上并且然后图形化来形成。作为选择，前体/催化剂可以使用直接图形化技术(例如喷墨印刷)或者另外的直接印刷技术(例如丝网印刷、柔版印刷、凹版印刷等)来沉积。优选的是在无电镀之后种子层中没有一部分保留为裸露的，至少在器件的有源区域。也就是，在图形化之后，优选的是没有种子层的材料保留于图形之间使得在涂镀之后全部种子层都沉积于电极之下。如果任何种子层在电镀之后保留于电极之外，例如在源极和漏极之间的沟道区中，那么这能够不利地影响到对布置于电极的表面附近以及在器件的电极之间的沟道区中的材料很敏感的所形成器件的功能性质。
各种金属能够通过无电镀来沉积，包括铜、镍、铂、钯、钴和金。根据本发明的一种实施例，铜被使用于源电极和漏电极因为它是廉价的并且可使用无电镀技术容易地沉积。虽然本申请人已经发现无电镀的铜在单独使用时形成与有机半导体的不良的欧姆接触，但是在结合溶液处理的功函数改性剂来使用时已经实现了良好的性能。而且，已经发现，铜与溶液可处理的功函数改性剂络合，允许在功函数改性层的溶液处理期间功函数改性剂与源电极和漏电极的选择性接合。
优选地，源电极和漏电极在形成功函数改性层之前清洗。已经发现，稀释的酸，例如稀释的HCl，用于清洗无电镀的金属(例如铜)是特别有效的从而使具有很少的微观缺陷或空穴的完整的功函数改性层形成于它们之上。
功函数改性层可以包括改进与上覆的有机半导体的欧姆接触的任何溶液可处理的材料。
在一种配置中，功函数改性层是另一金属层。这可以通过无电镀或电镀来沉积。例如，源电极和漏电极的主体能够通过无电镀相对廉价的、高电导率的金属(例如铜)来形成，以及然后在它们之上能够沉积与OSC材料形成了较好的欧姆接触的金属(例如金或钯)的表面层。
在另一种配置中，功函数改性层由用于通过接受或施供电荷对有机半导电材料进行化学掺杂的有机掺杂剂形成。
掺杂剂可以用于接受来自有机半导电材料的电子的电子接受型的，由此有机半导电材料是p掺杂的。优选地，p掺杂剂具有小于-4.3eV的LUMO能级以便容易地接受电子。与p掺杂剂一起使用的有机半导电材料可以具有大于或等于-5.5eV的HOMO能级以便施供电子。更优选地，对于p沟道器件，掺杂剂具有小于-4.3eV的LUMO能级以及有机半导电材料具有大于或等于-5.5eV的HOMO能级。
为了避免有关这些负值的任何误解，范围“大于或等于-5.5eV”包括-5.4eV但不包括-5.6eV，以及范围“小于-4.3eV”包括-4.4eV但不包括-4.2eV。
已经发现，具有大于或等于-5.5eV的HOMO能级的半导电有机材料与具有小于-4.3eV的LUMO能级的掺杂剂的结合在源极和漏极接触的区域内产生了导电的组合物。虽然不受理论所束缚，但假定具有大于或等于-5.5eV的HOMO能级的有机半导电材料提供优良的空穴传输和注入的性质，而具有小于-4.3eV的LUMO能级的掺杂剂容易接受来自该有机半导电材料的电子以便在有机半导电材料中产生自由的空穴。
在p掺杂剂的情形中，有机半导电材料的HOMO优选比掺杂剂的LUMO高(即负得较少)。这提供了从有机半导电材料的HOMO到掺杂剂的LUMO更好的电子迁移。但是，如果有机半导电材料的HOMO只是稍微低于掺杂剂的LUMO，则电荷迁移仍然观察得到。
优选地，用于p型器件的有机半导电材料具有4.6-5.5eV的HOMO。这允许从电极以及穿过有机半导电材料的良好的空穴注入和传输。
优选地，掺杂剂是电荷中性的掺杂剂，更优选地是任选地取代的四氰基醌二甲烷(TCNQ)，而不是诸如质子酸掺杂剂那样的离子种类。在电极附近提供高浓度酸可能导致电极被蚀刻，释放出可能使上覆的有机半导电材料劣化的电极材料。而且，酸可以与有机半导电材料反应，导致有害于器件性能的电荷分离。由此，电荷中性的掺杂剂(例如TCNQ)是优选的。
优选地，任选地取代的TCNQ是氟化衍生物，例如，四氟四氰基醌二甲烷(F4-TCNQ)。已经发现，这种衍生物特别善于接受电子。
有机半导体的电导率在电极附近优选为10-6S/cm～10-2S/cm。但是，组合物的电导率能够根据特定用途所需的特定的电导率值通过改变掺杂剂的浓度，或者通过使用不同的有机半导电材料和/或掺杂剂容易地改变。
作为上述p沟道器件的替代，掺杂剂可以是用于给有机半导电材料施供电子的电子施供型的，由此有机半导电材料是n掺杂的。
有机掺杂剂可以包括用于通过接受或施供电荷对有机半导电材料进行化学掺杂的掺杂剂部分(moiety)以及用于选择性地接合于源电极和漏电极的与掺杂剂部分接合的分开的附接部分。附接部分可以包括离去基团使得附接部分在所述的基团离去时与源极和漏极的材料反应以形成与它们的接合。例如，附接部分可以包括甲硅烷基、巯基、胺基和磷酸基中的至少一个。
间隔基团可以被设置于附接部分和掺杂剂部分之间。间隔基团能够用来使掺杂剂部分更好地置于OSC之内，产生更好的掺杂。而且，间隔基团能够在OSC将要沉积于其上的表面内提供一定的挠性，这能够使得OSC更好地成膜于该表面上。间隔基团可以是亚烷基链，例如C1-C20亚烷基链。间隔基团可以是长度不同的从而形成随着接近源电极和漏电极而增加的掺杂剂部分的浓度梯度。
有机掺杂剂可以形成诸如自组装单层(SAM)那样的薄自组装层，例如，诸如五氟苯基硫醇那样的硫醇。
有机半导电材料可以是溶液可处理的聚合物、树枝状聚合物和小分子。
对于底栅器件，可以利用有机电介质材料来提供电介质层与源电极和漏电极在化学性质方面大的差异从而促进了附接部分与源电极和漏电极的选择性接合。
类似地，对于顶栅器件，可以利用有机衬底来提供电介质层与源电极和漏电极在化学性质方面大的差异从而促进附接部分与源电极和漏电极的选择性接合。
在另一种配置中，电介质层或衬底可以被处理以增强附接部分与对着电介质层或衬底的源电极和漏电极的选择性接合。
优选地，电介质层通过前面所提到的溶液处理技术中的一种来沉积。此外，栅极电介质也可以使用前面所提到的溶液处理技术中的一种来沉积。因此，有可能形成完全溶液处理的具有良好的功能性质的有机薄膜晶体管。
根据本发明的另一方面，本发明提供了根据前面所描述的方法形成的有机薄膜晶体管。该有机薄膜晶体管包括：溶液处理的源电极和漏电极；布置于源电极和漏电极之上的溶液处理的功函数改性材料；以及布置于沟道区中源电极和漏电极之间的溶液处理的有机半导电材料。如果源电极和漏电极使用优选的无电镀技术来沉积那么它们将包括布置于电极金属内的种子材料。
附图说明
本发明现在将仅借助于实例参考附图进行更详细的描述，在附图中：
图1示出了已知的顶栅有机薄膜晶体管的配置；
图2示出了已知的底栅有机薄膜晶体管的配置；
图3示出了根据本发明的一种实施例的有机薄膜晶体管；
图4示出了无电镀技术；
图5示出了涉及形成根据图3所示的实施例的有机薄膜晶体管的方法步骤；
图6示出了包括制作于公共衬底之上的有机薄膜晶体管和相邻的有机发光器件的像素；以及
图7示出了包括按照与有机发光器件堆叠的关系制作的有机薄膜晶体管的像素。
具体实施方式
图3示出了根据本发明的一种实施例的顶栅有机薄膜晶体管。器件包括衬底1，在该衬底1上源电极和漏电极2、4由位于它们之间的沟道区6间隔开。有机半导体(OSC)8被沉积于沟道区6中并且可以延伸至源电极和漏电极2、4的至少一部分之上。电介质材料的绝缘层10被沉积于有机半导体8之上并且可以延伸至源电极和漏电极2、4的至少一部分之上。最后，栅电极12被沉积于绝缘层10之上。栅电极12位于沟道区6之上并且可以延伸至源电极和漏电极2、4的至少一部分之上。
结构类似于图1所示的现有技术的配置以及为了清晰起见相同的参考数字已经被使用于相同的部件。图3所示的配置的一个关键的差别是源电极和漏电极2、4已经在其上布置了功函数改性层14。另一差别是源电极和漏电极2、4，功函数改性层14以及有机半导体8全都已经被溶液处理了。这可以通过对层的显微分析来确认。例如，在源电极和漏电极通过优选的无电镀技术来沉积的情形中，则它们包括布置于电极之内的种子材料16。
在图4中示出了一种用于为了无电镀源电极和漏电极而形成图形化的种子层的方法。无电镀催化剂与可溶成分40的混合物通过例如旋涂沉积于衬底41上。所沉积的混合物使用例如掩模42进行选择性的UV曝光，如步骤1所示，然后被显影并且可溶的成分被去除以留下图形化的种子层44，如步骤2所示。具有图形化的种子层的衬底然后可以布置于具有无电镀溶液的贮槽内使得来自溶液中的金属生长于图形化的种子层之上以形成其中布置有种子材料的电极46。
在无电镀以形成源电极和漏电极之后，OTFT的剩余层被制成。在图5中示出了OTFT的制作工艺。
在步骤1中，源电极和漏电极2、4使用如前面所描述的图形化的种子层16来形成于衬底1之上。衬底优选以稀释的HCl来清洗以去除任何原生的氧化物。在步骤2中，F4TCNQ层14从邻氯苯溶液施加并且该溶液然后被漂洗掉。F4TCNQ 14与源电极和漏电极2、4络合。在步骤3中，OSC 8通过旋涂来沉积并且被干燥。在步骤4中，电介质10被旋涂并且被干燥。最后，在步骤5中，栅电极12被形成。
这种技术同样适用于底栅器件。在这种情况下，栅电极首先被沉积并且用栅极电介质来覆盖。源电极和漏电极然后沉积于栅极电介质之上并且用功函数改性层来涂布。最后，OSC被沉积。
处理可以施加于特定的位置以防止功函数改性材料的附着。如果选择性不能直接地实现，则这可能是有必要的以防止对沟道区的附着。
在源-漏金属需要露出(例如用于与随后的导电层的电连接)的地方，功函数改性层可能需要被去除(例如通过对光反应附接基团的直接的光图形化、激光消融等)或者在表面图形化之前可能需要限定需要功函数改性层的地方。作为选择，如果功函数改性层是足够薄的和充分导电的，则它能够留在原处，不阻碍导电通孔形成。
下面讨论根据本发明的实施例的有机薄膜晶体管的其它特征。
衬底
衬底可以是刚性的或挠性的。刚性衬底可以选自玻璃或硅而挠性衬底可以包括薄的玻璃或塑料，例如聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯PEN、聚碳酸酯和聚酰亚胺。
可以通过使用适合的溶剂来使有机半导电材料变成溶液可处理的。示例性的溶剂包括单烷基苯或多烷基苯(例如甲苯和二甲苯)、四氢萘和氯仿。优选的溶液沉积技术包括旋涂和喷墨印刷。其它溶液沉积技术包括浸涂、滚筒印刷和丝网印刷。
有机半导体材料
优选的有机半导体材料包括小分子(例如任选地取代的并五苯)、任选地取代的聚合物(例如聚亚芳基，特别是聚芴和聚噻吩)及低聚物。可以使用材料的混合物，包括不同的材料类型的混合物(例如聚合物和小分子的混合物)。
源电极和漏电极
源电极和漏电极包括形式可以是金属或导电聚合物的溶液可处理的材料。在本发明的优选实施例中，源电极和漏电极通过金属的无电镀来形成。
为了方便制造，源电极和漏电极优选由相同的材料来形成。但是，应当意识到，源电极和漏电极可以分别由不同的材料形成和/或形成不同的厚度以优化电荷的注入及提取。
限定在源电极和漏电极之间的沟道的长度可以达500微米，但是优选地，该长度小于200微米，更优选地小于100微米，最优选地小于20微米。
栅电极
栅电极4可以选自广泛范围的导电材料，例如金属(例如金)或金属化合物(例如氧化铟锡)。作为选择，导电聚合物可以被沉积为栅电极4。此类导电聚合物可以使用例如旋涂或喷墨印刷技术以及以上所讨论的其它溶液沉积技术从溶液中沉积出。
栅电极、源电极和漏电极的厚度可以为5-200nm，然而由例如原子力显微镜(AFM)所测得的典型为50nm。
绝缘层
绝缘层包括选自具有高电阻率的绝缘材料的电介质材料。电介质的介电常数k典型为大约2-3，尽管具有高k值的材料是所希望的因为可实现用于OTFT的电容是直接与k成比例，并且漏电流ID直接与电容成比例。因而，为了以低操作电压实现高漏电流，在沟道区中具有电介质薄层的OTFT是优选的。
电介质材料可以是有机的或无机的。优选的无机材料包括SiO2、SiNx和旋涂玻璃(SOG)。优选的有机材料一般是聚合物并且包括绝缘聚合物，例如可从Dow Corning公司购得的聚乙烯醇(PVA)、聚乙烯吡络烷酮(PVP)、诸如聚甲基丙烯酸甲酯(PMMA)的丙烯酸盐和苯并环丁烷(BCB)。绝缘层可以由材料的混合物形成或者包括多层型结构。
电介质材料可以通过本领域内所已知的热蒸发、真空处理或层合技术来沉积。作为选择，电介质材料可以使用例如旋涂或喷墨印刷技术以及以上所讨论的其它溶液沉积技术从溶液中沉积出。
如果电介质材料从溶液中沉积于有机半导体之上，则电介质材料不应导致有机半导体的溶解。类似地，如果有机半导体从溶液中沉积于电介质材料之上则电介质材料不应被溶解。避免这样的溶解的技术包括：正交溶剂的使用(也就是使用不溶解下面层的用于沉积最上层的溶剂)；以及下面层的交联。
绝缘层的厚度优选小于2微米，更优选地小于500nm。
另外的层
其它层可以包含于器件的体系结构中。例如，自组装单层(SAM)可以沉积于栅电极、源电极或漏电极、衬底、绝缘层和有机半导体材料上以促进结晶，降低接触电阻，修复表面特性以及在需要的地方促进粘附。特别地，可以给在沟道区中的电介质表面设置包括接合区和有机区的单层以通过例如提高有机半导体的形态(特别是聚合物取向和结晶度)以及覆盖电荷陷阱来提高器件的性能，特别是对于高k值的电介质表面。用于该单层的示例性材料包括具有长的烷基链的氯代硅烷或烷氧基硅烷，例如十八烷基三氯硅烷。类似地，可以给源电极和漏电极设置SAM以改善有机半导体与电极之间的接触。例如，可以给金SD电极设置包括硫醇接合基团以及可以是具有高偶极矩、掺杂剂或共轭部分的基团的用于改进接触的基团的SAM。
OTFT应用
根据本发明的实施例的OTFT具有广泛范围的可能应用。一种这样的应用是驱动光学器件内的像素，优选为有机光学器件。此类光学器件的实例包括感光器件，特别是光电检测器，以及发光器件，特别是有机发光器件。OTFT特别适合与有源矩阵有机发光器件一起使用，例如使用于显示应用中。
图6示出了像素包括制作于公共衬底20之上的有机薄膜晶体管和相邻的有机发光器件。OTFT包括栅电极22、电介质层24、分别为23s和23d的源电极和漏电极、以及OSC层25。OLED包括阳极27、阴极29、以及设置于阳极和阴极之间的电致发光层28。另外的层可以位于阳极和阴极之间，例如电荷传输层、电荷注入层或电荷阻挡层。在图6的实施例中，阴极材料层延伸横过OTFT和OLED两者之上，并且绝缘层26被设置以使阴极层29与OSC层25电隔离。OTFT和OLED的有源区域由公共岸堤材料限定，该公共岸堤材料通过将光刻胶层沉积于衬底21上并且对它进行图形化以在衬底上界定OTFT和OLED区域来形成。
在该实施例中，漏电极23d直接连接至有机发光器件的阳极以使有机发光器件在发光和不发光状态之间切换。
在图7所示的可替代配置中，有机薄膜晶体管可以按照与有源发光器件的堆叠关系来制作。在该实施例中，有机薄膜晶体管如以上所描述的那样构建成顶栅或底栅结构。如同图6的实施例，OTFT和OLED的有源区域由光刻胶33的图形化层来限定，但是在这种堆叠配置中，存在两个分离的岸堤层33——一个用于OLED一个用于OTFT。平面化层31(也称为钝化层)被沉积于OTFT之上。示例性的钝化层包括BCB和聚对二甲苯。有机发光器件被制作于钝化层之上。有机发光器件的阳极34通过穿过钝化层31和岸堤层33的导电通孔32与有机薄膜晶体管的漏电极电连接。
应当意识到，包括OTFT和光学有源区域(例如发光或感光区域)的像素电路可以包括另外的元件。特别地，图6和7的OLED像素电路将典型地包括除了所示的驱动晶体管之外的至少一个另外的晶体管，以及至少一个电容器。
应当意识到，在此所描述的有机发光器件可以是顶发光或底发光器件。也就是，器件可以通过器件的阳极或阴极侧来发射光。在透明的器件中，阳极和阴极两者都是透明的。应当理解，阴极透明的器件不需要具有透明的阳极(当然，除非完全透明的器件是所希望的)，以及用于底发光器件的透明阳极可以用反射材料层(例如铝层)来代替或补充。
透明的阴极特别有利于有源矩阵器件，因为在此类器件中穿过透明阳极的发光可能由位于发光像素之下的OTFT驱动电路至少部分地阻挡，如同能够从图7所示的实施例中看到的。
虽然本发明已经特别参考其优选的实施例进行示出和描述，但是本领域技术人员应当理解，在不脱离由所附权利要求书所限定的本发明的范围的情况下可以进行形式和细节上的各种改变。

Claims (30)

1.一种制造有机薄膜晶体管的方法，所述方法包括：
使用溶液处理技术将源电极和漏电极沉积于衬底之上；
使用溶液处理技术将功函数改性层形成于所述源电极和漏电极之上；以及
使用溶液处理技术将有机半导电材料沉积于所述源电极和漏电极之间的沟道区中。
2.根据权利要求1所述的方法，其中用于各个层中的每个层的所述溶液处理技术独立地选自无电镀、电镀、旋涂、浸涂、刮涂、棒涂、槽模涂或喷涂，以及喷墨印刷、凹版印刷、胶版印刷或丝网印刷。
3.根据权利要求2所述的方法，其中无电镀技术被用来形成所述源电极和漏电极。
4.根据权利要求3所述的方法，其中所述无电镀技术包括形成含有图形的种子层，在所述图形之间没有留下所述种子层的材料。
5.根据权利要求4所述的方法，其中所述图形化的种子层通过将前体材料的层沉积于所述衬底上并且然后通过从所述图形之间的区域去除所述前体材料来图形化而形成。
6.根据权利要求4所述的方法，其中所述图形化的种子层通过使用直接图形化技术将前体材料的层沉积于所述衬底上来形成。
7.根据以上任一权利要求所述的方法，其中所述源电极和漏电极由铜、镍、铂、钯、钴和金之一形成。
8.根据权利要求7所述的方法，其中所述源电极和漏电极由铜形成。
9.根据以上任一权利要求所述的方法，其中所述源电极和漏电极在形成所述功函数改性层之前经历清理步骤。
10.根据权利要求9所述的方法，其中所述清理步骤包括以稀释的酸来清洗。
11.根据以上任一权利要求所述的方法，其中所述功函数改性层包括金属层。
12.根据权利要求11所述的方法，其中所述金属层通过无电镀或电镀来沉积。
13.根据权利要求1到10中的任一权利要求所述的方法，其中所述功函数改性层包括用于通过接受或施供电荷来对所述有机半导电材料进行化学掺杂的有机掺杂剂。
14.根据权利要求13所述的方法，其中所述有机掺杂剂是电荷中性的掺杂剂。
15.根据权利要求13或14所述的方法，其中所述有机掺杂剂是用于接受来自所述有机半导电材料的电子的电子接受型，由此所述有机半导电材料是p掺杂的。
16.根据权利要求15所述的方法，其中所述有机掺杂剂具有小于-4.3eV的LUMO能级。
17.根据权利要求15或16所述的方法，其中所述有机半导电材料具有大于或等于-5.5eV的HOMO能级。
18.根据权利要求15到17中的任一权利要求所述的方法，其中所述有机半导电材料的HOMO高于所述掺杂剂的LUMO。
19.根据权利要求15到18中的任一权利要求所述的方法，其中所述有机半导电材料具有-4.6～-5.5eV的HOMO。
20.根据权利要求15到19中的任一权利要求所述的方法，其中所述有机掺杂剂是任选地取代的四氰基醌二甲烷(TCNQ)。
21.根据权利要求20所述的方法，其中所述任选地取代的TCNQ是它的氟化衍生物。
22.根据权利要求13到21中的任一权利要求所述的方法，其中所述有机掺杂剂包括掺杂剂部分和与所述掺杂剂部分接合的分开的附接部分，所述掺杂剂部分用于通过接受或施供电荷对有机半导电材料进行化学掺杂，所述分开的附接部分用于选择性地接合于所述源电极和漏电极。
23.根据权利要求22所述的方法，其中间隔基团被设置于所述附接部分和所述掺杂剂部分之间。
24.根据以上任一权利要求所述的方法，其中所述功函数改性层包括自组装层。
25.根据以上任一权利要求所述的方法，其中所述有机薄膜晶体管是包括布置于所述衬底上的栅电极以及布置于所述栅电极之上的电介质材料的层的底栅器件，所述源电极和漏电极被布置于所述电介质材料之上。
26.根据权利要求1到24中的任一权利要求所述的方法，其中所述有机薄膜晶体管是顶栅器件，在所述顶栅器件中所述源电极和漏电极被布置于所述衬底之上，所述有机半导电材料被布置于所述源电极和漏电极之上以及它们之间的所述沟道区中，电介质材料被布置于所述有机半导电材料之上且栅电极被布置于所述电介质材料之上。
27.根据权利要求25或26所述的方法，其中所述电介质材料通过溶液处理技术来沉积。
28.根据权利要求25到27中的任一权利要求所述的方法，其中所述栅电极通过溶液处理技术来沉积。
29.一种有机薄膜晶体管，包括：
溶液处理的源电极和漏电极；
布置于所述源电极和漏电极之上的溶液处理的功函数改性材料；以及
布置于所述源电极和漏电极之间沟道区中的溶液处理的有机半导电材料。
30.根据权利要求29所述的有机薄膜晶体管，其中无电镀的种子材料被布置于所述源电极和漏电极之内。
CN2010800058445A 2009-01-30 2010-01-27 由无电镀形成有机薄膜晶体管的源电极和漏电极的方法 Pending CN102388476A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0901578A GB2467357B (en) 2009-01-30 2009-01-30 Organic thin film transistors
GB0901578.5 2009-01-30
PCT/GB2010/000120 WO2010086594A1 (en) 2009-01-30 2010-01-27 Method of forming source and drain electrodes of organic thin film transistors by electroless plating

Publications (1)

Publication Number Publication Date
CN102388476A true CN102388476A (zh) 2012-03-21

Family

ID=40469367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800058445A Pending CN102388476A (zh) 2009-01-30 2010-01-27 由无电镀形成有机薄膜晶体管的源电极和漏电极的方法

Country Status (7)

Country Link
US (1) US20120037907A1 (zh)
JP (1) JP5770104B2 (zh)
KR (1) KR20110122693A (zh)
CN (1) CN102388476A (zh)
DE (1) DE112010000849T5 (zh)
GB (1) GB2467357B (zh)
WO (1) WO2010086594A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110521015A (zh) * 2017-02-20 2019-11-29 诺瓦尔德股份有限公司 有源oled显示器、制备有源oled显示器的方法和化合物

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5760360B2 (ja) * 2010-09-28 2015-08-12 凸版印刷株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
WO2014162625A1 (ja) * 2013-04-03 2014-10-09 独立行政法人産業技術総合研究所 接続構造及びその製造方法、半導体装置
JP6056676B2 (ja) * 2013-06-21 2017-01-11 富士通株式会社 電子装置及びその製造方法
KR20170029917A (ko) 2015-09-08 2017-03-16 주식회사 필옵틱스 자외선 led 광원을 이용한 근접 노광 장치
US10374093B2 (en) 2016-12-08 2019-08-06 Electronics And Telecommunications Research Institute Method of fabricating a flexible substrate and the flexible substrate fabricated thereby
JP7127685B2 (ja) 2018-08-08 2022-08-30 株式会社ニコン トランジスタの製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243528A (ja) * 1988-03-25 1989-09-28 Toshiba Corp 表面処理方法
JPH09326395A (ja) * 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd 半導体装置の電極形成方法
JP3967479B2 (ja) * 1998-12-02 2007-08-29 株式会社荏原製作所 めっき装置
NO314525B1 (no) * 1999-04-22 2003-03-31 Thin Film Electronics Asa Fremgangsmåte ved fremstillingen av organiske halvledende innretninger i tynnfilm
NO312867B1 (no) 1999-06-30 2002-07-08 Penn State Res Found Anordning til elektrisk kontaktering eller isolering av organiske eller uorganiske halvledere, samt fremgangsmåte til densfremstilling
JP2001127190A (ja) * 1999-10-27 2001-05-11 Ngk Spark Plug Co Ltd 基板の製造方法
US6136702A (en) * 1999-11-29 2000-10-24 Lucent Technologies Inc. Thin film transistors
JP2004146430A (ja) * 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機ｔｆｔ装置およびそれらの製造方法
DE10228772A1 (de) 2002-06-27 2004-01-15 Infineon Technologies Ag Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren mit Palladiumkontakten durch Verwendung von Nitrilen und Isonitrilen
JP4997688B2 (ja) * 2003-08-19 2012-08-08 セイコーエプソン株式会社 電極、薄膜トランジスタ、電子回路、表示装置および電子機器
WO2005019499A1 (ja) * 2003-08-20 2005-03-03 Daikin Industries, Ltd. 金属変質層の除去液及び金属変質層の除去方法
GB0402960D0 (en) 2004-02-10 2004-03-17 Plastic Logic Ltd Thermal imaging of catalyst in electroless deposition of metal films
JP2006005041A (ja) * 2004-06-16 2006-01-05 Toshiba Corp 有機半導体素子とその製造方法
JP4801907B2 (ja) * 2005-01-27 2011-10-26 コニカミノルタホールディングス株式会社 有機エレクトロルミネッセンス素子用透明電極、有機エレクトロルミネッセンス素子及びその製造方法
JP5036241B2 (ja) * 2005-07-27 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100708721B1 (ko) * 2005-10-20 2007-04-17 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판 표시 장치
GB2432044A (en) * 2005-11-04 2007-05-09 Seiko Epson Corp Patterning of electronic devices by brush painting onto surface energy modified substrates
KR101157270B1 (ko) * 2006-02-17 2012-06-15 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
KR100865445B1 (ko) * 2006-05-10 2008-10-28 주식회사 엘지화학 유기 전자 소자의 제조방법 및 이에 의하여 제조된 유기전자 소자
JP2008085315A (ja) * 2006-08-31 2008-04-10 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
US7923718B2 (en) * 2006-11-29 2011-04-12 Xerox Corporation Organic thin film transistor with dual layer electrodes
JP5141943B2 (ja) * 2006-12-13 2013-02-13 独立行政法人科学技術振興機構 分子素子
JP2008171978A (ja) * 2007-01-11 2008-07-24 Konica Minolta Holdings Inc 有機薄膜トランジスタ
GB2450382B (en) * 2007-06-22 2009-09-09 Cambridge Display Tech Ltd Organic thin film transistors, organic light-emissive devices and organic light-emissive displays
US8309952B2 (en) * 2007-08-28 2012-11-13 Toppan Printing Co., Ltd. Thin film transistor and method for manufacturing the same
GB2455096B (en) * 2007-11-27 2011-11-02 Cambridge Display Tech Ltd Organic thin film transistors and methods of making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110521015A (zh) * 2017-02-20 2019-11-29 诺瓦尔德股份有限公司 有源oled显示器、制备有源oled显示器的方法和化合物
CN110521015B (zh) * 2017-02-20 2022-11-04 诺瓦尔德股份有限公司 有源oled显示器、制备有源oled显示器的方法和化合物

Also Published As

Publication number Publication date
JP2012516560A (ja) 2012-07-19
GB0901578D0 (en) 2009-03-11
JP5770104B2 (ja) 2015-08-26
DE112010000849T5 (de) 2012-11-29
KR20110122693A (ko) 2011-11-10
GB2467357A (en) 2010-08-04
GB2467357B (en) 2011-09-21
WO2010086594A1 (en) 2010-08-05
US20120037907A1 (en) 2012-02-16

Similar Documents

Publication Publication Date Title
KR101467507B1 (ko) 유기 박막 트랜지스터들
US8013328B2 (en) Active matrix optical device
CN101663772B (zh) 有机薄膜晶体管及其形成方法
KR101532759B1 (ko) 유기 박막 트랜지스터
US8697504B2 (en) Organic thin film transistors, active matrix organic optical devices and methods of making the same
CN101911329B (zh) 有机薄膜晶体管及其制造方法
CN102144312B (zh) 使用激光诱导热转移印刷工艺制造有机薄膜晶体管的方法
CN102388476A (zh) 由无电镀形成有机薄膜晶体管的源电极和漏电极的方法
US20130009161A1 (en) Semiconductor device and method of manufacturing the same, and method of manufacturing image display device
US20100264408A1 (en) Organic Thin Film Transistors, Active Matrix Organic Optical Devices and Methods of Making the Same
CN102017211B (zh) 有机薄膜晶体管
US20110053314A1 (en) Method of Fabricating Top Gate Organic Semiconductor Transistors
US8546179B2 (en) Method of fabricating a self-aligned top-gate organic transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120321