JP5638944B2 - 有機薄膜トランジスタ - Google Patents

有機薄膜トランジスタ Download PDF

Info

Publication number
JP5638944B2
JP5638944B2 JP2010501516A JP2010501516A JP5638944B2 JP 5638944 B2 JP5638944 B2 JP 5638944B2 JP 2010501516 A JP2010501516 A JP 2010501516A JP 2010501516 A JP2010501516 A JP 2010501516A JP 5638944 B2 JP5638944 B2 JP 5638944B2
Authority
JP
Japan
Prior art keywords
film transistor
thin film
insulating layer
organic
organic thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010501516A
Other languages
English (en)
Other versions
JP2010524217A (ja
Inventor
定吉 堀田
定吉 堀田
ブラッフズ、ジェレミー、ヘンリー
ホワイティング、グレゴリー、ルイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Display Technology Ltd
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Cambridge Display Technology Ltd
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Display Technology Ltd, Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Cambridge Display Technology Ltd
Publication of JP2010524217A publication Critical patent/JP2010524217A/ja
Application granted granted Critical
Publication of JP5638944B2 publication Critical patent/JP5638944B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、有機薄膜トランジスタに関する。
トランジスタは主に、バイポーラ接合トランジスタと電界効果トランジスタの2つのタイプに分類することができる。これら2つのタイプは、3つの電極と、これら電極間においてチャネル領域に設けられる半導体材料とを備えた共通の構造を有している。バイポーラ接合トランジスタの3つの電極は、エミッタ、コレクタ、ベースとして知られている。一方、電界効果トランジスタでは、ソース、ドレイン、ゲートとして知られている。バイポーラ接合トランジスタは、エミッタ−コレクタ間電流がベース−エミッタ間電流によって制御されるため、電流制御素子と呼称されることもある。これに対し、電界効果トランジスタは、ソース−ドレイン間電流がゲート−ソース間電圧によって制御されるため、電圧制御素子と呼称されることもある。
また、トランジスタは、正電荷担体(正孔)を伝導させる半導体材料から構成されるか、又は負電荷担体(電子)を伝導させる半導体材料から構成されるかによって、p型とn型に分類することができる。半導体材料は、電荷を受容し、伝導させ、供与する能力によって選択される。半導体材料の正孔又は電子を受容し、伝導させ、供与する能力は、半導体材料にドーピングを行うことによって増大させることができる。ソース電極及びドレイン電極に使用される材料もまた、正孔又は電子を受容し、注入する能力によって選択される。例えば、p型トランジスタ素子の場合は、正孔を受容し、伝導させ、供与することに優れた半導体材料を選択し、且つ正孔を注入すること、また該半導体材料から正孔を受容することに優れたソース/ドレイン電極材料を選択することによって形成することができる。電極のフェルミ準位と半導体材料のHOMO準位を可及的に整合させることによって、正孔注入及び受容能力を増大させることができる。一方、n型トランジスタ素子の場合は、電子を受容し、伝導させ、供与することに優れた半導体材料を選択し、且つ該半導体材料に電子を注入し、また該半導体材料から電子を受容することに優れたソース/ドレイン電極材料を選択することによって形成することができる。電極のフェルミ準位と半導体材料のLUMO準位を可及的に整合させることによって、電子注入及び受容能力を増大させることができる。
複数の構成要素を薄膜状に積層してトランジスタを形成することで薄膜トランジスタが形成される。そのような素子において、半導体材料として有機材料を使用したものは、有機薄膜トランジスタ(OTFT)として知られる。OTFTは、例えば、溶液を用いる成膜法(溶液法)のような低コスト且つ低温で実施可能な方法によって作製してもよい。さらに、OTFTは可撓性プラスチック基板に対して適合性があるので、ロール・ツー・ロール製法によって、可撓性基板上にOTFTを大量生産することが可能となると考えられる。
有機薄膜トランジスタにおいては、様々な構成が知られている。そのような素子の1つとして、絶縁ゲート型電界効果トランジスタが挙げられる。このトランジスタは、ソース電極及びドレイン電極と、それら電極間のチャネル領域に設けられた半導体材料と、該半導体材料の近傍に設けられたゲート電極と、チャネル領域において該ゲート電極と該半導体材料との間に設けられた絶縁層とを備える。
そのような有機薄膜トランジスタの一例が、図1に示されている。図示された構造は、(図示されていない)基板上に積層される。該構造は、ソース電極及びドレイン電極2、4を有し、これら電極は、電極間に位置するチャネル領域6によって互いに離間している。有機半導体(OSC)8はチャネル領域6に形成され、ソース及びドレイン電極2、4の少なくとも一部を覆うように延在してもよい。誘電体材料からなる絶縁層10は、有機半導体8の上に形成され、ソース及びドレイン電極2、4の少なくとも一部を覆うように延在してもよい。最後に、ゲート電極12が、絶縁層10の上に積層される。ゲート電極12は、チャネル領域6の上方に位置し、ソース及びドレイン電極2、4の少なくとも一部を覆うように延在してもよい。
上述の構造は、ゲートが素子の最上部に位置するためトップゲート型有機薄膜トランジスタとして知られている。又は、素子の底部にゲートを設けるいわゆるボトムゲート型有機薄膜トランジスタも知られている。
有機薄膜トランジスタの問題として、寄生ゲート容量及びソース/ドレインにおけるゲートリークがある。図1で示したような従来の構成において、上述の問題は、ゲート絶縁材料の厚さを増やすことで解決することができる。しかしながら、ゲート絶縁材料の厚さをチャネル領域近傍で増加させると、トランジスタをONするために高い電圧が必要となる。従って、好適な解決手段は、ゲートとソース/ドレインが重なる領域においてのみ、ゲート絶縁材料の厚さを増加させることである。そのような解決手段は、以下の文献によって公知である。
米国特許出願公開第2006/060855号明細書には、ゲート電極とソース/ドレイン電極が重なる領域のみに付加的な絶縁層を積層することが開示されている。この付加的な絶縁層は、ゲートを積層する前に、主たるゲート誘電体層の上に積層され、パターニング加工される。
米国特許出願公開第2006/220022号明細書には、ゲート絶縁層の厚さを変化させることが開示されている。このゲート絶縁層は、チャネル上の中心領域では薄く、ゲートがソース/ドレインと重なる周辺領域では厚い。
米国特許出願公開第2006/060855号明細書 米国特許出願公開第2006/220022号明細書
上述した2つの構成における問題としては、有機半導体層の上に追加の誘電体層を積層する必要があり、これにより有機半導体層にダメージを与える可能性があることが挙げられる。他の問題として、ソース−ドレイン間のチャネル領域に対するゲートの位置合わせのように、素子において全ての層の位置合わせを行うことが困難であることが挙げられる。さらに、有機半導体材料のチャネル領域内への形成も問題になる。
上述の米国特許出願公開第2006/060855号明細書に開示された構成における他の問題として、ゲート誘電体層上にさらなる誘電体材料層を積層し、例えば、エッチングによってこのさらなる層をパターニング加工することが必要なことが挙げられる。これにより、チャネル領域において下側にあるゲート誘電体層にダメージを与え、トランジスタの性能に影響を与える可能性がある。
上述の米国特許出願公開第2006/220022号明細書に開示されている構成における他の問題としては、厚さを変化させたゲート誘電体層を、均一な特性を有する素子が得られるように再現性良く形成することが困難なことが挙げられる。
本発明の目的は、上述した問題を解決する手段を提供することにある。
本発明に係る第1の形態によれば、基板と、チャネルを規定するソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極の上に設けられる絶縁層と、前記チャネルにまたがって設けられる有機半導体層と、誘電体層と、前記誘電体層上に設けられるゲート電極と、を備えた有機薄膜トランジスタが提供される。
有機半導体層がチャネルを通って流れる電荷担体の経路を供与する役割を果たしていることは、当業者には理解できよう。この層はソース電極及びドレイン電極の下方又は上方に設けることができる。従って、有機半導体層を、基板とソース電極及びドレイン電極との間に設けるようにしてもよい(すなわち、ソース電極及びドレイン電極を積層する前に有機半導体層が積層される)。しかしながら、絶縁層を形成した後に、有機半導体層を積層することが好ましい。
絶縁層は、ソース電極及びドレイン電極の一部の領域上に、又は全ての領域上に設けられる。
本発明の実施形態では、ゲートの周辺部分とソース及びドレインとを分離する絶縁層が設けられる。これにより、容量と、ソース及びドレインに対するゲートリークとを最小限に抑制する。絶縁層はまた、ウェルを構成するようにも機能する。このウェル内に有機薄膜トランジスタのその他の層を積層することができ、位置合わせを向上させることができる。特に、ウェルの周囲部によって、ソース電極とドレイン電極との間のチャネルの一部又は全てが囲繞されるので、有機半導体材料を、例えば、インクジェット印刷法によって積層することが容易になる。さらに、有機半導体層及びゲート誘電体を形成する前に絶縁層を形成するので、有機半導体層及びゲート誘電体にダメージを与えることなく、積層及びパターニング加工を行うことができる。該構造は、周知の形成技術及びパターニング技術(ポジ型又はネガ型レジストのフォトリソグラフィ、ウェットエッチング、ドライエッチング等)を用いて再現可能な方法で形成され、低容量、且つソース及びドレインに対して低リークである均一な特性を有する素子を作製することができる。
本発明に係る第2の形態によれば、基板上にソース及びドレイン材料を設ける工程と、前記ソース及びドレイン材料の上に絶縁層を形成する工程と、前記絶縁層をパターニング加工してウェルを形成する工程と、前記ウェル内の前記ソース及びドレイン材料をエッチングしてソース電極及びドレイン電極を形成する工程と、前記ウェル内に有機半導体材料を設ける工程と、前記有機半導体材料上に誘電体材料を設ける工程と、前記誘電体材料上にゲート電極を形成する工程とを備えた有機薄膜トランジスタの製造方法が提供される。
絶縁層は、例えば、マスクを介して蒸着用絶縁材料を蒸着することによって、パターニング加工された形態で直接形成してもよい。しかしながら、絶縁層をパターニング加工されていない形態で形成し、その後、例えば、スピンコート及びフォトレジストの現像によってパターニング加工を行うことが好ましい。
本発明の上記形態において、絶縁層は、ソース電極及びドレイン電極を形成するために金属エッチングを行う際、マスクとして機能する。絶縁層はまた、有機薄膜トランジスタの他の層を形成するためのウェルとしても機能する。従って、本方法は、ソース及びドレインと上部の層とのセルフアライン技術を提供する。本発明のこの形態において、パターニング加工された絶縁層は、フォトレジスト層の上表面をUV光で露光することによって形成されることが好ましい。
本発明に係る第3の形態によれば、透明基板上にソース電極及びドレイン電極を形成する工程と、前記ソース電極及び前記ドレイン電極の上に絶縁層を形成する工程と、前記絶縁層をパターニング加工してウェルを形成する工程と、前記ウェル内に有機半導体材料を設ける工程と、前記有機半導体材料上に誘電体材料を設ける工程と、前記誘電体材料上にゲート電極を形成する工程と、を備えた有機薄膜トランジスタの製造方法が提供される。
本発明のこの形態によれば、パターニング加工された絶縁層を形成する前に、ソース電極及びドレイン電極がパターニング加工される。
絶縁層は、例えば、マスクを介して蒸着用絶縁材料を蒸着することによって、パターニング加工された形態で直接形成してもよい。しかしながら、ソース電極及びドレイン電極の上にフォトレジスト層を形成し、透明基板を通じてフォトレジストを露光することによって、パターニング加工された絶縁層を形成することが好ましい。従って、ソース電極及びドレイン電極は、フォトレジスト層のパターニング加工のためのセルフアラインマスクとして機能する。
上記第2の形態又は第3の形態のセルフアラインプロセスによって、工程数を最小限に抑え、且つチャネル領域外の重なり領域においてソース/ドレインとゲートとの間に厚い絶縁層を形成することができる。また、容量や電流リークを不適切に増大させることなく、ゲートの物理的な幅を増大させることができる(すなわち、印刷法による形成が可能となる)。従って、本発明の実施形態によれば、簡素な工程によって、ソース電極及びドレイン電極とその他の層との位置合わせを行うことが可能となり、同時に、容量及びゲートリークを低減することができる。さらに、簡便なパターニング技術を用いて、印刷法や成膜法等でゲートを形成することができる。
本発明に係る第4の形態によれば、基板と、基板上に設けられたゲート電極と、ゲート電極上に設けられた誘電体層と、誘電体層上に設けられ、チャネルを規定するソース電極及びドレイン電極と、チャネルにまたがって設けられる有機半導体層と、ソース電極及びドレイン電極と誘電体層との間に設けられる絶縁層とを備えた有機薄膜トランジスタが提供される。
本発明に係る第4の形態であるボトムゲート型構成は、本発明に係る第1の形態であるトップゲート型構成と同様に、寄生容量を最小限に抑えるように機能する。
上述の第4の形態に係る一実施態様において、絶縁層の厚さは、チャネル領域の下側よりもソース/ドレイン電極の下側の方が大きい。第4の形態に係る他の実施態様において、チャネル領域の下側には絶縁層は存在しない。
本発明に係る第5の形態によれば、互いの間にチャネルが形成されたソース電極及びドレイン電極と、ゲート電極と、前記ゲート電極と前記ソース電極及び前記ドレイン電極との間に設けられた誘電体層と、前記チャネル内に設けられた有機半導体層とを備えた有機薄膜トランジスタの製造方法であって、前記有機半導体層は、絶縁層内に規定されたウェル内に印刷法で形成されることを特徴とする有機薄膜トランジスタの製造方法が提供される。
好ましくは、有機半導体層は、インクジェット印刷法によって形成される。
上記第5の形態に係る薄膜トランジスタは、トップゲート型素子であってもよく、ボトムゲート型素子であってもよい。トップゲート型素子である場合、絶縁層は、上記第1の形態において記載したものであることが好ましい。ボトムゲート型素子である場合、絶縁層は、ゲート誘電体層になる。すなわち、該誘電体層をエッチング又はパターニング加工して、ゲート電極の上の領域にゲート誘電体層の厚みの一部まで延在するウェルを形成する。このような構造を有するOTFTは、特開2005−108949号公報に開示されている。しかし、この開示では、有機半導体は、本発明の上記形態に係る印刷法ではなく、蒸着法で形成されている。又は、絶縁層は、ゲート誘電体上に形成されたフォトレジスト層から形成してもよい。このフォトレジスト層をパターニング加工することにより上述のウェルが形成される。
図1は、従来の構成に係る基本的な有機薄膜トランジスタ構造の図である。 図2は、本発明の一実施形態に係るトップゲート型有機薄膜トランジスタ構造の図である。 図3aは、図2の有機薄膜トランジスタを形成するための本発明に係る方法に含まれる工程を示す図である。 図3bは、図2の有機薄膜トランジスタを形成するための本発明に係る別の方法に含まれる工程を示す図である。 図4は、ビアコンタクト部分を保護するための追加工程を示す図である。 図5は、本発明の一実施形態に係るボトムゲート型有機薄膜トランジスタ構造の図である。 図6は、有機発光ダイオード画素とOTFTとを有するアクティブマトリックス型有機発光素子(OLED)の画素の断面図である。
以下、本発明の例が添付の図面を参照して詳細に説明される。
図2は、本発明の実施形態に係るトップゲート型有機薄膜トランジスタ構造を示す。このトランジスタは、絶縁ゲート型電界効果タイプである。
該トランジスタは、図1及び背景技術で述べたものと同様の構造を有する。理解を容易にするため、図1と共通の層に対しては同一の参照符号を用いる。重要な相違点は、図2における構成において、絶縁層14が、ソース及びドレイン2、4の上に設けられ、ウェルを形成する点にある。この層によって、容量と、ソース及びドレインに対するゲートリークとを最小限に抑制するべく、上部に設けられるゲート電極12の周辺部がソース及びドレイン2、4から分離される。絶縁層14はまた、ウェルを構成する機能を果たす。該ウェル内に、有機薄膜トランジスタの他の層を積層することが可能であり、これにより位置合わせを向上することができる。
図3aは、図2の有機薄膜トランジスタを形成する工程を示す。ステップ1において、ソース/ドレイン材料2、4が基板1(不透明であってもよく、又は透明であってもよい)上に積層される。ステップ2において、絶縁層14がソース/ドレイン材料1、4の上に積層される。
ステップ3において、絶縁層14はパターニング加工されてウェルが形成される。絶縁層14は、下部に設けられたソース/ドレイン材料2、4に対してダメージを与えずに積層及びパターニング加工することでウェルを形成し得るのであれば、如何なる絶縁材料であってもよい。絶縁層14は、容易にスピンコート及びパターニング加工し得るポリイミドのような有機フォトレジストであってもよい。絶縁材料に対してフッ素化処理を行い、濡れ性を変化させてもよい。又は、フッ素化されたフォトレジスト又はフッ素化と同等の処理が行われたフォトレジストを用いてもよい。そのような材料を用いたウェル(バンク構造)の形成は、有機発光素子の分野においては周知であるので、ここでは詳細な説明を省略する。
ステップ4において、ソース及びドレイン材料をエッチングし、ソース及びドレイン電極2、4を形成する。ウェットエッチング又はドライエッチングにおける、種々の標準的な金属エッチングが用いられる。これらは当分野では周知であり、ここでは詳細な説明は行わない。絶縁層14は、ソース/ドレイン金属をエッチングする際のエッチングマスクとして機能する。従って、上記方法によって、ソース及びドレインと上部の層とでセルフアラインすることが可能となる。金属エッチング処理後、絶縁層に対して等方性エッチングを行い、絶縁層を薄くし且つまた図示されているようにウェル内のソース/ドレインの端部から絶縁層材料を除去してもよい。好適な等方性エッチングとしては、例えば、CF4:O2、O2プラズマ等がある。
ステップ5において、有機半導体材料8を積層する。有機半導体材料8は、例えば、スピンコート法、より好ましくはインクジェット印刷法によって、絶縁層14で構成されたウェル内に溶液から形成することを可能にするべく、溶液からの成膜が可能なもの(溶液法を適用することが可能であるもの)であることが好ましい。有機半導体材料8としては、ポリマー又はデンドリマーの中、良好な溶液法適用可能材料であることが証明されているものが挙げられる。そのような半導体材料は当該分野において多くのものが知られており、例えば、有機発光素子では共役ポリマー、共役デンドリマーが有用である。
ステップ6において、誘電体層10が半導体層上に積層される。誘電体層は、有機材料又は無機材料のどちらでもよい。例えば、絶縁層14と同じ種類の溶液法適用可能有機材料を用いてもよい。
最後に、ステップ7において、ゲート電極12が誘電体層10上に積層される。ゲート12は、当該分野で周知の簡単なパターニング技術を用いて印刷法又は成膜法によって形成することができる。
絶縁層14は、ディスプレイ(例えば、アクティブマトリックス型有機発光ディスプレイ)のような素子において下部メタライゼーションと上部メタライゼーション間におけるリークを抑制することにも有用である。そのような素子において金属エッチング工程を行う際、コンタクトビア部分を保護するために、レジスト工程を行ってもよい。
図3bは、図3aとは別の方法における図2の有機薄膜トランジスタを形成する工程を示す。
この場合、ソース及びドレイン材料をエッチングすることで、図2で示されるソース及びドレイン電極2、4を形成する。ステップ3において、ポジ型フォトレジスト絶縁材料の層14がパターニング加工されたソース及びドレイン電極上に積層される。ステップ4において、このフォトレジストを、透明基板1を通じて露光することによりパターニング加工する。ソース及びドレイン電極2、4は、フォトレジストをパターニング加工する際のセルフアラインマスク(self−aligned mask)として機能する。これにより、レジスト現像後にパターニング加工された層14が残留する。
図4は、ビアコンタクト部分を保護する際の追加工程を示す。ステップ4aにおいて、レジスト22がビア20内に形成され、ステップ4bにおいてソース/ドレイン材料2、4のエッチングが行われる。そして、図3を参照して上述したように、ステップ4cにおいて、トランジスタの残りの層が形成される。コンタクト材料24をビア20に形成して、コンタクトビア部分が形成される。
図5は、その中に有機半導体材料が印刷法によって形成されるウェルを、ボトムゲート型素子の誘電体層に形成する工程を示す。この場合、まず、ゲート電極12及び厚い誘電体層10(1〜5μm)を形成することによって基板が準備される。該誘電体層10は、ポリマー又はSiO2のような無機材料で構成することができる。そして、ソース及びドレインコンタクト2、4が形成される(これはボトムゲート型、ボトムコンタクト型トランジスタ構造である)。
ステップ1において、ソース−ドレインコンタクト2、4をエッチングのセルフアラインマスクとして、誘電体層10を制御された方法でエッチバックする。これは、誘電体層を突き抜けてエッチングしないように制御し得るのであれば、ドライエッチング技術又はウェットエッチング技術のどちらを用いてもよい。
チャネル領域における誘電体界面の物理的特性及び化学的特性は素子動作にとって重要になる可能性があるので、付加的なステップにおいて、エッチング工程によって引き起こされる誘電体表面のダメージを、例えば、露出した誘電体表面上に自己組織化単分子層14を形成することによって、修復してもよい。
ステップ3に示される有機半導体層8を印刷法、好ましくはインクジェット印刷法で形成することによって、有機薄膜トランジスタが完成する。
図5のOTFTは、チャネル領域に設けられた誘電体材料の薄い領域とソース及びドレインの下に設けられた誘電体材料の厚い領域とを備える。これら誘電体材料の厚い領域によって、ゲート電極の周辺領域とソース及びドレインが分離され、ソース及びドレインに対する寄生容量及びゲートリークが最小限に抑えられる。誘電体材料の厚い領域はまたウェルを形成する役割もする。該ウェル内には、有機半導体材料が形成される。ウェルの深さが大きい場合、ソース−ドレイン間の伝導経路長は増大する。これは、有機半導体内の電荷担体は該誘電体に近いチャネルの部分において輸送される傾向があるためである。従って、電荷担体は、ソースから下に向かってウェルの底部に移動し、チャネル領域を通って上に向かってドレインへと移動する。ここで、深いウェルが必要な場合にソース−ドレイン間の伝導経路長を減少させるため、ウェルの側部をメタライゼーション処理してもよい。
以下では、本発明に係るOTFTを形成するために好適な材料及びプロセスが詳細に説明される。
基板
基板は剛性であってもよいし、可撓性であってもよい。剛性基板としては、ガラス又はシリコンから選択することができる。可撓性基板としては、薄いガラス又はポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリカーボネート、ポリイミドのようなプラスチックが挙げられる。
有機半導体材料としては、好適な溶媒の使用によって溶液法で形成可能なものが挙げられる。溶媒の例としては、トルエンやキシレンのような単又は多アルキルベンゼン、テトラリン、クロロホルムが挙げられる。好ましい溶液からの成膜法(溶液法)としては、スピンコーティング法、インクジェット印刷法が挙げられる。その他の溶液法としては、ディップコーティング法、ロール印刷法、スクリーン印刷法が挙げられる。溶液をノズルから供給する場合、印刷プロセスは、連続式でも非連続式でもよい。例えば、連続プロセスにおいては、有機半導体材料をノズルから細い帯状に連続的に供給し、一方、非連続プロセスにおいては、有機半導体材料をノズルから液滴として断続的に供給する。
有機半導体材料
好ましい有機半導体材料としては、任意に置換されたペンタセン等の低分子、ポリアリレーン、特に、ポリフルオレンやポリチオフェン等の任意に置換されたポリマー、又はオリゴマーが挙げられる。異なるタイプの材料(例えば、ポリマーと低分子との混合物)を混合してもよい。
ソース及びドレイン電極
p−チャネルOTFTでは、ソース及びドレイン電極は、仕事関数の高い材料が好ましく、3.5eVより大きい仕事関数を有する金属が好ましい。そのような金属としては、例えば、金、白金、パラジウム、モリブデン、タングステン、クロム等が挙げられる。仕事関数が4.5eV〜5.5eVの範囲内である金属が一層好ましい。その他の好適な化合物、合金又は三酸化モリブデンや酸化インジウムスズ等の酸化物を用いてもよい。ソース及びドレイン電極は、当該分野で知られているように、熱蒸着を行い、標準的なフォトリソグラフィ技術及びリフトオフ技術を用いてパターニング加工することによって形成することができる。
又は、導電性ポリマーをソース及びドレイン電極として形成してもよい。当該分野では種々の導電性ポリマーが知られているが、上述の導電性ポリマーの例としては、ポリエチレンジオキシチオフェン(PEDOT)が挙げられる。そのような導電性ポリマーは、例えば、上述したスピンコーティング法、インクジェット印刷法、又はその他の溶液法によって溶液から成膜される。
n−チャネルOTFTでは、ソース及びドレイン電極としては、例えばカルシウムやバリウムのような3.5eV未満の仕事関数を有する金属や、又は金属化合物の薄膜、特にアルカリ金属又はアルカリ土類金属の酸化物又はフッ化物、例えばフッ化リチウム、フッ化バリウム、酸化バリウムの薄膜が挙げられる。又は、導電性ポリマーをソース及びドレイン電極として形成してもよい。
ソース及びドレイン電極は、製造の容易さを考慮して、同一の材料から形成されることが好ましい。当然のことながら、ソース及びドレイン電極は、電荷注入及び抽出をそれぞれ最適化するために、異なる材料で形成してもよい。
ソース電極−ドレイン電極間のチャネル長は500μmまでがよく、好ましくは200μm未満、より好ましくは100μm未満、最も好ましくは20μm未満がよい。
ゲート電極
ゲート電極4は、広範囲に及ぶ導電性材料、例えば金属(例えば、金)や金属化合物(例えば、インジウム−スズ酸化物)等から選ぶことができる。又は、導電性ポリマーをゲート電極4として形成してもよい。そのような導電性ポリマーは、例えば、上述したスピンコーティング法、インクジェット印刷法、又はその他の溶液法によって溶液から成膜される。
ゲート電極、ソース電極及びドレイン電極の厚さは、例えば原子間力顕微鏡(AFM)によって測定されるように典型的には50nmであるが、5nm〜200nmの範囲にあればよい。
絶縁層
絶縁層は、高抵抗を有する絶縁材料から選択された誘電体材料で形成される。OTFTにおいて実現可能な容量はkに直接比例し、またドレイン電流IDは容量に直接比例するので、kの値が高い材料が望まれるが、誘電体の誘電率kは、典型的にはおおよそ2〜3である。従って、低い動作電圧で高いドレイン電流を実現するため、OTFTはチャネル領域内で薄い誘電体層を有することが好ましい。
誘電体材料は、有機でも無機でもよい。好ましい無機材料としては、SiO2、SiNx、スピンオングラス(SOG)が挙げられる。好ましい有機材料は、一般的にはポリマーであり、ポリビニルアルコール(PVA)やポリビニルピロリジン(PVP)等の絶縁性ポリマー、ポリメチルメタクリレート(PMMA)等のアクリレート、又はダウコーニング社から入手可能なベンゾシクロブタン類(BCBs)等が挙げられる。絶縁層は、混合材料から形成してもよいし、また多層構造であってもよい。
誘電体材料は、当該分野で知られる熱蒸着法、真空蒸着又は積層法によって形成することができる。又は、例えば、上述したスピンコーティング法、インクジェット印刷法、又はその他の溶液法によって溶液から成膜することもできる。
誘電体材料を溶液により有機半導体上に形成する場合、該有機半導体は溶解してはならない。同様に、有機半導体を溶液により誘電体材料上に形成する場合、該誘電体材料は溶解してはならない。上述した溶解を回避する技術としては、直交溶媒(orthogonal solvent)の使用、すなわち下側に位置する層を溶解させない上側層形成用溶媒の使用や下側の層の架橋等がある。
絶縁層の厚さは2μm未満が好ましく、500nm未満がより好まし0い。
その他の層
上述の素子構造には、他の層が含まれてもよい。例えば、結晶化度の向上、接触抵抗の抑制、表面特性の修復、及び接着性の向上を実現するため、必要に応じて、自己組織化単分子層(SAM)をゲート、ソース又はドレイン電極、基板、絶縁層、有機半導体材料の上に形成してもよい。例えば、有機半導体の形態(特に、ポリマー配列及び結晶化度)を改善することによって、また特に誘電率kの高い誘電体表面に対して電荷捕獲を抑えることによって素子性能を改善するため、特に、チャネル領域内の誘電体表面には、結合部分(binding region)と有機部分(organic region)とを備えた単分子層を設けてもよい。そのような単分子層材料の例としては、長いアルキル鎖を有するクロロシラン又はアルコキシシラン、例えば、オクタデシルトリクロロシランが挙げられる。
OTFTの応用例
本発明の実施形態に係るOTFTには幅広い応用範囲がある。応用例の1つには、光学素子、好ましくは有機光学素子における画素の駆動がある。そのような光学素子の例として、光応答性素子、特にフォト検出素子、発光素子、特に有機発光素子が挙げられる。OTFTは、アクティブマトリックス型有機発光素子における使用に対して、例えば、ディスプレイ用途における使用に対して特に適している。
は、本発明に係る有機発光素子(OLED)画素を示す。OTFTは、上述の層2〜14を有する。OLEDは、アノード51、カソード53、及びアノードとカソードとの間に設けられたエレクトロルミネッセンス層52を有する。電荷輸送層、電荷注入層、電荷ブロック層等の他の層が、アノードとカソードとの間に設けられてもよい。OTFTと同様に、OLEDの活性領域は、絶縁性のフォトレジストの層54をパターニング加工することによって形成されたウェルによって規定される。OLEDは、OTFT上に形成される平坦化層55(パッシベーション膜としても知られている)上に構成される。パッシベーション膜を形成するために使用される材料の例としては、BCB類やパリレン類がある。OLEDのアノード51は、パッシベーション膜55及び絶縁層14を貫通する伝導ビア56を介して有機薄膜トランジスタのドレイン電極と電気的に接続される。
当然ながら、OTFTと光学活性画素領域(例えば、発光画素領域又は光検知画素領域)とを有する画素回路はその他の要素を備えてもよい。特に、図のOLED画素回路は通常、図示されている駆動トランジスタの他に、少なくとも1つのトランジスタと、少なくとも1つのコンデンサとを備える。
好適な実施形態を参照して本発明を説明してきたが、特許請求の範囲に記載された発明の範囲を逸脱しない限りにおいて、あらゆる変形や変更が可能なことは当業者であれば理解できよう。

Claims (24)

  1. 基板と、
    チャネルを規定するソース電極及びドレイン電極と、
    前記ソース電極及び前記ドレイン電極の上に設けられる絶縁層と、
    前記チャネルにまたがって設けられる有機半導体層と、
    誘電体層と、
    前記誘電体層上に設けられるゲート電極と、
    を備え、
    前記誘電体層を形成するために用いられる材料は、前記絶縁層を形成するために用いられる材料と同じであることを特徴とする有機薄膜トランジスタ。
  2. 請求項1記載の有機薄膜トランジスタにおいて、前記ソース電極及び前記ドレイン電極は前記基板上に設けられ、前記ソース電極及び前記ドレイン電極の上に設けられた前記絶縁層はウェルを規定し、前記有機半導体層は前記ソース電極と前記ドレイン電極との間において前記ウェル内に設けられることを特徴とする有機薄膜トランジスタ。
  3. 請求項1又は2記載の有機薄膜トランジスタにおいて、前記絶縁層は有機材料であることを特徴とする有機薄膜トランジスタ。
  4. 請求項1〜3のいずれか1項に記載の有機薄膜トランジスタにおいて、前記絶縁層は溶液処理形成可能な材料であることを特徴とする有機薄膜トランジスタ。
  5. 請求項1〜4のいずれか1項に記載の有機薄膜トランジスタにおいて、前記絶縁層は有機フォトレジストであることを特徴とする有機薄膜トランジスタ。
  6. 請求項5記載の有機薄膜トランジスタにおいて、前記有機フォトレジストはフッ素化された有機フォトレジストであることを特徴とする有機薄膜トランジスタ。
  7. 請求項1〜6のいずれか1項に記載の有機薄膜トランジスタにおいて、前記有機半導体層の材料は溶液処理形成可能であることを特徴とする有機薄膜トランジスタ。
  8. 請求項7記載の有機薄膜トランジスタにおいて、前記有機半導体層の材料はポリマー又はデンドリマーであることを特徴とする有機薄膜トランジスタ。
  9. 請求項8記載の有機薄膜トランジスタにおいて、前記有機半導体層の材料は共役化されていることを特徴とする有機薄膜トランジスタ。
  10. 請求項1〜9のいずれか1項に記載の有機薄膜トランジスタにおいて、前記有機半導体層は、ドーパントを備えることを特徴とする有機薄膜トランジスタ。
  11. 請求項1〜10のいずれか1項に記載の有機薄膜トランジスタにおいて、前記誘電体層の材料は有機物であることを特徴とする有機薄膜トランジスタ。
  12. 請求項1〜11のいずれか1項に記載の有機薄膜トランジスタにおいて、前記誘電体層の材料は、溶液処理形成可能であることを特徴とする有機薄膜トランジスタ。
  13. 請求項1〜12のいずれか1項に記載の有機薄膜トランジスタは、前記絶縁層内にコンタクトビア部分をさらに備えることを特徴とする有機薄膜トランジスタ。
  14. 請求項1〜13のいずれか1項に記載の有機薄膜トランジスタを備えた有機発光素子。
  15. 基板上にソース及びドレイン材料を設ける工程と、
    前記ソース及びドレイン材料の上に絶縁層を形成する工程と、
    前記絶縁層をパターニング加工してウェルを形成する工程と、
    前記ウェル内の前記ソース及びドレイン材料をエッチングしてソース電極及びドレイン電極を形成する工程と、
    前記ウェル内に有機半導体材料を設ける工程と、
    前記有機半導体材料上に誘電体材料を設ける工程と、
    前記誘電体材料上にゲート電極を形成する工程と、
    を備え、
    前記誘電体材料を形成するために用いられる材料を、前記絶縁層を形成するために用いられる材料と同じとすることを特徴とする有機薄膜トランジスタの製造方法。
  16. 請求項15記載の有機薄膜トランジスタの製造方法において、前記絶縁層は、パターニング加工された形態で直接形成されることを特徴とする有機薄膜トランジスタの製造方法。
  17. 請求項15記載の有機薄膜トランジスタの製造方法において、前記絶縁層は、パターニング加工されていない形態で形成され、その後、パターニング加工されることを特徴とする有機薄膜トランジスタの製造方法。
  18. 請求項15〜17のいずれか1項に記載の有機薄膜トランジスタの製造方法において、前記ソース及びドレイン材料をエッチングした後、前記絶縁層に対して等方性エッチングを行って、前記絶縁層を薄くし且つまた前記ウェル内の前記ソース電極及び前記ドレイン電極の端部から絶縁層材料を除去することを特徴とする有機薄膜トランジスタの製造方法。
  19. 請求項15〜18のいずれか1項に記載の有機薄膜トランジスタの製造方法において、ビアを前記絶縁層に形成し、前記ソース及びドレイン材料のエッチング前に、レジスト材料を前記ビア内に設け、前記ソース及びドレイン材料をエッチングした後に前記レジスト材料を除去し、導電性材料を前記ビア内に設けてコンタクトビア部分を形成することを特徴とする有機薄膜トランジスタの製造方法。
  20. 透明基板上にソース電極及びドレイン電極を形成する工程と、
    前記ソース電極及び前記ドレイン電極の上に絶縁層を形成する工程と、
    前記絶縁層をパターニング加工してウェルを形成する工程と、
    前記ウェル内に有機半導体材料を設ける工程と、
    前記有機半導体材料上に誘電体材料を設ける工程と、
    前記誘電体材料上にゲート電極を形成する工程と、
    を備え、
    前記誘電体材料を形成するために用いられる材料を、前記絶縁層を形成するために用いられる材料と同じとすることを特徴とする有機薄膜トランジスタの製造方法。
  21. 請求項20記載の有機薄膜トランジスタの製造方法において、前記絶縁層をパターニング加工されていない形態で形成し、その後、前記透明基板を通じて前記絶縁層を露光することによってパターニング加工を行うことを特徴とする有機薄膜トランジスタの製造方法。
  22. 互いの間にチャネルが形成されるソース電極及びドレイン電極と、ゲート電極と、前記ゲート電極と前記ソース電極及び前記ドレイン電極との間に設けられた誘電体層と、前記チャネル内に設けられた有機半導体層とを備えた有機薄膜トランジスタの製造方法であって、
    前記有機半導体層は、絶縁層内に規定されたウェル内に印刷法で形成され、
    前記誘電体層を形成するために用いられる材料を、前記絶縁層を形成するために用いられる材料と同じとし、
    前記絶縁層を前記ソース電極及び前記ドレイン電極の上に形成し、その後、前記有機半導体層を印刷法で形成し、前記誘電体層を形成し、前記ゲート電極を形成することを特徴とする有機薄膜トランジスタの製造方法。
  23. 請求項22記載の有機薄膜トランジスタの製造方法において、前記有機半導体層は、インクジェット印刷法で形成されることを特徴とする有機薄膜トランジスタの製造方法。
  24. 請求項22又は23記載の有機薄膜トランジスタの製造方法において、前記ウェルは、前記ソース電極と前記ドレイン電極との間の前記チャネルの一部又は全てを囲繞することを特徴とする有機薄膜トランジスタの製造方法。
JP2010501516A 2007-04-04 2008-04-03 有機薄膜トランジスタ Expired - Fee Related JP5638944B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0706652.5 2007-04-04
GB0706652A GB2448174B (en) 2007-04-04 2007-04-04 Organic thin film transistors
PCT/EP2008/054040 WO2008122575A1 (en) 2007-04-04 2008-04-03 Organic thin film transistors

Publications (2)

Publication Number Publication Date
JP2010524217A JP2010524217A (ja) 2010-07-15
JP5638944B2 true JP5638944B2 (ja) 2014-12-10

Family

ID=38090909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010501516A Expired - Fee Related JP5638944B2 (ja) 2007-04-04 2008-04-03 有機薄膜トランジスタ

Country Status (8)

Country Link
US (1) US8450142B2 (ja)
EP (1) EP2122706B1 (ja)
JP (1) JP5638944B2 (ja)
KR (1) KR101467507B1 (ja)
CN (1) CN101983439B (ja)
GB (1) GB2448174B (ja)
HK (1) HK1134583A1 (ja)
WO (1) WO2008122575A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8211782B2 (en) * 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
WO2011077967A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8580384B2 (en) * 2010-01-17 2013-11-12 Polyera Corporation Dielectric materials and methods of preparation and use thereof
US8603922B2 (en) * 2010-01-27 2013-12-10 Creator Technology B.V. Semiconductor device, display, electronic apparatus and method of manufacturing a semiconductor device
KR101088056B1 (ko) 2010-02-05 2011-11-29 연세대학교 산학협력단 유기 전계 효과 트랜지스터 및 그 제조방법
US8436403B2 (en) * 2010-02-05 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor provided with sidewall and electronic appliance
WO2011129456A1 (en) * 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
WO2012014786A1 (en) * 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN103348503A (zh) * 2011-03-03 2013-10-09 正交公司 薄膜器件的材料图案化工艺
US8569121B2 (en) 2011-11-01 2013-10-29 International Business Machines Corporation Graphene and nanotube/nanowire transistor with a self-aligned gate structure on transparent substrates and method of making same
CN202332973U (zh) * 2011-11-23 2012-07-11 京东方科技集团股份有限公司 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件
GB2521139B (en) * 2013-12-10 2017-11-08 Flexenable Ltd Reducing undesirable capacitive coupling in transistor devices
CN104091886B (zh) * 2014-07-04 2016-11-23 京东方科技集团股份有限公司 一种有机薄膜晶体管、阵列基板及制备方法、显示装置
WO2016085063A1 (ko) * 2014-11-24 2016-06-02 서울대학교 산학협력단 고밀도 유기 메모리 소자 제조 방법
CN105261652B (zh) * 2015-07-10 2019-08-13 广州奥翼电子科技股份有限公司 有机半导体薄膜晶体管及其制造方法以及显示装置与背板
CN105140261B (zh) 2015-07-28 2018-09-11 京东方科技集团股份有限公司 有机薄膜晶体管及其制备方法、阵列基板及显示装置
CN105529337B (zh) * 2016-01-28 2018-12-11 深圳市华星光电技术有限公司 柔性阵列基板结构及其制造方法
CN105655295A (zh) * 2016-01-28 2016-06-08 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
US9842883B2 (en) * 2016-01-28 2017-12-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Flexible array substrate structure and manufacturing method for the same
CN105467708B (zh) * 2016-02-03 2021-04-20 京东方科技集团股份有限公司 一种写字板、电子写字设备及制作方法
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
TWI804224B (zh) 2016-08-12 2023-06-01 美商英培雅股份有限公司 減少邊緣珠區域中來自含金屬光阻劑之金屬殘留物的方法
US20190326368A1 (en) * 2018-04-23 2019-10-24 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Oled component, method for manufacturing the same and oled display
DE102019200810B4 (de) 2019-01-23 2023-12-07 Technische Universität Dresden Organischer dünnschicht-transistor und verfahren zur herstellung desselben
CN109894162B (zh) * 2019-03-11 2021-06-11 太原理工大学 一种基于pedot:pss电化学晶体管的微流控芯片及其制备方法
GB2590427A (en) * 2019-12-17 2021-06-30 Flexanable Ltd Semiconductor devices

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325072B2 (ja) * 1992-03-02 2002-09-17 モトローラ・インコーポレイテッド 半導体メモリ装置
JP3136193B2 (ja) * 1992-06-05 2001-02-19 富士通株式会社 薄膜トランジスタ及びその製造方法
JP3181692B2 (ja) * 1992-06-26 2001-07-03 富士通株式会社 薄膜トランジスタ及びその製造方法
JP3842852B2 (ja) * 1995-11-27 2006-11-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000269504A (ja) 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP4630420B2 (ja) * 2000-05-23 2011-02-09 ティーピーオー ホンコン ホールディング リミテッド パターン形成方法
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
JP4275346B2 (ja) * 2002-03-08 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004055649A (ja) 2002-07-17 2004-02-19 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
CN1186822C (zh) * 2002-09-23 2005-01-26 中国科学院长春应用化学研究所 有机薄膜晶体管及制备方法
JP2005072053A (ja) * 2003-08-27 2005-03-17 Sharp Corp 有機半導体装置およびその製造方法
JP2005108949A (ja) 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
JP4610173B2 (ja) * 2003-10-10 2011-01-12 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2005286320A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
KR100659061B1 (ko) 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
KR101186966B1 (ko) * 2004-11-09 2012-10-02 코닌클리케 필립스 일렉트로닉스 엔.브이. 유기 트랜지스터를 제조하기 위한 자체-정렬 공정
JP4686232B2 (ja) * 2005-03-30 2011-05-25 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
JP2006351844A (ja) * 2005-06-16 2006-12-28 Mitsubishi Electric Corp 電気光学表示装置およびその製造方法
KR20070009013A (ko) * 2005-07-14 2007-01-18 삼성전자주식회사 평판표시장치 및 평판표시장치의 제조방법
KR101209046B1 (ko) * 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
JP5015141B2 (ja) * 2006-03-29 2012-08-29 パイオニア株式会社 有機薄膜トランジスタ及びその製造方法
KR101279296B1 (ko) * 2006-04-17 2013-06-26 엘지디스플레이 주식회사 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ZnO 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
KR100763913B1 (ko) * 2006-04-27 2007-10-05 삼성전자주식회사 박막 트랜지스터의 제조방법
JP3905915B2 (ja) * 2006-05-08 2007-04-18 クラリオン株式会社 ディスク装置
JP2008109116A (ja) 2006-09-26 2008-05-08 Dainippon Printing Co Ltd 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
US20080128685A1 (en) * 2006-09-26 2008-06-05 Hiroyuki Honda Organic semiconductor device, manufacturing method of same, organic transistor array, and display

Also Published As

Publication number Publication date
CN101983439A (zh) 2011-03-02
US20100051922A1 (en) 2010-03-04
EP2122706A1 (en) 2009-11-25
GB2448174A (en) 2008-10-08
US8450142B2 (en) 2013-05-28
HK1134583A1 (en) 2010-04-30
KR20100015664A (ko) 2010-02-12
GB2448174B (en) 2009-12-09
JP2010524217A (ja) 2010-07-15
KR101467507B1 (ko) 2014-12-01
WO2008122575A9 (en) 2010-01-21
WO2008122575A1 (en) 2008-10-16
CN101983439B (zh) 2012-12-12
EP2122706B1 (en) 2012-11-14
GB0706652D0 (en) 2007-05-16

Similar Documents

Publication Publication Date Title
JP5638944B2 (ja) 有機薄膜トランジスタ
CN101926016B (zh) 有机薄膜晶体管、有源矩阵有机光学器件及其制造方法
JP5565732B2 (ja) 有機薄膜トランジスタ
JP5575105B2 (ja) 有機薄膜トランジスタ
KR101474580B1 (ko) 액티브 매트릭스 광학 장치 및 그 제조 방법
US20100264408A1 (en) Organic Thin Film Transistors, Active Matrix Organic Optical Devices and Methods of Making the Same
US20110186830A1 (en) Method of Making Organic Thin Film Transistors Using a Laser Induced Thermal Transfer Printing Process
JP5770104B2 (ja) 無電解めっきによる有機薄膜トランジスタのソース及びドレイン電極の形成方法
JP5596666B2 (ja) 有機薄膜トランジスタ
JP2010040999A (ja) 有機半導体デバイス及びその製造方法並びに有機elディスプレイ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130517

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130619

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130626

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130717

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141023

R150 Certificate of patent or registration of utility model

Ref document number: 5638944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees