KR101209046B1 - 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 - Google Patents

박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 Download PDF

Info

Publication number
KR101209046B1
KR101209046B1 KR1020050068553A KR20050068553A KR101209046B1 KR 101209046 B1 KR101209046 B1 KR 101209046B1 KR 1020050068553 A KR1020050068553 A KR 1020050068553A KR 20050068553 A KR20050068553 A KR 20050068553A KR 101209046 B1 KR101209046 B1 KR 101209046B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
transistor substrate
organic semiconductor
partition wall
Prior art date
Application number
KR1020050068553A
Other languages
English (en)
Other versions
KR20070013888A (ko
Inventor
이용욱
오준학
홍문표
김보성
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050068553A priority Critical patent/KR101209046B1/ko
Priority to TW095120237A priority patent/TWI334225B/zh
Priority to JP2006203777A priority patent/JP5066347B2/ja
Priority to US11/495,911 priority patent/US7808044B2/en
Priority to CN2006101081162A priority patent/CN1905233B/zh
Publication of KR20070013888A publication Critical patent/KR20070013888A/ko
Application granted granted Critical
Publication of KR101209046B1 publication Critical patent/KR101209046B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Abstract

본 발명은 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법에 관한 것이다. 본 발명에 따른 박막트랜지스터 기판은 절연 기판과; 상기 절연 기판 상에 형성되어 있으며 채널영역을 사이에 두고 이격배치되어 있는 소스 전극 및 드레인 전극과; 상기 소스 전극 및 상기 드레인 전극 각각을 적어도 일부분 노출시키면서 상기 채널영역을 둘러싸고 있으며 불소계 고분자 물질로 이루어진 격벽과; 상기 격벽 내에 형성되어 있는 유기 반도체층을 포함하는 것을 특징으로 한다. 이에 의해 유기 반도체층이 비교적 평탄한 박막트랜지스터 기판이 제공된다.

Description

박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF MAKING THIN FILM TRANSISTOR SUBSTRATE}
도 1은 본발명의 제1실시예에 따른 박막트랜지스터 기판의 단면도이고,
도 2a 내지 도 2f는 본발명의 제1실시예에 따른 박막트랜지스터 기판의 제조방법을 순차적으로 도시한 단면도이고,
도 3 내지 도 7은 각각 본발명의 제2실시예 내지 제6실시예에 따른 박막트랜지스터 기판의 단면도이다.
* 도면의 주요부분의 부호에 대한 설명 *
10 : 절연기판 21 : 광차단막
31 : 소스 전극 32 : 드레인 전극
41 : 격벽 51 : 유기 반도체층
61 : 유기절연층 62 : 게이트 전극
71 : 보호막 81 : 화소전극
91 : 드레인 접촉구
본 발명은 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법에 관한 것으로서, 더 자세하게는, 격벽을 불소계 고분자로 형성하여 유기 반도체층을 평탄하게 한 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법에 관한 것이다.
액정표시장치는 박막트랜지스터가 형성되어 있는 박막트랜지스터 기판과 컬러필터층이 형성되어 있는 컬러필터 기판, 그리고 이들 사이에 액정층이 위치하고 있는 액정표시패널을 포함한다. 액정표시패널은 비발광소자이기 때문에 박막트랜지스터 기판의 후면에는 빛을 공급하기 위한 백라이트 유닛이 위치할 수 있다. 백라이트 유닛에서 공급된 빛은 액정층의 배열상태에 따라 투과량이 조절된다.
스위칭 소자인 박막트랜지스터는 게이트 전극, 드레인 전극, 소스 전극 그리고 반도체층을 포함한다. 반도체층으로는 비정질 실리콘이나 폴리 실리콘이 사용되는데 최근에 유기 반도체의 적용이 진행되고 있다. 반도체층으로 유기 반도체를 이용한 박막트랜지스터는 가볍고 얇아서, 대면적과 대량으로 생산가능한 차세대 표시 장치의 구동 소자로서 평가받고 있다.
유기 반도체는 상온, 상압에서 형성될 수 있기 때문에 공정단가를 낮출 수 있으며 열에 약한 플라스틱 기판을 사용할 수 있다. 또한 플라스틱 기판 사용으로 가요성(flexible) 디스플레이 장치를 구현할 수 있다.
유기 반도체는 스핀코팅, 노광, 현상 등의 공정을 거치지 않고 간단한 잉크젯 방식으로 형성될 수 있다. 유기 반도체를 잉크젯 방식으로 형성할 경우 유기 반도체가 위치할 부분을 둘러싸는 격벽이 필요하다. 격벽은 유기 반도체 형성 전에 표면처리를 통해 발수, 발유성이 부여된다. 표면처리는 통상 CF4플라즈마를 이용하게 되는데 이 때 격벽 뿐만 아니라 유기 반도체가 위치할 격벽 안쪽까지 플라즈마 처리되어 형성되는 유기 반도체가 평탄화되지 않으며 격벽의 발수, 발유성도 지속되지 않는 문제가 있다.
따라서 본 발명의 목적은 유기 반도체층이 비교적 평탄한 박막트랜지스터 기판을 제공하는 것이다.
또한 본 발명의 다른 목적은 유기 반도체층이 비교적 평탄한 박막트랜지스터 기판의 제조방법을 제공하는 것이다.
상기 본발명의 목적은 절연 기판과; 상기 절연 기판 상에 형성되어 있으며 채널영역을 사이에 두고 이격배치되어 있는 소스 전극 및 드레인 전극과; 상기 소스 전극 및 상기 드레인 전극 각각을 적어도 일부분 노출시키면서 상기 채널영역을 둘러싸고 있으며 불소계 고분자 물질로 이루어진 격벽과; 상기 격벽 내에 형성되어 있는 유기 반도체층을 포함하는 박막트랜지스터 기판에 의하여 달성될 수 있다.
상기 격벽은 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvinylidene fluoride), 퍼플로로(알케닐 비닐 에스테르) (perfluoro(alkenylvinyl ethers)의 공중합으로부터 얻어진 환상(cyclized)의 투명 고분자로 이루어진 군 중 어느 하나로 만들어진 것이 바람직하다.
상기 격벽은 감광성 물질인 것이 바람직하다.
상기 유기 반도체층은 테트라센 또는 펜타센의 치환기를 포함하는 유도체;티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나인 것이 바람직하다.
상기 유기 반도체층은 잉크 젯 방식에 의하여 형성된 것이 바람직하다.
상기 소스 전극 및 드레인 전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어진 것이 바람직하다.
상기 절연기판과 상기 소스 전극 사이 및 상기 절연기판과 상기 드레인 전극 사이에 위치하며 상기 채널영역에 대응하는 광차단막과; 상기 광차단막 상에 위치하는 절연막을 더 포함하는 것이 바람직하다.
상기 유기 반도체층 상에 위치하는 유기절연막과, 상기 유기절연막 상에 위치하는 게이트 전극을 더 포함하는 것이 바람직하다.
상기 유기절연막은 상기 격벽보다 높지 않은 것이 바람직하다.
상기 게이트 전극 상에 위치하는 보호막을 더 포함하며, 상기 보호막은 상 기 격벽보다 높지 않은 것이 바람직하다.
상기 절연기판과 상기 소스 전극 사이 및 상기 절연기판과 상기 데이터 전극 사이에 위치하는 게이트 전극과 게이트 절연막을 더 포함하는 것이 바람직하다.
상기 본 발명의 다른 목적은 절연 기판 상에 채널영역을 사이에 두고 이격배치되어 있는 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 소스 전극 및 상기 드레인 전극 각각을 적어도 일부분 노출시키면서 상기 채널영역을 둘러싸고 있으며 불소계 고분자 물질로 이루어진 격벽을 형성하는 단계와; 상기 격벽 내에 유기 반도체층을 형성하는 단계를 포함하는 것에 의하여 달성될 수 있다.
상기 격벽은 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvinylidene fluoride), 퍼플로로(알케닐 비닐 에스테르)(perfluoro(alkenylvinyl ethers)의 공중합으로부터 얻어진 환상(cyclized)의 투명 고분자로 이루어진 군 중 어느 하나로 만들어진 것이 바람직하다.
상기 격벽은 불소계 고분자층을 도포한 후 감광막을 이용한 패터닝을 통해 형성된 것이 바람직하다.
상기 격벽은 감광성 불소계 고분자층을 도포한 후 노광 및 현상 과정을 통해 형성된 것이 바람직하다.
상기 유기 반도체층은 테트라센 또는 펜타센의 치환기를 포함하는 유도체;티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나인 것이 바람직하다.
상기 유기 반도체층은 잉크젯 방식으로 형성된 것이 바람직하다.
상기 소스 전극 및 드레인 전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어진 것이 바람직하다.
상기 유기 반도체층 상부에 잉크젯 방식을 이용하여 유기절연막을 형성하는 단계와; 상기 유기절연막 상에 게이트 전극을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 게이트 전극 상에 잉크젯 방식을 이용하여 보호막을 형성하는 단계를 더 포함하는 것이 바람직하다.
이하 첨부된 도면을 참조로 하여 본발명을 더욱 상세히 설명하겠다.
여러 실시예에 있어서 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였으며, 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.
도1은 본발명의 제1실시예에 따른 박막트랜지스터 기판을 나타낸 단면도이다.
본 발명에 따른 박막트랜지스터 기판(1)은 절연 기판(10), 절연 기판(10) 상에 형성되어 있으며 서로 이격되어 있는 소스 전극(31) 및 드레인 전극(32), 소스 전극(31) 및 드레인 전극(32) 각각의 일부를 드러내고 있는 격벽(41) 그리고 격벽(41) 내에 위치하는 유기 반도체층(51)을 포함한다.
절연 기판(10)은 유리 또는 플라스틱으로 만들어질 수 있다. 절연 기판(10)이 플라스틱으로 만들어질 경우 박막트랜지스터 기판(1)에 유연성을 부여할 수 있는 장점이 있으나 열에 약한 단점이 있다. 유기 반도체층(51)은 상온, 상압에서 형성할 수 있기 때문에 플라스틱 소재의 절연 기판(10)을 사용하기 용이하다. 플라스틱 종류로는 폴리카본(polycarbon), 폴리 이미드(polyimide) , 폴리이서설폰(PES), 폴리아릴레이트(PAR), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트( PET) 등이 가능하다.
절연 기판(10) 상에는 광차단막(21)이 형성되어 있으며 광차단막(21) 상에는 절연막(22)이 형성되어 있다. 제1실시예의 박막트랜지스터는 게이트 전극(62)이 유기 반도체층(51)의 상부에 위치하는 탑-게이트(top-gate) 방식이다. 따라서 게이트 전극(62)은 절연 기판(10) 하부로부터 입사되는 빛이 유기 반도체층(51)에 입사하는 것을 방지하지 못한다. 유기 반도체층(51)은 빛을 받으면 특성이 변화하여 박막트랜지스터의 성능을 불균일하게 하는데 광차단막(21)은 이를 방지한다. 광차단 막(21)은 Cr이나 MoW와 같은 불투명재질로 이루어질 수 있다. 박막트랜지스터 기판(1)이 액정표시장치에 사용될 경우 절연 기판(10) 하부로부터 입사되는 빛은 백라이트 유닛으로부터 빛일 수 있다. 실시예에서 광차단막(21)은 박막트랜지스터의 특성에 크게 영향으로 주는 채널영역(A)을 중심으로 유기 반도체층(51)의 일부만을 가리고 있으나 광차단막(21)은 모든 유기 반도체층(51)을 가리도록 형성될 수도 있다.
광차단막(21) 상에 위치하는 절연막(22)은 광차단막(21)이 플로팅 전극으로 작용하는 것을 방지하며 광차단막(21)을 평탄화시켜 준다. 절연막(22)은 광투과율이 좋아야 하며 이후의 공정에서 안정적이어야 한다. 절연막(22)은 벤조시클로부텐(BCB)과 같은 유기막, 아크릴계의 감광막 또는 유기막과 무기막의 이중층일 수 있다. 유기막과 무기막의 이중층의 경우 무기막으로는 수백 Å두께의 질화 규소층이 사용될 수 있으며, 유기막에서 유기 반도체층(51)으로의 불순물 유입을 방지한다.
절연막(22) 상에는 소스 전극(31)과 드레인 전극(32)이 형성되어 있다. 소스 전극(31)과 드레인 전극(32)은 소정 간격으로 이격되어 있으며, 이격된 부분은 채널영역(A)을 형성한다. 소스 전극(31)과 드레인 전극(32)은 증착과 사진 식각 공정을 통해 형성될 수 있다.
소스 전극(31), 드레인 전극(32) 그리고 이들이 덮지 않은 절연막(22) 상에는 격벽(41)이 형성되어 있다. 격벽(41) 중 일부는 채널 영역(A)을 둘러싸고 있으면서 소스 전극(31) 및 드레인 전극(32) 각각의 일부분을 노출시키고 있다. 격벽(41)은 유기 반도체층(51)의 틀 역할을 한다. 격벽(41)은 유기 반도체가 드로핑되는 경우 유기 반도체의 적하 크기(drop size)가 크거나 정확한 위치에 떨어지지 않는 경우, 그리고 적하 크기가 서로 다른 경우 등에 있어서 유기 반도체가 주위로 퍼지는 정도가 달라 유기 반도체층(51)이 균일하게 형성되지 않는 것을 방지하기 위해 형성한다. 즉 잉크젯 방식에서 잉크를 떨어뜨릴 위치를 미리 정하여 잉크젯 공정이 정확하게 진행되도록 하는 것이다.
채널영역(A)을 둘러싸고 있는 격벽(41)은 상부로 갈수록 좁아지는 형태이며 높이는 약 2.7㎛정도일 수 있다. 격벽(41)의 일부에는 드레인 전극(32)을 드러내는 드레인 접촉구(91)가 마련되어 있다.
격벽(41)은 불소계 고분자로 이루어져 있다. 격벽(41)에 드로핑되는 잉크가 친수성인 경우에는 격벽(41)은 소수성 그리고 드로핑되는 잉크가 소수성인 경우에는 격벽(41)은 친수성인 것이 잉크롤 원하는 위치에 형성시키는데 유리하다. 불소계 고분자는 발수성(water repellency) 및 발유성(oil repellency)을 동시에 가지는 특성이 있다.
불소계 고분자로는, 이에 한정되지는 않으나 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvinylidene fluoride)등이 가능한다.
PTFE(Poly Tetra Fluoro Ethylene)는 구조식 1과 같은 구조이며 사용온도가 높고(290℃까지 가능) 마찰계수가 극히 작고 내마모성 및 내화학성이 우수하다.
[구조식 1]
Figure 112005041267751-pat00001
FEP(Fluorinated Ethylene Propylene)는 구조식2와 같은 구조이며 우수한 내화학성, 내부식성, 비점착성을 가진다.
[구조식 2]
Figure 112005041267751-pat00002
PFA(Poly Fluoro Alkoxy)는 PTFE나 FEP보다 우수한 내구성을 가지며 특히 내화학성이 우수한다.
ETFE(Ethylene Tetra Fluoro Ethylene)는 구조식 3과 같은 구조를 가진다. ETFE 는 완전히 불화되지는 않았지만 내화학성, 강도, 내구성이 우수하다.
[구조식 3]
Figure 112005041267751-pat00003
PVDF(polyvinylidene fluoride)는 기계적 특성이 우수하다.
불소계 고분자로는 이 외에 일본 아사히 글래스사의 제품인 상품명 사이톱(cytop)을 사용할 수도 있다. 사이톱은 퍼플로로(알케닐 비닐 에스테르)(perfluoro(alkenylvinyl ethers)의 공중합으로부터 얻어진 환상(cyclized)의 투명 고분자이다. 사이톱은 내열성, 내화학성, 발수성, 발유성이 우수하다.
격벽(41)은 감광성인 경우 코팅, 노광 그리고 현상을 거쳐 형성될 수 있으며, 감광성이 아닌 경우 코팅 후 별도의 감광막을 이용한 사진 식각을 통해 형성될 수 있다.
격벽(41) 내에는 유기 반도체층(organic semiconductor layer, 51)이 위치하고 있다. 유기 반도체층(51)은 채널영역(A)을 덮고 있으며, 노출되어 있는 소스 전극(31)과 드레인 전극(32)도 덮고 있다.
유기 반도체층(51)은 잉크젯 방법으로 형성되어 있으며, 수용액이나 유기 용매에 용해되는 고분자 물질이나 저분자 물질이 이용된다. 고분자 유기 반도체는 일반적으로 용매에 잘 용해되므로 잉크젯 공정에 적합하다. 그러나 저분자 유기 반도체 중에서도 유기 용매에 잘 용해되는 물질이 있으므로 이를 이용한다. 유기 반도체층(51)은 균일한 두께를 가지고 있으며 그 이유에 대하여는 후술한다.
유기 반도체층(51)은 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체이거나, 티오펜링(thiopene ring)의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜(oligothiopene)일 수 있다.
유기 반도체층(51)은 페릴렌테트라 카보실릭 디안하이드라이드(perylenetetracarboxlic dianhidride, PTCDA) 또는 그의 이미드(imide) 유도체이거나 나프탈렌테트라 카보실릭 디안하이드라이드(naphthalenetetracarboxlic dianhydride, NTCDA) 또는 그의 이미드(imide) 유도체일 수 있다.
유기 반도체층(51)은 금속화 프타로시아닌(metallized pthalocyanine) 또는 그의 할로겐화 유도체이거나 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체일 수 있다. 여기서 금속화 프타로시아닌(metallized pthalocyanine)에 첨가되는 금속으로는 구리, 코발트, 아연 등이 바람직하다.
유기 반도체층(51)은 티에닐렌(thienylene) 및 비닐렌(vinylene)의 코-올리고머(co-oligomer) 또는 코-폴리머(co-polymer)일 수 있다.
유기 반도체층(51)은 티에닐렌(thienylene) 또는 코로렌(coroene)과 그들의 치환기를 포함하는 유도체일 수 있다.
유기 반도체층(51)은 이러한 유도체들의 아로마틱(aromatic) 또는 헤테로아로마틱 링(heteroaromatic ring)에 탄소수 1 내지 30개의 하이드로 카본 체인(hydrocarbon chain)을 한 개 이상 포함하는 유도체일 수 있다.
유기 반도체층(51)의 상부에는 유기절연막(61)이 형성되어 있다. 유기 반도체층(51)과 게이트 전극(62)이 직접 접촉하거나 무기절연막을 사이에 두고 위치하면 유기 반도체층(51)의 특성이 열화될 수 있다. 유기절연막(61)은 유기 반도체층(51)과 게이트 전극(62)의 직접 접촉을 방지하면서 유기 반도체층(51)의 특성이 유지될 수 있도록 한다. 유기 반도체층(51)도 잉크젯 방식으로 형성되며 격벽(41)보다 다소 낮게 형성되어 있다.
채널영역(A)상의 유기절연막(61) 상에는 게이트 전극(62)이 위치하고 있다. 게이트 전극(62)은 금속 단일층이거나 금속 다중층일 수 있다.
게이트 전극(62)의 상부에는 보호막(71)이 형성되어 있다. 보호막(71)은 아크릴계의 감광성 유기막이나 실리콘 질화물막으로 이루어질 수 있으며 드레인 전극(32)을 노출시키는 드레인 접촉구(91)에서는 제거되어 있다.
보호막(71) 상에는 화소전극(81)이 형성되어 있다. 화소전극(81)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어져 있으며 드레인 접촉구(91)을 통해 드레인 전극(32)과 접하고 있다.
이하에서는 도 2a 내지 도 2f를 참조하여 본발명의 제1실시예에 따른 박막트랜지스터 기판의 제조방법을 설명한다.
먼저 도 2a와 같이 절연기판(10) 상에 광차단막(21), 절연막(22), 소스 전극(31) 그리고 드레인 전극(32)을 형성한다. 절연기판(10)으로는 유리, 실리콘 또는 플라스틱이 가능하다.
광차단막(21)은 Cr, MoW와 같은 금속막을 스퍼터링 등의 방법으로 절연기판(10) 상에 증착한 후 사진식각 공정을 통해 형성될 수 있다.
절연막(22)은 유기막인 경우에는 스핀 코팅 또는 슬릿 코팅 방법으로 형성될 수 있으며, 무기막인 경우에는 화학기상증착(CVD), 플라즈마 강화 화학기상증착 (PECVD)방법으로 형성될 수 있다.
소스 전극(31)과 드레인 전극(32)은 금속막을 스퍼터링 등의 방법으로 절연기판(10) 상에 증착한 후 사진식각 공정을 통해 형성될 수 있다. 형성되는 소스 전 극(31)과 드레인 전극(32)은 이격분리되어 채널영역을 정의한다.
이 후 도 2b와 같이 격벽(41) 형성을 위한 격벽 코팅층(40)을 형성하고 그 상부에 감광막 패턴(95)을 형성한다.
격벽 코팅층(40)은 불소계 고분자를 용제에 용해한 후 슬릿 코팅, 스핀 코팅법을 이용하여 코팅한 후 용제를 제거하는 과정을 통하여 형성될 수 있다.
격벽 코팅층(40) 상에 위치하는 감광막 패턴(95)은 격벽(41)이 형성될 격벽 코팅층(40) 상부에만 위치하고 있다. 이 상태에서 감광막 패턴(95)으로 가리지 않은 격벽 코팅층(40)을 식각 제거하여 격벽(41)을 형성한다.
격벽(41)을 이루는 불소계 고분자가 감광성 특성을 가진 경우 격벽(41)은 별도의 감광막 패턴(95)을 이용하지 않고 형성될 수 있다. 즉 격벽(41)은 격벽 코팅층(40)을 노광, 현상하는 것만으로 형성될 수 있다.
이후 도 2c와 같이 완성된 격벽(41)으로 둘러싸인 채널영역에 유기 반도체 용액(50)을 잉크젯 방식으로 드로핑(dropping)한다. 유기 반도체 용액(50)은 용제에 따라 친수성 또는 친유성일 수 있으며, 일부는 격벽(41)의 측면으로 드로핑되기도 한다. 본발명의 격벽(41)은 발수성과 발유성을 모두 갖춘 불소계 고분자로 이루어져 있기 때문에 격벽(41)의 측면으로 드로핑된 유기 반도체 용액(50)은 격벽(41)의 측면을 타고 흘러 내려 채널영역으로 흘려내린다. 반면 발수성과 발유성은 격벽(41)에만 한정되고 유기 반도체 용액(50)이 접하는 절연막(22), 소스 전극(31) 그리고 드레인 전극(32)은 표면처리되어 있지 않아 발수성과 발유성을 가지고 있지 않다. 따라서 유기 반도체 용액(50)은 채널영역 및 그 주변에 평탄하게 형성될 수 있다. 유기 반도체 용액(50)은 용제 제거과정을 거쳐 유기 반도체층(51)을 형성하며 유기 반도체층(51)도 평탄하게 형성된다.
이 후 도 2d와 같이 완성된 유기 반도체층(51) 상에 유기절연막 용액(65)을 드로핑한다. 유기절연막 용액(65)은 용제에 따라 수성 또는 유성일 수 있으며, 일부는 격벽(41)의 측면으로 제팅되기도 한다. 격벽(41)은 발수성과 발유성을 모두 갖춘 불소계 고분자로 이루어져 있기 때문에 격벽(41)의 측면으로 드로핑된 유기절연막 용액(65)은 격벽(41)의 측면을 타고 흘러 내려 유기 반도체층(51) 상부로 흘려내린다. 따라서 유기절연막 용액(65)은 유기 반도체층(51) 상에서 평탄하게 형성될 수 있다. 유기절연막 용액(65)은 용제 제거과정을 거쳐 유기절연막(61)을 형성하며 유기절연막(51)도 평탄하게 형성된다.
격벽(41)의 발수성과 발유성은 종래와 같은 플라즈마 처리를 통해 부여된 것이 아니라 격벽(41)을 이루는 불소계 고분자의 특성에 기인한 것이다. 따라서 격벽(41)의 발수성과 발유성은 유기 반도체층(51)과 유기절연막(61)의 형성과정에서 약화되지 않으며 영구하게 된다.
한편 불소계 고분자로 이루어진 격벽(41)을 형성한 후 격벽(41) 내의 소스 전극(31), 드레인 전극(32) 그리고 절연막(22)을 플라즈마 등을 이용하여 특성을 조정하는 것도 가능하다.
이후 도 2e와 같이 완성된 유기절연막(61) 상에 게이트 전극(62)을 형성한다. 게이트 전극(62)은 금속막을 스퍼터링 등의 방법으로 절연기판(10) 상에 증착한 후 사진식각 공정을 통해 형성될 수 있다. 게이트 전극(62)은 금속 단일층 또는 금속 다중층일 수 있다.
이후 도 2f와 같이 게이트 전극(62) 및 격벽(41) 상에 보호막(71)을 형성한다. 보호막(71)은 드레인 접촉구(91) 영역에서는 제거되어 있다. 보호막(71)이 감광성 유기막으로 이루어진 경우 경우 보호막(71)은 코팅, 노광 및 현상을 통해 형성될 수 있으며, 실리콘 질화물과 같은 무기막으로 이루어진 경우 증착과 사진 식각공정을 통해 형성될 수 있다.
이후 마지막으로 드레인 접촉구(91)를 통해 드레인 전극(31)과 접하는 화소전극(81)을 형성하면 도 1의 박막트랜지스터 기판(1)이 완성된다.
도 3 내지 도 7은 각각 본발명의 제2실시예 내지 제6실시예에 따른 박막트랜지스터 기판의 단면도이다. 제1실시예와의 차이점을 중심으로 설명하면 다음과 같다.
도 3에 도시한 제2실시예에 따른 박막트랜지스터 기판(1)은 게이트 전극(62)와 보호막(71)이 격벽(41) 내부에 존재한다. 제2실시예에서는 보호막(71)도 유기 반도체층(51)과 유기 절연막(61)과 같이 잉크젯 방식으로 형성된 것이다. 이에 따라 보호막(71)은 격벽(41)보다 다소 낮게 형성되어 있다. 격벽(41)의 발수성과 발유성은 종래와 같은 플라즈마 처리를 통해 부여된 것이 아니라 격벽(41)을 이루는 불소계 고분자의 특성에 기인한 것이다. 따라서 격벽(41)의 발수성과 발유성은 유기 반도체층(51), 유기절연막(61), 그리고 보호막(71)의 형성과정에서 약화되지 않는다.
도 4에 도시한 제3실시예에 따른 박막트랜지스터 기판(1)은 격벽(41)이 채 널영역만을 둘러싸고 있으며 화소전극(81) 하부에는 존재하지 않는다. 이에 따라 드레인 전극(32)를 드러내는 드레인 접촉구(91) 영역에는 보호막(71)만이 제거되어 있다.
도 5에 도시한 제4실시예에 따른 박막트랜지스터 기판(1)은 소스 전극(31) 및 드레인 전극(32)이 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명전도물질로 이루어져 있으며 드레인 전극(32)은 화소전극(81)과 일체를 이루고 있다. 또한 휘도 감소를 방지하기 위하여 화소전극(81) 상부에는 격벽(41)과 보호막(71)이 형성되어 있지 않다.
도 6에 도시한 제5실시예에 따른 박막트랜지스터 기판(1)은 제1실시예와 달리 게이트 전극(62)이 유기 반도체층(51)의 하부에 위치하는 바텀 게이트(bottom gate)방식이다. 게이트 전극(62)이 절연기판(10) 하부로부터 입사되는 빛을 막아주므로 별도의 금속차광패턴(21)은 형성되어 있지 않다. 게이트 전극(62)과 유기 반도체층(51) 사이에는 게이트 절연막(63)이 위치한다. 게이트 절연막(63)은 유기막, 무기막 또는 유기막과 무기막의 2중층일 수 있다.
제5실시예에 따르면 유기 반도체층(51) 형성 후에 보호막(71) 형성과정만이 있기 때문에 유기 반도체층(51)의 품질이 저하될 가능성이 적게된다.
도 7에 도시한 제6실시예에 따른 박막트랜지스터 기판(1)은 제5실시예와 같이 게이트 전극(62)이 유기 반도체층(51)의 하부에 위치하는 바텀 게이트(bottom gate)방식이다. 그러나 제5실시예와 달리 게이트 절연막(63)이 격벽(41)내에만 위치한다. 제6실시예에 따른 박막트랜지스터 기판(1)의 제조에서는 게이트 전극(62) 형성 후 격벽(41)을 형성하며, 게이트 절연막(63)은 격벽(41)을 이용한 잉크젯 방식으로 형성된다. 소스 전극(31)과 드레인 전극(32)의 일부는 격벽(41) 상에 형성되어 있다.
제6실시예에 따르면 유기 반도체층(51) 형성 후에 보호막(71) 형성과정만이 있기 때문에 유기 반도체층(51)의 품질이 저하될 가능성이 적게된다.
본발명에 따른 박막트랜지스터 기판은 액정표시장치 또는 유기전기발광장치(organic light emitting diode) 등의 표시장치에 사용될 수 있다.
유기전기발광장치는 전기적인 신호를 받아 발광하는 유기물을 이용한 자발광형 소자이다. 유기전기발광장치에는 음극층(화소전극), 홀 주입층, 홀 수송층, 발광층, 전자 수송층, 전자 주입층, 양극층(대향전극)이 적층되어 있다. 본발명에 따른 박막트랜지스터 기판의 드레인 전극은 음극층과 전기적으로 연결되어 데이터 신호를 인가할 수 있다.
비록 본발명의 몇몇 실시예들이 도시되고 설명되었지만, 본발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 유기 반도체층이 비교적 평탄한 박막트랜지스터 기판이 제공된다.
또한 유기 반도체층이 비교적 평탄한 박막트랜지스터 기판의 제조방법이 제공된다.

Claims (22)

  1. 절연 기판,
    상기 절연 기판 상에 형성되어 있으며 채널영역을 사이에 두고 이격배치되어 있는 소스 전극 및 드레인 전극,
    상기 소스 전극 및 상기 드레인 전극 각각을 노출시키면서 상기 채널영역을 둘러싸고 있으며 불소계 고분자 물질로 이루어진 격벽,
    상기 격벽 내에 유기 반도체 용액으로 형성된 유기 반도체층,
    상기 유기 반도체층 위에 위치하고, 상기 격벽 내에 형성된 유기 절연막 그리고
    상기 유기 절연막 위에 위치하는 게이트 전극을 포함하고,
    상기 격벽은 상기 유기 반도체층 및 상기 유기 절연막을 둘러싸며,
    상기 유기 반도체층과 상기 유기 절연막은 상기 격벽보다 낮게 형성된 박막트랜지스터 기판.
  2. 제1항에 있어서,
    상기 격벽은 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvinylidene fluoride), 퍼플로로(알케닐 비닐 에스테르)(perfluoro(alkenylvinyl ethers)의 공중합으로부터 얻어진 환상(cyclized)의 투명 고분자로 이루어진 군 중 어느 하나로 만들어진 것을 특징으로 하는 박막트랜지스터 기판.
  3. 제1항에 있어서,
    상기 격벽은 감광성 물질인 것을 특징으로 하는 박막트랜지스터 기판.
  4. 제1항에 있어서,
    상기 유기 반도체층은 테트라센 또는 펜타센의 치환기를 포함하는 유도체;티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나인 것을 특징으로 하는 박막트랜지스터 기판.
  5. 제1항에 있어서,
    상기 유기 반도체층은 잉크 젯 방식에 의하여 형성된 것을 특징으로 하는 박막트랜지스터 기판.
  6. 제1항에 있어서,
    상기 소스 전극 및 드레인 전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어진 것을 특징으로 하는 박막트랜지스터 기판.
  7. 제 1항에 있어서,
    상기 절연기판과 상기 소스 전극 사이 및 상기 절연기판과 상기 드레인 전극 사이에 위치하며 상기 채널영역에 대응하는 광차단막과;
    상기 광차단막 상에 위치하는 절연막을 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  8. 제 1항에 있어서,
    상기 유기절연막 상에 위치하는 게이트 전극을 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  9. 제 8항에 있어서,
    상기 유기절연막은 상기 격벽보다 높지 않은 것을 특징으로 하는 박막트랜지스터 기판.
  10. 제 8항에 있어서,
    상기 게이트 전극 상에 위치하는 보호막을 더 포함하며,
    상기 보호막은 상기 격벽보다 높지 않은 것을 특징으로 하는 박막트랜지스터 기판.
  11. 삭제
  12. 절연 기판 상에 채널영역을 사이에 두고 이격배치되어 있는 소스 전극 및 드레인 전극을 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극 각각을 노출시키면서 상기 채널영역을 둘러싸고 있으며 불소계 고분자 물질로 이루어진 격벽을 형성하는 단계,
    상기 격벽 내에 잉크젯 방법을 이용하여 유기 반도체층을 형성하는 단계,
    상기 유기 반도체층 위에 위치하고 상기 격벽 내에 위치하는 유기 절연막을 형성하는 단계 그리고
    상기 유기 절연막 위에 게이트 전극을 형성하는 단계를 포함하고,
    상기 격벽은 상기 유기 반도체층 및 상기 유기 절연막을 둘러싸며,
    상기 유기 반도체층과 상기 유기 절연막은 상기 격벽보다 낮게 형성되는 박막트랜지스터 기판의 제조방법.
  13. 제 12항에 있어서,
    상기 격벽은 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvinylidene fluoride), 퍼플로로(알케닐 비닐 에스테르)(perfluoro(alkenylvinyl ethers)의 공중합으로부터 얻어진 환상(cyclized)의 투명 고분자로 이루어진 군 중 어느 하나로 만들어진 것을 특징 으로 하는 박막트랜지스터 기판의 제조방법.
  14. 제 12항에 있어서,
    상기 격벽은 불소계 고분자층을 도포한 후 감광막을 이용한 패터닝을 통해 형성된 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  15. 제 12항에 있어서,
    상기 격벽은 감광성 불소계 고분자층을 도포한 후 노광 및 현상 과정을 통해 형성된 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  16. 제12항에 있어서,
    상기 유기 반도체층은 테트라센 또는 펜타센의 치환기를 포함하는 유도체;티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나인 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  17. 삭제
  18. 제12항에 있어서,
    상기 소스 전극 및 드레인 전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어진 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  19. 제12항에 있어서,
    상기 유기 절연막은 잉크젯 방식을 이용하여 형성하는 박막트랜지스터 기판의 제조방법.
  20. 제19항에 있어서,
    상기 게이트 전극 상에 잉크젯 방식을 이용하여 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  21. 삭제
  22. 삭제
KR1020050068553A 2005-07-27 2005-07-27 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 KR101209046B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050068553A KR101209046B1 (ko) 2005-07-27 2005-07-27 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
TW095120237A TWI334225B (en) 2005-07-27 2006-06-07 Thin film transistor substrate and method of making the same
JP2006203777A JP5066347B2 (ja) 2005-07-27 2006-07-26 薄膜トランジスタ基板及びその製造方法
US11/495,911 US7808044B2 (en) 2005-07-27 2006-07-27 Thin film transistor substrate and method of making the same
CN2006101081162A CN1905233B (zh) 2005-07-27 2006-07-27 薄膜晶体管基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050068553A KR101209046B1 (ko) 2005-07-27 2005-07-27 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20070013888A KR20070013888A (ko) 2007-01-31
KR101209046B1 true KR101209046B1 (ko) 2012-12-06

Family

ID=37674424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050068553A KR101209046B1 (ko) 2005-07-27 2005-07-27 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법

Country Status (5)

Country Link
US (1) US7808044B2 (ko)
JP (1) JP5066347B2 (ko)
KR (1) KR101209046B1 (ko)
CN (1) CN1905233B (ko)
TW (1) TWI334225B (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901268B2 (en) * 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
KR20070053060A (ko) * 2005-11-19 2007-05-23 삼성전자주식회사 표시장치와 이의 제조방법
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
KR20080018576A (ko) * 2006-08-25 2008-02-28 삼성전자주식회사 유기 활성물의 접촉 구조 형성 방법 및 평판 표시 장치의제조 방법, 그리고 유기 박막 트랜지스터 표시판 및 유기발광 표시 장치
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
KR100886723B1 (ko) * 2007-02-20 2009-03-04 고려대학교 산학협력단 유기박막 트랜지스터의 제조방법 및 그 방법에 의하여제조된 유기박막 트랜지스터
KR101062108B1 (ko) * 2007-03-26 2011-09-02 파이오니아 가부시키가이샤 유기 반도체 소자 및 그 제조방법
GB2450675A (en) * 2007-04-04 2009-01-07 Cambridge Display Tech Ltd Active matrix organic displays
GB2448174B (en) * 2007-04-04 2009-12-09 Cambridge Display Tech Ltd Organic thin film transistors
KR101348025B1 (ko) * 2007-04-04 2014-01-06 삼성전자주식회사 박막 트랜지스터의 제조방법
KR101475097B1 (ko) * 2007-04-25 2014-12-23 메르크 파텐트 게엠베하 전자 디바이스의 제조 방법
US8017940B2 (en) 2007-05-25 2011-09-13 Panasonic Corporation Organic transistor, method of forming organic transistor and organic EL display with organic transistor
JP2008298859A (ja) * 2007-05-29 2008-12-11 Asahi Glass Co Ltd 感光性組成物、それを用いた隔壁、隔壁の製造方法、カラーフィルタの製造方法、有機ｅｌ表示素子の製造方法および有機ｔｆｔアレイの製造方法
WO2008149498A1 (ja) 2007-05-31 2008-12-11 Panasonic Corporation 有機ｅｌ素子、およびその製造方法
JP4882873B2 (ja) * 2007-05-31 2012-02-22 パナソニック株式会社 有機ｅｌデバイス及び有機ｅｌディスプレイパネル
US20090014716A1 (en) * 2007-07-11 2009-01-15 Takumi Yamaga Organic thin-film transistor and method of manufacturing the same
JP5277675B2 (ja) * 2007-07-11 2013-08-28 株式会社リコー 有機薄膜トランジスタの製造方法
JP2009021477A (ja) * 2007-07-13 2009-01-29 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
KR101379616B1 (ko) * 2007-07-31 2014-03-31 삼성전자주식회사 계면특성이 향상된 유기박막트랜지스터 및 그의 제조방법
CN101772842B (zh) * 2007-08-07 2011-08-17 松下电器产业株式会社 半导体装置及其制造方法以及图像显示装置
TW200913337A (en) 2007-08-07 2009-03-16 Panasonic Corp Semiconductor device, manufacturing method thereof and image display device
GB2455747B (en) * 2007-12-19 2011-02-09 Cambridge Display Tech Ltd Electronic devices and methods of making the same using solution processing techniques
GB2458454B (en) * 2008-03-14 2011-03-16 Cambridge Display Tech Ltd Electronic devices and methods of making the same using solution processing techniques
JP5325465B2 (ja) * 2008-06-03 2013-10-23 株式会社日立製作所 薄膜トランジスタおよびそれを用いた装置
JP4618337B2 (ja) 2008-06-17 2011-01-26 ソニー株式会社 表示装置およびその製造方法、ならびに半導体装置およびその製造方法
JP2010010296A (ja) 2008-06-25 2010-01-14 Ricoh Co Ltd 有機トランジスタアレイ及び表示装置
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010062276A (ja) * 2008-09-03 2010-03-18 Brother Ind Ltd 酸化物薄膜トランジスタ、及びその製造方法
JP4561934B2 (ja) * 2008-11-19 2010-10-13 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ
JP4605319B2 (ja) * 2009-03-13 2011-01-05 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法、及び薄膜トランジスタ
KR101572081B1 (ko) 2009-04-22 2015-11-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
GB0921707D0 (en) * 2009-12-11 2010-01-27 Cambridge Display Tech Ltd Electronic devices
KR101079519B1 (ko) * 2009-12-21 2011-11-03 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
JP5493881B2 (ja) * 2010-01-07 2014-05-14 セイコーエプソン株式会社 電気光学装置用基板及びその製造方法、電気光学装置並びに電子機器
KR101108162B1 (ko) 2010-01-11 2012-01-31 서울대학교산학협력단 고해상도 유기 박막 패턴 형성 방법
KR20130114120A (ko) 2010-09-02 2013-10-16 메르크 파텐트 게엠베하 전자 디바이스용 중간층
KR101802860B1 (ko) * 2010-12-14 2017-11-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5741832B2 (ja) * 2011-04-27 2015-07-01 大日本印刷株式会社 アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
JP2013196919A (ja) * 2012-03-21 2013-09-30 Sony Corp 有機ｅｌ表示装置、有機ｅｌ表示装置の製造方法およびカラーフィルタ基板
RU2014147079A (ru) 2012-04-25 2016-06-20 Мерк Патент Гмбх Блочные структуры для органических электронных устройств
JP6499966B2 (ja) 2012-09-21 2019-04-10 メルク パテント ゲーエムベーハー 有機半導体電子デバイス
US9923035B2 (en) 2012-11-08 2018-03-20 Merck Patent Gmbh Method for producing organic electronic devices with bank structures, bank structures and electronic devices produced therewith
JP6528517B2 (ja) 2015-04-06 2019-06-12 三菱電機株式会社 配向膜の塗布方法
EP3194502A4 (en) 2015-04-13 2018-05-16 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
CN107771358A (zh) 2015-06-12 2018-03-06 默克专利有限公司 具有含氟聚合物台架结构的有机电子器件
US9842883B2 (en) * 2016-01-28 2017-12-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Flexible array substrate structure and manufacturing method for the same
KR102471270B1 (ko) 2016-08-17 2022-11-25 메르크 파텐트 게엠베하 뱅크 구조들을 가진 전자 디바이스
CN109817096A (zh) * 2019-01-14 2019-05-28 深圳市德彩光电有限公司 一种柔性led显示屏及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100239140B1 (ko) * 1995-06-29 2000-01-15 마찌다 가쯔히꼬 박막트랜지스터 회로 및 화상표시장치
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3572776B2 (ja) * 1996-02-07 2004-10-06 ソニー株式会社 誘電体材料および誘電体膜
TW416260B (en) * 1997-01-31 2000-12-21 Asahi Glass Co Ltd Electronic components having fluorine polymer thin film
JP3267271B2 (ja) 1998-12-10 2002-03-18 日本電気株式会社 液晶表示装置およびその製造法
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
KR20010089334A (ko) 1999-08-24 2001-10-06 요트.게.아. 롤페즈 표시장치
JP2001244467A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
KR100403714B1 (ko) 2000-06-10 2003-11-01 씨씨알 주식회사 웹문서 레이아웃 이미지 및 웹사이트 구조를 제공하여인터넷 검색을 용이하게 할 수 있는 시스템 및 방법
GB0028877D0 (en) 2000-11-28 2001-01-10 Koninkl Philips Electronics Nv Liquid crystal displays
KR100857719B1 (ko) * 2001-03-26 2008-09-08 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2003082042A (ja) 2001-09-07 2003-03-19 Jsr Corp 隔壁形成用感放射線性樹脂組成物、隔壁、および表示素子。
EP2204861A1 (en) * 2001-12-19 2010-07-07 Merck Patent GmbH Organic field effect transistor with an organic dielectric
GB0207134D0 (en) 2002-03-27 2002-05-08 Cambridge Display Tech Ltd Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained
JP4635410B2 (ja) * 2002-07-02 2011-02-23 ソニー株式会社 半導体装置及びその製造方法
US6821811B2 (en) 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
JP4618990B2 (ja) * 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
JP4356309B2 (ja) * 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
TW200413803A (en) * 2003-01-30 2004-08-01 Ind Tech Res Inst Organic transistor array substrate and its manufacturing method, and LCD including the organic transistor array substrate
JP4997688B2 (ja) 2003-08-19 2012-08-08 セイコーエプソン株式会社 電極、薄膜トランジスタ、電子回路、表示装置および電子機器
KR100973811B1 (ko) * 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
JP2005101558A (ja) * 2003-08-28 2005-04-14 Seiko Epson Corp 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
JP4415653B2 (ja) * 2003-11-19 2010-02-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP4281584B2 (ja) * 2004-03-04 2009-06-17 セイコーエプソン株式会社 半導体装置の製造方法
US7067841B2 (en) * 2004-04-22 2006-06-27 E. I. Du Pont De Nemours And Company Organic electronic devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100239140B1 (ko) * 1995-06-29 2000-01-15 마찌다 가쯔히꼬 박막트랜지스터 회로 및 화상표시장치
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器

Also Published As

Publication number Publication date
JP2007036259A (ja) 2007-02-08
US7808044B2 (en) 2010-10-05
KR20070013888A (ko) 2007-01-31
JP5066347B2 (ja) 2012-11-07
US20070023837A1 (en) 2007-02-01
CN1905233B (zh) 2010-10-27
TW200705671A (en) 2007-02-01
TWI334225B (en) 2010-12-01
CN1905233A (zh) 2007-01-31

Similar Documents

Publication Publication Date Title
KR101209046B1 (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR20070033144A (ko) 표시장치와 표시장치의 제조방법
US8258004B2 (en) Display device and manufacturing method thereof
EP1648030B1 (en) Organic thin film transistor array
KR101219046B1 (ko) 표시장치와 이의 제조방법
US7638802B2 (en) Flat panel display including thin film transistor substrate
KR101240657B1 (ko) 표시장치와 그 제조방법
JP4988322B2 (ja) 表示装置とその製造方法
KR101348025B1 (ko) 박막 트랜지스터의 제조방법
US7737448B2 (en) Thin film transistor array panel and manufacture thereof
US20070109457A1 (en) Organic thin film transistor array panel
US7915074B2 (en) Thin film transistor array panel and manufacturing method thereof
JP2007335862A (ja) 薄膜トランジスタ表示板及びその製造方法
US20070262308A1 (en) Thin film transistor array panel and manufacturing method thereof
KR101424012B1 (ko) 표시장치와 그 제조방법
KR20070081569A (ko) 표시장치와 그 제조방법
KR20080042441A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
US20080073648A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20070103195A (ko) 디스플레이장치
KR20070052514A (ko) 표시장치와 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B90T Transfer of trial file for re-examination
B701 Decision to grant
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 8