KR101079519B1 - 유기 박막 트랜지스터 및 그 제조방법 - Google Patents

유기 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101079519B1
KR101079519B1 KR1020090128465A KR20090128465A KR101079519B1 KR 101079519 B1 KR101079519 B1 KR 101079519B1 KR 1020090128465 A KR1020090128465 A KR 1020090128465A KR 20090128465 A KR20090128465 A KR 20090128465A KR 101079519 B1 KR101079519 B1 KR 101079519B1
Authority
KR
South Korea
Prior art keywords
electrode
thin film
source
forming
gate
Prior art date
Application number
KR1020090128465A
Other languages
English (en)
Other versions
KR20110071810A (ko
Inventor
하상원
정일섭
허진희
김교혁
권정민
음규학
임상일
류창섭
Original Assignee
성균관대학교산학협력단
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단, 삼성전기주식회사 filed Critical 성균관대학교산학협력단
Priority to KR1020090128465A priority Critical patent/KR101079519B1/ko
Priority to JP2010283451A priority patent/JP5401727B2/ja
Priority to US12/975,302 priority patent/US20110147724A1/en
Publication of KR20110071810A publication Critical patent/KR20110071810A/ko
Application granted granted Critical
Publication of KR101079519B1 publication Critical patent/KR101079519B1/ko
Priority to US13/723,004 priority patent/US20130137212A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/481Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기 박막 트랜지스터 및 그 제조방법에 관한 것으로, 본 발명에 따른 유기 박막 트랜지스터는 다수의 격벽 및 상기 격벽에 의하여 구획되는 다수의 홈부가 형성된 절연기판; 상기 다수의 홈부 중 서로 이격된 홈부 각각에 형성된 소스 및 드레인 전극; 상기 소스 및 드레인 전극 사이의 홈부에 형성되는 게이트 전극; 상기 소스 전극과 게이트 전극, 상기 게이트 전극과 드레인 전극 사이의 격벽의 식각에 의하여 형성된 개구부; 상기 개부구에 형성되는 게이트 절연막; 및 상기 게이트 절연막 상에 형성된 유기 반도체층;을 포함한다. 본 발명에 따른 유기 박막 트랜지스터는 대량 생산이 가능하고 우수한 전기적 특성을 갖는다.
격벽, 홈부, 식각, 유기 반도체층, 유기 박막 트랜지스터.

Description

유기 박막 트랜지스터 및 그 제조방법{Organic thin film transistor and method of manufacturing the same}
본 발명은 유기 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 구체적으로는 대량 생산이 가능하고 우수한 전기적 특성을 갖는 유기 박막 트랜지스터 및 그 제조방법에 관한 것이다.
반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 이후, 유기물의 특징, 즉 합성 방법이 다양하고 섬유나 필름 형태로 용이하게 성형할 수 있는 점, 유연성, 전도성 및 저렴한 생산비 등의 장점 때문에, 유기물을 이용한 트랜지스터에 대한 연구가 기능성 전자소자 및 광소자 등의 광범위한 분야에서 활발히 이루어지고 있다.
종래의 실리콘 박막 트랜지스터는 고농도의 불순물로 도핑된 소스 영역 및 드레인 영역과 상기 두 영역 사이에 형성된 채널 영역을 갖는 반도체층을 구비하며, 상기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스 영역 및 드레인 영역에 각각 접하는 소스 전극 및 드레인 전극을 갖는다.
그러나 상기와 같은 기존의 실리콘 박막 트랜지스터는 제조 비용이 많이 들고, 외부의 충격에 의해 쉽게 깨지며, 300℃ 이상의 고온 공정에 의해 생산되기 때문에 플라스틱 기판 등을 사용할 수 없다는 문제점이 있었다.
특히 액정 디스플레이 장치나 유기 발광 디스플레이 장치 등의 평판 디스플레이 장치에는 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 박막 트랜지스터가 사용된다. 이러한 평판 디스플레이 장치에 있어서 최근 요구되고 있는 대형화 및 박형화와 더불어 플렉서블(flexible) 특성을 만족시키기 위해, 기존의 글라스재가 아닌 플라스틱재 등으로 구비되는 기판을 사용하려는 시도가 계속되고 있다. 그러나 플라스틱 기판을 사용할 경우에는 전술한 바와 같이 고온 공정이 아닌 저온 공정을 사용해야 한다. 따라서, 종래의 실리콘 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
반면, 박막 트랜지스터의 반도체층으로 유기막을 사용할 경우에는 이러한 문제점들을 해결할 수 있기 때문에, 최근 유기막을 반도체층으로 사용하는 유기 박막 트랜지스터(organic thin film transistor)에 대한 연구가 활발히 이루어지고 있다.
한편, 재료 손실을 최소화하고 제조 비용 및 시간을 절감하기 위하여, 유기 박막 트랜지스터의 각 층을 각종 인쇄법, 예를 들면 잉크젯 프린팅법을 이용하여 형성하려는 시도가 이루어지고 있다.
잉크젯 프린팅 공정은 형성하고자 하는 층을 이루는 유기물 또는 도전성 입자를 용매와 혼합하여 잉크 조성물을 제조한 후, 상기 잉크 조성물을 소정의 위치 에 적가하는 방식으로 이루어 진다. 이러한 잉크젯 프린팅 공정으로 유기물 또는 도전성 입자를 포함하는 층을 형성할 경우, 상기 잉크 조성물 적가 시 원하는 부위가 아닌 그 주변부로 잉크 조성물이 퍼지는 경우가 있어, 정밀한 패턴의 층을 형성하기 어려운 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 대량 생산이 가능하고 우수한 전기적 특성을 갖는 유기 박막 트랜지스터 및 그 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위하여 본 발명의 일 실시형태는 다수의 격벽 및 상기 격벽에 의하여 구획되는 다수의 홈부가 형성된 절연기판; 상기 다수의 홈부 중 서로 이격된 홈부 각각에 형성된 소스 및 드레인 전극; 상기 소스 및 드레인 전극 사이의 홈부에 형성되는 게이트 전극; 상기 소스 전극과 게이트 전극, 상기 게이트 전극과 드레인 전극 사이의 격벽의 식각에 의하여 형성된 개구부; 상기 개부구에 형성되는 게이트 절연막; 및 상기 게이트 절연막 상에 형성된 유기 반도체층;을 포함하는 유기 박막 트랜지스터를 제공한다.
상기 다수의 홈부는 바닥의 높이가 서로 다르게 형성될 수 있고, 상기 게이트 전극이 형성된 홈부는 상기 소스 및 드레인 전극이 형성된 홈부 보다 바닥의 높이가 낮게 형성될 수 있다.
상기 게이트 전극의 높이는 상기 소스 및 드레인 전극의 높이보다 낮을 수 있다.
상기 게이트 절연막은 상기 소스 및 드레인 전극의 하부까지 형성될 수 있다.
상기 유기 박막 트랜지스터는 상기 게이트 절연막과 유기 반도체층 사이에 형성된 자기조립박막층을 추가로 포함할 수 있다.
상기 유기 박막 트랜지스터는 상기 유기 반도체층 상에 형성된 보호층을 추가로 포함할 수 있다.
본 발명의 다른 실시형태는 절연기판 상에 다수의 격벽을 형성하고, 상기 격벽에 의하여 구획되는 다수의 홈부를 형성하는 단계; 상기 홈부에 소스 전극, 드레인 전극 및 게이트 전극을 각각 형성하는 단계; 상기 소스와 게이트, 상기 드레인 전극 사이의 격벽을 식각하여 개구부를 형성하는 단계; 상기 개구부에 게이트 졀연막을 형성하는 단계; 및 상기 게이트 절연막 상에 유기 반도체층을 형성하는 단계; 를 포함하는 유기 박막 트랜지스터의 제조방법을 제공한다.
상기 다수의 격벽을 형성하는 단계는 임프린트 방법에 의하여 수행될 수 있다.
상기 다수의 홈부는 바닥의 높이가 서로 다르게 형성될 수 있고, 상기 게이트 전극이 형성될 홈부는 상기 소스 및 드레인 전극이 형성될 홈부 보다 바닥의 높이가 낮게 형성될 수 있다.
상기 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계는 잉크젯 프린팅에 의하여 수행되 수 있다.
상기 게이트 전극의 높이는 상기 소스 및 드레인 전극의 높이보다 낮게 형성될 수 있다.
상기 개구부를 형성하는 단계는 잉크젯 프린팅 유닛을 통하여 상기 격벽에 식각 용액을 적하하여 수행될 수 있다.
상기 개구부는 상기 소스 및 드레인 전극의 하부까지 형성되 수 있다.
상기 게이트 절연막을 형성하는 단계는 잉크젯 프린팅에 의하여 수행될 수 있다.
상기 유기 박막 트랜지스터의 제조방법은 상기 게이트 절연막 상에 잉크젯 프린팅에 의한 자기조립박막층을 형성하는 단계를 추가로 포함할 수 있다.
상기 유기 박막 트랜지스터의 제조방법은 상기 유기 반도체층 상에 잉크젯 프린팅에 의한 보호층을 형성하는 단계를 추가로 포함할 수 있다.
본 발명에 따르면, 소스 전극, 드레인 전극 및 게이트 전극이 형성되는 홈부는 격벽에 의하여 구획되어 있어, 잉크 조성물이 원하는 부위가 아닌 주변부로 퍼지지 않아 정밀한 전극 패턴의 형성이 가능하다.
또한, 소스 및 드레인 전극과 게이트 전극이 형성될 홈부를 동시에 형성하여 게이트 오버랩으로 인한 기생 캐패시턴스를 기생 캐패시턴스를 줄여 유기 박막 트랜지스터의 전기적 특성이 우수하다.
또한, 추후 게이트 정렬을 위한 공정이 필요하지 않고, 잉크젯 프린팅에 의하여 각층을 형성하여 대량 생산이 가능한 장점을 갖는다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시형태에 따른 유기 박막 트랜지스터를 개략적으로 나타내는 단면도이다.
도 1을 참조하면, 본 실시형태에 따른 유기 박막 트랜지스터는 다수의 격벽(113a, 113b, 113c, 113d) 및 상기 격벽에 의하여 구획되는 다수의 홈부(h1, h2, h3)가 형성된 절연 기판(110)을 포함한다. 상기 절연 기판(110)은 실리콘 또는 유리 같은 무기물 기판, 또는 가요성 플라스틱 기판일 수 있다.
상기 가요성 플라스틱 기판은 이에 제한되는 것은 아니나, 폴리에틸렌 테레프탈레이드(PET, polyethyleneterepthalate), 폴리에틸렌 나프탈레이트(PEN, polyethylenen napthalate), 폴리카보네이트(PC), 또는 폴리이미드(polyimide) 등을 사용할 수 있다.
본 발명에 의하면 반도체층을 유기 반도체 물질로 형성함으로써 200℃ 이하의 저온 공정을 진행할 수 있으므로, 가요성 플라스틱 재질의 기판을 이용할 수 있다. 이에 따라, 플랙서블(flexible)한 특성을 갖는 박막 트랜지스터를 제조할 수 있다.
상기 다수의 홈부 중 서로 이격되어 있는 제1 홈부(h1) 및 제3 홈부(h3)에는 각각 소스 전극(210) 및 드레인 전극(230)이 형성된다.
또한, 상기 제1 홈부(h1) 및 제3 홈부(h3) 사이의 제2 홈부(h2)에는 게이트 전극(220)이 형성된다.
상기 다수의 홈부(h1, h2, h3)는 그 바닥의 높이가 서로 다를 수 있다. 예를 들면, 게이트 전극이 형성될 제2의 홈부(h2)는 제1 및 제3 홈부(h1, h3) 보다 바닥의 높이가 높거나 낮을 수 있다.
또한, 상기 게이트 전극(220)의 높이는 소스/드레인 전극(210, 230)보다 낮을 수 있다.
도시된 바와 같이, 게이트 전극이 형성된 제2 홈부(h2)가 제1 및 제3 홈부(h1, h3) 보다 바닥의 높이가 낮은 경우에는 바텀-게이트(bottom-gate)형 박막 트랜지스터가 된다.
이에 제한되는 것은 아니며, 게이트 전극이 형성된 제2 홈부(h2)가 제1 및 제3 홈부(h1, h3) 보다 바닥의 높이가 높은 경우에는 탑-게이트(top-gate)형 박막 트랜지스터가 된다.
상기 소스 전극(210)과 게이트 전극(220), 상기 게이트 전극(220)과 드레인 전극(230) 사이의 격벽(113b, 113c)의 일부는 식각되어 개구부(h4)를 형성한다. 상기 개구부(h4)에는 게이트 절연막(310)이 형성된다.
상기 개구부(h4)는 화학적 식각에 의하여 격벽(113b, 113c)의 일부를 제거한 것으로, 그 형상은 식각 용액의 농도, 적하 시간 등에 따라 결정될 수 있다. 상기 개구부(h4)는 상기 소스/드레인 전극(210, 230)의 하부까지 형성되고, 이에 따라 게이트 절연막(310)이 상기 소스/드레인 전극(210, 230)의 하부까지 형성될 수 있다.
상기 게이트 절연막(310)은 박막 트랜지스터의 절연 특성과 게이트 전극의 특성을 고려하여 그 두께가 결정된다.
상기 게이트 절연막은 무기물 또는 유기물 등의 다양한 재료를 이용하여 형성될 수 있다. 예를 들면 폴리비닐피롤리돈, 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀 등을 사용할 수 있다.
상기 게이트 절연막(310)에는 유기 반도체층(410)이 형성된다.
상기 유기 반도체층(410)은 다양한 재료로 형성될 수 있고, 이에 제한되는 것은 아니나, 예를 들면, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-5-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그유도체; 루브렌(rubrene) 및 그 유도체; 코로넨(coronene) 및 그 유도체; 페릴렌테트라카르복실릭디이미 드(perylenetetracarboxylic diimide) 및 그 유도체; 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체; 폴리티오펜 및 그 유도체; 폴리파라페닐렌비닐렌 및 그 유도체; 폴리파라페닐렌 및 그 유도체; 폴리플로렌 및 그 유도체; 폴리티오펜비닐렌 및 그 유도체; 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체; 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체; 파이로멜리틱 디안하이드라이드 및 그 유도체; 파이로멜리틱 디이미드 및 이들의 유도체; 등을 사용할 수 있다.
또한, 상기 게이트 절연막(310)과 유기 반도체층(410) 사이에는 자기조립박막층(Self-assembled monolayer: SAM, 320)이 형성될 수 있다.
상기 자기조립박막층은 옥틸트리클로로실란(octyltrichlorosilane: OTS)을 포함할 수 있다. 상기 옥틸트리클로로실란은 게이트 절연막의 표면 에너지를 감소시켜 이후 형성되는 유기 반도체층을 형성하는 용액이 동일한 면적에 더 많은 양이 형성되어 두꺼운 유기 반도체층을 형성할 수 있다.
두꺼운 유기 반도체층이 형성되면, 공기 중의 산소 또는 물 등에 의하여 유기 반도체의 채널부가 손상되는 것을 방지하여 박막 트랜지스터의 특성이 저하되는 것을 방지할 수 있다.
또한, 상기 유기 반도체층(410) 상에는 보호층(420)이 형성될 수 있다. 상기 보호층은 유기 절연물질 또는 무기 절연물질로 이루어질 수 있다.
또한, 상기 소스 및 드레인 전극(210, 230) 상에는 상기 소스 및 드레인 전극과의 접촉을 위한 소스 전극 접촉 패드(510) 및 드레인 전극 접촉 패드(520)를 포함할 수 있다.
이하, 도 2a 내지 도 2h를 참조하여 본 발명에 따른 유기 박막 트랜지스터의 제조방법을 설명한다.
도 2a 내지 도 2h는 본 발명의 일 실시형태에 따른 유기 박막 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도이다.
우선, 도 2a를 참조하면, 유기 박막 트랜지스터가 제조될 절연 기판(110)이 제공된다. 절연 기판(110)은 실리콘 또는 유리 같은 무기물 기판, 또는 가요성 플라스틱 기판일 수 있다.
다음으로, 절연 기판(110)에 다수의 격벽(113a, 113b, 113c, 113d)을 형성한다. 절연 기판이 무기물 기판(111)인 경우에는 무기물 기판(111) 상에 경화성 수지층(112)을 형성하고, 상기 경화성 수지층에 격벽(113a, 113b, 113c, 113d)을 형성할 수 있다.
절연 기판(110)이 가요성 플라스틱 기판인 경우, 절연 기판 상에 직접 격벽(113a, 113b, 113c, 113d)을 형성하거나 경화성 수지층(112)을 형성하고, 경화성 수지층(112)에 격벽(113a, 113b, 113c, 113d)을 형성할 수도 있다.
상기 경화성 수지는 이에 제한되는 것은 아니나, 불포화 폴리에스테르, 에폭시, 폴리에스테르 메타 아크릴레이트, 또는 폴리비닐알코올 등을 사용할 수 있다.
절연 기판(110) 상에 다수의 격벽을 형성하는 방법은 특별히 제한되지 않고, 예를 들면, 임프린트, 레이저 패터닝, 포토리소그래피(photolithography), 에칭 등의 방법을 이용할 수 있다.
예를 들면, 도 2a에 도시된 바와 같이, 절연 기판 상에 일정 두께를 갖는 경화성 수지층(112)을 형성한 후, 양각 및 음각 패턴을 갖는 스탬프(M)로 상기 경화성 수지층(112)을 압착하여 스탬프의 양각 및 음각 패턴에 대응하는 격벽(113a, 113b, 113c, 113d)을 형성한다. 절연 기판 상에는 상기 격벽에 의하여 다수의 홈부(h1, h2, h3)가 형성된다.
이때, 스탬프의 양각 및 음각 패턴을 조절하여 상기 격벽의 간격 및 격벽에 의하여 형성되는 홈부의 형태 및 크기를 조절할 수 있다.
상기 다수의 홈부(h1, h2, h3)는 그 바닥의 높이가 서로 다르게 형성될 수 있다. 예를 들면, 게이트 전극이 형성될 제2의 홈부(h2)는 제1 및 제3 홈부(h1, h3) 보다 바닥의 높이가 높거나 낮게 형성될 수 있다.
다음으로, 도 2b에 도시된 바와 같이, 절연 기판(110) 상의 다수의 홈부에 소스 전극, 게이트 전극 및 드레인 전극을 각각 형성한다.
상기 전극은 알루미늄, 텅스텐, 크롬 등의 금속 물질이나 폴리에틸렌디옥시티오펜/폴리스티렌설포네이트(PEDOT/PSS) 또는 폴리아닐린 등의 도전성 고분자 물질을 사용할 수 있다.
상기 전극의 형성은 잉크 젯 프린팅 방법에 의하여 형성될 수 있는데, 잉크젯 프린팅 공정은 금속 물질이나 도전성 고분자 물질을 용매와 혼합하여 잉크 조성물을 제조한 후, 잉크 젯 프린팅 유닛(I)으로 부터 상기 잉크 조성물을 홈부에 적가하는 방식으로 이루어질 수 있다.
예를 들면, 제1 홈부(h1)에 소스 전극(210)을 형성하고, 제2 홈부(h2)에 게이트 전극(220)을 형성하고, 제3 홈부(h3)에 드레인 전극(230)을 형성한다. 이때, 상기 게이트 전극(220)의 높이는 소스 및 드레인 전극(210, 230)보다 낮게 형성될 수 있다.
본 실시형태에서는 각 전극이 형성되는 홈부는 격벽에 의하여 구획되어 있어, 잉크 조성물이 원하는 부위가 아닌 주변부로 퍼지지 않아 정밀한 전극 패턴의 형성이 가능하다. 또한, 처음부터 소스/드레인 전극과 게이트 전극이 형성될 홈부를 동시에 형성하여 게이트 오버랩으로 인한 기생 캐패시턴스 현상과 레이어 정렬문제를 해결하였다.
다음으로, 도 2c에 도시된 바와 같이, 소스 전극과 게이트 전극, 게이트 전 극과 드레인 전극 사이의 격벽(113b, 113c)의 일부를 식각하여 개구부(h4)를 형성한다.
상기 식각은 특별히 제한되지 않고, 화학적 식각에 의하여 형성될 수 있다. 보다 구체적으로 잉크젯 프린팅 유닛(I) 통하여 식각 용액을 상기 격벽에 적가하여 격벽을 식각할 수 있다.
상기 개구부(h4)의 형상은 식각 용액의 농도, 적하 시간 등에 따라 결정될 수 있다. 이때, 상기 개구부(h4)는 상기 소스 및 드레인 전극(210, 230)의 하부까지 형성될 수 있다.
다음으로, 도 2d에 도시된 바와 같이, 상기 개구부에 게이트 절연막(310)을 형성한다. 상기 게이트 절연막(310)은 박막 트랜지스터의 절연 특성과 게이트 전극의 특성을 고려하여 그 두께가 결정된다. 상기 게이트 절연막(310)은 상기 소스및 드레인 전극(210, 230)의 하부까지 형성될 수 있다.
상기 게이트 절연막(310)은 무기물 또는 유기물 등의 다양한 재료를 이용하여 형성될 수 있다. 예를 들면 폴리비닐피롤리돈, 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀 등을 사용할 수 있다.
상기 게이트 절연막(310)은 잉크 젯 프린팅 방법에 의하여 형성될 수 있는데, 잉크젯 프린팅 공정은 상기 게이트 절연막 재료를 용매와 혼합하여 잉크 조성물을 제조한 후, 잉크 젯 프린팅 유닛(I)로 부터 상기 잉크 조성물을 개구부(h4)에 적가하는 방식으로 이루어진다.
다음으로, 도 2e에 도시된 바와 같이, 게이트 절연막 상에 자기조립박막층(Self-assembled monolayer: SAM, 320)을 형성한다. 자기조립박막층(320)의 형성은 필수적인 단계는 아니며, 상기 게이트 절연막(310)상에 바로 유기 반도체층(410)을 형성할 수도 있다.
상기 자기조립박막층(320)은 옥틸트리클로로실란(octyltrichlorosilane: OTS)을 포함할 수 있다. 상기 옥틸트리클로로실란은 게이트 절연막의 표면 에너지를 감소시켜 이후 형성되는 유기 반도체층을 형성하는 용액이 동일한 면적에 더 많은 양이 형성되어 두꺼운 유기 반도체층을 형성할 수 있다.
두꺼운 유기 반도체층이 형성되면, 공기 중의 산소 또는 물 등에 의하여 유기 반도체의 채널부가 손상되는 것을 방지하여 박막 트랜지스터의 특성이 저하되는 것을 방지할 수 있다.
상기 자기조립박막층(320)은 잉크 젯 프린팅 방법에 의하여 형성될 수 있는데, 잉크젯 프린팅 공정은 상기 자기조립박막층 재료를 용매와 혼합하여 잉크 조성물을 제조한 후, 잉크 젯 프린팅 유닛(I)으로 부터 상기 잉크 조성물을 게이트 절연막(310) 상에 적가하는 방식으로 이루어 질 수 있다.
다음으로, 도 2f에 도시된 바와 같이, 상기 자기조립박막층(320) 상에 유기 반도체층(410)을 형성한다. 자기조립박막층(320)이 형성되지 않는 경우에는 상기 게이트 절연막(310)상에 유기 반도체층(410)을 바로 형성할 수도 있다.
상기 유기 반도체층(410)은 다양한 재료로 형성될 수 있고, 이에 제한되는 것은 아니나, 예를 들면, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-5-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그유도체; 루브렌(rubrene) 및 그 유도체; 코로넨(coronene) 및 그 유도체; 페릴렌테트라카르복실릭디이미드(perylenetetracarboxylic diimide) 및 그 유도체; 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체; 폴리티오펜 및 그 유도체; 폴리파라페닐렌비닐렌 및 그 유도체; 폴리파라페닐렌 및 그 유도체; 폴리플로렌 및 그 유도체; 폴리티오펜비닐렌 및 그 유도체; 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체; 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체; 파이로멜리틱 디안하이드라이드 및 그 유도체; 파이로멜리틱 디이미드 및 이들의 유도체; 등을 사용할 수 있다.
상기 유기 반도체층(410)은 잉크 젯 프린팅 방법에 의하여 형성될 수 있는데, 잉크젯 프린팅 공정은 상기 유기 반도체층 재료를 용매와 혼합하여 잉크 조성물을 제조한 후, 잉크 젯 프린팅 유닛(I)으로 부터 상기 잉크 조성물을 자기조립박막층(320)에 적가하는 방식으로 이루어 질 수 있다.
또한, 도 2g에 도시된 바와 같이, 상기 유기 반도체층(410) 상에 보호층(420)을 형성할 수 있다.
상기 보호층(420)은 잉크 젯 프린팅 방법에 의하여 형성될 수 있는데, 잉크 젯 프린팅 공정은 상기 보호층 재료를 용매와 혼합하여 잉크 조성물을 제조한 후, 잉크 젯 프린팅 유닛(I)으로 부터 상기 잉크 조성물을 유기 반도체층(410)에 적가하는 방식으로 이루어 질 수 있다.
다음으로, 도 2h에 도시된 바와 같이, 상기 소스 및 드레인 전극(210, 230) 상에는 상기 소스 및 드레인 전극과의 접촉을 위한 소스 전극 접촉 패드(510) 및 드레인 전극 접촉 패드(520)를 형성할 수 있다.
상기 소스 전극 접촉 패드(510) 및 드레인 전극 접촉 패드(520)는 잉크 젯 프린팅 방법에 의하여 형성될 수 있는데, 잉크젯 프린팅 공정은 상기 접촉 패드 재료를 용매와 혼합하여 잉크 조성물을 제조한 후, 잉크 젯 프린팅 유닛(I)으로 부터 상기 잉크 조성물을 소스 및 드레인 전극(210, 230)에 적가하는 방식으로 이루어 질 수 있다.
본 실시형태에서는 소스 및 드레인 전극과 게이트 전극이 형성될 홈부를 동시에 형성하여 게이트 오버랩으로 인한 기생 캐패시턴스를 줄여 유기 박막 트랜지스터의 전기적 특성이 우수하다.
또한, 추후 게이트 정렬을 위한 공정이 필요하지 않고, 잉크젯 프린팅에 의하여 각층을 형성하여 대량 생산이 가능한 장점을 갖는다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 본 발명의 일 실시형태에 따른 유기 박막 트랜지스터를 개략적으로 나타내는 단면도이다.
도 2a 내지 도 2h는 본 발명의 일 실시형태에 따른 유기 박막 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110: 절연 기판 210: 소스 전극
220: 게이트 전극 230: 드레인 전극
310: 게이트 절연막 320: 자기조립박막층
410: 유기 반도체층 420: 보호층

Claims (18)

  1. 다수의 격벽 및 상기 격벽에 의하여 구획되는 다수의 홈부가 형성된 절연기판;
    상기 다수의 홈부 중 서로 이격된 홈부 각각에 형성된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극 사이의 홈부에 형성되는 게이트 전극;
    상기 소스 전극과 게이트 전극, 상기 게이트 전극과 드레인 전극 사이의 격벽의 식각에 의하여 형성된 개구부;
    상기 개구부에 형성되는 게이트 절연막; 및
    상기 게이트 절연막 상에 형성된 유기 반도체층;
    을 포함하는 유기 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 다수의 홈부는 바닥의 높이가 서로 다르게 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 게이트 전극이 형성된 홈부는 상기 소스 전극 및 드레인 전극이 형성된 홈부 보다 바닥의 높이가 낮게 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  4. 제1항에 있어서,
    상기 게이트 전극의 높이는 상기 소스 전극 및 드레인 전극의 높이보다 낮은 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 제1항에 있어서,
    상기 게이트 절연막은 상기 소스 전극 및 드레인 전극의 하부까지 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  6. 제1항에 있어서,
    상기 게이트 절연막과 유기 반도체층 사이에 형성된 자기조립박막층을 추가로 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  7. 제1항에 있어서,
    상기 유기 반도체층 상에 형성된 보호층을 추가로 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  8. 절연기판 상에 다수의 격벽을 형성하고, 상기 격벽에 의하여 구획되는 다수의 홈부를 형성하는 단계;
    상기 홈부에 소스 전극, 드레인 전극 및 게이트 전극을 각각 형성하는 단계;
    상기 소스 전극, 상기 게이트 전극 및 상기 드레인 전극 사이의 격벽을 식각하여 개구부를 형성하는 단계;
    상기 개구부에 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막 상에 유기 반도체층을 형성하는 단계;
    를 포함하는 유기 박막 트랜지스터의 제조방법.
  9. 제8항에 있어서,
    상기 다수의 격벽을 형성하는 단계는 임프린트 방법에 의하여 수행되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  10. 제8항에 있어서,
    상기 다수의 홈부는 바닥의 높이가 서로 다르게 형성되는 것을 특징으로 하 는 유기 박막 트랜지스터의 제조방법.
  11. 제8항에 있어서,
    상기 게이트 전극이 형성될 홈부는 상기 소스 전극 및 드레인 전극이 형성될 홈부 보다 바닥의 높이가 낮게 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  12. 제8항에 있어서,
    상기 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계는 잉크젯 프린팅에 의하여 수행되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  13. 제8항에 있어서,
    상기 게이트 전극의 높이는 상기 소스 전극 및 드레인 전극의 높이보다 낮게 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  14. 제8항에 있어서,
    상기 개구부를 형성하는 단계는 잉크젯 프린팅 유닛을 통하여 상기 격벽에 식각 용액을 적하하여 수행되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  15. 제8항에 있어서,
    상기 개구부는 상기 소스 전극 및 드레인 전극의 하부까지 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  16. 제8항에 있어서,
    상기 게이트 절연막을 형성하는 단계는 잉크젯 프린팅에 의하여 수행되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  17. 제8항에 있어서,
    상기 게이트 절연막 상에 잉크젯 프린팅에 의한 자기조립박막층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  18. 제8항에 있어서,
    상기 유기 반도체층 상에 잉크젯 프린팅에 의한 보호층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
KR1020090128465A 2009-12-21 2009-12-21 유기 박막 트랜지스터 및 그 제조방법 KR101079519B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090128465A KR101079519B1 (ko) 2009-12-21 2009-12-21 유기 박막 트랜지스터 및 그 제조방법
JP2010283451A JP5401727B2 (ja) 2009-12-21 2010-12-20 有機薄膜トランジスタ及びその製造方法
US12/975,302 US20110147724A1 (en) 2009-12-21 2010-12-21 Organic thin film transistor and method of manufacturing the same
US13/723,004 US20130137212A1 (en) 2009-12-21 2012-12-20 Method of manufacturing an organic thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090128465A KR101079519B1 (ko) 2009-12-21 2009-12-21 유기 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110071810A KR20110071810A (ko) 2011-06-29
KR101079519B1 true KR101079519B1 (ko) 2011-11-03

Family

ID=44149797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090128465A KR101079519B1 (ko) 2009-12-21 2009-12-21 유기 박막 트랜지스터 및 그 제조방법

Country Status (3)

Country Link
US (2) US20110147724A1 (ko)
JP (1) JP5401727B2 (ko)
KR (1) KR101079519B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108961A1 (ko) * 2012-01-20 2013-07-25 동아대학교 산학협력단 박막 트랜지스터 및 그의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153437B2 (en) * 2011-03-30 2015-10-06 University Of Washington Through Its Center For Commercialization Inorganic nanostructure reactive direct-write and growth
TW201330053A (zh) * 2011-11-14 2013-07-16 Orthogonal Inc 於薄膜元件中壓印圖案化材料的製程
KR102067122B1 (ko) * 2012-01-10 2020-01-17 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
EP2948968B1 (en) 2013-01-28 2018-03-28 Massachusetts Institute of Technology Electromechanical device
KR102652370B1 (ko) * 2017-02-15 2024-03-27 삼성전자주식회사 박막 트랜지스터, 그 제조 방법, 및 박막 트랜지스터를 포함하는 전자 기기
CN111276636B (zh) * 2020-02-17 2021-03-16 武汉华星光电半导体显示技术有限公司 有机发光二极管显示器及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060202A (ja) 2001-08-21 2003-02-28 Takehide Shirato Mis電界効果トランジスタ及びその製造方法
KR100659125B1 (ko) 2005-12-12 2006-12-19 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4269134B2 (ja) * 2001-11-06 2009-05-27 セイコーエプソン株式会社 有機半導体装置
JP2005302893A (ja) * 2004-04-08 2005-10-27 Matsushita Electric Ind Co Ltd 電子デバイス用基板及びその製造方法並びに電子デバイスユニット
JP4549751B2 (ja) * 2004-06-17 2010-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4569207B2 (ja) * 2004-07-28 2010-10-27 ソニー株式会社 電界効果型トランジスタの製造方法
WO2006054688A1 (ja) * 2004-11-18 2006-05-26 Ube Industries, Ltd. テトラヒドロピラン-4-カルボン酸化合物の製法
JP2006186293A (ja) * 2004-12-02 2006-07-13 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
EP1670079B1 (en) * 2004-12-08 2010-12-01 Samsung Mobile Display Co., Ltd. Method of forming a conductive pattern of a thin film transistor
JP4556838B2 (ja) * 2005-05-13 2010-10-06 セイコーエプソン株式会社 バンクの形成方法および膜パターンの形成方法
JP4200983B2 (ja) * 2005-05-24 2008-12-24 セイコーエプソン株式会社 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器
KR101209046B1 (ko) * 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
GB2430178A (en) * 2005-09-20 2007-03-21 Seiko Epson Corp Method of producing a substrate having areas of different hydrophilicity and/or oleophilicity on the same surface
KR100708720B1 (ko) * 2005-10-19 2007-04-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 표시 장치
US7800101B2 (en) * 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein
KR101261605B1 (ko) * 2006-07-12 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060202A (ja) 2001-08-21 2003-02-28 Takehide Shirato Mis電界効果トランジスタ及びその製造方法
KR100659125B1 (ko) 2005-12-12 2006-12-19 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108961A1 (ko) * 2012-01-20 2013-07-25 동아대학교 산학협력단 박막 트랜지스터 및 그의 제조 방법

Also Published As

Publication number Publication date
US20130137212A1 (en) 2013-05-30
JP2011129931A (ja) 2011-06-30
KR20110071810A (ko) 2011-06-29
JP5401727B2 (ja) 2014-01-29
US20110147724A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
KR101079519B1 (ko) 유기 박막 트랜지스터 및 그 제조방법
KR100647693B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
JP5638944B2 (ja) 有機薄膜トランジスタ
CN101926016B (zh) 有机薄膜晶体管、有源矩阵有机光学器件及其制造方法
US7655943B2 (en) Organic electroluminescent display device having OTFT and method of fabricating the same
US7384814B2 (en) Field effect transistor including an organic semiconductor and a dielectric layer having a substantially same pattern
JP4137915B2 (ja) 有機薄膜トランジスタ及びその製造方法、並びにこの有機薄膜トランジスタを備える平板表示装置
KR100719547B1 (ko) 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
Guo et al. Insights into the device structure, processing and material design for an organic thin-film transistor towards functional circuit integration
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
US9391168B2 (en) Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom
KR100749502B1 (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR101363255B1 (ko) 유기 박막 트랜지스터 및 이의 제조방법
KR100659118B1 (ko) 불소계 고분자물질을 이용한 패터닝 방법 및 이를 이용한유기 박막 트랜지스터의 제조방법
KR102195709B1 (ko) 임프린팅을 적용한 전자소자 제조방법 및 이로부터 제조된 전자소자
KR100741128B1 (ko) 유기 트랜지스터의 제조방법
KR101117713B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
Guo et al. Printing of Fine Metal Electrodes for Organic Thin-Film Transistors
KR20060112866A (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
KR20070060844A (ko) 유기 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee