KR100749502B1 - 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치 - Google Patents

박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치 Download PDF

Info

Publication number
KR100749502B1
KR100749502B1 KR1020060012088A KR20060012088A KR100749502B1 KR 100749502 B1 KR100749502 B1 KR 100749502B1 KR 1020060012088 A KR1020060012088 A KR 1020060012088A KR 20060012088 A KR20060012088 A KR 20060012088A KR 100749502 B1 KR100749502 B1 KR 100749502B1
Authority
KR
South Korea
Prior art keywords
insulating film
derivatives
recesses
thin film
film transistor
Prior art date
Application number
KR1020060012088A
Other languages
English (en)
Other versions
KR20070080705A (ko
Inventor
서민철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060012088A priority Critical patent/KR100749502B1/ko
Priority to US11/363,198 priority patent/US7595502B2/en
Priority to JP2006053545A priority patent/JP4455517B2/ja
Priority to EP06110603.5A priority patent/EP1701393B1/en
Priority to CN2006100567578A priority patent/CN1832220B/zh
Publication of KR20070080705A publication Critical patent/KR20070080705A/ko
Application granted granted Critical
Publication of KR100749502B1 publication Critical patent/KR100749502B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 액티브층을 이루는 유기 반도체 물질의 패턴 정밀도를 개선하면서 패터닝을 단순화할 수 있는 박막 트랜지스터의 제조 방법을 제공한다.
본 발명에 따른 박막 트랜지스터의 제조 방법은, 기판 위에 유기 절연막을 형성하고, 유기 절연막에 제1 및 제2 오목부와 이 제1 및 제2 오목부 위에 형성되는 제3 오목부를 가지는 뱅크를 형성하고, 제1 및 제2 오목부에 소오스 전극 및 드레인 전극을 형성하고, 제3 오목부에 소오스 전극 및 드레인 전극과 접촉하는 액티브층을 형성하는 단계들을 포함하고, 제1 및 제2 오목부가 각각 1 내지 50㎛의 폭과 50 내지 500㎚의 높이를 가지고, 제1 및 제2 오목부 사이의 거리가 1 내지 100㎛이다.
TFT, OTFT, 유기발광표시장치, 유기반도체물질, 뱅크, 오목부, 소오스전극, 드레인전극

Description

박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막 트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치{METHOD OF MANUFACTURING THIN FILM TRANSISTOR, THIN FILM TRANSISTOR MANUFACTURED BY THE METHOD, AND DISPLAY DEVICE USING THE SAME}
도 1a 내지 도 1f 및 도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도들이다.
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터를 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터를 구비한 표시 장치를 나타낸 단면도이다.
본 발명은 박막 트랜지스터에 관한 것으로, 보다 상세하게는 액티브층으로 유기 반도체 물질을 이용하는 박막 트랜지스터의 제조 방법, 이 방법에 의해 제조 된 박막 트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치에 관한 것이다.
유기 발광 표시 장치 및 액정 표시 장치와 같은 표시 장치는 큰 부피와 고전압을 필요로 하는 음극선관과 달리 두께가 얇고 저전압으로 동작하는 장점이 있어 차세대 표시 장치로서 널리 사용되고 있다.
특히, 유기 발광 표시 장치는 유기 물질에 양극(anode)과 음극(cathode)을 통하여 주입된 전자와 정공이 재결합(recombination)하여 여기자(exciton)을 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생하는 현상을 이용한 자체 발광형 표시 장치이다. 따라서, 유기 발광 표시 장치는 백라이트와 같은 별도의 광원이 요구되지 않아 액정 표시 장치에 비해 소비 전력이 낮을 뿐만 아니라 광시야각 및 빠른 응답속도 확보가 용이하다는 장점이 있어 차세대 표시 장치로서 주목받고 있다.
유기 발광 표시 장치는 구동 방식에 따라 수동 구동형(passive matrix type)과 능동 구동형(active matrix type)으로 구분되는데, 최근에는 낮은 소비전력, 고정세, 빠른 응답 속도, 광시야각 및 박형화 구현이 가능한 능동 구동형이 주로 적용되고 있다.
이러한 능동 구동형 유기 발광 표시 장치는 화상 표현의 기본 단위인 화소(pixel)를 행렬 방식으로 배열하고 각 화소마다 스위칭 소자로 박막 트랜지스터(thin film transistor; TFT, 이하 TFT라 칭함)를 배치하여 독립적으로 화소를 제어한다.
한편, 최근 노트북 또는 소형의 휴대용 단말기 등이 널리 보급되면서 이에 적용이 가능하도록 기판 재료로 유리보다 가벼우면서 동시에 유연한 특성을 지니고 있어 파손 위험이 적은 플라스틱과 같은 플렉서블 물질을 이용하는 플렉서블 유기 발광 표시 장치의 개발이 이루어지고 있다.
이러한 플렉서블 유기 발광 표시 장치에서는 스위칭 소자로서 액티브층으로 실리콘을 사용하는 통상의 TFT 대신 유기 반도체 물질을 사용하는 유기(organic) TFT(이하, OTFT라 칭함)를 사용하는 것이 유리한데, 이는 유기 반도체 물질이 저온 공정이 가능하고 플렉서블을 보장할 수 있기 때문이다.
OTFT는 통상적으로 기판 상에 게이트 절연막을 사이에 두고 게이트 전극과 유기 반도체 물질로 이루어지는 액티브층이 형성되고, 액티브층과 접촉하면서 게이트 전극의 양측으로 대응하여 소오스 전극과 드레인 전극이 서로 이격되어 형성된 구조를 갖는다.
또한, OTFT는 액티브층을 이루는 유기 반도체 물질에 따라 펜타센(pentacene) 등과 같은 저분자 OTFT와 폴리티오펜(polythiophene) 계열 등과 같은 고분자 OTFT로 구분될 수 있다.
그런데, 펜타센 또는 폴리티오펜과 같은 유기 반도체 물질은 화학적 및 광학적 안정성이 열악하여 패터닝 과정이 복잡하고 어렵다.
또한, 상기 유기 반도체 물질은 패터닝을 이룬 후에도 우수한 패턴 정밀도를 확보하기가 어려워 파티클이 발생할 가능성이 높기 때문에 이웃한 다른 OTFT와 크로스 토크(cross talk)를 유발할 수 있다.
본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 액티브층을 이루는 유기 반도체 물질의 패턴 정밀도를 개선하면서 패터닝을 단순화할 수 있는 TFT의 제조 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 상기 방법에 의해 제조된 TFT를 제공하는데 있다.
또한, 본 발명의 또 다른 목적은 상기 TFT를 구비한 표시 장치를 제공하는데 있다.
상기의 목적을 달성하기 위하여 본 발명은, 기판 위에 유기 절연막을 형성하고, 유기 절연막에 제1 및 제2 오목부와 이 제1 및 제2 오목부 위에 형성되는 제3 오목부를 가지는 뱅크를 형성하고, 제1 및 제2 오목부에 소오스 전극 및 드레인 전극을 형성하고, 제3 오목부에 소오스 전극 및 드레인 전극과 접촉하는 액티브층을 형성하는 단계들을 포함하고, 제1 및 제2 오목부가 각각 1 내지 50㎛의 폭과 50 내지 500㎚의 높이를 가지고, 제1 및 제2 오목부 사이의 거리가 1 내지 100㎛인 박막 트랜지스터의 제조 방법을 제공한다.
여기서, 제3 오목부가 3 내지 400㎛의 폭과 10 내지 1000㎚의 높이를 가질 수 있다.
또한, 뱅크는 하프톤 마스크를 이용하여 상기 유기 절연막을 노광하고 노광된 유기 절연막을 현상하여 형성할 수 있다.
또한, 유기 절연막이 네가티브형 포토레지스트 또는 포지티브형 포토레지스 트로 이루어질 수 있다.
또한, 소오스 전극 및 드레인 전극은 잉크젯 방식에 의해 상기 제1 및 제2 오목부에 소오스 및 드레인 전극 물질을 도포하고 소오스 및 드레인 전극 물질이 도포된 기판을 큐어링하여 형성할 수 있다.
또한, 액티브층은 잉크젯 방식에 의해 제 3 오목부에 유기 반도체 물질을 도포하고 유기 반도체 물질이 도포된 기판을 큐어링하여 형성할 수 있다.
상기의 목적을 달성하기 위하여 본 발명은, 게이트 절연막, 게이트 절연막의 일면 상에 형성된 게이트 전극, 게이트 절연막의 다른면 상에 형성된 유기 절연막, 및 유기 절연막에 매립되어 형성된 소오스 전극 및 드레인 전극과 액티브층을 포함하고, 유기 절연막이 소오스 전극 및 드레인 전극이 위치하는 제1 및 제2 오목부와 이 제1 및 제2 오목부 위에 형성되어 액티브층이 위치하는 제3 오목부를 가지는 뱅크를 구비하며, 제1 및 제2 오목부가 각각 1 내지 50㎛의 폭과 50 내지 500㎚의 높이를 가지고, 제1 및 제2 오목부 사이의 거리가 1 내지 100㎛인 박막 트랜지스터를 제공한다.
상기의 목적을 달성하기 위하여, 본 발명은 기판, 기판 상에 형성된 박막 트랜지스터, 및 박막 트랜지스터에 전기적으로 연결되는 발광 소자를 포함하고, 박막 트랜지스터가 게이트 절연막, 게이트 절연막의 일면 상에 형성된 게이트 전극, 게이트 절연막의 다른면 상에 형성된 유기 절연막, 및 유기 절연막에 매립되어 형성된 소오스 전극 및 드레인 전극과 액티브층을 포함하고, 유기 절연막이 소오스 전극 및 드레인 전극이 위치하는 제1 및 제2 오목부와 이 제1 및 제2 오목부 위에 형 성되어 상기 액티브층이 위치하는 제3 오목부를 가지는 뱅크를 구비하며, 제1 및 제2 오목부가 각각 1 내지 50㎛의 폭과 50 내지 500㎚의 높이를 가지고, 제1 및 제2 오목부 사이의 거리가 1 내지 100㎛인 표시 장치를 제공한다.
여기서, 제3 오목부가 3 내지 400㎛의 폭과 10 내지 1000㎚의 높이를 가질 수 있다.
또한, 발광 소자가 제 1 전극, 유기 발광층 및 제 2 전극이 순차적으로 적층된 구조로 이루어질 수 있다.
또한, 기판이 유리나 플라스틱을 포함하는 절연 재질 또는 스테인레스 스틸을 포함하는 금속 재질로 이루어질 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
먼저, 도 1a 내지 도 1f와 도 2를 참조하여 본 발명의 실시예에 따른 TFT의 제조 방법을 설명한다.
도 1a를 참조하면, 기판(110) 상에 유기 절연막(20)을 도포한다. 기판(110)은 유리나 플라스틱과 같은 절연 재질 또는 스테인레스 스틸(stainless steel; SUS)과 같은 금속 재질로 이루어질 수 있고, 플라스틱의 경우 폴리에틸렌 테리프탈레이트(polyethylene terephthalate; PET), 폴리에틸렌 나프탈레이트(polyethylene naphtahlate; PEN), 폴리에테르 술폰(polyether sulfone;PES), 폴리에테르 이미드 (polyether imide), 폴리페닐렌 설파이드(polyphenylene sulfide; PPS), 폴리아릴레이트(polyallyate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate; PC), 폴리아크릴레이트(polyacrylate; PAR), 셀룰로오스 트리아세테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate; CAP) 중 선택되는 어느 하나를 사용할 수 있다. 그리고, 유기 절연막(120)은 네가티브형 (negative type) 포토레지스트로 이루어질 수 있다.
도 1b를 참조하면, 하프톤(half tone) 마스크(110)를 이용하여 유기 절연막(120)을 노광하고 현상하여, 유기 절연막(120)에 제1, 제2 및 제3 오목부(121a, 121b, 122)를 가지는 뱅크(123)를 형성한다.
여기서, 제1 및 제2 오목부(121a, 121b)는 이후 소오스 전극 및 드레인 전극(130a, 130b; 도 1d 참조)이 위치하는 영역으로, 각각 1 내지 50㎛의 폭(W11, W12)과 50 내지 500㎚의 높이(H1)를 가질 수 있으며 단면 형상이 사각 형상을 가질 수 있다.
제1 및 제2 오목부(121a, 121b) 사이의 거리(D1)는 실질적인 채널 길이로서 1 내지 100㎛를 가질 수 있다.
제3 오목부(122)는 이후 액티브층(140; 도 1f 참조)이 위치하는 영역으로 제1 및 제2 오목부(121a, 121b) 위에 형성하고, 3 내지 400㎛의 폭(W2)과 10 내지 1000㎚의 높이(H2)를 가질 수 있으며 단면 형상이 사각 형상을 가질 수 있다.
또한, 하프톤 마스크(110)는 광을 완전히 차단하는 차광 영역(211a, 211b), 광을 일 부분, 일례로 1/2 정도만 투과하는 부분 투광 영역(213a, 213b) 및 광을 완전히 투과하는 투광 영역(213a, 213b)으로 이루어질 수 있다.
본 실시예에서와 같이 유기 절연막(120)이 네가티브형 포토레지스트로 이루 어지는 경우 현상 시 노광되지 않은 부분이 제거되므로, 차광 영역(211a, 211b)은 제1 및 제2 오목부(121a, 121b)에 대응하고 부분 투광 영역(212a, 212b)은 제1 및 제2 오목부(121a, 121b)를 제외한 제3 오목부(122)에 대응하며 투광 영역(213a, 213b)은 제1, 제2 및 제3 오목부(121a, 121b, 122)에 대응하도록 하프톤 마스크(210)를 배치하여 유기 절연막(120)의 노광을 수행할 수 있다.
다른 한편으로, 유기 절연막(120)은 포지티브형(positive type) 포토레지스트로도 이루어질 수 있다. 이 경우 본 실시예에서와 반대로 현상 시 노광된 부분이 제거되므로, 도 3와 같이 투광 영역(221a, 221b)은 제1 및 제2 오목부(121a, 121b)에 대응하고 부분 투광 영역(222a, 222b)은 제1 및 제2 오목부(121a, 121b)를 제외한 제3 오목부(122)에 대응하며 차광 영역(223a, 223b)은 제1, 제2 및 제3 오목부(121a, 121b, 122)에 대응하도록 하프톤 마스크(220)를 배치하여 유기 절연막(120)의 노광을 수행할 수 있다.
도 1c를 참조하면, 잉크젯 방식에 의해 뱅크(123)의 제1 및 제2 오목부(121a, 121b)에 소오스 및 드레인 전극 물질(131a, 131b)을 각각 도포한다.
여기서, 소오스 및 드레인 전극 물질(131a, 131b)의 도포량은 대략 1×10-15ℓ정도로 설정할 수 있으며, 이러한 도포량은 이에 한정되는 것이 아니고 제1 및 제2 오목부(121a, 121b)의 폭 및 높이에 따라 적절하게 조절할 수 있다.
또한, 소오스 및 드레인 전극 물질(131a, 131b)은 폴리에틸렌 디옥시티오펜(polyehylene dioxythiophene; PEDOT), 폴리아닐린(poly aniline; PANI), 전도성 고분자, 금속 나노 복합체 등의 전도서 물질로 이루어질 수 있으며, 금속 나노 복합체는 Ag 나노복합체, Cu 나노복합체, Au 나노복합체, Pt 나노복합체 중 선택되는 물질로 이루어질 수 있다.
다른 한편으로, 소오스 및 드레인 전극 물질(131a, 131b)은 금속 나노파티클 또는 카본 나노파티클과 유기바인더를 포함하는 물질로 패턴 도포한 다음 소성하여 형성되는 물질로 이루어질 수 있다. 이 경우 금속 나노파티클은 이후 형성될 액티브층(140)을 이루는 유기 반도체 물질의 HOMO(highest occupied molecular orbital) 값에서 0.5 eV를 뺀 값보다 큰 일함수 값을 가질 수 있으며, 일례로 Ag 나노파티클, Cu 나노파티클, Au 나노파티클 또는 Pt 나노파티클로 이루어질 수 있다.
그 다음, 자외선 경화 및 열경화 등의 큐어링(curing) 공정을 수행하여 소오스 및 드레인 전극 물질(131a, 131b) 내부에 함유된 솔벤트(solvent)를 증발시키면서 동시에 소오스 및 드레인 전극 물질(131a, 131b)을 플로우시킨다.
이때, 뱅크(123)에 의해 소오스 및 드레인 전극 물질(131a, 131b)이 제1 및 제2 오목부(121a, 121b) 내에서 균일하게 플로우되므로 패턴의 에지 부분이 다른 부분에 비해 두꺼워지는 이른 바 커피 스테인 현상(coffee stain effect)이 발생되지 않는다.
그 결과, 도 1d에 도시된 바와 같이, 유기 절연막(120)에 뱅크(123)의 제 1 및 제 2 오목부(121a, 121b)에 매립된 형태로 소오스 전극 및 드레인 전극(130a, 130b)이 형성된다.
도 1e를 참조하면, 제3 오목부(122)에 잉크젯 방식에 의해 유기 반도체 물질(141)을 도포한다.
여기서, 유기 반도체 물질(141)의 도포량은 대략 1×10-12ℓ 정도로 조절할 수 있는데, 이러한 도포량은 이에 한정되는 것이 아니고 제3 오목부(122)의 폭 및 높이에 따라 적절하게 조절할 수 있다.
또한, 유기 반도체 물질(141)은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜(α-6-thiopene), 알파-4-티오펜(α-4-thiopene), 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌 테트라카르복실 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜(α-5-thiopene)의 올리고아센 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 프탈로시아닌(phthalocyanine) 및 그 유도체, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 치환된 또는 비치환된 티오펜(thiophene)을 포함하는 공액계 고분자 유도체, 치환 된 플루오렌(fluorene)을 포함하는 공액계 고분자 유도체 등으로 이루어질 수 있다.
그 다음, 자외선 경화 및 열경화 등의 큐어링 공정을 수행하여 유기 반도체 물질(141) 내부에 함유된 솔벤트를 증발시키면서 동시에 유기 반도체 물질(141)을 플로우시킨다. 그러면, 도 1f에 도시된 바와 같이 유기 절연막(120)에 소오스 전극 및 드레인 전극(121a, 121b)과 접촉하면서 뱅크(123)의 제3 오목부(122)에 매립된 형태로 액티브층(140)이 형성된다.
그 다음, 기판(110)의 전면 위에 게이트 절연막(150)을 형성하고 그 위로 게이트 전극 물질을 증착하고 이를 패터닝하여 게이트 전극(160)을 형성함으로써, 도 2와 같은 구조의 TFT(T)를 형성한다.
여기서, 게이트 절연막(150)은 벤조사이클로부텐(benzocyclobutene; BCB), 폴리이미드, 폴리비닐페놀(polyvinylphenol), 파릴렌(parylene)과 같은 유기 절연 물질로 이루어질 수 있고, 게이트 전극 물질은 Ag, Cu, Au, Pt, Mo, MoW, Al, AlNd Cr, Al/Cr 등으로 이루어질 수 있다.
이와 같이, 본 실시예에 따른 TFT의 제조 방법은 하프톤 마스크를 이용하여 유기 절연막(120) 내에 뱅크(123)를 형성하고, 잉크젯 방식에 의해 뱅크(123)에 소오스 전극 및 드레인 전극(130a, 130b)과 액티브층(140)이 위치하도록 하여 이들을 유기 절연막(120)에 매립된 형태로 형성한다.
따라서, 소오스 전극 및 드레인 전극(130a, 130b)과 액티브층(140)을 형성하기 위한 각각의 패터닝 공정을 배제할 수 있어 공정을 단순화할 수 있고, 커피 스 테인 현상(coffee stain effect)을 방지할 수 있어 우수한 패턴 정밀도를 얻을 수 있으므로 TFT간 크로스 토크를 방지할 수 있다.
한편, 본 실시예에서는 게이트 절연막(150)을 사이에 두고 액티브층(140) 위로 게이트 전극(160)이 형성되고 액티브층(140) 아래에서 소오스 전극 및 드레인 전극(130a, 130b)이 액티브층(140)과 접촉하는 경우에 대해서만 설명하였지만, 게이트 전극(60)의 형성 위치가 본 실시예에 한정되는 것은 아니다.
일례로, 도 4와 같이 게이트 절연막(125)을 사이에 두고 액티브층(145) 아래로 게이트 전극(165)이 형성되고 액티브층(145) 아래에서 소오스 전극 및 드레인 전극(135a, 135b)이 액티브층(145)과 접촉하는 경우에도, 유기 절연막(125)에 매립된 형태로 소오스 전극 및 드레인 전극(135a, 135b)과 액티브층(145)을 각각 형성할 수 있다.
다음으로, 도 5를 참조하여 상술한 본 발명의 일 실시예에 따른 TFT를 구비한 표시 장치를 설명한다. 본 실시예에서는 표시 장치의 일례로 유기 발광 표시 장치에 대하여 설명하며, 도 5에서 도 2와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고 이에 대한 상세한 설명은 생략한다.
도 5를 참조하면, 기판(110) 위에 구동 소자로서 도 2의 TFT(T)가 형성되고, 그 위로 평탄화막(170)을 사이에 두고 발광 소자로서 박막 트랜지스터(T)의 일부와 전기적으로 연결되는 발광 소자(L)가 형성되어 화소를 구성한다.
기판(110)은 유리나 플라스틱과 같은 절연 재질 또는 스테인레스 스틸(stainless steel; SUS)과 같은 금속 재질로 이루어질 수 있고, 플라스틱의 경우 폴리에틸렌 테리프탈레이트(polyethylene terephthalate; PET), 폴리에틸렌 나프탈레이트(polyethylene naphtahlate; PEN), 폴리에테르 술폰(polyether sulfone;PES), 폴리에테르 이미드 (polyether imide), 폴리페닐렌 설파이드(polyphenylene sulfide; PPS), 폴리아릴레이트(polyallyate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate; PC), 폴리아크릴레이트(polyacrylate; PAR), 셀룰로오스 트리아세테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate; CAP) 중 선택되는 어느 하나를 사용할 수 있다.
발광 소자(L)는 제1 전극(310), 유기 발광층(330) 및 제2 전극(340)이 순차적으로 적층된 구조로 이루어지고, 평탄화막(170) 및 게이트 절연막(150)에 구비된 비아홀(151, 171)을 통하여 박막 트랜지스터(T)의 일부, 일례로 드레인 전극(130b)과 전기적으로 연결될 수 있다. 제1 전극(310)은 화소 정의막(320)에 의해 인접 화소의 제1 전극(미도시)과 전기적으로 분리되며, 화소 정의막(320)에 구비된 개구부(321)를 통하여 유기 발광층(330)과 접촉한다.
제1 전극(310) 및 제2 전극(340)은 각각 ITO(indium tin oxide), IZO(indium zinc oxide), Al, Mg-Ag, Ca, Ca/Ag, Ba 중의 하나 또는 그 이상의 물질로 이루어질 수 있다,
유기 발광층(330)은 코퍼 프탈로시아닌(copper phthalocyanine; CuPc), N,N'-디(나프탈렌-1-일)-N,N'-디페틸-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N' -diphenyl-benzidine; NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8- hydroxyquinoline aluminum)(Alq3) 등과 같은 저분자 유기물로 이루어지거나 고분자 유기물로 이루어질 수 있다.
일례로, 유기 발광층(330)이 저분자 유기물로 이루어지는 경우, 홀 주입층(Hole Injection layer; HIL), 홀 수송층(Hole Transport Layer; HTL), 발광층(Emitting Layer; EML) 및 전자 수송층(Electron Transport Layer; ETL)을 포함한 다층 구조로 이루어질 수 있다.
또한, 유기 발광층(350)이 고분자 유기물로 이루어지는 경우, 홀 수송층(Hole Transport Layer; HTL) 및 발광층(Emitting Layer; EML)으로 이루어질 수 있으며, 이때 HTL는 PEDOT 물질로 이루어지고 EML은 폴리-페닐렌비닐렌(Poly-Phenylenevinylene; PPV)계 또는 폴리플루오렌(Polyfluorene)계 물질로 이루어진다.
한편, 도시되지는 않았지만 상기 화소는 기판(110) 위에 매트릭스 형태로 배열되어 실제 발광 및 표시가 이루어지는 표시부를 구성하며, 이러한 표시부는 봉지 기판에 의해 봉지되어 보호될 수 있다.
본 실시예에서는 도 2의 TFT(T)가 유기 발광 표시 장치의 구동 소자로 적용되는 경우에 대해서만 설명하였지만, 액정 표시 장치 등의 다른 표시 장치의 구동 소자로도 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범 위에 속하는 것은 당연하다.
상술한 바와 같이 본 발명에 따른 TFT의 제조 방법은 소오스 전극 및 드레인 전극과 액티브층을 형성하기 위한 각각의 패터닝 공정을 배제할 수 있어 공정을 단순화할 수 있고, 커피 스테인 현상을 방지할 수 있어 우수한 패턴 정밀도를 얻을 수 있으므로 TFT간 크로스 토크를 방지할 수 있다.
따라서, TFT의 전기적 특성 및 신뢰성을 개선할 수 있다.
또한, 상기 TFT를 유기 발광 표시 장치 등의 표시 장치에 적용할 경우 우수한 표시 품질을 얻을 수 있다.

Claims (20)

  1. 게이트 절연막;
    상기 게이트 절연막의 일면 상에 형성된 게이트 전극;
    상기 게이트 절연막의 다른면 상에 형성된 유기 절연막; 및
    상기 유기 절연막에 매립되어 형성된 소오스 전극 및 드레인 전극과 액티브층을 포함하고,
    상기 유기 절연막이 상기 소오스 전극 및 드레인 전극이 위치하는 제1 및 제2 오목부와 이 제1 및 제2 오목부 위에 형성되어 상기 액티브층이 위치하는 제3 오목부를 가지는 뱅크를 구비하며,
    상기 제1 및 제2 오목부가 각각 1 내지 50㎛의 폭과 50 내지 500㎚의 높이를 가지고, 상기 제1 및 제2 오목부 사이의 거리가 1 내지 100㎛인 박막 트랜지스터.
  2. 제1 항에 있어서,
    상기 제3 오목부가 3 내지 400㎛의 폭과 10 내지 1000㎚의 높이를 가지는 박막 트랜지스터.
  3. 제1 항에 있어서,
    상기 유기 절연막이 네가티브형 포토레지스트 또는 포지티브형 포토레지스트로 이루어지는 박막 트랜지스터.
  4. 제1 항에 있어서,
    상기 액티브층이 유기 반도체 물질로 이루어지는 박막 트랜지스터.
  5. 제1 항에 있어서,
    기판을 더욱 포함하고,
    상기 기판 상에 상기 유기 절연막, 상기 게이트 절연막 및 상기 게이트 전극이 순차적으로 적층 형성되는 박막 트랜지스터.
  6. 제1 항에 있어서,
    기판을 더욱 포함하고,
    상기 기판 상에 상기 게이트 전극, 상기 게이트 절연막 및 상기 유기 절연막이 순차적으로 적층 형성되는 박막 트랜지스터.
  7. 기판 위에 유기 절연막을 형성하고;
    상기 유기 절연막에 제1 및 제2 오목부와 이 제1 및 제2 오목부 위에 형성되는 제3 오목부를 가지는 뱅크를 형성하고;
    상기 제1 및 제2 오목부에 소오스 전극 및 드레인 전극을 형성하고;
    상기 제3 오목부에 상기 소오스 전극 및 드레인 전극과 접촉하는 액티브층을 형성하는 단계들을 포함하고,
    상기 제1 및 제2 오목부가 각각 1 내지 50㎛의 폭과 50 내지 500㎚의 높이를 가지고, 상기 제1 및 제2 오목부 사이의 거리가 1 내지 100㎛인 박막 트랜지스터의 제조 방법.
  8. 제7 항에 있어서,
    상기 제3 오목부가 3 내지 400㎛의 폭과 10 내지 1000㎚의 높이를 가지는 박막 트랜지스터의 제조 방법.
  9. 제8 항에 있어서,
    상기 뱅크는 하프톤 마스크를 이용하여 상기 유기 절연막을 노광하고
    상기 노광된 유기 절연막을 현상하여 형성하는 박막 트랜지스터의 제조 방법.
  10. 제9 항에 있어서,
    상기 유기 절연막이 네가티브형 포토레지스트 또는 포지티브형 포토레지스트로 이루어지는 박막 트랜지스터의 제조 방법.
  11. 제7 항에 있어서,
    상기 소오스 전극 및 드레인 전극은
    잉크젯 방식에 의해 상기 제1 및 제2 오목부에 소오스 및 드레인 전극 물질 을 도포하고
    상기 소오스 및 드레인 전극 물질이 도포된 기판을 큐어링하여 형성하는 박막 트랜지스터의 제조방법.
  12. 제11 항에 있어서,
    상기 소오스 및 드레인 전극 물질이
    폴리에틸렌 디옥시티오펜(polyehylene dioxythiophene; PEDOT), 폴리아닐린(poly aniline; PANI), 전도성 고분자, Ag 나노복합체, Cu 나노복합체, Au 나노복합체, Pt 나노복합체 중 선택되는 물질을 포함하거나,
    상기 액티브층을 이루는 물질의 HOMO(highest occupied molecular orbital) 값에서 0.5 eV를 뺀 값보다 큰 일함수 값을 가지는 금속 나노파티클 또는 카본 나노파티클과 유기바인더를 포함하는 물질로 패턴 도포한 다음 소성하여 형성되는 물질을 포함하며,
    상기 금속 나노파티클이 Ag 나노파티클, Cu 나노파티클, Au 나노파티클 및 Pt 나노파티클 중 적어도 어느 하나를 포함하는 박막 트랜지스터의 제조 방법.
  13. 제 7 항에 있어서,
    상기 액티브층은
    잉크젯 방식에 의해 제 3 오목부에 유기 반도체 물질을 도포하고,
    상기 유기 반도체 물질이 도포된 기판을 큐어링하여 형성하는 박막 트랜지스 터의 제조방법.
  14. 제13 항에 있어서,
    상기 유기 반도체 물질이
    펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜(α-6-thiopene), 알파-4-티오펜(α-4-thiopene), 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌 테트라카르복실 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜(α-5-thiopene)의 올리고아센 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 프탈로시아닌(phthalocyanine) 및 그 유도체, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 치환된 또는 비치환된 티오펜(thiophene)을 포함하는 공액계 고분자 유도체, 치환된 플루오렌(fluorene)을 포함하는 공액계 고분자 유도체 중 적어도 어느 하나를 포함하는 박막 트랜지스터의 제조 방법.
  15. 기판;
    상기 기판 상에 형성된 박막 트랜지스터; 및
    상기 박막 트랜지스터에 전기적으로 연결되는 발광 소자를 포함하고,
    상기 박막 트랜지스터가
    게이트 절연막;
    상기 게이트 절연막의 일면 상에 형성된 게이트 전극;
    상기 게이트 절연막의 다른면 상에 형성된 유기 절연막; 및
    상기 유기 절연막에 매립되어 형성된 소오스 전극 및 드레인 전극과 상기 액티브층을 포함하고,
    상기 유기 절연막이 상기 소오스 전극 및 드레인 전극이 위치하는 제1 및 제2 오목부와 이 제1 및 제2 오목부 위에 형성되어 상기 액티브층이 위치하는 제3 오목부를 가지는 뱅크를 구비하며,
    상기 제1 및 제2 오목부가 각각 1 내지 50㎛의 폭과 50 내지 500㎚의 높이를 가지고, 상기 제1 및 제2 오목부 사이의 거리가 1 내지 100㎛인 표시 장치.
  16. 제15 항에 있어서,
    상기 제3 오목부가 3 내지 400㎛의 폭과 10 내지 1000㎚의 높이를 가지는 표시 장치.
  17. 제15 항에 있어서,
    상기 유기 절연막이 네가티브형 포토레지스트 또는 포지티브형 포토레지스트로 이루어지는 표시 장치.
  18. 제15 항에 있어서,
    상기 액티브층이 유기 반도체 물질로 이루어지는 표시 장치.
  19. 제 15 항에 있어서,
    상기 발광 소자가 제 1 전극, 유기 발광층 및 제 2 전극이 순차적으로 적층된 구조로 이루어지는 표시 장치.
  20. 제 15 항에 있어서,
    상기 기판이 유리나 플라스틱을 포함하는 절연 재질 또는 스테인레스 스틸을 포함하는 금속 재질로 이루어지는 표시 장치.
KR1020060012088A 2005-03-04 2006-02-08 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치 KR100749502B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060012088A KR100749502B1 (ko) 2006-02-08 2006-02-08 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
US11/363,198 US7595502B2 (en) 2005-03-04 2006-02-28 Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device employing the same
JP2006053545A JP4455517B2 (ja) 2005-03-04 2006-02-28 薄膜トランジスタの製造方法
EP06110603.5A EP1701393B1 (en) 2005-03-04 2006-03-02 Organic thin film transistor and method of manufacturing thereof
CN2006100567578A CN1832220B (zh) 2005-03-04 2006-03-06 制造薄膜晶体管的方法、薄膜晶体管和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060012088A KR100749502B1 (ko) 2006-02-08 2006-02-08 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치

Publications (2)

Publication Number Publication Date
KR20070080705A KR20070080705A (ko) 2007-08-13
KR100749502B1 true KR100749502B1 (ko) 2007-08-14

Family

ID=38600996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060012088A KR100749502B1 (ko) 2005-03-04 2006-02-08 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치

Country Status (1)

Country Link
KR (1) KR100749502B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190081547A (ko) * 2017-12-29 2019-07-09 엘지디스플레이 주식회사 유기발광표시 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101036920B1 (ko) * 2009-03-10 2011-05-25 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조 방법
KR102146485B1 (ko) * 2013-07-22 2020-08-21 엘지이노텍 주식회사 박막 트랜지스터 및 디스플레이

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060097144A (ko) * 2005-03-04 2006-09-14 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된유기 박막 트랜지스터 및 이 유기 박막 트랜지스터를 구비한 평판 표시 장치
KR100659125B1 (ko) * 2005-12-12 2006-12-19 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060097144A (ko) * 2005-03-04 2006-09-14 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된유기 박막 트랜지스터 및 이 유기 박막 트랜지스터를 구비한 평판 표시 장치
KR100659125B1 (ko) * 2005-12-12 2006-12-19 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190081547A (ko) * 2017-12-29 2019-07-09 엘지디스플레이 주식회사 유기발광표시 장치
KR102601827B1 (ko) 2017-12-29 2023-11-14 엘지디스플레이 주식회사 유기발광표시 장치

Also Published As

Publication number Publication date
KR20070080705A (ko) 2007-08-13

Similar Documents

Publication Publication Date Title
KR100649189B1 (ko) 유기 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된유기 박막 트랜지스터 및 이 유기 박막 트랜지스터를 구비한 평판 표시 장치
EP1657751B1 (en) Organic thin film transistor and method of manufacturing the same
JP4455517B2 (ja) 薄膜トランジスタの製造方法
US7719496B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
US8222631B2 (en) Organic thin film transistor and flat display device having the same
US7692185B2 (en) Organic thin film transistor, flat panel display apparatus comprising the same, and method of manufacturing the organic thin film transistor
US7667385B2 (en) Organic thin film transistor and organic electroluminescent device using the same
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
KR100730159B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
KR100749502B1 (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
KR100637250B1 (ko) 유기 발광 디스플레이 장치 및 그 제조방법
KR100749465B1 (ko) 유기 박막 트랜지스터, 그 제조 방법 및 이를 구비한 유기발광 표시 장치
KR100730193B1 (ko) 유기 발광 디스플레이 장치의 제조방법
US8546179B2 (en) Method of fabricating a self-aligned top-gate organic transistor
KR100669328B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 유기 박막트랜지스터를 구비한 평판 표시 장치
KR100670370B1 (ko) 유기 발광 디스플레이 장치
KR100659123B1 (ko) 게이트 절연막용 물질 제조방법, 이에 의해 제조된 게이트절연막을 구비한 유기 박막 트랜지스터 및 상기 유기 박막트랜지스터를 구비한 유기 발광 디스플레이 장치
KR100637251B1 (ko) 유기 발광 디스플레이 장치 및 그 제조방법
KR101137382B1 (ko) 평판 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee