KR100637251B1 - 유기 발광 디스플레이 장치 및 그 제조방법 - Google Patents

유기 발광 디스플레이 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100637251B1
KR100637251B1 KR1020050120939A KR20050120939A KR100637251B1 KR 100637251 B1 KR100637251 B1 KR 100637251B1 KR 1020050120939 A KR1020050120939 A KR 1020050120939A KR 20050120939 A KR20050120939 A KR 20050120939A KR 100637251 B1 KR100637251 B1 KR 100637251B1
Authority
KR
South Korea
Prior art keywords
electrode
insulating film
capacitor
gate
disposed
Prior art date
Application number
KR1020050120939A
Other languages
English (en)
Inventor
박진성
서민철
안택
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050120939A priority Critical patent/KR100637251B1/ko
Application granted granted Critical
Publication of KR100637251B1 publication Critical patent/KR100637251B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 유기 박막 트랜지스터의 기생 커패시턴스를 줄이면서도 어레이로 배열된 커패시터의 커패시턴스를 높인 유기 발광 디스플레이 장치 및 그 제조방법을 위하여, (i) 기판과, (ii) 상기 기판 상에 배치된 제 1 소스 전극 및 제 1 드레인 전극과, 제 1 커패시터 전극과, (iii) 상기 제 1 소스 전극 및 제 1 드레인 전극의 상호 대향된 부분과, 상기 제 1 소스 전극 및 제 1 드레인 전극 중 상기 제 1 커패시터 전극에 인접한 전극의 상기 제 1 커패시터 전극 방향의 가장자리를 노출시키도록 배치된 제 1 절연막과, (iv) 상기 제 1 커패시터 전극을 덮도록 배치된 제 2 절연막과, (v) 상기 제 1 소스 전극 및 제 1 드레인 전극에 각각 접하는 유기 반도체층과, 상기 유기 반도체층 상에 배치된 게이트 절연막과, (vi) 상기 게이트 절연막 상에 배치된 제 1 게이트 전극과, 상기 제 1 소스 전극 및 제 1 드레인 전극 중 상기 제 1 커패시터 전극에 인접한 전극의 상기 제 1 커패시터 방향의 노출된 가장자리와 접하도록 상기 제 2 절연막 상에 배치된 제 2 커패시터 전극을 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치 및 그 제조방법을 제공한다.

Description

유기 발광 디스플레이 장치 및 그 제조방법{Organic light emitting display apparatus and method of manufacturing the same}
도 1은 본 발명의 바람직한 일 실시예에 따른 유기 발광 디스플레이 장치의 일 부화소를 개략적으로 도시하는 회로도이다.
도 2는 도 1에 도시된 본 발명의 바람직한 일 실시예에 따른 유기 발광 디스플레이 장치에 구비될 수 있는 유기 박막 트랜지스터와 커패시터의 연결구조를 개략적으로 도시하는 단면도이다.
도 3은 도 1에 도시된 본 발명의 바람직한 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 4 내지 도 7은 도 3에 도시된 유기 발광 디스플레이 장치의 제조 공정을 개략적으로 도시하는 단면도들이다.
도 8은 도 7에 도시된 유기 발광 디스플레이 장치의 변형예를 개략적으로 도시하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 101: 제 1 절연막
102: 제 2 절연막 110: 커패시터
120: 제 2 유기 박막 트랜지스터 130: 유기 발광 소자
140: 제 1 유기 박막 트랜지스터
본 발명은 유기 발광 디스플레이 장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 유기 박막 트랜지스터의 기생 커패시턴스를 줄이면서도 어레이로 배열된 커패시터의 커패시턴스를 높인 유기 발광 디스플레이 장치 및 그 제조방법에 관한 것이다.
유기 발광 디스플레이 장치는 화소 전극과 이에 대향하는 대향 전극과 이들 전극 사이에 개재된 중간층을 구비하는 유기 발광 소자를 구비하는 디스플레이 장치이다. 이러한 유기 발광 디스플레이 장치에는 능동 구동형(AM: active matrix) 유기 발광 디스플레이 장치와 수동 구동형(PM: passive matrix) 유기 발광 디스플레이 장치가 있다. 능동 구동형 유기 발광 디스플레이 장치는 화소 전극에 박막 트랜지스터가 전기적으로 연결되어 화소 전극에 인가되는 전기 신호를 박막 트랜지스터를 통해 제어하는 것이며, 수동 구동형 유기 발광 디스플레이 장치는 상호 교차하는 스트라이프 패턴의 제 1 전극과 제 2 전극을 구비하여 이들의 교차점이 각 화소가 되는 것이다. 본 발명은 능동 구동형 유기 발광 디스플레이 장치에 관한 것이다.
이러한 능동 구동형 유기 발광 디스플레이 장치의 경우, 유기 발광 소자의 화소 전극에 전기적으로 연결된 박막 트랜지스터 외에도 커패시터를 구비하는데, 이 커패시터는 유기 발광 소자의 화소 전극에의 전류를 유지하거나 또는 구동속도를 향상시키는 기능을 한다. 이를 효율적으로 수행하기 위해서는 커패시터의 커패시턴스가 큰 것이 바람직하다. 그러나 종래의 유기 발광 디스플레이 장치에 구비된 커패시터의 경우에는 커패시턴스가 크지 않다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 유기 박막 트랜지스터의 기생 커패시턴스를 줄이면서도 어레이로 배열된 커패시터의 커패시턴스를 높인 유기 발광 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은 (i) 기판과, (ii) 상기 기판 상에 배치된 제 1 소스 전극 및 제 1 드레인 전극과, 제 1 커패시터 전극과, (iii) 상기 제 1 소스 전극 및 제 1 드레인 전극의 상호 대향된 부분과, 상기 제 1 소스 전극 및 제 1 드레인 전극 중 상기 제 1 커패시터 전극에 인접한 전극의 상기 제 1 커패시터 전극 방향의 가장자리를 노출시키도록 배치된 제 1 절연막과, (iv) 상기 제 1 커패시터 전극을 덮도록 배치된 제 2 절연막과, (v) 상기 제 1 소스 전극 및 제 1 드레인 전극에 각각 접하는 제 1 유기 반도체층과, 상기 제 1 유기 반도체층 상에 배치된 제 1 게이트 절연막과, (vi) 상기 제 1 게이트 절연막 상에 배치된 제 1 게이트 전극과, 상기 제 1 소스 전극 및 제 1 드레인 전극 중 상기 제 1 커패시터 전극에 인접한 전극의 상기 제 1 커패시터 전극 방향의 노출된 가장자리와 접하도록 상기 제 2 절연막 상에 배치된 제 2 커패시터 전극을 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 제 1 게이트 전극의 하면 중 적어도 일부는 상기 제 1 절연막의 상면에 접하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 게이트 전극은 상기 제 1 절연막의 상기 제 1 소스 전극 및 제 1 드레인 전극의 상호 대향된 부분을 노출시키는 개구 내에 배치되며, 상기 제 1 게이트 전극의 단부면은 상기 제 1 절연막의 개구 측면에 접하는 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, (i) 기판과, (ii) 상기 기판 상에 배치된 제 1 소스 전극 및 제 1 드레인 전극과, 제 1 커패시터 전극과, 제 2 소스 전극 및 제 2 드레인 전극과, 화소 전극과, (iii) 상기 제 1 소스 전극 및 제 1 드레인 전극의 상호 대향된 부분과, 상기 제 1 소스 전극 및 제 1 드레인 전극 중 상기 제 1 커패시터 전극에 인접한 전극의 상기 제 1 커패시터 전극 방향의 가장자리와, 제 1 커패시터 전극의 적어도 일부와, 상기 제 2 소스 전극 및 제 2 드레인 전극의 상호 대향된 부분과, 상기 화소 전극의 적어도 일부를 노출시키도록 배치된 제 1 절연막과, (iv) 상기 제 1 커패시터 전극을 덮도록 배치된 제 2 절연막과, (v) 상기 제 1 소스 전극 및 제 1 드레인 전극에 각각 접하는 제 1 유기 반도체층과, 상기 제 1 유기 반도체층 상에 배치된 제 1 게이트 절연막과, 상기 제 2 소스 전극 및 제 2 드레인 전극에 각각 접하는 제 2 유기 반도체층과, 상기 제 2 유기 반도체층 상에 배치된 제 2 게이트 절연막과, (vi) 상기 화소 전극의 노 출된 부분 상에 배치된, 적어도 발광층을 포함하는 중간층과, (vii) 상기 제 1 게이트 절연막 상에 배치된 제 1 게이트 전극과, 상기 제 1 소스 전극 및 제 1 드레인 전극 중 상기 제 1 커패시터 전극에 인접한 전극의 상기 제 1 커패시터 방향의 노출된 가장자리와 접하도록 상기 제 2 절연막 상에 배치된 제 2 커패시터 전극과, 상기 제 2 게이트 절연막 상에 배치된 제 2 게이트 전극과, 상기 중간층 상에 배치된 대향 전극을 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 제 1 게이트 전극과 제 2 게이트 전극의 하면 중 적어도 일부는 상기 제 1 절연막의 상면에 접하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, (i) 상기 제 1 게이트 전극은 상기 제 1 절연막의 상기 제 1 소스 전극 및 제 1 드레인 전극의 상호 대향된 부분을 노출시키는 개구 내에 배치되고, 상기 제 1 게이트 전극의 단부면은 상기 제 1 절연막의 개구 측면에 접하며, (ii) 상기 제 2 게이트 전극은 상기 제 1 절연막의 상기 제 2 소스 전극 및 제 2 드레인 전극의 상호 대향된 부분을 노출시키는 개구 내에 배치되고, 상기 제 2 게이트 전극의 단부면은 상기 제 1 절연막의 개구 측면에 접하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2 소스 전극 및 제 2 드레인 전극 중 상기 화소 전극에 전기적으로 연결된 전극은 상기 화소 전극과 일체로 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2 소스 전극 및 제 2 드레인 전극 중 상기 화소 전극에 전기적으로 연결되지 않은 전극은 상기 제 1 커패시터 전극과 일체로 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 절연막은 상기 제 1 커패시터 전극을 모두 노출시키도록 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 절연막은 포토리지스트로 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2 절연막은 알루미늄 옥사이드, 티타늄 옥사이드, 하프늄 옥사이드, 지르코늄 옥사이드, 란타늄 옥사이드, 프라세오디뮴 옥사이드 또는 이트리움 옥사이드로 구비되는 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, (i) 기판 상에 제 1 커패시터 전극과, 소스 전극 및 드레인 전극을 형성하는 단계와, (ii) 상기 제 1 커패시터 전극과, 상기 소스 전극 및 드레인 전극을 덮도록 포토리지스트를 도포하여 제 1 절연막을 형성하는 단계와, (iii) 상기 제 1 절연막을 노광 및 현상하여, 상기 제 1 커패시터 전극의 적어도 일부를 노출시키는 제 1 개구와, 상기 소스 전극 및 드레인 전극의 상호 대향된 부분을 노출시키는 제 2 개구를 형성하는 단계와, (iv) 상기 제 1 절연막의 제 2 개구 내에 상기 소스 전극 및 드레인 전극에 각각 접하도록 유기 반도체층을 형성하는 단계와, (v) 상기 유기 반도체층 상에 게이트 절연막을 형성하는 단계와, (vi) 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, (vii) 상기 제 1 커패시터 전극 및 상기 게이트 전극을 덮도록 제 2 절연막을 형성하는 단계와, (viii) 상기 제 2 절연막 상에 상기 제 1 커패시터 전극에 대응하는 제 2 커패시터 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조방법을 제공한다.
본 발명의 또 다른 특징에 의하면, 상기 제 2 절연막은 알루미늄 옥사이드, 티타늄 옥사이드, 하프늄 옥사이드, 지르코늄 옥사이드, 란타늄 옥사이드, 프라세오디뮴 옥사이드 또는 이트리움 옥사이드로 형성되는 것으로 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 바람직한 일 실시예에 따른 유기 발광 디스플레이 장치의 일 부화소를 개략적으로 도시하는 회로도이다.
도 1에 도시된 것과 같이, 제 1 유기 박막 트랜지스터(140), 커패시터(110), 제 2 유기 박막 트랜지스터(120) 및 유기 발광 소자(130)가 구비되어 있다. 여기서 제 2 유기 박막 트랜지스터(120)는 유기 발광 소자(130)를 구동하는 구동 트랜지스터이며, 제 1 유기 박막 트랜지스터(140)는 유기 발광 소자(130)에 인가될 전기적 신호를 스위칭하는 스위칭 트랜지스터이다. 물론 본 발명에 따른 유기 발광 디스플레이 장치의 회로 구조가 도 1 및 도 2에 도시된 회로 구조에 국한된 것은 아니며, 이와 달리 다른 전기 소자들을 더 구비할 수도 있는 등 다양한 변형이 가능함은 물론이다.
도 2는 도 1에 도시된 본 발명의 바람직한 일 실시예에 따른 유기 발광 디스플레이 장치에 구비될 수 있는 유기 박막 트랜지스터와 커패시터의 연결구조를 개 략적으로 도시하는 단면도이다.
도 2를 참조하면, 기판(100) 상에 제 1 유기 박막 트랜지스터(140)와 커패시터(110)가 구비되어 있다. 기판(100)으로는 글라스재 기판뿐만 아니라 아크릴과 같은 다양한 플라스틱재 기판을 사용할 수도 있으며, 더 나아가 금속판을 사용할 수도 있다. 이 기판(100)에는 필요에 따라 버퍼층(미도시)이 더 구비될 수도 있다.
기판(100) 상에는 제 1 소스 전극 및 제 1 드레인 전극(143)과, 제 1 커패시터 전극(111)이 구비되어 있다.
이 전극들은 도전성 물질로 형성되는데, 필요에 따라 동시에 동일한 물질로 형성될 수도 있고, 서로 다른 공정에서 서로 다른 물질로 형성될 수도 있다. 동일한 물질로 형성될 경우 필요에 따라 투명한 물질 또는 불투명한 물질 등으로 형성될 수도 있다. 투명한 물질로 형성될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있고, 불투명한 물질로 형성될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, W 및 이들의 화합물 등으로 구비될 수 있다. 이러한 전극들은 마스크를 이용한 증착을 통해 형성될 수도 있고, 도전성 물질층을 기판(100) 상에 형성한 후 이를 패터닝하여 형성될 수도 있다.
제 1 소스 전극 및 제 1 드레인 전극(143) 상에는 제 1 절연막(101)이 구비된다. 상세히 설명하자면, 제 1 소스 전극 및 제 1 드레인 전극(143)의 상호 대향된 부분을 노출시키며, 또한 제 1 소스 전극 및 제 1 드레인 전극(143) 중 제 1 커패시터 전극(111)에 인접한 전극의 제 1 커패시터 전극(111) 방향의 가장자리를 노 출시키도록, 제 1 절연막(101)이 구비된다. 즉, 제 1 절연막(101)에 개구들이 형성되어, 그 개구들을 통해 제 1 소스 전극 및 제 1 드레인 전극(143)의 상호 대향된 부분을 노출시키고, 또한 제 1 소스 전극 및 제 1 드레인 전극(143) 중 제 1 커패시터 전극(111)에 인접한 전극의 제 1 커패시터 전극(111) 방향의 가장자리를 노출시킨다.
물론 도 2에 도시된 것과 달리 이 제 1 절연막(101)이 커패시터(110)의 제 1 커패시터 전극(111)의 일부를 덮을 수도, 즉 제 1 커패시터 전극(111)의 적어도 일부가 노출되도록 구비될 수도 있다.
이러한 제 1 절연막(101)은 포토리지스트로 구비될 수 있는데, 이 경우 노광 및 현상 등의 공정을 거쳐 상기와 같은 형상의 제 1 절연막(101)을 형성한다. 물론 이 외의 다른 물질, 예컨대 실리콘 옥사이드 또는 실리콘 나이트라이드 등을 이용하여 형성될 수도 있으며, 그 형성 방법도 절연층을 형성한 후 이를 패터닝하거나, 또는 마스크를 이용하여 패터닝된 형상으로 증착하는 방법 등을 이용할 수 있다.
한편, 커패시터(110)의 제 1 커패시터 전극(111)은 제 2 절연막(102)으로 덮인다. 이때, 이 제 2 절연막(102)은 제 1 소스 전극 및 제 1 드레인 전극(143) 중 제 1 커패시터 전극(111)에 인접한 전극의 제 1 커패시터 전극(111) 방향의 가장자리가 덮이지 않도록 구비된다.
이러한 제 2 절연막(102)은 커패시터(110)의 유전체가 되는데, 따라서 이 제 2 절연막(102)의 유전율이 클 수록 커패시터(110)의 커패시턴스가 높아진다. 따라서 이 제 2 절연막(102)은 알루미늄 옥사이드, 티타늄 옥사이드, 하프늄 옥사이드, 지르코늄 옥사이드, 란타늄 옥사이드, 프라세오디뮴 옥사이드 또는 이트리움 옥사이드 등과 같이 유전율이 높은 물질로 구비되도록 하는 것이 바람직하다. 알루미늄 옥사이드의 경우 비유전율(relative dielectric constant)이 대략 8 정도, 하프늄 옥사이드의 경우에는 대략 20, 지르코늄 옥사이드의 경우에는 대략 15, 그리고 티타늄 옥사이드의 경우에는 40 내지 100에 이를 정도로 유전율이 높아, 이들 물질로 제 2 절연막(102)을 형성함으로써 커패시터(110)의 커패시턴스를 획기적으로 높일 수 있다.
이러한 제 2 절연막(102)은 다양한 방법으로 형성할 수 있는데, 예컨대 원자층 증착 방법(ALD: atomic layered deposition)을 이용하여 박막으로 형성될 수 있다.
즉, 전술한 바와 같이 제 1 소스 전극 및 제 1 드레인 전극(143)과, 제 1 커패시터 전극(111)과, 제 1 절연막(101)을 형성한 후, 이를 반응 챔버 내에 삽입하고, 챔버 내로 제 1 반응원을 피딩하여(제 1 피딩단계) 제 1 물질층을 화학적 증착의 방법으로 형성한다. 그 후 챔버 내의 제 1 반응원을 제거하는 제 1 퍼지단계를 거친 후, 챔버 내에 제 2 반응원을 피딩하여(제 2 피딩단계) 이미 형성된 제 1 물질층과 제 2 반응원이 반응을 일으키도록 함으로써 제 1 물질층을 변화시켜 원하는 성분의 원자층 박막으로 이루어진 제 2 절연막(102)을 형성할 수 있다. 그리고 제 1 물질층과 반응하지 않은 잔존 제 2 반응원 또는 반응하여 생성된 부산물을 제거하는 제 2 퍼지단계를 추가적으로 거칠 수 있다.
예컨대 알루미늄 옥사이드(Al2O3)로 만들어진 원자층 박막의 제 2 절연막(102)을 형성할 경우에는, 먼저 트리메틸 알루미늄(TMA: Al(CH3)3)막을 증착한 후 수증기 또는 오존 등을 피딩하여 열처리를 행함으로써 트리메틸 알루미늄막을 알루미늄 옥사이드막으로 변환시켜 원자층 박막으로 형성된 제 2 절연막(102)을 형성할 수 있다. 물론 제 2 절연막(102)이 상술한 바와 같이 소정 부분에만 형성되도록 하기 위해 마스크를 이용할 수도 있고, 제 2 절연막(102)을 기판(100)의 전면(全面)에 대응하도록 형성한 후 이를 패터닝할 수도 있다.
물론 이와 달리 제 1 절연막(101)과 제 2 절연막(102)을 동시에 동일한 물질로 형성할 수도 있다. 즉, 절연막을 기판(100)의 전면에 형성한 후, 제 1 소스 전극과 제 2 드레인 전극(143)의 상호 대향된 부분과 그 전극들 중 제 1 커패시터 전극(111)에 인접한 전극의 제 1 커패시터 전극(111) 방향의 가장자리가 노출되도록 절연막을 패터닝함으로써 제 1 절연막(101)과 제 2 절연막(102)을 동시에 동일한 물질로 형성할 수도 있다. 그러나 커패시터(110)의 커패시턴스를 높이기 위해 유전율이 큰 물질로 제 1 절연막(101)과 제 2 절연막(102)을 동시에 형성할 경우, 커패시터(110) 이외의 구성요소에 있어서 발생할 수 있는 기생 커패시턴스 역시 커진다. 따라서 제 1 절연막(101)과 제 2 절연막(102)이 상이한 물질로 형성되도록 하는 것이 바람직하다. 이하에서는 상이한 물질로 형성된 경우에 대해 설명하도록 한다.
한편, 제 1 절연막(101)에 의해 노출된 제 1 소스 전극 및 제 1 드레인 전극 (143)에 각각 접하도록 제 1 유기 반도체층(147)이 구비되며, 이 제 1 유기 반도체층(147) 상에 제 1 게이트 절연막(145)이 구비된다.
이러한 제 1 유기 반도체층(147)은 반도체 특성을 갖는 유기물로 이루어지는데, 예컨대 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 중 적어도 어느 하나를 구비하는 물질일 수 있다. 이러한 제 1 유기 반도체층(147)은 잉크젯 프린팅법, 스탬핑법, 디핑법 또는 스핀 코팅법 등의 다양한 방법으로 형성될 수 있는데, 특히 잉크젯 프린팅법을 이용하여 형성할 경우 도 2에 도시된 것과 같이 제 1 절연막(101)이 뱅크 역할을 하여 제 1 유기 반도체층(147)이 정확한 위치에 구비되도록 할 수 있다.
그리고 제 1 게이트 절연막(145)은 실리콘 옥사이드 또는 실리콘 나이트라이 드 등과 같은 무기물로 형성될 수도 있고, 파릴렌, 아크릴 기반의 폴리머(PMMA) 또는 에폭시 등의 유기물로 형성될 수도 있다. 이러한 제 1 게이트 절연막(145)은 증착, 스핀 코팅 잉크젯 프린팅 또는 스크린 페이스팅 등의 다양한 방법으로 형성될 수 있는데, 특히 잉크젯 프린팅법을 이용하여 형성할 경우 도 2에 도시된 것과 같이 제 1 절연막(101)이 뱅크 역할을 하여 제 1 게이트 절연막(145)이 정확한 위치에 구비되도록 할 수 있다. 이때, 제 1 게이트 절연막(145)은 유전율(dielectric constant)이 낮은 물질로 구비되는 것이 바람직하다. 즉, 후술하는 바와 같이 제 1 게이트 절연막(145) 상에는 제 1 게이트 전극(141)이 구비되는 바, 이 제 1 게이트 전극(141)은 제 1 소스 전극 및 제 1 드레인 전극(143)과 중첩되도록 구비된다. 따라서 제 1 게이트 전극(141)과 제 1 소스 전극 및 제 1 드레인 전극(143)의 중첩되는 부분에는 기생 커패시턴스가 발생하는 바, 이를 낮추기 위하여 제 1 게이트 절연막(145)은 유전율이 낮은 물질로 구비되는 것이 바람직하다.
제 1 게이트 절연막(145) 상에는 제 1 게이트 전극(141)이 구비된다. 또한, 제 1 소스 전극 및 제 1 드레인 전극(143) 중 제 1 커패시터 전극(111)에 인접한 전극의 제 1 커패시터 전극(111)방향의 노출된 가장자리와 접하도록, 제 2 절연막 (102)상에 제 2 커패시터 전극(112)이 구비된다.
이 제 1 게이트 전극(141)과 제 2 커패시터 전극(112)은 물론 도전성 물질로 형성되는데, 필요에 따라 동시에 동일한 물질로 형성될 수도 있고, 서로 다른 공정에서 서로 다른 물질로 형성될 수도 있다. 동일한 물질로 형성될 경우 필요에 따라 투명한 물질 또는 불투명한 물질 등으로 형성될 수도 있다. 투명한 물질로 형성될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있고, 불투명한 물질로 형성될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, W 및 이들의 화합물 등으로 구비될 수 있다. 이러한 전극들은 마스크를 이용한 증착을 통해 형성될 수도 있고, 도전성 물질층을 제 1 절연막(101) 및 제 2 절연막(102) 상에 형성한 후 이를 패터닝하여 형성될 수도 있다.
이와 같은 구조의 제 1 유기 박막 트랜지스터(140)와 커패시터(110)의 연결구조의 경우, 제 1 유기 박막 트랜지스터(140)에 구비된 유기 반도체층(147)이 인접한 다른 유기 박막 트랜지스터와 구별되도록 패터닝된 형태로 구비되도록 함으로써 인접한 유기 박막 트랜지스터와의 크로스 토크를 방지할 수 있다. 또한, 커패시터(110)의 제 1 커패시터 전극(111)과 제 2 커패시터 전극(112) 사이에 개재되는 물질인 제 2 절연막(102)으로 율전율이 높은 물질을 이용함으로써, 커패시터(110)의 커패시턴스를 획기적으로 높일 수 있다.
또한, 종래에는 제 1 유기 박막 트랜지스터(140)의 제 1 게이트 절연막(145)이 커패시터(110)의 양 전극들 사이에 개재되었으므로, 유전율이 높은 물질을 이용하여 커패시턴스를 높일 경우에는 제 1 유기 박막 트랜지스터(140)의 기생 커패시턴스도 높아진다는 문제점이 있었으나, 본 발명에서는 제 1 게이트 절연막(145)과 커패시터(110)의 양 전극들 사이에 개재되는 물질, 즉 제 2 절연막(102)을 별도의 물질로 형성하여 이용함으로써 그러한 문제가 발생하는 것을 방지한다.
도 3은 도 1에 도시된 본 발명의 바람직한 일 실시예에 따른 유기 발광 디스 플레이 장치를 개략적으로 도시하는 단면도이고, 도 4 내지 도 7은 도 3에 도시된 유기 발광 디스플레이 장치의 제조 공정을 개략적으로 도시하는 단면도들이다.
도 3에 도시된 유기 발광 디스플레이 장치에는 도 2에 도시된 제 1 유기 박막 트랜지스터(140)와 커패시터(110)가 구비되어 있다. 그리고 커패시터(110)에 전기적으로 연결된 제 2 유기 박막 트랜지스터(120)와, 이 제 2 유기 박막 트랜지스터에 전기적으로 연결된 유기 발광 소자(130)가 구비되어 있다. 도 3에 도시된 유기 발광 디스플레이 장치의 제조방법을 도 4 내지 도 7을 참조하여 간략히 설명하자면 다음과 같다.
먼저 도 4에 도시된 바와 같이 기판(100) 상에 제 1 소스 전극 및 제 1 드레인 전극(143)과, 제 1 커패시터 전극(111)과, 제 2 소스 전극 및 제 2 드레인 전극(123)과, 화소 전극(131)을 형성한다.
이 전극들은 도전성 물질로 형성되는데, 필요에 따라 동시에 동일한 물질로 형성될 수도 있고, 서로 다른 공정에서 서로 다른 물질로 형성될 수도 있다. 동일한 물질로 형성될 경우 필요에 따라 투명한 물질 또는 불투명한 물질 등으로 형성될 수도 있다. 보다 상세히 설명하자면, 후술하는 바와 같이 광이 화소 전극(131)을 통해 외부로 취출될 경우에는 투명한 물질로 형성되며, 화소 전극(131)을 통해 외부로 취출되지 않을 경우에는 반사형 전극으로 형성될 수 있다. 투명한 물질로 형성될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, W 및 이들의 화합물 등으로 형성된 반사막과 그 상부에 형성된 ITO, IZO, ZnO 또는 In2O3막을 구비할 수 있다. 이러한 전극들은 마스크를 이용한 증착을 통해 형성될 수도 있고, 도전성 물질층을 기판(100) 상에 형성한 후 이를 패터닝하여 형성될 수도 있다.
이때, 제 2 소스 전극과 제 2 드레인 전극(123) 중 화소 전극(131)에 전기적으로 연결된 것은 도 4에 도시된 것과 같이 화소 전극(131)과 일체로 구비되도록 할 수 있다. 또한, 제 2 소스 전극과 제 2 드레인 전극(123) 중 화소 전극(131)에 전기적으로 연결되지 않은 것은 제 1 커패시터 전극(111)에 전기적으로 연결되는데, 역시 도 4에 도시된 것과 같이 일체로 구비되도록 할 수도 있다.
이 전극들 상에는 제 1 절연막(101)을 형성하는데, 이는 다양한 방법으로 형성될 수 있다. 예컨대 포토리지스트를 기판(100)의 전면에 도포하고 이를 노광 및 현상하여 소정 부분을 제거함으로써 형성될 수 있다. 즉, 개구들을 구비한 제 1 절연막(101)을 형성하게 되는 것이다.
이 제 1 절연막(101)은 도 4에 도시된 바와 같이 제 1 소스 전극 및 제 1 드레인 전극(143)의 상호 대향된 부분을 노출시키고, 제 1 소스 전극 및 제 1 드레인 전극(143) 중 제 1 커패시터 전극(111)에 인접한 전극의 제 1 커패시터 전극(111) 방향의 가장자리를 노출시키며, 제 1 커패시터 전극(111)의 적어도 일부를 노출시키고, 제 2 소스 전극 및 제 2 드레인 전극(123)의 상호 대향된 부분을 노출시키며, 화소 전극(131)의 적어도 일부를 노출시키도록 구비된다.
즉, 제 1 절연막(101)에 개구들이 형성되어, 그 개구들을 통해 제 1 소스 전 극 및 제 1 드레인 전극(143)의 상호 대향된 부분을 노출시키고, 또한 제 1 소스 전극 및 제 1 드레인 전극(143) 중 제 1 커패시터 전극(111)에 인접한 전극의 제 1 커패시터 전극(111) 방향의 가장자리를 노출시키며, 그리고 제 1 커패시터 전극(111)의 적어도 일부를 노출시키고, 제 2 소스 전극 및 제 2 드레인 전극(123)의 상호 대향된 부분을 노출시키며, 또한 화소 전극(131)의 적어도 일부를 노출시킨다.
그 후, 도 5에 도시된 바와 같이 제 1 커패시터 전극(111)을 덮도록 제 2 절연막(102)을 형성한다. 형성 방법 및 물질은 전술한 바와 같다.
그리고 도 6에 도시된 바와 같이 제 1 소스 전극 및 제 1 드레인 전극(143)에 각각 접하는 제 1 유기 반도체층(147)과, 제 1 유기 반도체층(147) 상에 배치된 제 1 게이트 절연막(145)과, 제 2 소스 전극 및 제 2 드레인 전극(123)에 각각 접하는 제 2 유기 반도체층(127)과, 제 2 유기 반도체층(127) 상에 배치된 제 2 게이트 절연막(125)을 형성한다. 형성 방법 및 물질은 전술한 바와 같다.
또한, 도 6에 도시된 바와 같이 화소 전극(131)의 노출된 부분 상에, 적어도 발광층을 포함하는 중간층(133)을 형성한다.
중간층(133)은 적어도 발광층을 포함하는 층으로서, 그 하부의 화소 전극(131)과 후술하는 대향 전극(135)으로부터 정공과 전자를 공급받아 광을 만든다.
중간층(133)은 저분자 또는 고분자 유기물로 구비될 수 있다. 저분자 유기물을 사용할 경우 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 유기 발광층(EML: emission layer), 전자 수송층(ETL: electron transport layer), 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이러한 저분자 유기물로 중간층을 형성할 경우, 증착법 또는 잉크젯 프린팅법 등의 다양한 방법을 이용하여 중간층을 형성할 수 있다.
고분자 유기물의 경우에는 대개 정공 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 정공 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(poly-phenylenevinylene)계 및 폴리플루오렌(polyfluorene)계 등 고분자 유기물질을 사용한다. 고분자 유기물로 중간층을 형성할 경우, 잉크젯 프린팅법 또는 열전사법 등을 이용하여 형성할 수 있다.
그 후, 도 7에 도시된 바와 같이 제 1 게이트 절연막(145) 상에 제 1 게이트 전극(141)을, 제 1 소스 전극 및 제 1 드레인 전극(143) 중 제 1 커패시터 전극(111)에 인접한 전극의 제 1 커패시터 전극(111) 방향의 노출된 가장자리와 접하도록 제 2 절연막(102) 상에 제 2 커패시터 전극(112)을, 제 2 게이트 절연막(125) 상에 제 2 게이트 전극(121)을, 그리고 중간층(133) 상에 대향 전극(135)을 형성하여 유기 발광 디스플레이 장치를 완성한다.
제 1 게이트 전극(141)과, 제 2 커패시터 전극(112)과, 제 2 게이트 전극(121)과, 대향 전극(135)은 동시에 동일 한 물질로 형성될 수도 있고, 필요에 따라 서로 다른 물질로 형성될 수도 있다. 이하에서는 편의상 동일한 물질로 형성되는 경우에 대해 설명한다.
발광층을 포함하는 중간층(133)은 화소 전극(131)과 대향 전극(135)으로부터 정공 및 전자를 공급받아 광을 발생시킨다. 이때 화소 전극(131)은 애노드 전극의 기능을 하고, 대향 전극(135)은 캐소드 전극의 기능을 한다. 물론, 이 화소 전극(131)과 대향 전극(135)의 극성은 반대로 되어도 무방하다.
발광층을 포함하는 중간층(133)에서 발생된 광은 화소 전극(131) 또는 대향 전극(135)을 통해 외부로 취출되는데, 따라서 화소 전극(131) 및 대향 전극(135) 중 광 경로 상에 위치하는 전극은 투명 전극으로 구비되고, 다른 전극은 투명 전극 또는 반사형 전극으로 구비될 수 있다.
따라서 전술한 화소 전극(131)과 마찬가지로 대향 전극(135)도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명 전극으로 사용될 때는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물이 중간층(133)을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극이나 버스 전극 라인이 형성되도록 한 구조를 가질 수 있다. 그리고 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물을 증착하여 형성한다.
이와 같은 구조의 제 1 유기 박막 트랜지스터(140)와 커패시터(110)와 제 2 유기 박막 트랜지스터(120)와 유기 발광 소자(130)의 연결구조의 경우, 제 1 유기 박막 트랜지스터(140) 및 제 2 유기 박막 트랜지스터(120)에 구비된 유기 반도체층(147, 127)이 인접한 다른 유기 박막 트랜지스터와 구별되도록 패터닝된 형태로 구비되도록 함으로써 인접한 유기 박막 트랜지스터와의 크로스 토크를 방지할 수 있다. 또한, 커패시터(110)의 제 1 커패시터 전극(111)과 제 2 커패시터 전극(112) 사이에 개재되는 물질인 제 2 절연막(102)으로 율전율이 높은 물질을 이용함으로써, 커패시터(110)의 커패시턴스를 획기적으로 높일 수 있다.
또한, 종래에는 제 1 유기 박막 트랜지스터(140) 및 제 2 유기 박막 트랜지스터(120)의 제 1 게이트 절연막(145)과 제 2 게이트 절연막(125)이 커패시터(110)의 양 전극들 사이에 개재되었으므로, 유전율이 높은 물질을 이용하여 커패시턴스를 높일 경우에는 제 1 유기 박막 트랜지스터(140)와 제 2 유기 박막 트랜지스터(120)의 기생 커패시턴스도 높아진다는 문제점이 있었으나, 본 발명에서는 커패시터(110)의 양 전극들 사이에 개재되는 물질, 즉 제 2 절연막(102)을 제 1 게이트 절연막(145)과 제 2 게이트 절연막(125)과 상이한 별도의 물질로 형성하여 이용함으로써 그러한 문제가 발생하는 것을 방지한다.
도 8은 도 7에 도시된 유기 발광 디스플레이 장치의 변형예를 개략적으로 도시하는 단면도이다.
본 실시예에 따른 유기 발광 디스플레이 장치가 전술한 실시예에 따른 유기 발광 디스플레이 장치와 상이한 점은, 제 1 게이트 전극(141)과 제 2 게이트 전극(121)의 하면 중 적어도 일부가 제 1 절연막(101)의 상면(101a)에 접하도록 구비되어 있다는 것이다. 이는 제 1 게이트 전극(141) 및 제 2 게이트 전극(121)과 게이 트 절연막(125) 사이의 접합력이 좋지 않아 박리현상이 발생하는 것을 방지하기 위함이다. 즉, 제 1 게이트 전극(141)과 제 2 게이트 전극(121)의 하면 중 적어도 일부가 게이트 전극과의 접합력이 우수한 제 1 절연막(101)의 상면(101a)에 접하도록 함으로써, 제 1 게이트 전극(141) 및 제 2 게이트 전극(121)과 게이트 절연막(125) 사이의 접합력이 좋지 않을 경우에도 게이트 전극이 박리되는 것을 방지할 수 있다.
물론 이와 달리, 제 1 게이트 전극(141)과 제 2 게이트 전극(121)이 제 1 절연막(101)에 구비된 개구 내에 배치되도록 하고, 이 제 1 게이트 전극(141)과 제 2 게이트 전극(121)의 단부면이 제 1 절연막(101)의 개구 측면(101b)에 접하도록 하여, 게이트 전극의 단부면과 제 1 절연막(101)의 제 2 개구 측면(101b) 사이의 우수한 접합력을 이용함으로써, 게이트 전극과 게이트 절연막(125) 사이의 접합력이 좋지 않을 경우에도 게이트 전극이 박리되는 것을 방지할 수 있다.
상기한 바와 같이 이루어진 본 발명의 유기 발광 디스플레이 장치 및 그 제조방법에 따르면, 유기 박막 트랜지스터의 기생 커패시턴스를 줄이면서도 어레이로 배열된 커패시터의 커패시턴스를 높일 수 있으며, 인접한 유기 박막 트랜지스터들 사이의 크로스 토크를 방지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정 한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (14)

  1. 기판;
    상기 기판 상에 배치된 제 1 소스 전극 및 제 1 드레인 전극과, 제 1 커패시터 전극;
    상기 제 1 소스 전극 및 제 1 드레인 전극의 상호 대향된 부분과, 상기 제 1 소스 전극 및 제 1 드레인 전극 중 상기 제 1 커패시터 전극에 인접한 전극의 상기 제 1 커패시터 전극 방향의 가장자리를 노출시키도록 배치된 제 1 절연막;
    상기 제 1 커패시터 전극을 덮도록 배치된 제 2 절연막;
    상기 제 1 소스 전극 및 제 1 드레인 전극에 각각 접하는 제 1 유기 반도체층과, 상기 유기 반도체층 상에 배치된 제 1 게이트 절연막; 및
    상기 게이트 절연막 상에 배치된 제 1 게이트 전극과, 상기 제 1 소스 전극 및 제 1 드레인 전극 중 상기 제 1 커패시터 전극에 인접한 전극의 상기 제 1 커패시터 전극 방향의 노출된 가장자리와 접하도록 상기 제 2 절연막 상에 배치된 제 2 커패시터 전극;을 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  2. 제 1항에 있어서,
    상기 제 1 게이트 전극의 하면 중 적어도 일부는 상기 제 1 절연막의 상면에 접하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  3. 제 1항에 있어서,
    상기 제 1 게이트 전극은 상기 제 1 절연막의 상기 제 1 소스 전극 및 제 1 드레인 전극의 상호 대향된 부분을 노출시키는 개구 내에 배치되며, 상기 제 1 게이트 전극의 단부면은 상기 제 1 절연막의 개구 측면에 접하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  4. 기판;
    상기 기판 상에 배치된 제 1 소스 전극 및 제 1 드레인 전극과, 제 1 커패시터 전극과, 제 2 소스 전극 및 제 2 드레인 전극과, 화소 전극;
    상기 제 1 소스 전극 및 제 1 드레인 전극의 상호 대향된 부분과, 상기 제 1 소스 전극 및 제 1 드레인 전극 중 상기 제 1 커패시터 전극에 인접한 전극의 상기 제 1 커패시터 전극 방향의 가장자리와, 제 1 커패시터 전극의 적어도 일부와, 상기 제 2 소스 전극 및 제 2 드레인 전극의 상호 대향된 부분과, 상기 화소 전극의 적어도 일부를 노출시키도록 배치된 제 1 절연막;
    상기 제 1 커패시터 전극을 덮도록 배치된 제 2 절연막;
    상기 제 1 소스 전극 및 제 1 드레인 전극에 각각 접하는 제 1 유기 반도체층과, 상기 제 1 유기 반도체층 상에 배치된 제 1 게이트 절연막과, 상기 제 2 소스 전극 및 제 2 드레인 전극에 각각 접하는 제 2 유기 반도체층과, 상기 제 2 유기 반도체층 상에 배치된 제 2 게이트 절연막;
    상기 화소 전극의 노출된 부분 상에 배치된, 적어도 발광층을 포함하는 중간 층; 및
    상기 제 1 게이트 절연막 상에 배치된 제 1 게이트 전극과, 상기 제 1 소스 전극 및 제 1 드레인 전극 중 상기 제 1 커패시터 전극에 인접한 전극의 상기 제 1 커패시터 전극 방향의 노출된 가장자리와 접하도록 상기 제 2 절연막 상에 배치된 제 2 커패시터 전극과, 상기 제 2 게이트 절연막 상에 배치된 제 2 게이트 전극과, 상기 중간층 상에 배치된 대향 전극;을 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  5. 제 4항에 있어서,
    상기 제 1 게이트 전극과 제 2 게이트 전극의 하면 중 적어도 일부는 상기 제 1 절연막의 상면에 접하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  6. 제 4항에 있어서,
    상기 제 1 게이트 전극은 상기 제 1 절연막의 상기 제 1 소스 전극 및 제 1 드레인 전극의 상호 대향된 부분을 노출시키는 개구 내에 배치되고, 상기 제 1 게이트 전극의 단부면은 상기 제 1 절연막의 개구 측면에 접하며,
    상기 제 2 게이트 전극은 상기 제 1 절연막의 상기 제 2 소스 전극 및 제 2 드레인 전극의 상호 대향된 부분을 노출시키는 개구 내에 배치되고, 상기 제 2 게이트 전극의 단부면은 상기 제 1 절연막의 개구 측면에 접하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  7. 제 4항에 있어서,
    상기 제 2 소스 전극 및 제 2 드레인 전극 중 상기 화소 전극에 전기적으로 연결된 전극은 상기 화소 전극과 일체로 구비되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  8. 제 4항에 있어서,
    상기 제 2 소스 전극 및 제 2 드레인 전극 중 상기 화소 전극에 전기적으로 연결되지 않은 전극은 상기 제 1 커패시터 전극과 일체로 구비되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  9. 제 4항에 있어서,
    상기 제 1 절연막은 상기 제 1 커패시터 전극을 모두 노출시키도록 구비되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서,
    상기 제 1 절연막은 포토리지스트로 구비되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  11. 제 1항 내지 제 9항 중 어느 한 항에 있어서,
    상기 제 2 절연막은 알루미늄 옥사이드, 티타늄 옥사이드, 하프늄 옥사이드, 지르코늄 옥사이드, 란타늄 옥사이드, 프라세오디뮴 옥사이드 또는 이트리움 옥사이드로 구비되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  12. 기판 상에 제 1 커패시터 전극과, 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 제 1 커패시터 전극과, 상기 소스 전극 및 드레인 전극을 덮도록 포토리지스트를 도포하여 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막을 노광 및 현상하여, 상기 제 1 커패시터 전극의 적어도 일부를 노출시키는 제 1 개구와, 상기 소스 전극 및 드레인 전극의 상호 대향된 부분을 노출시키는 제 2 개구를 형성하는 단계;
    상기 제 1 절연막의 제 2 개구 내에 상기 소스 전극 및 드레인 전극에 각각 접하도록 유기 반도체층을 형성하는 단계;
    상기 유기 반도체층 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;
    상기 제 1 커패시터 전극 및 상기 게이트 전극을 덮도록 제 2 절연막을 형성하는 단계; 및
    상기 제 2 절연막 상에 상기 제 1 커패시터 전극에 대응하는 제 2 커패시터 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조방법.
  13. 제 12항에 있어서,
    상기 제 2 절연막은 알루미늄 옥사이드, 티타늄 옥사이드, 하프늄 옥사이드, 지르코늄 옥사이드, 란타늄 옥사이드, 프라세오디뮴 옥사이드 또는 이트리움 옥사이드로 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조방법.
  14. 제 12항 또는 제 13항에 있어서,
    상기 전극 또는 상기 게이트 절연막은 잉크젯 프린팅법을 이용하여 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조방법.
KR1020050120939A 2005-12-09 2005-12-09 유기 발광 디스플레이 장치 및 그 제조방법 KR100637251B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050120939A KR100637251B1 (ko) 2005-12-09 2005-12-09 유기 발광 디스플레이 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050120939A KR100637251B1 (ko) 2005-12-09 2005-12-09 유기 발광 디스플레이 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100637251B1 true KR100637251B1 (ko) 2006-10-23

Family

ID=37621655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050120939A KR100637251B1 (ko) 2005-12-09 2005-12-09 유기 발광 디스플레이 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100637251B1 (ko)

Similar Documents

Publication Publication Date Title
US7719496B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
KR100603349B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100768199B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
US7692185B2 (en) Organic thin film transistor, flat panel display apparatus comprising the same, and method of manufacturing the organic thin film transistor
US8227795B2 (en) Organic thin film transistor, flat panel display apparatus having the same, and a method of manufacturing organic thin film transistor
KR100626082B1 (ko) 평판표시장치
US7538017B2 (en) Method of manufacturing a thin film transistor, a thin film transistor manufactured by the method, a method of manufacturing flat panel display device, and a flat panel display device manufactured by the method
KR100647704B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR100787439B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR20090120697A (ko) 유기 발광 디스플레이 장치 및 그 제조방법
KR100749502B1 (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
KR100637250B1 (ko) 유기 발광 디스플레이 장치 및 그 제조방법
KR100670349B1 (ko) 평판표시장치 및 그의 제조방법
KR100637251B1 (ko) 유기 발광 디스플레이 장치 및 그 제조방법
KR100708735B1 (ko) 유기 발광 디스플레이 장치 및 그 제조방법
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100822209B1 (ko) 유기 발광 표시 장치의 제조 방법
KR100730183B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판표시장치
KR100730193B1 (ko) 유기 발광 디스플레이 장치의 제조방법
KR100670370B1 (ko) 유기 발광 디스플레이 장치
KR100637253B1 (ko) 유기 발광 디스플레이 장치
KR100749465B1 (ko) 유기 박막 트랜지스터, 그 제조 방법 및 이를 구비한 유기발광 표시 장치
KR100730185B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 유기 발광 디스플레이 장치
KR100730188B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090928

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee