KR100670379B1 - 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치 - Google Patents

유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치 Download PDF

Info

Publication number
KR100670379B1
KR100670379B1 KR1020050123997A KR20050123997A KR100670379B1 KR 100670379 B1 KR100670379 B1 KR 100670379B1 KR 1020050123997 A KR1020050123997 A KR 1020050123997A KR 20050123997 A KR20050123997 A KR 20050123997A KR 100670379 B1 KR100670379 B1 KR 100670379B1
Authority
KR
South Korea
Prior art keywords
drain electrode
electrode
insulating film
source electrode
layer
Prior art date
Application number
KR1020050123997A
Other languages
English (en)
Inventor
서민철
안택
박진성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050123997A priority Critical patent/KR100670379B1/ko
Priority to US11/527,894 priority patent/US7714324B2/en
Application granted granted Critical
Publication of KR100670379B1 publication Critical patent/KR100670379B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes

Abstract

본 발명은 소스 전극 및 드레인 전극과 유기 반도체층 사이의 컨택이 향상된 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기 발광 디스플레이 장치를 위하여, 기판과, 상기 기판 상에 배치된 게이트 전극과, 상기 게이트 전극을 덮는 게이트 절연막과, 상기 게이트 절연막 상에 배치된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극의 적어도 일부의 단부면에 접하도록 상기 게이트 절연막 상에 배치된 박리 방지층과, 상기 소스 전극 및 상기 드레인 전극과 접하는 유기 반도체층을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기 발광 디스플레이 장치를 제공한다.

Description

유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기 발광 디스플레이 장치{Organic thin film transistor, method of manufacturing the same, and organic light emitting display apparatus comprising the same}
도 1 및 도 2는 종래의 유기 박막 트랜지스터의 제조공정의 일부를 개략적으로 도시하는 단면도들이다.
도 3은 도 2에 해당하는 유기 박막 트랜지스터의 소스 전극 및 드레인 전극의 단면을 보여주는 사진이다.
도 4는 도 1 및 도 2에 도시된 공정을 거쳐 제조된 종래의 유기 박막 트랜지스터이다.
도 5 내지 도 7은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
도 9 내지 도 10은 본 발명의 바람직한 다른 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
도 11은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 121: 게이트 전극
123: 소스 전극 및 드레인 전극 125: 게이트 절연막
126: 박리 방지층 127: 유기 반도체층
본 발명은 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기 발광 디스플레이 장치에 관한 것으로서, 더 상세하게는 소스 전극 및 드레인 전극과 유기 반도체층 사이의 컨택이 향상된 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기 발광 디스플레이 장치에 관한 것이다.
반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 이후, 유기물의 특징, 즉 합성 방법이 다양하고 섬유나 필름 형태로 용이하게 성형할 수 있다는 특징과, 유연성, 전도성 및 저렴한 생산비 등의 장점 때문에, 유기물을 이용한 트랜지스터에 대한 연구가 기능성 전자소자 및 광소자 등의 광범위한 분야에서 활발히 이루어지고 있다.
종래의 실리콘 박막 트랜지스터는 고농도의 불순물로 도핑된 소스 영역 및 드레인 영역과 상기 두 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 구비하며, 상기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스 영역 및 드레인 영역에 각각 접하는 소스 전극 및 드레인 전극을 갖는다.
그러나 상기와 같은 구조의 기존의 실리콘 박막 트랜지스터에는 제조 비용이 많이 들고, 외부의 충격에 의해 쉽게 깨지며, 300℃ 이상의 고온 공정에 의해 생산되기 때문에 플라스틱 기판 등을 사용할 수 없다는 등의 문제점이 있었다.
특히 액정 디스플레이 장치나 유기 발광 디스플레이 장치 등의 평판 디스플레이 장치에는 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 박막 트랜지스터가 사용되는 바, 이러한 평판 디스플레이 장치에 있어서 최근 요구되고 있는 대형화 및 박형화와 더불어 플렉서블(flexible) 특성을 만족시키기 위해, 기존의 글라스재가 아닌 플라스틱재 등으로 구비되는 기판을 사용하려는 시도가 계속되고 있다. 그러나 플라스틱 기판을 사용할 경우에는 전술한 바와 같이 고온 공정이 아닌 저온 공정을 사용해야 한다. 따라서, 종래의 실리콘 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
반면, 박막 트랜지스터의 반도체층으로 유기막을 사용할 경우에는 이러한 문제점들을 해결할 수 있기 때문에, 최근 유기막을 반도체층으로 사용하는 유기 박막 트랜지스터(organic thin film transistor)에 대한 연구가 활발히 이루어지고 있다.
도 1 및 도 2는 종래의 유기 박막 트랜지스터의 제조공정의 일부를 개략적으로 도시한 단면도들이다. 먼저 도 1에 도시된 바와 같이 기판(10) 상에 게이트 전극(21)과 이를 덮는 게이트 절연막(25)을 형성한 후, 게이트 절연막(25) 상에 도전층(22)을 형성한다. 그리고 이 도전층(22)을 식각하여 도 2에 도시된 바와 같이 소스 전극 및 드레인 전극(23)을 형성한다.
이때, 이와 같이 형성된 소스 전극 및 드레인 전극(23)은 도 2에 도시된 바 와 같이 소스 전극 및 드레인 전극(23)의 단부 중 게이트 절연막(25)과의 계면 부근의 부분이, 즉 소스 전극 및 드레인 전극(23)의 하부가 상부보다 더 식각되어(undercut) 소스 전극 및 드레인 전극(23)의 단부 부분에서 하부에 빈 공간이 생긴다는 문제점이 있었다.
도 3은 도 2에 해당하는 유기 박막 트랜지스터의 소스 전극 및 드레인 전극의 단면을 보여주는 사진이다. 도 3에 나타난 바와 같이, 소스 전극 및 드레인 전극(23)의 단부면과 게이트 절연막(25)의 상면이 이루는 각도가 50도가 되어, 소스 전극 및 드레인 전극(23)의 단부 부분에서 그 하부에 빈 공간이 만들어졌음을 알 수 있다.
이와 같이 소스 전극 및 드레인 전극(23)을 형성한 후 유기 반도체층을 형성하면, 도 4에 도시된 바와 같이 소스 전극 및 드레인 전극(23)의 단부 부분에서의 빈 공간(23a, 23b)에 의해 유기 반도체층(27)이 소스 전극 및 드레인 전극(23)의 단부와 충분히 컨택을 하지 못하게 된다. 그 결과, 게이트 전극(21)에 소정의 신호가 인가되어 유기 반도체층(27) 내에 채널이 형성되었을 시, 이 채널이 소스 전극 및 드레인 전극(23)에 컨택하지 못하게 되어 소스 전극과 드레인 전극(23) 사이에서 전기적 신호가 전달되지 않는 등의 불량이 발생한다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 소스 전극 및 드레인 전극과 유기 반도체층 사이의 컨택이 향상된 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기 발광 디스플레이 장치를 제공 하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은 기판과, 상기 기판 상에 배치된 게이트 전극과, 상기 게이트 전극을 덮는 게이트 절연막과, 상기 게이트 절연막 상에 배치된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극의 적어도 일부의 단부면에 접하도록 상기 게이트 절연막 상에 배치된 박리 방지층과, 상기 소스 전극 및 상기 드레인 전극과 접하는 유기 반도체층을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 소스 전극 및 상기 드레인 전극의 가장자리 중 적어도 일부의 단부면과 상기 게이트 절연막 상면이 이루는 각도는 예각인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극 및 상기 드레인 전극의 가장자리 중 적어도 일부는 상기 게이트 절연막과의 계면에서 상기 게이트 절연막으로부터 박리되며, 상기 박리 방지층은 상기 소스 전극 및 상기 드레인 전극의 가장자리 중 상기 게이트 절연막으로부터 박리된 부분과 상기 게이트 절연막 사이를 채우도록 구비되는 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판과, 상기 기판 상에 배치된 절연막과, 상기 절연막 상에 배치된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극의 적어도 일부의 단부면에 접하도록 상기 절연막 상에 배치된 박리 방지층과, 상기 소스 전극 및 상기 드레인 전극과 접하는 유기 반도체층과, 상기 유기 반도체층 상에 배치된 게이트 절연막과, 상기 게이트 절연막 상에 배치된 게이트 전극을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 소스 전극 및 상기 드레인 전극의 가장자리 중 적어도 일부의 단부면과 그 하부의 상기 절연막 상면이 이루는 각도는 예각인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극 및 상기 드레인 전극의 가장자리 중 적어도 일부는 그 하부의 상기 절연막과의 계면에서 상기 절연막으로부터 박리되며, 상기 박리 방지층은 상기 소스 전극 및 상기 드레인 전극의 가장자리 중 그 하부의 상기 절연막으로부터 박리된 부분과 상기 절연막 사이를 채우도록 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 박리 방지층은 고분자 물질로 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 박리 방지층은 폴리(메틸 메타아크릴레이트)(PMMA: poly(methyl methacrylate)), 폴리스티렌(PA: polystyrene), 폴리(알파-메틸 스티렌)(poly(α-methyl styrene)) 또는 폴리이소부틸렌(polyisobutylene)으로 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극 및 상기 드레인 전극은 귀금속으로 구비되는 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 상기와 같은 유기 박 막 트랜지스터와, 상기 유기 박막 트랜지스터에 전기적으로 연결된 유기 발광 소자를 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치를 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극의 적어도 일부의 단부면에 접하도록 상기 게이트 절연막 상에 박리 방지층을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극과 접하도록 유기 반도체층을 형성하는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 소스 전극 및 드레인 전극을 형성하는 단계는, 게이트 절연막 상에 도전층을 형성한 후 이를 습식식각하여 소스 전극 및 드레인 전극을 형성하는 단계인 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판 상에 절연막을 형성하는 단계와, 상기 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극의 적어도 일부의 단부면에 접하도록 상기 절연막 상에 박리 방지층을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극과 접하는 유기 반도체층을 형성하는 단계와, 상기 유기 반도체층 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 소스 전극 및 드레인 전극을 형 성하는 단계는, 상기 절연막 상에 도전층을 형성한 후 이를 습식식각하여 소스 전극 및 드레인 전극을 형성하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 박리 방지층을 형성하는 단계는 스핀 코팅법으로 이루어지는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 박리 방지층은 고분자 물질로 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 박리 방지층은 폴리(메틸 메타아크릴레이트)(PMMA: poly(methyl methacrylate)), 폴리스티렌(PA: polystyrene), 폴리(알파-메틸 스티렌)(poly(α-methyl styrene)) 또는 폴리이소부틸렌(polyisobutylene)으로 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극 및 상기 드레인 전극은 귀금속으로 구비되는 것으로 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 5 내지 도 7은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
먼저 도 5에 도시된 바와 같이, 기판(100) 상에 게이트 전극(121)을 형성하고 이 게이트 전극(121)을 덮도록 게이트 절연막(125)을 형성한다. 그리고 이 게이트 절연막(125) 상에 도전층을 형성하고 이를 식각하여 소스 전극 및 드레인 전극(123)을 형성한다.
기판(100)으로는 글라스재 기판뿐만 아니라 아크릴과 같은 다양한 플라스틱재 기판을 사용할 수도 있으며, 더 나아가 금속판을 사용할 수도 있다.
게이트 전극(121)과, 소스 전극 및 드레인 전극(123)은 다양한 도전성 물질로 형성할 수 있다. 예컨대 Mg, Al, Ni, Cr, Mo, W, MoW 또는 Au 등의 물질로 형성할 수 있으며, 이 경우에도 단일층 뿐만 아니라 복수층의 형상으로 형성할 수도 있는 등 다양한 변형이 가능하다.
특히, 소스 전극 및 드레인 전극(123)은 귀금속으로 형성하는 것이 바람직하다. 일반적으로 Mg, Al, Ni, Cr, Mo 또는 W 등과 같은 도전성 물질과 유기 반도체층 사이에는 큰 포텐셜 장벽(potential barrier)가 존재하여, 게이트 전극(121)에 소정의 전기적 신호가 인가되어 유기 반도체층에 채널이 형성되어도 소스 전극과 드레인 전극(123) 사이에서 전기적 신호가 전달되지 않는다는 문제점이 있었다. 이를 접촉 저항이라 한다. 그러나 금(Au)과 같은 귀금속의 경우에는 그 물질과 유기 반도체층 사이의 포텐셜 장벽이 상대적으로 작아 이러한 접촉 저항이 문제되지 않는다. 따라서 소스 전극 및 드레인 전극(123)은 Au 등과 같은 귀금속으로 형성하는 것이 바람직하다.
이때, 소스 전극 및 드레인 전극(123)은 도전층을 형성한 후 이를 습식식각(wet etching)하여 형성할 수 있다. 그러나 이러한 경우 귀금속으로 형성된 도전층은 그 하부의 유기물 혹은 무기물로 형성된 게이트 절연막(125)과의 접착이 좋지 않다는 문제점이 있다. 따라서, 도 5에 도시된 것과 같이 소스 전극 및 드레인 전극(123)의 단부 중 게이트 절연막(125)과의 계면 부근의 부분이, 즉 소스 전극 및 드레인 전극(123)의 하부가 상부보다 더 식각되어(undercut) 소스 전극 및 드레인 전극(123)의 단부 부분에서 하부에 빈 공간이 발생하게 된다. 그 결과, 소스 전극 및 상기 드레인 전극(123)의 가장자리 중 적어도 일부의 단부면과 게이트 절연막(125) 상면이 이루는 각도가 예각이 된다.
따라서, 소스 전극과 드레인 전극(123)이 도 5에 도시된 것과 같은 형상을 가지도록 한 후 바로 유기 반도체층을 형성하면, 소스 전극 및 드레인 전극(123)의 단부 부분에서의 빈 공간에 의해 유기 반도체층이 소스 전극 및 드레인 전극(123)의 단부와 충분히 컨택을 하지 못하게 된다. 그 결과, 게이트 전극(121)에 소정의 신호가 인가되어 유기 반도체층 내에 채널이 형성되었을 시, 이 채널이 소스 전극 및 드레인 전극(123)에 컨택하지 못하게 되어 소스 전극과 드레인 전극(123) 사이에서 전기적 신호가 전달되지 않는 등의 불량이 발생하게 된다. 특히 유기 반도체층에 채널이 형성될 시 이 채널은 도 5에 있어서 게이트 절연막(125)의 상면에 형성되는 바, 종래의 유기 박막 트랜지스터를 개략적으로 도시하는 도 4를 참조하면 유기 반도체층(27)의 게이트 절연막(25) 상면 부근에서 채널이 형성될 경우 빈 공간(23a)으로 인하여 이 채널은 소스 전극 및 드레인 전극(23)에 컨택하지 못하게 된다. 또한, 이러한 빈 공간이 존재할 경우 향후 유기 박막 트랜지스터의 소스 전극 및 드레인 전극이 게이트 절연막으로부터 박리되는 등의 문제점이 발생하게 된다.
따라서, 본 실시예에 따른 유기 박막 트랜지스터에서는 도 6에 도시된 것과 같이 상기와 같은 불량의 발생을 미연에 방지하는 박리 방지층(126)이 구비되도록 한다. 이 박리 방지층(126)은 소스 전극 및 드레인 전극(123)의 적어도 일부의 단부면에 접하도록 게이트 절연막(125) 상에 형성되는 것으로, 예컨대 스핀 코팅법을 이용하여 형성될 수 있다. 이 박리 방지층(126)은 소스 전극 및 드레인 전극(123)의 단부면에 접함으로써, 소스 전극 및 드레인 전극(123)의 단부 부분에서 하부에 발생한 빈 공간을 채운다.
물론 제조 공정 중 빈 공간이 발생하는 것에 그치지 않고 소스 전극 및 드레인 전극(123)의 가장자리 중 적어도 일부가 게이트 절연막(125)과의 계면에서 게이트 절연막(125)으로부터 박리될 수도 있으며, 이 경우에도 박리 방지층(126)이 소스 전극 및 드레인 전극(123)의 가장자리 중 게이트 절연막(125)으로부터 박리된 부분과 게이트 절연막(125) 사이를 채우도록 함으로써 불량을 방지할 수도 있다.
이러한 박리 방지층(126)은 소스 전극 및 드레인 전극(123)의 가장자리 하부의 빈 공간을 효과적으로 채우기 위해 고분자 물질로 구비되는 것이 바람직한데, 예컨대 폴리(메틸 메타아크릴레이트)(PMMA: poly(methyl methacrylate)), 폴리스티렌(PA: polystyrene), 폴리(알파-메틸 스티렌)(poly(α-methyl styrene)) 또는 폴리이소부틸렌(polyisobutylene) 등을 이용할 수 있다.
이와 같이 박리 방지층(126)을 형성한 후, 도 7에 도시된 것과 같이 소스 전극 및 드레인 전극(123)과 접하도록 유기 반도체층(127)을 형성함으로써 유기 박막 트랜지스터를 완성하게 된다.
이러한 유기 반도체층(127)은 반도체 특성을 갖는 유기물로 이루어지는데, 예컨대 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌 (naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 중 적어도 어느 하나를 구비하는 물질일 수 있다. 이러한 유기 반도체층(127)은 잉크젯 프린팅법, 스템핑법, 디핑법 또는 스핀 코팅법 등의 다양한 방법으로 형성될 수 있다.
이와 같이 제조한 유기 박막 트랜지스터의 경우에는 게이트 전극(121)에 소정의 전기적 신호가 인가되었을 시 유기 반도체층(127)에 형성된 채널이 소스 전극 및 드레인 전극(123)에 확실하게 컨택되도록 할 수 있다. 또한 소스 전극 및 드레인 전극(123)의 가장자리 하부에 빈 공간이 남아 있지 않게 되므로, 후에 플렉서블 디스플레이 장치 등에 이용되었을 시 소스 전극 및 드레인 전극(123)이 그 하부의 게이트 절연막(125)으로부터 박리되는 등의 불량이 발생하는 것을 방지할 수 있다.
도 9 내지 도 10은 본 발명의 바람직한 다른 일 실시예에 따른 유기 박막 트 랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
전술한 실시예에 따른 유기 박막 트랜지스터의 경우에는 게이트 전극이 소스 전극 및 드레인 전극의 하부에 배치된 언더 게이트형 유기 박막 트랜지스터였으나, 본 발명이 이에 한정되는 것은 아니다. 즉 본 발명은 본 실시예에 따른 유기 박막 트랜지스터와 같이 게이트 전극이 소스 전극 및 드레인 전극의 상부에 배치된 탑 게이트형 유기 박막 트랜지스터에도 적용될 수 있다.
즉, 도 8에 도시된 바와 같이 기판(100) 상에 소스 전극 및 드레인 전극(123)을 형성하기에 앞서 절연막(124)이 형성될 수 있다. 이 절연막(124)은 그 하부의 다른 구성요소 상에 형성된 것일 수도 있고, 기판(100)으로부터의 불순물 등의 침투를 방지하기 위한 버퍼층일 수도 있다. 이러한 절연막(124)이 유기물 혹은 무기물로 형성된 후 그 상부에 소스 전극 및 드레인 전극(123)을 형성할 경우, 역시 도 8에 도시된 것과 같이 그 가장자리 중 적어도 일부의 하부가 상부보다 더 식각되어, 소스 전극 및 드레인 전극(123)의 가장자리의 하부에 빈 공간이 발생한다.
따라서 이 경우에도 도 9에 도시된 것과 같이 박리 방지층(126)을 형성하여 이 빈 공간을 채우고, 그 후 도 10에 도시된 것과 같이 유기 반도체층(127), 게이트 절연막(125) 및 게이트 전극(121)을 형성함으로써 불량이 없는 유기 박막 트랜지스터를 제조할 수 있다.
도 11은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
전술한 바와 같은 유기 박막 트랜지스터들은 플렉서블 특성이 좋은 바, 따라 서 박막 트랜지스터를 구비하는 다양한 플렉서블 평판 디스플레이 장치에 이용될 수 있다. 이러한 평판 디스플레이 장치로서 액정 디스플레이 장치 및 유기 발광 디스플레이 장치 등 다양한 디스플레이 장치들이 있는 바, 이하에서는 유기 발광 디스플레이 장치에 상술한 바와 같은 유기 박막 트랜지스터가 구비된 경우에 대해 도 11을 참조하여 간략히 설명한다.
상술한 실시예들에 따른 유기 박막 트랜지스터들을 구비하는 발광 디스플레이 장치의 경우, 유기 박막 트랜지스터 및 발광 소자는 기판(100) 상에 구비된다.
유기 발광 디스플레이 장치는 다양한 형태의 것이 적용될 수 있는 데, 본 실시예에 따른 유기 발광 디스플레이 장치는 유기 박막 트랜지스터를 구비한 능동 구동형(AM: active matrix) 발광 디스플레이 장치이다.
각 부화소들은 도 11에서 볼 수 있는 바와 같은 적어도 하나의 유기 박막 트랜지스터(TFT)를 구비한다. 도 11을 참조하면, 기판(100) 상에 필요에 따라 SiO2 등으로 버퍼층(미도시)이 형성될 수 있고, 그 상부로 전술한 바와 같은 유기 박막 트랜지스터가 구비된다. 물론 도 11에는 전술한 실시예 및 그 변형예 중 어느 하나의 경우의 유기 박막 트랜지스터가 도시된 것이며, 이에 본 발명이 한정되는 것은 아니다.
유기 박막 트랜지스터의 상부로는 SiO2 등으로 이루어진 패시베이션막(128)이 형성되고, 패시베이션막(128)의 상부에는 아크릴, 폴리이미드 등에 의한 화소정의막(129)이 형성되어 있다. 패시베이션막(128)은 유기 박막 트랜지스터를 보호하 는 보호막의 역할을 할 수도 있고, 그 상면을 평탄화시키는 평탄화막의 역할을 할 수도 있다.
그리고 비록 도면으로 도시하지는 않았지만, 유기 박막 트랜지스터에는 적어도 하나의 커패시터가 연결될 수 있다. 그리고, 이러한 유기 박막 트랜지스터를 포함하는 회로는 반드시 도 11에 도시된 예에 한정되는 것은 아니며, 다양하게 변형 가능함은 물론이다.
한편, 소스 전극 및 드레인 전극 중 어느 하나에 유기 발광 소자(130)가 연결된다. 유기 발광 소자(130)는 상호 대향된 화소 전극(131) 및 대향 전극(134)과, 이 전극들 사이에 개재된 적어도 발광층을 포함하는 중간층(133)을 구비한다. 대향 전극(134)은 복수개의 화소들에 있어서 공통으로 형성될 수도 있는 등 다양한 변형이 가능하다.
한편, 도 11에는 중간층(133)이 부화소에만 대응되도록 패터닝된 것으로 도시되어 있으나 이는 부화소의 구성을 설명하기 위해 편의상 그와 같이 도시한 것이며, 중간층(133)은 인접한 부화소의 중간층과 일체로 형성될 수도 있음은 물론이다. 또한 중간층(133) 중 일부의 층은 각 부화소별로 형성되고, 다른 층은 인접한 부화소의 중간층과 일체로 형성될 수도 있는 등 그 다양한 변형이 가능하다.
화소 전극(131)은 애노드 전극의 기능을 하고, 대향 전극(134)은 캐소드 전극의 기능을 한다. 물론, 이 화소 전극(131)과 대향 전극(134)의 극성은 반대로 되어도 무방하다.
화소 전극(131)은 투명 전극 또는 반사형 전극으로 구비될 수 있다. 투명전 극으로 사용될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3를 형성할 수 있다.
대향 전극(134)도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명 전극으로 사용될 때는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물로 이루어진 층과, 이 층 상에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 형성된 보조 전극이나 버스 전극 라인을 구비할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물을 전면 증착하여 형성한다.
화소 전극(131)과 대향 전극(134) 사이에 구비되는 중간층(133)은 저분자 또는 고분자 유기물로 구비될 수 있다. 저분자 유기물을 사용할 경우 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 유기 발광층(EML: emissive layer), 전자 수송층(ETL: electron transport layer), 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기물은 마스크들을 이용한 진공증착 등의 방법으로 형성 될 수 있다.
고분자 유기물의 경우에는 대개 정공 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 정공 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용한다.
기판(100) 상에 형성된 유기 발광 소자는, 대향 부재(미도시)에 의해 밀봉된다. 대향부재는 기판(100)과 동일하게 글라스 또는 플라스틱재로 구비될 수 있는 데, 이 외에도, 메탈 캡(metal cap) 등으로 형성될 수도 있다.
이와 같은 유기 발광 디스플레이 장치에 있어서 전술한 실시예 및 그 변형예에 따른 유기 박막 트랜지스터들이 구비되도록 함으로써, 입력된 영상신호에 따라 정확하게 이미지를 구현하는 발광 디스플레이 장치를 제조할 수 있게 된다.
또한, 상기 실시예에 있어서 유기 발광 디스플레이 장치의 구조를 기준으로 본 발명을 설명하였으나, 유기 박막 트랜지스터들이 구비되는 디스플레이 장치들이라면 어떠한 디스플레이 장치들에도 본 발명이 적용될 수 있음은 물론이다.
상기한 바와 같이 이루어진 본 발명의 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기 발광 디스플레이 장치에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 박막 박리층을 도입함으로써, 게이트 전극에 소정의 전기적 신호가 인가되었을 시 유기 반도체층에 형성된 채널이 소스 전극 및 드레인 전극에 확실하게 컨택되도록 할 수 있다.
둘째, 소스 전극 및 드레인 전극의 가장자리 하부에 빈 공간이 남아 있지 않게 되므로, 후에 플렉서블 디스플레이 장치 등에 이용되었을 시 소스 전극 및 드레인 전극이 그 하부의 게이트 절연막으로부터 박리되는 등의 불량이 발생하는 것을 방지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (18)

  1. 기판;
    상기 기판 상에 배치된 게이트 전극;
    상기 게이트 전극을 덮는 게이트 절연막;
    상기 게이트 절연막 상에 배치된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 상기 드레인 전극의 적어도 일부의 단부면에 접하도록 상기 게이트 절연막 상에 배치된 박리 방지층; 및
    상기 소스 전극 및 상기 드레인 전극과 접하는 유기 반도체층;을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터.
  2. 제 1항에 있어서,
    상기 소스 전극 및 상기 드레인 전극의 가장자리 중 적어도 일부의 단부면과 상기 게이트 절연막 상면이 이루는 각도는 예각인 것을 특징으로 하는 유기 박막 트랜지스터.
  3. 제 1항에 있어서,
    상기 소스 전극 및 상기 드레인 전극의 가장자리 중 적어도 일부는 상기 게이트 절연막과의 계면에서 상기 게이트 절연막으로부터 박리되며, 상기 박리 방지층은 상기 소스 전극 및 상기 드레인 전극의 가장자리 중 상기 게이트 절연막으로 부터 박리된 부분과 상기 게이트 절연막 사이를 채우도록 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
  4. 기판;
    상기 기판 상에 배치된 절연막;
    상기 절연막 상에 배치된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 상기 드레인 전극의 적어도 일부의 단부면에 접하도록 상기 절연막 상에 배치된 박리 방지층;
    상기 소스 전극 및 상기 드레인 전극과 접하는 유기 반도체층;
    상기 유기 반도체층 상에 배치된 게이트 절연막; 및
    상기 게이트 절연막 상에 배치된 게이트 전극;을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 제 4항에 있어서,
    상기 소스 전극 및 상기 드레인 전극의 가장자리 중 적어도 일부의 단부면과 그 하부의 상기 절연막 상면이 이루는 각도는 예각인 것을 특징으로 하는 유기 박막 트랜지스터.
  6. 제 4항에 있어서,
    상기 소스 전극 및 상기 드레인 전극의 가장자리 중 적어도 일부는 그 하부 의 상기 절연막과의 계면에서 상기 절연막으로부터 박리되며, 상기 박리 방지층은 상기 소스 전극 및 상기 드레인 전극의 가장자리 중 그 하부의 상기 절연막으로부터 박리된 부분과 상기 절연막 사이를 채우도록 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 박리 방지층은 고분자 물질로 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
  8. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 박리 방지층은 폴리(메틸 메타아크릴레이트)(PMMA: poly(methyl methacrylate)), 폴리스티렌(PA: polystyrene), 폴리(알파-메틸 스티렌)(poly(α-methyl styrene)) 또는 폴리이소부틸렌(polyisobutylene)으로 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
  9. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 귀금속으로 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
  10. 제 1항 내지 제 6항 중 어느 한 항의 유기 박막 트랜지스터; 및
    상기 유기 박막 트랜지스터에 전기적으로 연결된 유기 발광 소자;를 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  11. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 상기 드레인 전극의 적어도 일부의 단부면에 접하도록 상기 게이트 절연막 상에 박리 방지층을 형성하는 단계; 및
    상기 소스 전극 및 상기 드레인 전극과 접하도록 유기 반도체층을 형성하는 단계;를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  12. 제 11항에 있어서,
    상기 소스 전극 및 드레인 전극을 형성하는 단계는, 게이트 절연막 상에 도전층을 형성한 후 이를 습식식각하여 소스 전극 및 드레인 전극을 형성하는 단계인 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  13. 기판 상에 절연막을 형성하는 단계;
    상기 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 상기 드레인 전극의 적어도 일부의 단부면에 접하도록 상기 절연막 상에 박리 방지층을 형성하는 단계;
    상기 소스 전극 및 상기 드레인 전극과 접하는 유기 반도체층을 형성하는 단계;
    상기 유기 반도체층 상에 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  14. 제 13항에 있어서,
    상기 소스 전극 및 드레인 전극을 형성하는 단계는, 상기 절연막 상에 도전층을 형성한 후 이를 습식식각하여 소스 전극 및 드레인 전극을 형성하는 단계인 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  15. 제 11항 내지 제 14항 중 어느 한 항에 있어서,
    상기 박리 방지층을 형성하는 단계는 스핀 코팅법으로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  16. 제 11항 내지 제 14항 중 어느 한 항에 있어서,
    상기 박리 방지층은 고분자 물질로 구비되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  17. 제 11항 내지 제 14항 중 어느 한 항에 있어서,
    상기 박리 방지층은 폴리(메틸 메타아크릴레이트)(PMMA: poly(methyl methacrylate)), 폴리스티렌(PA: polystyrene), 폴리(알파-메틸 스티렌)(poly(α-methyl styrene)) 또는 폴리이소부틸렌(polyisobutylene)으로 구비되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  18. 제 11항 내지 제 14항 중 어느 한 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 귀금속으로 구비되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
KR1020050123997A 2005-12-15 2005-12-15 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치 KR100670379B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050123997A KR100670379B1 (ko) 2005-12-15 2005-12-15 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
US11/527,894 US7714324B2 (en) 2005-12-15 2006-09-26 Organic thin film transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123997A KR100670379B1 (ko) 2005-12-15 2005-12-15 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR100670379B1 true KR100670379B1 (ko) 2007-01-16

Family

ID=38014005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123997A KR100670379B1 (ko) 2005-12-15 2005-12-15 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치

Country Status (2)

Country Link
US (1) US7714324B2 (ko)
KR (1) KR100670379B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI358820B (en) * 2008-02-29 2012-02-21 Chunghwa Picture Tubes Ltd Active device array substrate and fabrication meth
JP5477547B2 (ja) * 2009-06-22 2014-04-23 ソニー株式会社 薄膜トランジスタの製造方法
TWI423492B (zh) * 2010-12-03 2014-01-11 Univ Nat Taiwan Science Tech 有機薄膜電晶體及其製造方法
KR102097031B1 (ko) * 2013-07-22 2020-04-06 삼성디스플레이 주식회사 폴더블 디스플레이 장치 및 그의 제조 방법
CN104112742B (zh) 2014-06-30 2017-05-10 京东方科技集团股份有限公司 一种柔性基板、柔性显示面板和柔性显示装置
JP6505857B2 (ja) * 2015-09-24 2019-04-24 富士フイルム株式会社 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
CN108878650B (zh) * 2017-05-10 2021-12-03 元太科技工业股份有限公司 有机薄膜晶体管

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
EP1438757A2 (en) * 2001-10-01 2004-07-21 Koninklijke Philips Electronics N.V. Composition, method and electronic device
US7754155B2 (en) * 2002-03-15 2010-07-13 Ross Amelia A Devices and methods for isolating target cells
JP4635410B2 (ja) * 2002-07-02 2011-02-23 ソニー株式会社 半導体装置及びその製造方法
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
JP4550389B2 (ja) * 2003-09-12 2010-09-22 株式会社日立製作所 半導体装置
US7622200B2 (en) * 2004-05-21 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting element
KR100696469B1 (ko) * 2004-06-08 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 표시장치
US7388100B2 (en) * 2004-07-16 2008-06-17 Tetsuya Nishio Tertiary amine compounds
US6992326B1 (en) * 2004-08-03 2006-01-31 Dupont Displays, Inc. Electronic device and process for forming same
KR100699996B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법
JP4622424B2 (ja) * 2004-09-29 2011-02-02 ソニー株式会社 絶縁ゲート型電界効果トランジスタの製造方法
US8026510B2 (en) * 2004-10-20 2011-09-27 Dai Nippon Printing Co., Ltd. Organic electronic device and method for producing the same
US7440227B2 (en) * 2005-02-28 2008-10-21 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head having a hall effect sensor and circuit for detecting recorded bits from magnetic recording media

Also Published As

Publication number Publication date
US20070158648A1 (en) 2007-07-12
US7714324B2 (en) 2010-05-11

Similar Documents

Publication Publication Date Title
KR100647683B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
US7719496B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
KR100603349B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100659103B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR20060026244A (ko) 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR100647704B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
KR100787439B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100592302B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
JP2006270093A (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100719546B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100670355B1 (ko) 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100730148B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100659124B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100696536B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100683800B1 (ko) 유기 발광 디스플레이 장치
KR101785916B1 (ko) 유기 박막트랜지스터 및 그 제조방법 그리고 이를 구비하는 액정표시장치
KR100696489B1 (ko) 박막 트랜지스터, 이를 제조하는 방법 및 이를 구비하는평판 디스플레이 장치
KR100647708B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100751382B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 전계 발광디스플레이 장치
KR100670370B1 (ko) 유기 발광 디스플레이 장치
KR101137382B1 (ko) 평판 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee