KR100670354B1 - 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 - Google Patents

유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 Download PDF

Info

Publication number
KR100670354B1
KR100670354B1 KR1020050086234A KR20050086234A KR100670354B1 KR 100670354 B1 KR100670354 B1 KR 100670354B1 KR 1020050086234 A KR1020050086234 A KR 1020050086234A KR 20050086234 A KR20050086234 A KR 20050086234A KR 100670354 B1 KR100670354 B1 KR 100670354B1
Authority
KR
South Korea
Prior art keywords
electrode
thin film
drain electrode
film transistor
source electrode
Prior art date
Application number
KR1020050086234A
Other languages
English (en)
Inventor
이헌정
김성진
정종한
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050086234A priority Critical patent/KR100670354B1/ko
Application granted granted Critical
Publication of KR100670354B1 publication Critical patent/KR100670354B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 소스 전극 및 드레인 전극과 유기 반도체층 사이의 원활한 전기적 소통을 확보하면서도 유기 반도체층과 그 하부의 층 사이의 접합력이 개선된 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 위하여, 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 기판 상의 영역 중 상기 소스 전극 및 상기 드레인 전극 이외의 부분에 자기분자조립체층(SAM: self-assembled monolayer)을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극에 각각 접하도록 유기 반도체층을 형성하는 단계와, 상기 유기 반도체층 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공한다.

Description

유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치{Method of manufacturing organic thin film transistor, organic thin film transistor manufactured by the method, and flat panel display apparatus having the same}
도 1은 종래의 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
도 2 내지 도 4는 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 제조공정들을 개략적으로 도시하는 단면도들이다.
도 5 내지 도 7은 본 발명의 바람직한 다른 일 실시예에 따른 유기 박막 트랜지스터의 제조공정들을 개략적으로 도시하는 단면도들이다.
도 8은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
102: 기판 122: 유기 반도체층
122a: 자기분자조립체층(SAM: self-assembled monolayer)
123: 게이트 절연막 124: 게이트 전극
126: 소스 전극 127: 드레인 전극
140: 형틀
본 발명은 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 더 상세하게는 소스 전극 및 드레인 전극과 유기 반도체층 사이의 원활한 전기적 소통을 확보하면서도 유기 반도체층과 그 하부의 층 사이의 접합력이 개선된 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것이다.
반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 이후, 합성 방법이 다양하고 섬유나 필름 형태로 용이하게 성형할 수 있다는 특징과, 유연성, 전도성 및 저렴한 생산비 등의 장점 때문에, 유기물을 이용한 트랜지스터에 대한 연구가 기능성 전자소자 및 광소자 등의 광범위한 분야에서 활발히 이루어지고 있다.
종래의 실리콘 박막 트랜지스터는 고농도의 불순물로 도핑된 소스 영역 및 드레인 영역과 이 두 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 구비하며, 반도체층과 절연되어 반도체층의 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 반도체층의 소스 영역 및 드레인 영역에 각각 접하는 소스 전극 및 드레인 전극을 갖는다.
그러나 이와 같은 구조의 기존의 실리콘 박막 트랜지스터에는, 제조 비용이 많이 들고 외부의 충격에 의해 쉽게 깨지며 300℃ 이상의 고온 공정에 의해 생산되기 때문에 플라스틱 기판 등을 사용할 수 없다는 등의 문제점이 있었다.
한편, 액정 디스플레이 장치(liquid crystal display apparatus)나 유기 발광 디스플레이 장치(organic light emitting display apparatus) 등의 평판 디스플레이 장치에는 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 박막 트랜지스터가 사용된다. 이러한 평판 표시장치에 있어서 최근 요구되고 있는 대형화 및 박형화와 더불어 플렉서블(flexible) 특성을 만족시키기 위해, 기존의 글라스재가 아닌 플라스틱재 등으로 구비되는 기판을 사용하려는 시도가 계속되고 있다. 그러나 플라스틱 기판을 사용할 경우에는 전술한 바와 같이 고온 공정이 아닌 저온 공정을 사용해야 한다. 따라서, 종래의 실리콘 박막 트랜지스터를 사용하기 어렵다는 문제점이 있었다.
반면, 박막 트랜지스터의 반도체층으로 유기물을 이용할 경우에는 이러한 문제점들을 해결할 수 있기 때문에, 최근 유기물로 반도체층을 형성하는 유기 박막 트랜지스터(organic thin film transistor)에 대한 연구가 활발히 이루어지고 있다.
그러나 이러한 유기 박막 트랜지스터의 유기 반도체층과 그 하부의 층의 접합력이 좋지 않다는 문제점이 있었기에, 이를 해결하기 위해 도 1에 도시된 것과 같이 유기 반도체층(22)의 하면에 자기분자조립체층(SAM: self-assembled monolayer, 22a)을 구비하는 유기 박막 트랜지스터가 제안되었다. 이러한 자기분자조립체층(22a)은 디핑(dipping)법 또는 스핀 코팅(spin coating)법과 같은 방법으 로 형성되었는데, 따라서 기판(2)의 전면에 걸쳐 구비되었다. 따라서, 기판(2) 상에 소스 전극(26) 및 드레인 전극(27)이 구비되고, 이 소스 전극(26) 및 드레인 전극(27)을 덮도록 자기분자조립체층(22a)이 구비되며, 자기분자조립체층(22a) 상에 유기 반도체층(22)이 구비되고, 그 상부에 게이트 전극(24)이 구비되었다. 물론 게이트 전극(24)을 유기 반도체층(22)으로부터 절연시키기 위해 게이트 절연막(23)도 구비되었다.
그러나 소스 전극(26) 및 드레인 전극(27)과 유기 반도체층(22) 사이에도 자기분자조립체층(22a)이 구비됨에 따라, 온커런트(on current)가 낮아지는 등 유기 박막 트랜지스터의 특성이 저하된다는 문제점이 발생하였다. 소스 전극(26) 및 드레인 전극(27)의 재료로 금 등을 사용할 경우에는 자기분자조립체층이 이들 전극 상에는 구비되지 않는 경향이 있으므로 문제가 해결될 수 있으나, 필요에 따라 소스 전극(26) 및 드레인 전극(27)을 ITO, IZO, ZnO 또는 In2O3 등으로 형성할 경우 소스 전극(26) 및 드레인 전극(27)에 포함된 산소 원자와 자기분자조립체층 간의 인력에 의해 소스 전극(26) 및 드레인 전극(27) 상에 자기분자조립체층이 존재하여 유기 박막 트랜지스터의 특성을 저하시킨다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 소스 전극 및 드레인 전극과 유기 반도체층 사이의 원활한 전기적 소통을 확보하면서도 유기 반도체층과 그 하부의 층 사이의 접합력이 개선된 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 기판 상의 영역 중 상기 소스 전극 및 상기 드레인 전극 이외의 부분에 자기분자조립체층(SAM: self-assembled monolayer)을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극에 각각 접하도록 유기 반도체층을 형성하는 단계와, 상기 유기 반도체층 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 게이트 절연막 상의 영역 중 상기 소스 전극 및 상기 드레인 전극 이외의 부분에 자기분자조립체층을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극에 각각 접하도록 유기 반도체층을 형성하는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 자기분자조립체층을 형성하는 단계는, 스탬핑 방법을 이용하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극 및 상기 드레인 전극은 투명 재료로 형성되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극 및 상기 드레인 전극은 적어도 산소원자를 포함하는 재료로 형성되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극 및 상기 드레인 전극은 ITO, IZO, ZnO 또는 In2O3로 형성되는 것으로 할 수 있다.
상기 자기분자조립체층은 OTS, MNB 또는 PTCS로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판과, 상기 기판 상에 배치된 게이트 전극과, 상기 게이트 전극과 절연된 소스 전극 및 드레인 전극과, 상기 게이트 전극과 절연되며 상기 소스 전극 및 상기 드레인 전극을 덮는 유기 반도체층과, 상기 유기 반도체층의 하부의 면 중 상기 소스 전극 및 상기 드레인 전극과 접하는 부분 외의 부분과 상기 유기 반도체층의 하부에 배치된 층과의 사이에 개재된 자기분자조립체층을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 소스 전극 및 상기 드레인 전극은 투명 재료로 형성된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극 및 상기 드레인 전극은 적어도 산소원자를 포함하는 재료로 형성된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극 및 상기 드레인 전극은 ITO, IZO, ZnO 또는 In2O3로 형성된 것으로 할 수 있다.
상기 자기분자조립체층은 OTS, MNB 또는 PTCS로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 상기와 같은 유기 박막 트랜지스터를 구비하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 2 내지 도 4는 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 제조공정들을 개략적으로 도시하는 단면도들이다.
상기 도면들을 참조하면, 먼저 도 1에 도시된 바와 같이 (102)기판 상에 소스 전극(126) 및 드레인 전극(127)을 형성한다. 이러한 소스 전극(126) 및 드레인 전극(127)은 다양한 재료로 형성될 수 있는 바, 투명 재료로 형성될 수도 있다. 특히 이러한 투명 재료로는 ITO, IZO, ZnO 또는 In2O3 등과 같은 적어도 산소원자를 포함하는 재료를 들 수 있다. 후술하는 바와 같이 본 발명은 ITO, IZO, ZnO 또는 In2O3 등과 같은 적어도 산소원자를 포함하는 재료로 소스 전극(126) 및 드레인 전극(127)이 형성된 경우에 특히 그 효과가 현저하다고 할 수 있으나, 본 발명은 이에 한정되지 않으며 이 외의 다양한 재료로 소스 전극(126) 및 드레인 전극(127)을 형성할 수도 있음은 물론이다. 그러한 재료로는 예컨대 Au, MoW, Ti, Al 등을 들 수 있다.
이와 같이 소스 전극(126) 및 드레인 전극(127)을 형성한 후, 기판(102) 상의 영역 중 소스 전극(126) 및 드레인 전극(127) 이외의 부분에 자기분자조립체층(122a)을 형성한다. 이와 같이 특정 영역에만 선택적으로 자기분자조립체층(122a)을 형성시키는 방법으로는 잉크젯 프린팅과 같은 다양한 방법을 이용할 수도 있는데, 특히 도 2에 도시된 바와 같이 돌출부가 구비된 형틀(140)을 이용하여 도 3에 도시된 바와 같이 특정 영역에만 선택적으로 자기분자조립체층(122a)을 형성시키는 스탬핑 방법을 이용할 수도 있다. 이 형틀(140)은 폴리디메틸실록산(PDMS: polydimethylsiloxane) 등으로 만들 수 있다. 이러한 자기분자조립체층으로는 예컨대 OTS, MNB 또는 PTCS 등을 들 수 있다.
그 후, 도 4에 도시된 것과 같이 소스 전극(126) 및 드레인 전극(127)에 각각 접하도록 유기 반도체층(122)을 형성한다. 이러한 유기 반도체층은 스핀 코팅 또는 디핑법 등을 이용하여 형성할 수 있다. 이러한 유기 반도체층(122)을 형성하는 유기반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈 렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 등이 사용될 수 있다.
그 후, 유기 반도체층(122) 상에 게이트 절연막(123)을 형성한다. 이 게이트 절연막(123)으로는 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 무기물이 이용될 수도 있고, 파릴렌 또는 에폭시 등과 같은 유기물이 이용될 수도 있다.
이와 같이 게이트 절연막(123)을 형성한 후에는 게이트 절연막(123) 상에 게이트 전극(124)을 형성하여, 도 4에 도시된 것과 같은 유기 박막 트랜지스터가 완성된다.
이와 같이 제조된 유기 박막 트랜지스터는 자기분자조립체층(122a)이 구비되도록 하여 유기 반도체층(122)과 그 하부의 기판(102)과의 접합력을 향상시키고 채널이 형성될 소스 전극(126)과 드레인 전극(127) 사이의 유기 반도체층(122)의 분자들의 얼라인을 향상시키면서도, 소스 전극(126) 및 드레인 전극(127)과 유기 반도체층(122) 사이에는 자기분자조립체층(122a)이 구비되지 않게 된다. 이를 통해 특성이 저하되지 않은 유기 박막 트랜지스터를 제조할 수 있게 된다.
한편, 도 2 내지 도 4에서는 소스 전극(126) 및 드레인 전극(127)이 하부에 배치되고 그 상부에 게이트 전극(124)이 배치되는 소위 스태거드(staggered)형 유기 박막 트랜지스터에 대해 설명하였으나, 본 발명이 이에 한정되지 않음은 물론이 다. 즉, 도 5 내지 도 7에 도시된 본 발명의 바람직한 다른 일 실시예에 따른 유기 박막 트랜지스터의 제조공정들처럼, 인버티드 코플래나(inverted coplanar)형 유기 박막 트랜지스터의 경우에도 본 발명이 적용될 수 있다.
즉, 도 5에 도시된 것과 같이 기판(202) 상에 게이트 전극(224)을 형성하고, 이 게이트 전극(224)을 덮도록 게이트 절연막(223)을 형성하며, 게이트 절연막(223) 상에 소스 전극(226) 및 드레인 전극(227)을 형성한다. 그 후 형틀(240)을 이용하여 도 6에 도시된 바와 같이 게이트 절연막(223) 상의 영역 중 소스 전극(226) 및 드레인 전극(227) 이외의 부분에 자기분자조립체층(222a)을 형성한다. 그 후, 소스 전극(226) 및 드레인 전극(227)에 각각 접하도록 유기 반도체층(222)을 형성하여, 인버티드 코플래나형 유기 박막 트랜지스터를 제조할 수 있다.
도 8은 본 발명의 바람직한 또 다른 일 실시예에 따른 평판 디스플레이 장치, 특히 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다. 도 8에서 참조번호 302, 322a, 322, 323, 324, 326 및 327는 도 7의 참조번호 202, 222a, 222, 223, 224, 226 및 227에 대응하는 것으로서, 기판(302), 자기분자조립체층(322a), 유기 반도체층(322), 게이트 절연막(323), 게이트 전극(324), 소스 전극(326) 및 드레인 전극(327)이다.
상술한 바와 같이 제조된 유기 박막 트랜지스터는 플렉서블 특성이 좋은 바, 따라서 박막 트랜지스터를 구비하는 다양한 플렉서블 평판 디스플레이 장치에 이용될 수 있다. 이러한 평판 디스플레이 장치로서 액정 디스플레이 장치 및 유기 발광 디스플레이 장치 등 다양한 디스플레이 장치들이 있는 바, 이하에서는 유기 발광 디스플레이 장치에 상술한 바와 같이 제조된 유기 박막 트랜지스터가 구비된 경우에 대해 간략히 설명한다.
상술한 실시예들에 따라 제조된 유기 박막 트랜지스터들을 구비하는 유기 발광 디스플레이 장치의 경우, 유기 박막 트랜지스터 및 유기 발광 소자는 기판(302) 상에 구비되는 바, 상기 기판(302)은 투명한 글라스재가 사용될 수 있는 데, 이 외에도 아크릴, 폴리이미드, 폴리카보네이트, 폴리에스테르, 미라르(mylar) 기타 플라스틱 재료가 사용될 수 있다.
유기 발광 디스플레이 장치는 다양한 형태의 것이 적용될 수 있는 데, 본 실시예에 따른 유기 발광 디스플레이 장치는 유기 박막 트랜지스터를 구비한 능동 구동형(AM: active matrix) 유기 발광 디스플레이 장치이다.
각 부화소들은 도 8에서 볼 수 있는 바와 같은 적어도 하나의 박막 트랜지스터(TFT)를 구비한다. 도 8을 참조하면, 기판(302) 상에 SiO2 등으로 버퍼층(미도시)이 형성될 수 있고, 그 상부로 전술한 바와 같은 유기 박막 트랜지스터가 구비된다. 물론 도 8에는 전술한 실시예들 및 그 가능한 변형들 중 어느 하나의 경우의 유기 박막 트랜지스터가 도시된 것이며, 이에 본 발명이 한정되는 것은 아니다.
박막 트랜지스터의 상부로는 SiO2 등으로 이루어진 패시베이션막(328)이 형성되고, 패시베이션막(328)의 상부에는 아크릴, 폴리 이미드 등에 의한 화소정의막(329)이 형성되어 있다. 패시베이션막(328)은 상기 박막 트랜지스터를 보호하는 보호막의 역할을 할 수도 있고, 그 상면을 평탄화시키는 평탄화막의 역할을 할 수도 있다.
그리고 비록 도면으로 도시하지는 않았지만, 상기 박막 트랜지스터에는 적어도 하나의 커패시터가 연결될 수 있다. 그리고, 이러한 박막 트랜지스터를 포함하는 회로는 반드시 도 8에 도시된 예에 한정되는 것은 아니며, 다양하게 변형 가능 함은 물론이다.
한편, 드레인 전극(327)에 유기 발광 소자가 연결된다. 유기 발광 소자의 제 1 전극(331)은 패시베이션막(328)의 상부에 형성되어 있고, 그 상부로는 절연성 화소정의막(329)이 형성되어 있으며, 상기 화소정의막(329)에 구비된 소정의 개구부에 적어도 발광층을 포함한 중간층(333) 등이 형성된다. 그리고 그 상부에 제 2 전극(334)이 형성되는데, 이는 복수개의 화소들에 있어서 공통으로 형성될 수도 있는 등 다양한 변형이 가능하다. 한편, 도 8에는 중간층(333)이 부화소에만 대응되도록 패터닝된 것으로 도시되어 있으나 이는 각 부화소의 구성을 설명하기 위해 편의상 그와 같이 도시한 것이며, 중간층(333)은 인접한 부화소의 중간층과 일체로 형성될 수 있음은 물론이다. 또한 중간층(333) 중 일부의 층은 각 부화소별로 형성되고, 다른 층은 인접한 부화소의 중간층과 일체로 형성될 수도 있는 등 그 다양한 변형이 가능하다.
제 1 전극(331)은 애노드 전극의 기능을 하고, 제 2 전극(334)은 캐소드 전극의 기능을 한다. 물론, 이들 제 1 전극(331)과 제 2 전극(334)의 극성은 반대로 되어도 무방하다.
제 1 전극(331)은 투명 전극 또는 반사형 전극으로 구비될 수 있다. 투명전극으로 사용될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3를 형성할 수 있다.
제 2 전극(334)도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명 전극으로 사용될 때는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물이 중간층(333)을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극이나 버스 전극 라인을 형성할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물을 전면 증착하여 형성한다.
제 1 전극(331)과 제 2 전극(334) 사이에 구비되는 중간층(333)은 저분자 또는 고분자 유기물로 구비될 수 있다. 저분자 유기물을 사용할 경우 홀 주입층(HIL: hole injection layer), 홀 수송층(HTL: hole transport layer), 유기 발광층(EML: emission layer), 전자 수송층(ETL: electron transport layer), 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기물은 마스크를 이용한 진공증착 등의 다양한 방법으로 형성될 수 있다.
고분자 유기물의 경우에는 중간층은 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용한다.
기판(302) 상에 형성된 유기 발광 소자는, 대향 부재(미도시)에 의해 밀봉된다. 대향부재는 기판(302)과 동일하게 글라스 또는 플라스틱재로 구비될 수 있는 데, 이 외에도, 메탈 캡(metal cap) 등으로 형성될 수도 있다.
상기와 같은 유기 발광 디스플레이 장치에 있어서 전술한 실시예들에 따른 유기 박막 트랜지스터들이 구비되도록 함으로써, 입력된 영상신호에 따라 정확하게 이미지를 구현하는 유기 발광 디스플레이 장치를 제조할 수 있게 된다.
또한, 상술한 실시예에 있어서 유기 발광 디스플레이 장치의 구조를 기준으로 본 발명을 설명하였으나, 유기 박막 트랜지스터들이 구비되는 디스플레이 장치들이라면 어떠한 디스플레이 장치들에도 본 발명이 적용될 수 있음은 물론이다.
상기한 바와 같이 이루어진 본 발명의 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 따르면, 소스 전극 및 드레인 전극과 유기 반도체층 사이에는 자기분자조립체층이 구비되지 않은 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제조할 수 있으며, 이를 통해 보다 선명하고 정확한 화상을 구현하는 평판 디스플레이 장치를 제조할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정 한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (13)

  1. 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 기판 상의 영역 중 상기 소스 전극 및 상기 드레인 전극 이외의 부분에 자기분자조립체층(SAM: self-assembled monolayer)을 형성하는 단계;
    상기 소스 전극 및 상기 드레인 전극에 각각 접하도록 유기 반도체층을 형성하는 단계;
    상기 유기 반도체층 상에 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  2. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 게이트 절연막 상의 영역 중 상기 소스 전극 및 상기 드레인 전극 이외의 부분에 자기분자조립체층을 형성하는 단계; 및
    상기 소스 전극 및 상기 드레인 전극에 각각 접하도록 유기 반도체층을 형성하는 단계;를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 자기분자조립체층을 형성하는 단계는, 스탬핑 방법을 이용하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  4. 제 1항 또는 제 2항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 투명 재료로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  5. 제 1항 또는 제 2항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 적어도 산소원자를 포함하는 재료로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  6. 제 5항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 ITO, IZO, ZnO 또는 In2O3로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  7. 제 1항 또는 제 2항에 있어서,
    상기 자기분자조립체층은 OTS, MNB 또는 PTCS로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  8. 기판;
    상기 기판 상에 배치된 게이트 전극;
    상기 게이트 전극과 절연된 소스 전극 및 드레인 전극;
    상기 게이트 전극과 절연되며, 상기 소스 전극 및 상기 드레인 전극을 덮는 유기 반도체층; 및
    상기 유기 반도체층의 하부의 면 중 상기 소스 전극 및 상기 드레인 전극과 접하는 부분 외의 부분과 상기 유기 반도체층의 하부에 배치된 층과의 사이에 개재된 자기분자조립체층;을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터.
  9. 제 8항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 투명 재료로 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  10. 제 8항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 적어도 산소원자를 포함하는 재료로 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  11. 제 10항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 ITO, IZO, ZnO 또는 In2O3로 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  12. 제 8항 내지 제 11항 중 어느 한 항에 있어서,
    상기 자기분자조립체층은 OTS, MNB 또는 PTCS로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  13. 제 8항 내지 제 11항 중 어느 한 항의 유기 박막 트랜지스터를 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
KR1020050086234A 2005-09-15 2005-09-15 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 KR100670354B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050086234A KR100670354B1 (ko) 2005-09-15 2005-09-15 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050086234A KR100670354B1 (ko) 2005-09-15 2005-09-15 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR100670354B1 true KR100670354B1 (ko) 2007-01-16

Family

ID=38013981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050086234A KR100670354B1 (ko) 2005-09-15 2005-09-15 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100670354B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10693069B1 (en) 2019-03-29 2020-06-23 Seoul National University R&Db Foundation Method for manufacturing organic semiconductor transistor
US10707421B1 (en) 2019-03-29 2020-07-07 Seoul National University R&Db Foundation Organic semiconductor transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10693069B1 (en) 2019-03-29 2020-06-23 Seoul National University R&Db Foundation Method for manufacturing organic semiconductor transistor
US10707421B1 (en) 2019-03-29 2020-07-07 Seoul National University R&Db Foundation Organic semiconductor transistor
KR102145518B1 (ko) * 2019-03-29 2020-08-18 서울대학교 산학협력단 유기 반도체 트랜지스터 제조 방법
KR20200114748A (ko) * 2019-03-29 2020-10-07 서울대학교산학협력단 유기 반도체 트랜지스터
KR102252709B1 (ko) * 2019-03-29 2021-05-14 서울대학교 산학협력단 유기 반도체 트랜지스터

Similar Documents

Publication Publication Date Title
KR100647683B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100603349B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100659103B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR100647704B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100787439B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100670407B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100730148B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100696536B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100670355B1 (ko) 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100647603B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100683800B1 (ko) 유기 발광 디스플레이 장치
KR101510898B1 (ko) 유기박막 트랜지스터
KR100659124B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100626065B1 (ko) 박막 트랜지스터 및 평판표시장치
KR100696489B1 (ko) 박막 트랜지스터, 이를 제조하는 방법 및 이를 구비하는평판 디스플레이 장치
KR101137382B1 (ko) 평판 디스플레이 장치
KR100647708B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100659118B1 (ko) 불소계 고분자물질을 이용한 패터닝 방법 및 이를 이용한유기 박막 트랜지스터의 제조방법
KR100592277B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100670378B1 (ko) 유기 발광 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee