JP4391451B2 - 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置 - Google Patents

薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置 Download PDF

Info

Publication number
JP4391451B2
JP4391451B2 JP2005231128A JP2005231128A JP4391451B2 JP 4391451 B2 JP4391451 B2 JP 4391451B2 JP 2005231128 A JP2005231128 A JP 2005231128A JP 2005231128 A JP2005231128 A JP 2005231128A JP 4391451 B2 JP4391451 B2 JP 4391451B2
Authority
JP
Japan
Prior art keywords
derivatives
forming
thin film
substrate
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005231128A
Other languages
English (en)
Other versions
JP2006135299A (ja
Inventor
民圭 金
在本 具
然坤 牟
鉉秀 申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2006135299A publication Critical patent/JP2006135299A/ja
Application granted granted Critical
Publication of JP4391451B2 publication Critical patent/JP4391451B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]

Description

本発明は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴ）を備える基板の製造方法、それにより製造されたＴＦＴを備える基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置とに係り、より詳細には、プラスチック材基板を有し、フレキシブルな装置に応用できるＴＦＴを備える基板の製造方法、及びそれにより製造されたＴＦＴを備える基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置とに関する。
液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：以下、ＬＣＤ）素子や有機電界発光ディスプレイ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ：ＯＬＥＤ）素子または無機電界発光ディスプレイ素子などの平板表示装置に使用されるＴＦＴは、各ピクセルの動作を制御するスイッチング素子及びピクセルを駆動させる駆動素子に使用される。
このようなＴＦＴは、半導体層と、ゲート電極と、ソース／ドレイン電極と、を備える。半導体層は、高濃度の不純物でドーピングされたソース／ドレイン領域と、このソース／トレイン領域の間に形成されたチャンネル領域とを備え、ゲート電極は、この半導体層と絶縁されて、前記チャンネル領域に対応する領域に位置する。そして、ソース／ドレイン電極は、前記ソース／ドレイン領域にそれぞれコンタクトされる。
一方、最近の平板ディスプレイ装置は、薄型化と共にフレキシブルな特性が要求されている。
このようなフレキシブルな特性のために、ディスプレイ装置の基板を従来のガラス材基板ではなく、プラスチック基板を使用しようとする試みが多く行われている。
ところが、このようなプラスチック基板の場合、ガラス材基板に比べて耐透湿性及び耐透酸素性が低下するため、別途のバリア層を形成せねばならない。このバリア層は、プラスチック基板の表面にコーティングされて、基板を介して酸素や水分が浸入できないようにするものであって、バリア層を形成するためには、多くの費用及び工程を必要とする。
また、フレキシブルな平板表示装置を得るために、これに装着されるＴＦＴも、従来のシリコン系のＴＦＴの代わりに有機半導体系のＴＦＴが使用されている。有機半導体は、低温工程で形成でき、低コスト型のＴＦＴを実現できるという長所があり、高温で使用できないプラスチック基板にも容易に適用できる。
ところが、このように有機半導体を利用してＴＦＴを製造し、次いで発光素子を形成するための工程を進める場合、既存の工程を使用すれば、有機半導体が変性しやすいという問題がある。特に、有機電界発光素子の場合、ＴＦＴと連結される画素電極の形成も問題になり、画素定義膜に発光素子のための開口部を形成することも問題になる。
したがって、フレキシブルな平板表示装置を製造するためには、これに対応する新たな方法が必要となる。
本発明の目的は、前記問題点及び多様な問題点を解決するためのものであって、フレキシブルな装置に応用できるプラスチック材基板上に備えられたＴＦＴを備える基板の製造方法、及びそれにより製造されたＴＦＴを備える基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置とを提供するところにある。
本発明の目的は、また、このような製造方法によって製造されたＴＦＴを備える基板を提供するところにある。
本発明の目的は、また、このような製造方法によって製造された平板表示装置を提供するところにある。
前記目的及びその他の多様な目的を達成するために、本発明は、基材に複数の導電パターンが備えられたフィルムを準備するステップと、基板上に前記フィルムを貼り合わせるステップと、前記フィルム上に、前記導電パターンと電気的に連結されたＴＦＴを形成するステップと、前記フィルム上に、前記ＴＦＴを覆うように絶縁膜を形成するステップと、を含むことを特徴とするＴＦＴを備える基板の製造方法を提供する。
本発明の目的は、また、前記目的を達成するために、基材に複数の導電パターンが備えられたフィルムを準備するステップと、基板上に前記フィルムを貼り合わせるステップと、前記フィルム上に、前記導電パターンと電気的に連結されたＴＦＴを形成するステップと、前記フィルム上に、前記ＴＦＴを覆うように絶縁膜を形成するステップと、前記導電パターンの所定領域が露出されるように、前記絶縁膜に開口部を形成するステップと、前記開口部を介して露出された導電パターン上にディスプレイ素子を形成するステップと、を含むことを特徴とする平板表示装置の製造方法を提供するところにある。
本発明の目的は、前記問題点を解決するためのものであって、製造工程が簡単であり、水分及び酸素の遮断機能に優れており、フレキシブル化が可能な密封構造を有する平板表示装置及びその製造方法を提供するところにある。
本発明によれば、次のような効果が得られる。
第一に、導電パターンが形成されたフィルムを基板に貼り合わせることにより、より簡単に平板表示装置を製造できる。
第二に、基板としてプラスチック材を使用する場合にも、簡単な工程で平板表示装置を製造でき、導電パターンが水分及び酸素の浸入を遮断するバリア層の機能も行い得る。
第三に、薄膜フィルムを使用することで、フレキシブルな特性を更に向上させ得る。
以下、添付図面を参照して本発明の好ましい実施例を詳細に説明すれば、次の通りである。
図１ないし図７は、本発明の好ましい一実施例に係るＴＦＴを有する基板の製造方法を順次に示す図面であり、図８は、その基板を利用して、本発明の好ましい一実施例に係る平板表示装置を製造する方法を示す図面である。
まず、図１のように、基板１０上にフィルム３０をラミネーションローラーＲによりラミネーション貼り合わせをする。
前記フィルム３０は、樹脂材からなる基材３１に所定の導電パターン３２が備えられているものであって、導電パターン３２は、図２から分かるように、一定のパターンで規則性を有して形成されている。
前記導電パターン３２は、後述するように、画素電極になりうるものであって、単層または複数層の導電物質から形成されうる。
導電パターン３２は、画素電極を透明電極として使用する場合、ＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３として備えられ、画素電極を反射型電極として使用する場合、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、及びそれらの化合物などとして備えられうる。この時、画素電極を透明電極として使用する場合には、画素電極がアノード電極になり、画素電極を反射型電極として使用する場合には、画素電極がカソード電極になる。しかし、必ずしもこれに限定されるものではなく、画素電極を反射型電極として使用する場合にも、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、及びそれらの化合物などから反射膜を形成した後、その上にＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３を形成できる。もちろん、その他にも導電性ポリマーなどが使用されうることは言うまでもない。
このようなフィルム３０において、フィルム３０の少なくとも一面は、導電パターン３２が外部に露出されないように備えられる。そして、図１のように、このフィルム３０を基板１０上にラミネーションする時に、導電パターン３２が露出されていない面が外側に向うようにラミネーションする。図１ないし図８には、フィルム３０の導電パターン３２が基板１０の方向に露出されるように表現したが、本発明は、必ずしもこれに限定されるものではなく、導電パターン３２がフィルム３０のどちらの面にも露出されていなくてもよい。
フィルム３０は、多様な方法で貼り合わせられうるが、図１から分かるように、ラミネーションしてもよく、その他に接着剤などで貼り付けてもよい。
前記基板１０としては、プラスチック材基板が使用されうる。この時、フィルム３０が付着される面の反対側の面には、バリア層２０がコーティングされていてもよい。前記バリア層２０は、基板１０を通って水分が浸入することを防止する。
そのバリア層２０は、無機物層とポリマー層とが複合されていてもよい。
無機物層としては、酸化金属、金属窒化物、金属炭化物、金属酸窒化物及びそれらの化合物が使用されうる。酸化金属としては、シリカ、アルミナ、チタニア、酸化インジウム、酸化スズ、インジウムスズ酸化物、及びそれらの化合物が使用されうる。金属窒化物としては、窒化アルミニウム、窒化ケイ素及びそれらの化合物が使用されうる。金属炭化物としては、炭化ケイ素が使用され、金属酸窒化物としては、酸窒化ケイ素が使用されうる。無機物層としては、その外にもシリコンなどの水分及び酸素の浸入を遮断できるいかなる無機物でも使用できる。
一方、このような無機物層は、蒸着により成膜されうるが、このように無機物層を真空蒸着する場合には、無機物層に備えられている孔隙がそのまま成長するという限界がある。したがって、このような孔隙が同じ位置で成長し続けることを防止するために、無機物層の以外に別途にポリマー層を更に備えさせる。このポリマー層は、有機ポリマー、無機ポリマー、有機金属ポリマー、及び有機／無機複合ポリマーなどが使用されうる。
前記バリア層２０は、必ずしも備えられる必要はなく、このバリア層２０なしのものにも適用されうる。
前記基板１０としては、必ずしもプラスチック材に限定されるものではなく、ガラス材または金属材などでもよい。
フィルム３０を貼り合わせた後には、図３から分かるように、このフィルム３０をパターニングして第１開口３１ａ及び第２開口３１ｂを形成する。
第１開口３１ａは、後述するように、ドレイン電極を導電パターン３２にコンタクトさせるためのものであり、第２開口３１ｂは、後述するように、発光素子を形成するためのものである。
フィルム３０のパターニング後には、図４から分かるように、基材３１上にソース電極４１とドレイン電極４２とを形成する。
この時、前記第１開口３１ａによりドレイン電極４２が導電パターン３２にコンタクトされる。
ソース及びドレイン電極４１、４２を形成した後には、図５から分かるように、前記ソース及びドレイン電極４１、４２を覆うように半導体層４３を形成する。
前記半導体層４３としては、有機半導体が使用されうる。
前記有機半導体は、半導体性有機物質として備えられうるが、高分子として、ポリチオフェン及びその誘導体、ポリパラペリレンビニレン及びその誘導体、ポリパラペリレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリチオフェン−複素環芳香族共重合体及びその誘導体を含み、低分子として、ペンタセン、テトラセン、ナフタレンのオリゴアセン及びそれらの誘導体、α−６−チオフェン、α−５−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するか、または含有していないフタロシアニン及びそれらの誘導体、ピロメリット酸二無水物またはピロメリット酸ジイミド及びそれらの誘導体、ペリレンテトラカルボン酸二無水物またはペリレンテトラカルボン酸ジイミド及びそれらの誘導体を含み得る。
この時、ソース電極４１及びドレイン電極４２を覆うように有機半導体層を形成した後、レーザーエッチング法（Ｌａｓｅｒ Ａｂｌａｔｉｏｎ Ｍｅｔｈｏｄ：ＬＡＴ）により図５のような領域を有するように区画する。もちろん、その他にも、有機半導体に使用される多様なパターニング法をそのまま使用可能であり、必ずしも図５のような領域にパターニングされる必要もない。
前記半導体層４３としては、その他にも無機半導体が使用されうるが、無機半導体は、ＣｄＳ、ＧａＳ、ＺｎＳ、ＣｄＳｅ、ＣａＳｅ、ＺｎＳｅ、ＣｄＴｅ、ＳｉＣ、及びＳｉを含み得る。
半導体層４３を形成した後には、図６から分かるように、半導体層４３上にゲート絶縁膜４４を形成し、ゲート絶縁膜４４上にゲート電極４５を形成する。
前記ゲート絶縁膜４４としては、無機物及び／または有機物が使用されうる。無機物として、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、ＺｒＯ２、ＢＳＴ、ＰＺＴなどを含み、有機物として、一般汎用高分子（ＰＭＭＡ、ＰＳ）、フェノール基を有する高分子誘導体、アクリル系高分子、イミド系高分子、アリールエーテル系高分子、アミド系高分子、ふっ素系高分子、ｐ−ギリレン系高分子、ビニルアルコール系高分子及びそれらのブレンドなどを含み得る。また、無機−有機積層膜も使用されうる。
このゲート絶縁膜４４は、基板１０を曲げる時にストレスを比較的に少なく受けるように、図６のようにアイランドタイプにパターニングされうるが、少なくとも半導体層４３に対応する領域を覆うようにパターニングされうる。しかし、必ずしもこれに限定されるものではなく、発光素子が形成される領域以外の全体領域を覆うように形成されうる。
しかし、必ずしもこれに限定されるものではなく、一般的なゲート絶縁膜のように、全体領域を覆うように形成されてもよい。
ゲート電極４５は、半導体層４３のチャンネル領域に対応するように形成される。
ゲート電極４５が形成された後には、図７から分かるように、このＴＦＴを覆うように絶縁膜４６を更に形成する。前記絶縁膜４６はＴＦＴを保護し、後述するように、所定の開口部を形成して画素定義膜として作用するようにする。
このような絶縁膜４６は、無機物及び／または有機物が単一または複合層から形成されうるが、無機物として、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、ＺｒＯ２、ＢＳＴ、ＰＺＴなどを含み、有機物として、一般汎用高分子（ＰＭＭＡ、ＰＳ）、フェノール基を有する高分子誘導体、アクリル系高分子、イミド系高分子、アリールエーテル系高分子、アミド系高分子、ふっ素系高分子、ｐ−ギリレン系高分子、ビニルアルコール系高分子及びそれらのブレンドなどを含み得る。しかし、必ずしもこれに限定されるものではなく、多様な絶縁物質が使用されうることは言うまでもない。
前記のような方法により、ＴＦＴを備える基板１０を形成した後には、図８から分かるように、絶縁膜２０の所定部分をエッチングして、導電パターン３２の所定部分が露出されるように第３開口４６ａを形成する。第３開口４６ａは、多様な方法で形成されうるが、例えば、フォトリソグラフィ法が適用されうる。
本発明において、前記第２開口３１ｂは、この第３開口４６ａの形成と共に形成されうる。
この第３開口４６ａに発光層（図示せず）を備える有機層３３を形成し、有機層３３を覆うように対向電極３４を形成し、有機電界発光素子（ＯＬＥＤ）を形成する。
前記有機層３３は、低分子または高分子有機層が使用されうる。
低分子有機層の場合、ホール注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ：ＨＩＬ）、ホール輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ：ＨＴＬ）、発光層（Ｅｍｉｓｓｉｏｎ Ｌａｙｅｒ：ＥＭＬ）、電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ：ＥＴＬ）、電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ：ＥＩＬ）などが単一あるいは複合の構造で積層されて形成され、使用可能な有機材料も銅フタロシアニン（ＣｕＰｃ）、Ｎ,Ｎ−ジ（ナフタレン−１−イル）−Ｎ,Ｎ’−ジフェニル−ベンジジン（ＮＰＢ）、トリス−８−ヒドロキシキノリンアルミニウム（Ａｌｑ３）などをはじめとして多様に適用できる。それらの低分子有機層は、真空蒸着の方法から形成される。
高分子有機層の場合には、ほぼＨＴＬ及びＥＭＬとして備えられた構造を有しうる。この時、前記ＨＴＬとしてＰＥＤＯＴを使用し、ＥＭＬとしてＰＰＶ（Ｐｏｌｙ−Ｐｈｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ）系及びポリフルオレン系などの高分子有機物質を使用し、これをスクリーン印刷やインクジェット印刷方法などで形成できる。
対向電極３４は、透明電極または反射型電極として備えられうる。透明電極として備えられる時には、ＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３などを利用し、反射型電極として備えられる時には、Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ｍｇ、及びそれらの化合物を利用できる。しかし、必ずしもこれに限定されるものではなく、透明電極として備えられる時にも、仕事関数の小さい金属、すなわち、Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ｍｇ、及びそれらの化合物が有機層３３の方向に向うように蒸着した後、その上に、ＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３などの透明電極形成用の物質から補助電極層やバス電極ラインを形成できる。
本発明によれば、このように導電パターン３２が形成されたフィルム３０を基板１０に貼り合わせて、導電パターン３２を画素電極にすることによって、特に、基板１０をプラスチック材として使用する場合、より簡単に平板表示装置を製造できる。
また、前記導電パターン３２は、水分及び酸素の浸入を遮断するバリア機能も行うため、素子の気密性を更に向上させうる。
図９は、本発明の好ましい他の一実施例に係る平板表示装置を示すものであって、まず、フィルム３０上に半導体層４３を形成した後、この半導体層４３に接するようにソース電極４１及びドレイン電極４２を形成する。この時、第１開口３１ａは、半導体層４３の外側に形成されて、ドレイン電極４２と導電パターン３２とをコンタクトさせるが、必ずしもこれに限定されるものではなく、半導体層４３をフィルム３０上に形成した後、レーザーエッチング法などにより半導体層４３及び基材３１を貫通するように第１開口を形成した後、ドレイン電極を形成させてもよい。
その他の構造は、前記した実施例と同一であるため、その詳細な説明を省略する。
これまでは、本発明の好ましい実施例に該当するものであり、必ずしもそれに限定されるものではなく、ＴＦＴの構造及び発光素子の構造は多様に変形できるということは言うまでもない。
一方、前記した実施例では、能動駆動型の電界発光素子の場合のみについて説明したが、前記のように、その他にもＴＦＴを備えるディスプレイ素子ならばいかなる装置にも適用され、例えば、ＴＦＴ ＬＣＤ素子のようなディスプレイ素子にも適用されうる。
また、前記したような本発明に係るプラスチック材の基板上に形成されたＴＦＴは、前記のようなディスプレイ装置以外のフレキシブルな電子紙、スマートカードなどのフレキシブルなＴＦＴを備えるあらゆる装置に備えられうることは言うまでもない。
本発明は、図面に示す実施例を参考に説明されたが、それは例示的なものに過ぎず、当業者ならば、それから多様な変形及び均等な他の実施例が可能であるということが理解できる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まらねばならない。
本発明は、携帯機器をはじめとする各種の電子装置のディスプレイ機器に関連した技術分野に好適に適用され得る。
本発明の好ましい一実施例に係るプラスチック材の基板上に備えられたＴＦＴの製造工程を概略的に示す断面図である。 本発明の好ましい一実施例に係るプラスチック材の基板上に備えられたＴＦＴの製造工程を概略的に示す断面図である。 本発明の好ましい一実施例に係るプラスチック材の基板上に備えられたＴＦＴの製造工程を概略的に示す断面図である。 本発明の好ましい一実施例に係るプラスチック材の基板上に備えられたＴＦＴの製造工程を概略的に示す断面図である。 本発明の好ましい一実施例に係るプラスチック材の基板上に備えられたＴＦＴの製造工程を概略的に示す断面図である。 本発明の好ましい一実施例に係るプラスチック材の基板上に備えられたＴＦＴの製造工程を概略的に示す断面図である。 本発明の好ましい一実施例に係るプラスチック材の基板上に備えられたＴＦＴの製造工程を概略的に示す断面図である。 図１ないし図７の方法により製造された基板を利用して有機電界発光表示装置を製造する工程を示す断面図である。 本発明の好ましい他の一実施例によって製造された有機電界発光表示装置の断面図である。
符号の説明
１０ 基板
２０ バリア層
３０ フィルム
３１ 基材
３２ 導電パターン
Ｒ ローラー

Claims (21)

  1. 基材に複数の導電パターンが備えられたフィルムであって、前記フィルムの少なくとも一面は前記導電パターンが露出されないように形成されたフィルムを準備するステップと、
    プラスチック材基板である基板上に前記フィルムを貼り合わせるステップと、
    前記フィルム上に、前記導電パターンと電気的に連結された薄膜トランジスタを形成するステップと、
    前記フィルム上に、前記薄膜トランジスタを覆うように絶縁膜を形成するステップと、を含むことを特徴とする薄膜トランジスタを備えた基板の製造方法であって、
    前記フィルムを貼り合わせるステップは、前記導電パターンが露出されていない面が外側に向うように形成され、
    前記薄膜トランジスタを形成するステップは、前記フィルムをパターニングして第１開口を形成し、前記薄膜トランジスタを構成するソース電極及びドレイン電極のうち、何れか一つが第１開口を介して前記導電パターンに連結されることを特徴とする薄膜トランジスタを備えた基板の製造方法。
  2. 前記薄膜トランジスタを形成するステップは、
    前記フィルム上に前記ソース電極及びドレイン電極を形成するステップと、
    前記ソース電極及びドレイン電極とそれぞれ接する半導体層を形成するステップと、
    前記半導体層上にゲート絶縁膜を形成するステップと、
    前記ゲート絶縁膜上にゲート電極を形成するステップと、を含むことを特徴とする請求項１に記載の薄膜トランジスタを備えた基板の製造方法。
  3. 前記ゲート絶縁膜は、少なくとも前記半導体層に対応する領域にパターニングされることを特徴とする請求項２に記載の薄膜トランジスタを備えた基板の製造方法。
  4. 前記半導体層は、有機物から形成されることを特徴とする請求項２に記載の薄膜トランジスタを備えた基板の製造方法。
  5. 前記有機物は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−６−チオフェン、α−４−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸二無水物及びその誘導体、ナフタレンのオリゴアセン及びその誘導体、α−５−チオフェンのオリゴチオフェン及びその誘導体、金属を含有するか、または含有していないフタロシアニン及びその誘導体、ピロメリット酸二無水物及びその誘導体、ピロメリット酸ジイミド及びその誘導体のうち、少なくとも何れか一つを含むことを特徴とする請求項４に記載の薄膜トランジスタを備えた基板の製造方法。
  6. 前記薄膜トランジスタを形成するステップは、
    前記フィルム上に半導体層を形成するステップと、
    前記半導体層と接する前記ソース電極及びドレイン電極を形成するステップと、
    前記半導体層と前記ソース電極及びドレイン電極との上にゲート絶縁膜を形成するステップと、
    前記ゲート絶縁膜上にゲート電極を形成するステップと、を含むことを特徴とする請求項１に記載の薄膜トランジスタを備えた基板の製造方法。
  7. 前記ゲート絶縁膜は、少なくとも前記半導体層に対応する領域にパターニングされることを特徴とする請求項６に記載の薄膜トランジスタを備えた基板の製造方法。
  8. 前記半導体層は、有機物から形成されることを特徴とする請求項６に記載の薄膜トランジスタを備えた基板の製造方法。
  9. 前記有機物は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−６−チオフェン、α−４−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸二無水物及びその誘導体、ナフタレンのオリゴアセン及びその誘導体、α−５−チオフェンのオリゴチオフェン及びその誘導体、金属を含有するか、または含有していないフタロシアニン及びその誘導体、ピロメリット酸二無水物及びその誘導体、ピロメリット酸ジイミド及びその誘導体のうち、少なくとも何れか一つを含むことを特徴とする請求項８に記載の薄膜トランジスタを備えた基板の製造方法。
  10. 請求項１の製造方法により製造されることを特徴とする薄膜トランジスタを備えた基板。
  11. 基材に複数の導電パターンが備えられたフィルムであって、前記フィルムの少なくとも一面は前記導電パターンが露出されないように形成されたフィルムを準備するステップと、
    プラスチック材基板である基板上に前記フィルムを貼り合わせるステップと、
    前記フィルム上に、前記導電パターンと電気的に連結された薄膜トランジスタを形成するステップと、
    前記フィルム上に、前記薄膜トランジスタを覆うように絶縁膜を形成するステップと、
    前記導電パターンの所定領域が露出されるように、前記絶縁膜に開口部を形成するステップと、
    前記開口部を介して露出された導電パターン上に電界発光ディスプレイ素子を形成するステップと、を含むことを特徴とする平板表示装置の製造方法であって、
    前記フィルムを貼り合わせるステップは、前記導電パターンが露出されていない面が外側に向うように形成され、
    前記薄膜トランジスタを形成するステップは、前記フィルムをパターニングして第１開口を形成し、前記薄膜トランジスタを構成するソース電極及びドレイン電極のうち、何れか一つが第１開口を介して前記導電パターンに連結されることを特徴とする平板表示装置の製造方法。
  12. 前記薄膜トランジスタを形成するステップは、
    前記フィルム上に前記ソース電極及びドレイン電極を形成するステップと、
    前記ソース電極及びドレイン電極とそれぞれ接する半導体層を形成するステップと、
    前記半導体層上にゲート絶縁膜を形成するステップと、
    前記ゲート絶縁膜上にゲート電極を形成するステップと、を含むことを特徴とする請求項１１に記載の平板表示装置の製造方法。
  13. 前記ゲート絶縁膜は、少なくとも前記半導体層に対応する領域にパターニングされることを特徴とする請求項１２に記載の平板表示装置の製造方法。
  14. 前記半導体層は、有機物から形成されたことを特徴とする請求項１２に記載の平板表示装置の製造方法。
  15. 前記有機物は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−６−チオフェン、α−４−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸二無水物及びその誘導体、ナフタレンのオリゴアセン及びその誘導体、α−５−チオフェンのオリゴチオフェン及びその誘導体、金属を含有するか、または含有していないフタロシアニン及びその誘導体、ピロメリット酸二無水物及びその誘導体、ピロメリット酸ジイミド及びその誘導体のうち、少なくとも何れか一つを含むことを特徴とする請求項１４に記載の平板表示装置の製造方法。
  16. 前記薄膜トランジスタを形成するステップは、
    前記フィルム上に半導体層を形成するステップと、
    前記半導体層と接する前記ソース電極及びドレイン電極を形成するステップと、
    前記半導体層と前記ソース電極及びドレイン電極との上にゲート絶縁膜を形成するステップと、
    前記ゲート絶縁膜上にゲート電極を形成するステップと、を含むことを特徴とする請求項１１に記載の平板表示装置の製造方法。
  17. 前記ゲート絶縁膜は、少なくとも前記半導体層に対応する領域にパターニングされることを特徴とする請求項１６に記載の平板表示装置の製造方法。
  18. 前記半導体層は、有機物から形成されたことを特徴とする請求項１６に記載の平板表示装置の製造方法。
  19. 前記有機物は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−６−チオフェン、α−４−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸二無水物及びその誘導体、ナフタレンのオリゴアセン及びその誘導体、α−５−チオフェンのオリゴチオフェン及びその誘導体、金属を含有するか、または含有していないフタロシアニン及びその誘導体、ピロメリット酸二無水物及びその誘導体、ピロメリット酸ジイミド及びその誘導体のうち、少なくとも何れか一つからなることを特徴とする請求項１８に記載の平板表示装置の製造方法。
  20. 前記薄膜トランジスタを形成するステップの前に、前記導電パターンが所定部分露出されるように前記フィルムをパターニングするステップを更に含むことを特徴とする請求項１１に記載の平板表示装置の製造方法。
  21. 請求項１１の製造方法により製造されることを特徴とする平板表示装置。
JP2005231128A 2004-11-03 2005-08-09 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置 Active JP4391451B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040088878A KR100592302B1 (ko) 2004-11-03 2004-11-03 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치

Publications (2)

Publication Number Publication Date
JP2006135299A JP2006135299A (ja) 2006-05-25
JP4391451B2 true JP4391451B2 (ja) 2009-12-24

Family

ID=36262544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005231128A Active JP4391451B2 (ja) 2004-11-03 2005-08-09 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置

Country Status (4)

Country Link
US (1) US7538017B2 (ja)
JP (1) JP4391451B2 (ja)
KR (1) KR100592302B1 (ja)
CN (1) CN100543950C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598516B2 (en) * 2005-01-07 2009-10-06 International Business Machines Corporation Self-aligned process for nanotube/nanowire FETs
KR100787438B1 (ko) * 2005-12-12 2007-12-26 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
KR101073552B1 (ko) * 2009-10-09 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101074809B1 (ko) * 2009-12-22 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US9306117B2 (en) 2011-07-25 2016-04-05 Industrial Technology Research Institute Transfer-bonding method for light emitting devices
US8912020B2 (en) 2011-11-23 2014-12-16 International Business Machines Corporation Integrating active matrix inorganic light emitting diodes for display devices
GB2517489A (en) * 2013-08-23 2015-02-25 Plastic Logic Ltd Planarisation Layers
CN113053811A (zh) * 2021-03-11 2021-06-29 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083691A (ja) * 2000-09-06 2002-03-22 Sharp Corp アクティブマトリックス駆動型有機ｌｅｄ表示装置及びその製造方法
US6642092B1 (en) * 2002-07-11 2003-11-04 Sharp Laboratories Of America, Inc. Thin-film transistors formed on a metal foil substrate

Also Published As

Publication number Publication date
JP2006135299A (ja) 2006-05-25
CN100543950C (zh) 2009-09-23
KR20060039684A (ko) 2006-05-09
US20060094166A1 (en) 2006-05-04
US7538017B2 (en) 2009-05-26
KR100592302B1 (ko) 2006-06-22
CN1848391A (zh) 2006-10-18

Similar Documents

Publication Publication Date Title
KR100683766B1 (ko) 평판표시장치 및 그의 제조방법
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
JP4550030B2 (ja) 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置
JP2006093652A (ja) 有機薄膜トランジスタ及びこれを備えた平板表示装置
KR100544144B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
JP2006253675A (ja) 有機薄膜トランジスタ及びそれを備えた平板ディスプレイ装置
JP2005354034A (ja) 薄膜トランジスタ、及びこれを備えた表示装置
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
US8710502B2 (en) Thin film transistor and flat panel display device including the same
KR100696514B1 (ko) 전면 발광형 유기 발광 표시장치
KR100719553B1 (ko) 평판 표시장치 및 이의 제조방법 및 박막 트랜지스터 기판
KR100719546B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100670355B1 (ko) 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100647629B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100626032B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100683713B1 (ko) 유기 박막 트랜지스터 및 이를 구비하는 평판 디스플레이장치
KR100626033B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR101137382B1 (ko) 평판 디스플레이 장치
KR100708738B1 (ko) 평판 표시 장치
KR100708736B1 (ko) 유기 발광 디스플레이 장치
JP2007066601A (ja) 有機ｅｌ表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080901

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4391451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250