KR101753574B1 - 발광 장치 및 전자 기기 - Google Patents

발광 장치 및 전자 기기 Download PDF

Info

Publication number
KR101753574B1
KR101753574B1 KR1020157014585A KR20157014585A KR101753574B1 KR 101753574 B1 KR101753574 B1 KR 101753574B1 KR 1020157014585 A KR1020157014585 A KR 1020157014585A KR 20157014585 A KR20157014585 A KR 20157014585A KR 101753574 B1 KR101753574 B1 KR 101753574B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
light emitting
emitting device
electrode
Prior art date
Application number
KR1020157014585A
Other languages
English (en)
Other versions
KR20150068497A (ko
Inventor
요시아키 오이카와
신고 에구치
미츠오 마시야마
마사토시 가타니와
히로노부 쇼오지
마사타카 나카다
사토시 세오
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20150068497A publication Critical patent/KR20150068497A/ko
Application granted granted Critical
Publication of KR101753574B1 publication Critical patent/KR101753574B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H01L51/5237—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L51/003—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

본 발명의 목적은, 얇고 외부의 국부적인 압력에 의해 손상되지 않는 고신뢰성의 발광 장치를 제공하는 것이다. 또한, 또 다른 목적은, 제조 공정에서 외부의 스트레스로 인한 형상 및 특성의 결함들을 방지함으로써 발광 장치를 고수율로 제조하는 것이다. 발광 소자는, 섬유체에 유기 수지가 함침된 제 1 구조체 및 섬유체에 유기 수지가 함침된 제 2 구조체 사이에서 밀봉되어, 얇고 강도를 갖는 고신뢰성의 발광 장치가 제공될 수 있다. 또한, 발광 장치는, 제조 공정에서 형상 및 특성의 결함들을 방지함으로써 고수율로 제조될 수 있다.

Description

발광 장치 및 전자 기기{LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE}
본 발명은 일렉트로루미네선스(electroluminescence)를 이용하는 발광 소자를 갖는 발광 장치에 관한 것이다. 또한, 본 발명은 발광 장치가 구성요소로서 장착된 전자 기기에 관한 것이다.
최근에, 얇고 평평한 표시 장치들이 텔레비전, 셀룰러 폰, 디지털 카메라 등에서의 표시 장치들로서 요구되고 있고, 이러한 요구를 충족하는 표시 장치로서, 자체 발광 소자들을 사용하는 표시 장치들이 주목을 받고 있다. 자체 발광 소자들 중 하나는 일렉트로루미네선스(EL)를 활용하는 발광 소자이고, 이러한 발광 소자는 한 쌍의 전극들 사이에 개재된 발광 재료를 포함하고, 전압 인가에 의해 발광 재료로부터의 발광을 제공할 수 있다.
액정 디스플레이와 비교하여, 그러한 자체 발광 소자는 그의 화소들이 높은 가시성을 갖고 백라이트를 필요로 하지 않는다는 사실과 같은 이점들을 갖는다. 그러한 자체 발광 소자는 평평한 패널 표시 소자로서 적용에 적절한 것으로 고려된다. 또한, 그러한 자체 발광 소자는, 두께가 감소될 수 있고 응답 속도가 극적으로 빠르다는 특성을 갖는다.
참조 문헌 1에서, 분리 및 전사 기술들을 사용하는 유연한 일렉트로루미네선스 발광 장치가 제안된다.
[참조 문헌]
참조 문헌 1: 일본공개특허공보 제 2003-204049 호
발광 장치들의 시장이 확대됨에 따라, 제품 소형화에서 더 얇은 형태로 장치를 제조하는 것이 중요하고, 박형화 기술 및 제품 소형화의 적용 범위가 빠르게 확대되고 있다. 그러나, 발광 장치가 박형화될 때, 반도체 소자를 포함하는 층이 플라스틱 막 등으로 전사되도록 형성된 발광 장치는 외부의 국부적인 압력에 의해 균열이 생기고, 오동작들이 발생한다.
따라서, 본 발명의 하나의 실시 형태의 목적은, 얇고 외부의 국부적인 압력에 의해 손상되지 않는 고신뢰성의 발광 장치를 제공하는 것이다. 또한, 또 다른 목적은, 제조 공정에서 외부 스트레스로 인해 형태 및 특성에서 결함을 방지함으로써 발광 장치를 고수율로 제조하는 것이다.
본 발명의 하나의 실시 형태에 따른 발광 장치는, 섬유체에 유기 수지가 함침된 제 1 구조체 및 섬유체에 유기 수지가 함침된 제 2 구조체, 및 제 1 구조체와 제 2 구조체 사이에 설치된 발광 소자를 포함한다. 제 1 구조체 및 제 2 구조체는 단부에서 서로 접하고 고정되어 발광 소자를 밀봉한다.
본 발명의 하나의 실시 형태의 발광 장치는, 섬유체에 유기 수지가 함침된 제 1 구조체 및 섬유체에 유기 수지가 함침된 제 2 구조체, 제 1 구조체와 제 2 구조체 사이에 설치된 발광 소자, 및 발광 소자가 설치되지 않는 제 1 구조체의 표면 및 발광 소자가 설치되지 않은 제 2 구조체의 표면 상에 설치되는 충격 완화층을 포함한다. 제 1 구조체 및 제 2 구조체는 단부에서 접하고 고정되어 발광 소자를 밀봉한다.
상술된 본 발명의 하나의 실시 형태의 발광 장치에서, 발광 소자 및 제 1 구조체 또는 제 2 구조체 사이에 절연층이 설치될 수 있다.
본 발명의 하나의 실시 형태의 발광 장치에서, 발광 소자가 설치되지 않는 제 1 구조체 또는 제 2 구조체의 최표면 상에 도전층이 설치될 수 있다.
본 명세서에서, 발광 소자는 그의 범위로 휘도가 전류 또는 전압에 의해 제어되는 소자를 포함하고, 특히, 무기 일렉트로루미네선스(EL) 소자, 유기 EL 소자 등을 포함한다는 것을 유의하라.
본 발명의 하나의 실시 형태의 발광 장치는 패시브 매트릭스 발광 장치(passive matrix emitting device) 또는 액티브 매트릭스 발광 장치(active matrix light emitting device) 중 어느 하나일 수 있다. 패시브 매트릭스 발광 장치에서, 복수의 발광 소자가 동일한 트랜지스터에 접속된다. 한편, 액티브 발광 장치에서, 발광 소자들은 트랜지스터들 중 하나에 각각 접속된다.
본 명세서에서, 제 1 구조체 또는 제 2 구조체의 두께는, 제 1 구조체와 제 2 구조체 사이에 샌드위치된 소자부의 최외 표면에서 제 1 구조체 또는 제 2 구조체의 표면까지의 거리에 의해 정의된다.
본 명세서에서 사용되는 정도들의 용어, 예를 들면, "동일한" 또는 "실질적으로 동일한"은 최종 결과가 상당히 변하지 않도록 변경된 용어에서의 합리적인 일탈의 양을 의미한다는 것을 유의하라. 이러한 용어들은, 이러한 일탈은 변경되는 단어의 의미를 부정하지 않는다면 변경된 용어의 적어도 ±5 %의 일탈을 포함하는 것으로 구성되어야 한다. 본 명세서에서 "제 1" 또는 "제 2"와 같은 서수들이 편의상 사용되고 단계들의 순서 및 층들의 적층 순서를 나타내는 것이 아니라는 것을 유의하라. 또한, 본 명세서에서 서수들은 본 발명을 특정하는 고유 명칭들을 나타내지 않는다.
섬유체에 유기 수지가 함침된 제 1 구조체 및 섬유체에 유기 수지가 함침된 제 2 구조체 사이에 발광 소자가 밀봉되어, 얇고 고강도인 고신뢰성의 발광 장치가 제공될 수 있다. 또한, 제조 공정에서 형태 및 특성의 결함들을 방지함으로써 고신뢰성으로 발광 장치가 제조될 수 있다.
도 1a 및 도 1b는 본 발명의 실시 형태에 따른 발광 장치를 예시한 도면.
도 2a 내지 도 2e는 본 발명의 실시 형태에 따른 발광 장치 제조 방법을 예시한 도면.
도 3a 내지 도 3c는 본 발명의 실시 형태에 따른 발광 장치 제조 방법을 예시한 도면.
도 4a 내지 도 4c는 본 발명의 실시 형태에 따른 발광 장치 제조 방법을 예시한 도면.
도 5a 내지 도 5d는 본 발명의 실시 형태에 따른 발광 장치 제조 방법을 예시한 도면.
도 6a 내지 도 6c는 본 발명의 실시 형태에 따른 발광 장치 제조 방법을 예시한 도면.
도 7a 내지 도 7c는 본 발명의 실시 형태에 따른 발광 장치 제조 방법을 예시한 도면.
도 8a 내지 도 8e는 본 발명의 실시 형태에 따른 발광 장치 제조 방법을 예시한 도면.
도 9a 내지 도 9c는 본 발명의 실시 형태에 따른 발광 장치 제조 방법을 예시한 도면.
도 10a 내지 도 10c는 본 발명의 실시 형태에 따른 발광 장치 제조 방법을 예시한 도면.
도 11a 내지 도 11c는 본 발명의 실시 형태에 따른 발광 장치 제조 방법을 예시한 도면.
도 12a 내지 도 12c는 본 발명의 실시 형태에 따른 발광 장치 제조 방법을 예시한 도면.
도 13a 내지 도 13c는 본 발명의 실시 형태에 따른 발광 장치 제조 방법을 예시한 도면.
도 14a 및 도 14b 각각은 본 발명의 실시 형태에 따른 발광 장치를 예시한 도면.
도 15a 내지 도 15d 각각은 본 발명의 실시 형태에 따른 발광 장치를 예시한 도면.
도 16a1, 도 16a2, 도 16b1 및 도 16b2는 본 발명의 실시 형태에 따른 발광 장치 제조 방법을 예시한 도면.
도 17a 내지 도 17c는 본 발명의 실시 형태에 따른 발광 장치 제조 방법을 예시한 도면.
도 18a 및 도 18b는 본 발명의 실시 형태에 따른 발광 장치를 예시한 도면.
도 19는 본 발명의 실시 형태에 따른 발광 장치의 적용 예를 예시한 도면.
도 20a 및 도 20b는 본 발명의 실시 형태에 따른 발광 장치의 적용 예를 예시한 도면.
본 발명에 따른 실시 형태들은 첨부한 도면들을 참조하여 상세하게 설명될 것이다. 다양한 변경들 및 수정들이 본 발명의 사상 및 범위를 벗어나지 않는다는 것이 당업자에게 쉽게 이해되기 때문에, 본 발명이 다음의 설명으로 제한되지 않는다는 것을 유의하라. 따라서, 본 발명이 이하에 기재된 실시 형태에서 설명된 내용에 한정되는 것으로 해석되어서는 안 된다. 이하에 주어질 구조에서, 동일한 부분들 또는 동일한 기능들을 갖는 부분들은 반복된 설명을 생략하기 위해 도면들에 걸쳐 동일한 참조 번호들로 표시된다.
(실시 형태 1)
본 실시 형태에서, 본 발명의 하나의 실시 형태인 발광 장치의 예가 도 1a 및 도 1b를 참조하여 상세히 설명될 것이다.
본 실시 형태의 발광 장치의 표시부가 도 1a 및 도 1b에 예시된다. 도 1a에 예시된 본 실시 형태의 발광 장치는 제 1 구조체(132)와 제 2 구조체(133) 사이에 밀봉된 소자부(170)를 갖는다. 또한, 절연층(104) 및 절연층(138)은 소자부(170)와 제 2 구조체(133) 사이 및 소자부(170)와 제 1 구조체(132) 사이에 형성된다. 제 1 구조체(132)와 제 2 구조체(133) 각각은, 섬유체(132a)에 유기 수지(132b)가 함침된 구조체이다. 또한, 제 1 구조체(132) 및 제 2 구조체(133)는 소자부(170)가 설치되지 않는 영역(예를 들면, 제 1 구조체(132) 및 제 2 구조체(133)의 단부들)에서 서로 접하고 서로 고정된다.
제 1 구조체(132) 및 제 2 구조체(133)로서, 탄성율(modulus of elasticity)이 13 Gpa 이상 및 파괴 계수(modulus of rupture)가 300 MPa 미만인 재료를 사용하는 것이 바람직하다. 또한, 제 1 구조체(132) 및 제 2 구조체(133)가 5 ㎛ 이상 50 ㎛ 이하의 두께를 갖는 것이 바람직하다. 또한, 제 1 구조체(132) 및 제 2 구조체(133)가 동일한 막 두께를 갖는 것이 바람직하다. 제 1 구조체(132) 및 제 2 구조체(133)가 동일한 두께를 가질 때, 소자부(170)는 발광 장치의 중앙부에 배치될 수 있다.
제 1 구조체(132) 및 제 2 구조체(133)에서, 섬유체(132a)는 일정한 간격들을 둔 날실들(warp yarns) 및 일정한 간격을 둔 씨실들(weft yarns)을 사용하여 제직된다. 날실들 및 씨실들을 사용하여 제직된 그러한 섬유체는 날실들 및 씨실들이 없는 영역들을 갖는다. 섬유체(132a)에서, 섬유체(132a)에 유기 수지(132b)가 더 용이하게 함침되고, 이로써 섬유체(132a)와 발광 소자 사이에 밀착성이 더 증가될 수 있다.
또한, 섬유체(132a)에서, 날실들 및 씨실들의 밀도가 높을 수 있고, 날실들 및 씨실들이 없는 영역의 비율이 낮을 수 있다.
또한, 섬유의 실다발로의 유기 수지의 침투율을 강화하기 위해, 섬유에 표면 처리가 수행될 수 있다. 예를 들면, 표면 처리로서, 섬유의 표면을 활성화하기 위해 코로나 방전, 플라즈마 방전 등이 제공될 수 있다. 또한, 실란 커플링제(silane coupling agent) 또는 티탄산염 커플링제(titanate coupling agent)를 사용하는 표면 처리가 제공될 수 있다.
섬유체에 유기 수지가 함침되는 구조체가 적층 구조를 가질 수 있다는 것을 유의하라. 이러한 경우에, 구조체는 단층의 섬유체에 유기 수지가 함침되는 복수의 구조체들의 적층일 수 있거나, 적층된 복수의 섬유체들에 유기 수지가 함침된 구조체일 수 있다. 단층의 섬유체에 유기 수지가 함침된 복수의 구조체들을 적층할 때, 구조체들 사이에 또 다른 층이 개재될 수 있다.
제 1 구조체(132)와 제 2 구조체(133) 사이에 밀봉된 소자부(170)는 적어도 발광 소자(140) 및 발광 소자(140)에 전위를 인가하는 스위칭 소자를 포함한다. 예를 들면, 트랜지스터(예를 들면, 바이폴라 트랜지스터 또는 MOS 트랜지스터), 다이오드(예를 들면, PN 다이오드, PIN 다이오드, 쇼트키 다이오드(Schottky diode), MIM(metal-insulator-metal) 다이오드, MIS(metal-insulator-semiconductor) 다이오드 또는 다이오드-접속 트랜지스터), 사이리스터(thyristor) 등이 스위칭 소자로서 사용될 수 있다. 또한, 그러한 소자들이 조합된 논리 회로가 스위칭 소자로서 사용될 수 있다. 본 실시 형태에서, 박막 트랜지스터(106)가 스위칭 소자로서 사용된다. 또한, 구동 회로부는 발광 장치를 사용하는 소자부(170)에 구동기 일체형으로서 포함될 수 있다. 구동 회로가 밀봉된 소자부 외부에 형성될 수 있다는 것을 유의하라.
발광 소자(140)는 제 1 전극(122), EL 층(134), 및 제 2 전극(136)이 적층되도록 형성된다. 제 1 전극(122) 및 제 2 전극(136) 중 하나는 양극으로서 사용되고, 다른 하나는 음극으로서 사용된다.
발광 소자에 포함된 EL 층(134)은 적어도 발광층을 포함한다. 또한, EL 층(134)은 발광층 이외에, 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등을 포함하는 적층 구조를 가질 수 있다. EL 층(134)은 저분자 재료 또는 고분자 재료 중 어느 하나를 사용하여 형성될 수 있다. EL 층(134)을 형성하는 재료가 단지 유기 화합물 재료를 포함하는 재료로 제한되지 않고, 부분적으로 무기 화합물 재료를 포함할 수 있다는 것을 유의하라.
발광 장치가 EL 층(134)을 선택적으로 형성하기 위해 풀 컬러 표시를 수행할 때, 적색(R), 녹색(G) 및 청색(B)을 나타내는 재료들이 사용될 수 있다는 것을 유의하라. 모노크롬 표시(monochrome display)를 수행할 때, 적어도 하나의 컬러를 나타내는 재료가 EL 층(134)을 형성하는데 사용될 수 있다. 또한, EL 층 및 컬러 필터가 조합될 수 있다. 단일의 컬러 발광층(예를 들면, 백색 발광층)이 사용되는 경우에서조차, 컬러 필터에 의해 풀-컬러 표시가 가능하다. 예를 들면, 백색(W) 발광이 획득되는 재료를 사용하는 EL 층 및 컬러 필터가 조합될 때, 4 개의 서브화소들, 즉, 컬러 필터 및 RGB 화소들이 없는 화소로 풀 컬러 표시가 수행될 수 있다.
도 1a에 예시된 발광 장치에서, 소자부(170)는 발광 장치의 단면의 실질적으로 중앙부에 배치된다. 소자부(170)가 설치되지 않는 영역(예를 들면, 제 1 구조체(132) 및 제 2 구조체(133)의 단부들)에서, 제 1 구조체(132) 및 제 2 구조체(133)는 서로 접촉하여, 소자부(170)가 밀봉된다. 제 1 구조체 및 제 2 구조체의 섬유체(132a)는 높은 신장 계수(elongation modulus) 또는 높은 영율(Young's modulus)을 갖는 고강도 섬유로부터 형성된다. 따라서, 점압 또는 선압과 같은 국부적인 압력이 발광 장치에 인가될 때조차, 고강도 섬유가 늘어나지 않는다. 압력이 섬유체(132a) 전체에 걸쳐 분산되고, 전체 발광 장치가 만곡된다. 즉, 발광 소자를 샌드위치하는 한 쌍의 구조체들은 외부로부터 발광 장치에 인가되는 힘에 대해 내충격층들로서 기능한다. 결과적으로, 국부적인 압력이 인가될지라도, 발광 장치에 생성될 만곡이 큰 곡률을 갖고, 이로써, 한 쌍의 구조체들 사이에 밀봉된 발광 소자, 배선 등에 균열이 생기지 않고, 발광 장치의 손상이 감소될 수 있다.
또한, 소자부(170)가 얇은 두께를 갖도록 형성될 때, 발광 장치가 만곡될 수 있다. 따라서, 본 실시 형태의 발광 장치는 다양한 베이스 재료들에 접착될 수 있다. 본 실시 형태의 발광 장치가 곡면을 갖는 베이스 재료에 부착될 때, 각각 곡면을 갖는 표시 및 조명 장치가 실현될 수 있다. 또한, 소자부(170)가 얇을 때, 발광 장치의 무게가 감소될 수 있다.
도 1a에 예시된 구조와 상이한 본 실시 형태의 발광 장치의 또 다른 구조가 도 1b에 예시된다. 도 1b에 예시된 본 실시 형태의 발광 장치는, 도 1a에 예시된 본 실시 형태의 발광 장치 각각의 제 1 충격 완화층(103) 및 제 2 충격 완화층(113)이 제 1 구조체 및 제 2 구조체의 외측면들(발광 소자(140)의 반대 측면들) 상에 설치되는 구조를 갖는다.
충격 완화층은 외부로부터 발광 장치에 인가된 힘을 분산 및 감소시키는 효과를 갖는다. 따라서, 도 1b에 예시된 바와 같이, 외부로부터 발광 장치에 인가된 힘(외부 스트레스로서 지칭됨)에 대해 내충격층 및 힘을 분산하는 충격 완화층으로서 기능하는 구조체를 설치함으로써, 발광 장치에 국부적으로 인가된 힘이 또한 완화될 수 있다. 따라서, 발광 장치의 강도가 증가될 수 있고, 발광 장치의 손상, 특성 결함 등이 방지될 수 있다.
제 1 충격 완화층(103) 및 제 2 충격 완화층(113)이 제 1 구조체(132) 및 제 2 구조체(133)보다 더 낮은 탄성율을 갖고 높은 파단 강도(breaking strength)를 갖는 것이 바람직하다. 예를 들면, 제 1 충격 완화층(103) 및 제 2 충격 완화층(113)으로서, 탄성율이 5 GPa 이상 12 GPa 이하이고 파괴 계수(modulus of rupture)가 300 MPa 이상인 고무 탄성을 갖는 막이 사용될 수 있다.
제 1 충격 완화층(103) 및 제 2 충격 완화층(113)이 고강도 재료를 사용하여 형성되는 것이 바람직하다. 고강도 재료의 대표적인 예들로서, 폴리비닐 알코올 수지(polyvinyl alcohol resin), 폴리에스테르 수지(polyester resin), 폴리아미드 수지(polyamide resin), 폴리에틸렌 수지(polyethylene resin), 아라미드 수지(aramid resin), 폴리파라페닐렌 벤조비스옥사졸 수지(polyparaphenylene benzobisoxazole resin), 유리 수지 등이 제공될 수 있다. 탄성을 갖는 고강도 재료를 사용하여 형성된 제 1 충격 완화층(103) 및 제 2 충격 완화층(113)을 설치함으로써, 국부적인 압력과 같은 하중이 층 전체층에 의해 분산 및 흡수되어, 발광 장치의 파손이 방지될 수 있다.
더욱 구체적으로, 제 1 충격 완화층(103) 및 제 2 충격 완화층(113)으로서, 아라미드 수지, 폴리에틸렌나프탈레이트(PEN) 수지, 폴리에테르 술폰(PES), 폴리페닐렌 설파이드(PPS) 수지, 폴리이미드(PI) 수지, 폴리에틸렌 테레프탈레이트(PET) 수지 등이 사용될 수 있다. 본 실시 형태에서, 아라미드 수지를 사용하는 아라미드 막이 제 1 충격 완화층(103) 및 제 2 충격 완화층(113)으로서 사용된다.
섬유체에 유기 수지가 함침된 구조체인 프리프레그(prepreg)는 제 1 구조체(132) 및 제 2 구조체(133) 각각으로서 사용되고, 따라서, 제 1 구조체(132)와 제 1 충격 완화층(103) 사이의 접착, 제 2 구조체(133)와 제 2 충격 완화층(113) 사이의 접착, 및 제 1 구조체(132)와 제 2 구조체(133) 사이의 접착은 그 사이에 접착층을 개재하지 않고 직접 가열 및 가압에 의해 수행될 수 있다.
도 1b에 예시된 바와 같이, 소자부(170)에 대하여 한 쌍의 구조체들 및 한 쌍의 충격 완화층들이 대칭적으로 설치될 때, 발광 장치에 인가된 힘이 일정하게 분산될 수 있고, 따라서, 휘어짐, 뒤틀림 등으로 인한 소자부(170)의 손상이 방지될 수 있다는 것을 유의하라. 또한, 한 쌍의 구조체들이 동일한 두께를 갖도록 동일한 재료를 사용하여 형성되고, 한 쌍의 충격 완화층들이 동일한 두께를 갖도록 동일한 재료를 사용하여 형성될 때, 동등한 특성이 제공될 수 있고, 이로써 힘이 더 양호하게 분산된다. 또한, 제 1 구조체(132) 및 제 1 충격 완화층(103)의 총 두께, 또는 제 2 구조체(133) 및 제 2 충격 완화층(113)의 총 두께가 소자부(170)의 총 두께보다 더 크다면, 제 1 구조체(132), 제 1 충격 완화층(103), 제 2 구조체(133), 및 제 2 충격 완화층(113)은 휘어짐으로 인한 스트레스를 완화하고, 따라서, 소자부(170)는 덜 손상될 수 있고, 이것이 바람직하다.
(실시 형태 2)
본 실시 형태에서, 도 1a에 예시된 발광 장치를 제조하는 방법의 예가 도 2a 내지 도 2e, 도 3a 내지 도 3c, 및 도 4a 내지 도 4c를 참조하여 상세히 설명될 것이다.
먼저, 분리층(102)이 기판(100)의 표면 상에 형성되고, 연속해서, 절연층(104)이 형성된다(도 2a 참조). 분리층(102) 및 절연층(104)은 연속해서 형성될 수 있다. 연속해서 형성함으로써 이들은 공기에 노출되지 않아, 불순물들이 그 안에 포함되는 것이 방지될 수 있다.
기판(100)으로서, 유리 기판, 석영 기판, 금속 기판, 스테인리스 강 기판 등이 사용될 수 있다. 예를 들면, 한 변이 1 미터 이상인 직사각형 유리 기판이 사용될 때, 생산성이 극적으로 향상될 수 있다.
이러한 공정에서, 분리층(102)이 기판(100)의 전체 표면 상에 설치되는 경우가 기재되지만, 분리층(102)이 기판(100)의 전체 상에 설치될 수 있고, 그후에, 분리층(102)이 선택적으로 제거될 수 있어, 필요하다면, 분리층이 원하는 영역에만 설치될 수 있다는 것을 유의하라. 또한, 분리층(102)이 기판(100)과 접촉하도록 형성되지만, 필요하다면, 산화 규소막, 산화 질화 규소막, 질화 규소막 또는 질화 산화 규소막과 같은 절연층이 기판(100)과 접촉하도록 형성되고, 그후 분리층(102)이 절연층과 접촉하도록 형성될 수 있다.
분리층(102)은 스퍼터링 방법, 플라즈마 CVD 방법, 코팅 방법, 인쇄 방법 등에 의해, 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 니오브(Nb), 니켈(Ni), 코발트(Co), 지르코늄(Zr), 아연(Zn), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 규소(Si)로부터 선택된 원소, 또는 상술된 원소를 주성분으로 포함하는 합금 재료 또는 화합물 재료를 사용하여 형성된 30 nm 내지 200 nm의 두께를 갖는 단층 구조 또는 적층 구조로 형성된다. 규소를 포함하는 층의 결정 구조는 비정질 상태, 미결정 상태 또는 다결정 상태 중 하나의 상태일 수 있다. 본원에서 코팅 방법은 가공될 대상에 용액을 방출함으로써 막이 형성되는 방법이고, 스핀 코팅 방법, 액적 토출 방법(droplet discharge method)을 포함한다. 액적 토출 방법은 작은 구멍으로부터 입자들을 포함하는 조성물의 액적을 방출함으로써 소정의 패턴을 형성하는 방법이다.
분리층(102)이 단층 구조를 갖는 경우, 분리층(102)은 텅스텐, 몰리브덴 또는 텅스텐 및 몰리브덴의 혼합물을 포함하는 층을 사용하여 형성되는 것이 바람직하다. 또한, 분리층(102)은 텅스텐의 산화물을 포함하는 층, 텅스텐의 산화 질화물을 포함하는 층, 텅스텐 및 몰리브덴의 혼합물의 산화물 또는 산화 질화물을 포함하는 층을 사용하여 형성된다. 텅스텐 및 몰리브덴의 혼합물이, 예를 들면, 텅스텐 및 몰리브덴의 합금에 대응한다는 것을 유의하라.
분리층(102)이 적층 구조를 갖는 경우에, 제 1 층으로서 금속층이 형성되고, 제 2 층으로서 금속 산화물 층이 형성되는 것이 바람직하다. 예를 들면, 제 1 금속층으로서, 텅스텐을 포함하는 층 또는 텅스텐 및 몰리브덴의 혼합물을 포함하는 층이 형성된다. 제 2 층으로서, 텅스텐의 산화물을 포함하는 층, 텅스텐 및 몰리브덴의 혼합물의 산화물을 포함하는 층, 텅스텐의 질화물을 포함하는 층, 텅스텐과 몰리브덴의 혼합물의 질화물을 포함하는 층, 텅스텐의 산화 질화물을 포함하는 층, 텅스텐과 몰리브덴의 혼합물의 산화 질화물을 포함하는 층, 텅스텐의 질화 산화물을 포함하는 층, 텅스텐과 몰리브덴의 혼합물의 질화 산화물을 포함하는 층이 형성된다.
분리층(102)이 제 1 층으로서 금속층이 형성되고 제 2 층으로서 금속 산화물 층이 형성되는 적층 구조를 갖는 경우에, 적층 구조는, 텅스텐을 포함하는 층이 금속층으로서 형성되고, 산화물로 형성된 절연층이 텅스텐을 포함하는 층 위에 형성되는 것을 활용하여 형성될 수 있어, 텅스텐의 산화물을 포함하는 층이 금속 산화물 층으로서 텅스텐을 포함하는 층과 절연층 사이의 계면에 형성된다. 또한, 금속 산화물 층은, 금속층의 표면에 열산화 처리, 산소 플라즈마 처리, 또는 오존수와 같은 강한 산화 용액을 사용하는 처리가 실시되어 형성될 수 있다.
절연층(104)은 보호층으로서 기능하고, 후속 분리 단계에서 분리층(102)과 절연층(104) 간의 계면에서의 분리를 용이하게 하거나 반도체 소자 및 배선이 후속 분리 단계에서 균열이 생기거나 손상되는 것을 방지하도록 설치된다. 예를 들면, 절연층(104)은 스퍼터링 방법, 플라즈마 CVD 방법, 코팅 방법, 인쇄 방법 등에 의해 단층 또는 다층이도록 무기 화합물을 사용하여 형성된다. 무기 화합물의 대표적인 예로서, 산화 규소, 질화 규소, 산화 질화 규소, 질화 산화 규소 등이 제공될 수 있다. 절연층(104)으로서, 질화 규소, 질화 산화 규소, 산화 질화 규소 등이 사용될 때, 나중에 형성될 소자층으로의 습기 또는 산소와 같은 가스의 침입이 방지될 수 있다. 보호층으로서 기능하는 절연층의 두께는 10 nm 이상 1000 nm 이하, 더욱 바람직하게는, 100 nm 이상 700 nm 이하인 것이 바람직하다.
다음에, 박막 트랜지스터(106)가 절연층(104) 위에 형성된다(도 2b 참조). 박막 트랜지스터(106)는 소스 영역, 드레인 영역, 및 채널 형성 영역을 갖는 반도체 층(108), 게이트 절연층(110), 및 게이트 전극(112)을 사용하여 형성된다.
반도체 층(108)은, 10 nm 이상 100 nm 이하, 더욱 바람직하게는 20 nm 이상 70 nm 이하의 두께를 갖는 비단결정 반도체를 사용하여 형성된 층이다. 비단결정 반도체 층으로서, 결정성 반도체 층, 비정질 반도체 층, 미결정 반도체 층 등이 제공될 수 있다. 반도체로서, 실리콘, 게르마늄, 실리콘 게르마늄 화합물 등이 제공될 수 있다. 특히, 레이저 조사, 고속 열 처리(Rapid Thermal Annealing; RTA), 어닐링 노를 사용하는 열 처리, 또는 이들 방법들 중 임의의 방법이 조합된 방법을 통한 결정화에 의해 형성된 결정성 반도체를 적용하는 것이 바람직하다. 열 처리에서, 실리콘 반도체의 결정화를 촉진할 수 있는 니켈과 같은 금속 원소를 사용하는 결정화 방법이 사용될 수 있다.
게이트 절연층(110)은 5 nm 이상 200 nm 이하, 바람직하게는, 10 nm 이상 100 nm 이하의 두께를 갖는 산화 규소 및 산화 질화 규소와 같은 무기 절연체로 형성된다.
게이트 전극(112)은 금속 또는 일 도전형의 불순물이 첨가된 다결정 반도체로 형성될 수 있다. 금속을 사용할 때, 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 알루미늄(Al) 등이 사용될 수 있다. 또한, 금속을 질화함으로써 획득된 금속 질화물이 사용될 수 있다. 또한, 금속 질화물을 포함하는 제 1 층 및 금속을 포함하는 제 2 층이 적층된 구조가 채용될 수 있다. 금속 질화물로 제 1 층을 형성함으로써, 제 1 층이 금속 배리어(metal barrier)로서 기능할 수 있다. 다시 말해서, 제 2 층의 금속은 게이트 절연층으로 확산되거나 게이트 절연층의 하부에 설치된 반도체 층으로 확산되는 것이 방지될 수 있다. 적층 구조를 채용하는 경우에, 게이트 전극은 제 1 층의 단부가 제 2 층의 단부 뒤로 연장되는 형상을 가질 수 있다.
반도체 층(108), 게이트 절연층(110), 게이트 전극(122) 등의 조합에 의해 형성된 박막 트랜지스터(106)는 단일 드레인 구조, LDD(lightly doped drain) 구조, 및 게이트 오버랩 드레인 구조(gate overlap drain structure)와 같은 다양한 종류의 구조들을 채용할 수 있다. 여기서, 게이트 전극(112)의 측면과 접촉하는 절연층(또한 "측벽"으로 지칭됨)을 사용하여 저농도 불순물 영역이 설치되는 LDD 구조를 갖는 박막 트랜지스터가 예시된다. 또한, 동일한 전위를 갖는 게이트 전압이 동일하게 인가되는 트랜지스터들이 직렬로 접속되는 멀티-게이트 구조, 반도체 층이 게이트 전극들에 의해 샌드위치되는 듀얼-게이트 구조 등이 사용될 수 있다.
박막 트랜지스터로서, 반도체 층으로 금속 산화물 또는 유기 반도체 재료를 사용하는 박막 트랜지스터가 사용될 수 있다. 금속 산화물의 대표적인 예들로서, 산화 아연, 인듐 갈륨 아연 산화물 등이 제공될 수 있다.
다음에, 박막 트랜지스터(106)의 소스 영역 및 드레인 영역에 전기적으로 접속되는 배선(118)이 형성되고, 배선(118)에 전기적으로 접속되는 제 1 전극(122)이 형성된다(도 2c 참조).
여기서, 절연층들(114 및 116)은 박막 트랜지스터(106)을 덮도록 형성되고, 소스 전극 및 드레인 전극으로서 기능할 수 있는 배선(118)은 절연층(116) 위에 형성된다. 그후, 절연층(120)은 배선(118) 위에 형성되고, 제 1 전극(122)은 절연층(120) 위에 형성된다.
절연층들(114 및 116) 각각은 층간 절연층으로서 기능한다. 절연층들(114 및 116)은 CVD 방법, 스퍼터링 방법, SOG 방법, 액적 토출 방법, 스크린 인쇄 방법 등에 의해 규소의 산화물 또는 규소의 질화물과 같은 무기 재료, 폴리이미드, 폴리아미드, 벤조사이클로부텐(benzocyclobutene), 아크릴 또는 에폭시와 같은 유기 금속이나 실록산 재료 등의 단층 또는 적층을 갖도록 형성된다. 예를 들면, 질화 산화 규소막은 제 1 절연층(114)으로서 형성될 수 있고, 산화 질화 규소막은 제 2 절연층(116)으로서 형성될 수 있다.
배선(118)은 알루미늄(Al)과 같은 저저항 재료 및 티타늄(Ti) 및 몰리브덴(Mo)과 같은 고융점 금속 재료를 사용하는 배리어 금속의 조합, 예를 들면, 티타늄(Ti)과 알루미늄(Al)의 적층 구조 및 몰리브덴(Mo)과 알루미늄(Al)의 적층 구조로 형성되는 것이 바람직하다.
절연층(120)은 CVD 방법, 스퍼터링 방법, SOG 방법, 액적 토출 방법, 스크린 인쇄 방법 등에 의해 규소의 산화물 또는 규소의 질화물과 같은 무기 재료, 폴리이미드, 폴리아미드, 벤조사이클로부텐, 아크릴 또는 에폭시와 같은 유기 재료, 실록산 재료를 사용하여 단층 또는 적층을 갖도록 형성된다. 여기서, 절연층(120)은 스크린 인쇄 방법에 의해 에폭시를 사용하여 형성된다.
제 1 전극(122)이 발광 소자의 양극 또는 음극으로서 사용된 전극이라는 것을 유의하라. 양극으로서 사용되는 경우에, 높은 일함수를 갖는 재료가 사용되는 것이 바람직하다. 예를 들면, 인듐 주석 산화물 막, 규소를 포함한 인듐 주석 산화물 막, 산화 인듐에 2 wt% 내지 20 wt％의 산화 아연(ZnO)을 혼합한 타겟을 사용하여 스퍼터링법에 의해 형성된 투광성 도전막, 산화 아연(ZnO) 막, 질화 티타늄 막, 크롬 막, 텅스텐 막, Zn 막, Pt 막과 같은 단층막; 질화 티타늄 막과 알루미늄을 주성분으로서 포함하는 막의 적층; 질화 티타늄 막, 알루미늄을 주성분으로서 포함하는 막, 및 또 다른 질화 티타늄 막의 3층 구조 등이 사용된다.
낮은 일함수를 갖는 재료(Al, Ag, Li, Ca 또는 MgAg, MgIn, AlLi, CaF2와 같은 그의 합금, 또는 질화 칼슘)이 음극으로서 사용되는 것이 바람직하다. 음극으로서 사용된 전극이 광을 투과하도록 제조되는 경우에, 작은 두께를 갖는 금속 박막 및 투광성 도전막(인듐 주석 산화물 막, 규소를 포함한 인듐 주석 산화물 막, 산화 인듐에 2 wt% 내지 20 wt％의 산화 아연(ZnO)을 혼합한 타겟을 사용하여 스퍼터링법에 의해 형성된 투광성 도전막)의 적층이 전극으로서 사용되는 것이 바람직하다.
다음에, 절연층(123)은 제 1 전극(122)의 단부들을 덮도록 형성된다. 본 실시 형태에서, 절연층(123)은 포지티브형 감광성 아크릴 수지막을 사용하여 형성된다. 절연층(123)은, 절연층(123)의 피복성을 양호하게 하기 위해 그의 상단부 또는 하단부에서 곡률을 갖는 곡면을 갖도록 형성된다. 예를 들면, 절연층(123)의 재료로서 포지티브형 감광성 아크릴을 사용하는 경우에, 절연층(123)은 상단부에서만 곡률 반경(0.2 ㎛ 내지 3 ㎛)을 갖는 곡면을 갖도록 형성되는 것이 바람직하다. 광 조사에 의해 에천트에서 용해되지 않는 네가티브형 또는 광 조사에 의해 에천트에서 용해되는 포지티브형이 절연층(123)으로서 사용될 수 있다. 또한, 절연층(123)에는, 에폭시, 폴리이미드, 폴리아미드, 폴리비닐페놀, 또는 벤조사이클로부텐과 같은 유기 재료, 또는 실록산 수지와 같은 실록산 재료의 단층 구조 또는 적층 구조가 제공될 수 있다.
또한, 절연층(123)을 산화 또는 질화하기 위해 절연층(123) 상에서 플라즈마 처리가 수행될 수 있어, 절연층(123)의 표면이 개질되고, 조밀한 막이 획득될 수 있다. 절연층(123)의 표면을 개질함으로써, 절연층(123)의 강도가 개선될 수 있고, 개구 등을 형성할 때의 균열 생성 또는 에칭 시의 막 감소와 같은 물리적 손상이 감소될 수 있다.
다음에, 기판(100)의 단부들 상에 설치된 절연층은 에칭 등에 의해 제거된다(도 2d 참조). 여기서, 적어도 절연층들(114, 116 및 120)이 부분적으로 제거되고, 절연층(104)이 노출된다. 발광 장치들의 복수의 패널들이 하나의 기판으로부터 형성되는 경우에(많은 패널들을 취하는 경우), 절연층은 패널이 패널을 형성하는 소자들로 분리되도록 형성되는 각각 영역의 단부들에서 에칭된다.
다음에, 박막 트랜지스터들(106) 등을 포함하는 소자 형성층(124)은 기판(100)으로부터 분리된다. 소자 형성층(124)이 기판(100)으로부터 분리되기 전에, 레이저 조사에 의해 홈을 형성하는 것이 바람직하다. 여기서, 단부들에서 노출된 절연층(104)에 레이저 빔이 조사되어, 홈들(128)이 형성된다(도 2e 참조).
다음에, 도 3a에 도시된 바와 같이, 접착 시트(130)가 소자 형성층(124)에 부착된다. 접착 시트(130)로서, 광 또는 열에 의해 분리될 수 있는 시트가 사용된다.
접착 시트(130)가 부착되어, 분리 전후에 소자 형성층(124)에 인가된 스트레스가 감소될 수 있고, 박막 트랜지스터(106)의 손상이 억제될 수 있고, 분리가 용이하게 수행될 수 있다.
다음에, 소자 형성층(124)은, 홈들(128)을 트리거들로서 사용함으로써 분리층(102) 및 보호층으로서 기능하는 절연층(104) 간의 계면에서 기판(100)으로부터 분리된다(도 3b 참조). 예를 들면, 분리 방법으로서, 기계적인 힘(사람의 손 또는 그리퍼(gripper)에 의한 분리 공정, 롤러의 회전에 의한 분리 공정 등)이 사용될 수 있다.
또한, 액체를 홈들(128)에 떨어뜨리고, 액체가 분리층(102)과 절연층(104) 사이의 계면에 침투하도록 하여, 분리층(102)으로부터 소자 형성층(124)이 분리될 수 있다. 또한, NF3, BrF3 또는 ClF3와 같은 불화 가스가 홈들(128)에 도입되는 방법이 채용될 수 있고, 분리층이 불화 가스를 사용하는 에칭에 의해 제거되어, 소자 형성층(124)이 절연 표면을 갖는 기판으로부터 분리된다.
본 실시 형태에서, 금속 산화물 층이 분리층(102)으로서 절연층(104)과 접촉하여 형성되는 방법이 채용되고, 소자 형성층(124)이 물리적 수단에 의해 분리되지만, 본 실시 형태는 상기 방법으로 제한되지 않는다. 예를 들면, 다음의 방법이 채용될 수 있다. 투광성 기판이 기판(100)으로서 사용되고, 수소를 포함하는 비정질 규소층이 분리층(102)으로서 사용되고, 분리층(102)에 기판(100)으로부터의 레이저 빔이 조사되고, 비정질 규소층에 포함된 수소가 기화하여, 기판(100)과 분리층(102) 간의 분리가 수행된다.
또한, 기판(100)이 기계적으로 연마 및 제거되는 방법, 또는 기판(100)이 HF와 같은 용액을 사용하여 용해 및 제거되는 방법 등이 채용될 수 있다. 이러한 경우에, 분리층(102)이 필요하지 않다.
다음에, 분리된 소자 형성층(124)의 분리 표면(분리에 의해 노출된 절연층(104)의 표면) 측 상에서, 섬유체(132a)에 유기 수지(132b)가 함침된 제 1 구조체(132)가 설치된다(도 3c 참조). 그러한 구조체는 또한 소위 프리프레그(prepreg)라 불린다.
프리프레그는 특히 다음의 방식으로 형성된다. 매트릭스 수지가 유기 용제로 희석되는 바니시(varnish)가 섬유체에 함침된 후에, 유기 용제가 휘발되고 매트릭스 수지가 반경화되도록 건조가 수행된다. 구조체의 두께는 10 ㎛ 이상 100 ㎛ 이하, 더욱 바람직하게, 10 ㎛ 이상 30 ㎛ 이하인 것이 바람직하다. 그러한 두께를 갖는 구조체가 사용될 때, 만곡될 수 있는 얇은 발광 장치가 제조될 수 있다.
유기 수지(132b)로서, 에폭시 수지, 불포화 폴리에스테르 수지, 폴리이미드 수지, 비스말레이미드-트리아진 수지(bismaleimide-triazine resin), 또는 시안산염 수지(cyanate resin)와 같은 열경화성 수지가 사용될 수 있다. 또한, 폴리페닐렌 옥사이드 수지(polyphenylene oxide resin), 폴리에테르이미드 수지(polyetherimide resin), 또는 플루오린 수지(fluorine resin)와 같은 열가소성 수지가 사용될 수 있다. 상기 유기 수지를 사용함으로써, 섬유체는 가열 처리에 의해 반도체 집적 회로에 고정될 수 있다. 유기 수지(132b)의 유리 전이 온도가 높을수록, 국부적인 가압에 의해 유기 수지(132b)가 덜 파괴되고, 이것이 바람직하다.
고열전도성 필러는 유기 수지(132b) 또는 섬유체(132a)의 실 다발들 내에서 분산될 수 있다. 고열전도성 필러로서, 질화 알루미늄, 질화 붕소, 질화 규소, 알루미나 등이 제공될 수 있다. 고열전도성 필러로서, 은 또는 구리와 같은 금속 입자가 또한 제공될 수 있다. 고열전도성 필러가 유기 수지 또는 섬유들의 실다발에 포함되는 경우에, 열이 쉽게 외부로 방출될 수 있다. 따라서, 발광 장치 내의 축열(thermal storage)이 억제될 수 있고, 발광 장치의 파괴가 방지될 수 있다.
섬유체(132a)는 유기 화합물 또는 무기 화합물의 고강도 섬유들을 사용하는 직물 또는 부직포(nonwoven fabric)이고, 복수의 섬유체들이 서로 부분적으로 겹칠 수 있도록 제공된다. 고강도 섬유는 구체적으로 높은 인장 탄성율을 갖는 섬유 또는 높은 영율(Young's modulus)을 갖는 섬유이다. 고강도 섬유의 대표적인 예들로서, 폴리비닐 알코올 섬유, 폴리에스테르 섬유, 폴리아미드 섬유, 폴리에틸렌 섬유, 아라미드 섬유, 폴리파라페닐렌 벤조비스옥사졸 섬유, 유리 섬유, 탄소 섬유 등이 제공될 수 있다. 유리 섬유로서, E 유리, S 유리, D 유리, Q 유리 등을 사용하는 유리 섬유가 제공될 수 있다. 섬유체(132a)는 한 종류의 상술된 고강도 섬유로 형성될 수 있다는 것을 유의하라. 또한, 섬유체(132a)는 복수종의 상술된 고강도 섬유들로 형성될 수 있거나 복수종들의 고강도 섬유들로 형성될 수 있다. 또한, 섬유체는 발광 소자를 포함하는 소자부(170)의 위 및 아래에 설치되지 않지만, 소자부(170)의 한 측면 상에 설치될 수 있다. 섬유체(132a) 및 유기 수지(132b)와 동일한 레벨 또는 실질적으로 동일한 레벨의 굴절률을 갖는 재료를 사용하는 것이 바람직하다는 것을 유의하라.
섬유체(132a)는 날실들 및 씨실들에 대한 섬유들(단사)의 다발들(이후에 섬유 다발들이 실다발로서 지칭됨)을 사용하여 제직된 직물 또는 복수의 종류의 섬유들의 실다발들을 임의의 방법 또는 하나의 방향으로 적층시킴으로써 획득된 부직포일 수 있다. 직물의 경우에, 평직물(plain-woven fabric), 능직물(twilled fabric), 수자직물(satin-woven fabric) 등이 적절히 사용될 수 있다.
실다발은 단면이 원형 또는 타원형을 가질 수 있다. 섬유들의 실다발로서, 고압 수류, 액체를 매체로서 사용하는 고주파수 진동, 연속 초음파 진동, 롤러에 의한 가압 등에 의해 개섬 가공이 실시된 섬유 실다발이 사용될 수 있다. 개섬 가공이 실시된 섬유 실다발은 큰 폭을 갖고, 두께 방향에서 더 적은 수의 단사들을 갖고, 그의 단면에서 타원형 또는 평평한 형상을 갖는다. 또한, 섬유 실다발로서 느슨하게 꼬인 실을 사용함으로써, 실다발은 쉽게 평탄해지고 단면에서 타원형 또는 평평한 형상을 갖는다. 이러한 방법으로 단면에서 타원형 또는 평평한 형태를 갖는 실다발의 사용은 섬유체(132a)의 두께를 감소시킬 수 있다. 따라서, 구조체의 두께가 감소될 수 있고, 따라서, 얇은 발광 장치가 제조될 수 있다.
다음에, 제 1 구조체(132)가 가열되고, 압착되어, 제 1 구조체(132)의 유기 수지(132b)가 가소화, 반경화되거나 경화된다. 유기 수지(132b)가 유기 플라스틱 수지인 경우에, 가소화된 유기 수지는 실온에서 냉각되어 경화된다. 가열 및 가압에 의해, 유기 수지(132b)는 소자 형성층(124)의 표면 위에서 균일하게 넓혀지고, 경화된다. 제 1 구조체(132)의 압착 단계는 대기압 또는 감압 하에서 수행된다.
제 1 구조체(132)의 압착 후에, 접착 시트(130)가 제거되고, 제 1 전극(122)이 노출된다(도 4a 참조).
다음에, EL 층(134)이 제 1 전극(122) 위에 형성된다. EL 층(134)은 저분자 재료 또는 고분자 재료 중 어느 하나를 사용하여 형성될 수 있다. EL 층(134)을 형성하는 재료가 단지 유기 화합물 재료를 포함하는 재료로 제한되지 않고, 무기 화합물을 부분적으로 포함할 수 있다는 것을 유의하라. 또한, EL 층(134)은 적어도 발광층을 가질 수 있고, 단일의 발광층을 사용하여 형성된 단층 구조 또는 상이한 기능들을 갖는 층들을 포함하는 적층 구조가 사용될 수 있다. 예를 들면, 발광층 이외에, 정공 주입층, 정공 수송층, 캐리어 블로킹 층, 전자 수송층, 전자 주입층 등과 같은 기능층이 적절히 조합될 수 있다. 층들의 각각의 기능들의 2 개 이상의 기능들을 갖는 층이 포함될 수 있다는 것을 유의하라.
또한, EL 층(134)은 증착 방법, 잉크젯 방법, 스핀 코팅 방법, 딥 코팅 방법 또는 노즐 인쇄 방법과 같은 습식 공정 또는 건식 공정 중 어느 하나의 공정에 의해 형성될 수 있다.
다음에, 제 2 전극(136)은 EL 층(134) 위에 형성된다. 따라서, 제 1 전극(122), EL 층(134) 및 제 2 전극(136)이 적층된 발광 소자(140)가 형성될 수 있다. 제 1 전극(122) 및 제 2 전극(136) 중 하나가 양극으로서 사용되고, 다른 하나가 음극으로서 사용된다는 것을 유의하라.
양극으로서 사용되는 경우에, 높은 일함수를 갖는 재료가 사용되는 것이 바람직하다. 예를 들면, 인듐 주석 산화물 막, 규소를 포함한 인듐 주석 산화물 막, 산화 인듐에 2 wt% 내지 20 wt％의 산화 아연(ZnO)을 혼합한 타겟을 사용하여 스퍼터링법에 의해 형성된 투광성 도전막, 산화 아연(ZnO) 막, 질화 티타늄 막, 크롬 막, 텅스텐 막, Zn 막, Pt 막과 같은 단층막; 질화 티타늄 막과 알루미늄을 주성분으로서 포함하는 막의 적층; 질화 티타늄 막, 알루미늄을 주성분으로서 포함하는 막, 및 또 다른 질화 티타늄 막의 3층 구조 등이 사용된다.
낮은 일함수를 갖는 재료(Al, Ag, Li, Ca 또는 MgAg, MgIn, AlLi, CaF2와 같은 그의 합금, 또는 질화 칼슘)이 음극으로서 사용되는 것이 바람직하다. 음극으로서 사용된 전극이 광을 투과하도록 제조되는 경우에, 작은 두께를 갖는 금속 박막 및 투광성 도전막(인듐 주석 산화물 막, 규소를 포함한 인듐 주석 산화물 막, 산화 인듐에 2 wt% 내지 20 wt％의 산화 아연(ZnO)을 혼합한 타겟을 사용하여 스퍼터링법에 의해 형성된 투광성 도전막, 산화 아연(ZnO) 막 등)의 적층이 전극으로서 사용되는 것이 바람직하다.
본 실시 형태에서, 제 1 전극(122)은 양극으로서 사용되고, EL 층(134)은 정공 주입층, 정공 수송층, 발광층, 전자 주입층이 제 1 전극(122) 측으로부터 순차적으로 적층된 구조를 갖는다. 다양한 종의 재료들이 발광층으로서 사용될 수 있다. 예를 들면, 형광을 나타내는 형광성 화합물이나 인광을 나타내는 인광성 화합물이 사용될 수 있다.
다음에, 절연층(138)은 발광 소자(140)를 덮기 위해 제 2 전극(136) 위에 형성된다. 따라서, 소자부(170)가 형성될 수 있다. 절연층(138)은 보호층으로서 기능하고, 제 2 구조체의 나중의 압착 공정에서 EL 층(134)에 수분 또는 손상이 들어가는 것을 방지하거나 제 2 구조체의 나중의 압착 공정에서 EL 층(134)이 가열되는 것을 저감하기 위해 단열층으로서 설치된다. 예를 들면, 절연층(138)은 스퍼터링 방법, 플라즈마 CVD 방법, 코팅 방법, 인쇄 방법 등에 의해 단층 또는 다층이 되는 무기 화합물을 사용하여 형성된다. 무기 화합물의 대표적인 예로서, 탄소, 산화 규소, 질화 규소, 산화 질화 규소, 질화 산화 규소 등이 제공될 수 있다. 또한, 양호한 피복성을 갖는 막이 절연층(138)으로서 사용되는 것이 바람직하다. 또한, 유기 화합물 및 무기 화합물의 적층막이 절연층(138)으로서 사용될 수 있다. 질화 규소, 질화 산화 규소, 산화 질화 규소 등이 절연층(138)으로서 사용될 때, 나중에 형성될 소자층에 습기 또는 산소와 같은 가스가 외부로부터 침입하는 것이 방지될 수 있다. 보호층으로서 기능하는 절연층의 두께는 10 nm 이상 1000 nm 이하, 더욱 바람직하게는, 100 nm 이상 700 nm 이하인 것이 바람직하다(도 4b 참조).
다음에, 제 2 구조체(133)가 절연층(138) 위에 설치된다. 제 1 구조체(132)와 동일하게, 제 2 구조체(133)로서, 섬유체에 유기 수지가 함침된 구조체가 사용된다. 그후, 제 2 구조체(133)가 가열되고, 압착되어, 제 2 구조체(133)가 제 1 구조체(132)에 접착되고, 발광 소자(140)를 포함하는 소자부(170)가 제 1 구조체(132) 및 제 2 구조체(133)에 의해 밀봉된다(도 4c 참조).
상기 단계들을 통해, 제 1 구조체 및 제 2 구조체에 의해 밀봉된 발광 소자를 갖는 본 실시 형태의 발광 장치가 형성될 수 있다.
본 실시 형태의 발광 장치에서, 소자부(170)는 발광 장치의 단면의 실질적으로 중앙부에 배치되고, 제 1 구조체(132) 및 제 2 구조체(133)가 서로 접촉되고, 어떠한 소자부(170)도 없는 단부들에서 서로 고정되어, 소자부(170)가 밀봉된다. 또한, 제 1 구조체(132) 및 제 2 구조체(133)는 소자부(170)의 주변을 둘러싸기 위해 제 1 구조체(132) 및 제 2 구조체(133)가 서로 밀착되는 영역을 포함한다. 제 1 구조체(132) 및 제 2 구조체(133)는 동일한 재료를 사용하여 형성되어, 제 1 구조체 및 제 2 구조체의 밀착성이 향상될 수 있다.
본 실시 형태의 발광 장치에서, 소자부(170)를 밀봉하는 한 쌍의 구조체들은 발광 장치에 외부에서 제공된 힘(또한, 외부 스트레스로 지칭됨)에 대해 내충격층으로서 기능할 수 있다. 발광 소자의 외측들 상에 한 쌍의 구조체들을 설치함으로써, 발광 소자에 국부적으로 인가된 힘이 완화될 수 있고, 따라서, 외부 스트레스로 인한 발광 장치의 손상, 특성 결함 등이 방지될 수 있다. 따라서, 두께 및 크기가 감소되고 내성을 갖는 고신뢰성의 발광 장치가 제공될 수 있다. 또한, 제조 공정에서 외부의 스트레스로 인한 형상 및 특성 결함들을 방지함으로써 발광 장치가 고수율로 제조될 수 있다.
본 실시 형태는 임의의 다른 실시 형태들과 자유롭게 조합될 수 있다.
(실시 형태 3)
본 실시 형태에서, 상술된 실시 형태와 상이한 발광 장치를 제조하는 방법의 예가 도면들을 참조하여 설명된다. 본 실시 형태에서, 도 1a에 예시된 발광 장치의 제조 공정이 예로서 설명된다는 것을 유의하라.
먼저, 분리층(102)이 기판(100)의 하나의 표면 위에 형성되고, 절연층(104)이 연속하여 형성된다. 그후, 제 1 전극(150)이 절연층(104) 위에 형성된다(도 5a 참조).
제 1 전극(150)이 발광 소자의 양극 또는 음극으로서 사용되는 전극이라는 것을 유의하라. 양극으로서 사용되는 경우에, 높은 일함수를 갖는 재료가 사용되는 것이 바람직하다. 예를 들면, 인듐 주석 산화물 막, 규소를 포함한 인듐 주석 산화물 막, 산화 인듐에 2 wt% 내지 20 wt％의 산화 아연(ZnO)을 혼합한 타겟을 사용하여 스퍼터링법에 의해 형성된 투광성 도전막, 산화 아연(ZnO) 막, 질화 티타늄 막, 크롬 막, 텅스텐 막, Zn 막, Pt 막과 같은 단층막; 질화 티타늄 막과 알루미늄을 주성분으로서 포함하는 막의 적층; 질화 티타늄 막, 알루미늄을 주성분으로서 포함하는 막, 및 또 다른 질화 티타늄 막의 3층 구조 등이 사용된다.
낮은 일함수를 갖는 재료(Al, Ag, Li, Ca 또는 MgAg, MgIn, AlLi, CaF2와 같은 그의 합금, 또는 질화 칼슘)이 음극으로서 사용되는 것이 바람직하다. 음극으로서 사용된 전극이 광을 투과하도록 제조되는 경우에, 작은 두께를 갖는 금속 박막 및 투광성 도전막(인듐 주석 산화물 막, 규소를 포함한 인듐 주석 산화물 막, 산화 인듐에 2 wt% 내지 20 wt％의 산화 아연(ZnO)을 혼합한 타겟을 사용하여 스퍼터링법에 의해 형성된 투광성 도전막, 산화 아연(ZnO) 막 등)의 적층이 전극으로서 사용되는 것이 바람직하다.
다음에, 절연층(152)이 제 1 전극(150) 위에 형성되고, 박막 트랜지스터(106)가 절연층(152) 위에 형성된다. 또한, 절연층(114 및 116)은 박막 트랜지스터(106) 위에 형성되고, 소스 전극 또는 드레인 전극으로서 기능하는 배선(118)이 절연층(116) 위에 형성된다(도 5b 참조).
박막 트랜지스터(106)로서, 단일의 드레인 구조, LDD(lightly doped drain) 구조, 및 게이트 오버랩 드레인 구조와 같은 다양한 구조가 사용될 수 있다. 여기서, 단일의 드레인 구조를 갖는 박막 트랜지스터가 설명된다.
또한, 배선(118) 및 제 1 전극(150)은 서로 전기적으로 접속된다. 여기서, 배선(118) 및 제 1 전극(150)은 도전층(154)을 통해 서로 전기적으로 접속된다. 도전층(154)은 박막 트랜지스터(106)의 게이트 전극(153)의 형성과 동시에(동일한 공정에서) 형성될 수 있다.
다음에, 기판(100)의 단부들 상에 설치된 절연층은 에칭 등에 의해 제거되고, 그후, 절연층(156)은 배선(118)을 덮도록 형성된다(도 5c 참조). 여기서, 절연층(152) 등이 제거되어, 적어도 절연층(104)이 노출되지 않는다. 발광 장치들의 복수의 패널들이 하나의 기판으로부터 형성되는 경우에(많은 패널들을 취하는 경우), 절연층은 패널을 형성하는 각각의 영역의 단부들에서 에칭되고, 패널들을 형성하는 소자들이 서로로부터 분리된다는 것을 유의하라.
다음에, 박막 트랜지스터들(106) 등을 포함하는 소자 형성층(124)은 기판(100)으로부터 분리된다. 소자 형성층(124)이 기판(100)으로부터 분리되기 전에, 레이저 조사에 의해 홈을 형성하는 것이 바람직하다. 여기서, 단부들에서 절연층들(156 및 104)에 레이저 빔이 조사되어, 홈들(128)이 형성된다(도 5d 참조).
다음에, 적어도 홈들(128)을 덮기 위해 분리막(158)이 제공된다(도 6a 참조). 분리막의 예로서 실리콘 수지에 설치된 PET 막이 있다.
다음에, 섬유체(132a)에 유기 수지(132b)가 함침된 제 1 구조체(132)가 절연층(156)의 표면 상에 설치된다(도 6b 참조). 연속해서, 제 1 구조체(132)가 가열 및 압착되고, 제 1 구조체(132)의 유기 수지(132b)가 가소화, 반경화 또는 경화된다.
제 1 구조체(132)가 절연층(156)에 부착되어, 분리가 용이하게 수행될 수 있고, 분리 전후에 소자 형성층(124)에 인가된 스트레스가 감소될 수 있고, 박막 트랜지스터(106)의 손상이 억제될 수 있다.
제 1 구조체(132)가 부착되기 전에, 분리막(158)이 설치되어, 홈들(128)에 유기 수지(132b)의 침투로 인한 분리 실패 및 분리층(102)의 접착이 억제될 수 있다.
다음에, 소자 형성층(124)은, 홈들(128)을 트리거들로서 사용함으로써 분리층(102) 및 보호층으로서 기능하는 절연층(104) 간의 계면에서 기판(100)으로부터 분리된다(도 6c 참조). 또한, 분리 후에 분리막(158)이 제거되는 것이 바람직하다.
다음에, 절연층(104)이 에칭되는 그러한 방법으로 형성된 절연층(159)은 제 1 전극(150)의 단부들을 덮도록 형성된다(도 7a 참조). 절연층(159)은 발광 소자의 제방(격벽)으로서 기능한다. 제 1 전극이 절연층(152)에 매립되기 때문에, 절연층(104)의 표면이 배선의 요철로 인하 단차를 갖지 않는다. 따라서, 제방으로서 기능하는 절연층(159)은 절연층(104)을 사용하여 형성되어, 제방의 두께가 감소될 수 있고, 이것이 바람직하다. 이것은 발광 장치의 두께의 감소를 유도한다.
발광 소자의 제방(bank)으로서 기능하는 절연층(159)의 형성이 상기 방법으로 제한되지 않는다는 것을 유의하라. 예를 들면, 절연층(104)은 제 1 전극(150)을 노출시키기 위해 건식 에칭에 의해 제거될 수 있고, 그후 유기 수지 등이 사용될 수 있어서, 절연층(159)은 제 1 전극(150)의 단부들을 덮도록 형성될 수 있다. 또한, 유기 수지막은 절연층(104) 위에 형성될 수 있고, 유기 수지막 및 절연층(104)은 제 1 전극(150)을 노출시키기 위해 동일한 마스크를 사용함으로써 포토리소그래피 공정에 의해 에칭될 수 있다.
다음에, EL 층(160)이 제 1 전극(150) 위에 형성된다. EL 층(160)은 저분자 재료 또는 고분자 재료 중 어느 하나를 사용하여 형성될 수 있다. EL 층(160)을 형성하는 재료가 단지 유기 화합물 재료를 포함하는 재료로 제한되지 않고, 무기 화합물을 부분적으로 포함할 수 있다는 것을 유의하라. 또한, EL 층은 적어도 발광층을 가질 수 있고, 단일의 발광층을 사용하여 형성된 단층 구조 또는 상이한 기능들을 갖는 층들을 포함하는 적층 구조가 사용될 수 있다. 층들의 각각의 기능들의 2 개 이상의 기능들을 갖는 층이 포함될 수 있다는 것을 유의하라.
또한, EL 층(160)은 증착 방법, 잉크젯 방법, 스핀 코팅 방법, 딥 코팅 방법 또는 노즐 인쇄 방법과 같은 습식 공정 또는 건식 공정 중 어느 하나의 공정에 의해 형성될 수 있다.
다음에, 제 2 전극(162)은 EL 층(160) 위에 형성된다. 따라서, 제 1 전극(150), EL 층(160) 및 제 2 전극(162)이 적층된 발광 소자(240)가 형성될 수 있다. 제 1 전극(150) 및 제 2 전극(162) 중 하나가 양극으로서 사용되고, 다른 하나가 음극으로서 사용된다는 것을 유의하라.
다음에, 보호층으로서 기능하는 절연층(164)은 발광 소자(240)를 덮도록 제 2 전극(162) 위에 형성된다(도 7b 참조). 따라서, 소자부(170)가 형성될 수 있다.
다음에, 제 2 구조체(133)가 절연층(164) 위에 설치된다. 제 1 구조체(132)와 동일하게, 제 2 구조체(133)로서, 섬유체에 유기 수지가 함침된 구조체가 사용된다. 그후, 제 2 구조체(133)가 가열되고, 압착되어, 가소화되거나 경화되고, 제 2 구조체(133)가 어떠한 소자부(170)도 없는 단부들에서 제 1 구조체(132)에 접착된다. 이러한 공정에서, 발광 소자(240)를 포함하는 소자부(170)가 제 1 구조체(132) 및 제 2 구조체(133)에 의해 밀봉된다(도 7c 참조). 구조체에 압착이 실시되는 단계는 대기압 또는 감압 하에서 수행된다.
상기 단계들을 통해, 제 1 구조체 및 제 2 구조체에 의해 밀봉된 발광 소자를 갖는 본 실시 형태의 발광 장치가 형성될 수 있다.
본 실시 형태의 발광 장치에서, 소자부(170)는 발광 장치의 단면의 실질적으로 중앙부에 배치되고, 어떠한 소자부(170)도 없는 단부들에서 제 1 구조체(132) 및 제 2 구조체(133)가 서로 접촉되고, 서로 고정되어, 소자부(170)가 밀봉된다. 또한, 제 1 구조체(132) 및 제 2 구조체(133)는 소자부(170)의 주변을 둘러싸기 위해 제 1 구조체(132) 및 제 2 구조체(133)가 서로 밀착되는 영역을 포함한다. 제 1 구조체(132) 및 제 2 구조체(133)는 동일한 재료를 사용하여 형성되어, 제 1 구조체 및 제 2 구조체의 밀착성이 향상될 수 있다.
본 실시 형태의 발광 장치에서, 소자부를 밀봉하는 한 쌍의 구조체들은 발광 장치에 외부에서 제공된 힘(또한, 외부 스트레스로 지칭됨)에 대해 내충격층으로서 기능할 수 있다. 구조체들을 설치함으로써, 발광 소자에 국부적으로 인가된 힘이 완화될 수 있고, 따라서, 외부 스트레스로 인한 발광 장치의 손상, 특성 결함 등이 방지될 수 있다. 따라서, 두께 및 크기에서 감소되고 내성을 갖는 고신뢰성의 발광 장치가 제공될 수 있다. 또한, 제조 공정에서 외부의 스트레스로 인한 형상 및 특성 결함들을 방지함으로써 발광 장치가 고수율로 제조될 수 있다.
본 실시 형태는 임의의 다른 실시 형태들과 자유롭게 조합될 수 있다.
(실시 형태 4)
본 실시 형태에서, 비교적 저온(500 ℃ 미만)에서의 공정에 의해 형성된 박막 트랜지스터(비정질 반도체막, 미결정 반도체막 등을 사용하는 박막 트랜지스터, 유기 반도체막을 사용하는 박막 트랜지스터, 산화물 반도체를 사용하는 박막 트랜지스터 등)를 갖는 발광 장치의 화소부를 제조하는 방법이 설명될 것이다. 여기서, EL 표시 장치가 발광 장치로서 사용된다.
분리층(302)이 기판(100)의 하나의 표면 상에 형성되고, 그후, 절연층(104)이 형성된다(도 8a 참조). 분리층(302) 및 절연층(104)은 연속해서 형성될 수 있다. 연속해서 형성함으로써, 이들은 공기에 노출되지 않아, 불순물들이 그 안에 포함되는 것이 방지될 수 있다.
이러한 공정에서, 분리층(302)이 기판(100)의 전체 표면 상에 설치되는 경우가 설명되지만, 필요하다면, 분리층(302)이 기판(100)의 전체 표면 상에 설치된 후에, 분리층(302)이 선택적으로 제거되어, 분리층이 원하는 영역 상에만 설치될 수 있다는 것을 유의하라. 또한, 분리층(302)이 기판(100)과 접촉하도록 형성되지만, 필요하다면, 산화 규소막, 산화 질화 규소막, 질화 규소막 또는 질화 산화 규소막과 같은 절연층이 기판(100)과 접촉하도록 형성될 수 있고, 그후 분리층(302)은 절연층과 접속하도록 형성될 수 있다.
분리층(302)은, 스퍼터링 방법, 플라즈마 CVD 방법, 코팅 방법, 인쇄 방법 등에 의해, 몰리브덴(Mo), 몰리브덴을 주성분으로서 포함하는 합금 재료, 또는 몰리브덴 원소를 주성분으로서 포함하는 화합물 재료로 형성된 30 nm 내지 200 nm의 두께를 갖는 층이 단층 또는 복수의 층들의 적층이도록 형성된다.
분리층(302)이 단층 구조를 갖는 경우, 몰리브덴 층 또는 몰리브덴의 혼합물을 포함하는 층이 형성되는 것이 바람직하다. 또한, 몰리브덴의 산화물을 포함하는 층, 몰리브덴의 산화 질화물을 포함하는 층, 몰리브덴의 혼합물의 산화물을 포함하는 층, 또는 몰리브덴의 혼합물의 산화 질화물을 포함하는 층이 형성된다. 몰리브덴의 혼합물이 대표적으로 몰리브덴을 주성분으로 포함하는 합금 재료 또는 몰리브덴 원소를 주성분으로 포함하는 화합물이고, 예로서, 텅스텐 및 몰리브덴의 합금이 존재한다는 것을 유의하라. 그러나, 실시 형태는 이에 제한되지 않고, 몰리브덴이 포함될 수 있다.
분리층(302)이 적층 구조를 가질 때, 제 1 층으로서 금속층이 형성되고, 제 2 층으로서 금속 산화물 층이 형성되는 것이 바람직하다. 대표적으로, 제 1 금속층으로서, 몰리브덴 또는 몰리브덴의 혼합물을 포함하는 층이 형성되고, 제 2 층으로서, 몰리브덴의 산화물, 질화물, 산화 질화물, 질화 산화물을 포함하는 층 또는 몰리브덴 혼합물의 산화물, 질화물, 산화 질화물 또는 질화 산화물을 포함하는 층이 형성된다.
분리층(302)이 제 1 층으로서 금속층이 형성되고 제 2 층으로서 금속 산화물 층이 형성되는 적층 구조를 가질 때, 적층 구조는, 몰리브덴을 포함하는 층이 금속층으로서 형성되고, 산화물로 형성된 절연층이 그 위에 형성되어, 몰리브덴의 산화물을 포함하는 층이 몰리브덴을 포함하는 층과 절연층 사이의 계면에 금속 산화물 층으로서 형성되는 것으로 형성될 수 있다. 또한, 금속 산화물 층은, 금속층의 표면에 열산화 처리, 산소 플라즈마 처리, 또는 오존수와 같은 강한 산화 용액을 사용하는 처리가 실시되어 형성될 수 있다.
실시 형태 2에 설명된 기판(100) 및 절연층(104)이 기판(100) 및 절연층(104)으로서 적절히 사용될 수 있다는 것을 유의하라.
다음에, 박막 트랜지스터(304)는 절연층(104) 위에 형성된다(도 8b 참조). 본 실시 형태에서, 비정질 반도체, 미결정 반도체, 유기 반도체 또는 산화물 반도체를 사용하여 형성된 역스태거형 박막 트랜지스터(inverted staggered thin film transistor)가 박막 트랜지스터로서 설명된다.
박막 트랜지스터(304)는 적어도 게이트 전극(306), 게이트 절연층(308), 및 반도체 층(310)을 사용하여 형성된다. 또한, 소스 영역 또는 드레인 영역으로서 기능하는 불순물 반도체 층(312)은 반도체 층(310) 위에 형성될 수 있다. 또한, 불순물 반도체 층(312)과 접촉하는 배선(314)이 형성된다.
게이트 전극(306)은 상기 실시 형태에서 설명된 게이트 전극(112)에서 사용된 금속뿐만 아니라 크롬, 구리, 네오디뮴, 또는 스칸듐과 같은 금속 재료, 또는 이들 중 임의의 원소를 주성분으로 포함하는 합금 재료를 사용하는 단층 또는 적층이도록 형성될 수 있다. 또한, 인과 같은 불순물 원소로 도핑된 다결정 실리콘으로 대표되는 반도체 층, 또는 AgPdCu 합금이 사용될 수 있다. 또한, 인듐, 갈륨, 알루미늄, 아연, 주석 등을 사용하여 형성된 도전성 산화물 또는 복합 산화물이 사용될 수 있다. 예를 들면, 투광성을 갖는 게이트 전극으로서, 인듐 주석 산화물(ITO)이 사용될 수 있다.
게이트 전극(306)은, 스퍼터링 방법 또는 진공 증착 방법에 의해 도전층이 상기 재료를 사용하여 절연층(104) 위에 형성되고, 마스크가 포토리소그래피 방법, 잉크젯 방법 등에 의해 도전층 위에 형성되고, 도전층이 마스크를 사용하여 에칭되는 방법으로 형성될 수 있다.
또한, 게이트 전극(306)은 잉크젯 방법에 의해 기판 위에 은, 금, 구리 등의 도전성 나노페이스트(nanopaste)를 토출하고 도전성 나노페이스트를 베이킹함으로써 형성될 수 있다. 게이트 전극(306)과 절연층(104) 간의 밀착성을 개선하기 위해, 금속 재료의 질화물층이 게이트 전극(306)과 절연층(104) 사이에 설치될 수 있다는 것을 유의하라. 여기서, 도전층이 절연층(104) 위에 형성되고, 포토마스크를 사용하여 형성된 레지스트 마스크에 의해 에칭된다.
게이트 전극(306)의 측면이 테이퍼 형상을 갖는 것이 바람직하다는 것을 유의하라. 이것은, 게이트 전극(306) 위에 반도체 층 및 배선이 나중의 공정에서 형성되므로, 단차에서의 비접속이 방지되기 때문이다. 게이트 전극(306)의 측면을 테이퍼 형상으로 형성하기 위해, 레지스트 마스크를 후퇴시키면서 에칭이 수행될 수 있다. 예를 들면, 산소 가스가 에칭 가스에 포함되어, 레지스트 마스크를 후퇴시키면서 에칭이 수행될 수 있다.
또한, 게이트 배선(주사선)은, 게이트 전극(306)이 동시에 형성되는 공정에 의해 형성될 수 있다. "주사선"이 화소를 선택하도록 구성된 배선을 의미하고, "용량 배선"이 화소의 용량부의 하나의 전극에 접속되는 배선을 의미한다는 것을 유의하라. 그러나, 본 실시 형태가 이에 제한되지 않고, 게이트 배선 및 용량 배선 중 하나 또는 양자가 게이트 전극(306)과 개별적으로 설치될 수 있다.
게이트 절연층(308)은 산화 규소, 질화 규소, 산화 질화 규소, 질화 산화 규소, 산화 하프늄, 산화 하프늄 알루미늄, 산화 질화 하프늄 규소, 또는 산화 이트륨(yttria)을 사용하여 CVD 방법, 스퍼터링 방법, 펄스 레이저 증착 방법(PLD;pulsed laser deposition) 등에 의해 단층 또는 적층이도록 형성될 수 있다. 게이트 절연층(308)은 CVD 방법, 스퍼터링 방법 등을 사용하여 형성될 수 있다. 또한, 게이트 절연층(308)은 고주파수(1 GHz 이상)를 갖는 마이크로파 플라즈마 CVD 장치를 사용하여 형성되어, 게이트 전극과 드레인 전극 또는 소스 전극 간의 내압이 개선되어, 따라서, 고신뢰성의 박막 트랜지스터가 획득될 수 있다.
반도체 층(310)은 10 nm 이상 200 nm 이하, 더욱 바람직하게, 20 nm 이상 150 nm 이하의 두께를 갖는 비단결정 반도체를 사용하여 형성된 층이다. 반도체로서, 규소, 게르마늄, 규소 게르마늄 화합물 등이 제공될 수 있다. 본 실시 형태에서, 레이저 조사, 가열 처리 등이 수행되지 않고, 반도체 층(310)은 500 ℃ 미만의 저온에서 직접적으로 게이트 절연층(308) 상에 형성된다. 분리층(302)은 적어도 몰리브덴을 포함하는 층을 사용하여 형성되어, 박막 트랜지스터가 500 ℃ 미만의 저온에서 형성될 때조차 분리 공정이 용이하게 수행될 수 있다.
반도체 층(310)은 미결정 반도체 및 비정질 반도체가 게이트 절연층과 접촉하는 측면으로부터 적층되는 구조를 가질 수 있다는 것을 유의하라. 또한, 반도체 층(310)으로서, 질소 또는 NH기가 제공될 수 있고, 비정질 구조에서 역원뿔형을 갖는 결정립 및/또는 1 nm 이상 10 nm 이하, 바람직하게는, 1 nm 이상 5 nm 이하의 결정립을 갖는 미소 결정립을 포함하는 비단결정 반도체가 사용될 수 있다.
또한, 반도체 층(310)으로서, n 형 도전성을 부여하는 인과 같은 하나의 도전성을 부여하는 불순물 원소가 비정질 반도체 또는 미결정 반도체에 첨가될 수 있다. 또한, 반도체 층(310)으로서, 티타늄, 지르코늄, 하프늄, 바나듐, 니오브, 탄탈, 크롬, 몰리브덴, 텅스텐, 코발트, 니켈, 백금 등과 같은 실리콘과 반응하여 실리사이드를 형성하는 금속 원소가 비정질 반도체 또는 미결정 반도체에 첨가될 수 있다. 하나의 도전성을 부여하는 불순물 원소, 실리콘과의 반응에 의해 실리사이드를 형성하는 금속 원소 등을 첨가함으로써 반도체 층의 이동도(mobility)가 증가될 수 있고, 따라서, 반도체 층이 채널 형성 영역으로서 기능하는 박막 트랜지스터의 전계 효과 이동도가 증가될 수 있다.
또한, 반도체 층(310)은 금속 산화물 또는 유기 반도체 재료를 사용하여 형성될 수 있다. 금속 산화물의 대표적인 예로서, 산화 아연, 인듐 갈륨 아연 산화물 등이 제공될 수 있다.
소스 영역 및 드레인 영역으로서 기능하는 불순물 반도체 층(312)은 반도체 층(310)과 접촉하여 형성될 수 있다. 불순물 반도체 층(312)은, 일 도전형을 부여하는 불순물 원소가 첨가된 반도체 층을 사용하여 형성될 수 있다. n-채널 박막 트랜지스터가 형성될 때, 하나의 도전성을 부여하는 불순물 원소로서 인이 사용될 수 있고, 대표적으로, 인을 포함하는 비정질 실리콘 또는 인을 포함하는 미결정 실리콘이 사용된다. p-채널 박막 트랜지스터가 형성될 때, 하나의 도전성을 부여하는 불순물 원소로서 붕소가 사용될 수 있고, 대표적으로, 붕소를 포함하는 비정질 실리콘 또는 붕소를 포함하는 미결정 실리콘이 사용된다.
하나의 도전성을 부여하는 불순물 원소의 농도, 여기서, 인 또는 붕소의 농도는 1 x 1019 내지 1 x 1021 cm-3으로 설정되고, 하나의 도전성을 부여하는 불순물 원소가 첨가되는 불순물 반도체 층은 배선(314)과 옴 접촉(ohmic contact)을 가질 수 있고, 소스 영역 및 드레인 영역으로서 기능한다.
소스 및 드레인 영역들(312)은 10 nm 이상 100 nm 이하, 바람직하게는 30 nm 이상 50 nm 이하의 두께를 갖도록 형성된다. 소스 및 드레인 영역들(312)이 박막화될 때, 처리량이 증가될 수 있다.
배선(314)은, 실시 형태 2에서 설명된 배선(118)이 형성되는 방법과 동일한 방법으로 형성될 수 있다. 예를 들면, 인듐, 갈륨, 알루미늄, 아연, 주석 등을 사용하여 형성된 도전성 산화물 또는 도전성 복합 산화물이 사용될 수 있다.
본 실시 형태의 박막 트랜지스터는, 실시 형태 2 및 실시 형태 3에 설명된 박막 트랜지스터가 형성되는 방법과 동일한 방법으로, EL 표시 장치로 대표되는 발광 장치의 화소 내의 스위칭 트랜지스터에 적용될 수 있다. 따라서, 이러한 박막 트랜지스터를 덮는 절연층(316) 및 절연층(318)이 형성된다(도 8c 참조).
다음에, 배선(314)에 의해 형성된 소스 전극 및 드레인 전극에 도달하기 위해 개구(321)가 형성된다. 개구(321)가 형성될 때, 기판(100)의 단부들에 설치된 절연층(316) 및 절연층(318)이 에칭 등에 의해 제거된다는 것을 유의하라. 여기서, 적어도 절연층(318)이 제거되고, 절연층(316)이 노출되는 것이 바람직하다. 복수의 EL 패널들이 하나의 기판에 형성되는 경우에(많은 패널들을 취하는 경우), 절연층(318)은 패널을 형성하는 각각의 영역의 단부들에서 에칭되고, 패널을 형성하는 소자들이 서로로부터 분리되는 것이 바람직하다.
다음에, 개구를 통해 접속되도록 절연층(316) 및 절연층(318) 위에 제 1 전극(322)이 설치된다. 그후, 실시 형태 2의 절연층(123)이 형성되는 방식과 동일하게, 제 1 전극(322)의 단부를 덮기 위해 절연층(323)이 형성된다. 그러한 방법에서, 도 8d에 예시된 표시 장치의 화소 내의 스위칭 박막 트랜지스터가 제조될 수 있다.
절연층(316)이 게이트 절연층(308)이 형성되는 방법과 동일하게 형성될 수 있다는 것을 유의하라. 또한, 절연층(316)은, 대기중에 부유하는 유기물, 금속 또는 수증기와 같은 오염원이 되는 불순물 원소의 침입이 방지될 수 있도록 조밀한 질화 규소층인 것이 바람직하다. 절연층(318)은 실시 형태 2에 설명된 절연층(116)이 형성되는 방법과 동일하게 형성될 수 있다. 또한, 제 1 전극(322)은, 실시 형태 2에서 설명된 제 1 전극(122)이 형성된 방법과 동일하게 형성될 수 있다.
다음에, 박막 트랜지스터(304) 등을 포함하는 소자 형성층(324)은 기판(100)으로부터 분리된다. 소자 형성층(324)이 기판(100)으로부터 분리되기 전에, 홈들(327)을 형성하기 위해 레이저 조사가 수행되는 것이 바람직하다. 여기서, 홈들(327)은 단부들에서 노출된 절연층(316), 게이트 절연층(308), 및 절연층(104)을 레이저 빔(326)으로 조사함으로써 형성된다(도 8e 참조).
다음에, 도 9a에 예시된 바와 같이, 접착 시트(328)가 소자 형성층(324)에 접착된다. 접착 시트(328)로서, 광 또는 열에 의해 분리될 수 있는 시트가 적용된다.
접착 시트(328)가 부착되어, 분리층(302)에서의 분리가 용이하게 수행될 수 있고, 분리 전후에 소자 형성층(324)에 인가된 스트레스가 감소될 수 있고, 박막 트랜지스터(304)의 손상이 억제될 수 있다.
다음에, 소자 형성층(324)은, 홈들(327)을 트리거로서 사용함으로써 보호층으로서 기능하는 절연층(104)과 분리층(302) 간의 계면에서 기판(100)으로부터 분리된다(도 9b 참조). 예를 들면, 분리 방법으로서, 기계적인 힘(사람의 손 또는 그리퍼에 의한 분리 공정, 롤러의 회전에 의한 분리 공정 등)이 적용될 수 있다.
또한, 액체를 홈들(327)에 떨어뜨리고, 액체가 분리층(302)과 절연층(104) 사이의 계면에 침투하도록 하여, 분리층(302)으로부터 소자 형성층(324)이 분리될 수 있다. 또한, NF3, BrF3 또는 ClF3와 같은 불화 가스가 홈들(327)에 도입되는 방법이 채용될 수 있고, 분리층이 불화 가스를 사용하는 에칭에 의해 제거되어, 소자 형성층(324)이 절연 표면을 갖는 기판으로부터 분리된다.
본 실시 형태에서, 금속 산화물 층이 분리층(302)으로서 절연층(104)과 접촉하여 형성되는 방법이 채용되고, 소자 형성층(324)이 물리적 수단에 의해 분리된다. 하지만, 본 실시 형태는 상기 방법으로 제한되지 않고, 다음의 방법이 채용될 수 있다: 투광성 기판이 기판(100)으로서 사용되고, 수소를 포함하는 비정질 규소층이 분리층(302)으로서 사용되고, 분리층(302)에 기판(100)으로부터의 레이저 빔이 조사되고, 비정질 규소층에 포함된 수소가 기화하여, 기판(100)과 분리층(302) 간의 분리가 수행된다.
또한, 기판(100)이 기계적으로 연마 및 제거되는 방법, 또는 기판(100)이 HF와 같은 용액을 사용하여 용해 및 제거되는 방법 등이 채용될 수 있다. 이러한 경우에, 분리층(302)이 요구되지 않는다.
다음에, 섬유체에 유기 수지가 함침된 구조체는 분리된 소자 형성층(324)의 분리 표면(분리에 의해 노출된 절연층(104)의 표면) 상에 설치되고, 그후, 구조체가 가열되고, 압착이 실시되어, 구조체 내의 유기 수지가 가소화 또는 경화되고, 섬유체(132a)에 유기 수지(132b)가 함침된 제 1 구조체(132)가 소자 형성층(324) 상에 설치된다(도 9c 참조). 섬유체에 유기 수지가 함침된 구조체의 고정은 대기압 또는 감압 하에서 수행될 수 있다. 섬유체에 유기 수지가 함침된 구조체의 유기 수지가 플라스틱 유기 수지일 때, 섬유체에 유기 수지가 함침된 구조체가 가열되고, 압착이 실시되고, 그후, 실온으로 냉각되어 경화되는 유기 수지(132b)가 포함된다.
제 1 구조체(132)로서, 실시 형태 2에서 설명된 제 1 구조체(132)가 적절히 사용될 수 있다.
제 1 구조체(132)에 압착이 실시되고, 그후, 접착 시트(328)가 제거되고, 제 1 전극(322)이 노출된다(도 10a 참조).
다음에, EL 층(360)이 제 1 전극(322) 위에 형성된다. EL 층(360)은 저분자 재료 또는 고분자 재료 중 어느 하나를 사용하여 형성될 수 있다. EL 층(360)을 형성하는 재료가 단지 유기 화합물 재료를 포함하는 재료로 제한되지 않고, 무기 화합물을 부분적으로 포함할 수 있다는 것을 유의하라. 또한, EL 층은 적어도 발광층을 가질 수 있고, 단일의 발광층을 사용하여 형성된 단층 구조 또는 상이한 기능들을 갖는 층들을 포함하는 적층 구조가 사용될 수 있다. 층들의 각각의 기능들의 2 개 이상의 기능들을 갖는 층이 포함될 수 있다는 것을 유의하라.
또한, EL 층(306)은 증착 방법, 잉크젯 방법, 스핀 코팅 방법, 딥 코팅 방법 또는 노즐 인쇄 방법과 같은 습식 공정 또는 건식 공정 중 어느 하나의 공정에 의해 형성될 수 있다.
다음에, 제 2 전극(362)은 EL 층(360) 위에 형성된다. 따라서, 제 1 전극(322), EL 층(360) 및 제 2 전극(362)이 적층된 발광 소자(340)가 형성될 수 있다. 제 1 전극(322) 및 제 2 전극(362) 중 하나가 양극으로서 사용되고, 다른 하나가 음극으로서 사용된다는 것을 유의하라.
다음에, 보호층으로서 기능하는 절연층(364)은 발광 소자(340)를 덮기 위해 제 2 전극(362) 위에 형성된다(도 10b 참조). 따라서, 소자부(170)가 형성될 수 있다.
다음에, 제 2 구조체(133)가 절연층(364) 위에 설치된다. 제 1 구조체(132)와 동일하게, 제 2 구조체(133)로서, 섬유체에 유기 수지가 함침된 구조체가 사용된다. 그후, 제 2 구조체(133)가 가열되고, 압착이 실시되고, 제 2 구조체(133)는 어떠한 소자부(170)도 없는 단부들에서 제 1 구조체(132)에 접착되어, 제 1 구조체(132) 및 제 2 구조체(133)에 의해 발광 소자(340)를 포함하는 소자부(170)가 밀봉될 수 있다(도 10c 참조).
상기 공정을 통해, 제 1 구조체 및 제 2 구조체의 의해 밀봉된 발광 소자를 갖는 본 실시 형태의 발광 장치가 형성될 수 있다.
본 실시 형태의 발광 장치에서, 소자부(170)는 발광 장치의 단면의 실질적으로 중앙부에 배치되고, 제 1 구조체(132) 및 제 2 구조체(133)가 서로 접촉되고, 어떠한 소자부(170)도 없는 단부들에서 서로 고정되어, 소자부(170)가 밀봉된다. 또한, 제 1 구조체(132) 및 제 2 구조체(133)는 소자부(170)의 주변을 둘러싸기 위해 제 1 구조체(132) 및 제 2 구조체(133)가 서로 밀착되는 영역을 포함한다. 제 1 구조체(132) 및 제 2 구조체(133)는 동일한 재료를 사용하여 형성되어, 제 1 구조체 및 제 2 구조체의 밀착성이 향상될 수 있다.
본 실시 형태에서, 소자 형성층(324)을 형성하는 방법으로서, 실시 형태 2에서 설명된 방법이 사용되지만, 실시 형태 3에서 설명된 방법이 상기 방법 대신에 사용될 수 있다는 것을 유의하라.
본 실시 형태에서, 분리층으로서, 적어도 몰리브덴을 포함하는 층이 사용되기 때문에, 500 ℃ 미만의 저온의 공정에서 형성될 박막 트랜지스터를 포함하는 소자 형성층이 분리층으로부터 용이하게 분리될 수 있고, 프리프레그 상에 직접 형성될 수 없고, 소자 형성층이 프리프레그에 고정되어, 소자 기판이 형성될 수 있다. 또한, EL 표시 장치는 소자 기판을 사용하여 형성될 수 있다.
(실시 형태 5)
본 실시 형태에서, 적은 수의 단계들로 표시 장치를 제조하는 방법이 설명될 것이다. 구체적으로, 산화물 반도체를 사용하여 박막 트랜지스터를 갖는 표시 장치의 화소부를 제조하는 방법이 설명될 것이다. 여기서, 표시 장치로서, 예시를 위해 EL 표시 장치가 사용된다.
섬유체(132a)에 유기 수지(132b)가 함침된 구조체(132)가 기판으로서 사용된다. 제 1 구조체(132) 내의 섬유체(132a)에 함침된 유기 수지(132b)가 경화 또는 반경화된 유기 수지라는 것을 유의하라.
게이트 전극(402)이 기판인 제 1 구조체(132) 위에 형성되기 전에, 기저막으로서 기능하는 절연층(400)이 제 1 구조체(132)와 게이트 전극(402) 사이에 설치될 수 있다. 절연층(400)은, 제 1 구조체(132)에서 TFT 소자 및 표시 장치로 알칼리 금속과 같은 불순물들 또는 습기가 확산하거나 소자 형성층 상에 형성된 반도체 소자의 신뢰성을 저하시키는 것을 방지하는 층이고, 블로킹 층으로서 적절히 설치될 수 있다.
절연층(400)은 산화 규소, 질화 규소, 산화 질화 규소 또는 질화 산화 규소와 같은 절연 재료를 사용하여 형성된다. 절연층(400)이 이층 구조를 가질 때, 예를 들면, 제 1 절연층으로서 질화 산화 규소층을 형성하고, 제 2 절연층으로서 산화 질화 규소층을 형성하는 것이 바람직하다. 또한, 제 1 절연층으로서 질화 규소층이 형성될 수 있고, 제 2 절연층으로서 산화 규소층이 형성될 수 있다.
다음에, 게이트 전극(402)은 제 1 구조체(132) 위에 형성되고, 게이트 절연층(404)은 게이트 전극(402) 위에 형성된다(도 11a 참조). 게이트 전극(402) 및 게이트 절연층(404)은 실시 형태 4에 설명된 게이트 전극(306) 및 게이트 절연층(308)을 사용하여 적절히 형성된다.
다음에, 포토마스크를 사용하여 형성된 레지스트 마스크가 사용되고, 접촉 홀이 게이트 절연층(404)에 형성되어, 게이트 전극(402)의 접촉 패드가 노출된다. 동시에, EL 표시 장치의 주변부가 건식 에칭에 의해 제거될 수 있다.
반도체 층(408)은 산화물 반도체 층을 사용하여 형성된다. 산화물 반도체 층으로서, 인듐, 갈륨, 알루미늄, 아연, 주석으로부터 선택된 원소의 복합 산화물이 사용될 수 있다. 예를 들면, 산화 아연(ZnO), 산화 아연을 포함하는 산화 인듐(IZO), 및 산화 인듐, 산화 갈륨, 및 산화 아연을 포함하는 산화물(IGZO)이 제공될 수 있다. 산화물 반도체는, 스퍼터링 방법 또는 펄스 레이저 증착 방법(PLD 방법)과 같이, 막이 프리프레그의 내열 온도보다 낮은 온도에서 증착될 수 있는 방법을 사용하여 프리프레그 상에 직접 형성될 수 있다.
반도체 층(408)은 반응 스퍼터링 방법 또는 펄스 레이저 증착 방법(PLD 방법)에 의해 형성될 수 있다. 반도체 층은 10 nm 이상 200 nm 이하, 바람직하게는, 20 nm 이상 150 nm 이하의 두께를 갖도록 형성될 수 있다. 또한, 막의 산소 결핍이 증가될 때, 캐리어 밀도가 증가되고, 박막 트랜지스터의 속성이 손실된다. 따라서, 막 형성 대기의 산소 농도가 제어될 수 있다.
산화 인듐, 산화 갈륨, 및 산화 아연을 사용하여 형성된 산화물의 경우에, 금속 원소의 조성비의 자유도가 높고, 산화 인듐, 산화 갈륨, 및 산화 아연을 사용하여 형성된 산화물은 광범위한 혼합비로 반도체로서 기능한다. 10 중량%의 산화 아연을 포함하는 산화 인듐(IZO) 및 산화 인듐, 산화 갈륨 및 산화 아연을 사용하여 형성된 산화물이 등몰 비율(equimolar ratio)로 혼합된 재료(IGZO)가 예로서 제공될 수 있다.
여기서, 반도체 층(408)을 형성하는 방법의 예로서, IGZO를 사용하는 방법이 설명된다. 산화 인듐(In2O3), 산화 갈륨(Ga2O3) 및 산화 아연(ZnO)은 등몰 비율로 혼합되고, 소결된 8 인치의 지름을 갖는 타겟은 직류(DC) 스퍼터링에 의해 500 W의 출력으로 사용되어, 챔버의 압력이 0.4 Pa이고, Ar/O2의 가스 조성비가 10/5 sccm인 조건 하에서 100 nm의 두께를 갖는 반도체 층이 형성된다. 성막 시의 산소 분압이 인듐 주석 산화물(ITO) 등을 사용하여 형성된 투광성 도전막의 성막 조건보다 더 높게 설정되는 것이 바람직하고, 산소 결핍이 억제되는 것이 바람직하다.
반도체 층이 형성된 후에, 포토마스크를 사용하여 형성된 레지스트 마스크가 사용되고, 희염산 또는 유기산, 예를 들면, 구연산에 의해 에칭이 수행되어, 반도체 층(408)이 형성된다(도 11b 참조). 다음에, 유기 용제를 사용하여 포토레지스트가 분리된다.
다음에, 배선들(412 및 414)이 반도체 층(408) 위에 형성된다. 배선들(412 및 414)은 실시 형태 4에 설명된 배선(314)와 동일한 재료를 사용하여 형성될 수 있다.
레지스트 마스크가 적어도 반도체 층(408) 위에 형성된 후에, 스퍼터링 방법 또는 진공 증착 방법에 의해 레지스트 마스크, 반도체 층(408), 및 게이트 절연층(404) 위에 도전층이 형성된다. 레지스트 마스크가 분리되고, 반도체 층(408)의 일부가 노출되는 배선들(412 및 414)이 도 11c에 예시된 바와 같이 리프트-오프 방법(lift-off method)에 의해 형성된다.
상기 공정을 통해, 산화물 반도체를 사용하여 반도체 층이 형성되는 박막 트랜지스터가 형성될 수 있다. 실시 형태 2에 설명된 박막 트랜지스터가 형성되는 방법과 동일한 방법에서, 본 실시 형태에 따른 박막 트랜지스터는 EL 표시 장치로 대표되는 표시 장치의 화소 내의 스위칭 트랜지스터에 또한 적용될 수 있다.
다음에, 개구들(420 및 422)을 갖는 절연층(418)이 형성된다. 절연층(418)은 실시 형태 4에 설명된 절연층(316)이 형성되는 방법과 동일하게 형성될 수 있다. 절연층이 기판의 전체 표면 상에 형성될 때, 레지스트 마스크는 포토리소그래피 방법에 의해 형성되고, 절연층은 레지스트 마스크를 사용하여 에칭되어, 개구들(420 및 422)이 형성될 수 있다. 또한, 개구들(420 및 422)을 갖는 절연층(418)은 인쇄 방법 또는 액적 토출 방법에 의해 형성될 수 있다.
다음에, 개구(420)를 통해 배선(414)에 접속되도록 제 1 전극(424)이 절연층(418) 위에 설치된다. 그러한 방법으로, 도 12a에 예시된 표시 장치의 화소 내의 스위칭 박막 트랜지스터가 제조될 수 있다.
제 1 전극(424)으로서, 실시 형태 4에 설명된 제 1 전극(322)이 적절히 사용될 수 있다는 것을 유의하라.
상기 공정에 의해, 박막 트랜지스터가 프리프레그 위에 형성될 수 있다. 본 실시 형태에서, 박막 트랜지스터는 분리 공정을 사용하지 않고 프리프레그 위에 직접 형성될 수 있고, 따라서, 유연한 소자 기판의 제조 단계들의 수가 감소될 수 있다.
다음에, 도 12b에 예시된 바와 같이, 제 1 전극(424)의 단부를 덮기 위해 절연막(430)이 형성된다. 절연막(430)은 또한 격벽, 배리어, 제방 등으로 지칭되고, 감광성 또는 비감광성 유기 재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트, 또는 벤조사이클로부텐) 또는 SOG 막(예를 들면, 알킬기를 포함하는 산화 규소막)이 0.8 ㎛ 내지 1 ㎛ 범위의 두께로 사용된다.
TFT의 활성층으로서 기능하는 많은 산화물 반도체들, 예를 들면, 산화 아연(ZnO), 산화 아연을 포함하는 산화 인듐(IZO), 산화 인듐, 산화 갈륨, 및 산화 아연을 포함하는 산화물(IGZO) 등은 n형 반도체들이고, 따라서, 이들 화합물들 중 임의의 화합물이 활성층에 포함된 TFT의 드레인 전극은 음극으로서 기능한다.
한편, 유기 화합물이 발광 물질로서 기능하는 발광 소자가 TFT에 접속되어 구동될 때, 구동에 따라 게이트 전압의 변동을 회피하기 위해 발광 소자가 드레인 전극 측에 접속되는 것이 바람직하다. 따라서, 드레인 전극에 접속된 제 1 전극(424)은 음극으로서 기능하고, EL 층(431) 및 양극으로서 기능하는 제 2 전극(432)이 그 위에 순차적으로 적층된다(도 12b 참조). EL 층(431)이 증착 방법과 같은 건식 공정 또는 잉크젯 방법과 같은 습식 공정에 의해 실시 형태 2의 EL 층(134)과 동일한 재료를 사용하여 형성될 수 있다는 것을 유의하라. 또한, 제 2 전극(432)은 증착 방법 또는 스퍼터링 방법에 의해 형성된다.
EL 층(431)은 단층을 사용하여 형성되지 않고, 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층 등을 포함하는 복수층을 사용하여 형성되고, 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층 등은 음극으로서 기능하는 제 1 전극(424) 위에 이러한 순서로 적층되고, 마지막으로 제 2 전극(432)이 양극으로서 형성된다. 따라서, 제 1 전극, EL 층, 및 제 2 전극이 적층된 발광 소자(440)가 형성될 수 있다.
발광 물질로서 유기 화합물을 포함하는 발광층에서 외부로 발산된 광을 추출하기 위해, 제 1 전극(424) 및 제 2 전극(432) 중 하나 또는 양자가 인듐 주석 산화물(ITO) 등으로 구성된 투광성 전극들이거나 가시광을 투과할 수 있는 수 내지 수십 나노미터의 두께를 갖도록 형성되는 것이 바람직하다는 것을 유의하라.
다음에, 발광 소자(440)를 완전히 덮기 위해 절연층(433)이 설치된다. 절연층(138)이 형성되는 방법과 동일하게, 절연층(433)은 탄소막, 질화 규소막, 또는 질화 산화 규소막을 포함하는 단층 또는 이들 막들이 조합된 적층을 포함하는 절연막을 사용하여 형성된다. 이때, 절연층(433)으로서 양호한 피복성을 갖는 막이 사용되는 것이 바람직하다. 따라서, 발광 소자(440)를 갖는 소자부(170)가 형성될 수 있다.
다음에, 도 12b에 예시된 홈들(406)과 같은 소자부(170)의 주변부가 가공된다. 즉, 기저막으로서 기능하는 절연층(400)이 존재할 때, 절연층(400), 게이트 절연층(404) 및 절연층(433)은 홈들(406)을 형성하도록 건식 에칭된다. EL 표시 장치의 주변부의 보호막, 절연층, 기저막으로서 기능하는 절연층(400)이 제거되어, 프리프레그들이 나중의 공정에서 서로 열적으로 접착될 수 있다. 건식 에칭에서 CHF3의 혼합 가스가 사용되지만, 본 실시 형태가 이에 제한되지 않는다.
다음에, 섬유체(133a)에 유기 수지(133b)가 함침된 제 2 구조체(133)가 절연층(433)의 표면 상에 설치된다(도 12c 참조). 그후, 제 1 구조체(132) 및 제 2 구조체(133)가 가열되고, 구조체들 내의 유기 수지들(132b 및 133b)이 개구(422)를 통해 홈들(406)에서 압착이 실시되어, 유기 수지들(132b 및 133b)이 서로 접착되도록 가소화 또는 경화된다.
상기 공정을 통해, 제 1 구조체 및 제 2 구조체에 의해 밀봉된 발광 소자를 갖는 본 발명의 실시 형태의 발광 장치가 형성될 수 있다.
본 실시 형태의 발광 장치에서, 소자부(170)는 발광 장치의 단면의 실질적으로 중앙부에 배치되고, 제 1 구조체(132) 및 제 2 구조체(133)가 서로 접촉되고, 어떠한 소자부(170)도 없는 단부들에서 서로 고정되어, 소자부(170)가 밀봉된다. 또한, 제 1 구조체(132) 및 제 2 구조체(133)는 소자부(170)의 주변을 둘러싸기 위해 제 1 구조체(132) 및 제 2 구조체(133)가 서로 밀착되는 영역을 포함한다. 제 1 구조체(132) 및 제 2 구조체(133)는 동일한 재료를 사용하여 형성되어, 제 1 구조체 및 제 2 구조체의 밀착성이 향상될 수 있다.
본 실시 형태의 발광 장치에서, 소자부를 밀봉하는 한 쌍의 구조체들은 발광 장치에 외부에서 제공된 힘(또한, 외부 스트레스로 지칭됨)에 대해 내충격층으로서 기능할 수 있다. 구조체들이 설치되어, 국부적으로 인가된 힘이 완화될 수 있고, 따라서, 외부 스트레스로 인한 발광 장치의 손상, 특성 결함 등이 방지될 수 있다. 따라서, 두께 및 크기에서 감소되고 내성을 갖는 고신뢰성의 발광 장치가 제공될 수 있다. 또한, 제조 공정에서 외부의 스트레스로 인한 형상 및 특성 결함들을 방지함으로써 발광 장치가 고수율로 제조될 수 있다.
본 실시 형태에서, 박막 트랜지스터가 프리프레그 위에 형성될 수 있기 때문에, 가요성 소자 기판의 제조 단계들의 수가 감소될 수 있다. 또한, EL 표시 장치가 소자 기판을 사용하여 형성될 수 있다.
(실시 형태 6)
본 실시 형태에서, 본 발명의 실시 형태를 사용하여 고신뢰성을 제공하는 발광 장치 및 발광 장치를 제조하는 방법의 또 다른 예가 설명될 것이다. 더욱 구체적으로, 도 1b에 예시된 한 쌍의 구조체들의 외부측(발광 소자의 반대측) 상에 한 쌍의 충격 완화층들을 갖는 본 발명의 실시 형태의 발광 장치를 제조하는 방법이 설명될 것이다.
본 발명의 발광 장치를 제조하는 방법은 도 13a 내지 도 13c를 참조하여 설명된다. 먼저, 소자 형성층(124)이 기판(100) 위에 형성되고, 실시 형태 2에서 도 2a 내지 도 2e, 도 3a 내지 도 3c, 및 도 4a 및 도 4b를 참조하여 설명된 공정과 동일한 방법으로 접착 시트를 사용하여 소자 형성층(124)이 기판(100)으로부터 분리된다.
다음에, 제 1 구조체(132) 및 제 1 충격 완화층(103)이 적층되고, 제 1 구조체(132)가 가열되고 압착이 실시되어, 제 1 구조체(132) 및 소자 형성층(124)이 서로 고정되고, 제 1 구조체(132) 및 제 1 충격 완화층(103)이 서로 고정된다. 소자 형성층(124)을 제 1 구조체(132)에 접착하는 공정, 및 제 1 구조체(132)를 제 1 충격 완화층(103)에 접착하는 공정은 동시에 수행될 수 있거나 개별적으로 수행될 수 있다(도 13a 참조).
충격 완화층으로서, 낮은 탄성율을 갖고 높은 파단 강도를 갖는 재료를 사용하는 것이 바람직하다. 예를 들면, 탄성율이 5 GPa 이상 12 GPa 이하이고 파괴 계수가 300 MPa 이상인 고무 탄성을 갖는 막이 사용될 수 있다.
다음에, EL 층(134)이 제 1 전극(122) 위에 형성된다. EL 층(134)은 저분자 재료 또는 고분자 재료 중 어느 하나를 사용하여 형성될 수 있다. EL 층(134)을 형성하는 재료가 단지 유기 화합물 재료를 포함하는 재료로 제한되지 않고, 부분적으로 무기 화합물 재료를 포함할 수 있다는 것을 유의하라. 또한, EL 층은 적어도 발광층을 가질 수 있고, 단일의 발광층을 사용하여 형성된 단층 구조 또는 각각 상이한 기능들을 갖는 층들을 포함하는 적층 구조를 가질 수 있다. 층들의 각각의 기능들의 2 개 이상의 기능들을 갖는 층이 포함될 수 있다는 것을 유의하라.
또한, EL 층(134)은 증착 방법, 잉크젯 방법, 스핀 코팅 방법, 딥 코팅 방법 또는 노즐 인쇄 방법과 같은 습식 공정 또는 건식 공정 중 어느 하나의 공정에 의해 형성될 수 있다.
다음에, 제 2 전극(136)은 EL 층(134) 위에 형성된다. 따라서, 제 1 전극(122), EL 층(134) 및 제 2 전극(136)이 적층된 발광 소자(140)가 형성될 수 있다. 제 1 전극(122) 및 제 2 전극(136) 중 하나가 양극으로서 사용되고, 다른 하나가 음극으로서 사용된다는 것을 유의하라.
다음에, 보호층으로서 기능하는 절연층(138)은 발광 소자(140)를 덮도록 제 2 전극(136) 위에 형성된다(도 13b 참조). 따라서, 소자부(170)가 형성될 수 있다.
다음에, 제 2 구조체(133) 및 제 2 충격 완화층(113)이 절연층(138) 위에 적층된다. 제 1 구조체(132)와 동일하게, 제 2 구조체(133)로서, 섬유체에 유기 수지가 함침된 구조체가 사용된다. 그후, 제 2 구조체(133)가 가열되고, 압착이 실시되어, 제 2 구조체(133)가 가소화 또는 경화되고, 제 2 구조체(133)가 제 2 충격 완화층(113)에 고정되고, 제 2 구조체(133)가 어떠한 소자부(170)도 없는 단부들에서 제 1 구조체(132)에 접착된다. 이러한 공정에 의해, 발광 소자(140)를 포함하는 소자부(170)가 제 1 구조체(132) 및 제 2 구조체(133)에 의해 밀봉될 수 있다(도 13c 참조). 구조체에 압착이 실시되는 단계는 대기압 또는 감압 하에서 수행된다.
따라서, 한 쌍의 충격 완화층들 및 한 쌍의 구조체들에 의해 밀봉된 발광 소자를 갖는 본 발명의 실시 형태의 발광 장치가 형성될 수 있다.
제 1 구조체(132) 및 제 2 구조체(133)로서, 섬유체에 유기 수지가 함침된 구조체인 프리프레그가 사용되기 때문에, 제 1 구조체(132)를 제 1 충격 완화층(103)에 접착하는 것 및 제 2 구조체(133)를 제 2 충격 완화층(113)에 접착하는 것은, 접착층 없이 직접 가열 및 가압 처리에 의해 수행될 수 있다.
도 13c에 예시된 바와 같이, 소자부(170)는 제 1 구조체(132) 및 제 2 구조체(133)의 중앙부, 어떠한 소자부(170)도 없는 단부들에 배치되고, 제 1 구조체(132) 및 제 2 구조체(133)가 서로 접하고, 발광 소자(140)를 포함하는 소자부(170)가 밀봉된다.
이러한 방법에서, 발광 소자를 밀봉하는 한 쌍의 구조체들을 사용하여, 두께 및 크기가 감소되고 내성을 갖는 고신뢰성의 발광 장치가 제공될 수 있다. 또한, 제조 공정에서 외부의 스트레스로 인한 형상 및 특성 결함들을 방지함으로써 발광 장치가 고수율로 제조될 수 있다.
또한, 본 실시 형태에서와 같이 소자부(170)에 대하여 한 쌍의 구조체들 및 한 쌍의 충격 완화층들이 대칭적으로 설치되면, 발광 장치에 인가된 힘이 일정하게 분산될 수 있고, 휘어짐, 뒤틀림 등으로 인한 소자부의 손상이 방지될 수 있다. 한 쌍의 구조체들이 동일한 두께를 갖도록 동일한 재료를 사용하여 형성되고, 한 쌍의 충격 완화층들이 동일한 두께를 갖도록 동일한 재료를 사용하여 형성될 때, 이러한 효과는 동등한 속성을 제공할 수 있어, 힘의 분산 효과가 개선된다.
본 실시 형태는 임의의 다른 실시 형태들과 자유롭게 조합될 수 있다는 것을 유의하라.
(실시 형태 7)
본 실시 형태에서, 실시 형태 1에 설명된 발광 장치와 상이한 발광 장치, 및 그의 제조 방법의 또 다른 예가 도 14a 및 도 14b, 및 도 15a 내지 도 15d를 참조하여 설명될 것이다.
본 실시 형태에서, 실시 형태 1의 도 1a에 예시된 발광 장치에 도전층이 설치된 예가 설명된다. 도전층이 발광 장치의 최표면 상에 설치될 수 있기 때문에, 도전층이 한 쌍의 구조체의 외부측(발광 소자 측의 반대측)의 각각의 표면 상에 설치될 수 있다. 도 1b에 예시된 바와 같이, 충격 완화층들이 구조체의 외측 상에 설치되는 경우에, 도전층들은 충격 완화층의 외부측들의 표면 상에 설치될 수 있다는 것을 유의하라.
도전층은 정전기 방전에 의해 인가된 정전기를 분산하여 이를 방전하거나 국부적인 전하들을 방지하여(전하의 국부화)(국부적인 전위차 방지), 소자부(170)의 정전기 파괴가 방지될 수 있다. 도전층은 그 사이에 개재된 절연층으로 소자부(170)의 양자 표면들을 덮도록(겹치기) 형성된다. 도전층 및 소자부(170)가 서로 전기적으로 접속되지 않는다는 것을 유의하라.
도전층은 적어도 소자부(170)를 덮기 위해 소자부(170)와 겹치는 영역의 전체 표면 상에 설치된다.
도전층은 발광 장치의 제 1 구조체 및 제 2 구조체 양자의 표면 또는 이들 표면들 중 하나의 표면 상에 설치될 수 있다.
도전층(180)이 제 2 구조체(133)의 외측면(발광 소자(140) 측의 반대측) 상에 설치되는 예가 도 14a에 예시된다. 또한, 제 1 도전층(180a) 및 제 2 도전층(180b)이 제 1 구조체(132)의 외부측 및 제 2 구조체(133)의 외부측 각각에 설치되는 예가 도 14b에 예시된다. 도 14b에서, 제 1 도전층(180a) 및 제 2 도전층(180b)이 서로 전기적으로 접속되지 않는다는 것을 유의하라.
도전층들이 제 1 구조체(132) 측 및 제 2 구조체(133) 측 상에 설치될 때, 서로 전기적으로 접속되도록 도전층들이 형성될 수 있다는 것을 유의하라.
도전층들은 (발광 장치를 싸기 위해) 발광 장치의 전체 주변(상면, 하면, 및 측면)을 덮도록 형성될 수 있거나, 양자의 내충격층들의 외측들 상에 설치된 한 쌍의 도전층들을 전기적으로 접속하는 도전 영역이 형성될 수 있다. 도전 영역은 발광 장치의 측면의 일부일 수 있거나, 발광 장치의 내부를 관통하는 전극층일 수 있다. 발광 장치의 측면은 절연체 상에 설치된 복수의 발광 소자들이 개별적인 발광 소자들로 절단(분리)될 때 형성된 단면(분리면)을 의미한다는 것을 유의하라. 단면은 도전층에 의해 전체적으로 덮여지거나 부분적으로 덮여질 수 있다.
도전층이 발광 장치의 전체 주변(상면(표면), 하면(이면), 및 측면)을 덮도록 형성될 때, 도전층(180)은 적어도 발광 장치의 표시에 대해 투광성 재료를 사용하여 형성되거나 광이 투과되는 두께를 갖도록 형성된다.
도 15a는, 도전층(180)이 발광 장치의 전체 주변(상면(표면), 하면(이면), 및 측면)을 덮도록 형성되는 예이다. 도 15b는 도전층(180)이 적어도 하나의 측면을 덮는 구조를 예시한다. 도 15c는 표면들 상에 형성된 제 1 도전층(180a) 및 제 2 도전층(180b)이 발광 장치의 내부를 관통하는 전극층(181a)을 사용하여 서로 전기적으로 접속되는 예이고, 도 15d는 표면들 상에 형성된 제 1 도전층(180a) 및 제 2 도전층(180b)이 전극층(181a) 및 전극층(181b)을 사용하여 서로 전기적으로 접속되는 예이다. 전극층을 형성하는 관통 구멍은 바늘 또는 드릴과 같은 물리적 처리에 의해 가공될 수 있거나, 에칭 등에 의한 화학적 처리에 의해 가공될 수 있다. 또한, 레이저 빔이 사용될 수 있다.
도 15a 내지 도 15d에서, 표면 및 이면 양자에 전기적으로 접속된 도전층들이 설치되기 때문에, 외부로부터의 정전기에 대해 넓은 영역이 보호되고, 정전기 파괴를 방지하는 더 높은 효과가 획득될 수 있다.
소자부(170)가 한 쌍의 구조체들에 의해 밀봉된 후에, 도전층들은 스퍼터링 방법 등에 의해 구조체들의 표면들 상에 형성될 수 있다. 도전층들이 한 쌍의 구조체들 상에 형성될 때, 도전층들은 복수의 단계들에 의해 형성될 수 있다.
도 1b에 예시된 바와 같이, 충격 완화층이 구조체의 외측(발광 소자의 반대측) 상에 설치될 때, 충격 완화층이 구조체에 접착되기 전에 도전층이 충격 완화층 상에 형성될 수 있다.
도 15a 내지 도 15d에서, 제 1 도전층(180a) 및 제 2 도전층(180b)의 적어도 일부가 서로 전기적으로 접속되고, 제 1 도전층(180a) 및 제 2 도전층(180b)은 동일한 전위를 갖는다.
제 1 도전층(180a) 및 제 2 도전층(180b)는 동일한 전위를 갖고, 이로써, 정전기에 대한 보호 효과가 획득될 수 있다. 정전기에 의해 전하가 상승되고 발광 소자를 포함하는 소자부가 손상되기 전에, 발광 장치의 상면 및 하면 양자가 동일한 전위를 가져, 소자부가 보호된다.
예를 들면, 제 1 구조체 및 제 2 구조체 각각이 섬유체에 유기 수지가 함침된 구조체일 때, 제 1 충격 완화층 및 제 2 충격 완화층으로서 아라미드 막들이 사용될 수 있고, 도전층으로서 티타늄 막이 사용될 수 있다. 제 1 구조체 및 제 2 구조체 각각이 10 ㎛ 이상 30 ㎛ 이하의 두께를 갖고, 제 1 충격 완화층 및 제 2 충격 완화층 각각이 3 ㎛ 이상 15 ㎛ 이하의 두께를 갖고, 발광 소자를 포함하는 소자부가 1 ㎛ 이상 5 ㎛ 이하의 두께를 가질 때, 제 1 구조체, 제 2 구조체, 제 1 충격 완화층, 및 제 2 충격 완화층 각각이 소자부의 두께보다 더 두껍고, 따라서, 소자부가 실질적으로 중앙부에 배치될 수 있고, 이로써, 벤딩 스트레스에 대해 높은 내성을 갖는 발광 장치가 제공될 수 있다.
도전층이 도전성을 가질 수 있고, 도전성 재료를 사용하여 형성된 도전층이 사용될 수 있다.
도전층으로서, 금속, 질화 금속, 산화 금속 등의 막, 또는 상기 막들의 임의의 막의 적층이 사용될 수 있다.
도전층은, 예를 들면, 티타늄, 몰리브덴, 텅스텐, 알루미늄, 구리, 은, 금, 니켈, 백금, 팔라듐, 이리듐, 로듐, 탄탈, 카드뮴, 아연, 철, 실리콘, 게르마늄, 지르코늄, 바륨과 같은 원소, 또는 상기 원소를 주성분으로 하는 합금 재료, 화합물 재료, 질화물 재료, 산화물 재료를 사용하여 형성될 수 있다.
질화물 재료로서, 질화 탄탈, 질화 티타늄 등이 사용될 수 있다.
산화물 재료로서, 인듐 주석 산화물(ITO), 산화 규소를 포함하는 인듐 주석 산화물(ITSO), 유기 인듐, 유기 주석, 산화 아연 등이 사용될 수 있다. 또한, 산화 아연(ZnO)을 포함하는 인듐 아연 산화물(IZO), 갈륨(Ga)을 포함하는 산화 아연, 산화 주석(SnO2), 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐주석 산화물이 사용될 수 있다.
또한, 불순물 원소 등을 반도체에 첨가하여 획득된, 도전성을 갖는 반도체 막이 사용될 수 있다. 예를 들면, 인과 같은 불순물 원소로 도핑된 다결정 규소막 등이 사용될 수 있다.
또한, 도전층으로서, 도전성 고분자(또한 도전성 폴리머로서 지칭됨)가 사용될 수 있다. 도전성 폴리머로서, 소위 π 전자 공액 도전성 폴리머가 사용될 수 있다. 예를 들면, 폴리아닐린 및/또는 그의 유도체, 폴리피롤 및/또는 그의 유도체, 폴리티오펜 및/또는 그의 유도체, 및 이종 이상의 이들 재료들의 공중합체가 제공될 수 있다.
도전층은 스퍼터링, 플라즈마 CVD 방법, 또는 증착 방법과 같은 건식 공정, 또는 코팅 방법, 인쇄 방법 또는 액적 토출 방법(잉크젯 방법)과 같은 습식 공정에 의해 형성될 수 있다. 또한, 전해 도금 또는 무전해 도금과 같은 다양한 도금 방법들이 사용될 수 있다.
도전층(180)이 적어도 발광 장치의 표시에 대해 투광성 재료를 사용하여 형성되거나 광이 투과하는 두께를 갖도록 형성된다는 것을 유의하라. 도전층(180)이 발광 장치의 표시면으로서 기능하지 않는 또 다른 표면 상에 설치될 때, 도전층은 반드시 투광성을 가질 필요가 없다.
또한, 보호층은 도전층 위에 적층될 수 있다. 예를 들면, 티타늄 막이 도전층으로서 형성되고 티타늄 산화막이 보호층으로서 티타늄 막 위에 적층되는 것이 바람직하다. 도전층이 발광 장치의 표면 상에 설치되는 경우에서조차, 보호층이 발광 장치의 최표면 상에 형성되기 때문에, 도전층이 열화되는 것이 방지될 수 있다.
소자부(170)를 덮는 도전층을 사용하여, 정전기 방전으로 인한 소자부(170)의 정전기 파괴(회로의 오동작 또는 반도체 소자의 손상)가 방지된다. 또한, 소자부(170)를 밀봉하는 한 쌍의 구조체들을 사용하여, 두께 및 크기에서 감소되고 내성을 갖는 고신뢰성의 발광 장치가 제공될 수 있다. 또한, 외부 스트레스 또는 정전기 방전으로 인한 형태 결함 및 특성 결함이 제조 공정에서 또한 방지될 수 있어, 발광 장치가 고수율로 제조될 수 있다.
(실시 형태 8)
본 실시 형태에서, 실시 형태 7에 설명된 발광 장치의 양 표면들(상면 및 하면)에 전기적으로 접속된 도전층을 갖는 발광 장치를 제조하는 방법의 예가 도 16a1, 도 16a2, 도 16b1, 및 도 16b2를 참조하여 설명될 것이다. 도 16a2 및 도 16b2는 평면도들이고, 도 16a1 및 도 16b1은 각각 도 16a2 및 도 16b2의 라인들 E-F을 따라 취해진 단면도들이다.
제조 공정에서 본 실시 형태의 발광 장치는 도 16a1 및 도 16a2에 예시된다. 복수의 소자부들(170)은 제 1 충격 완화층(103), 제 2 충격 완화층(113), 제 1 구조체(132), 및 제 2 구조체(133)에 의해 밀봉되고, 적층체(144)가 형성된다. 적층체(144)는 개별적인 발광 장치로 분리되기 전 상태이고, 복수의 소자부들(170)을 포함한다. 제 1 구조체(132) 및 제 2 구조체(133)는 복수의 소자부들(170) 사이의 공간에서 서로 접하고, 밀착이 수행되는 밀봉 영역이 설치되고, 소자부들(170)이 개별적으로 밀봉된다.
제 1 도전층(180a)은 적층체(144)의 최표면인 제 1 충격 완화층(103)의 외측면 상에 형성되고, 제 2 도전층(180b)은 제 2 충격 완화층(113)의 외측면 상에 형성된다.
제 1 도전층(180a) 및 제 2 도전층(180b)이 설치된 적층체(144)는 소자부들을 갖는 개별적인 발광 장치들(145a, 145b, 145c, 145d, 145e 및 145f)로 분리된다(도 16b1 및 도 16b2 참조). 발광 장치들(145a, 145b, 145c, 145d, 145e 및 145f) 각각은 적층체(144)가 분리되도록 형성된 적층체(143)를 포함한다.
본 실시 형태에서, 제 1 도전층(180a) 및 제 2 도전층(180b)은 발광 장치의 분리 공정(개별적인 발광 소자들의 분리 공정)에 의해 서로 전기적으로 분리된다. 분리 수단으로서, 제 1 충격 완화층(103), 제 2 충격 완화층(113), 제 1 구조체(132) 및 제 2 구조체(133)가 분리 시에 용융되는 수단을 사용하는 것이 바람직하다(제 1 도전층(180a) 및 제 2 도전층(180b)이 용융되는 수단을 사용하는 것이 더욱 바람직하다). 본 실시 형태에서, 레이저 조사에 의해 분리가 수행된다.
분리 공정에서 사용되는 레이저 빔의 파장 및 강도, 및 빔 크기와 같은 조건들은, 적어도 발광 장치가 분리될 수 있는 한 특별히 제한되지 않는다. 레이저 빔의 발진기로서, Ar 레이저, Kr 레이저, CO2 레이저, YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, GdVO4 레이저, Y2O3 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저 또는 헬륨 카드뮴 레이저와 같은 연속파 레이저; 또는 Ar 레이저, Kr 레이저, 엑시머(ArF, KrF, XeCl) 레이저, CO2 레이저, YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, GdVO4 레이저, Y2O3 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저, 구리 증기 레이저 또는 금 증기 레이저와 같은 펄스 레이저가 사용될 수 있다.
본 실시 형태에서 설명된 바와 같이, 발광 장치들은 레이저 조사에 의해 개별적인 발광 장치들(145a, 145b, 145c, 145d, 145e 및 145f)로 분리되어, 도전층(180a) 및 제 2 도전층(180b) 간의 저항값이 감소되고, 제 1 도전층(180a) 및 제 2 도전층(180b)은 도통 상태로 된다. 따라서, 개별적인 발광 장치들로의 분리 단계 및 제 1 도전층(180a) 및 제 2 도전층(180b)을 도통하게 하는 단계가 한번에 수행될 수 있다.
상기 공정을 통해, 발광 소자를 각각 갖는 발광 장치들(145a, 145b, 145c, 145d, 145e 및 145f)은 본 실시 형태의 발광 장치로서 형성될 수 있다.
본 실시 형태에서, 소자부를 덮는 도전층을 사용하여, 정전기 방전으로 인한 소자부(170)의 정전기 파괴(회로의 오동작 또는 반도체 소자의 손상)가 방지된다. 또한, 소자부(170)를 밀봉하는 한 쌍의 구조체들 및 한 쌍의 충격 완화층들을 사용하여, 두께 및 크기에서 감소되고 내성을 갖는 고신뢰성의 발광 장치가 제공될 수 있다. 또한, 외부 스트레스 또는 정전기 방전으로 인한 형태 결함 및 특성 결함이 제조 공정에서 또한 방지될 수 있어, 발광 장치가 고수율로 제조될 수 있다.
(실시 형태 9)
본 실시 형태에서, 발광 장치 및 발광 장치를 제조하는 방법의 또 다른 예가 도 17a 내지 도 17c을 참조하여 설명될 것이다.
본 실시 형태의 발광 장치를 제조하는 방법은 도 17a 내지 도 17c을 참조하여 설명될 것이다. 먼저, 소자 형성층(124)이 실시 형태 2에 설명된 도 2a 내지 도 2e, 도 3a 내지 도 3c, 및 도 4a에 예시된 공정과 동일한 공정에 의해 기판(100) 위에 형성되고, 접착 시트를 사용하여 소자 형성층(124)이 기판(100)으로부터 분리되고, 소자 형성층(124) 및 제 1 구조체(132)가 서로 고정된다. 제 1 구조체(132)가 가소화, 반경화, 또는 경화되고, 그후 접착 시트가 제거된다(도 17a 참조).
다음에, EL 층(134)은 제 1 전극(122) 위에 형성된다. EL 층(134)은 저분자 재료 또는 고분자 재료 중 어느 하나를 사용하여 형성될 수 있다. EL 층(134)을 형성하는 재료가 단지 유기 화합물 재료를 포함하는 재료로 제한되지 않고, 무기 화합물을 부분적으로 포함할 수 있다는 것을 유의하라. 또한, EL 층은 적어도 발광층을 가질 수 있고, 단일의 발광층을 사용하여 형성된 단층 구조 또는 상이한 기능들을 갖는 층들을 포함하는 적층 구조가 사용될 수 있다. 층들의 각각의 기능들의 2 개 이상의 기능들을 갖는 층이 포함될 수 있다는 것을 유의하라.
또한, EL 층(134)은 증착 방법, 잉크젯 방법, 스핀 코팅 방법, 딥 코팅 방법 또는 노즐 인쇄 방법과 같은 습식 공정 또는 건식 공정 중 어느 하나의 공정에 의해 형성될 수 있다.
다음에, 제 2 전극(136)은 EL 층(134) 위에 형성된다. 따라서, 제 1 전극(122), EL 층(134) 및 제 2 전극(136)이 적층된 발광 소자(140)가 형성될 수 있다. 제 1 전극(122) 및 제 2 전극(136) 중 하나가 양극으로서 사용되고, 다른 하나가 음극으로서 사용된다는 것을 유의하라.
다음에, 보호층으로서 기능하는 절연층(138)은 제 2 전극(136) 위에 형성된다(도 17b 참조). 따라서, 소자부(170)가 형성된다.
다음에, 홈들(250)은 어떠한 소자부(170)도 없는 제 1 구조체(132)의 단부들에서 레이저 조사 등에 의해 형성된다. 한 쌍의 홈들(250)이 소자부(170)를 샌드위치하도록 형성되고, 소자부(170)의 주변을 둘러싸는 것이 더욱 바람직하다. 본 실시 형태에서, 100 ㎛의 폭 및 10 ㎛ 내지 20 ㎛의 깊이를 각각 갖는 홈들은 레이저 조사에 의해 형성된다. EL 층(134)이 형성되기 전에, 홈들(250)이 형성될 수 있다는 것을 유의하라.
다음에, 제 2 구조체(133)가 절연층(138) 위에 설치된다. 제 1 구조체(132)에서와 동일하게, 제 2 구조체(133)로서, 섬유체에 유기 수지가 함침된 구조체가 사용된다. 그후, 제 2 구조체(133)가 가열되고, 압착이 실시되어, 제 2 구조체(133)가 가소화 또는 경화되고, 어떠한 소자부(170)도 없는 단부들에서 제 1 구조체(132)에 접착된다. 제 2 구조체(133)에 압착이 실시되어, 제 2 구조체(133)가 홈들(250)을 얻고, 제 1 구조체(132) 및 제 2 구조체(133)가 홈들(250)에서 서로 물리적으로 고정되고, 따라서, 밀착 강도가 개선될 수 있다. 이러한 공정에 의해, 발광 소자(140)를 포함하는 소자부(170)는 제 1 구조체(132) 및 제 2 구조체(133)에 의해 밀봉될 수 있다(도 17c 참조). 구조체에 압착이 수행되는 단계는 대기압 또는 감압 하에서 수행된다.
따라서, 제 1 구조체 및 제 2 구조체에 의해 밀봉된 발광 소자를 갖는 본 실시 형태의 발광 장치가 형성될 수 있다.
도 17c에 예시된 바와 같이, 소자부(170)는 발광 장치의 단면의 실질적으로 중앙부에 배치되고, 어떠한 소자부(170)도 없는 단부들에서, 제 1 구조체(132) 및 제 2 구조체(133)가 서로 접하고, 서로 고정되어, 소자부(170)가 밀봉된다.
이러한 방법으로, 발광 소자를 밀봉하는 한 쌍의 구조체를 사용하여, 두께 및 크기가 감소되고 내성을 갖는 고신뢰성의 발광 장치가 제공된다. 또한, 발광 장치는, 제조 공정에서 외부 스트레스로 인한 형상 및 특성 결함들을 방지함으로써 고수율로 제조될 수 있다.
본 실시 형태에서 설명된 바와 같이, 홈들이 제 1 구조체(132)에 형성되고, 제 1 구조체(132)가 제 2 구조체(133)에 접착되어, 제 1 구조체(132)와 제 2 구조체(133) 간의 밀착 강도가 개선될 수 있고, 막 분리가 방지될 수 있다.
본 실시 형태는 임의의 다른 실시 형태들과 자유롭게 조합될 수 있다.
(실시 형태 10)
본 실시 형태에서, FPC가 접속되는 모듈형 발광 장치가 도 18a 및 도 18b를 참조하여 설명될 것이다. 도 18a는 상기 실시 형태에서 설명된 제조 방법에 의해 형성된 발광 장치를 예시하는 상면도이다. 또한, 도 18b는 도 18a의 라인 a-b을 따라 취해진 단면도이다.
도 18a 및 도 18b에 예시된 발광 장치는 상기 실시 형태들 중 임의의 실시 형태에서 설명된 방법에 의해 형성되고, 섬유체에 유기 수지가 함침된 제 1 구조체(132) 및 섬유체에 유기 수지가 함침된 제 2 구조체(133)에 의해 밀봉된 소자부(170) 및 단자부(502)를 포함한다. 소자부는 발광 소자, 발광 소자를 구동하는데 사용되는 구동 회로, 및 발광 소자에 전위를 제공하는데 사용되는 스위칭 소자를 포함한다. 단자부(502)는 배선(504)을 포함한다. 배선(504)은 소자부 내의 스위칭 소자에 포함된 배선과 동시에 형성될 수 있다. 또한, 단자부(502)는 소자부(170)와 동시에 제 1 구조체 및 제 2 구조체에 의해 밀봉된다.
단자부(502)에 설치된 배선(504)은, 외부 입력 단자로서 기능하는 가요성 인쇄 회로(FPC)(505)로부터 비디오 신호, 클록 신호, 시작 신호, 리셋 신호 등을 수신한다. 인쇄 회로기판(PWB)이 도 18a 및 도 18b에 예시된 FPC(505)에 부착된 구조가 사용될 수 있다는 것을 유의하라. 본 명세서에 따른 발광 장치는 발광 장치 본체 및 FPC 또는 PWB가 그에 부착된 상태를 포함한다.
도 18b에서, 관통 배선(503)은, 관통 배선(503)이 단자부(502)에 설치된 배선(504)에 전기적으로 접속된 위치에 형성된다. 관통 구멍은 레이저, 드릴, 펀칭 바늘 등에 의해 제 1 구조체(132) 및 제 2 구조체(133)에 형성되고, 도전성 수지가 스크린 인쇄 또는 잉크젯 방법에 의해 관통 구멍에 제공되어, 관통 배선(503)이 형성될 수 있다. 수십 마이크로미터의 입자 크기를 갖는 도전성 입자가 용해 또는 분산된 유기 수지가 도전성 수지로서 사용된다.
도전성 입자로서, 예를 들면, 구리(Cu), 은(Ag), 니켈(Ni), 금(Au), 백금(Pt), 팔라듐(Pd), 탄탈(Ta), 몰리브덴(Mo), 또는 티타늄(Ti)의 금속 원소 중 임의의 원소를 포함하는 도전성 페이스트가 사용될 수 있다. 또한, 도전성 수지에 포함된 유기 수지로서, 금속 입자에 대한 바인더, 용매, 분산제 및 코팅 재료로서 기능하는 하나 이상의 유기 수지들이 사용될 수 있다. 대표적으로, 에폭시 수지, 페놀 수지, 또는 실리콘 수지와 같은 유기 수지가 사용될 수 있다.
또한, 관통 배선(503)은 제 1 구조체(132) 및 제 2 구조체(133)에 형성된 관통 구멍 없이 형성될 수 있다. 예를 들면, 도전성 수지는 제 1 구조체(132) 또는 제 2 구조체(133) 위에 미리 결정된 위치에 배치되고, 구조체들의 유기 수지들은 제 1 구조체(132) 및 제 2 구조체(133)에 포함된 유기 수지들 및 도전성 수지에 포함된 유기 수지의 반응에 의해 부분적으로 용해되고, 도전성 수지에 포함된 금속 입자들이 제 1 구조체(132) 및 제 2 구조체(133)에 함침되어, 관통 배선(503)이 형성될 수 있다.
외부 입력 단자가 되는 FPC(505)는 제 1 구조체(132) 및 제 2 구조체(133)에 설치된 관통 배선(503)에 부착된다. 따라서, 단자부(502)에 설치된 배선(504) 및 FPC(505)는 관통 배선(503)에 포함된 도전성 입자들을 사용하여 서로 전기적으로 접속된다.
따라서, FPC(505)가 접속된 모듈형 발광 장치가 획득될 수 있다.
본 실시 형태는 임의의 다른 실시 형태들과 자유롭게 조합될 수 있다.
(실시 형태 11)
상기 실시 형태에 설명된 발광 장치는 전자 기기의 표시부로서 사용될 수 있다. 본 실시 형태에 설명된 전자 기기는 상기 실시 형태의 발광 장치를 갖는다. 상기 실시 형태에 따라 발광 장치를 제조하는 방법에 의해, 고신뢰성의 발광 장치가 고수율로 획득될 수 있다. 결과적으로, 전자 기기는 최종 제품으로서 양호한 처리량 및 고품질로 형성될 수 있다.
상기 실시 형태에 설명된 발광 장치를 사용하여 형성된 발광 장치의 적용 범위는 매우 넓고, 발광 장치는 모든 분야들의 전자 기기들에 적용될 수 있다. 발광 장치는 표시 장치, 컴퓨터, 휴대 전화 또는 카메라와 같은 다양한 전자 기기들의 표시부들로서 사용될 수 있다. 상기 실시 형태에서 설명된 발광 장치가 표시부로서 사용되어, 고신뢰성을 갖는 얇은 전자 기기가 제공될 수 있다. 디스플레이와 같이 상기 실시 형태에 설명된 가요성 발광 장치가 제공된 전자 기기는 휴대성 및 경량성을 실현하는 고신뢰성의 제품이 될 수 있다.
상기 실시 형태에서 설명된 발광 장치는 또한 조명 시스템으로서 사용될 수 있다. 상기 실시 형태가 조명 시스템으로서 적용되는 발광 소자를 사용하는 하나의 형태는 도 19 및 도 20a 및 도 20b를 참조하여 설명될 것이다.
도 19는 상기 실시 형태가 백라이트로서 적용되는 발광 장치를 사용하는 표시 장치의 예를 예시한다. 도 19에 예시된 표시 장치는 하우징(901), 액정층(902), 백라이트(903) 및 하우징(904)을 포함한다. 액정층(902)은 구동 IC(905)에 접속된다. 상기 실시 형태에 설명된 발광 장치가 백라이트(903)로서 사용되고, 전류가 단자(906)를 통해 공급된다.
상기 실시 형태가 표시 장치의 백라이트로서 적용되는 발광 장치를 사용하여, 고신뢰성의 얇은 백라이트가 획득될 수 있다. 따라서, 얇은 표시 장치가 제공될 수 있다. 물론, 상기 실시 형태에서 설명된 발광 장치는, 액정 표시 장치의 백라이트 이외에 평면상 또는 곡면상을 갖는 조명 시스템으로서 사용될 수 있다.
도 20a는, 상기 실시 형태가 적용된 발광 장치가 조명 시스템들 중 하나인 데스크 램프로서 사용되는 예를 예시한다. 도 20a에 예시된 데스크 램프는 하우징(2101) 및 광원(2102)을 갖는다. 상기 실시 형태에서 설명된 발광 장치는 광원(2102)으로서 사용된다.
도 20b는, 상기 실시 형태가 적용된 발광 장치가 실내 조명 시스템(3001)으로서 사용되는 예를 예시한다. 본 발명의 실시 형태의 발광 장치는 얇은 조명 시스템으로서 사용될 수 있다. 또한, 이러한 발광 장치는 유연할 수 있다.
조명 시스템은 도 19 및 도 20a 및 도 20b에 예시된 것으로 제한되지 않고, 주택 또는 공공 시설들의 조명과 같은 다양한 형태들을 갖는 조명 시스템으로서 적용 가능하다. 본 실시 형태의 조명 시스템의 발광 매체는 박막이고, 이것은 디자인 자유도를 증가시킨다. 따라서, 다양한 정교하게 디자인된 제품들이 시장에 제공될 수 있다.
이러한 방법에서, 상기 실시 형태에서 설명된 발광 장치에 따라, 저전력 소비 및 고신뢰성의 전자 기기가 제공될 수 있다. 본 실시 형태는 상기 실시 형태들 중 임의의 실시 형태와 자유롭게 조합될 수 있다.
본 출원은 2008년 7월 10일자로 일본 특허청에 제출된 일본 특허 출원 번호 제 2008-180781 호에 기초하고, 그의 전체 내용들은 참조로서 본원에 통합된다.
100: 기판 102: 분리층 103: 충격 완화층 104: 절연층 106: 박막 트랜지스터 108: 반도체층 110: 게이트 절연층 112: 게이트 전극 113: 충격 완화층 114: 절연층 116: 절연층 118: 배선 120: 절연층 122: 제 1 전극 123: 절연층 124: 소자 형성층 128: 홈 130: 접착 시트 132: 제 1 구조체 132a: 섬유체 132b: 유기 수지 133: 제 2 구조체 133a: 섬유체 133b: 유기 수지 134: EL 층 136: 제 2 전극 138: 절연층 140: 발광 소자 143: 적층체 144: 적층체 145a: 발광 장치 145b: 발광 장치 145c: 발광 장치 145d: 발광 장치 145e: 발광 장치 145f: 발광 장치 150: 제 1 전극 152: 절연층 153: 게이트 전극 154: 도전층 156: 절연층 158: 분리막 159: 절연층 160: EL 층 162: 제 2 전극 164: 절연층 170: 소자부 180: 도전층 180a: 제 1 도전층 180b: 제 2 도전층 181a: 전극층 181b: 전극층 240: 발광 소자 250: 홈 302: 분리층 304: 박막 트랜지스터 306: 게이트 전극 308: 게이트 절연층 310: 반도체층 312: 불순물 반도체 층 314: 배선 316: 절연층
318: 절연층 321: 개구 322: 제 1 전극 323: 절연층 324: 소자 형성층
326: 레이저 빔 327: 홈 328: 접착 시트 340: 발광 소자 360: EL 층
362: 제 2 전극 364: 절연층 400: 절연층 402: 게이트 전극 404: 게이트 절연층 406: 홈 408: 반도체층 412: 배선 414: 배선 418: 절연층 420: 개구 422: 개구 424: 제 1 전극 430: 절연막 431: EL 층
432: 전극 433: 절연층 440: 발광 소자 502: 단자부 503: 관통 배선 504: 배선 505: FPC 901: 하우징 902: 액정층 903: 백라이트
904: 하우징 905: 구동 IC 906: 단자 2101: 하우징 2102: 광원 3001: 조명 시스템

Claims (21)

  1. 발광 장치에 있어서:
    아라미드 수지, 폴리에틸렌 나프탈레이트 수지, 폴리페닐렌 설파이드 수지, 폴리이미드 수지, 및 폴리에틸렌 테레프탈레이트 수지 중 어느 하나를 포함하는 제 1 층;
    상기 제 1 층 위의 제 1 절연층;
    상기 제 1 절연층 위의 트랜지스터;
    상기 트랜지스터 위에 있고 제 1 개구(opening)를 포함하는 제 2 절연층;
    상기 제 2 절연층 위에 있고 상기 제 1 개구를 통해서 상기 트랜지스터에 전기적으로 접속되는 배선;
    상기 배선 위에 있고 제 2 개구를 포함하는 제 3 절연층;
    상기 제 3 절연층 위에 있고 상기 제 2 개구를 통해서 상기 배선에 전기적으로 접속되는 제 1 전극;
    상기 제 1 전극 위의 EL층;
    상기 EL층 위의 제 2 전극; 및
    상기 제 2 전극 위의 제 4 절연층을 포함하고,
    상기 제 4 절연층 및 상기 제 3 절연층은 서로 접하는, 발광 장치.
  2. 제 1 항에 있어서,
    상기 제 1 층은 탄성율이 5 GPa 이상 및 12 GPa 이하 및 파괴 계수가 300 MPa 이상인 고무 탄성을 갖는 막인, 발광 장치.
  3. 제 1 항에 있어서,
    상기 제 1 층은 충격 완화층인, 발광 장치.
  4. 제 1 항에 있어서,
    상기 제 4 절연층 위에 제 2 층을 추가로 포함하고,
    상기 제 2 층은 아라미드 수지, 폴리에틸렌 나프탈레이트 수지, 폴리페닐렌 설파이드 수지, 폴리이미드 수지, 및 폴리에틸렌 테레프탈레이트 수지 중 어느 하나를 포함하는, 발광 장치.
  5. 제 1 항에 있어서,
    상기 제 1 절연층 및 상기 제 2 절연층은 서로 접하고,
    상기 제 4 절연층 및 상기 제 2 절연층은 서로 접하는, 발광 장치.
  6. 제 1 항에 있어서,
    상기 제 4 절연층 위의 제 2 층;
    상기 제 1 층 및 상기 제 1 절연층 사이에, 제 1 유기 수지를 포함하는 제 1 구조체; 및
    상기 제 2 층 및 상기 제 4 절연층 사이에, 제 2 유기 수지를 포함하는 제 2 구조체를 추가로 포함하는, 발광 장치.
  7. 제 6 항에 있어서,
    상기 제 1 유기 수지 및 상기 제 2 유기 수지는 서로 접하는, 발광 장치.
  8. 제 6 항에 있어서,
    상기 제 1 절연층 및 상기 제 1 유기 수지는 서로 접하는, 발광 장치.
  9. 제 6 항에 있어서,
    상기 제 4 절연층 및 상기 제 2 유기 수지는 서로 접하는, 발광 장치.
  10. 발광 장치에 있어서:
    아라미드 수지, 폴리에틸렌 나프탈레이트 수지, 폴리페닐렌 설파이드 수지, 폴리이미드 수지, 및 폴리에틸렌 테레프탈레이트 수지 중 어느 하나를 포함하는 제 1 층;
    상기 제 1 층 위의 제 1 절연층;
    상기 제 1 절연층 위의 트랜지스터;
    상기 트랜지스터 위에 있고 제 1 개구를 포함하는 제 2 절연층;
    상기 제 2 절연층 위에 있고 상기 제 1 개구를 통해서 상기 트랜지스터에 전기적으로 접속되는 배선;
    상기 배선 위의 규소의 질화물을 포함하는 제 3 절연층으로서, 제 2 개구를 포함하는 상기 제 3 절연층;
    상기 제 3 절연층 위에 있고 상기 제 2 개구를 통해서 상기 배선에 전기적으로 접속되는 제 1 전극;
    상기 제 1 전극 위의 EL층;
    상기 EL층 위의 제 2 전극; 및
    상기 제 2 전극 위의 질화 규소를 포함하는 제 4 절연층을 포함하고,
    상기 제 4 절연층 및 상기 제 3 절연층은 서로 접하는, 발광 장치.
  11. 제 10 항에 있어서,
    상기 제 1 층은 탄성율이 5 GPa 이상 및 12 GPa 이하 및 파괴 계수가 300 MPa 이상인 고무 탄성을 갖는 막인, 발광 장치.
  12. 제 10 항에 있어서,
    상기 제 1 층은 충격 완화층인, 발광 장치.
  13. 제 10 항에 있어서,
    상기 제 4 절연층 위에 제 2 층을 추가로 포함하고,
    상기 제 2 층은 아라미드 수지, 폴리에틸렌 나프탈레이트 수지, 폴리페닐렌 설파이드 수지, 폴리이미드 수지, 및 폴리에틸렌 테레프탈레이트 수지 중 어느 하나를 포함하는, 발광 장치.
  14. 제 10 항에 있어서,
    상기 제 1 절연층 및 상기 제 2 절연층은 서로 접하고,
    상기 제 4 절연층 및 상기 제 2 절연층은 서로 접하는, 발광 장치.
  15. 제 10 항에 있어서,
    상기 제 4 절연층 위의 제 2 층을 추가로 포함하고,
    제 1 유기 수지가 상기 제 1 층과 상기 제 1 절연층 사이에 제공되고,
    제 2 유기 수지가 상기 제 2 층과 상기 제 4 절연층 사이에 제공되고,
    상기 제 1 유기 수지 및 상기 제 2 유기 수지는 서로 접하는, 발광 장치.
  16. 제 15 항에 있어서,
    상기 제 1 절연층 및 상기 제 1 유기 수지는 서로 접하는, 발광 장치.
  17. 제 15 항에 있어서,
    상기 제 4 절연층 및 상기 제 2 유기 수지는 서로 접하는, 발광 장치.
  18. 발광 장치에 있어서:
    제 1 절연층;
    상기 절연층 위의 트랜지스터;
    상기 트랜지스터 위에 있고 제 1 개구를 포함하는 제 2 절연층;
    상기 제 2 절연층 위에 있고 상기 제 1 개구를 통해 상기 트랜지스터에 전기적으로 접속되는 배선;
    상기 배선 위의 질화 규소를 포함하는 제 3 절연층으로서, 제 2 개구를 포함하는 상기 제 3 절연층;
    상기 제 3 절연층 위에 있고 상기 제 2 개구를 통해 상기 배선에 전기적으로 접속되는 제 1 전극;
    상기 제 1 전극 위의 EL층;
    상기 EL층 위의 제 2 전극; 및
    상기 제 2 전극 위의 질화 규소를 포함하는 제 4 절연층을 포함하고,
    상기 제 4 절연층 및 상기 제 3 절연층은 서로 접하고,
    상기 제 4 절연층 및 상기 제 2 절연층은 서로 접하고,
    상기 제 1 절연층 및 상기 제 2 절연층은 서로 접하는, 발광 장치.
  19. 제 1 항에 있어서,
    상기 제 1 절연층은 상기 제 4 절연층과 접하는, 발광 장치.
  20. 제 10 항에 있어서,
    상기 제 1 절연층은 상기 제 4 절연층과 접하는, 발광 장치.
  21. 제 18 항에 있어서,
    상기 제 1 절연층은 상기 제 4 절연층과 접하는, 발광 장치.
KR1020157014585A 2008-07-10 2009-07-03 발광 장치 및 전자 기기 KR101753574B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008180781 2008-07-10
JPJP-P-2008-180781 2008-07-10
PCT/JP2009/062562 WO2010005064A1 (en) 2008-07-10 2009-07-03 Light emitting device and electronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117000596A Division KR101588576B1 (ko) 2008-07-10 2009-07-03 발광 장치 및 전자 기기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020177017086A Division KR101802137B1 (ko) 2008-07-10 2009-07-03 발광 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20150068497A KR20150068497A (ko) 2015-06-19
KR101753574B1 true KR101753574B1 (ko) 2017-07-04

Family

ID=41507174

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020157014585A KR101753574B1 (ko) 2008-07-10 2009-07-03 발광 장치 및 전자 기기
KR1020177017086A KR101802137B1 (ko) 2008-07-10 2009-07-03 발광 장치 및 전자 기기
KR1020187034265A KR102026604B1 (ko) 2008-07-10 2009-07-03 발광 장치 및 전자 기기
KR1020177033166A KR101925772B1 (ko) 2008-07-10 2009-07-03 발광 장치 및 전자 기기
KR1020117000596A KR101588576B1 (ko) 2008-07-10 2009-07-03 발광 장치 및 전자 기기

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020177017086A KR101802137B1 (ko) 2008-07-10 2009-07-03 발광 장치 및 전자 기기
KR1020187034265A KR102026604B1 (ko) 2008-07-10 2009-07-03 발광 장치 및 전자 기기
KR1020177033166A KR101925772B1 (ko) 2008-07-10 2009-07-03 발광 장치 및 전자 기기
KR1020117000596A KR101588576B1 (ko) 2008-07-10 2009-07-03 발광 장치 및 전자 기기

Country Status (5)

Country Link
US (7) US8264144B2 (ko)
JP (9) JP2010040522A (ko)
KR (5) KR101753574B1 (ko)
TW (5) TWI663892B (ko)
WO (1) WO2010005064A1 (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101753574B1 (ko) * 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5216716B2 (ja) * 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP5533073B2 (ja) * 2010-03-16 2014-06-25 セイコーエプソン株式会社 電気光学装置、および照明装置
TW201110802A (en) * 2009-06-24 2011-03-16 Seiko Epson Corp Electro-optical device, electronic device, and illumination apparatus
TWI474447B (zh) * 2009-06-29 2015-02-21 Advanced Semiconductor Eng 半導體封裝結構及其封裝方法
US9136286B2 (en) * 2009-08-07 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Display panel and electronic book
WO2011058882A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
WO2011058867A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing the same, and transistor
TWI594173B (zh) * 2010-03-08 2017-08-01 半導體能源研究所股份有限公司 電子裝置及電子系統
CN106449649B (zh) * 2010-03-08 2019-09-27 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR20110114325A (ko) 2010-04-13 2011-10-19 삼성모바일디스플레이주식회사 표시 장치
JP2011227369A (ja) 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
KR101636008B1 (ko) * 2010-04-23 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101798487B1 (ko) * 2010-06-01 2017-11-17 삼성디스플레이 주식회사 표시 장치
KR101275792B1 (ko) * 2010-07-28 2013-06-18 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR101201720B1 (ko) 2010-07-29 2012-11-15 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
TWI641287B (zh) 2010-09-14 2018-11-11 半導體能源研究所股份有限公司 固態發光元件，發光裝置和照明裝置
US8633600B2 (en) * 2010-09-21 2014-01-21 Infineon Technologies Ag Device and method for manufacturing a device
KR20120044654A (ko) * 2010-10-28 2012-05-08 삼성모바일디스플레이주식회사 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치
KR101757810B1 (ko) * 2010-11-19 2017-07-17 삼성디스플레이 주식회사 표시 장치, 유기 발광 표시 장치, 및 밀봉 기판의 제조 방법
JP5827104B2 (ja) 2010-11-19 2015-12-02 株式会社半導体エネルギー研究所 照明装置
KR20120066354A (ko) * 2010-12-14 2012-06-22 삼성모바일디스플레이주식회사 기판 및 상기 기판을 포함하는 표시 장치
TWI562422B (en) 2010-12-16 2016-12-11 Semiconductor Energy Lab Co Ltd Light-emitting device and lighting device
KR101839954B1 (ko) * 2010-12-17 2018-03-20 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
US8735874B2 (en) 2011-02-14 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and method for manufacturing the same
KR101922603B1 (ko) 2011-03-04 2018-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 조명 장치, 기판, 기판의 제작 방법
CN102683424B (zh) 2012-04-28 2013-08-07 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法
TWI645578B (zh) 2012-07-05 2018-12-21 半導體能源研究所股份有限公司 發光裝置及發光裝置的製造方法
TW201408810A (zh) * 2012-07-12 2014-03-01 Applied Materials Inc 用於沉積貧氧金屬膜的方法
JP6287837B2 (ja) * 2012-07-27 2018-03-07 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子
KR20140019699A (ko) * 2012-08-07 2014-02-17 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
WO2014024900A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
US9203050B2 (en) 2013-05-21 2015-12-01 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
US11145838B2 (en) 2013-05-21 2021-10-12 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
US9269914B2 (en) 2013-08-01 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
CN103488003B (zh) * 2013-09-26 2017-02-01 京东方科技集团股份有限公司 一种阵列基板及其制作方法、液晶面板及显示装置
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6262039B2 (ja) * 2014-03-17 2018-01-17 株式会社ディスコ 板状物の加工方法
JP6399801B2 (ja) * 2014-05-13 2018-10-03 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
JP6301203B2 (ja) 2014-06-02 2018-03-28 株式会社ディスコ チップの製造方法
CN106537485B (zh) 2014-07-25 2019-07-16 株式会社半导体能源研究所 显示装置及电子设备
KR102472238B1 (ko) 2014-10-17 2022-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 및 발광 장치의 제작 방법
KR20230093078A (ko) 2015-07-23 2023-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 모듈, 및 전자 기기
US10978489B2 (en) 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
KR102632066B1 (ko) 2015-07-30 2024-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치의 제작 방법, 발광 장치, 모듈, 및 전자 기기
WO2017103737A1 (en) 2015-12-18 2017-06-22 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processing device, and method for manufacturing display panel
WO2017111910A1 (en) * 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process
KR101708049B1 (ko) * 2015-12-21 2017-02-20 삼성디스플레이 주식회사 표시 장치
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
JP6648616B2 (ja) * 2016-04-11 2020-02-14 住友電気工業株式会社 半導体装置
KR102554240B1 (ko) * 2018-02-14 2023-07-11 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP7293190B2 (ja) 2018-03-16 2023-06-19 株式会社半導体エネルギー研究所 半導体装置
WO2020049674A1 (ja) * 2018-09-06 2020-03-12 シャープ株式会社 表示デバイス
US11588137B2 (en) 2019-06-05 2023-02-21 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, and data processing device
US11659758B2 (en) 2019-07-05 2023-05-23 Semiconductor Energy Laboratory Co., Ltd. Display unit, display module, and electronic device
US11844236B2 (en) 2019-07-12 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, and data processing device
CN110429205B (zh) * 2019-07-31 2021-06-01 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN111029480A (zh) * 2019-12-11 2020-04-17 京东方科技集团股份有限公司 一种底发射显示基板、制作方法和显示装置
TWI777887B (zh) * 2020-08-19 2022-09-11 友達光電股份有限公司 元件基板及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237065A (ja) * 2000-02-25 2001-08-31 Toppan Printing Co Ltd 高分子ｅｌ素子およびその製造方法
JP2003086356A (ja) * 2001-09-06 2003-03-20 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2005140818A (ja) * 2003-11-04 2005-06-02 Sharp Corp 表示装置およびその製造方法
JP2008033907A (ja) * 2006-06-26 2008-02-14 Semiconductor Energy Lab Co Ltd 半導体装置を内包する用紙およびその作製方法

Family Cites Families (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4637851A (en) * 1985-01-25 1987-01-20 Shin-Etsu Chemical Co., Ltd. Method for the preparation of a laminate
US4792481A (en) * 1986-11-28 1988-12-20 Phillips Petroleum Company Reinforced plastic
US4943472A (en) * 1988-03-03 1990-07-24 Basf Aktiengesellschaft Improved preimpregnated material comprising a particulate thermosetting resin suitable for use in the formation of a substantially void-free fiber-reinforced composite article
CA2026113C (en) 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JPH07130472A (ja) * 1993-11-04 1995-05-19 Nippondenso Co Ltd エレクトロルミネッセンス素子
ES2122620T3 (es) 1994-05-27 1998-12-16 Ake Gustafson Procedimiento de realizacion de un modulo electronico y modulo electronico obtenido segun este procedimiento.
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
US6015724A (en) 1995-11-02 2000-01-18 Semiconductor Energy Laboratory Co. Manufacturing method of a semiconductor device
US6979882B1 (en) 1996-07-16 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method for manufacturing the same
JP3759999B2 (ja) * 1996-07-16 2006-03-29 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置、ｅｌ装置、ｔｖカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、ｔｖプロジェクション装置及びビデオカメラ
US6482495B1 (en) 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH10198778A (ja) 1997-01-14 1998-07-31 Rohm Co Ltd Ｉｃカード
JP3500908B2 (ja) 1997-04-28 2004-02-23 松下電器産業株式会社 カードリーダ
JPH1126911A (ja) * 1997-07-09 1999-01-29 Nippon Kokuen Kogyo Kk 導電性接点パットとその製造方法
JP3482856B2 (ja) 1998-01-26 2004-01-06 株式会社日立製作所 液晶表示装置およびその製造方法
JPH11317475A (ja) 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
JP2006140513A (ja) 1998-10-13 2006-06-01 Murata Mfg Co Ltd セラミック多層基板の製造方法
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2000231619A (ja) 1999-02-10 2000-08-22 Nippon Telegr & Teleph Corp <Ntt> 接触型ｉｃカード
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP4347496B2 (ja) 2000-03-31 2009-10-21 共同印刷株式会社 可逆性感熱記録媒体の製造方法
US6608449B2 (en) 2000-05-08 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Luminescent apparatus and method of manufacturing the same
JP4713010B2 (ja) 2000-05-08 2011-06-29 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP3862202B2 (ja) 2000-06-16 2006-12-27 共同印刷株式会社 アクティブマトリックス層および転写方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP2002352950A (ja) * 2001-02-07 2002-12-06 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP4101529B2 (ja) * 2001-02-22 2008-06-18 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US6992439B2 (en) 2001-02-22 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device with sealing structure for protecting organic light emitting element
JP2002324904A (ja) 2001-04-24 2002-11-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその形成方法
JP2002358031A (ja) 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4010394B2 (ja) * 2001-12-14 2007-11-21 大日本印刷株式会社 エレクトロルミネッセント素子
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP5105690B2 (ja) * 2002-03-26 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6853052B2 (en) 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
AU2003253227A1 (en) 2002-06-19 2004-01-06 Sten Bjorsell Electronics circuit manufacture
US7132311B2 (en) 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP4012025B2 (ja) 2002-09-24 2007-11-21 大日本印刷株式会社 微小構造体付きフィルムの製造方法と微小構造体付きフィルム
JP4531354B2 (ja) * 2002-10-29 2010-08-25 電気化学工業株式会社 熱伝導シート
JP4181060B2 (ja) 2003-02-25 2008-11-12 シャープ株式会社 液晶表示装置
JP2004349513A (ja) 2003-05-22 2004-12-09 Seiko Epson Corp 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器
JP2004349540A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP4483264B2 (ja) 2003-11-05 2010-06-16 セイコーエプソン株式会社 表示装置及び電子機器
JP4233433B2 (ja) * 2003-11-06 2009-03-04 シャープ株式会社 表示装置の製造方法
JP2005142121A (ja) 2003-11-10 2005-06-02 Hitachi Displays Ltd 有機ｅｌ表示装置およびその製造方法
KR101095293B1 (ko) 2003-11-28 2011-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 제조 방법
US7374977B2 (en) 2003-12-17 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Droplet discharge device, and method for forming pattern, and method for manufacturing display device
US7495257B2 (en) * 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4063225B2 (ja) 2004-01-21 2008-03-19 ソニー株式会社 液晶表示装置および液晶表示装置の製造方法
EP1709688A4 (en) 2004-01-30 2014-12-31 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
JP3994998B2 (ja) 2004-03-03 2007-10-24 セイコーエプソン株式会社 発光装置、発光装置の製造方法及び電子機器
JP2005259469A (ja) 2004-03-10 2005-09-22 Sharp Corp 有機エレクトロルミネッセンス表示装置
JP4457711B2 (ja) 2004-03-18 2010-04-28 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、有機ｅｌ装置および電子機器
JP2005298703A (ja) * 2004-04-13 2005-10-27 Mitsui Chemicals Inc 粘着性フィルム、筐体およびそれを用いた有機ｅｌ発光素子
JP4606767B2 (ja) 2004-04-14 2011-01-05 共同印刷株式会社 表示装置用素子基板の製造方法
US20050233122A1 (en) 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
JP2006004907A (ja) 2004-05-18 2006-01-05 Seiko Epson Corp エレクトロルミネッセンス装置及び電子機器
JP2005340385A (ja) * 2004-05-25 2005-12-08 Nitto Denko Corp 配線回路基板および配線回路基板の接続構造
KR101226260B1 (ko) 2004-06-02 2013-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7554260B2 (en) 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
JP4817730B2 (ja) 2004-07-09 2011-11-16 株式会社半導体エネルギー研究所 表示装置
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
JP4193805B2 (ja) 2004-07-27 2008-12-10 セイコーエプソン株式会社 発光装置および画像形成装置
KR101191094B1 (ko) 2004-08-23 2012-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 그 제조 방법
KR100592302B1 (ko) 2004-11-03 2006-06-22 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
US7825582B2 (en) 2004-11-08 2010-11-02 Kyodo Printing Co., Ltd. Flexible display and manufacturing method thereof
JP4707996B2 (ja) 2004-11-08 2011-06-22 共同印刷株式会社 フレキシブルディスプレイ及びその製造方法
JP4589830B2 (ja) 2005-06-29 2010-12-01 共同印刷株式会社 フレキシブルディスプレイ及びその製造方法
JP5062990B2 (ja) * 2004-11-19 2012-10-31 株式会社半導体エネルギー研究所 表示装置
TWI411349B (zh) 2004-11-19 2013-10-01 Semiconductor Energy Lab 顯示裝置及電子裝置
US7736964B2 (en) 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
JP4484733B2 (ja) * 2005-03-03 2010-06-16 シャープ株式会社 表示装置用プラスチック基板およびその製造方法
JP2006259049A (ja) * 2005-03-16 2006-09-28 Seiko Epson Corp 中吊り広告用情報表示装置
JP4999351B2 (ja) * 2005-04-20 2012-08-15 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7732330B2 (en) 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
US7727859B2 (en) 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7685706B2 (en) 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
US7655566B2 (en) 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8138502B2 (en) 2005-08-05 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
JP2007059821A (ja) 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
EP1777689B1 (en) 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
JP5142507B2 (ja) 2005-10-18 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及び当該半導体装置を具備する表示装置並びに電子機器
JP4781082B2 (ja) * 2005-10-24 2011-09-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100754874B1 (ko) 2005-11-15 2007-09-04 삼성전자주식회사 양면 표시 표시장치
JP4251185B2 (ja) 2006-01-23 2009-04-08 ソニー株式会社 半導体集積回路カードの製造方法
EP2259213B1 (en) 2006-02-08 2015-12-23 Semiconductor Energy Laboratory Co., Ltd. RFID device
JP2007241999A (ja) 2006-02-08 2007-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
US8173519B2 (en) * 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8222116B2 (en) * 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007287503A (ja) 2006-04-18 2007-11-01 Sharp Corp 有機ｅｌディスプレイ
JP2007299978A (ja) * 2006-05-01 2007-11-15 Seiko Epson Corp 発光装置およびその製造方法ならびに電子機器
JP2007334317A (ja) 2006-05-16 2007-12-27 Semiconductor Energy Lab Co Ltd 液晶表示装置及び半導体装置
TWI641897B (zh) 2006-05-16 2018-11-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
KR101350207B1 (ko) * 2006-06-26 2014-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 포함하는 용지 및 그 제조 방법
JP5144041B2 (ja) * 2006-07-26 2013-02-13 パナソニック株式会社 有機エレクトロルミネッセンス発光装置及び有機エレクトロルミネッセンス照明装置
JP2008059824A (ja) 2006-08-30 2008-03-13 Fuji Electric Holdings Co Ltd アクティブマトリックス型有機ｅｌパネルおよびその製造方法
WO2008032526A1 (fr) * 2006-09-15 2008-03-20 Konica Minolta Holdings, Inc. processus de PRODUCtion d'UN film d'étanchéité flexible et dispositifs électroluminescents organiques réalisés à l'aide du film
JP2008103254A (ja) * 2006-10-20 2008-05-01 Tokai Rubber Ind Ltd 有機ｅｌデバイス
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP2008151963A (ja) 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
JP5138927B2 (ja) 2006-12-25 2013-02-06 共同印刷株式会社 フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
JP2008159934A (ja) 2006-12-25 2008-07-10 Kyodo Printing Co Ltd フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
EP2372756A1 (en) 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5268395B2 (ja) 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7750852B2 (en) 2007-04-13 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US8698697B2 (en) 2007-06-12 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5248240B2 (ja) * 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
JP5473413B2 (ja) 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
TWI475282B (zh) 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
JP2010153813A (ja) * 2008-11-18 2010-07-08 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法、並びに、携帯電話機
US8669702B2 (en) * 2010-11-19 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Lighting device
KR102040242B1 (ko) * 2011-05-12 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 이용한 전자 기기
TWI730017B (zh) * 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
JP6981812B2 (ja) * 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237065A (ja) * 2000-02-25 2001-08-31 Toppan Printing Co Ltd 高分子ｅｌ素子およびその製造方法
JP2003086356A (ja) * 2001-09-06 2003-03-20 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2005140818A (ja) * 2003-11-04 2005-06-02 Sharp Corp 表示装置およびその製造方法
JP2008033907A (ja) * 2006-06-26 2008-02-14 Semiconductor Energy Lab Co Ltd 半導体装置を内包する用紙およびその作製方法

Also Published As

Publication number Publication date
US10079330B2 (en) 2018-09-18
KR101925772B1 (ko) 2018-12-06
TWI500355B (zh) 2015-09-11
US20100013372A1 (en) 2010-01-21
TW201933938A (zh) 2019-08-16
JP2017011308A (ja) 2017-01-12
US20190189856A1 (en) 2019-06-20
KR101802137B1 (ko) 2017-11-28
TW201547316A (zh) 2015-12-16
KR20170129961A (ko) 2017-11-27
KR20110038032A (ko) 2011-04-13
JP2023126869A (ja) 2023-09-12
TWI674031B (zh) 2019-10-01
US11908976B2 (en) 2024-02-20
KR20150068497A (ko) 2015-06-19
WO2010005064A1 (en) 2010-01-14
TWI663892B (zh) 2019-06-21
JP6840783B2 (ja) 2021-03-10
JP2019140111A (ja) 2019-08-22
US20230170444A1 (en) 2023-06-01
JP2014220259A (ja) 2014-11-20
TW201014442A (en) 2010-04-01
KR20180129978A (ko) 2018-12-05
JP2016012576A (ja) 2016-01-21
JP2021073678A (ja) 2021-05-13
KR102026604B1 (ko) 2019-10-01
US11557697B2 (en) 2023-01-17
US8264144B2 (en) 2012-09-11
US11101407B2 (en) 2021-08-24
JP6082797B2 (ja) 2017-02-15
KR20170076792A (ko) 2017-07-04
TWI565354B (zh) 2017-01-01
TWI663891B (zh) 2019-06-21
JP6510590B2 (ja) 2019-05-08
US10205062B2 (en) 2019-02-12
JP2017010063A (ja) 2017-01-12
JP6180606B2 (ja) 2017-08-16
JP2010040522A (ja) 2010-02-18
US20180374995A1 (en) 2018-12-27
KR101588576B1 (ko) 2016-01-26
US8860306B2 (en) 2014-10-14
JP6177982B2 (ja) 2017-08-09
TW201902296A (zh) 2019-01-01
US20210384380A1 (en) 2021-12-09
US20150060890A1 (en) 2015-03-05
JP5829735B2 (ja) 2015-12-09
JP2017216247A (ja) 2017-12-07
US20120326145A1 (en) 2012-12-27
TW201720225A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
KR101753574B1 (ko) 발광 장치 및 전자 기기
KR20220130060A (ko) 발광 장치 및 전자 기기

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant