JP4193805B2 - 発光装置および画像形成装置 - Google Patents

発光装置および画像形成装置 Download PDF

Info

Publication number
JP4193805B2
JP4193805B2 JP2005050324A JP2005050324A JP4193805B2 JP 4193805 B2 JP4193805 B2 JP 4193805B2 JP 2005050324 A JP2005050324 A JP 2005050324A JP 2005050324 A JP2005050324 A JP 2005050324A JP 4193805 B2 JP4193805 B2 JP 4193805B2
Authority
JP
Japan
Prior art keywords
wiring
power supply
layer
light emitting
driving transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005050324A
Other languages
English (en)
Other versions
JP2006065280A (ja
Inventor
幸行 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005050324A priority Critical patent/JP4193805B2/ja
Priority to US11/113,192 priority patent/US7397491B2/en
Priority to KR1020050043064A priority patent/KR100655875B1/ko
Priority to TW094118204A priority patent/TWI298475B/zh
Priority to CNB2005100780409A priority patent/CN100421144C/zh
Priority to CN200810145428XA priority patent/CN101330781B/zh
Publication of JP2006065280A publication Critical patent/JP2006065280A/ja
Priority to US12/155,446 priority patent/US20090002287A1/en
Priority to US12/222,704 priority patent/US7663655B2/en
Application granted granted Critical
Publication of JP4193805B2 publication Critical patent/JP4193805B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/02—Apparatus for electrographic processes using a charge pattern for laying down a uniform charge, e.g. for sensitising; Corona discharge devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Description

本発明は、有機発光ダイオード素子のように陽極から陰極へ流れる電流の量に応じた大
きさの光を発光する発光素子を用いた発光装置および画像形成装置に関する。
近年、液晶素子に代わる次世代の発光デバイスとして、有機エレクトロルミネッセンス
素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting
Diode、以下適宜「ＯＬＥＤ素子」と略称する）素子が注目されている。このＯＬＥＤ
素子を１ラインに多数設けたラインヘッドを露光手段として用いる画像形成装置が開発さ
れている。このようなラインヘッドでは、ＯＬＥＤ素子の他、これを駆動するためのトラ
ンジスタを含む画素回路が複数配置される。例えば、特許文献１には１ラインのＯＬＥＤ
素子からなるラインヘッドが開示されている。
特開平４−３６３２６４号公報
ところで、プリンタの解像度は画素回路のピッチに依存し、ラインヘッドの輝度はＯＬ
ＥＤ素子の面積に依存する。このため、画素回路を構成する素子の最適な配置が重要な問
題となる。さらに、電源インピーダンスは低いことが好ましい。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、画素回路
のピッチを狭くすることが可能な発光装置これを用いた画像形成装置を提供することにあ
る。
上述した課題を解決するため、本発明に係る発光装置は、複数の画素回路が一方向に配
列されたものであって、前記複数の画素回路の各々は、駆動電流の量に応じた大きさの光
を発光する発光素子と、前記第１電極に前記駆動電流を供給する駆動トランジスタと、前
記データ線を介して供給されるデータ信号を前記駆動トランジスタに供給する保持トラン
ジスタと、前記駆動トランジスタと前記保持トランジスタとを接続する接続配線とを備え
、前記複数の画素回路の配列方向と交差する方向に、前記保持トランジスタ、前記発光素
子および前記駆動トランジスタが配列され、前記保持トランジスタと前記駆動トランジス
タとの間に前記発光素子を配置したことを特徴とする。
この発明によれば、画素回路内において、保持トランジスタ、発光素子、および駆動ト
ランジスタの順に配列されるので、画素回路間のピッチを狭くすることができ、解像度を
向上させることが可能となる。
また、上述した発光装置において、前記駆動トランジスタには、第１電源電圧が第１電
源配線を介して供給され、前記発光素子は、前記駆動トランジスタと接続される第１電極
と、第２電源電圧が第２電源配線を介して供給される第２電極とを有し、前記第１電源配
線および前記第２電源配線は、前記複数の画素回路が形成される領域の外であって、前記
駆動トランジスタ側に配置することが好ましい。このレイアウトによれば、第１電源配線
と第２電源配線が駆動トランジスタと近接して配置されるので、電源供給にかかわる無駄
な配線を無くすことが可能となる。この結果、画素回路を小さな面積で構成することが可
能となる。
ここで、発光素子は、隣接する画素回路において千鳥状に配列することが好ましい。発
光素子の発光輝度を高くするためには、その面積を大きくする必要がある。千鳥状に配列
することによって、発光素子の面積を大きくすることが可能となり、高輝度で発光する発
光素子を形成することができる。
さらに、前記発光素子における前記画素回路の配列方向の長さは、前記複数の画素回路
間のピッチよりも長いことが好ましい。この場合には、大面積の発光素子を千鳥状に配列
するので、発光輝度を高くしつつ、画素回路間のピッチを狭くして発光装置の解像度を向
上させることができる。
上述した発光装置において、前記駆動トランジスタおよび前記発光素子は、複数の層か
らなる積層構造を有しており、前記複数の層には、第１層配線と、第２層配線と、前記第
２電極を構成する第３層配線と、前記第１層配線と前記第２層配線との間に設けられた第
１層間絶縁層と、前記第２層配線と前記第３層配線との間に設けられた第２層間絶縁層と
、が含まれ、前記第１電源配線は、前記第１層配線および前記第２層配線を用いて形成さ
れ、前記第２電源配線は、前記第２層配線および前記第３層配線を用いて形成されること
が好ましい。この場合には、第１電源配線および第２電源配線を２層構造とするので、電
源インピーダンスを低減することができる。さらに、第２層配線を第１電源配線と第２電
源配線で兼用するので、チップ面積を縮小することができる。なお、第１電源配線と第２
電源配線とが交差する部分においては、少なくとも一方の電源配線から第２層電源配線を
削除すればよい。
上述した発光装置において、前記駆動トランジスタおよび前記発光素子は、複数の層か
らなる積層構造を有しており、前記複数の層には、第１層配線と、第２層配線と、前記第
２電極を構成する第３層配線と、前記第１電極を構成する第４層配線と、前記第１層配線
と前記第２層配線との間に設けられた第１層間絶縁層と、前記第２層配線と前記第３層配
線との間に設けられた第２層間絶縁層と、が含まれ、前記第１電源配線は、前記第１層配
線および前記第２層配線を用いて形成され、前記第２電源配線は、前記第２層配線、前記
第３層配線、及び前記第４層配線を用いて形成されることが好ましい。この場合には、第
１電極および第２電源配線を２層構造とするので、電源インピーダンスを低減することが
できる。さらに、第２層配線を第１電極と第２電源配線で兼用するので、電源配線を積層
構造にするために専用層を設ける必要がなくなり、簡易な構造にできる。
また、上述した発光装置において、前記第１電極は前記発光素子の陽極であり、前記第
２電極は前記発光素子の陰極であることが好ましい。この場合には、例えば、保持トラン
ジスタをｐチャネルのＴＦＴで構成し、駆動トランジスタをｎチャネルのＴＦＴで構成し
て、駆動トランジスタのソースに高電位側電源を供給し、そのドレインを発光素子の陽極
に接続し、陰極に低電位側電源を供給することが好ましい。
また、上述した発光装置は、前記複数の画素回路の配列方向と平行に設けられ、前記複
数の画素回路の各々と接続される複数のデータ線と、第１の端面と第２の端面を有し、そ
れらの間に前記複数のデータ線、前記保持トランジスタ、前記発光素子、前記駆動トラン
ジスタ、前記第１電源配線、及び前記第２電源配線が順に形成された基板と、前記複数の
データ線、前記保持トランジスタ、前記発光素子、前記駆動トランジスタ、前記第２電源
配線、及び前記第１電源配線を覆うように前記基板と接続された封止部材と、を備えるこ
とが好ましい。
一般に、発光素子は酸素と触れることにより性能が劣化する。このため、発光装置は外
気を遮断すると共に内部回路を保護することを目的として、封止構造を採用する。封止構
造には、缶封止、薄膜封止、基板張り合わせ封止等の手法が知られているが、いずれの場
合であっても実際の封止構造では外部のガスが封止内に侵入する。このため、発光素子は
基板の中央付近に形成することが好ましい。本発明によれば、基板には複数のデータ線→
保持トランジスタ→発光素子→駆動トランジスタ→電源線が順に形成されているので、発
光素子の配置を基板に中央付近にすることができる。これにより、発光装置の信頼性を向
上させることができる。
また、上述した発光装置は、前記複数の画素回路の配列方向と平行に設けられ、前記複
数の画素回路の各々と接続される複数のデータ線と、第１の端面と第２の端面を有し、そ
れらの間に前記複数のデータ線、前記保持トランジスタ、前記発光素子、前記駆動トラン
ジスタ、前記第２電源配線、及び前記第１電源配線が順に形成された基板と、前記複数の
データ線、前記保持トランジスタ、前記発光素子、前記駆動トランジスタ、前記第１電源
配線、及び前記第２電源配線を覆うように前記基板と接続された封止部材とを備え、前記
第１電極は前記発光素子の陽極であり、前記第２電極は前記発光素子の陰極であることが
好ましい。陰極は酸素と反応し易いので、陰極はなるべく基板の中央部分に配置されるこ
とが好ましい。本発明によれば、陰極に接続される第２電源配線は、第１電源配線よりも
第２の端面から離れて中央寄りに配置されるので、陰極をより一層中央に配置することが
できる。これにより、発光装置の信頼性を向上させることができる。
次に、本発明に係る画像形成装置においては、光線の照射によって画像が形成される感
光体と、前記感光体に光線を照射して前記画像を形成するヘッド部とを備え、上述した発
光装置を前記ヘッド部に用いることが好ましい。上述したように発光装置は画素回路のピ
ッチが狭く、しかも高輝度の光を発光するので、高解像度を画像を感光体に形成すること
が可能となる。
以下、本発明の実施形態について図面を参照して説明する。
＜発光装置＞
図１は、本発明の実施形態に係る発光装置の構成を示すブロック図である。この発光装
置は、画像形成装置としてのプリンタのヘッド部１０として用いられる。ヘッド部１０は
ライン型の光ヘッドであり、入力保護回路２０、バッファ部３０、１２８本のデータ線Ｌ
０〜Ｌ１２７、出力保護回路４０、シフトレジスタ５０および画素ブロックＢ１〜Ｂ４０
を備える。ヘッド部１０にはデータ信号Ｄ０〜Ｄ１２７の他、各種の制御信号および電源
信号が供給されており、入力保護回路２０は、制御信号を供給する配線に設けられた複数
の入力ＥＳＤ保護ユニットＵａ、および電源信号を供給する複数の電源間に設けられた電
源間保護ユニットＵａ’から構成されている。制御信号としては、シフトパルス信号ＳＰ
、クロック信号ＣＬＫ、およびイネーブル信号ＥＮが含まれる。バッファ部３０は、複数
のインバータ３１で構成され、データ線Ｌ０〜Ｌ１２７にデータ信号Ｄ０〜Ｄ１２７を供
給するドライバとして機能するとともに、各制御信号のインピーダンスを低インピーダン
ス変換してシフトレジスタ５０に供給する。
シフトパルス信号ＳＰは主走査期間の開始でアクティブとなるパルスであり、イネーブ
ル信号ＥＮは、シフトレジスタ５０から出力される選択信号ＳＥＬ１〜ＳＥＬ４０の出力
を許可する信号である。シフトレジスタ５０には電源電圧信号ＶHHとＶLLが供給される。
電源電圧信号ＶHHは配線５０ｂを介して供給され、電源電圧信号ＶLLは配線５０ａを介し
て供給される。シフトレジスタ５０はイネーブル信号ＥＮがアクティブな状態で、シフト
パルス信号ＳＰをクロック信号ＣＬＫに従ってシフトして、選択信号ＳＥＬ１〜ＳＥＬ４
０を順次出力する。各選択信号ＳＥＬ１〜ＳＥＬ４０は主走査期間の１／４０の期間でア
クティブとなる。なお、クロック信号ＣＬＫは配線５０ｃを介してシフトレジスタ５０に
供給される。
選択信号ＳＥＬ１〜ＳＥＬ４０によって第１〜第４０画素ブロックＢ１〜Ｂ４０が排他
的に順次選択される。このように主走査期間を複数の選択期間（書込期間）に分割して、
時分割駆動したのでデータ線Ｌ０〜Ｌ１２７の本数を削減することができる。第１〜第４
画素ブロックＢ１〜Ｂ４０の各々は、各データ線Ｌ０〜Ｌ１２７に対応する１２８個の画
素回路Ｐを備える。これらの画素回路Ｐには第１電源電圧信号ＶDDELと第２電源電圧信号
ＶSSELが供給される。そして、各選択期間においてデータ線Ｌ０〜Ｌ１２７を介して供給
されるデータ信号Ｄ０〜Ｄ１２７が画素回路Ｐに取り込まれる。なお、この例のデータ信
号Ｄ０〜Ｄ１２７はＯＬＥＤ素子の点灯・消灯を指示する２値の信号である。
図２に入力保護回路２０に用いる入力ＥＳＤ保護ユニットＵａの回路図を示し、図３に
出力保護ユニット４０に用いる出力ＥＳＤ保護ユニットＵｂの回路図を示す。入力ＥＳＤ
保護ユニットＵａと出力ＥＳＤ保護ユニットＵｂは高電位側電源と低電位側電源との間に
ダイオードｄ１およびｄ２が直列に接続されており、さらに入力ＥＳＤ保護ユニットＵａ
においては抵抗器Ｒが設けられている。なお、電源間保護ユニットＵａ’は、電源配線の
間に逆方向にダイオードを接続して構成される。データ線Ｌ０〜Ｌ１２７の入力端と出力
端の両方に静電放電対策用の保護回路を設けたのは、この例のヘッド部１０がＡ４縦の印
刷サイズに対応するため、データ線Ｌ０〜Ｌ１２７の長さが約２１５ｍｍと長いためであ
る。また、電源にも静電放電対策用の保護回路を設けたのも同様の理由による。さらに、
バッファ部３０を設けたのは、入力ＥＳＤ保護ユニットＵａは抵抗器Ｒを備えるので、仮
に、バッファ部３０を設けることなく外部から駆動すると、信号の遅延時間が増大するか
らである。
図４に画素回路Ｐの回路図を示す。画素回路Ｐは、保持トランジスタ６１、駆動トラン
ジスタ６２およびＯＬＥＤ素子６４を備える。保持トランジスタ６１のゲートにはシフト
レジスタ５０から選択信号ＳＥＬ１〜ＳＥＬ４０のいずれかが供給され、そのソースはデ
ータ線Ｌ０〜Ｌ１２７のいずれかと接続され、データ信号Ｄ０〜Ｄ１２７のいずれかが供
給される。保持トランジスタ６１のドレインと駆動トランジスタ６２のゲートは接続配線
６３によって接続されている。後述するように接続配線６３には浮遊容量が付随しており
、この容量が保持容量Ｃとして作用する。保持容量Ｃには選択期間において２値の電圧が
書き込まれ、次の選択期間まで書き込まれた電圧が保持される。したがって、保持トラン
ジスタを選択信号ＳＥＬ１〜ＳＥＬ４０により選択した期間においてデータ信号Ｄ０〜Ｄ
１２７がＯＬＥＤ素子６４の点灯を指示する信号である期間のみＯＬＥＤ素子６４が発光
することになる。
駆動トランジスタ６２のドレインには第１電源電圧信号ＶDDELが供給され、そのソース
にはＯＬＥＤ素子６４の陽極が接続される。駆動トランジスタ６２は、保持容量Ｃに書き
込まれた電圧に応じた駆動電流をＯＬＥＤ素子６４に供給する。ＯＬＥＤ素子６４の陰極
に第２電源電圧信号ＶSSELが供給される。ＯＬＥＤ素子６４は駆動電流の電流値に応じた
量の光を発光する。本実施形態の画素回路Ｐでは、保持トランジスタ６１をＰチャネルの
ＴＦＴ（薄膜トランジスタ）で構成し、駆動トランジスタ６２をＮチャネルのＴＦＴで構
成した。Ｐチャネルのトランジスタは電流の吸い込みに優れているので、図５に示すよう
に駆動電流の立上り波形は急峻となり、立下り波形はなだらかになる。この結果、ＯＬＥ
Ｄ素子６４の低階調時の階調特性が悪くなるが、ピーク輝度を高くすることができる。一
般に感光体の感度は低いため、ピーク輝度を高くすることは重要である。一方、ＯＬＥＤ
素子６４の閾値電流付近の発光量であれば、感光体の感度が極めて低いため画質に悪影響
はない。従って、ピーク輝度を優先して、保持トランジスタ６１をＰチャネルで構成して
、駆動トランジスタ６２をＮチャネルで構成することが望ましい。
図６に画素ブロックとデータ線の配線構造を示す。この図に示すようにデータ線Ｌ０〜
Ｌ１２７は、Ｘ方向（画素回路Ｐの配列方向）に沿って平行に配列されている。また、複
数の画素回路Ｐが、Ｘ方向に配列されている。画素回路Ｐは、保持トランジスタ６１、駆
動トランジスタ６２、接続配線６３、およびＯＬＥＤ素子６４を備える。これらはＹ方向
（画素回路Ｐの配列方向と交差する方向）に沿って配置されている。各保持トランジスタ
６１のゲートは配線Ｌａによって共通に接続され、シフトレジスタ５０に接続されている
。データ線Ｌ０〜Ｌ１２７は、ソース線を用いて形成される。各保持トランジスタ６１と
データ線Ｌ０〜Ｌ１２７との接続にはゲート線を用いた接続配線６０が用いられる。保持
トランジスタ６１と駆動トランジスタ６２との間にはＯＬＥＤ素子６４が設けられる。ま
た、各ＯＬＥＤ素子６４は千鳥状に配列されている。
画素回路Ｐにおいて、保持トランジスタ６１、駆動トランジスタ６２、およびＯＬＥＤ
素子６４は占有面積が大きい。従って、これらの構成要素をＹ方向に沿ってレイアウトす
ることによって、画素回路ＰのピッチＷを狭くすることができる。この結果、解像度を高
めることができる。
一般に感光体の感度は低いので、ヘッド部１０において発光輝度を高くすることは重要
である。ＯＬＥＤ素子６４の発光輝度は、その面積に比例する。しかし、ＯＬＥＤ素子６
４の面積を大きくすると、画素回路ＰのピッチＷが長くなる。即ち、発光輝度と解像度は
トレードオフの関係にある。この例では、ＯＬＥＤ素子６４を千鳥状に配置したので、ピ
ッチＷよりＯＬＥＤ素子の長さＱを長くすることが可能となる。これにより、高輝度でＯ
ＬＥＤ素子６４を発光させることができ、かつ、ピッチＷを狭くして解像度を向上させる
ことができる。
また、各画素回路Ｐの駆動トランジスタ６２に近接して第１電源配線Ｌｄおよび第２電
源配線Ｌｓがレイアウトされている。駆動トランジスタ６２のソースには第１電源配線Ｌ
ｄを介して第１電源電圧信号ＶDDELが供給されるため、両者を近接させることによって、
無駄な配線を無くすことができる。一方、第２電源配線Ｌｓを介して供給される第２電源
電圧信号ＶSSELは、ＯＬＥＤ素子６４の陰極６４５（図７参照）に供給される。
図７は、図６に示すＺ１−Ｚ１’線の断面図である。駆動トランジスタ６２は、ＳｉＯ
２を主体とする下地保護層１１を介して基板１の表面に設けられている。下地保護層１１
の上層にはシリコン層６２１が形成される。このため、駆動トランジスタ６２は、Ｎチャ
ネル型のトランジスタとなる。ゲート絶縁層１２はシリコン層６２１を覆うように下地保
護層１１の上層に設けられる。ゲート絶縁層１２の上面のうちシリコン層６２１に対向す
る部分にゲート電極６２３が設けられる。このゲート電極６２３を介してシリコン層６２
１にはＶ族元素がドーピングされ、ドレイン領域６２１ａ及びソース領域６２１ｃが形成
される。ここで、Ｖ族元素がドーピングされていない領域がチャネル領域６２１ｂとなる
。第１層間絶縁層１３はゲート電極６２３を覆うようにゲート絶縁層１２の上層に形成さ
れる。さらに、ドレイン電極６２２がゲート絶縁層１２および第１層間絶縁層１３にわた
って開孔するコンタクトホールを介してドレイン領域６２１ａと接続される。一方、ソー
ス電極６２４はゲート電極６２３を挟んでドレイン電極６２２と対向する位置に設けられ
、ゲート絶縁層１２および第１層間絶縁層１３にわたって開孔するコンタクトホールを介
してソース領域６２１ｃと接続される。第２層間絶縁層１４がドレイン電極６２２および
ソース電極６２４を覆うように第１層間絶縁層１３の上層に設けられる。
また、保持トランジスタ６１も同様に、シリコン層６１１と、ゲート絶縁層１２と、ゲ
ート電極６１３と、第１層間絶縁層１３と、第１のドレイン／ソース電極６１２と、第２
のドレイン／ソース電極６１４とを備える。但し、シリコン層６１１にはこのゲート電極
６１３を介してIII族元素がドーピングされ、第１のドレイン／ソース６１１ａおよび第
２のドレイン／ソース領域６１１ｃが形成される。ここで、III族元素がドーピングされ
ていない領域がチャネル領域６１１ｂとなる。保持トランジスタ６１は、Ｐチャネル型の
トランジスタとなる。
さらに、駆動トランジスタ６２のゲート電極６２３は接続配線６３を介して保持トラン
ジスタ６１の第１のドレイン／ソース電極６１２と接続されている。この例の接続配線６
３は、第１配線６３１と第２配線６３２によって構成されている（図６参照）。第１配線
６３１は、保持トランジスタ６１の第１のドレイン／ソース電極６１２および第２のドレ
イン／ソース電極６１４、ならびに駆動トランジスタ６２のドレイン電極６２２およびソ
ース電極６２４と同じ層にて形成された配線を用いて形成され、第２配線６３２は、ゲー
ト電極６２３および６１３と同じ層で形成された配線を用いて形成される。
ＯＬＥＤ素子６４は、陽極６４１と、正孔を輸送可能な正孔輸送層６４２と、発光能を
有する有機ＥＬ物質を含む発光層６４３と、発光層６４３の上面に設けられている電子輸
送層６４４と、電子輸送層６４４の上面に設けられた陰極６４５とを備える。陽極６４１
は配線６２５ａと配線６２５ｂを介して駆動トランジスタ６２のソース電極６２４と接続
されている。なお、配線６２５ｂを陽極６４１の下まで延長し、コンタクトホールを介し
て陽極６４１と配線６２５ｂとを接続して陽極を２層構造としてもよい。さらに、配線６
２５ａを陽極６４１の下まで延長し、コンタクトホールを介して配線６２５ａを配線６２
５ｂと接続して陽極を３層構造としてもよい。これらの場合、陽極のインピーダンスを下
げることができる。
また、第１層間絶縁層１３の表面のうちＯＬＥＤ素子６４が設けられている以外の部分
と陰極６４５との間には、合成樹脂などからなる隔壁１５が設けられている。また、隔壁
１５は、駆動トランジスタ６２毎に設けられたＯＬＥＤ素子６４間を隔てるように形成さ
れる。陽極６４１は、発光層６０に対して正孔を供給する機能を有しており、ＩＴＯ（イ
ンジウム錫酸化物）や酸化インジウム・酸化亜鉛系アモルファス透明導電膜（Indium Zin
c Oxide ：ＩＺＯ（登録商標））等の透明導電材料が用いられる。陽極６４１は上述した
各材料の合金や積層したものをも含む。陰極６４５は、電子注入効率を高めるために、低
仕事関数の金属元素（例えば、アルカリ金属，アルカリ土類金属，マグネシウム，希土類
元素（Ｐｍを除く）、アルミニウム）で構成される。また、陰極６４５は、光反射性或い
は不透明な導電材料であることが望ましい。本例では発光層６４３からの光を陽極６４１
側から取り出す構成（ボトムエミッション型）であるが、これを陰極６４５側から取り出
すように構成（トップエミッション型）してもよい。
ここで、陰極６４５は、第２絶縁層１４の全体を覆うのではなく、その一部を覆うよう
に形成されている。具体的には、図６および図７に示す矢印Ａの領域に陰極６４５が形成
されており、データ線Ｌ０〜Ｌ１２７および保持トランジスタ６１の領域には形成されて
いない。このように、データ線Ｌ０〜Ｌ１２７や保持トランジスタ６１に陰極６４５が重
ならないようにしたのは、浮遊容量の低減を図るためである。データ線Ｌ０〜Ｌ１２７は
、保持トランジスタ６１の第１のドレイン／ソース電極６１２および第２のドレイン／ソ
ース電極６１４、ならびに駆動トランジスタ６２のドレイン電極６２２およびソース電極
６２４と同じ製造工程で形成される。従って、仮に、陰極６４５が第２絶縁層１４の全面
を覆おうとすれば、陰極６４５とデータ線Ｌ０〜Ｌ１２７との間に浮遊容量が発生する。
本実施形態の発光装置は、プリンタのヘッド部１０として用いられるため、データ線Ｌ０
〜Ｌ１２７の長さが長く、これに付随する浮遊容量は大きい。この浮遊容量によって、バ
ッファ部３０から見た負荷が大きくなってしまう。そこで、データ線Ｌ０〜Ｌ１２７の領
域には陰極６４５を形成しないようにした。これにより、限られた選択期間中にデータ信
号Ｄ０〜Ｄ１２７を確実に書き込むことが可能になり、さらに、データ信号Ｄ０〜Ｄ１２
７の遅延時間が大幅に短縮される。
一方、陰極６４５は接続配線６３の一部と対向しているので、これらの間に浮遊容量が
発生する。この浮遊容量によって保持容量Ｃが形成される。選択期間には保持トランジス
タ６１がオン状態となり、データ信号が保持容量Ｃに書き込まれる。そして、選択期間が
終了して保持トランジスタ６１がオフ状態になっても保持容量Ｃにデータ信号の電圧が保
持される。これによって、駆動トランジスタ６２は、ある選択期間が終了してから次の選
択期間が開始するまでの期間においても所定の電流をＯＬＥＤ素子６４に供給することが
できる。なお、この例では、陰極６４５が接続配線６３の一部と対向したが、両者をどこ
まで重ねるかは、保持期間の長さ等によって定まる保持容量Ｃの容量値による。このため
、陰極６４５を接続配線６３の全部に対向させてもよい。
なお、ノイズを除去する観点から接続配線６３に抵抗素子を設けてもよい。この場合、
抵抗素子は、図６に示す範囲Ｂに設けることが望ましい。即ち、陰極６４５と対向しない
領域に抵抗素子を設ける。仮に、接続配線６３と陰極６４５とが対向する領域Ａに抵抗素
子を設けると、保持容量Ｃの容量値が減少してしまう。そこで、両者が対向しない領域に
抵抗素子を設けることによって、効率的に保持容量Ｃを形成することが可能となる。
図８は、図６に示すＺ２−Ｚ２’線の断面図である。この図に示すように第１電源配線
Ｌｄは第１層配線Ｆ１と第２層配線Ｆ２から構成され、これらはコンタクトホールを介し
て接続されている。また、第２電源配線Ｌｓは第２層配線Ｆ２と第３層配線Ｆ３から構成
され、これらはコンタクトホールを介して接続されている。ここで、第１層配線Ｆ１は、
保持トランジスタ６１及び駆動トランジスタ６２におけるゲート電極を構成する層と対応
している。ここで、第２層配線Ｆ２は、保持トランジスタ６１及び駆動トランジスタ６２
におけるソース／ドレイン電極を構成する層と対応している。第３層配線Ｆ３はＯＬＥＤ
素子６４の陰極６４５に対応している。隔壁１５は、第２層配線Ｆ２と第３層配線Ｆ３と
の間に設けられ、両者を絶縁する第２層間絶縁層として機能する。第１層配線Ｆ１、第２
層配線Ｆ２は、保持トランジスタ６１及び駆動トランジスタ６２などトランジスタを形成
するとともに形成され、第３層配線Ｆ３はＯＬＥＤ素子６４を形成するとともに形成され
る。このように第１電源配線Ｌｄと第２電源配線Ｌｓとを積層構造としたことによって、
電源配線のインピーダンスを低下させることができ、安定した第１電源電圧信号ＶDDELと
第２電源電圧信号ＶSSELとを供給することができる。ここで、第２層配線Ｆ２は、第１電
源配線Ｌｄと第２電源配線Ｌｓで兼用されている。したがって、第１層配線Ｆ１、第２層
配線Ｆ２及び第３層配線Ｆ３は、トランジスタ及びＯＬＥＤ素子６４を形成するとともに
形成されるため、工程数を増やすことなく、第１電源配線Ｌｄおよび第２電源配線Ｌｓを
それぞれ２層の配線層からなる積層構造として形成することができる。これによって、電
源配線を積層構造にするために専用層を設ける必要がなくなり、簡易な構造にできる。尚
、第２電源配線Ｌｓは、さらにＯＬＥＤ素子６４の陽極６４１に対応した層を積層しても
よい。これにより、さらに電源配線のインピーダンスを低下させることができる。
図１１に、ヘッド部１０の外観構成を示す。ヘッド部１０の外観構成を示す。この例で
は、ヘッド部１０（発光装置）は、基板１とその上面に設けられた封止部材２を有する。
図１２は、線Ｓ−Ｓ’でヘッド部１０を切断した断面の一例を示す断面図である。この図
に示す領域Ｅ１にはデータ線Ｌ０〜Ｌ１２７が形成される。領域Ｅ２には低電位側の電源
電圧信号ＶLLを供給する配線５０ａが形成される。領域Ｅ３にはデータ線駆動回路５０が
形成される。領域Ｅ４には高電位側の電源電圧信号ＶHHを供給する配線５０ｂが形成され
る。
図１２に示すように、基板１は、第１の端面Ｆ１と第２の端面Ｆ２と備える。そして、
基板１の上面には、第１の端面Ｆ１から第２の端面Ｆ２までの間に、データ線駆動回路５
０、データ線Ｌ０〜Ｌ１２７、保持トランジスタ６１、ＯＬＥＤ素子６４、駆動トランジ
スタ６２、電源線Ｌｄ、及び電源線Ｌｓが順に配置されている。また、封止部材２が、デ
ータ線駆動回路５０、データ線Ｌ０〜Ｌ１２７、保持トランジスタ６１、ＯＬＥＤ素子６
４、駆動トランジスタ６２、電源線Ｌｄ、及び電源線Ｌｓを覆うように基板２と接続され
ている。図１２に示すように、封止部材２は、プレート部２ａとフレーム部２ｂとを有す
る。プレート部２ａは基板１に設けられたＯＬＥＤ素子６４等と対向する位置に設けられ
ている。フレーム部２ｂは、基板１と接着剤２２を介して接合するフレーム部２ｂを有し
ている。また、基板１と封止部材２とはフレーム部２ｂのみにより接合されており、基板
１に設けられたＯＬＥＤ素子６４とプレート部２ｂとの間に封止空間２３が設けられてい
る。この空間には乾燥窒素等の不活性ガスや液体などが封入され、発光層６０や陰極６４
５などが酸素や水分により劣化するのが防止されている。また、封止空間２３に乾燥剤な
どを配置してもよい。この例では、このように所謂缶封止を採用した。また、薄膜封止や
基板張り合わせ封止を採用してもよい。薄膜封止では、例えば、封止部材２として化学気
相成長法などにより形成した酸化珪素、窒化珪素などの薄膜をＯＬＥＤ素子６４上に形成
すればよい。基板張り合わせ封止では、例えば、ＯＬＥＤ素子６４上に配した接着剤を介
して封止部材２としてのガラスなどの基板と基板１とを貼り合わせればよい。ここで、基
板１と封止部材２とは、隔壁１５等の有機材料が形成されていない部分において接合され
る。このようにすることにより、酸素や水分などが外部から封止した空間へ侵入するのを
未然に防ぐことができる。
ＯＬＥＤ素子６４の発光層６４３は導電性ポリマーやモノマーなどの発光材料を含んで
構成される。この発光材料は酸化され易く、酸素に触れると特性が劣化する性質がある。
また、陰極６４５は電子を注入するため仕事関数の小さい材料が選ばれる。そのような材
料は、例えば、カルシウム等を含んでおり、外部から侵入した水と反応して水酸化膜を作
り易い。水酸化膜が形成されると電子の注入に不都合が生じる。
封止部材２は、外部の空気から内部の構成を保護するためのものであり、ガスを遮断す
る機能がある。しかしながら、缶封止や基板張り合わせ封止の場合には、封止部材２と基
板１の接合した接着剤から、わずかながらガスが内部に侵入する。また、薄膜封止の場合
には、封止部材２と基板１との接合面から、わずかながらガスが内部に侵入する。このた
め、ガスの影響を受け易いＯＬＥＤ素子６４及び陰極６４１は、基板１の第１及び第２の
端面Ｆ１及びＦ２からなるべく離して配置することが望ましい。
図１２に示す配置では、ＯＬＥＤ素子６４が保持トランジスタ６１と駆動トランジスタ
６２の間に配置されていおり、更に、保持トランジスタ６１と第１の端面Ｆ１との間には
データ線Ｌ０〜Ｌ１２７及びデータ線駆動回路５０が配置され、駆動トランジスタ６２と
第２の端面Ｆ２との間には、電源線Ｌｄ及びＬｓが配置される。従って、ＯＬＥＤ素子６
４を基板１の中央付近に配置することができる。この結果、信頼性を向上させることがで
きる。
また、陰極６４５は、保持トランジスタ６１及び領域Ｅ１〜Ｅ４には配置されないので
、第１の端面Ｆ１の側から侵入するガスの影響を受け難い。従って、陰極６４５の特性劣
化を低減して、信頼性を向上させることが可能となる。
図１３に、線Ｓ−Ｓ’でヘッド部１０を切断した断面の他の例を示す。この例が、図１
２と相違するのは電源線Ｌｓと電源線Ｌｄとの配置が逆転している点である。即ち、陰極
６４５が接続される電源線Ｌｓが電源線Ｌｄよりも第２の端面Ｆ２から離れた位置に配置
される。この場合、電源線Ｌｄと駆動トランジスタ６２のドレイン電極６２２はゲート配
線を介して接続される。この配置によれば、第２の端面Ｆ２の側から侵入するガスの影響
を受け難い。従って、陰極６４５の特性劣化を低減して、信頼性を向上させることが可能
となる。
＜画像形成装置＞
図９は、上述したヘッド部１０を用いた画像形成装置の一例を示す縦断側面図である。
この画像形成装置は、同様な構成の４個の有機ＥＬアレイ露光ヘッド１０Ｋ、１０Ｃ、１
０Ｍ、１０Ｙを、対応する同様な構成である４個の感光体ドラム（像担持体）１１０Ｋ、
１１０Ｃ、１１０Ｍ、１１０Ｙの露光位置にそれぞれ配置したものであり、タンデム方式
の画像形成装置として構成されている。有機ＥＬアレイ露光ヘッド１０Ｋ、１０Ｃ、１０
Ｍ、１０Ｙは上述したヘッド部１０によって構成されている。
図９に示すように、この画像形成装置は、駆動ローラ１２１と従動ローラ１２２が設け
られており、図示矢印方向へ循環駆動される中間転写ベルト１２０を備えている。この中
間転写ベルト１２０に対して所定間隔で配置された４個の像担持体としての外周面に感光
層を有する感光体１１０Ｋ、１１０Ｃ、１１０Ｍ、１１０Ｙが配置される。前記符号の後
に付加されたＫ、Ｃ、Ｍ、Ｙはそれぞれ黒、シアン、マゼンタ、イエローを意味し、それ
ぞれ黒、シアン、マゼンタ、イエロー用の感光体であることを示す。他の部材についても
同様である。感光体１１０Ｋ、１１０Ｃ、１１０Ｍ、１１０Ｙは、中間転写ベルト１２０
の駆動と同期して回転駆動される。
各感光体１１０（Ｋ、Ｃ、Ｍ、Ｙ）の周囲には、それぞれ感光体１１０（Ｋ、Ｃ、Ｍ、
Ｙ）の外周面を一様に帯電させる帯電手段（コロナ帯電器）１１１（Ｋ、Ｃ、Ｍ、Ｙ）と
、この帯電手段１１１（Ｋ、Ｃ、Ｍ、Ｙ）により一様に帯電させられた外周面を感光体１
１０（Ｋ、Ｃ、Ｍ、Ｙ）の回転に同期して順次ライン走査する本発明の上記のような有機
ＥＬアレイ露光ヘッド１０（Ｋ、Ｃ、Ｍ、Ｙ）が設けられている。
また、この有機ＥＬアレイ露光ヘッド１０（Ｋ、Ｃ、Ｍ、Ｙ）で形成された静電潜像に
現像剤であるトナーを付与して可視像（トナー像）とする現像装置１１４（Ｋ、Ｃ、Ｍ、
Ｙ）を有している。
ここで、各有機ＥＬアレイ露光ヘッド１０（Ｋ、Ｃ、Ｍ、Ｙ）は、有機ＥＬアレイ露光
ヘッド１０（Ｋ、Ｃ、Ｍ、Ｙ）のアレイ方向が感光体ドラム１１０（Ｋ、Ｃ、Ｍ、Ｙ）の
母線に沿うように設置される。そして、各有機ＥＬアレイ露光ヘッド１０（Ｋ、Ｃ、Ｍ、
Ｙ）の発光エナルギーピーク波長と、感光体１１０（Ｋ、Ｃ、Ｍ、Ｙ）の感度ピーク波長
とは略一致するように設定されている。
現像装置１１４（Ｋ、Ｃ、Ｍ、Ｙ）は、例えば、現像剤として非磁性一成分トナーを用
いるもので、その一成分現像剤を例えば供給ローラで現像ローラヘ搬送し、現像ローラ表
面に付着した現像剤の膜厚を規制ブレードで規制し、その現像ローラを感光体１１０（Ｋ
、Ｃ、Ｍ、Ｙ）に接触あるいは押厚させることにより、感光体１１０（Ｋ、Ｃ、Ｍ、Ｙ）
の電位レベルに応じて現像剤を付着させることによりトナー像として現像するものである
。
このような４色の単色トナー像形成ステーションにより形成された黒、シアン、マゼン
タ、イエローの各トナー像は、中間転写ベルト１２０上に順次一次転写され、中間転写ベ
ルト１２０上で順次重ね合わされてフルカラーとなる。ピックアップローラ１０３によっ
て、給紙カセット１０１から１枚ずつ給送された記録媒体１０２は、二次転写ローラ１２
６に送られる。中間転写ベルト１２０上のトナー像は、二次転写ローラ１２６において用
紙等の記録媒体１０２に二次転写され、定着部である定着ローラ対１２７を通ることで記
録媒体１０２上に定着される。この後、記録媒体１０２は、排紙ローラ対１２８によって
、装置上部に形成された排紙トレイ上へ排出される。
このように、図９の画像形成装置は、書き込み手段として有機ＥＬアレイを用いている
ので、レーザ走査光学系を用いた場合よりも、装置の小型化を図ることができる。
次に、本発明に係る画像形成装置に係る他の実施の形態について説明する。
図１０は、画像形成装置の縦断側面図である。図１０において、画像形成装置には主要
構成部材として、ロータリ構成の現像装置１６１、像担持体として機能する感光体ドラム
１６５、有機ＥＬアレイが設けられている露光ヘッド１６７、中間転写ベルト１６９、用
紙搬送路１７４、定着器の加熱ローラ１７２、給紙トレイ１７８が設けられている。露光
ヘッド１６７は上述したヘッド部１０によって構成されている。
現像装置１６１は、現像ロータリ１６１ａが軸１６１ｂを中心として反時計回り方向に
回転する。現像ロータリ１６１ａの内部は４分割されており、それぞれイエロー（Ｙ）、
シアン（Ｃ）、マゼンタ（Ｍ）、ブラック（Ｋ）の４色の像形成ユニットが設けられてい
る。現像ローラ１６２ａ〜１６２ｄおよびトナー供給ローラ１６３ａ〜１６３は、前記４
色の各像形成ユニットに各々配置されている。また、規制フレード１６４ａ〜１６４ｄに
よってトナーは所定の厚さに規制される。
感光体ドラム１６５は、帯電器１６８によって帯電され、図示を省略した駆動モータ、
例えばステップモータにより現像ローラ１６２ａとは逆方向に駆動される。中間転写ベル
ト１６９は、従動ローラ１７０ｂと駆動ローラ１７０ａ間に張架されており、駆動ローラ
１７０ａが前記感光体ドラム１６５の駆動モータに連結されて、中間転写ベルトに動力を
伝達している。当該駆動モータの駆動により、中間転写ベルト１６９の駆動ローラ１７０
ａは感光体ドラム１６５とは逆方向に回動される。
用紙搬送路１７４には、複数の搬送ローラと排紙ローラ対１７６などが設けられており
、用紙を搬送する。中間転写ベルト１６９に担持されている片面の画像（トナー像）が、
二次転写ローラ１７１の位置で用紙の片面に転写される。二次転写ローラ１７１は、クラ
ッチにより中間転写ベルト１６９に離当接され、クラッチオンで中間転写ベルト１６９に
当接されて用紙に画像が転写される。
上記のようにして画像が転写された用紙は、次に、定着ヒータを有する定着器で定着処
理がなされる。定着器には、加熱ローラ１７２、加圧ローラ１７３が設けられている。定
着処理後の用紙は、排紙ローラ対１７６に引き込まれて矢視Ｆ方向に進行する。この状態
から排紙ローラ対１７６が逆方向に回転すると、用紙は方向を反転して両面プリント用搬
送路１７５を矢視Ｇ方向に進行する。用紙は、給紙トレイ１７８から、ピックアップロー
ラ１７９によって１枚ずつ取り出されるようになっている。
用紙搬送路において、搬送ローラを駆動する駆動モータは、例えば低速のブラシレスモ
ークが用いられる。また、中間転写ベルト１６９は色ずれ補正などが必要となるのでステ
ップモータが用いられている。これらの各モータは、図示を省略している制御手段からの
信号により制御される。
図の状態で、イエロー（Ｙ）の静電潜像が感光体ドラム１６５に形成され、現像ローラ
１２８ａに高電圧が印加されることにより、感光体ドラム１６５にはイエローの画像が形
成される。イエローの裏側および表側の画像がすべて中間転写ベルト１６９に担持される
と、現像ロータリ１６１ａが９０度回転する。
中間転写ベルト１６９は１回転して感光体ドラム１６５の位置に戻る。次にシアン（Ｃ
）の２面の画像が感光体ドラム１６５に形成され、この画像が中間転写ベルト１６９に担
持されているイエローの画像に重ねて担持される。以下、同様にして現像ロータリ１６１
の９０度回転、中間転写ベルト１６９への画像担持後の１回転処理が繰り返される。
４色のカラー画像担持には中間転写ベルト１６９は４回転して、その後に更に回転位置
が制御されて二次転写ローラ１７１の位置で用紙に画像を転写する。給紙トレー１７８か
ら給紙された用紙を搬送路１７４で搬送し、二次転写ローラ１７１の位置で用紙の片面に
前記カラー画像を転写する。片面に画像が転写された用紙は前記のように排紙ローラ対１
７６で反転されて、搬送径路で待機している。その後、用紙は適宜のタイミングで二次転
写ローラ１７１の位置に搬送されて、他面に前記カラー画像が転写される。ハウジング１
８０には、排気ファン１８１が設けられている。
本発明の発光装置の構成を示すブロック図である。 同装置の入力ＥＳＤ保護ユニットを示す回路図である。 同装置の出力ＥＳＤ保護ユニットを示す回路図である。 同装置の画素回路の回路図である。 データ信号と駆動電流の関係を示す波形図である。 画素ブロックとデータ線の配線構造を示す平面図である。 図６に示すＺ１−Ｚ１’線の断面図である。 図６に示すＺ２−Ｚ２’線の断面図である。 画像形成装置の一例を示す縦断側面図である。 画像形成装置の他の例を示す縦断側面図である。 発光装置の外観構成を示す斜視図である。 同装置を線Ｓ-Ｓ’で切断した断面の一例を示す断面図である。 同装置を線Ｓ-Ｓ’で切断した断面の他の例を示す断面図である。
符号の説明
１０…発光装置（ヘッド部）、１３…第１層間絶縁層、１４…第２層間絶縁層、Ｆ１…
第１層配線、Ｆ２…第２層配線、Ｆ３…第３層配線、ＶDDEL…第１電源電圧信号、ＶSSEL
…第２電源電圧信号、１０３…データ線、Ｐ…画素回路、６４５…陰極（第１電極）、６
４１…陽極（第２電極）、６１…保持トランジスタ、６２…駆動トランジスタ、６３…接
続配線、６４…ＯＬＥＤ素子（発光素子）、１１０Ｙ，１１０Ｍ，１１０Ｃ，１１０Ｋ…
感光体。

Claims (10)

  1. 複数の画素回路が一方向に配列された発光装置であって、
    前記複数の画素回路の各々は、
    駆動電流の量に応じた大きさの光を発光する発光素子と、
    第１電極に前記駆動電流を供給する駆動トランジスタと、
    データ線を介して供給されるデータ信号を前記駆動トランジスタに供給する保持トランジスタと、
    前記駆動トランジスタと前記保持トランジスタとを接続する接続配線とを備え、
    前記複数の画素回路の配列方向と交差する方向に、前記保持トランジスタ、前記発光素子および前記駆動トランジスタが配列され、前記保持トランジスタと前記駆動トランジスタとの間に前記発光素子を配置したことを特徴とする発光装置。
  2. 前記駆動トランジスタには、第１電源電圧が第１電源配線を介して供給され、
    前記発光素子は、前記駆動トランジスタと接続される第１電極と、第２電源電圧が第２電源配線を介して供給される第２電極とを有し、
    前記第１電源配線および前記第２電源配線を、前記複数の画素回路が形成される領域の外であって、前記駆動トランジスタ側に配置したことを特徴とする請求項１に記載の発光装置。
  3. 隣接する画素回路において、前記発光素子を千鳥状に配列したことを特徴とする請求項１または２に記載の発光装置。
  4. 前記発光素子における前記画素回路の配列方向の長さは、前記複数の画素回路間のピッチよりも長いことを特徴とする請求項３に記載の発光装置。
  5. 前記第１電源配線および前記第２電源配線は、複数の層からなる積層構造を有しており、
    前記複数の層には、前記駆動トランジスタのゲート電極を構成する層と同じ層にて形成された第１層配線と、前記駆動トランジスタのソースおよびドレイン電極を構成する層と同じ層にて形成された第２層配線と、前記第２電極を構成する第３層配線と、前記第１層配線と前記第２層配線との間に設けられた第１層間絶縁層と、前記第２層配線と前記第３層配線との間に設けられた第２層間絶縁層と、が含まれ、
    前記第１電源配線は、前記第１層配線および前記第２層配線を用いて形成され、
    前記第２電源配線は、前記第２層配線および前記第３層配線を用いて形成されることを特徴とする請求項２に記載の発光装置。
  6. 前記第１電源配線および前記第２電源配線は、複数の層からなる積層構造を有しており、
    前記複数の層には、前記駆動トランジスタのゲート電極を構成する層と同じ層にて形成された第１層配線と、前記駆動トランジスタのソースおよびドレイン電極を構成する層と同じ層にて形成された第２層配線と、前記第２電極を構成する第３層配線と、前記第１電極を構成する層と同じ層にて形成された第４層配線と、前記第１層配線と前記第２層配線との間に設けられた第１層間絶縁層と、前記第２層配線と前記第３層配線との間に設けられた第２層間絶縁層と、が含まれ、
    前記第１電源配線は、前記第１層配線および前記第２層配線を用いて形成され、
    前記第２電源配線は、前記第２層配線、前記第３層配線、及び前記第４層配線を用いて形成されることを特徴とする請求項２に記載の発光装置。
  7. 前記第１電極は前記発光素子の陽極であり、前記第２電極は前記発光素子の陰極であることを特徴とする請求項１乃至６のうちいずれか１項に記載の発光装置。
  8. 前記複数の画素回路の配列方向と平行に設けられ、前記複数の画素回路の各々と接続される複数のデータ線と、
    第１の端面と第２の端面を有し、それらの間に前記複数のデータ線、前記保持トランジスタ、前記発光素子、前記駆動トランジスタ、前記第１電源配線、及び前記第２電源配線が順に形成された基板と、
    前記複数のデータ線、前記保持トランジスタ、前記発光素子、前記駆動トランジスタ、前記第２電源配線、及び前記第１電源配線を覆うように前記基板と接続された封止部材と、 を備えることを特徴とする請求項２、５、又は６に記載の発光装置。
  9. 前記複数の画素回路の配列方向と平行に設けられ、前記複数の画素回路の各々と接続される複数のデータ線と、
    第１の端面と第２の端面を有し、それらの間に前記複数のデータ線、前記保持トランジスタ、前記発光素子、前記駆動トランジスタ、前記第２電源配線、及び前記第１電源配線が順に形成された基板と、
    前記複数のデータ線、前記保持トランジスタ、前記発光素子、前記駆動トランジスタ、前記第１電源配線、及び前記第２電源配線を覆うように前記基板と接続された封止部材とを備え、
    前記第１電極は前記発光素子の陽極であり、前記第２電極は前記発光素子の陰極であることを特徴とする請求項２、５、又は６に記載の発光装置。
  10. 光線の照射によって画像が形成される感光体と、
    前記感光体に光線を照射して前記画像を形成するヘッド部とを備え、
    請求項１乃至９のうちいずれか１項に記載の発光装置を前記ヘッド部に用いたことを特徴とする画像形成装置。
JP2005050324A 2004-07-27 2005-02-25 発光装置および画像形成装置 Active JP4193805B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005050324A JP4193805B2 (ja) 2004-07-27 2005-02-25 発光装置および画像形成装置
US11/113,192 US7397491B2 (en) 2004-07-27 2005-04-25 Light-emitting device and image forming apparatus
KR1020050043064A KR100655875B1 (ko) 2004-07-27 2005-05-23 발광 장치 및 화상 형성 장치
TW094118204A TWI298475B (en) 2004-07-27 2005-06-02 Light-emitting device and image forming apparatus
CNB2005100780409A CN100421144C (zh) 2004-07-27 2005-06-13 发光装置及图象形成装置
CN200810145428XA CN101330781B (zh) 2004-07-27 2005-06-13 发光装置
US12/155,446 US20090002287A1 (en) 2004-07-27 2008-06-04 Light-emitting device and image forming apparatus
US12/222,704 US7663655B2 (en) 2004-07-27 2008-08-14 Light-emitting device and image forming apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004218272 2004-07-27
JP2005050324A JP4193805B2 (ja) 2004-07-27 2005-02-25 発光装置および画像形成装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008206696A Division JP4793414B2 (ja) 2004-07-27 2008-08-11 発光装置

Publications (2)

Publication Number Publication Date
JP2006065280A JP2006065280A (ja) 2006-03-09
JP4193805B2 true JP4193805B2 (ja) 2008-12-10

Family

ID=35731349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005050324A Active JP4193805B2 (ja) 2004-07-27 2005-02-25 発光装置および画像形成装置

Country Status (5)

Country Link
US (3) US7397491B2 (ja)
JP (1) JP4193805B2 (ja)
KR (1) KR100655875B1 (ja)
CN (2) CN101330781B (ja)
TW (1) TWI298475B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4193805B2 (ja) * 2004-07-27 2008-12-10 セイコーエプソン株式会社 発光装置および画像形成装置
JP2006095786A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp プリンタヘッド及びこれを備えた画像形成装置
JP4211720B2 (ja) * 2004-09-30 2009-01-21 セイコーエプソン株式会社 ラインヘッド及び画像形成装置
JP2006123493A (ja) * 2004-09-30 2006-05-18 Seiko Epson Corp ラインヘッド及び画像形成装置
CN101305412B (zh) * 2005-11-10 2013-04-10 夏普株式会社 显示装置以及具有该显示装置的电子设备
JP2008036939A (ja) * 2006-08-04 2008-02-21 Seiko Epson Corp ラインヘッド及び該ラインヘッドを用いた画像形成装置
US20080030566A1 (en) 2006-08-04 2008-02-07 Seiko Epson Corporation Line Head and Image Forming Apparatus Using the Same
KR100833768B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 화소 장치 및 그 제조 방법
KR101925772B1 (ko) 2008-07-10 2018-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
WO2010038819A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5862404B2 (ja) * 2012-03-26 2016-02-16 富士ゼロックス株式会社 発光素子アレイチップ、発光素子ヘッドおよび画像形成装置
JP6225666B2 (ja) * 2013-11-27 2017-11-08 コニカミノルタ株式会社 光書込装置および画像形成装置
KR102118920B1 (ko) 2014-01-28 2020-06-05 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
JP6478518B2 (ja) 2014-08-11 2019-03-06 キヤノン株式会社 発光装置及び画像形成装置
US11152532B2 (en) * 2017-07-26 2021-10-19 Oki Electric Industry Co., Ltd. Method of manufacturing driven element chip, driven element chip, exposing device, and image forming apparatus
CN113097189B (zh) * 2019-12-23 2023-11-14 佛山市国星光电股份有限公司 一种全彩化显示模块及显示装置
KR102248731B1 (ko) * 2020-05-29 2021-05-10 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
US11929012B2 (en) * 2021-02-22 2024-03-12 Samsung Electronics Co., Ltd. Display module and display apparatus having the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4478504A (en) * 1981-12-22 1984-10-23 Minolta Camera Kabushiki Kaisha Electrostatic recording apparatus
JPH04363264A (ja) 1991-05-27 1992-12-16 Toshiba Corp 光プリンタ装置
JPH0557953A (ja) 1991-08-29 1993-03-09 Toshiba Corp 光プリンタヘツド
FR2685817B1 (fr) * 1991-12-31 1994-03-11 Sgs Thomson Microelectronics Sa Protection generale d'un circuit integre contre les surcharges permanentes et decharges electrostatiques.
US7288420B1 (en) * 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP4550958B2 (ja) * 1999-11-16 2010-09-22 株式会社沖データ 駆動回路
US6307322B1 (en) * 1999-12-28 2001-10-23 Sarnoff Corporation Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage
JP4360015B2 (ja) * 2000-03-17 2009-11-11 セイコーエプソン株式会社 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法
TW521226B (en) * 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
TW493282B (en) * 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
JP4889872B2 (ja) 2000-04-17 2012-03-07 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
US6723576B2 (en) * 2000-06-30 2004-04-20 Seiko Epson Corporation Disposing method for semiconductor elements
JP2002287665A (ja) 2001-03-26 2002-10-04 Sharp Corp メモリ一体型表示基板および表示装置並びにメモリセルアレイ
JP5019677B2 (ja) 2001-06-25 2012-09-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4103373B2 (ja) 2001-11-08 2008-06-18 松下電器産業株式会社 エレクトロルミネッセンス表示装置およびエレクトロルミネッセンス表示装置の製造方法
JP3799266B2 (ja) * 2001-11-15 2006-07-19 富士通株式会社 誘導ブリリュアン散乱を利用した雑音光除去方法、雑音光除去装置および光伝送システム
JP2003316296A (ja) * 2002-02-01 2003-11-07 Seiko Epson Corp 回路基板、電気光学装置、電子機器
JP2004118013A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 表示装置
JP2006066871A (ja) * 2004-07-27 2006-03-09 Seiko Epson Corp 発光装置、画像形成装置および表示装置
JP4193805B2 (ja) * 2004-07-27 2008-12-10 セイコーエプソン株式会社 発光装置および画像形成装置

Also Published As

Publication number Publication date
US20090002473A1 (en) 2009-01-01
CN101330781A (zh) 2008-12-24
JP2006065280A (ja) 2006-03-09
US20090002287A1 (en) 2009-01-01
US7663655B2 (en) 2010-02-16
TW200605005A (en) 2006-02-01
TWI298475B (en) 2008-07-01
CN100421144C (zh) 2008-09-24
CN101330781B (zh) 2010-10-27
US7397491B2 (en) 2008-07-08
KR100655875B1 (ko) 2006-12-11
KR20060049436A (ko) 2006-05-19
CN1728221A (zh) 2006-02-01
US20060022601A1 (en) 2006-02-02

Similar Documents

Publication Publication Date Title
JP4193805B2 (ja) 発光装置および画像形成装置
KR100636262B1 (ko) 발광 장치, 화상 형성 장치, 및 표시 장치
JP4581759B2 (ja) 発光装置、画像形成装置および電子機器
KR20180023098A (ko) 유기 전계 발광 표시 장치
JP4428345B2 (ja) 光ヘッドおよび画像形成装置
JP4793414B2 (ja) 発光装置
JP2006202650A (ja) 電気光学装置および画像印刷装置
JP4581692B2 (ja) 有機発光ダイオード装置、画像形成装置および画像読み取り装置
US20100067954A1 (en) Line Head and Image Forming Apparatus
JP2006100071A (ja) 電気光学装置、画像形成装置および画像読み取り装置
KR100760345B1 (ko) 라인 헤드 및 화상 형성 장치
JP2005153372A (ja) ラインヘッドおよびそれを用いた画像形成装置
JP4561085B2 (ja) ラインヘッドおよびそれを用いた画像形成装置
US20120081499A1 (en) Print head and image-forming apparatus
JP4424142B2 (ja) 有機発光ダイオード装置、画像形成装置および画像読み取り装置
JP4552579B2 (ja) 発光装置、その駆動方法、及び画像形成装置
JP2007223093A (ja) 光ヘッドおよび画像形成装置
JP2006107755A (ja) 電気光学装置、画像形成装置および画像読み取り装置
JP2007223095A (ja) 光ヘッドおよび画像形成装置
JP2006107754A (ja) 電気光学装置、画像形成装置および画像読み取り装置
JP2010179634A (ja) 発光装置とその駆動方法と画像形成装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080915

R150 Certificate of patent or registration of utility model

Ref document number: 4193805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350