JP5268395B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5268395B2
JP5268395B2 JP2008062127A JP2008062127A JP5268395B2 JP 5268395 B2 JP5268395 B2 JP 5268395B2 JP 2008062127 A JP2008062127 A JP 2008062127A JP 2008062127 A JP2008062127 A JP 2008062127A JP 5268395 B2 JP5268395 B2 JP 5268395B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
organic resin
semiconductor
fibrous body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008062127A
Other languages
English (en)
Other versions
JP2008270761A5 (ja
JP2008270761A (ja
Inventor
芳隆 道前
栄二 杉山
久 大谷
卓也 鶴目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008062127A priority Critical patent/JP5268395B2/ja
Publication of JP2008270761A publication Critical patent/JP2008270761A/ja
Publication of JP2008270761A5 publication Critical patent/JP2008270761A5/ja
Application granted granted Critical
Publication of JP5268395B2 publication Critical patent/JP5268395B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、非単結晶半導体層を用いた半導体素子を有する半導体装置の作製方法に関する。
現在、無線チップ、センサ等、各種装置の薄型化が製品小型化の上で重要な要素となっており、薄型化技術や小型化製品の使用範囲が急速に広まっている。これらの薄型化された各種装置はある程度フレキシブルなため、湾曲したものに設置して使用することが可能である。
そこで、ガラス基板上に形成した薄膜トランジスタを含む素子層を基板から剥離し、他の基材、例えばプラスチックフィルムなどに転写して半導体装置を作製する技術が提案されている。
本出願人は、特許文献１や特許文献２に記載の剥離および転写技術を提案している。特許文献１には剥離層となる酸化珪素層をウェットエッチングで除去して剥離する技術が記載されている。また、特許文献２には剥離層となるシリコン層をドライエッチングで除去して剥離する技術が記載されている。
また、本出願人は特許文献３に記載の剥離および転写技術を提案している。特許文献３には、基板に金属層（Ｔｉ、Ａｌ、Ｔａ、Ｗ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ）を形成する技術が記載されている。さらに本特許文献には、金属層上に酸化物層を積層形成する際、該金属層の金属酸化物層を金属層と酸化物層との界面に形成することが開示されている。本特許文献によると、この金属酸化物層を利用して後の工程で剥離を行う。
また、特許文献４では、０．５ｍｍ以下サイズの半導体チップを紙またはフィルム状の媒体に埋め込み、曲げや集中荷重を改善した半導体装置が開示されている。
特開平８−２８８５２２号公報 特開平８−２５０７４５号公報 特開２００３−１７４１５３号公報 特開２００４−７８９９１号公報
しかしながら、アンテナをチップに作り込んで内蔵（オンチップ化）する半導体装置の場合、チップの面積が小さいとアンテナサイズが小さくなり通信距離が短くなる問題がある。また、紙またはフィルム媒体に設けられたアンテナをチップに接続して半導体装置を作製する場合、チップの大きさが小さいと、接続不良が生じる。
このため、接続不良の防止や通信距離の低減を防止するためにチップ自体を大きくすることが考えられるが、チップの面積が大きくなると、プラスチックフィルムなどに半導体素子を含む層を転写して作製された半導体装置は、外部からの局所的な押圧で、亀裂が入り、動作不良となる。例えば、筆記用具で半導体装置表面のプラスチックシートまたは紙に文字を記入する際、半導体装置に筆圧がかかってしまい、半導体装置が破壊される問題がある。また、ロールトゥロール法を用いて半導体装置を作製する場合、ロールに挟まれる領域において線状の圧力がかかり、半導体装置が破壊される問題がある。
そこで本発明は、外部からの局所的押圧による非破壊の信頼性が高い半導体装置を歩留まり高く作製する方法を提供する。
本発明は、絶縁性表面を有する基板上に剥離層を形成し、剥離層上に非単結晶半導体層を用いて形成された半導体素子を有する素子層を形成し、素子層上に有機化合物または無機化合物の繊維体を設け、素子層及び繊維体上から有機樹脂を含む組成物を塗布し、加熱することにより、素子層上に有機化合物または無機化合物の繊維体に有機樹脂が含浸された封止層を形成し、剥離層から素子層を剥離して半導体装置を作製することを特徴とする。
また、本発明は、絶縁性表面を有する基板上に剥離層を形成し、剥離層上に非単結晶半導体層を用いて形成された半導体素子を有する素子層を形成し、素子層上に有機樹脂層を形成し、素子層及び有機樹脂層上に有機化合物または無機化合物の繊維体を設け、加熱することにより、素子層上に有機化合物または無機化合物の繊維体に有機樹脂が含浸された封止層を形成し、剥離層から素子層を剥離して半導体装置を作製することを特徴とする。
素子層の厚さは１μｍ以上１０μｍ以下、さらには１μｍ以上５μｍ以下であり、封止層の厚さは厚さ１０μｍ以上１００μｍ以下であることが好ましい。このような厚さにすることにより、湾曲することが可能な半導体装置を作製することができる。
繊維体としては、有機化合物または無機化合物の高強度繊維を用いた織布または不織布がある。高強度繊維としては、具体的には引張弾性率が高い繊維である。またはヤング率が高い繊維である。
また、有機樹脂としては、熱可塑性樹脂または熱硬化性樹脂を用いることができる。
繊維体として高強度繊維を用いることにより、局所的な押圧が半導体装置にかかったとしても、当該圧力が繊維体全体に分散され、半導体装置の一部が延伸することを防ぐことができる。即ち、一部の延伸に伴う配線、半導体素子等の破壊を防止することが可能である。
本発明により、外部から局所的な圧力がかかっても破損しにくく、信頼性が高い半導体装置を歩留まり高く作製することができる。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる形態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、外部からの局所的圧力がかかっても破損しにくい半導体装置を歩留まり高く作製する方法を、図１を用いて示す。
図１（Ａ）に示すように、絶縁表面を有する基板１００上に剥離層１０１を形成し、剥離層１０１上に非単結晶半導体層を用いて形成される半導体素子を含む素子層１０２及びアンテナ１１２を形成する。次に、素子層１０２及びアンテナ１１２上に、繊維体１１３を設ける。
絶縁表面を有する基板１００としては、素子層１０２及びアンテナ１１２を形成する温度に耐えうる基板を用いることが好ましく、代表的にはガラス基板、石英基板、セラミック基板、絶縁層が少なくとも一表面に形成された金属基板、有機樹脂基板等を用いることができる。ここでは、絶縁表面を有する基板１００としてガラス基板を用いる。なお、素子層１０２の厚さとしては、１μｍ以上１０μｍ以下、さらには１μｍ以上５μｍ以下が好ましい。このような厚さにすることにより、湾曲することが可能な半導体装置を作製することができる。
剥離層１０１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、厚さ３０ｎｍ〜２００ｎｍのタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、及び珪素（Ｓｉ）の中から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層または複数の層を積層させて形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。なお、ここでは、塗布法は、溶液を被処理物上に吐出させて成膜する方法であり、例えばスピンコーティング法や液滴吐出法を含む。また、液滴吐出法とは微粒子を含む組成物の液滴を微細な孔から吐出して所定の形状のパターンを形成する方法である。
剥離層１０１が単層構造の場合、好ましくは、タングステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
剥離層１０１が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目として金属酸化物層を形成する。代表的には、１層目の金属層として、タングステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン、又はタングステンとモリブデンの混合物の酸化物、タングステン、モリブデン、又はタングステンとモリブデンの混合物の窒化物、タングステン、モリブデン、又はタングステンとモリブデンの混合物の酸化窒化物、又はタングステン、モリブデン、又はタングステンとモリブデンの混合物の窒化酸化物を含む層を形成する。
剥離層１０１として、１層目として金属層、２層目として金属酸化物層の積層構造を形成する場合、金属層としてタングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステンを含む層と絶縁層との界面に、金属酸化物層としてタングステンの酸化物を含む層が形成されることを活用してもよい。さらには、金属層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行って金属酸化物層を形成してもよい。
タングステンの酸化物は、ＷＯｘで表される。ｘは２以上３以下の範囲内にあり、ｘが２の場合（ＷＯ２）、ｘが２．５の場合（Ｗ２Ｏ５）、ｘが２．７５の場合（Ｗ４Ｏ１１）、ｘが３の場合（ＷＯ３）などがある。
また、上記の工程によると、絶縁表面を有する基板１００に接するように剥離層１０１を形成しているが、本発明はこの工程に制約されない。絶縁表面を有する基板１００に接するように下地となる絶縁層を形成し、その絶縁層に接するように剥離層１０１を設けてもよい。ここでは、剥離層１０１として厚さ３０ｎｍ〜７０ｎｍのタングステン層をスパッタリング法により形成する。
素子層１０２に含まれる非単結晶半導体層を用いて形成される半導体素子の代表例としては、薄膜トランジスタ、ダイオード、不揮発性記憶素子等の能動素子、抵抗素子、容量素子等の受動素子がある。また、非単結晶半導体層としては、結晶性半導体層、非晶質半導体層、微結晶半導体層等がある。また、半導体としては、シリコン、ゲルマニウム、シリコンゲルマニウム化合物等がある。また、半導体として、金属酸化物を用いることが可能であり、代表的には酸化亜鉛や亜鉛ガリウムインジウムの酸化物等がある。また、半導体としては、有機半導体材料を用いることが可能である。素子層１０２の厚さとしては、１μｍ以上１０μｍ以下、さらには１μｍ以上５μｍ以下が好ましい。このような厚さにすることにより、湾曲することが可能な半導体装置を作製することができる。また、半導体装置の上面の面積は、４ｍｍ２以上、さらには９ｍｍ２以上が好ましい。
素子層１０２に少なくとも薄膜トランジスタ、抵抗素子、容量素子、配線等が形成される場合、半導体装置として他の装置の制御やデータの計算・加工を行なうマイクロプロセッサ（ＭＰＵ）を作製することができる。ＭＰＵは、ＣＰＵ、メインメモリ、コントローラ、インターフェース、Ｉ／Ｏポート等を有する。
また、素子層１０２に少なくとも、記憶素子及び薄膜トランジスタが形成される場合、半導体装置として記憶装置を作製することができる。記憶素子としては、フローティングゲートまたは電荷蓄積層を有する不揮発性記憶素子、薄膜トランジスタ及びそれに接続される容量素子、薄膜トランジスタ及びそれに接続される強誘電層を有する容量素子、一対の電極の間に有機化合物層が挟まれる有機メモリ素子等がある。また、このような記憶素子を有する半導体装置としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ等の記憶装置がある。
また、素子層１０２に少なくとも、ダイオードが形成される場合、半導体装置として光センサ、イメージセンサ、太陽電池等を作製することができる。ダイオードとしては、アモルファスシリコンやポリシリコンを用いたＰＮダイオード、ＰＩＮダイオード、アバランシェダイオード、ショットキーダイオード等がある。
また、素子層１０２に少なくとも薄膜トランジスタを形成し、薄膜トランジスタに電気的に接続するアンテナを素子層１０２上に形成する場合、半導体装置としては、無線で情報を送受信することが可能なＩＤタグ、ＩＣタグ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＩＣカード、ＩＤカード等（以下、ＲＦＩＤと示す。）を作製することができる。なお、本発明の半導体装置は、薄膜トランジスタ等で構成される集積回路部とアンテナを封止したインレットや、当該インレットをシール状やカード状にしたものを含む。また、ＲＦＩＤの上面の面積を、４ｍｍ２以上、さらには９ｍｍ２以上とすることで、アンテナの大きさを大きく形成することが可能であるため、通信機との通信距離の長いＲＦＩＤを作製することができる。
ここでは、非単結晶半導体層を用いて形成される半導体素子を含む素子層１０２としては、バッファ層として機能する絶縁層１０３、下地層として機能する絶縁層１０４、薄膜トランジスタ１０５ａ、１０５ｂ、薄膜トランジスタ１０５ａ、１０５ｂを覆う絶縁層１０６、絶縁層１０６を覆う絶縁層１０７、絶縁層１０６、１０７を貫いて薄膜トランジスタ１０５ａ、１０５ｂの半導体層のソース領域及びドレイン領域に接続する導電層１０８、後に形成するアンテナ１１２に接続する導電層１０９、導電層１０８、１０９及び絶縁層１０７の一部を覆う絶縁層１１１を示す。なお、導電層１０９は導電層１０８を介して半導体層のソース領域あるいはドレイン領域と電気的に接続している。
バッファ層として機能する絶縁層１０３は、後の剥離工程において、剥離層１０１及びバッファ層として機能する絶縁層１０３の界面での剥離が容易となるように、または後の剥離工程において半導体素子や配線に亀裂やダメージが入るのを防ぐために設ける。バッファ層として機能する絶縁層１０３としては、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、無機化合物を用いて単層又は多層で形成する。無機化合物の代表例としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等がある。なお、バッファ層として機能する絶縁層１０３に、窒化珪素、窒化酸化珪素、酸化窒化珪素等を用いることにより、外部から後に形成される素子層へ水分や、酸素等の気体が侵入することを防止することができる。バッファ層として機能する絶縁層１０３の厚さは１０ｎｍ以上１０００ｎｍ以下、さらには１００ｎｍ以上７００ｎｍ以下が好ましい。ここでは、厚さ５００ｎｍ〜７００ｎｍの酸化窒化珪素層をプラズマＣＶＤ法により形成する。
下地層として機能する絶縁層１０４は、バッファ層として機能する絶縁層１０３と同様の形成方法及び材料を適宜用いることができる。さらには、下地層として機能する絶縁層１０４を積層構造としても良い。例えば、無機化合物を用いて積層してもよく、代表的には、酸化珪素、窒化酸化珪素、及び酸化窒化珪素を積層して形成しても良い。下地層として機能する絶縁層１０４の厚さは１０ｎｍ以上２００ｎｍ以下、さらには５０ｎｍ以上１５０ｎｍ以下が好ましい。ここでは、厚さ３０〜７０ｎｍの窒化酸化珪素層をプラズマＣＶＤ法により形成し、その上に厚さ８０〜１２０ｎｍの酸化窒化珪素層をプラズマＣＶＤ法により形成する。なお、バッファ層として機能する絶縁層１０３を有する場合、敢えて下地層として機能する絶縁層１０４を形成しなくとも良い。
次に、絶縁層１０４上に薄膜トランジスタ１０５ａ、１０５ｂを形成する。図１（Ａ）に示す薄膜トランジスタ１０５ａ、１０５ｂは、ソース領域、ドレイン領域、及びチャネル形成領域を有する半導体層５３ａ、５３ｂ、ゲート絶縁層５４、並びにゲート電極５５ａ、５５ｂで構成される。
半導体層５３ａ、５３ｂは、厚さ１０ｎｍ以上１００ｎｍ以下、さらには２０ｎｍ以上７０ｎｍ以下の非単結晶半導体で形成される層であり、非単結晶半導体層としては、結晶性半導体層、非晶質半導体層、微結晶半導体層等がある。また、半導体としては、シリコン、ゲルマニウム、シリコンゲルマニウム化合物等がある。特に、非晶質半導体層を瞬間熱アニール（ＲＴＡ）又はファーネスアニール炉を用いた熱処理によって結晶化する、あるいは加熱処理とレーザビームの照射を組み合わせて非晶質半導体層を結晶化して結晶性半導体を形成することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いて結晶化することができる。
加熱処理に加えてレーザビームを照射して結晶化する場合には、連続発振レーザビームの照射若しくは繰り返し周波数が１０ＭＨｚ以上であって、パルス幅が１ナノ秒以下、好ましくは１乃至１００ピコ秒である高繰返周波数超短パルス光を照射することによって、結晶性半導体が溶融した溶融帯を、当該レーザビームの照射方向に連続的に移動させながら結晶化を行うことができる。このような結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。
半導体層５３ａ、５３ｂのソース領域及びドレイン領域には、リンまたはボロン等の不純物元素が添加されている。ｎチャネル型薄膜トランジスタとなる半導体層のソース領域及びドレイン領域には、不純物濃度が１×１０１９〜１×１０２１ｃｍ−３のリンが添加されていることが好ましい。また、ｐチャネル型薄膜トランジスタとなる半導体層のソース領域及びドレイン領域には、不純物濃度が１×１０１９〜１×１０２１ｃｍ−３のボロンが添加されていることが好ましい。
ゲート絶縁層５４は、厚さ５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上４０ｎｍ以下の酸化珪素及び酸化窒化珪素などの無機絶縁物をプラズマＣＶＤ法、スパッタリング法、塗布法、印刷法等で形成する。
ゲート電極５５ａ、５５ｂは、金属または一導電型を与える不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることができる。また、金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第１層と当該金属から成る第２層とを積層させた構造としても良い。このとき第１層を金属窒化物とすることで、バリアメタルとすることができる。すなわち、第２層の金属が、ゲート絶縁層やその下層の半導体層に拡散することを防ぐことができる。また、積層構造とする場合には、第１層の端部が第２層の端部より外側に突き出した形状としても良い。
半導体層５３ａ、５３ｂ、ゲート絶縁層５４、ゲート電極５５ａ、５５ｂなどを組み合わせて構成される薄膜トランジスタ１０５ａ、１０５ｂは、シングルドレイン構造、ＬＤＤ（低濃度ドレイン）構造、ゲートオーバーラップドレイン構造など各種構造を適用することができる。ここでは、シングルドレイン構造の薄膜トランジスタを示す。さらには、等価的には、同電位のゲート電圧が印加される複数のトランジスタが直列に接続された形となるマルチゲート構造、半導体層の上下をゲート電極で挟むデュアルゲート構造、絶縁層５６上にゲート電極が形成され、ゲート電極上にゲート絶縁層、半導体層が形成される逆スタガ型薄膜トランジスタ等を適用することができる。
なお、薄膜トランジスタとして金属酸化物や有機半導体材料を半導体層に用いた薄膜トランジスタを形成することが可能である。金属酸化物の代表例には酸化亜鉛や亜鉛ガリウムインジウムの酸化物等がある。
絶縁層１０６、１０７は、薄膜トランジスタ及び配線を絶縁する層間絶縁層として機能する。絶縁層１０６、１０７は、バッファ層として機能する絶縁層１０３と同様の形成方法及び材料を用いることができる。なお、ここでは、絶縁層１０６、１０７の積層構造としたが、単層または２層以上の積層構造とすることができる。ここでは、絶縁層１０６として、厚さ３０〜７０ｎｍの酸化窒化珪素層をプラズマＣＶＤ法により形成する。また、絶縁層１０７として、厚さ８０〜１２０ｎｍの窒化酸化珪素層をプラズマＣＶＤ法で形成した後、厚さ５００〜７００ｎｍの酸化窒化珪素層をプラズマＣＶＤ法により形成する。
導電層１０８、１０９は、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造、モリブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造など、アルミニウム（Ａｌ）のような低抵抗材料と、チタン（Ｔｉ）やモリブデン（Ｍｏ）などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。ここでは、厚さ８０〜１２０ｎｍのチタン層、厚さ２５０〜３５０ｎｍのアルミニウム層、及び厚さ８０〜１２０ｎｍのチタン層を順に積層形成した後、フォトリソグラフィー工程により形成したレジストマスクを用いて選択的にエッチングして、導電層１０８、１０９を形成する。
導電層１０８、１０９の上に、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化珪素、ダイヤモンドライクカーボン、窒化炭素等の保護層を設けてもよい。保護膜をイオンアシストデポジションで形成すると、緻密な保護膜を形成することが可能である。保護層を設けることにより、外部から薄膜トランジスタへ水分が浸入することを抑制することが可能であり、特に緻密な保護膜を形成することで、その効果はより高まる。即ち、薄膜トランジスタ及び半導体装置の電気的特性の信頼性を高めることができる。
絶縁層１１１は、バッファ層として機能する絶縁層１０３と同様の形成方法及び材料を用いて形成する。なお、絶縁層１１１は後に形成されるアンテナの下地層である。このため、絶縁層１１１の表面は平坦であることが好ましい。このため、絶縁層１１１は、有機樹脂を有機溶剤で希釈した組成物を塗布し、乾燥焼成して形成することが好ましい。また、感光性樹脂を希釈した組成物を用いて絶縁層１１１を形成することで、従来のフォトリソグラフィー工程で形成したレジストマスクを用いてエッチングする工程よりも工程数が減るため、半導体装置の歩留まりが高くなる。ここでは、感光性ポリイミド樹脂を有機溶剤で希釈した組成物を塗布し乾燥し、フォトマスクを用いて露光した後、未硬化部を除去し焼成して絶縁層１１１を形成する。
アンテナ１１２は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子を有する液滴やペーストを液滴吐出法（インクジェット法、ディスペンス法など）により吐出し、乾燥焼成して形成する。液滴吐出法によりアンテナを形成することで、工程数の削減が可能であり、それに伴うコスト削減が可能である。
また、スクリーン印刷法を用いてアンテナ１１２を形成してもよい。スクリーン印刷法を用いる場合、アンテナ１１２の材料としては、粒径が数ｎｍから数十μｍの導電性粒子を有機樹脂に溶解または分散させた導電性ペーストを選択的に印刷する。導電性粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または上記材料の分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電層の形成にあたり、導電性のペーストを印刷した後に焼成することが好ましい。
また、アンテナ１１２は、スクリーン印刷法の他にもグラビア印刷等を用いてもよいし、メッキ法、スパッタリング法等を用いて、導電性材料により形成することができる。
また、ＲＦＩＤの信号の伝送方式として、電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用する。磁束密度の変化による電磁誘導を利用する場合、アンテナの上面形状を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成することができる。
また、ＲＦＩＤにおける信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用することもできる。その場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナの長さ等の形状を適宜設定すればよい。
マイクロ波方式を適応することが可能なＲＦＩＤのアンテナ１１２の例を図１６（Ａ）〜（Ｄ）に一例を示す。例えば、アンテナの上面形状を線状（例えば、ダイポールアンテナ（図１６（Ａ）参照））、平坦な形状（例えば、パッチアンテナ（図１６（Ｂ）参照））またはリボン型の形状（図１６（Ｃ）、（Ｄ）参照）等に形成することができる。また、アンテナとして機能する導電層の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
素子層１０２の一表面または両面に設けられる繊維体１１３は、有機化合物または無機化合物の高強度繊維を用いた織布または不織布であり、素子層１０２全面を覆う。高強度繊維としては、具体的には引張弾性率が高い繊維である。または、ヤング率が高い繊維である。高強度繊維の代表例としては、ポリビニルアルコール繊維、ポリエステル繊維、ポリアミド繊維、ポリエチレン繊維、アラミド繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維である。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維を用いることができる。なお、繊維体１１３は、一種類の上記高強度繊維で形成されてもよい。また、複数種類の上記高強度繊維で形成されてもよい。
また、繊維体１１３は、繊維（単糸）の束（以下、糸束という。）を経糸及び緯糸に使って製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布で構成されてもよい。織布の場合、平織り、綾織り、しゅす織り等適宜用いることができる。
糸束の断面は、円形でも楕円形でもよい。糸束として、高圧水流、液体を媒体とした高周波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした糸束を用いてもよい。開繊加工をした糸束は、糸束幅が広くなり、厚み方向の単糸数を削減することが可能であり、糸束の断面が楕円形または平板状となる。また、糸束として低撚糸を用いることで、糸束が扁平化しやすく、糸束の断面形状が楕円形状または平板形状となる。このように、断面が楕円形または平板状の糸束を用いることで、繊維体１１３の厚さを薄くすることが可能である。このため、薄型の半導体装置を作製することができる。糸束幅は４μｍ以上４００μｍ以下、好ましくは４μｍ以上２００μｍ以下において本発明の効果を確認しており、原理上は更に細くてもよい。また、糸束の厚さは、４μｍ以上２０μｍ以下において本発明の効果を確認しており、原理上は更に薄くても良く、その幅及び厚さは繊維の材料に依存する。
なお、本明細書の図面においては、繊維体１１３は、断面が楕円形の糸束で平織りした織布で示されている。また、薄膜トランジスタ１０５ａ、１０５ｂが繊維体１１３の糸束よも大きいが、薄膜トランジスタ１０５ａ、１０５ｂが繊維体１１３の糸束よも小さい場合もある。
繊維体１１３が、糸束を経糸及び緯糸に使って製織した織布の上面図を図１１に示す。
図１１（Ａ）に示すように、繊維体１１３は、一定間隔をあけた経糸１１３ａ及び一定間隔をあけた緯糸１１３ｂが織られている。このような繊維体には、経糸１１３ａ及び緯糸１１３ｂが存在しない領域（バスケットホール１１３ｃという）を有する。このような繊維体１１３は、有機樹脂が繊維体に含浸される割合が高まり、繊維体１１３及び素子層１０２の密着性を高めることができる。
また、図１１（Ｂ）に示すように、繊維体１１３は、経糸１１３ａ及び緯糸１１３ｂの密度が高く、バスケットホール１１３ｃの割合が低いものでもよい。代表的には、バスケットホール１１３ｃの大きさが、局所的に押圧される面積より小さいことが好ましい。代表的には一辺が０．０１ｍｍ以上０．２ｍｍ以下の矩形であることが好ましい。繊維体１１３のバスケットホール１１３ｃの面積がこのように小さいと、先端の細い部材（代表的には、ペンや鉛筆等の筆記用具）により押圧されても、当該圧力を繊維体１１３全体で吸収することが可能である。
また、糸束内部への有機樹脂の浸透率を高めるため、繊維に表面処理が施されても良い。例えば、繊維表面を活性化させるためのコロナ放電処理、プラズマ放電処理等がある。また、シランカップリング剤、チタネートカップリング剤を用いた表面処理がある。
次に、図１（Ｂ）に示すように、繊維体１１３及び素子層１０２上に有機樹脂層１１４を形成する。有機樹脂層１１４はエポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、またはシアネート樹脂等の熱硬化性樹脂を用いることができる。また、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、またはフッ素樹脂等の熱可塑性樹脂を用いることができる。また、上記熱可塑性樹脂及び上記熱硬化性樹脂の複数を用いてもよい。上記有機樹脂を用いることで、熱処理により繊維体を素子層に固着することが可能である。なお、有機樹脂層１１４はガラス転移温度が高いほど、局所的押圧に対して破壊しにくいため好ましい。
有機樹脂層１１４の形成方法としては、印刷法、キャスト法、液滴吐出法、ディップコート法等を用いることができる。
このとき、有機樹脂層１１４中の一部または全部を繊維体１１３に含浸させる。即ち、繊維体１１３は有機樹脂層１１４中に含まれる。このようにすることで、繊維体１１３及び有機樹脂層１１４の密着力が高まる。
有機樹脂層１１４または繊維体の糸束内に高熱伝導性フィラーを分散させてもよい。高熱伝導性フィラーとしては、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ等がある。また、高熱伝導性フィラーとしては、銀、銅等の金属粒子がある。高熱伝導性フィラーが有機樹脂または糸束内に含まれることにより素子層での発熱を外部に放出しやすくなるため、半導体装置の蓄熱を抑制することが可能であり、半導体装置の蓄熱に起因する不良を低減することができる。
次に、有機樹脂層１１４を加熱して、有機樹脂層１１４の有機樹脂を可塑化または硬化する。なお、有機樹脂が可塑性有機樹脂の場合、この後、室温に冷却することにより、加熱によって可塑化した有機樹脂を硬化する。
この結果、図１（Ｃ）に示すように、繊維体１１３に含浸し、かつ素子層１０２及びアンテナ１１２の片面に固着される有機樹脂層１２１となる。なお、素子層１０２及びアンテナ１１２の片面に固着された有機樹脂層１２１及び繊維体１１３を、封止層１２０と示す。
次に、後の剥離工程を容易に行うために、封止層１２０側から、封止層１２０、素子層１０２及び剥離層１０１にレーザビームを照射して、図１（Ｄ）に示すような溝１２３を形成してもよい。溝１２３を形成するために照射するレーザビームとしては、剥離層１０１、素子層１０２、または封止層１２０を構成する層のいずれかが吸収する波長を有するレーザビームが好ましく、代表的には、紫外領域、可視領域、又は赤外領域のレーザビームを適宜選択して照射する。
このようなレーザビームを発振することが可能なレーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ、ＣＯ２等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶、ガラス、ルビー等の固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、その固体レーザ発振器においては基本波〜第５高調波を適宜適用するのが好ましい。
次に、図１（Ｅ）に示すように、溝１２３をきっかけとして、剥離層１０１及びバッファ層として機能する絶縁層１０３の界面において、剥離層１０１が形成される絶縁表面を有する基板１００と、素子層１０２を含む層１２４とを物理的手段により剥離する。物理的手段とは、力学的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネルギー）を加える手段を指しており、その手段は、代表的には機械的な力を加えること（例えば人間の手や把治具で引き剥がす処理や、ローラーを回転させながら分離する処理）である。このとき、封止層１２０表面に光または熱により剥離可能な粘着シートを設けると、さらに剥離が容易となる。
また、溝１２３に液体を滴下し、剥離層１０１及びバッファ層として機能する絶縁層１０３の界面に液体を浸透させて剥離層１０１から素子層１０２を剥離してもよい。この場合、溝１２３にのみ液体を滴下してもよいし、または絶縁表面を有する基板１００、素子層１０２、アンテナ１１２、及び封止層１２０全体を液体に浸して、溝１２３から剥離層１０１及び素子層１０２の界面に液体を浸透させても良い。
本実施の形態においては、剥離層１０１としてバッファ層として機能する絶縁層１０３に接する層に金属酸化層を形成し、物理的手段により、素子層１０２を含む層１２４を剥離する方法を用いたがこれに限られない。基板に透光性を有する基板を用い、剥離層１０１に水素を含む非晶質珪素層を用い、絶縁表面を有する基板１００から剥離層１０１にレーザビームを照射して、非晶質珪素層に含まれる水素を気化させて、絶縁表面を有する基板１００と剥離層１０１との間で剥離する方法を用いることができる。
また、絶縁表面を有する基板１００を機械的に研磨し除去する方法や、絶縁表面を有する基板１００をフッ化水素酸等の溶液を用いて溶解して絶縁表面を有する基板１００を除去する方法を用いることができる。この場合、剥離層１０１を用いなくともよい。
また、図１（Ｄ）において、溝１２３にＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ガスを導入し、剥離層１０１をフッ化ガスでエッチングし除去して、絶縁表面を有する基板１００から素子層１０２を含む層１２４を剥離する方法を用いることができる。
また図１（Ｄ）において、溝１２３にＮＦ３、ＢｒＦ３、ＣｌＦ３などのフッ化ガスを導入し、剥離層１０１の一部をフッ化ガスでエッチングし除去した後、有機樹脂層１２１に粘着部材を貼りあわせて、絶縁表面を有する基板１００から素子層１０２を含む層１２４を物理的手段により剥離する方法を用いることができる。
なお、素子層１０２に複数の半導体装置が含まれる場合、素子層１０２及び封止層を分断して、複数の半導体装置を切り出してもよい。このような工程により、複数の半導体装置を作製することができる。
以上により、半導体装置を作製することができる。
なお、図１（Ａ）から（Ｅ）においては、素子層１０２上に繊維体１１３を設けた後、有機樹脂層１１４を形成したが、この代わりに素子層１０２に有機樹脂層１１４を形成した後、繊維体を素子層１０２及び有機樹脂層１１４上に設けてもよい。この工程について、以下に示す。
図３（Ａ）に示すように、絶縁表面を有する基板１００上に剥離層１０１を形成し、剥離層１０１上に非単結晶半導体層を用いて形成される半導体素子を含む素子層１０２及びアンテナ１１２を形成する。次に、素子層１０２及びアンテナ１１２上に、有機樹脂層１１４を形成する。
次に、図３（Ｂ）に示すように、素子層１０２及びアンテナ１１２上に繊維体１１３を設ける。このとき、有機樹脂層１１４に繊維体１１３を押し付けることで、有機樹脂層１１４中に繊維体１１３を含ませることができる。また、繊維体１１３内に有機樹脂を含浸させることができる。
次に、有機樹脂層１１４を加熱して、有機樹脂層１１４の有機樹脂を可塑化または硬化する。なお、有機樹脂が可塑性有機樹脂の場合、この後、室温に冷却することにより、加熱によって可塑化した有機樹脂を硬化する。
この結果、図３（Ｃ）に示すように、繊維体１１３に含浸し、かつ素子層１０２及びアンテナ１１２の片面に固着される有機樹脂層１２１となる。なお、素子層１０２及びアンテナ１１２の片面に固着された有機樹脂層１２１及び繊維体１１３を、封止層１２０と示す。
この後、図１（Ｄ）と同様に、図３（Ｄ）に示すように、剥離層１０１及びバッファ層として機能する絶縁層１０３の界面において、素子層１０２を含む層１２４を剥離する。
以上により、半導体装置を作製することができる。
なお、バッファ層として機能する絶縁層１０３側にも封止層を形成してもよい。この工程について以下に示す。図２（Ａ）に示すようにバッファ層として機能する絶縁層１０３上に繊維体１２６を設ける。繊維体１２６は、図１（Ａ）に示す繊維体１１３を適宜用いることができる。
次に、図２（Ｂ）に示すように、繊維体１１３及び絶縁層１０３上から有機樹脂を含む組成物を塗布して焼成し、有機樹脂層１２７を形成する。有機樹脂層１２７は図１（Ｂ）に示す有機樹脂層１１４を適宜用いることができる。なお、有機樹脂層１１４中に繊維体１１３を含むように有機樹脂層１２７を形成する。また、繊維体１１３内に有機樹脂を含浸させることができる。
次に、図２（Ｃ）に示すように、有機樹脂層１２７を加熱して、有機樹脂層１２７の有機樹脂を可塑化または硬化する。有機樹脂が可塑性の場合、この後、室温に冷却することにより可塑化した有機樹脂も硬化する。この結果、図２（Ｃ）に示すように、繊維体１１３に含浸し、かつバッファ層として機能する絶縁層１０３に形成される有機樹脂層１２８からなる封止層１２９を形成することができる。即ち、素子層１０２の両面に封止層１２０、１２９が設けられる半導体装置を作製することができる。
このときの封止層１２０、１２９は同じ材質の繊維体及び有機樹脂で形成されていることが反り低減の為には好ましいが、表裏を判別して使用する用途の場合には必ずしも同じ材質である必要性はない。このように素子層の両面を繊維体に含浸される有機樹脂が固着されることにより、半導体装置が繊維体により支持されるため、半導体装置の反りを減少させることが可能であり、後のラミネートフィルムやシール等へ当該半導体装置を搭載することが容易となる。
また、素子層１０２に形成される封止層１２０の繊維体の経糸または緯糸の方向と、封止層１２９の繊維体の経糸または緯糸の方向とが３０°以上６０°以下、好ましくは４０°以上５０°以下ずれていてもよい。この場合、素子層の表裏に設けられる繊維体の引っ張り方向が表裏で異なるため、局所的押圧の際の延伸が等方性的になる。このため、局所的押圧による半導体装置の破壊をさらに低減することができる。
ここで、本実施の形態で示す半導体装置が有する効果について、図４を用いて示す。
図４（Ａ）に示すように、従来の半導体装置４０は、非単結晶半導体層を用いて形成される半導体素子を含む素子層４１が接着材４２ａ、４２ｂを用いてフィルム４３ａ、４３ｂで封止される。このような半導体装置に局所的な押圧４４を加える。
その結果、図４（Ｂ）に示すように、素子層４１、接着材４２ａ、４２ｂ、フィルム４３ａ、４３ｂがそれぞれ延伸してしまい、押圧部において曲率半径の小さな湾曲が生じてしまう。この結果、素子層４１を構成する半導体素子、配線等に亀裂が生じてしまい、半導体装置が破壊されてしまう。
しかしながら、本実施の形態で示す半導体装置５０は、図４（Ｃ）に示すように、素子層５１の片面または両面には有機樹脂を含有する繊維体からなる封止層が設けられる。繊維体は高強度繊維で形成されており、高強度繊維は、引張弾性率またはヤング率が高い。このため、点圧や線圧等の局所的な押圧４４がかかっても高強度繊維は延伸せず、押圧された力が繊維体全体に分散され、半導体装置全体で湾曲するようになる。この結果、図４（Ｄ）に示すように、局所的な押圧が加えられても、半導体装置で生じる湾曲は曲率半径の大きなものとなり、素子層５１を構成する半導体素子、配線等に亀裂が生じず、半導体装置の破壊を低減することができる。
また、素子層５１の厚さを薄くすることで、半導体装置を湾曲させることが可能となる。このため、素子層５１の面積を大きくすることが可能である。このため、半導体装置を作製する工程が容易となる。また、当該半導体装置がアンテナ内蔵のＲＦＩＤの場合、アンテナのサイズを増大させることが可能である。このため、通信距離の長いＲＦＩＤを作製することができる。
なお、素子層１０２に複数の半導体装置が含まれる場合、素子層１０２及び封止層を分断して、複数の半導体装置を切り出してもよい。このような工程により、複数の半導体装置を作製することができる。分断する際は、ダイシング、スクライビング、はさみやナイフなどの刃物を有する裁断機、又はレーザーカット法等により選択的に分断することができる。
また、半導体装置を紙に抄きこむことで、半導体装置を含む紙を形成することができる。具体的には、第１の湿紙上に半導体装置を設ける。その上に第２の湿紙を配置し、圧着及び乾燥する。この結果、半導体装置を含む紙を形成することができる。この後、当該紙を適当な大きさに切断してもよい。
本実施の形態で示す半導体装置は、非単結晶半導体層を用いて形成される半導体素子を有する素子層と、繊維体とが有機樹脂で固着されている。繊維体は、局所的な押圧による圧力を繊維全体へ分散するため、局所的に圧力がかかりにくい。このため、半導体装置を構成する配線や半導体素子が延伸されず、半導体装置が破壊されにくい。また、素子層に高強度繊維からなる繊維体が固着されているため、剥離工程においても、素子層が延伸しにくい。即ち、素子層に形成される半導体素子、配線等が延伸することを低減することができる。このため、半導体装置の歩留まりを向上させることができる。
また、素子層の厚さを薄くすることで、半導体装置を湾曲させることが可能となる。このため、素子層の面積を大きくすることが可能である。このため、半導体装置を作製する工程が容易となる。また、当該半導体装置がアンテナ内蔵のＲＦＩＤの場合、アンテナのサイズを増大させることが可能である。このため、通信距離の長いＲＦＩＤを作製することができる。
（実施の形態２）
本実施の形態では、実施の形態１と比較して、さらに破壊されにくい半導体装置の作製方法を図５を用いて説明する。
実施の形態１と同様に、図５（Ａ）に示すように絶縁表面を有する基板１００上に剥離層１０１を形成し、剥離層１０１上に非単結晶半導体層を用いて形成される半導体素子を含む素子層１０２及びアンテナ１１２を形成する。次に、素子層１０２及びアンテナ１１２上に繊維体１１３を設け、有機樹脂層１１４を形成し、有機樹脂層１１４上に保護フィルム１３１を設ける。
保護フィルム１３１としては、高強度材料で形成されていることが好ましい。高強度材料の代表例としては、ポリビニルアルコール系樹脂、ポリエステル系樹脂、ポリアミド系樹脂、ポリエチレン系樹脂、アラミド系樹脂、ポリパラフェニレンベンゾビスオキサゾール樹脂、ガラス樹脂等がある。
保護フィルム１３１が高強度材料で形成されていることで、実施の形態１と比較して局所的な押圧による破壊を抑制することができる。具体的には、繊維体１１３において、経糸束及び緯糸束が分布しないバスケットホールの面積が局所的圧力がかけられる面積より大きい場合、バスケットホールに局所的に荷重されると、当該圧力が繊維体１１３で吸収されず、直接素子層１０２及びアンテナ１１２にかかってしまう。この結果、素子層１０２及びアンテナ１１２が延伸し、半導体素子または配線が破壊されてしまう。
しかしながら、高強度材料で形成される保護フィルム１３１を有機樹脂層１１４上に設けることで、局所的な荷重を保護フィルム１３１全体で吸収するため、局所的な押圧による破壊の少ない半導体装置となる。
次に、図５（Ｂ）に示すように、実施の形態１と同様に、有機樹脂層１１４を加熱して、封止層１２０を形成する。また、封止層１２０の有機樹脂は保護フィルム１３１を素子層１０２及びアンテナ１１２に固着する。即ち、封止層１２０は、繊維体１１３及び保護フィルム１３１を素子層１０２及びアンテナ１１２に固着している。また、封止層１２０に含まれる有機樹脂層１２１は繊維体１１３中に含浸される。
次に、図５（Ｃ）に示すように、剥離層１０１が形成される絶縁表面を有する基板１００から素子層を含む層１２４を剥離する。ここでは、実施の形態１と同様に、レーザビームを素子層１０２及び剥離層１０１に照射し溝を形成した後、剥離層１０１及びバッファ層として機能する絶縁層１０３の界面に形成される金属酸化物層において、物理的手段により剥離する。
この後、図５（Ｄ）に示すように、バッファ層として機能する絶縁層１０３表面に繊維体を設け、有機樹脂層を形成し、有機樹脂層上に保護フィルムを設け、加熱し圧着して封止層１２９及び保護フィルム１４１を素子層１０２に固着してもよい。
なお、図５（Ａ）において、保護フィルム１３１が熱可塑性材料の場合、素子層１０２及びアンテナ１１２と繊維体１１３との間に保護フィルム１３１を設け加熱圧着してもよい。また、素子層１０２、アンテナ１１２及び繊維体１１３と、有機樹脂層１１４との間に保護フィルム１３１を設け加熱圧着してもよい。また、図５（Ｄ）において、保護フィルム１４１が熱可塑性材料の場合、バッファ層として機能する絶縁層１０３と繊維体との間に保護フィルム１４１を設け加熱圧着してもよい。また、バッファ層として機能する絶縁層１０３及び繊維体と、有機樹脂層との間に保護フィルム１４１を設け加熱圧着してもよい。当該構造においても、局所的押圧による荷重を保護フィルム及び繊維体で分散させることが可能であり、半導体装置の破壊を低減することができる。
なお、素子層１０２に複数の半導体装置が含まれる場合、素子層１０２及び封止層を分断して、複数の半導体装置を切り出してもよい。このような工程により、複数の半導体装置を作製することができる。
また、実施の形態１と同様に、半導体装置を紙に抄きこむことで、半導体装置を含む紙を形成することができる。
以上により、局所的押圧による破壊が少ない半導体装置を作製することができる。また、素子層の厚さを薄くすることで、半導体装置を湾曲させることが可能となる。このため、素子層の面積を大きくすることが可能である。このため、半導体装置を作製する工程が容易となる。また、当該半導体装置がアンテナ内蔵のＲＦＩＤの場合、アンテナのサイズを増大させることが可能である。このため、通信距離の長いＲＦＩＤを作製することができる。
（実施の形態３）
本実施の形態では、素子層にアンテナが形成されず、別の基板に設けられたアンテナを素子層に接続した半導体装置の作製方法について、図６及び図７を用いて説明する。
図６（Ａ）に示すように、実施の形態１と同様に、絶縁表面を有する基板１００上に剥離層１０１を形成し、剥離層１０１上に非単結晶半導体層を用いて形成される半導体素子を含む素子層１５１を形成する。次に、素子層１５１上に繊維体１１３及び開口部１５４を有する有機樹脂層１５５を形成する。
ここでは、素子層１５１としては、実施の形態１に示すように、バッファ層として機能する絶縁層１０３を形成し、バッファ層として機能する絶縁層１０３上に下地層として機能する絶縁層１０４を形成し、絶縁層１０４上に薄膜トランジスタ１０５ａ、１０５ｂを形成する。薄膜トランジスタ１０５ａ、１０５ｂ上に絶縁層１０６、１０７を形成し、絶縁層１０６、１０７を貫いて薄膜トランジスタ１０５ａ、１０５ｂの半導体層のソース領域及びドレイン領域に接続する導電層１０８を形成し、この後に形成する電極パッド１５２に接続する導電層１０９を形成する。なお、電極パッド１５２は導電層１０９ならびに導電層１０８を介して半導体層のソースあるいはドレイン領域と電気的に接続している。導電層１０８、１０９、絶縁層１０７上に絶縁層１１１を形成し、絶縁層１１１を貫いて導電層１０９と接続する電極パッド１５２を形成する。
有機樹脂層１５５は、電極パッド１５２の一部を露出するような開口部１５４を有するように、有機樹脂を有機溶剤で希釈した組成物を印刷法または液滴吐出法により素子層１５１上に設け、乾燥焼成して形成する。
次に、図６（Ｂ）に示すように、有機樹脂層１５５の開口部に接続端子１６１を形成する。接続端子１６１は、印刷法、液滴吐出法等で形成することができる。接続端子１６１の材料としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または上記材料の分散性ナノ粒子を用いることができる。次に、有機樹脂層１５５及び接続端子１６１の材料を焼成して、素子層１５１の片面に有機樹脂層１５５及び繊維体１１３からなる封止層１５６を形成する。なお、封止層１５６には、電極パッド１５２に接続する接続端子１６１が形成される。
次に、図６（Ｃ）に示すように、剥離層１０１が形成される絶縁表面を有する基板１００及び素子層１５１を含む層１６２を剥離する。ここでは、実施の形態１と同様に、レーザビームを素子層及び剥離層１０１に照射して、溝を形成する。次に、当該溝に液体を供給した後、剥離層１０１及びバッファ層として機能する絶縁層１０３の界面において、物理的手段により剥離する。
この後、図７（Ａ）に示すように、素子層１５１に固着された封止層１５６と、アンテナ１７２が形成された基板１７１とを接着材１７４にて接着する。このとき、素子層１５１に形成された接続端子１６１とアンテナ１７２とを異方性導電接着材１７３を用いて電気的に接続する。
異方性導電接着材１７３としては、分散した導電性粒子（粒径が、数ｎｍ〜数十μｍ）を含有する接着性樹脂であり、エポキシ樹脂、フェノール樹脂等が挙げられる。また、導電性粒子は、金、銀、銅、パラジウム、ニッケル、炭素、または白金から選ばれた一元素、若しくは複数の元素で形成される。また、これらの元素の多層構造を有する粒子でも良い。更には、樹脂で形成された粒子の表面に、金、銀、銅、パラジウム、ニッケル、または白金から選ばれた一元素、若しくは複数の元素で形成される薄膜が形成された導電性粒子を用いてもよい。さらには、導電性粒子として、ＣＮＴ（カーボンナノチューブ）を用いてもよい。
アンテナ１７２としては、実施の形態１に示すアンテナ１１２と同様の材料及び形成方法を適宜用いることができる。
アンテナ１７２が形成された基板１７１としては、フィルム状のプラスチック基板、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）などを用いることができる。
次に、図７（Ｂ）に示すように、実施の形態１と同様に、バッファ層として機能する絶縁層１０３表面に封止層１２９を形成してもよい。
次に、図７（Ｃ）に示すように、アンテナ１７２が形成される基板１７１と、封止層１５６、素子層１５１、及び封止層１２９を封止するようにフィルム１７５を設けてもよい。フィルムとしては、アンテナ１７２が形成された基板１７１と同様のフィルムを用いることができる。
なお、本実施の形態において、素子層１５１を剥離層１０１から剥離した後、アンテナ１７２が形成される基板１７１を素子層１５１上の封止層１２０に接着した形態を示したが、これの代わりに、図６（Ｂ）に示すように、接続端子１６１を形成した後、封止層１５６と、アンテナ１７２が形成される基板１７１とを接着すると共に、アンテナ１７２と接続端子１６１を異方性導電接着材１７３で電気的に接続しても良い。この後、剥離層１０１から、素子層１５１を剥離してもよい。さらに、図７（Ｂ）に示すように、バッファ層として機能する絶縁層１０３に封止層１２９を形成し、図７（Ｃ）に示すようにフィルム１７５でアンテナ１７２が形成される基板１７１、封止層１５６、素子層１５１、及び封止層１２９を封止してもよい。
上記形態では、アンテナ１７２を有する基板１７１が素子層１５１の一方の面にのみ接着された半導体装置を示したが、素子層１５１の両面にそれぞれアンテナが形成された基板を接着してもよい。その形態を図８を用いて以下に示す。
図６及び図７（Ａ）の工程を経て、図８（Ａ）に示すように、アンテナ１７２が形成された基板１７１と、素子層１８０の一方の面に設けられた封止層１５６とが接着材１７４で接着される。
また、素子層１８０の他方の面（即ち、絶縁層１０３表面）には封止層１２９が設けられる。なお、素子層１８０には、薄膜トランジスタ１０５ａ、１０５ｂの半導体層のソース領域及びドレイン領域に接続する導電層１０８と同様に形成された配線１８１が絶縁層１０７上に形成される。なお、配線１８１として、ゲート絶縁膜上にゲート電極５５ａ、５５ｂと同時に配線を形成してもよい。
次に、配線１８１に接続する接続端子を形成するために、封止層１２９及び素子層１８０の一部に開口部を形成する。ここでは、封止層１２９側から配線１８１にレーザビームを照射して開口部を形成し、配線１８１を一部露出する。
次に、図８（Ｂ）に示すように、開口部を充填するように、接続端子１８３を形成する。接続端子１８３は、接続端子１６１と同様に形成することができる。
次に、図８（Ｃ）に示すように、封止層１２９と、アンテナ１９２が形成された基板１９１を接着材１９４を用いて接着すると共に、接続端子１８３及びアンテナ１９２を異方性導電接着材１９３で電気的に接続する。
以上により、素子層の両面にアンテナが設けられた半導体装置を作製することができる。このような半導体装置は、ＵＨＦ帯の電波受信可能なＲＦＩＤのように、対称構造のアンテナを有する半導体装置のときに用いると、半導体装置の大きさを小さくすることが可能であるため、好ましい。
なお、素子層１５１、１８０に複数の半導体装置が含まれる場合、素子層１５１、１８０及び封止層を分断して、複数の半導体装置を切り出してもよい。このような工程により、複数の半導体装置を作製することができる。
また、実施の形態１と同様に、半導体装置を紙に抄きこむことで、半導体装置を含む紙を形成することができる。
本実施の形態で示す半導体装置は、非単結晶半導体層を用いて形成される半導体素子を有する素子層と、繊維体とが有機樹脂で固着されている。繊維体は、局所的な押圧による圧力を繊維全体へ分散するため、局所的に圧力がかかりにくい。このため、半導体装置を構成する配線や半導体素子が延伸されず、半導体装置が破壊されにくい。また、素子層に高強度繊維からなる繊維体が固着されているため、剥離工程においても、素子層が延伸しにくい。即ち、素子層に形成される半導体素子、配線等が延伸することを低減することができる。このため、半導体装置の歩留まりを向上させることができる。
また、素子層の厚さを薄くすることで、半導体装置を湾曲させることが可能となる。このため、素子層の面積を大きくすることが可能である。このため、外部アンテナを素子層に接続する際、接続面積を大きくすることが可能となり、半導体装置を作製する工程が容易となる。また、当該半導体装置がアンテナ内蔵のＲＦＩＤの場合、アンテナのサイズを増大させることが可能である。このため、通信距離の長いＲＦＩＤを作製することができる。
（実施の形態４）
本実施の形態では、実施の形態１乃至３で示す非単結晶半導体層を用いて形成される半導体素子を含む素子層がプリント基板に接続された半導体装置について、図９を用いて説明する。
図９（Ａ）は、本実施の形態の半導体装置２５０の斜視図を示す。半導体装置２５０は、フレキシブルプリント基板に実施の形態１乃至３に示す非単結晶半導体層を用いて形成される半導体素子を含む素子層が設けられている。例えば、ポリエステル、ポリイミド等で形成されるベースフィルム２５１上に、銅、金、銀、アルミニウム等で形成される配線２５２が設けられる。また、配線２５２上に絶縁層を介して、実施の形態１乃至３に示す半導体素子を含む素子層及び封止層の積層体２５３ａ、２５３ｂが設けられている。また、配線２５２及び積層体２５３ａ、２５３ｂは、封止層のコンタクトホールに形成される接続端子を介して接続されている。ベースフィルム２５１、配線２５２、及び積層体２５３ａ、２５３ｂは、保護フィルム２５４で覆われている。また、半導体装置２５０の端部においては、保護フィルム２５４の一部が切除され、コネクタ等の外部回路と配線２５２が露出されている。
素子層は封止層を介して配線に設け、加熱圧着することで配線及びベース基板に素子層を固着させることができる。
なお、ここでは、１層の配線２５２を有する半導体装置を示したが、この代わりに多層配線構造であってもよい。また、複数の配線で積層体２５３ａ、２５３ｂが挟まれていてもよい。このように配線を多層にすることで、実装密度を高めることが可能である。
図９（Ｂ）は、本実施の形態の半導体装置２６０の断面図を示す。半導体装置２６０は、プリント基板に、実施の形態１乃至３に示す半導体素子を含む素子層が設けられている。例えば、コア層２６１の一方の面に実施の形態１乃至３に示す半導体素子を含む素子層２６２が設けられている。また、コア層２６１と、実施の形態１乃至３に示す半導体素子または配線が、封止層２６３を貫通するビア２６４で接続される。
また、素子層２６２には多層配線２６５が設けられる。多層配線２６５の有機樹脂層２６６に形成されるビア２６７によって、コア層２６１、素子層２６２に形成される半導体素子及び配線等が、半導体装置２６０表面に形成される導体パターン２６８と接続される。
また、コア層２６１の他方の面には多層配線２６９が設けられている。
また、半導体装置２６０に、コンデンサ、コイル、抵抗、ダイオード等のチップ２７１を導電性ペーストやワイヤー等の実装部材２７２で実装してもよい。
本実施の形態の半導体装置は、プリント基板に非単結晶半導体層を用いて形成される半導体素子を含む層を有する。また、繊維体を用いたプリプレグを用いて素子層をプリント基板内に設ける。このため、局所的荷重（点圧、線圧等）がかかっても、繊維体で圧力が分散されるため、実装工程や半導体装置を湾曲することで生じる破壊を低減することができる。また、高集積化が可能である。
（実施の形態５）
本実施の形態では、局所的荷重（点圧、線圧等）による破壊を低減することが可能な導電層を有する基板を作製する例を示す。
ここでは、導電層を有する基板としてアンテナを有する基板を例として、作製方法を以下に示す。
まず、実施の形態１と同様に、図１０（Ａ）に示すように、絶縁表面を有する基板１００上に剥離層１０１を形成し、剥離層１０１上にバッファ層として機能する絶縁層１０３を形成し、絶縁層１０３上にアンテナとして機能する導電層９０４を形成する。
アンテナとして機能する導電層９０４は、実施の形態１に示すアンテナ１１２と同様の材料及び作製方法を適宜用いることができる。
次に、実施の形態１乃至３と同様に、導電層９０４上に繊維体１１３を設ける。
次に、図１０（Ｂ）に示すように、実施の形態１乃至３と同様に、導電層９０４及び繊維体１１３上から有機樹脂を含む組成物を塗布し、焼成して、有機樹脂層１１４を形成する。
なお、上記工程のように、導電層９０４上に繊維体１１３を設けた後、有機樹脂層１１４を形成する代わりに、導電層９０４上に有機樹脂層１１４を形成した後、導電層９０４及び有機樹脂層１１４上に繊維体１１３を設けてもよい。
次に、有機樹脂層１１４を加熱して、図１０（Ｃ）に示すように、繊維体１１３に含浸される有機樹脂層１２１を含む封止層１２０が導電層９０４及び絶縁層１０３の片面に形成される。なお、導電層９０４及び絶縁層１０３の片面に固着された有機樹脂層１２１及び繊維体１１３を実施の形態１と同様、封止層１２０と示す。
次に、図１０（Ｄ）に示すように、実施の形態１乃至３と同様の剥離を行って、絶縁表面を有する基板１００から、絶縁層１０３を分離する。
次に、絶縁層１０３または封止層１２０の一部を除去し、導電層９０４の一部を露出させる。次に、図１０（Ｅ）に示すように、導電層９０４に接続する接続端子９０５ａ、９０５ｂを形成する。接続端子９０５ａ、９０５ｂは実施の形態４に示す接続端子１６１と同様に形成することができる。なお、絶縁層１０３の一部を除去して接続端子９０５ａ、９０５ｂを形成する代わりに、封止層１２０の一部を除去して接続端子９０５ａ、９０５ｂを形成してもよい。
以上の工程により、アンテナとして機能する導電層を有する基板を作製することができる。なお、当該アンテナに素子基板を接続しＲＦＩＤを作製することができる。その方法について、以下に示す。
図１０（Ｆ）に示すように、絶縁層１０３上に素子基板９０７を配置する。異方性導電材料を用いて圧着することで素子基板の端子部と導電層９０４との電気的な導通をとる。
なお、導電層９０４を含む積層体に複数のアンテナとして機能する導電層が形成される場合、当該積層体を分断し、アンテナとして機能する導電層９０４を有する複数の積層体を形成した後、各積層体の導電層９０４に素子基板を接続してもよい。
また、図１０（Ｆ）では絶縁層１０３に比較して小さい面積の素子基板９０７を設けた例を示したが、特に限定されず、絶縁層１０３とほぼ同じ面積の素子基板を設けてもよいし、絶縁層１０３よりも大きな面積の素子基板を設けてもよい。
以上の工程により、ＩＣタグとして機能する半導体装置が完成する。また、局所的押圧による破壊が少ない半導体装置を作製することができる。
なお、最後に、保護のため、素子基板９０７を覆うように、繊維体に有機樹脂が含浸された封止層を絶縁層１０３上に形成してもよい。
（実施の形態６）
本実施の形態では、本発明の半導体装置の構成及び応用例を示す。ここでは、半導体装置の代表例として、ＲＦＩＤ及び記憶装置について説明する。
はじめに、本発明の半導体装置の一つであるＲＦＩＤ５０１の回路構成例について説明する。図１２に、ＲＦＩＤ５０１の回路ブロック図を示す。
図１２のＲＦＩＤ５０１の仕様は、国際標準規格のＩＳＯ１５６９３に準拠し、近傍型で、交信信号周波数は１３．５６ＭＨｚである。また、受信はデータ読み出し命令のみ対応し、送信のデータ伝送レートは約１３ｋＨｚであり、データ符号化形式はマンチェスタコードを用いている。
ＲＦＩＤ５０１の回路部４１２は、大別して、電源部４６０、信号処理部４６１から構成される。電源部４６０は、整流回路４６２と保持容量４６３を有する。また、電源部４６０に、アンテナ４１１から受信した電力が過剰であった場合、内部回路を保護するための保護回路部（リミッタ回路部ともいう）と、保護回路部を動作させるかどうかを制御するための保護回路制御回路部とを設けてもよい。当該回路部を設けることにより、ＲＦＩＤと通信機との通信距離が極端に短い状況等においてＲＦＩＤが大電力を受信することによって生じる不具合を防ぐことができ、ＲＦＩＤの信頼性の向上を図ることができる。すなわち、ＲＦＩＤ内部の素子の劣化や、ＲＦＩＤ自体を破壊することなく、ＲＦＩＤを正常に動作させることができる。
なお、ここでは、通信機とはＲＦＩＤと無線通信により情報の送受信を行う手段を有していればよく、例えば、情報を読み取るリーダや、読み取り機能及び書き込み機能を備えたリーダ／ライタ等が挙げられる。また、読み取り機能と書き込み機能の一方又は両方を備える携帯電話やコンピュータ等も含まれる。
整流回路４６２は、アンテナ４１１で受信された搬送波を整流し、直流電圧を生成する。保持容量４６３は、整流回路４６２で生成された直流電圧を平滑化する。電源部４６０において生成された直流電圧は電源電圧として、信号処理部４６１の各回路に供給される。
信号処理部４６１は、復調回路４６４、クロック生成／補正回路４６５、認識／判定回路４６６と、メモリコントローラ４６７、マスクＲＯＭ４６８、符号化回路４６９、および変調回路４７０を有する。
復調回路４６４はアンテナで受信した信号を復調する回路である。復調回路４６４で復調された受信信号はクロック生成／補正回路４６５と認識／判定回路４６６に入力される。
クロック生成／補正回路４６５は信号処理部４６１の動作に必要なクロック信号を生成し、さらにそれを補正する機能を有する。例えば、クロック生成／補正回路４６５は、電圧制御発振回路（以下ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）回路）を有し、ＶＣＯ回路の出力を帰還信号にして、供給される信号との位相比較し、入力される信号と帰還信号が一定の位相になるよう負帰還により出力信号の調整を行う。
認識／判定回路４６６は、命令コードを認識し判定する。認識／判定回路４６６が認識し、判定する命令コードは、フレーム終了信号（ＥＯＦ、ｅｎｄ ｏｆ ｆｒａｍｅ）、フレーム開始信号（ＳＯＦ、ｓｔａｒｔ ｏｆ ｆｒａｍｅ）、フラグ、コマンドコード、マスク長（ｍａｓｋ ｌｅｎｇｔｈ）、マスク値（ｍａｓｋ ｖａｌｕｅ）等である。また、認識／判定回路４６６は、送信エラーを識別する巡回冗長検査（ＣＲＣ、ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ）機能も含む。
メモリコントローラ４６７は、認識／判定回路４６６で処理された信号を基に、マスクＲＯＭからデータを読み出す。また、マスクＲＯＭ４６８は、ＩＤなどが記憶されている。マスクＲＯＭ４６８を搭載することで、複製や改ざんが不可能な読み取り専用のＲＦＩＤ５０１として構成される。このような読み取り専用のＲＦＩＤ５０１を紙に抄き込むことで、偽造防止の紙を提供することができる。
符号化回路４６９はメモリコントローラ４６７がマスクＲＯＭ４６８から読み出したデータを符号化する。符号化されたデータは変調回路４７０で変調される。変調回路４７０で変調されたデータはアンテナ４１１から搬送波に重畳させて送信される。
次に、ＲＦＩＤの使用例について示す。本発明のＲＦＩＤはあらゆる紙媒体及びフィルム媒体に使用できる。特に、本発明のＲＦＩＤは、偽造防止が要求されるあらゆる紙媒体に使用することができる。例えば、紙幣、戸籍謄本、住民票、パスポート、免許証、身分証、会員証、鑑定書、診察券、定期券、手形、小切手、貨物引換証、船貨証券、倉庫証券、株券、債券、商品券、チケット、抵当証券などである。
また、本発明の実施により、紙媒体上で視覚的に示される情報以上の多くの情報を紙媒体及びフィルム媒体に持たせることができるため、本発明のＲＦＩＤを商品ラベルなどに適用することで、商品の管理の電子システム化や、商品の盗難の防止に利用できる。以下、図１３を用いて、本発明に係る紙の使用例を説明する。
図１３（Ａ）は、本発明のＲＦＩＤ５０１を抄き込んだ紙を使用した無記名債券類５１１の一例である。無記名債券類５１１には、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、図１３（Ｂ）は、本発明に係るＲＦＩＤ５０１を抄き込んだ紙を使用した証書類５１２（例えば、住民票、戸籍謄本）の一例である。
図１３（Ｃ）は、本発明のＲＦＩＤをラベルに適用した一例である。ラベル台紙（セパレート紙）５１３上に、ＲＦＩＤ５０１が抄き込まれた紙でラベル（ＩＤシール）５１４が形成されている。ラベル５１４は、ボックス５１５内に収納されている。ラベル５１４上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が印刷されている。さらに、ＲＦＩＤ５０１には、その商品（又は商品の種類）固有のＩＤナンバーが記憶されているため、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。ＲＦＩＤ５０１には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができる。そのため、取引者や消費者は、簡易な通信機によって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。
図１３（Ｄ）は、ＲＦＩＤ５０１を抄き込んだ紙またはフィルムでなるタグ５１６を示している。ＲＦＩＤ５０１を抄き込んだ紙またはフィルムでタグ５１６を作製することで、プラスチックの筐体を使用した従来のＩＤタグよりも安価に製造することができる。図１３（Ｅ）は、本発明のＲＦＩＤを表紙に用いた書籍５１７であり、表紙にＲＦＩＤ５０１が抄き込まれている。
本発明の半導体装置の一例であるＲＦＩＤを搭載したラベル５１４やタグ５１６を商品に取り付けておくことで、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、本発明のＲＦＩＤをＩＤタグとして用いることで、商品の原材料や産地、製造や加工、流通、販売などに至るまでの履歴管理や、追跡照会を可能にする。すなわち、商品のトレーサビリティを可能にする。また、本発明により、商品のトレーサビリティ管理システムを従来よりも低コストで導入をすることを可能する。
また、本発明の半導体装置の一例であるＲＦＩＤは、局所的押圧により破壊しにくい。このため、本発明の半導体装置の一例であるＲＦＩＤを有する紙媒体及びフィルム媒体は、貼り付けや設置等の処理において、湾曲させることが可能であり、処理効率が高まる。また、本発明の半導体装置の一例であるＲＦＩＤを有する紙媒体及びフィルム媒体に筆記用具で情報を記入することが可能であるため、用途範囲が広がる。
次に、本発明の半導体装置の一形態である記憶装置の構成について、以下に示す。ここでは記憶装置の代表例として不揮発性記憶装置を用いて示す。
図１４は、不揮発性半導体記憶装置の回路ブロック図の一例を示している。不揮発性半導体記憶装置は、メモリセルアレイ５５２と周辺回路５５４が同一の素子層上に形成されている。メモリセルアレイ５５２は、実施の形態１で示すような不揮発性記憶素子を有している。周辺回路５５４の構成は以下の通りである。
ワード線選択のためにロウデコーダ５６２と、ビット線選択のためにカラムデコーダ５６４が、メモリセルアレイ５５２の周囲に設けられている。アドレスは、アドレスバッファ５５６を介してコントロール回路５５８に送られ、内部ロウアドレス信号及び内部カラムアドレス信号がそれぞれロウデコーダ５６２及びカラムデコーダ５６４に転送される。
データ書き込み及び消去には、電源電位を昇圧した電位が用いられる。このため、コントロール回路５５８により動作モードに応じて制御される昇圧回路５６０が設けられている。昇圧回路５６０の出力はロウデコーダ５６２やカラムデコーダ５６４を介して、ワード線やビット線に供給される。センスアンプ５６６はカラムデコーダ５６４から出力されたデータが入力される。センスアンプ５６６により読み出されたデータは、データバッファ５６８に保持され、コントロール回路５５８からの制御により、データがランダムアクセスされ、データ入出力バッファ５７０を介して出力されるようになっている。書き込みデータは、データ入出力バッファ５７０を介してデータバッファ５６８に一旦保持され、コントロール回路５５８の制御によりカラムデコーダ５６４に転送される。
このように、不揮発性半導体記憶装置では、メモリセルアレイ５５２において、電源電位とは異なる電位を用いる必要がある。そのため、少なくともメモリセルアレイ５５２と周辺回路５５４の間は、電気的に絶縁分離されていることが望ましい。この場合、不揮発性記憶素子及び周辺回路のトランジスタを絶縁表面に形成した非単結晶半導体層で形成することにより、容易に絶縁分離をすることができる。それにより、誤動作を無くし、消費電力の低い不揮発性半導体記憶装置を得ることができる。
（実施の形態７）
本実施の形態では、本発明の半導体装置を用いた電子機器について以下に示す。
本発明の半導体装置を適用した電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図１５に示す。
図１５（Ａ）、（Ｂ）は、デジタルカメラを示している。図１５（Ｂ）は、図１５（Ａ）の裏側を示す図である。このデジタルカメラは、筐体２１１１、表示部２１１２、レンズ２１１３、操作キー２１１４、シャッターボタン２１１５などを有する。筐体２１１１内部には、記憶装置、ＭＰＵ、イメージセンサ等の機能を有する本発明の半導体装置２１１６を備えている。
また、図１５（Ｃ）は、携帯電話を示しており、携帯端末の１つの代表例である。この携帯電話は筐体２１２１、表示部２１２２、操作キー２１２３などを含む。また、携帯電話の内部には、記憶装置、ＭＰＵ、イメージセンサ等の機能を有する本発明の半導体装置２１２５を備えている。
また、図１５（Ｄ）は、デジタルプレーヤーを示しており、オーディオ装置の１つの代表例である。図１５（Ｄ）に示すデジタルプレーヤーは、本体２１３０、表示部２１３１、記憶装置、ＭＰＵ、イメージセンサ等の機能を有する本発明の半導体装置２１３２、操作部２１３３、イヤホン２１３４等を含んでいる。
また、図１５（Ｅ）は、電子ブック（電子ペーパーともいう）を示している。この電子ブックは、本体２１４１、表示部２１４２、操作キー２１４３、記憶装置、ＭＰＵ、イメージセンサ等の機能を有する本発明の半導体装置２１４４を含んでいる。またモデムが本体２１４１に内蔵されていてもよいし、無線で情報を送受信できる構成としてもよい。
以上の様に、本発明の半導体装置の適用範囲は極めて広く、他の電子機器に用いることが可能である。
本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置を説明する斜視図及び断面図である。 本発明に適用可能な繊維体を説明する上面図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置の応用例を説明する斜視図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置を適用することが可能な電子機器を説明する図である。 本発明に適用可能なアンテナを説明する上面図である。

Claims (6)

  1. 絶縁表面を有する基板上に剥離層を形成し、
    前記剥離層上に非単結晶半導体層を用いて形成された半導体素子を有する素子層を形成し、
    前記素子層上に繊維体を設け、
    前記繊維体上から有機樹脂を含む組成物を塗布して有機樹脂層を形成した後、加熱して、前記素子層上に前記繊維体及び前記繊維体に含浸された有機樹脂を含む封止層を形成し、
    前記剥離層から前記素子層を剥離することを特徴とする半導体装置の作製方法。
  2. 絶縁表面を有する基板上に剥離層を形成し、
    前記剥離層上に非単結晶半導体層を用いて形成された半導体素子を有する素子層を形成し、
    前記素子層の一方の面に第１の繊維体を設け、
    前記第１の繊維体上から第１の有機樹脂を含む組成物を塗布して第１の有機樹脂層を形成した後、加熱して、前記素子層の一方の面に前記第１の繊維体及び前記第１の繊維体に含浸された第１の有機樹脂を含む第１の封止層を形成し、
    前記剥離層から前記素子層を剥離し、
    前記素子層の他方の面に第２の繊維体を設け、
    前記第２の繊維体上から第２の有機樹脂を含む組成物を塗布して第２の有機樹脂層を形成した後、加熱して、前記素子層の他方の面に前記第２の繊維体及び前記第２の繊維体に含浸された第２の有機樹脂を含む第２の封止層を形成することを特徴とする半導体装置の作製方法。
  3. 請求項１において、前記繊維体の糸束内に、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ、銀、または銅が含まれていることを特徴とする半導体装置の作製方法。
  4. 請求項２において、前記第１の繊維体の糸束内及び前記第２の繊維体の糸束内に、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ、銀、または銅が含まれていることを特徴とする半導体装置の作製方法。
  5. 請求項１において、前記有機樹脂層に、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ、銀、または銅が含まれていることを特徴とする半導体装置の作製方法。
  6. 請求項２において、前記第１の有機樹脂層及び前記第２の有機樹脂層に、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ、銀、または銅が含まれていることを特徴とする半導体装置の作製方法。
JP2008062127A 2007-03-26 2008-03-12 半導体装置の作製方法 Expired - Fee Related JP5268395B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008062127A JP5268395B2 (ja) 2007-03-26 2008-03-12 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007079120 2007-03-26
JP2007079120 2007-03-26
JP2008062127A JP5268395B2 (ja) 2007-03-26 2008-03-12 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008270761A JP2008270761A (ja) 2008-11-06
JP2008270761A5 JP2008270761A5 (ja) 2011-03-17
JP5268395B2 true JP5268395B2 (ja) 2013-08-21

Family

ID=39562221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008062127A Expired - Fee Related JP5268395B2 (ja) 2007-03-26 2008-03-12 半導体装置の作製方法

Country Status (6)

Country Link
US (2) US7736958B2 (ja)
EP (1) EP1976001A3 (ja)
JP (1) JP5268395B2 (ja)
KR (1) KR101389758B1 (ja)
CN (2) CN102496607B (ja)
TW (1) TWI447822B (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2372756A1 (en) * 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5460108B2 (ja) * 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR101596698B1 (ko) 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2009139282A1 (en) * 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2009148001A1 (en) * 2008-06-06 2009-12-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
KR101588576B1 (ko) * 2008-07-10 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
US20100013036A1 (en) * 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032573A1 (en) 2008-09-17 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010032611A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101611643B1 (ko) 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5470054B2 (ja) 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
CN102460722B (zh) * 2009-06-05 2015-04-01 株式会社半导体能源研究所 光电转换装置及其制造方法
CN102460721B (zh) * 2009-06-05 2015-07-01 株式会社半导体能源研究所 光电转换装置及其制造方法
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
GB2479081B (en) * 2009-10-21 2013-09-04 Lg Display Co Ltd Method of fabricating display device using plastic substrate
KR101617280B1 (ko) 2009-10-21 2016-05-03 엘지디스플레이 주식회사 플라스틱 기판을 이용한 표시장치 제조 방법
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
JP5762723B2 (ja) 2009-11-20 2015-08-12 株式会社半導体エネルギー研究所 変調回路及びそれを備えた半導体装置
KR101763508B1 (ko) 2009-12-18 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 표시 장치
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
EP2583312A2 (en) 2010-06-18 2013-04-24 Sionyx, Inc. High speed photosensitive devices and associated methods
JP5115645B2 (ja) * 2010-11-18 2013-01-09 住友ベークライト株式会社 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置
JP5890251B2 (ja) 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
US9270016B2 (en) 2011-07-15 2016-02-23 The Boeing Company Integrated antenna system
CN103891042B (zh) * 2011-10-19 2018-06-19 惠普发展公司，有限责任合伙企业 包括信号传递束和信号阻塞束的材料
CN103088694A (zh) * 2011-11-07 2013-05-08 天津奥柏科技发展有限公司 含有○形纤维圈的纸张或纸板
CN102496677B (zh) * 2011-11-24 2014-12-10 上海第二工业大学 聚对苯撑纳米颗粒复合ZnO基热电材料体系的制备方法
US9675990B2 (en) * 2011-12-23 2017-06-13 Hexcel Composites Limited Method for on-line control of a manufacturing process for a multicomponent sheet material
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US9064880B2 (en) 2012-12-28 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Zero stand-off bonding system and method
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
CN103976821A (zh) * 2014-05-28 2014-08-13 仲辉 一种医用纱布及其管理系统
JP6603486B2 (ja) 2014-06-27 2019-11-06 株式会社半導体エネルギー研究所 発光装置の作製方法
EP3843206A4 (en) * 2018-08-24 2022-05-18 Kyocera Corporation STRUCTURE, ANTENNA, WIRELESS COMMUNICATION MODULE AND WIRELESS COMMUNICATION DEVICE
CN109166968B (zh) * 2018-08-31 2020-10-16 深圳市华星光电半导体显示技术有限公司 有机半导体器件的制备方法
US11004792B2 (en) * 2018-09-28 2021-05-11 Intel Corporation Microelectronic device including fiber-containing build-up layers
CN111076805B (zh) * 2019-12-18 2021-09-24 天津大学 一种基于折叠薄膜的全柔性电磁式振动传感器

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617613A (en) * 1968-10-17 1971-11-02 Spaulding Fibre Co Punchable printed circuit board base
CN85104878A (zh) * 1985-05-26 1987-01-07 米尔顿·伊万·罗斯 电子线路器件的封装及其制造方法和设备
CA2026113C (en) * 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) * 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
US5888609A (en) * 1990-12-18 1999-03-30 Valtion Teknillinen Tutkimuskeskus Planar porous composite structure and method for its manufacture
US5699035A (en) * 1991-12-13 1997-12-16 Symetrix Corporation ZnO thin-film varistors and method of making the same
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3578466B2 (ja) 1992-04-14 2004-10-20 ユニチカ株式会社 補強用無機繊維織布及びそれを用いた多層プリント配線板
JPH077246A (ja) * 1993-06-17 1995-01-10 Kobe Steel Ltd 電子部品構成物内蔵インモールド品の製造方法
US5879502A (en) * 1994-05-27 1999-03-09 Gustafson; Ake Method for making an electronic module and electronic module obtained according to the method
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US6482495B1 (en) * 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
US5928970A (en) * 1996-09-10 1999-07-27 International Business Machines Corp. Dustfree prepreg and method for making an article based thereon
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JP3322256B2 (ja) * 1997-01-31 2002-09-09 株式会社デンソー Ｉｃカードの製造方法
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
CN1329575C (zh) * 1999-04-05 2007-08-01 旭化成电子材料元件株式会社 玻璃纤维布与印刷电路布线板
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP2002217437A (ja) 2001-01-23 2002-08-02 Sony Corp 薄膜半導体素子の製造方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003049388A (ja) 2001-08-08 2003-02-21 Du Pont Toray Co Ltd 扁平化したアラミド繊維からなる布帛
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
EP1514307A1 (en) 2002-06-19 2005-03-16 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7470564B2 (en) * 2002-10-28 2008-12-30 Intel Corporation Flip-chip system and method of making same
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
TWI457835B (zh) * 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品
US7994617B2 (en) * 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
JP2005268682A (ja) * 2004-03-22 2005-09-29 Canon Inc 半導体基材及び太陽電池の製造方法
US20050233122A1 (en) * 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
CN101789378B (zh) * 2004-06-02 2012-07-04 株式会社半导体能源研究所 用于制造半导体器件的方法
US7265003B2 (en) * 2004-10-22 2007-09-04 Hewlett-Packard Development Company, L.P. Method of forming a transistor having a dual layer dielectric
KR20060045208A (ko) * 2004-11-12 2006-05-17 삼성테크윈 주식회사 반도체 팩키지용 회로기판 및 이의 제조방법
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7915058B2 (en) * 2005-01-28 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Substrate having pattern and method for manufacturing the same, and semiconductor device and method for manufacturing the same
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5089082B2 (ja) * 2005-05-20 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5030470B2 (ja) 2005-05-31 2012-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7685706B2 (en) * 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
EP1760798B1 (en) * 2005-08-31 2012-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007079120A (ja) 2005-09-14 2007-03-29 Fujifilm Corp 感光性組成物、パターン形成材料、感光性積層体、並びにパターン形成装置及びパターン形成方法
JP2007091822A (ja) 2005-09-27 2007-04-12 Shin Kobe Electric Mach Co Ltd プリプレグ
TWI431726B (zh) * 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
CN102156901B (zh) * 2006-06-26 2013-05-08 株式会社半导体能源研究所 包括半导体器件的纸及具有该纸的物品
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2372756A1 (en) * 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20100200663A1 (en) 2010-08-12
US8338931B2 (en) 2012-12-25
TWI447822B (zh) 2014-08-01
CN102496607B (zh) 2015-03-25
CN101276743B (zh) 2011-12-14
US20080242005A1 (en) 2008-10-02
CN102496607A (zh) 2012-06-13
EP1976001A2 (en) 2008-10-01
CN101276743A (zh) 2008-10-01
TW200903665A (en) 2009-01-16
US7736958B2 (en) 2010-06-15
EP1976001A3 (en) 2012-08-22
JP2008270761A (ja) 2008-11-06
KR20080087692A (ko) 2008-10-01
KR101389758B1 (ko) 2014-04-29

Similar Documents

Publication Publication Date Title
JP5268395B2 (ja) 半導体装置の作製方法
JP6461227B2 (ja) 半導体装置
JP5248240B2 (ja) 半導体装置
JP5438934B2 (ja) 半導体装置の作製方法
KR101466594B1 (ko) 반도체 장치의 제작 방법
US8558370B2 (en) Semiconductor device with antenna

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5268395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees