JP6461227B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6461227B2
JP6461227B2 JP2017086063A JP2017086063A JP6461227B2 JP 6461227 B2 JP6461227 B2 JP 6461227B2 JP 2017086063 A JP2017086063 A JP 2017086063A JP 2017086063 A JP2017086063 A JP 2017086063A JP 6461227 B2 JP6461227 B2 JP 6461227B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
semiconductor
antenna
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017086063A
Other languages
English (en)
Other versions
JP2017157850A (ja
Inventor
栄二 杉山
栄二 杉山
芳隆 道前
芳隆 道前
大谷　久
久 大谷
鶴目　卓也
卓也 鶴目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017157850A publication Critical patent/JP2017157850A/ja
Application granted granted Critical
Publication of JP6461227B2 publication Critical patent/JP6461227B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、非単結晶半導体層を用いた半導体素子を有する半導体装置及びその作製方法に
関する。
現在、無線チップ、センサ等、各種装置の薄型化が製品小型化の上で重要な要素となって
おり、薄型化技術や小型化製品の使用範囲が急速に広まっている。これらの薄型化された
各種装置はある程度フレキシブルなため湾曲したものに設置して使用することが可能であ
る。
そこで、ガラス基板上に形成した薄膜トランジスタを含む素子層を基板から剥離し、他
の基材、例えばプラスチックフィルムなどに転写して半導体装置を作製する技術が提案さ
れている。
本出願人は、特許文献１や特許文献２に記載の剥離および転写技術を提案している。特
許文献１には剥離層となる酸化珪素層をウェットエッチングで除去して剥離する技術が記
載されている。また、特許文献２には剥離層となるシリコン層をドライエッチングで除去
して剥離する技術が記載されている。
また、本出願人は特許文献３に記載の剥離および転写技術を提案している。特許文献３
には、基板に金属層（Ｔｉ、Ａｌ、Ｔａ、Ｗ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ｆｅ、Ｎｉ、Ｃ
ｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ）を形成し、その上に酸化物層を積層形成する際、該
金属層の酸化金属層を金属層と酸化物層との界面に形成し、この酸化金属層を利用して後
の工程で剥離を行う技術が記載されている。
また、特許文献４では、０．５ｍｍ以下サイズの半導体チップを紙またはフィルム状の
媒体に埋め込み、曲げや集中荷重を改善した半導体装置が開示されている。
特開平８−２８８５２２号公報 特開平８−２５０７４５号公報 特開２００３−１７４１５３号公報 特開２００４−７８９９１号公報
しかしながら、アンテナをチップに作り込んで内蔵（オンチップ化）する半導体装置の場
合、チップの大きさが小さいとアンテナサイズが小さくなり通信距離が短くなる問題があ
る。また、紙またはフィルム媒体に設けられたアンテナをチップに接続して半導体装置を
作製する場合、チップの大きさが小さいと、接続不良が生じる。
このため、接続不良の防止や通信距離の低減を防止するためにチップ自体を大きくする
ことが考えられるが、チップの面積が大きくなると、プラスチックフィルムなどに転写さ
れ作製された半導体装置は、外部からの局所的な押圧で、亀裂が入り、動作不良となる。
例えば、筆記用具で半導体装置表面のプラスチックシートまたは紙に文字を記入する際、
半導体装置に筆圧がかかってしまい、半導体装置が破壊される問題がある。また、ロール
トゥロール法を用いて半導体装置を作製する場合、ロールに挟まれる領域において線状の
圧力がかかり、半導体装置が破壊される問題があった。
そこで本発明は、外部から局所的に圧力がかかっても破損しにくい半導体装置を提供す
る。また、外部からの局所的押圧による非破壊の信頼性が高い半導体装置を歩留まり高く
作製する方法を提供する。
本発明は、非単結晶半導体層を用いて形成された半導体素子を有する素子層上に、有機
化合物または無機化合物の繊維体に有機樹脂が含浸された構造体を設け、加熱圧着するこ
とにより、有機化合物または無機化合物の繊維体に有機樹脂が含浸された構造体及び素子
層が固着された半導体装置を作製することを特徴とする。
また、本発明は、絶縁性表面を有する基板上に剥離層を形成し、剥離層上に非単結晶半
導体層を用いて形成された半導体素子を有する素子層を形成し、素子層上に、有機化合物
または無機化合物の繊維体に有機樹脂が含浸された構造体を設け、加熱圧着することによ
り、素子層上に有機化合物または無機化合物の繊維体に有機樹脂が含浸された封止層を形
成し、剥離層から素子層を剥離して半導体装置を作製することを特徴とする。
また、本発明の半導体装置は、非単結晶半導体層を用いて形成された半導体素子を有す
る素子層と、素子層に接し且つ局所的な押圧を緩和させる封止層とを有する半導体装置で
ある。なお、有機樹脂は、素子層及び繊維体を固着すると共に、繊維体に含浸される。
また、本発明の半導体装置は、非単結晶半導体層を用いて形成された半導体素子を有す
る素子層と、有機化合物または無機化合物の繊維を用いた繊維体と、素子層及び繊維体を
固着する有機樹脂とを有する半導体装置である。なお、有機樹脂は、素子層及び繊維体を
固着すると共に、繊維体に含浸される。
また、本発明の半導体装置は、非単結晶半導体層を用いて形成された半導体素子を有す
る素子層と、有機化合物または無機化合物の繊維を用いた繊維体及び繊維体に含浸される
有機樹脂を含む封止層とを有する半導体装置である。
素子層の厚さは１μｍ以上１０μｍ以下、さらには１μｍ以上５μｍ以下であり、封止層
の厚さは厚さ１０μｍ以上１００μｍ以下であることが好ましい。このような厚さにする
ことにより、湾曲することが可能な半導体装置を作製することができる。
繊維体としては、有機化合物または無機化合物の高強度繊維を用いた織布または不織布
である。高強度繊維としては、具体的には引張弾性率が高い繊維である。またはヤング率
が高い繊維である。
また、有機樹脂としては、熱可塑性樹脂または熱硬化性樹脂を用いることができる。
繊維体として高強度繊維を用いることにより、局所的な押圧が半導体装置にかかったと
しても、当該圧力が繊維体全体に分散し、半導体装置の一部が延伸することを防ぐことが
できる。即ち、一部の延伸に伴う配線、半導体素子等の破壊を防止することが可能である
。
本発明により、外部から局所的な圧力がかかっても破損しにくく、信頼性が高い半導体
装置を作製することができる。
本発明の半導体装置を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明に適用可能な繊維体を説明する上面図である。 本発明に適用可能なアンテナを説明する上面図である。 本発明の半導体装置を説明する斜視図及び断面図である。 本発明の半導体装置の作製方法を説明する断面図及び斜視図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置の応用例を説明する斜視図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置を適用することが可能な電子機器を説明する図である。 本発明の半導体装置の作製方法を説明する断面図である。
以下に、本発明の実施の形態及び実施例を図面に基づいて説明する。但し、本発明は多く
の異なる形態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て、本実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、実施
の形態及び実施例を説明するための全図において、同一部分又は同様な機能を有する部分
には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、局所的押圧（点圧、線圧等）によっても破損しにくく、信頼性の高
い半導体装置について、図１、図８及び図９を用いて示す。
本実施の形態の半導体装置は、非単結晶半導体層を用いて形成される半導体素子を含む
素子層上に、有機化合物または無機化合物の繊維体及び繊維体に含浸される有機樹脂を含
む封止層が形成されていることを特徴とする。
素子層に含まれる非単結晶半導体層を用いて形成される半導体素子の代表例としては、薄
膜トランジスタ、ダイオード、不揮発性記憶素子等の能動素子、抵抗素子、容量素子等の
受動素子がある。また、非単結晶半導体層としては、結晶性半導体層、非晶質半導体層、
微結晶半導体層等がある。また、半導体としては、シリコン、ゲルマニウム、シリコンゲ
ルマニウム化合物等がある。また、半導体として、金属酸化物を用いることが可能であり
、代表的には酸化亜鉛や亜鉛ガリウムインジウムの酸化物等がある。また、半導体として
は、有機半導体材料を用いることが可能である。素子層の厚さとしては、１μｍ以上１０
μｍ以下、さらには１μｍ以上５μｍ以下が好ましい。このような厚さにすることにより
、湾曲することが可能な半導体装置を作製することができる。また、半導体装置の上面の
面積は、４ｍｍ２以上、さらには９ｍｍ２以上が好ましい。
図１は、本実施の形態の半導体装置の断面図を示す。
図１（Ａ）に示す半導体装置５０は、薄膜トランジスタ５２ａ、５２ｂを有する素子層５
１の一表面に、繊維体１１３が有機樹脂１１４によって固着されている。ここでは、素子
層５１に固着される繊維体１１３及び有機樹脂１１４をまとめて封止層１２０と示す。ま
た封止層１２０は、素子層に形成される半導体素子を覆うように設けられる。このような
半導体装置５０の代表例として、他の装置の制御やデータの計算・加工を行なうマイクロ
プロセッサ（ＭＰＵ）がある。ＭＰＵは、ＣＰＵ、メインメモリ、コントローラ、インタ
ーフェース、Ｉ／Ｏポート等を有し、これらを薄膜トランジスタ、抵抗素子、容量素子、
配線等で構成することができる。
また、図１（Ｂ）に示す半導体装置６０は、記憶素子６２及び薄膜トランジスタ５２ｂ
を有する素子層６１の一表面に、繊維体１１３が有機樹脂１１４によって固着されている
。記憶素子としては、フローティングゲートまたは電荷蓄積層を有する不揮発性記憶素子
、薄膜トランジスタ及びそれに接続される容量素子、薄膜トランジスタ及びそれに接続さ
れる強誘電層を有する容量素子、一対の電極の間に有機化合物層が挟まれる有機メモリ素
子等がある。また、このような記憶素子を有する半導体装置としては、ＤＲＡＭ（Ｄｙｎ
ａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ
Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ
Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒ
ａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ
）、フラッシュメモリ等の記憶装置がある。ここでは、記憶素子６２としてフローティン
グゲート電極６３を有する不揮発性記憶素子を示す。
また、図１（Ｃ）に示す半導体装置７０は、ダイオード７２及び薄膜トランジスタ５２
ｂを有する素子層７１の一表面に、繊維体１１３が有機樹脂１１４によって固着されてい
る。ダイオードとしては、アモルファスシリコンを用いたダイオード、結晶性珪素層を用
いたダイオード等がある。また、このようなダイオードを有する半導体装置としては、光
センサ、太陽電池等がある。ここでは、ダイオード７２として、アモルファスシリコンを
用いたダイオードを示す。
また、図１（Ｄ）に示す半導体装置８０は、薄膜トランジスタ５２ａ、５２ｂを有する
素子層８１、及び薄膜トランジスタ５２ａまたは５２ｂに電気的に接続するアンテナ８３
の一表面に、繊維体１１３が有機樹脂１１４によって固着されている。このような半導体
装置の代表例としては、無線で情報を送受信することが可能なＩＤタグ、ＩＣタグ、ＲＦ
（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、ＲＦＩＤ（Ｒａｄｉｏ
Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＩＣカード、ＩＤカード
等（以下、ＲＦＩＤと示す。）がある。また、本発明の半導体装置は、薄膜トランジスタ
等で構成される集積回路部とアンテナを封止したインレットや、当該インレットをシール
状やカード状にしたものを含む。また、半導体装置８０の上面の面積を、４ｍｍ２以上、
さらには９ｍｍ２以上とすることで、アンテナの面積を大きく形成することが可能である
ため、通信機との通信距離の長いＲＦＩＤとすることができる。
さらには、図１（Ａ）乃至（Ｄ）に示す素子層の一表面の他に、他方の面にも繊維体１
１３が有機樹脂によって固着されていてもよい。即ち、素子層の両表面に封止層を有し、
素子層に形成される半導体素子を両面から覆うように対向する一対の封止層が設けられて
もよい。図１（Ｅ）に示す半導体装置９０では、図１（Ａ）に示す半導体装置の素子層５
１の一方の面に封止層１２０ａを有し、素子層５１の他表面に封止層１２０ｂを有する。
このときの封止層１２０ａ、１２０ｂは同じ材質の繊維体及び有機樹脂で形成されている
ことが反り低減の為には好ましいが、表裏を判別して使用する用途の場合には必ずしも同
じ材質である必要性はない。このように繊維体に含浸される有機樹脂が固着されることに
より、素子層の両面が繊維体により支持されるため、半導体装置の反りを減少させること
が可能であり、後のラミネートフィルムやシール等へ当該半導体装置を搭載することが容
易となる。
素子層の一表面または両面に設けられる繊維体１１３は、有機化合物または無機化合物
の高強度繊維を用いた織布または不織布であり、素子層全面を覆う。高強度繊維としては
、具体的には引張弾性率が高い繊維である。または、ヤング率が高い繊維である。高強度
繊維の代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド
系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾ
ール繊維、ガラス繊維、または炭素繊維である。ガラス繊維としては、Ｅガラス、Ｓガラ
ス、Ｄガラス、Ｑガラス等を用いたガラス繊維を用いることができる。なお、繊維体１１
３は、一種類の上記高強度繊維で形成されてもよい。また、複数種類の上記高強度繊維で
形成されてもよい。
また、繊維体１１３は、繊維（単糸）の束（以下、糸束という。）を経糸及び緯糸に使
って製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織
布で構成されてもよい。織布の場合、平織り、綾織り、繻子織り等適宜用いることができ
る。
糸束の断面は、円形でも楕円形でもよい。糸束として、高圧水流、液体を媒体とした高周
波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした糸束を用い
てもよい。開繊加工をした糸束は、糸束幅が広くなり、厚み方向の単糸数を削減すること
が可能であり、糸束の断面が楕円形または平板状となる。また、糸束として低撚糸を用い
ることで、糸束が扁平化しやすく、糸束の断面形状が楕円形状または平板形状となる。こ
のように、断面が楕円形または平板状の糸束を用いることで、繊維体１１３の厚さを薄く
することが可能である。このため、構造体１１５の厚さを薄くすることが可能であり、薄
型の半導体装置を作製することができる。糸束幅は４μｍ以上４００μｍ以下、好ましく
は４μｍ以上２００μｍ以下において本発明の効果を確認しており、原理上は更に細くて
もよい。また、糸束の厚さは、４μｍ以上２０μｍ以下において本発明の効果を確認して
おり、原理上は更に薄くても良く、その幅及び厚さは繊維の材料に依存する。
なお、本明細書の図面においては、繊維体１１３は、断面が楕円形の糸束で平織りした
織布で示されている。また、薄膜トランジスタ５２ａ、５２ｂが繊維体１１３の糸束より
も大きいが、薄膜トランジスタ５２ａ、５２ｂの大きさが繊維体１１３の糸束よりも小さ
い場合もある。
繊維体１１３が糸束を経糸及び緯糸に使って製織した織布の上面図を図８に示す。
図８（Ａ）に示すように、繊維体１１３は、一定間隔をあけた経糸１１３ａ及び一定間隔
をあけた緯糸１１３ｂが織られている。このような繊維体には、経糸１１３ａ及び緯糸１
１３ｂが存在しない領域（バスケットホール１１３ｃという）を有する。このような繊維
体１１３は、有機樹脂が繊維体に含浸される割合が高まり、繊維体１１３及び素子層の密
着性を高めることができる。
また、図８（Ｂ）に示すように、繊維体１１３は、経糸１１３ａ及び緯糸１１３ｂの密度
が高く、バスケットホール１１３ｃの割合が低いものでもよい。代表的には、バスケット
ホール１１３ｃの大きさが、局所的に押圧される面積より小さいことが好ましい。代表的
には一辺が０．０１ｍｍ以上０．２ｍｍ以下の矩形であることが好ましい。繊維体１１３
のバスケットホール１１３ｃの面積がこのように小さいと、先端の細い部材（代表的には
、ペンや鉛筆等の筆記用具）により押圧されても、当該圧力を繊維体１１３全体で吸収す
ることが可能である。
また、糸束内部への有機樹脂の浸透率を高めるため、糸束に表面処理が施されても良い
。例えば、糸束表面を活性化させるためのコロナ放電処理、プラズマ放電処理等がある。
また、シランカップリング剤、チタネートカップリング剤を用いた表面処理がある。
繊維体１１３に含浸され、且つ素子層表面を封止する有機樹脂１１４は、エポキシ樹脂、
不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、またはシア
ネート樹脂等の熱硬化性樹脂を用いることができる。また、ポリフェニレンオキシド樹脂
、ポリエーテルイミド樹脂、またはフッ素樹脂等の熱可塑性樹脂を用いることができる。
また、上記熱可塑性樹脂及び上記熱硬化性樹脂の複数を用いてもよい。上記有機樹脂を用
いることで、熱処理により繊維体を素子層に固着することが可能である。なお、有機樹脂
１１４はガラス転移温度が高いほど、局所的押圧に対して破壊しにくいため好ましい。
また、封止層１２０の厚さは、１０μｍ以上１００μｍ以下、さらには１０μｍ以上３０
μｍが好ましい。このような厚さの構造体を用いることで、薄型で湾曲することが可能な
半導体装置を作製することができる。
有機樹脂１１４または糸束内に高熱伝導性フィラーを分散させてもよい。高熱伝導性フィ
ラーとしては、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ等がある。また、高
熱伝導性フィラーとしては、銀、銅等の金属粒子がある。高熱伝導性フィラーが有機樹脂
または糸束内に含まれることにより素子層での発熱を外部に放出しやすくなるため、半導
体装置の蓄熱を抑制することが可能であり、半導体装置の破壊を低減することができる。
また、図１（Ｅ）において、素子層５１に形成される封止層１２０ａの繊維体の経糸また
は緯糸の方向と、封止層１２０ｂの繊維体の経糸または緯糸の方向とが３０°以上６０°
以下、好ましくは４０°以上５０°以下ずれていてもよい。この場合、素子層の表裏に設
けられる繊維体の引っ張り方向が表裏で異なるため、局所的押圧の際の延伸が等方性的に
なる。このため、局所的押圧による破壊をさらに低減することができる。
ここで、本実施の形態で示す半導体装置が有する効果について、図２を用いて示す。
図２（Ａ）に示すように、従来の半導体装置４０は、非単結晶半導体層を用いて形成され
る半導体素子を含む素子層４１が接着材４２ａ、４２ｂを用いてフィルム４３ａ、４３ｂ
で封止される。このような半導体装置に局所的な押圧４４を加える。
その結果、図２（Ｂ）に示すように、素子層４１を構成する層、接着材４２ａ、４２ｂ、
フィルム４３ａ、４３ｂがそれぞれ延伸してしまい、押圧部において曲率半径の小さな湾
曲が生じてしまう。この結果、素子層４１を構成する半導体素子、配線等に亀裂が生じて
しまい、半導体装置が破壊されてしまう。
しかしながら、本実施の形態で示す半導体装置５０は、図２（Ｃ）に示すように、素子
層５１の片面または両面には有機樹脂を含有する繊維体からなる封止層が設けられる。繊
維体は高強度繊維で形成されており、高強度繊維は、引張弾性率が高い、またはヤング率
が高い。このため、点圧や線圧等の局所的な押圧４４がかかっても高強度繊維は延伸せず
、押圧された力が繊維体全体に分散され、半導体装置全体で湾曲するようになる。この結
果、局所的な押圧が加えられても、半導体装置で生じる湾曲は曲率半径の大きなものとな
り、素子層５１を構成する半導体素子、配線等に亀裂が生じず、半導体装置の破壊を低減
することができる。
また、素子層５１の厚さを薄くすることで、半導体装置を湾曲させることが可能となる
。このため、素子層５１の面積を大きくすることが可能である。このため、半導体装置を
作製する工程が容易となる。また、当該半導体装置がアンテナ内蔵のＲＦＩＤの場合、ア
ンテナのサイズを増大させることが可能である。このため、通信距離の長いＲＦＩＤを作
製することができる。
次に、非単結晶半導体層を用いて形成される半導体素子の構成について、以下に示す。
図１（Ａ）に示す薄膜トランジスタ５２ａ、５２ｂは、ソース領域、ドレイン領域、及び
チャネル形成領域を有する半導体層５３ａ、５３ｂ、ゲート絶縁層５４、並びにゲート電
極５５ａ、５５ｂで構成される。
半導体層５３ａ、５３ｂは、厚さ１０ｎｍ以上１００ｎｍ以下、より好ましくは２０ｎ
ｍ以上７０ｎｍ以下の非単結晶半導体で形成される層であり、非単結晶半導体層としては
、結晶性半導体層、非晶質半導体層、微結晶半導体層等がある。また、半導体としては、
シリコン、ゲルマニウム、シリコンゲルマニウム化合物等がある。特に、瞬間熱アニール
（ＲＴＡ）又はファーネスアニール炉を用いた熱処理により結晶化させた結晶性半導体、
加熱処理とレーザビームの照射を組み合わせて結晶化させた結晶性半導体を適用すること
が好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケ
ルなどの金属元素を用いた結晶化法を適用することができる。
加熱処理に加えてレーザビームを照射して結晶化する場合には、連続発振レーザビーム
の照射若しくは繰り返し周波数が１０ＭＨｚ以上であって、パルス幅が１ナノ秒以下、好
ましくは１乃至１００ピコ秒である高繰返周波数超短パルス光を照射することによって、
結晶性半導体が溶融した溶融帯を、当該レーザビームの照射方向に連続的に移動させなが
ら結晶化を行うことができる。このような結晶化法により、大粒径であって、結晶粒界が
一方向に延びる結晶性半導体を得ることができる。
ゲート絶縁層５４は、厚さ５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上４０ｎｍ
以下の酸化珪素及び酸化窒化珪素などの無機絶縁物で形成する。
ゲート電極５５ａ、５５ｂは、金属または一導電型を与える不純物を添加した多結晶半
導体で形成することができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（
Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることが
できる。また、金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒
化物からなる第１層と当該金属から成る第２層とを積層させた構造としても良い。このと
き第１層を金属窒化物とすることで、バリアメタルとすることができる。すなわち、第２
層の金属が、ゲート絶縁層やその下層の半導体層に拡散することを防ぐことができる。ま
た、積層構造とする場合には、第１層の端部が第２層の端部より外側に突き出した形状と
しても良い。
半導体層５３ａ、５３ｂ、ゲート絶縁層５４、ゲート電極５５ａ、５５ｂなどを組み合
わせて構成される薄膜トランジスタ５２ａ、５２ｂは、シングルドレイン構造、ＬＤＤ（
低濃度ドレイン）構造、ゲートオーバーラップドレイン構造など各種構造を適用すること
ができる。ここでは、シングルドレイン構造の薄膜トランジスタを示す。さらには、等価
的には、同電位のゲート電圧が印加される複数のトランジスタが直列に接続された形とな
るマルチゲート構造、半導体層の上下をゲート電極で挟むデュアルゲート構造、絶縁層５
６上にゲート電極が形成され、ゲート電極上にゲート絶縁層、半導体層が形成される逆ス
タガ型薄膜トランジスタ等を適用することができる。
半導体層５３ａ、５３ｂのソース領域及びドレイン領域に接する配線５７ａ、５７ｂ、
５８ａ、５８ｂは、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造、モリブデン（Ｍ
ｏ）とアルミニウム（Ａｌ）との積層構造など、アルミニウム（Ａｌ）のような低抵抗材
料と、チタン（Ｔｉ）やモリブデン（Ｍｏ）などの高融点金属材料を用いたバリアメタル
との組み合わせで形成することが好ましい。
なお、薄膜トランジスタとして金属酸化物や有機半導体材料を半導体層に用いた薄膜トラ
ンジスタを用いることが可能である。金属酸化物の代表例には酸化亜鉛や亜鉛ガリウムイ
ンジウムの酸化物等がある。
図１（Ｂ）に示す記憶素子６２は、半導体層５３ａ、トンネル酸化層６４、フローティン
グゲート電極６３、コントロール絶縁層６５、コントロールゲート電極６３ａで構成され
る不揮発性記憶素子である。
トンネル酸化層６４は、厚さ１ｎｍ〜１０ｎｍ、好ましくは１ｎｍ〜５ｎｍの酸化珪素若
しくは酸化珪素と窒化珪素の積層構造を減圧ＣＶＤ法やプラズマＣＶＤ法などで形成する
ことができる。また、プラズマ処理により半導体層を酸化又は窒化することによりトンネ
ル酸化層を形成することができる。さらには、プラズマＣＶＤ法により形成した酸化珪素
をプラズマ処理により酸化又は窒化してもよい。当該プラズマ処理して形成した絶縁層は
、緻密で絶縁耐圧が高く信頼性に優れている。
フローティングゲート電極６３は、導電層、ポリシリコン層、シリコンドット等で形成す
ることができる。また、フローティングゲート電極の代わりに、窒化珪素、窒化ゲルマニ
ウム等で形成された電荷蓄積層を用いてもよい。
コントロール絶縁層６５は、酸化珪素、窒化珪素、酸窒化珪素、酸化アルミニウムなどの
一層若しくは複数層を、減圧ＣＶＤ法やプラズマＣＶＤ法などで形成する。第２の絶縁層
２２の厚さは１ｎｍ〜２０ｎｍ、好ましくは５〜１０ｎｍで形成する。
図１（Ｃ）に示すダイオード７２は、第１の電極として機能する配線５８ｂ、受光部７３
、及び第２の電極７４で構成されている。受光部は、非晶質または結晶質のシリコンを有
する半導体層で形成することができる。この代表例としては、シリコン層、シリコンゲル
マニウム層、炭化シリコン層、又はこれらのＰＮ接合層、ＰＩＮ接合層が挙げられる。
図１（Ｄ）に示すアンテナ８３は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎ
ｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およ
びチタン（Ｔｉ）等のいずれか一つ以上の金属粒子を有する液滴やペーストを液滴吐出法
（インクジェット法、ディスペンス法など）により吐出し、乾燥焼成して形成する。液滴
吐出法によりアンテナを形成することで、工程数の削減が可能であり、それに伴うコスト
削減が可能である。
また、スクリーン印刷法を用いてアンテナ８３を形成してもよい。スクリーン印刷法を用
いる場合、アンテナ８３の材料としては、粒径が数ｎｍから数十μｍの導電性粒子を有機
樹脂に溶解または分散させた導電性ペーストを選択的に印刷する。導電性粒子としては、
銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（
Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ
以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。
また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤およ
び被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代
表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電層の形
成にあたり、導電性のペーストを印刷した後に焼成することが好ましい。
また、アンテナ８３は、スクリーン印刷法の他にもグラビア印刷等を用いてもよいし、メ
ッキ法、スパッタリング法等を用いて、導電性材料により形成することができる。
また、ＲＦＩＤの信号の伝送方式として、電磁結合方式または電磁誘導方式（例えば１３
．５６ＭＨｚ帯）を適用する。磁束密度の変化による電磁誘導を利用する場合、アンテナ
の上面形状を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ
）に形成することができる。
また、ＲＦＩＤにおける信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８
６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用することもできる。その場合には
、信号の伝送に用いる電磁波の波長を考慮してアンテナの長さ等の形状を適宜設定すれば
よい。
マイクロ波方式を適応することが可能なＲＦＩＤのアンテナ８３の例を図９（Ａ）〜（Ｄ
）に一例を示す。例えば、アンテナの上面形状を線状（例えば、ダイポールアンテナ（図
９（Ａ）参照））、平坦な形状（例えば、パッチアンテナ（図９（Ｂ）参照））またはリ
ボン型の形状（図９（Ｃ）、（Ｄ）参照）等に形成することができる。また、アンテナと
して機能する導電層の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状
またはこれらを組み合わせた形状で設けてもよい。
以下の実施の形態では、半導体装置としてＲＦＩＤを一例にあげて、本実施の形態で示
す半導体装置の作製方法を示す。
（実施の形態２）
本実施の形態では、外部からの局所的圧力がかかっても破損しにくい半導体装置を歩留ま
り高く作製する方法を、図３を用いて示す。
図３（Ａ）に示すように、絶縁表面を有する基板１００上に剥離層１０１を形成し、剥
離層１０１上に非単結晶半導体層を用いて形成される半導体素子を含む素子層１０２及び
アンテナ１１２を形成する。次に、素子層１０２及びアンテナ１１２上に、繊維体に有機
樹脂が含浸された構造体１１５を設ける。
絶縁表面を有する基板１００としては、素子層１０２及びアンテナ１１２を形成する温
度に耐えうる基板を用いることが好ましく、代表的にはガラス基板、石英基板、セラミッ
ク基板、絶縁層が少なくとも一表面に形成された金属基板、有機樹脂基板等を用いること
ができる。ここでは、絶縁表面を有する基板１００としてガラス基板を用いる。なお、素
子層１０２の厚さとしては、１μｍ以上１０μｍ以下、さらには１μｍ以上５μｍ以下が
好ましい。このような厚さにすることにより、湾曲することが可能な半導体装置を作製す
ることができる。
剥離層１０１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、厚
さ３０ｎｍ〜２００ｎｍのタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、
タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウ
ム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ
）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、及び珪素（Ｓｉ）の中から選択された元
素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物からなる層を、単
層または複数の層を積層させて形成する。珪素を含む層の結晶構造は、非晶質、微結晶、
多結晶のいずれの場合でもよい。なお、ここでは、塗布法は、溶液を被処理物上に吐出さ
せて成膜する方法であり、例えばスピンコーティング法や液滴吐出法を含む。また、液滴
吐出法とは微粒子を含む組成物の液滴を微細な孔から吐出して所定の形状のパターンを形
成する方法である。
剥離層１０１が単層構造の場合、好ましくは、タングステン、モリブデン、又はタング
ステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは
酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステ
ンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タング
ステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する
。
剥離層１０１が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目と
して金属酸化物層を形成する。代表的には、１層目の金属層として、タングステン、モリ
ブデン、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タン
グステン、モリブデン、又はタングステンとモリブデンの混合物の酸化物、タングステン
、モリブデン、又はタングステンとモリブデンの混合物の窒化物、タングステン、モリブ
デン、又はタングステンとモリブデンの混合物の酸化窒化物、又はタングステン、モリブ
デン、又はタングステンとモリブデンの混合物の窒化酸化物を含む層を形成する。
剥離層１０１として、１層目として金属層、２層目として金属酸化物層の積層構造を形
成する場合、金属層としてタングステンを含む層を形成し、その上層に酸化物で形成され
る絶縁層を形成することで、タングステンを含む層と絶縁層との界面に、金属酸化物層と
してタングステンの酸化物を含む層が形成されることを活用してもよい。さらには、金属
層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等
を行って金属酸化物層を形成してもよい。
タングステンの酸化物は、ＷＯｘで表される。ｘは２以上３以下の範囲内にあり、ｘが
２の場合（ＷＯ２）、ｘが２．５の場合（Ｗ２Ｏ５）、ｘが２．７５の場合（Ｗ４Ｏ１１
）、ｘが３の場合（ＷＯ３）などがある。
また、上記の工程によると、絶縁表面を有する基板１００に接するように剥離層１０１
を形成しているが、本発明はこの工程に制約されない。絶縁表面を有する基板１００に接
するように下地となる絶縁層を形成し、その絶縁層に接するように剥離層１０１を設けて
もよい。ここでは、剥離層１０１として厚さ３０ｎｍ〜７０ｎｍのタングステン層をスパ
ッタリング法により形成する。
ここでは、非単結晶半導体層を用いて形成される半導体素子の代表例として、実施の形態
１で示す薄膜トランジスタ５２ａ、５２ｂと同様の構造を有する薄膜トランジスタ１０５
ａ、１０５ｂを示す。
また、ここでは、非単結晶半導体層を用いて形成される半導体素子を含む素子層１０２と
しては、バッファ層として機能する絶縁層１０３、下地層として機能する絶縁層１０４、
薄膜トランジスタ１０５ａ、１０５ｂ、薄膜トランジスタ１０５ａ、１０５ｂを覆う絶縁
層１０６、絶縁層１０６を覆う絶縁層１０７、絶縁層１０６、１０７を介して薄膜トラン
ジスタの半導体層のソース領域及びドレイン領域に接続する導電層１０８、１０９、導電
層１０８、１０９及び絶縁層１０７の一部を覆う絶縁層１１１、絶縁層１１１を介して導
電層１０９に接続するアンテナ１１２を示す。
バッファ層として機能する絶縁層１０３は、後の剥離工程において、剥離層１０１及び
バッファ層として機能する絶縁層１０３の界面での剥離が容易となるように、または後の
剥離工程において半導体素子や配線に亀裂やダメージが入るのを防ぐために設ける。バッ
ファ層として機能する絶縁層１０３としては、スパッタリング法やプラズマＣＶＤ法、塗
布法、印刷法等により、無機化合物を用いて単層又は多層で形成する。無機化合物の代表
例としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等がある。なお、バッフ
ァ層として機能する絶縁層１０３に、窒化珪素、窒化酸化珪素、酸化窒化珪素等を用いる
ことにより、外部から後に形成される素子層へ水分や、酸素等の気体が浸入することを防
止することができる。バッファ層として機能する絶縁層１０３の厚さは１０ｎｍ以上１０
００ｎｍ以下、さらには１００ｎｍ以上７００ｎｍ以下が好ましい。ここでは、厚さ５０
０ｎｍ〜７００ｎｍの酸化窒化珪素層をプラズマＣＶＤ法により形成する。
下地層として機能する絶縁層１０４は、バッファ層として機能する絶縁層１０３と同様の
形成方法及び材料を適宜用いることができる。さらには、下地層として機能する絶縁層１
０４を積層構造としても良い。例えば、無機化合物を用いて積層してもよく、代表的には
、酸化珪素、窒化酸化珪素、及び酸化窒化珪素を積層して形成しても良い。下地層として
機能する絶縁層１０４の厚さは１０ｎｍ以上２００ｎｍ以下、さらには５０ｎｍ以上１５
０ｎｍ以下が好ましい。ここでは、厚さ３０〜７０ｎｍの窒化酸化珪素層をプラズマＣＶ
Ｄ法により形成し、その上に厚さ８０〜１２０ｎｍの酸化窒化珪素層をプラズマＣＶＤ法
により形成する。なお、バッファ層として機能する絶縁層１０３を有する場合、敢えて下
地層として機能する絶縁層１０４を形成しなくとも良い。
絶縁層１０６、１０７は、薄膜トランジスタ及び配線を絶縁する層間絶縁層として機能す
る。絶縁層１０６、１０７は、バッファ層として機能する絶縁層１０３と同様の形成方法
及び材料を用いることができる。なお、ここでは、絶縁層１０６、１０７の積層構造とし
たが、単層または２層以上の積層構造とすることができる。ここでは、絶縁層１０６とし
て、厚さ３０〜７０ｎｍの酸化窒化珪素層をプラズマＣＶＤ法により形成する。また、絶
縁層１０７として、厚さ８０〜１２０ｎｍの窒化酸化珪素層をプラズマＣＶＤ法で形成し
た後、厚さ５００〜７００ｎｍの酸化窒化珪素層をプラズマＣＶＤ法により形成する。
導電層１０８、１０９は、実施の形態１に示す配線５７ａ、５７ｂ、５８ａ、５８ｂと
同様に形成することができる。ここでは、厚さ８０〜１２０ｎｍのチタン層、厚さ２５０
〜３５０ｎｍのアルミニウム層、及び厚さ８０〜１２０ｎｍのチタン層を順に積層形成し
た後、フォトリソグラフィー工程により形成したレジストマスクを用いて選択的にエッチ
ングして、導電層１０８、１０９を形成する。
導電層１０８、１０９の上に、窒化珪素、窒化酸化珪素、ダイヤモンドライクカーボン
、窒化炭素等の保護層を設けてもよい。保護層を設けることにより、外部から薄膜トラン
ジスタへ水分が浸入することを抑制することが可能であり、薄膜トランジスタ及び半導体
装置の電気的特性の信頼性を高めることができる。
絶縁層１１１は、バッファ層として機能する絶縁層１０３と同様の形成方法及び材料を
用いて形成する。なお、絶縁層１１１は後に形成されるアンテナの下地層である。このた
め、絶縁層１１１の表面は平坦であることが好ましい。このため、絶縁層１１１は、有機
樹脂を有機溶剤で希釈した組成物を塗布し、乾燥焼成して形成することが好ましい。また
、感光性樹脂を希釈した組成物を用いて絶縁層１１１を形成することで、従来のフォトリ
ソグラフィー工程で形成したレジストマスクを用いてエッチングする工程よりも工程数が
減るため、歩留まりが高くなる。ここでは、感光性ポリイミド樹脂を有機溶剤で希釈した
組成物を塗布し乾燥し、フォトマスクを用いて露光した後、未硬化部を除去し焼成して絶
縁層１１１を形成する。
アンテナ１１２は、実施の形態１に示すアンテナ８３と同様の形成方法及び材料を用いて
形成する。
次に、アンテナ１１２上に、繊維体１１３に有機樹脂１１４が含浸された構造体１１５を
設ける。このような構造体１１５は、プリプレグとも呼ばれる。プリプレグは、具体的に
は繊維体にマトリックス樹脂を有機溶剤で希釈した組成物を含浸させた後、乾燥して有機
溶剤を揮発させてマトリックス樹脂を半硬化させたものである。構造体１１５の厚さは、
１０μｍ以上１００μｍ以下、さらには１０μｍ以上３０μｍ以下が好ましい。このよう
な厚さの構造体を用いることで、薄型で湾曲することが可能な半導体装置を作製すること
ができる。
次に、構造体１１５を加熱し圧着して、構造体１１５の有機樹脂１１４を可塑化または
硬化する。なお、有機樹脂１１４が可塑性有機樹脂の場合、この後、室温に冷却すること
により可塑化した有機樹脂を硬化する。
有機樹脂１１４は加熱及び圧着により、素子層１０２及びアンテナ１１２の表面に有機樹
脂１１４が均一に広がり硬化する。この結果、図３（Ｂ）に示すように、繊維体１１３に
含浸し、かつ素子層１０２及びアンテナ１１２の片面に固着される有機樹脂１２１となる
。なお、素子層１０２及びアンテナ１１２の片面に固着された有機樹脂１２１及び繊維体
１１３を実施の形態１と同様、まとめて封止層１２０と示す。構造体１１５を圧着する工
程は、大気圧下または減圧下で行う。
次に、図３（Ｂ）に示すように、後の剥離工程を容易に行うために、封止層１２０側から
、封止層１２０、素子層及び剥離層１０１にレーザビーム１２２を照射して、図３（Ｃ）
に示すような溝１２３を形成してもよい。溝１２３を形成するために照射するレーザビー
ムとしては、剥離層１０１、素子層１０２、または封止層１２０を構成する層のいずれか
が吸収する波長を有するレーザビームが好ましく、代表的には、紫外領域、可視領域、又
は赤外領域のレーザビームを適宜選択して照射する。
このようなレーザビームを発振することが可能なレーザ発振器としては、ＫｒＦ、Ａｒ
Ｆ、ＸｅＣｌ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ、
ＣＯ２等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３など
の結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶、ガラス
、ルビー等の固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の
半導体レーザ発振器を用いることができる。なお、その固体レーザ発振器においては基本
波〜第５高調波を適宜適用するのが好ましい。
次に、図３（Ｄ）に示すように、溝１２３をきっかけとして、剥離層１０１及びバッフ
ァ層として機能する絶縁層１０３の界面において、剥離層１０１が形成される絶縁表面を
有する基板１００と、素子層の一部１２４とを物理的手段により剥離する。物理的手段と
は、力学的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネルギー
）を加える手段を指しており、その手段は、代表的には機械的な力を加えること（例えば
人間の手や把治具で引き剥がす処理や、ローラーを回転させながら分離する処理）である
。このとき、封止層１２０表面に光または熱により剥離可能な粘着シートを設けると、さ
らに剥離が容易となる。
また、溝１２３に液体を滴下し、剥離層１０１及びバッファ層として機能する絶縁層１
０３の界面に液体を浸透させて剥離層１０１から素子層１０２を剥離してもよい。この場
合、溝１２３にのみ液体を滴下してもよいし、または絶縁表面を有する基板１００、素子
層１０２、アンテナ１１２、及び封止層１２０全体を液体に浸して、溝１２３から剥離層
１０１及び素子層１０２の界面に液体を浸透させても良い。
本実施の形態においては、剥離層としてバッファ層に接する層に金属酸化層を形成し、
物理的手段により、素子層の一部１２４を剥離する方法を用いたがこれに限られない。絶
縁表面を有する基板１００に透光性を有する基板を用い、剥離層に水素を含む非晶質珪素
層を用い、図３（Ｂ）のレーザビーム１２２の代わりに、絶縁表面を有する基板１００側
から剥離層１０１にレーザビームを照射して、非晶質珪素層に含まれる水素を気化させて
、絶縁表面を有する基板１００と剥離層との間で剥離する方法を用いることができる。
また、図３（Ｂ）においてレーザビーム１２２を照射する工程の代わりに、絶縁表面を
有する基板１００を機械的に研磨し除去する方法や、絶縁表面を有する基板１００をフッ
化水素酸等の溶液を用いて溶解して絶縁表面を有する基板１００を除去する方法を用いる
ことができる。この場合、剥離層を用いなくともよい。
また、図３（Ｃ）において、溝１２３にＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ガスを
導入し、剥離層をフッ化ガスでエッチングし除去して、絶縁表面を有する基板１００から
素子層の一部１２４を剥離する方法を用いることができる。
また図３（Ｃ）において、溝１２３にＮＦ３、ＢｒＦ３、ＣｌＦ３などのフッ化ガスを
導入し、剥離層の一部をフッ化ガスでエッチングし除去した後、有機樹脂１２１に粘着部
材を貼りあわせて、絶縁表面を有する基板１００から素子層の一部１２４を物理的手段に
より剥離する方法を用いることができる。
なお、素子層１０２に複数の半導体装置が含まれる場合、素子層１０２及び封止層を分
断して、複数の半導体装置を切り出してもよい。このような工程により、複数の半導体装
置を作製することができる。
以上により、半導体装置を作製することができる。なお、バッファ層として機能する絶
縁層１０３側にも封止層を形成してもよい。封止層を形成する場合は、図１（Ａ）と同様
にバッファ層として機能する絶縁層１０３上に構造体を設け、構造体を加熱し圧着して、
構造体の有機樹脂を可塑化または硬化する。有機樹脂が可塑性の場合、この後、室温に冷
却することにより可塑化した有機樹脂も硬化する。この結果、図３（Ｅ）に示すように、
繊維体１１３に含浸し、かつバッファ層として機能する絶縁層に形成される有機樹脂１２
１からなる封止層１２５を形成することができる。即ち、素子層１０２の両面に封止層１
２０、１２５が設けられる半導体装置を作製することができる。
なお、素子層１０２に複数の半導体装置が含まれる場合、素子層１０２及び封止層を分
断して、複数の半導体装置を切り出してもよい。このような工程により、複数の半導体装
置を作製することができる。分断する際は、ダイシング、スクライビング、はさみやナイ
フなどの刃物を有する裁断機、又はレーザーカット法等により選択的に分断することがで
きる。
本実施の形態で示す半導体装置は、非単結晶半導体層を用いて形成される半導体素子を有
する素子層と、繊維体とが有機樹脂で固着されている。繊維体は、局所的な押圧による圧
力を繊維全体へ分散するため、局所的に圧力がかかりにくい。このため、半導体装置を構
成する配線や半導体素子が延伸されず、半導体装置が破壊されにくい。また、素子層に高
強度繊維からなる繊維体が固着されているため、剥離工程においても、素子層が延伸しに
くい。即ち、素子層に形成される半導体素子、配線等が延伸することを低減することがで
きる。このため、歩留まりを向上させることができる。
また、素子層の厚さを薄くすることで、半導体装置を湾曲させることが可能となる。この
ため、素子層の面積を大きくすることが可能である。このため、半導体装置を作製する工
程が容易となる。また、当該半導体装置がアンテナ内蔵のＲＦＩＤの場合、アンテナのサ
イズを増大させることが可能である。このため、通信距離の長いＲＦＩＤを作製すること
ができる。
（実施の形態３）
本実施の形態では、実施の形態２と比較して、さらに破壊されにくい半導体装置の作製方
法を図４を用いて説明する。
実施の形態１と同様に、図４（Ａ）に示すように絶縁表面を有する基板１００上に剥離層
１０１を形成し、剥離層１０１上に非単結晶半導体層を用いて形成される半導体素子を含
む素子層１０２及びアンテナ１１２を形成する。次に、素子層１０２及びアンテナ１１２
上に構造体１１５を設け、構造体１１５上に保護フィルム１３１を設ける。
保護フィルム１３１としては、高強度材料で形成されていることが好ましい。高強度材料
の代表例としては、ポリビニルアルコール系樹脂、ポリエステル系樹脂、ポリアミド系樹
脂、ポリエチレン系樹脂、アラミド系樹脂、ポリパラフェニレンベンゾビスオキサゾール
樹脂、ガラス樹脂等がある。
保護フィルム１３１が高強度材料で形成されていることで、実施の形態２と比較してさら
に局所的な押圧による破壊を抑制することができる。具体的には、構造体１１５の繊維体
１１３において、経糸束及び緯糸束が分布しないバスケットホールの面積が、局所的圧力
がかけられる面積より大きい場合、バスケットホールに局所的に荷重されると、当該圧力
が構造体１１５の繊維体１１３で吸収されず、直接素子層１０２及びアンテナ１１２にか
かってしまう。この結果、素子層１０２及びアンテナ１１２が延伸し、半導体素子または
配線が破壊されてしまう。
しかしながら、高強度材料で形成される保護フィルム１３１を構造体１１５上に設ける
ことで、局所的な荷重を保護フィルム１３１全体で吸収するため、局所的な押圧による破
壊の少ない半導体装置となる。
次に、図４（Ｂ）に示すように、実施の形態２と同様に、構造体１１５を加熱し圧着して
、封止層１２０を形成する。また、封止層の有機樹脂１２１は保護フィルム１３１を素子
層１０２及びアンテナ１１２に固着する。即ち、封止層１２０は、繊維体１１３及び保護
フィルム１３１を素子層１０２及びアンテナ１１２に固着している。また、封止層１２０
に含まれる有機樹脂１２１は繊維体１１３中に含浸される。
次に、図４（Ｃ）に示すように、剥離層１０１が形成される絶縁表面を有する基板１００
から素子層の一部１２４を剥離する。ここでは、実施の形態１と同様に、レーザビームを
素子層１０２及び剥離層１０１に照射し溝を形成した後、剥離層１０１及びバッファ層と
して機能する絶縁層１０３の界面に形成される金属酸化物層において、物理的手段により
剥離する。
この後、図４（Ｄ）に示すように、バッファ層として機能する絶縁層１０３表面に構造体
を設け、構造体上に保護フィルムを設け、加熱し圧着して封止層１２５及び保護フィルム
１４１を素子層の一部１２４のバッファ層として機能する絶縁層１０３に固着する。
なお、図４（Ａ）において、保護フィルム１３１が熱可塑性材料の場合、素子層１０２
及びアンテナ１１２と構造体１１５との間に保護フィルム１３１を設け加熱圧着してもよ
い。また、図４（Ｄ）において、保護フィルム１４１が熱可塑性材料の場合、バッファ層
として機能する絶縁層と封止層１２５の間に保護フィルム１４１を設け加熱圧着してもよ
い。当該構造においても、局所的押圧による荷重を保護フィルム及び構造体で分散させる
ことが可能であり、破壊を低減することができる。
なお、素子層１０２に複数の半導体装置が含まれる場合、素子層１０２及び封止層を分
断して、複数の半導体装置を切り出してもよい。このような工程により、複数の半導体装
置を作製することができる。
以上により、局所的押圧による破壊が少ない半導体装置を作製することができる。また、
素子層の厚さを薄くすることで、半導体装置を湾曲させることが可能となる。このため、
素子層の面積を大きくすることが可能である。このため、半導体装置を作製する工程が容
易となる。また、当該半導体装置がアンテナ内蔵のＲＦＩＤの場合、アンテナのサイズを
増大させることが可能である。このため、通信距離の長いＲＦＩＤを作製することができ
る。
（実施の形態４）
本実施の形態では、素子層にアンテナが形成されず、別の基板に設けられたアンテナを
素子層に接続した半導体装置の作製方法について、図５及び図６を用いて説明する。
図５（Ａ）に示すように、実施の形態１と同様に、絶縁表面を有する基板１００上に剥離
層１０１を形成し、剥離層１０１上に非単結晶半導体層を用いて形成される半導体素子を
含む素子層１５１を形成する。次に、素子層１５１上に繊維体１１３に有機樹脂１１４が
含浸された構造体を設ける。
ここでは、素子層１５１としては、実施の形態１に示すように、バッファ層として機能す
る絶縁層１０３を形成し、バッファ層として機能する絶縁層１０３上に下地層として機能
する絶縁層１０４を形成し、絶縁層１０４上に薄膜トランジスタ１０５ａ、１０５ｂを形
成する。薄膜トランジスタ１０５ａ、１０５ｂ上に絶縁層１０６、１０７を形成し、絶縁
層１０６、１０７を貫いて薄膜トランジスタ１０５ａ、１０５ｂの半導体層のソース領域
及びドレイン領域に接続する導電層１０８を形成し、この後に形成する電極パッド１５２
に接続する導電層１０９を形成する。なお、電極パッド１５２は導電層１０９ならびに導
電層１０８を介して半導体層のソースあるいはドレイン領域と電気的に接続している。導
電層１０８、１０９、絶縁層１０７上に絶縁層１１１を形成し、絶縁層１１１を貫いて導
電層１０９と接続する電極パッド１５２を形成する。
次に、実施の形態１と同様に、素子層１５１上に設けた構造体を加熱し圧着して、素子層
１５１の片面に有機樹脂１２１及び繊維体１１３からなる封止層１２０を形成する。
次に、封止層１２０の一部を除去し、電極パッド１５２の一部を露出させる。ここでは、
レーザビームを封止層１２０側から電極パット１５２へ照射して、封止層１２０の一部を
除去する。なお、当該手法以外にも、通常のフォトリソグラフィー工程を用いて封止層１
２０の一部を除去し電極パット１５２の一部を露出してもよい。
次に、図５（Ｂ）に示すように、封止層１２０の開口部に接続端子１６１を形成する。接
続端子１６１は、印刷法、液滴吐出法等で形成することができる。接続端子１６１の材料
としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パ
ラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のい
ずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いること
ができる。
次に、剥離層１０１が形成される絶縁表面を有する基板１００及び素子層の一部１２４を
剥離する。ここでは、実施の形態１と同様に、レーザビームを素子層及び剥離層１０１に
照射して、素子層１５１に溝を形成する。次に、当該溝に液体を供給した後、剥離層１０
１及びバッファ層として機能する絶縁層１０３の界面において、物理的手段により剥離す
る。
この後、図６（Ａ）に示すように、素子層１５１に固着された封止層１２０と、アンテナ
１７２が形成された基板１７１とを接着材１７４にて接着する。このとき、素子層１５１
に形成された接続端子１６１とアンテナ１７２とを異方性導電接着材１７３を用いて電気
的に接続する。
異方性導電接着材１７３としては、分散した導電性粒子（粒径が、数ｎｍ〜数十μｍ）
を含有する接着性樹脂であり、エポキシ樹脂、フェノール樹脂等が挙げられる。また、導
電性粒子は、金、銀、銅、パラジウム、ニッケル、炭素、または白金から選ばれた一元素
、若しくは複数の元素で形成される。また、これらの元素の多層構造を有する粒子でも良
い。更には、樹脂で形成された粒子の表面に、金、銀、銅、パラジウム、ニッケル、また
は白金から選ばれた一元素、若しくは複数の元素で形成される薄膜が形成された導電性粒
子を用いてもよい。さらには、導電性粒子として、ＣＮＴ（カーボンナノチューブ）を用
いてもよい。
アンテナ１７２としては、実施の形態１に示すアンテナ８３と同様の材料及び形成方法を
適宜用いることができる。
アンテナ１７２が形成された基板１７１としては、フィルム状のプラスチック基板、例え
ば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエ
チレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエ
ーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、
ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）などを用いることが
できる。
次に、図６（Ｂ）に示すように、実施の形態１と同様に、バッファ層として機能する絶縁
層１０３表面に構造体を設け、加熱し圧着して封止層１２５をバッファ層として機能する
絶縁層１０３上に形成する。
次に、図６（Ｃ）に示すように、アンテナ１７２が形成される基板１７１と、封止層１２
０、素子層１５１、及び封止層１２５を封止するようにフィルム１７５を設けてもよい。
フィルムとしては、アンテナ１７２が形成された基板１７１と同様のフィルムを用いるこ
とができる。
なお、本実施の形態において、素子層１５１を剥離層１０１から剥離した後、アンテナ１
７２が形成される基板１７１を素子層１５１上の封止層１２０に接着した形態を示したが
、これの代わりに、図５（Ｂ）に示すように、接続端子１６１を形成した後、封止層１２
０と、アンテナ１７２が形成される基板１７１とを接着すると共に、アンテナ１７２と接
続端子１６１を異方性導電接着材で電気的に接続する。この後、剥離層１０１から、素子
層１５１を剥離してもよい。さらに、図６（Ｂ）に示すように、バッファ層として機能す
る絶縁層に封止層１２５を形成し、図６（Ｃ）に示すようにフィルム１７５でアンテナ１
７２が形成される基板１７１、封止層１２０、素子層１５１、及び封止層１２５を封止し
てもよい。
上記形態では、アンテナ１７２を有する基板１７１が素子層１５１の一方の面にのみ接着
された半導体装置を示したが、素子層１５１の両面にそれぞれアンテナが形成された基板
を接着してもよい。その形態を、図７を用いて以下に示す。
図５及び図６（Ａ）の工程を経て、アンテナ１７２が形成された基板１７１と、素子層１
８０の一方の面に設けられた封止層１２０とが接着材１７４で接着される。また、素子層
１８０の他方の面には封止層１２５が設けられる。なお、素子層１８０には、薄膜トラン
ジスタ１０５ａ、１０５ｂの半導体層のソース領域及びドレイン領域に接続する導電層１
０８と同様に形成された配線１８１が絶縁層１０７上に形成される。なお、配線１８１と
して、絶縁層１０６上にゲート電極５５ａ、５５ｂと同時に配線を形成してもよい。
次に、配線１８１に接続する接続端子を形成するために、封止層１２５及び素子層１８０
の一部に開口部を形成する。ここでは、封止層１２５側から配線１８１にレーザビーム１
８２を照射して開口部を形成し、配線１８１を一部露出される。
次に、図７（Ｂ）に示すように、開口部を充填するように、接続端子１８３を形成する
。接続端子１８３は、接続端子１６１と同様に形成することができる。
次に、図７（Ｃ）に示すように、封止層１２５と、アンテナ１９２が形成された基板１９
１を接着材１９４を用いて接着すると共に、接続端子１８３及びアンテナ１９２を異方性
導電接着材１９３で電気的に接続する。
以上により、素子層の両面にアンテナが設けられた半導体装置を作製することができる。
このような構造は、ＵＨＦ帯の電波受信可能なＲＦＩＤのように、対称構造のアンテナを
有する半導体装置に適用すると、半導体装置の大きさを小さくすることが可能であるため
、好ましい。
なお、素子層１５１、１８０に複数の半導体装置が含まれる場合、素子層１５１、１８
０及び封止層を分断して、複数の半導体装置を切り出すことによって得てもよい。このよ
うな工程により、複数の半導体装置を作製することができる。
本実施の形態で示す半導体装置は、非単結晶半導体層を用いて形成される半導体素子を有
する素子層と、繊維体とが有機樹脂で固着されている。繊維体は、局所的な押圧による圧
力を繊維全体へ分散するため、局所的に圧力がかかりにくい。このため、半導体装置を構
成する配線や半導体素子が延伸されず、半導体装置が破壊されにくい。また、素子層に高
強度繊維からなる繊維体が固着されているため、剥離工程においても、素子層が延伸しに
くい。即ち、素子層に形成される半導体素子、配線等が延伸することを低減することがで
きる。このため、歩留まりを向上させることができる。
また、素子層の厚さを薄くすることで、半導体装置を湾曲させることが可能となる。こ
のため、素子層の面積を大きくすることが可能である。このため、外部アンテナを素子層
に接続する際、接続面積を大きくすることが可能となり、半導体装置を作製する工程が容
易となる。また、当該半導体装置がアンテナ内蔵のＲＦＩＤの場合、アンテナのサイズを
増大させることが可能である。このため、通信距離の長いＲＦＩＤを作製することができ
る。
（実施の形態５）
本実施の形態では、実施の形態１乃至４で示す非単結晶半導体層を用いて形成される半
導体素子を含む素子層がプリント基板に接続された半導体装置について、図１０を用いて
説明する。
図１０（Ａ）は、本実施の形態の半導体装置２５０の斜視図を示す。半導体装置２５０
は、フレキシブルプリント基板に実施の形態１乃至４に示す非単結晶半導体層を用いて形
成される半導体素子を含む素子層が設けられている。例えば、ポリエステル、ポリイミド
等で形成されるベースフィルム２５１上に、銅、金、銀、アルミニウム等で形成される配
線２５２が設けられる。また、配線２５２上に絶縁層を介して、実施の形態１乃至４に示
す非単結晶半導体層を用いて形成される半導体素子を含む素子層及び封止層の積層体２５
３ａ、２５３ｂが設けられている。また、配線２５２及び積層体２５３ａ、２５３ｂは、
封止層のコンタクトホールに形成される接続端子を介して接続されている。ベースフィル
ム２５１、配線２５２、及び積層体２５３ａ、２５３ｂは、保護フィルム２５４で覆われ
ている。また、半導体装置２５０の端部においては、保護フィルム２５４の一部が切除さ
れ、コネクタ等の外部回路と配線２５２が露出されている。
素子層は封止層を介して配線に設け、加熱圧着することで配線及びベース基板に素子層を
固着させることができる。
なお、ここでは、１層の配線２５２を有する半導体装置を示したが、この代わりに多層配
線構造であってもよい。また、複数の配線で積層体２５３ａ、２５３ｂが挟まれていても
よい。このように配線を多層にすることで、実装密度を高めることが可能である。
図１０（Ｂ）は、本実施の形態の半導体装置２６０の断面図を示す。半導体装置２６０
は、プリント基板に、実施の形態１乃至４に示す非単結晶半導体層を用いて形成される半
導体素子を含む素子層が設けられている。例えば、コア層２６１の一方の面に実施の形態
１乃至４に示す非単結晶半導体層を用いて形成される半導体素子を含む素子層２６２が設
けられている。また、コア層２６１と、実施の形態１乃至４に示す非単結晶半導体層を用
いて形成される半導体素子を含む素子層２６２に含まれる半導体素子または配線が、封止
層２６３を貫通するビア２６４で接続される。
また、素子層２６２には多層配線２６５が設けられる。多層配線２６５の有機樹脂層２
６６に形成されるビア２６７によって、コア層２６１、素子層２６２に形成される半導体
素子及び配線等が、半導体装置２６０表面に形成される導体パターン２６８と接続される
。
また、コア層２６１の他方の面には多層配線２６９が設けられている。
また、半導体装置２６０に、コンデンサ、コイル、抵抗、ダイオード等のチップ２７１
を導電性ペーストやワイヤー等の実装部材２７２で実装してもよい。
本実施の形態の半導体装置は、プリント基板に非単結晶半導体層を用いて形成される半
導体素子を含む層を有する。また、繊維体を用いたプリプレグを用いて素子層をプリント
基板内に設ける。このため、局所的荷重（点圧、線圧等）がかかっても、繊維体で圧力が
分散されるため、実装工程や湾曲による破壊を低減することができる。また、高集積化が
可能である。
（実施の形態６）
本実施の形態では、局所的荷重（点圧、線圧等）による破壊を低減することが可能な導電
層を有する基板を作製する例を示す。
ここでは、導電層を有する基板としてアンテナを有する基板を例として、作製方法を以下
に示す。
まず、実施の形態１と同様に、図１１（Ａ）に示すように、絶縁表面を有する基板１００
上に剥離層１０１を形成し、剥離層１０１上にバッファ層として機能する絶縁層１０３を
形成し、絶縁層１０３上にアンテナとして機能する導電層９０４を形成する。
アンテナとして機能する導電層９０４は、実施の形態１に示すアンテナ８３と同様の材料
及び作製方法を適宜用いることができる。
次に、実施の形態２乃至４と同様に、導電層９０４上に繊維体１１３に有機樹脂１１４が
含浸された構造体１１５を設ける。
次に、構造体１１５を加熱し圧着して、図１１（Ｂ）に示すように、繊維体１１３に含
浸される有機樹脂１２１を含む封止層が導電層９０４及び絶縁層１０３の片面に形成され
る。なお、導電層９０４及び絶縁層１０３の片面に固着された有機樹脂１２１及び繊維体
１１３を実施の形態１と同様、まとめて封止層１２０と示す。構造体１１５を圧着する工
程は、大気圧下または減圧下で行う。ここで、絶縁層１０３及び封止層１２０を積層体１
２６とする。
次に、図１１（Ｃ）に示すように、実施の形態２乃至４と同様の剥離を行って、絶縁表面
を有する基板１００から、絶縁層１０３を分離する。
次に、絶縁層１０３または封止層１２０の一部を除去し、導電層９０４の一部を露出させ
る。次に、図１１（Ｄ）に示すように、導電層９０４に接続する接続端子９０５ａ、９０
５ｂを形成する。接続端子９０５ａ、９０５ｂは実施の形態４に示す接続端子１６１と同
様に形成することができる。なお、絶縁層１０３の一部を除去して接続端子９０５ａ、９
０５ｂを形成する代わりに、封止層１２０の一部を除去して接続端子９０５ａ、９０５ｂ
を形成してもよい。
以上の工程により、アンテナとして機能する導電層を有する基板を作製することができる
。なお、当該アンテナに素子基板を接続しＲＦＩＤを作製することができる。その方法に
ついて、以下に示す。
図１１（Ｅ）に示すように、絶縁層１０３上に素子基板９０７を配置する。異方性導電
材料を用いて圧着することで素子基板の端子部と導電層９０４との電気的な導通をとる。
なお、積層体１２６に複数のアンテナとして機能する導電層が形成される場合、当該積
層体を分断し、アンテナとして機能する導電層９０４を有する複数の積層体を形成した後
、当該導電層９０４に素子基板を接続してもよい。
また、図１１（Ｅ）では絶縁層１０３に比較して小さい面積の素子基板９０７を設けた
例を示したが、特に限定されず、絶縁層１０３とほぼ同じ面積の素子基板を設けてもよい
し、絶縁層１０３よりも大きな面積の素子基板を設けてもよい。
以上の工程により、ＩＣタグとして機能する半導体装置が完成する。また、局所的押圧
による破壊が少ない半導体装置を作製することができる。
なお、最後に、保護のため、素子基板９０７を覆うように、繊維体に有機樹脂が含浸さ
れた構造体を絶縁層１０３に固着させてもよい。
（実施の形態７）
本実施の形態では、本発明の半導体装置の構成及び応用例を示す。ここでは、半導体装置
の代表例として、ＲＦＩＤ及び記憶装置について説明する。
はじめに、本発明の半導体装置の一つであるＲＦＩＤ５０１の回路構成例について説明
する。図１２に、ＲＦＩＤ５０１のブロック回路図を示す。
図１２のＲＦＩＤ５０１の仕様は、国際標準規格のＩＳＯ１５６９３に準拠し、近傍型
で、交信信号周波数は１３．５６ＭＨｚである。また、受信はデータ読み出し命令のみ対
応し、送信のデータ伝送レートは約１３ｋＨｚであり、データ符号化形式はマンチェスタ
コードを用いている。
ＲＦＩＤ５０１の回路部４１２は、大別して、電源部４６０、信号処理部４６１から構
成される。電源部４６０は、整流回路４６２と保持容量４６３を有する。また、電源部４
６０に、アンテナ４１１から受信した電力が過剰であった場合、内部回路を保護するため
の保護回路部（リミッタ回路部ともいう）と、保護回路部を動作させるかどうかを制御す
るための保護回路制御回路部とを設けてもよい。当該回路部を設けることにより、ＲＦＩ
Ｄと通信機との通信距離が極端に短い状況等においてＲＦＩＤが大電力を受信することに
よって生じる不具合を防ぐことができ、ＲＦＩＤの信頼性の向上を図ることができる。す
なわち、ＲＦＩＤ内部の素子の劣化や、ＲＦＩＤ自体を破壊することなく、ＲＦＩＤを正
常に動作させることができる。
なお、ここでは、通信機とはＲＦＩＤと無線通信により情報の送受信を行う手段を有して
いればよく、例えば、情報を読み取るリーダや、読み取り機能及び書き込み機能を備えた
リーダ／ライタ等が挙げられる。また、読み取り機能と書き込み機能の一方又は両方を備
える携帯電話やコンピュータ等も含まれる。
整流回路４６２は、アンテナ４１１で受信された搬送波を整流し、直流電圧を生成する。
保持容量４６３は、整流回路４６２で生成された直流電圧を平滑化する。電源部４６０に
おいて生成された直流電圧は電源電圧として、信号処理部４６１の各回路に供給される。
信号処理部４６１は、復調回路４６４、クロック生成／補正回路４６５、認識／判定回
路４６６と、メモリコントローラ４６７、マスクＲＯＭ４６８、符号化回路４６９、およ
び変調回路４７０を有する。
復調回路４６４はアンテナで受信した信号を復調する回路である。復調回路４６４で復
調された受信信号はクロック生成／補正回路４６５と認識／判定回路４６６に入力される
。
クロック生成／補正回路４６５は信号処理部４６１の動作に必要なクロック信号を生成
し、さらにそれを補正する機能を有する。例えば、クロック生成／補正回路４６５は、電
圧制御発振回路（以下ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａ
ｔｏｒ）回路）を有し、ＶＣＯ回路の出力を帰還信号にして、供給される信号との位相比
較し、入力される信号と帰還信号が一定の位相になるよう負帰還により出力信号の調整を
行う。
認識／判定回路４６６は、命令コードを認識し判定する。認識／判定回路４６６が認識
し、判定する命令コードは、フレーム終了信号（ＥＯＦ、ｅｎｄ ｏｆ ｆｒａｍｅ）、
フレーム開始信号（ＳＯＦ、ｓｔａｒｔ ｏｆ ｆｒａｍｅ）、フラグ、コマンドコード
、マスク長（ｍａｓｋ ｌｅｎｇｔｈ）、マスク値（ｍａｓｋ ｖａｌｕｅ）等である。
また、認識／判定回路４６６は、送信エラーを識別する巡回冗長検査（ＣＲＣ、ｃｙｃｌ
ｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ）機能も含む。
メモリコントローラ４６７は、認識／判定回路４６６で処理された信号を基に、マスク
ＲＯＭからデータを読み出す。また、マスクＲＯＭ４６８は、ＩＤなどが記憶されている
。マスクＲＯＭ４６８を搭載することで、複製や改ざんが不可能な読み取り専用のＲＦＩ
Ｄ５０１として構成される。このような読み取り専用のＲＦＩＤ５０１を紙に抄き込むこ
とで、偽造防止の紙を提供することができる。
符号化回路４６９はメモリコントローラ４６７がマスクＲＯＭ４６８から読み出したデ
ータを符号化する。符号化されたデータは変調回路４７０で変調される。変調回路４７０
で変調されたデータはアンテナ４１１から搬送波に重畳させて送信される。
次に、ＲＦＩＤの使用例について示す。本発明のＲＦＩＤはあらゆる紙媒体及びフィルム
媒体に使用できる。特に、本発明のＲＦＩＤは、偽造防止が要求されるあらゆる紙媒体に
使用することができる。例えば、紙幣、戸籍謄本、住民票、パスポート、免許証、身分証
、会員証、鑑定書、診察券、定期券、手形、小切手、貨物引換証、船貨証券、倉庫証券、
株券、債券、商品券、チケット、抵当証券などである。
また、本発明の実施により、紙媒体上で視覚的に示される情報以上の多くの情報を紙媒
体及びフィルム媒体に持たせることができるため、本発明のＲＦＩＤを商品ラベルなどに
適用することで、商品の管理の電子システム化や、商品の盗難の防止に利用できる。以下
、図１３を用いて、本発明に係る紙の使用例を説明する。
図１３（Ａ）は、本発明のＲＦＩＤ５０１を抄き込んだ紙を使用した無記名債券類５１
１の一例である。無記名債券類５１１には、切手、切符、チケット、入場券、商品券、図
書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿
論これらに限定されるものではない。また、図１３（Ｂ）は、本発明に係るＲＦＩＤ５０
１を抄き込んだ紙を使用した証書類５１２（例えば、住民票、戸籍謄本）の一例である。
図１３（Ｃ）は、本発明のＲＦＩＤをラベルに適用した一例である。ラベル台紙（セパ
レート紙）５１３上に、ＲＦＩＤ５０１が抄き込まれた紙でラベル（ＩＤシール）５１４
が形成されている。ラベル５１４は、ボックス５１５内に収納されている。ラベル５１４
上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製
造者等）が印刷されている。さらに、ＲＦＩＤ５０１には、その商品（又は商品の種類）
固有のＩＤナンバーが記憶されているため、偽造や、商標権、特許権等の知的財産権侵害
、不正競争等の不法行為を容易に把握することができる。ＲＦＩＤ５０１には、商品の容
器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、
効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、
取扱説明、商品に関する知的財産情報等を入力しておくことができる。そのため、取引者
や消費者は、簡易な通信機によって、それらの情報にアクセスすることができる。また、
生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、
消去等ができない仕組みになっている。
図１３（Ｄ）は、ＲＦＩＤ５０１を抄き込んだ紙またはフィルムでなるタグ５１６を示
している。ＲＦＩＤ５０１を抄き込んだ紙またはフィルムでタグ５１６を作製することで
、プラスチックの筐体を使用した従来のＩＤタグよりも安価に製造することができる。図
１３（Ｅ）は、本発明のＲＦＩＤを表紙に用いた書籍５１７であり、表紙にＲＦＩＤ５０
１が抄き込まれている。
本発明の半導体装置の一例であるＲＦＩＤを搭載したラベル５１４やタグ５１６を商品
に取り付けておくことで、商品管理が容易になる。例えば、商品が盗難された場合に、商
品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、本
発明のＲＦＩＤをＩＤタグとして用いることで、商品の原材料や産地、製造や加工、流通
、販売などに至るまでの履歴管理や、追跡照会を可能にする。すなわち、商品のトレーサ
ビリティを可能にする。また、本発明により、商品のトレーサビリティ管理システムを従
来よりも低コストで導入をすることを可能する。
また、本発明の半導体装置の一例であるＲＦＩＤは、局所的押圧により破壊しにくい。
このため、本発明の半導体装置の一例であるＲＦＩＤを有する紙媒体及びフィルム媒体は
、貼り付けや設置等の処理において、湾曲させることが可能であり、処理効率が高まる。
また、本発明の半導体装置の一例であるＲＦＩＤを有する紙媒体及びフィルム媒体に筆記
用具で情報を記入することが可能であるため、用途範囲が広がる。
次に、本発明の半導体装置の一形態である記憶装置の構成について、以下に示す。ここで
は記憶装置の代表例として不揮発性記憶装置を用いて示す。
図１４は、不揮発性半導体記憶装置の回路ブロック図の一例を示している。不揮発性半導
体記憶装置は、メモリセルアレイ５５２と周辺回路５５４が同一の素子層上に形成されて
いる。メモリセルアレイ５５２は、実施の形態１で示すような不揮発性記憶素子を有して
いる。周辺回路５５４の構成は以下の通りである。
ワード線選択のためにロウデコーダ５６２と、ビット線選択のためにカラムデコーダ５６
４が、メモリセルアレイ５５２の周囲に設けられている。アドレスは、アドレスバッファ
５５６を介してコントロール回路５５８に送られ、内部ロウアドレス信号及び内部カラム
アドレス信号がそれぞれロウデコーダ５６２及びカラムデコーダ５６４に転送される。
データ書き込み及び消去には、電源電位を昇圧した電位が用いられる。このため、コント
ロール回路５５８により動作モードに応じて制御される昇圧回路５６０が設けられている
。昇圧回路５６０の出力はロウデコーダ５６２やカラムデコーダ５６４を介して、ワード
線やビット線に供給される。センスアンプ５６６はカラムデコーダ５６４から出力された
データが入力される。センスアンプ５６６により読み出されたデータは、データバッファ
５６８に保持され、コントロール回路５５８からの制御により、データがランダムアクセ
スされ、データ入出力バッファ５７０を介して出力されるようになっている。書き込みデ
ータは、データ入出力バッファ５７０を介してデータバッファ５６８に一旦保持され、コ
ントロール回路５５８の制御によりカラムデコーダ５６４に転送される。
このように、不揮発性半導体記憶装置では、メモリセルアレイ５５２において、電源電位
とは異なる電位を用いる必要がある。そのため、少なくともメモリセルアレイ５５２と周
辺回路５５４の間は、電気的に絶縁分離されていることが望ましい。この場合、不揮発性
記憶素子及び周辺回路のトランジスタを絶縁表面に形成した非単結晶半導体層で形成する
ことにより、容易に絶縁分離をすることができる。それにより、誤動作を無くし、消費電
力の低い不揮発性半導体記憶装置を得ることができる。
（実施の形態８）
本実施の形態では、本発明の半導体装置を用いた電子機器について以下に示す。
本発明の半導体装置を適用した電子機器として、ビデオカメラ、デジタルカメラ等のカメ
ラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム
、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、
携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、
記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌ
ｅ ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置
）などが挙げられる。それら電子機器の具体例を図１５に示す。
図１５（Ａ）、（Ｂ）は、デジタルカメラを示している。図１５（Ｂ）は、図１５（Ａ
）の裏側を示す図である。このデジタルカメラは、筐体２１１１、表示部２１１２、レン
ズ２１１３、操作キー２１１４、シャッターボタン２１１５などを有する。筐体２１１１
内部には、記憶装置、ＭＰＵ、イメージセンサ等の機能を有する本発明の半導体装置２１
１６を備えている。
また、図１５（Ｃ）は、携帯電話を示しており、携帯端末の１つの代表例である。この
携帯電話は筐体２１２１、表示部２１２２、操作キー２１２３などを含む。また、携帯電
話の内部には、記憶装置、ＭＰＵ、イメージセンサ等の機能を有する本発明の半導体装置
２１２５を備えている。
また、図１５（Ｄ）は、デジタルプレーヤーを示しており、オーディオ装置の１つの代
表例である。図１５（Ｄ）に示すデジタルプレーヤーは、本体２１３０、表示部２１３１
、記憶装置、ＭＰＵ、イメージセンサ等の機能を有する本発明の半導体装置２１３２、操
作部２１３３、イヤホン２１３４等を含んでいる。
また、図１５（Ｅ）は、電子ブック（電子ペーパーともいう）を示している。この電子
ブックは、本体２１４１、表示部２１４２、操作キー２１４３、記憶装置、ＭＰＵ、イメ
ージセンサ等の機能を有する本発明の半導体装置２１４４を含んでいる。またモデムが本
体２１４１に内蔵されていてもよいし、無線で情報を送受信できる構成としてもよい。
以上の様に、本発明の半導体装置の適用範囲は極めて広く、他の電子機器に用いること
が可能である。
本実施例では、素子層にプリプレグを設けたインレット、及び当該インレットを紙に抄
きこむ方法、ならびに作製したインレットの点圧耐性の測定結果について以下に示す。
図１６（Ａ）に示すように、基板１００上に剥離層１０１を形成し、剥離層１０１上に
非単結晶半導体層を用いて形成される半導体素子を含む素子層１０２及びアンテナ１１２
を形成した。次に、素子層１０２及びアンテナ１１２上に、繊維体１１３に有機樹脂１１
４が含浸された構造体１１５を設ける。なお、素子層１０２の構造として、図３（Ａ）を
用いて説明する。
ここでは、基板１００としてコーニング社のガラス基板を用いた。剥離層１０１として
は、タングステンターゲットをアルゴンガスでスパッタリングして厚さ５０ｎｍのタング
ステン層を形成し、タングステン層の表面を一酸化二窒素プラズマで処理してタングステ
ン層の表面を酸化して酸化タングステン層を形成した。
次に、バッファ層として機能する絶縁層１０３として、プラズマＣＶＤ法で、厚さ６００
ｎｍの酸化窒化珪素層を形成した。このときの原料ガスとしては、１２：１２００：１５
０：２００の流量比のＳｉＨ４、Ｈ２、ＮＨ３、及びＮ２Ｏを用いた。
バッファ層として機能する絶縁層上に下地層として機能する絶縁層１０４として厚さ５０
ｎｍの窒化酸化珪素層及び厚さ１００ｎｍの酸化窒化珪素層を順にプラズマＣＶＤ法によ
り形成した。このときの原料ガスとしては、窒化酸化珪素層は流量比１５：１２００：１
５０：２０のＳｉＨ４、Ｈ２、ＮＨ３、及びＮ２Ｏを用い、酸化窒化珪素層は、流量比１
：１２０のＳｉＨ４、及びＮ２Ｏを用いた。
次に、絶縁層１０４上にプラズマＣＶＤ法により非晶質珪素層を形成した後、６５０℃
で１〜１０分間加熱して非晶質珪素層に含まれる水素を除去した。次に、パルス発振のレ
ーザビームを非晶質珪素層に照射して非晶質珪素層を結晶化して結晶性珪素層を形成した
。ここでのレーザビームの照射条件としては、周波数８０ＭＨｚ、ＹＶＯ４レーザの第２
高調波（波長５３２ｎｍ）、レーザビームの走査速度は３００ｃｍ／ｓｅｃ以上４００ｃ
ｍ／ｓｅｃ以下、レーザビームのパワーは１５Ｗ以上２５Ｗ以下とした。
次に結晶性珪素層上にフォトリソグラフィー工程によりレジストマスクを形成し、当該
マスクを用いて結晶性珪素層を選択的にエッチングして結晶性を有する半導体層を形成し
た。このときのエッチングガスは、流量比５１：３０のＣＦ４及びＯ２を用いた。この後
レジストマスクを除去した。
次に、半導体層上にゲート絶縁層として機能する絶縁層として、厚さ２０ｎｍの酸化窒
化珪素層をプラズマＣＶＤ法により形成した。
次に、ゲート絶縁層として機能する絶縁層上に、タンタルターゲットをアルゴンガス及び
窒素ガスでスパッタリングして、厚さ３０ｎｍの窒化タンタル層を形成し、次にタングス
テンターゲットをアルゴンガスでスパッタリングして厚さ１７０ｎｍのタングステン層を
順に形成した。次に、フォトリソグラフィー工程により形成したレジストマスクを用いて
、流量比３：３：１のＣｌ２、ＳＦ６、及びＯ２でエッチングした後、流量比６：１：１
：４のＣｌ２、ＳＦ６、ＣＦ４、及びＯ２でエッチングした。次に、流量比１：１のＣｌ
２及びＳＦ６を用いて窒化タンタル層をエッチングして、厚さ３０ｎｍの窒化タンタル層
及び厚さ１７０ｎｍのタングステン層が積層したゲート電極を形成した。
次に、後にｐチャネル型薄膜トランジスタとなる半導層上にフォトリソグラフィー工程
によりレジストマスクを形成して、後にｎチャネル型薄膜トランジスタとなる半導体層に
ゲート電極をマスクとしてリンをドーピングした。このときのリンの不純物濃度は、１×
１０１９〜１×１０２１ｃｍ３とした。この後、ｐチャネル型薄膜トランジスタを覆うレ
ジストマスクを除去した。
次に、後にｎチャネル型薄膜トランジスタとなる半導層上にフォトリソグラフィー工程に
よりレジストマスクを形成して、後にｐチャネル型薄膜トランジスタとなる半導体層にゲ
ート電極をマスクとしてボロンをドーピングした。このときのボロンの不純物濃度は、１
×１０１９〜１×１０２１ｃｍ３とした。この後、ｎチャネル型薄膜トランジスタを覆う
レジストマスクを除去した。
次に、ゲート電極及びゲート絶縁層として機能する絶縁層上に層間絶縁層として絶縁層
１０６、１０７を形成した。ここでは、絶縁層１０６として厚さ５０ｎｍの酸化窒化珪素
層をプラズマＣＶＤ法により形成した。このときの原料ガスとしては、ＳｉＨ４及びＮ２
Ｏを５：８０の流量比で用いた。絶縁層１０７として、厚さ１００ｎｍの窒化酸化珪素層
、及び厚さ６００ｎｍの酸化窒化珪素層を順にプラズマＣＶＤ法により形成した。このと
きの原料ガスとしては、窒化酸化珪素層は流量比１６：８０：８０：１５０：１２のＳｉ
Ｈ４、Ｈ２、Ｎ２、ＮＨ３、及びＮ２Ｏを用い、酸化窒化珪素層は、流量比５：８０のＳ
ｉＨ４及びＮ２Ｏを用いた。
次に、４１０℃で１時間加熱して半導体層の水素化処理を行った後、フォトリソグラフ
ィー工程で形成したレジストマスクを用いて選択的に絶縁層１０６、１０７それぞれの一
部をエッチングして、半導体層のソース領域及びドレイン領域を露出した。この後レジス
トマスクを除去した。
次に、絶縁層１０７上に、チタンターゲットをアルゴンガスでスパッタリングして、厚さ
１００ｎｍのチタン層を形成し、次にアルミニウムターゲットをアルゴンガスでスパッタ
リングして厚さ３００ｎｍのアルミニウム層を形成し、次にチタンターゲットをアルゴン
ガスでスパッタリングして厚さ１００ｎｍのチタン層を順に形成した。次に、フォトリソ
グラフィー工程により形成したレジストマスクを用いて、流量比７：１のＢＣｌ３及びＣ
ｌ２でエッチングした後、流量比１５：３のＢＣｌ３及びＣｌ２でエッチングして導電層
１０８、１０９を形成した。この後レジストマスクを除去した。
次に、導電層１０８、１０９、絶縁層１０７上にポジ型の感光性ポリイミド樹脂を有機
溶剤で希釈した組成物を２０００ｎｍ塗布し乾燥させた後、露光した後、現像液で未硬化
部を除去して３２０℃で１時間加熱して絶縁層１１１を形成した。なお、上記露光により
導電層１０９を露出するように選択的にポリイミド樹脂を露光した。次に、絶縁層１１１
上に、チタンターゲットをアルゴンガスでスパッタリングして、厚さ１００ｎｍのチタン
層を形成し、次にアルミニウムターゲットをアルゴンガスでスパッタリングして厚さ７０
０ｎｍのアルミニウム層を形成した。次に、フォトリソグラフィー工程により形成したレ
ジストマスクを用いて、流量比７：１のＢＣｌ３及びＣｌ２でエッチングした後、流量比
１５：３のＢＣｌ３及びＣｌ２でエッチングしてアンテナ１１２を形成した。この後レジ
ストマスクを除去した。
次に、素子層１０２及びアンテナ１１２上に厚さ３５μｍ、繊維体としてＥガラス繊維
を用いた構造体１１５を設けた後、減圧下で１００℃で加熱した後、大気圧開放して圧力
を加えた。この後電気炉で１９０〜２１０℃で１時間加熱して、図１６（Ｂ）に示すよう
に素子層１０２及びアンテナ１１２に封止層１２０を形成した。
次に、図１６（Ｂ）に示すように、二酸化炭素レーザ発振器から発振されるレーザビーム
１２２を剥離層１０１に照射して、図１６（Ｃ）に示すように素子層１０２及び構造体１
１５に溝１２３を形成した。次に、絶縁表面を有する基板１００を水に浸して剥離層１０
１から素子層１０２を剥離した。
次に、剥離層１０１の剥離面（具体的にはバッファ層として機能する絶縁層１０３の表面
）に構造体１１５と同様に、厚さ３０μｍの構造体を設け、加熱及び圧着し封止層１２５
を形成した。なお構造体には、高強度繊維であるＥガラスを用いたガラスクロスが含まれ
る。
この後、図１６（Ｄ）に示すように、二酸化炭素レーザ発振器から発振されるレーザビー
ム２１１を照射して、図１６（Ｅ）に示すように、複数のインレット２２１ａ〜２２１ｃ
を形成した。このときのインレット２２１ａ〜２２１ｃの厚さは７５μｍであった。
このときのインレット２２１ａ〜２２１ｃの点圧耐性を測定した結果を以下に示す。
このときの測定装置としては、圧縮試験装置を用い、一定速度で圧子を降下し、インレ
ットに設定荷重がかかったら圧子を上昇させることで、インレットの状態を測定した。こ
こで用いた圧子の先端は曲線状であり、先端の曲線の曲率半径０．５ｍｍである。インレ
ット２２１ａ〜２２１ｃに３ＭＰａの圧力を加えた場合、インレットが破損された割合は
０％であった。また、６ＭＰａの圧力をインレット２２１ａ〜２２１ｃにかけた場合、イ
ンレットが破損された割合は２５％であった。
なお、比較例として、同様の工程により素子層１０２及びアンテナ１１２を形成し、当
該素子層１０２及びアンテナ１１２上に厚さ約１０μｍのエポキシ層を形成し、エポキシ
層表面及び素子層表面にそれぞれ、厚さ６μｍのＰＥＴフィルムを厚さ４μｍのアクリル
粘着剤で固定し作製したインレットに同様の点圧耐性試験を行った。このとき、３ＭＰａ
の圧力を加えた場合、インレットが破損された割合は０％であった。また、６ＭＰａの圧
力をインレット２２１ａ〜２２１ｃにかけた場合、インレットが破損された割合は１００
％であった。
以上のことから、本発明に示す半導体装置のように、素子層の表面に繊維体が固着され
たインレット（半導体装置）は、点圧耐性が高まり、点圧による破壊を低減することがで
きることがわかる。
次に、当該インレットを紙に抄きこむことで、半導体装置を含む紙を形成することがで
きる。具体的には、中空状の下部開口部に網が設けられた材料投入部から紙を溶いたパル
プ希釈液をいれ、材料投入部内を減圧することで、網に紙繊維が絡まり湿紙を形成する。
当該湿紙を網からはずし、厚紙で挟んで圧力をかけて厚さを均一にする。次に、厚さを均
一にした湿紙２２２上にインレット２２１ａ〜２２１ｃを配置し、湿紙２２２と同様の工
程により湿紙２２３を形成する。この後、プレス機で湿紙２２２、２２３に圧力を加える
ことで湿紙２２２、２２３のパルプ繊維が絡み合う。この後、乾燥機で湿紙２２２、２２
３に含まれる水分を蒸発させることで、図１６（Ｇ）に示すように、インレット２２１ａ
〜２２１ｃを含む紙２３１、２３２を形成することができる。
この後、紙２３１、２３２を適当な大きさに切断することより、インレットを含む紙、即
ち紙で挟まれた半導体装置２４１を作製することができる。

Claims (2)

  1. 第１の封止層上の絶縁層と、
    前記絶縁層上の素子層と、
    前記素子層上の第２の封止層と、
    前記第２の封止層上の接続端子と、を有し、
    前記素子層は、トランジスタを有し、
    前記第１の封止層及び前記第２の封止層の各々は、有機化合物または無機化合物の繊維体、及び前記繊維体に含浸された有機樹脂を含み、
    前記接続端子は、前記第２の封止層に設けられた開口を介して前記トランジスタと電気的に接続されることを特徴とする半導体装置。
  2. 第１の接続端子上の第１の封止層と、
    前記第１の封止層上の絶縁層と、
    前記絶縁層上の素子層と、
    前記素子層上の第２の封止層と、
    前記第２の封止層上の第２の接続端子と、を有し、
    前記素子層は、トランジスタを有し、
    前記第１の封止層及び前記第２の封止層の各々は、有機化合物または無機化合物の繊維体、及び前記繊維体に含浸された有機樹脂を含み、
    前記第１の接続端子は、前記第１の封止層に設けられた開口を介して前記トランジスタと電気的に接続され、
    前記第２の接続端子は、前記第２の封止層に設けられた開口を介して前記トランジスタと電気的に接続されることを特徴とする半導体装置。
JP2017086063A 2007-03-13 2017-04-25 半導体装置 Expired - Fee Related JP6461227B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007064051 2007-03-13
JP2007064051 2007-03-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015060736A Division JP6138185B2 (ja) 2007-03-13 2015-03-24 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018241093A Division JP2019091900A (ja) 2007-03-13 2018-12-25 電子機器

Publications (2)

Publication Number Publication Date
JP2017157850A JP2017157850A (ja) 2017-09-07
JP6461227B2 true JP6461227B2 (ja) 2019-01-30

Family

ID=39643900

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2008062128A Expired - Fee Related JP4519924B2 (ja) 2007-03-13 2008-03-12 半導体装置の作製方法
JP2010117933A Expired - Fee Related JP5291666B2 (ja) 2007-03-13 2010-05-24 半導体装置の作製方法
JP2013120773A Expired - Fee Related JP5721777B2 (ja) 2007-03-13 2013-06-07 半導体装置の作製方法
JP2015060736A Expired - Fee Related JP6138185B2 (ja) 2007-03-13 2015-03-24 半導体装置
JP2017086063A Expired - Fee Related JP6461227B2 (ja) 2007-03-13 2017-04-25 半導体装置
JP2018241093A Withdrawn JP2019091900A (ja) 2007-03-13 2018-12-25 電子機器
JP2020099392A Withdrawn JP2020150277A (ja) 2007-03-13 2020-06-08 半導体装置
JP2022044469A Withdrawn JP2022069697A (ja) 2007-03-13 2022-03-18 半導体装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2008062128A Expired - Fee Related JP4519924B2 (ja) 2007-03-13 2008-03-12 半導体装置の作製方法
JP2010117933A Expired - Fee Related JP5291666B2 (ja) 2007-03-13 2010-05-24 半導体装置の作製方法
JP2013120773A Expired - Fee Related JP5721777B2 (ja) 2007-03-13 2013-06-07 半導体装置の作製方法
JP2015060736A Expired - Fee Related JP6138185B2 (ja) 2007-03-13 2015-03-24 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2018241093A Withdrawn JP2019091900A (ja) 2007-03-13 2018-12-25 電子機器
JP2020099392A Withdrawn JP2020150277A (ja) 2007-03-13 2020-06-08 半導体装置
JP2022044469A Withdrawn JP2022069697A (ja) 2007-03-13 2022-03-18 半導体装置

Country Status (6)

Country Link
US (2) US7968427B2 (ja)
EP (1) EP1970951A3 (ja)
JP (8) JP4519924B2 (ja)
KR (1) KR101448485B1 (ja)
CN (2) CN103258800B (ja)
TW (1) TWI431730B (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970952A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2001047A1 (en) * 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
WO2009031482A1 (en) 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8284557B2 (en) * 2007-10-18 2012-10-09 Kyocera Corporation Circuit board, mounting structure, and method for manufacturing circuit board
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8062961B1 (en) * 2008-03-28 2011-11-22 Renesas Electronics Corporation Method for manufacturing a semiconductor device
JP5460108B2 (ja) 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
WO2009131132A1 (en) 2008-04-25 2009-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2009139282A1 (en) 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2009142310A1 (en) 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102037556B (zh) 2008-05-23 2016-02-10 株式会社半导体能源研究所 半导体器件
KR20110027760A (ko) * 2008-06-06 2011-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248412B2 (ja) 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
US8563397B2 (en) * 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
TWI475282B (zh) 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR101802137B1 (ko) 2008-07-10 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010032611A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
KR101611643B1 (ko) 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5470054B2 (ja) 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
WO2010140495A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
FR2951866B1 (fr) * 2009-10-27 2011-11-25 Arjowiggins Security Procede de fabrication d'un support integrant un dispositif electronique
US20110303272A1 (en) * 2010-06-09 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric Conversion Device and Manufacturing Method Thereof
FR2963137B1 (fr) * 2010-07-20 2016-02-19 Oberthur Technologies Insert a transpondeur et dispositif comprenant un tel insert
DE102011108286A1 (de) * 2010-09-13 2012-04-26 Siemens Aktiengesellschaft Flexible Transponderanordnung
WO2012049824A1 (ja) * 2010-10-13 2012-04-19 シャープ株式会社 薄膜トランジスタ基板及びそれを用いた表示装置
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
TW201314389A (zh) * 2011-09-29 2013-04-01 Wistron Corp 感光性間隙物及液晶顯示器的製作方法與陣列基板
DE102011121034B4 (de) * 2011-12-14 2013-11-07 Oechsler Ag Gehäuseschale, insbesondere eines tragbaren elektronischen Gerätes wie eines Kommunikationsgerätes, und Gerät mit derartiger Gehäuseschale
EP2817819A4 (en) * 2012-02-26 2015-09-02 Solexel Inc SYSTEMS AND METHOD FOR LASER DISTRIBUTION AND DEVICE LAYER TRANSMISSION
JP5579216B2 (ja) * 2012-03-26 2014-08-27 株式会社東芝 半導体装置及びその製造方法
US9515217B2 (en) 2012-11-05 2016-12-06 Solexel, Inc. Monolithically isled back contact back junction solar cells
WO2014071417A2 (en) * 2012-11-05 2014-05-08 Solexel, Inc. Systems and methods for monolithically isled solar photovoltaic cells and modules
US9554465B1 (en) 2013-08-27 2017-01-24 Flextronics Ap, Llc Stretchable conductor design and methods of making
US9937698B2 (en) * 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
KR102663193B1 (ko) * 2013-12-02 2024-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
US10015880B1 (en) * 2013-12-09 2018-07-03 Multek Technologies Ltd. Rip stop on flex and rigid flex circuits
CN104951156A (zh) * 2014-03-31 2015-09-30 宸盛光电有限公司 电容式触控装置
CN104200255A (zh) * 2014-08-28 2014-12-10 绵阳市绵州通有限责任公司 一种抗弯折的智能公交卡壳体结构
US10083923B2 (en) * 2015-09-21 2018-09-25 Intel Corporation Platform with thermally stable wireless interconnects
KR102364708B1 (ko) * 2017-07-12 2022-02-21 삼성디스플레이 주식회사 표시 장치의 제조 방법
US20190221529A1 (en) * 2018-01-12 2019-07-18 Intel Corporation On-package integrated stiffener antenna
TWI766408B (zh) * 2020-10-28 2022-06-01 英屬維京群島商恒聖智能系統整合股份有限公司 一種以織物特徵驗證產品真偽及建立授權品資料的方法

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930003894B1 (ko) 1989-01-25 1993-05-15 아사히가세이고오교가부시끼가이샤 신규한 프리프레그와 복합 성형체, 및 복합 성형체의 제조방법
DE3907757A1 (de) 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
US5888609A (en) 1990-12-18 1999-03-30 Valtion Teknillinen Tutkimuskeskus Planar porous composite structure and method for its manufacture
US5298455A (en) * 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3578466B2 (ja) 1992-04-14 2004-10-20 ユニチカ株式会社 補強用無機繊維織布及びそれを用いた多層プリント配線板
EP0760986B1 (fr) 1994-05-27 1998-08-26 GUSTAFSON, Ake Procede de realisation d'un module electronique et module electronique obtenu selon ce procede
TW371285B (en) * 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
JPH10129165A (ja) 1996-03-15 1998-05-19 Hitachi Maxell Ltd 情報担体及びその製造方法
JPH1024686A (ja) * 1996-07-10 1998-01-27 Dainippon Printing Co Ltd Ｉｃモジュールパッケージ及びｉｃカード
US6482495B1 (en) 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
JPH1092980A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH10171954A (ja) * 1996-12-05 1998-06-26 Hitachi Maxell Ltd 非接触式ｉｃカード
JPH10181261A (ja) * 1996-12-20 1998-07-07 Dainippon Printing Co Ltd 非接触ｉｃカード
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP2001319211A (ja) * 2000-05-11 2001-11-16 Kyodo Printing Co Ltd Ｉｃカードおよびその製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP4060116B2 (ja) * 2001-04-25 2008-03-12 住友ベークライト株式会社 表示素子用プラスチック基板
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003049388A (ja) 2001-08-08 2003-02-21 Du Pont Toray Co Ltd 扁平化したアラミド繊維からなる布帛
US6903377B2 (en) 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
WO2004001848A1 (en) 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7056571B2 (en) * 2002-12-24 2006-06-06 Matsushita Electric Industrial Co., Ltd. Wiring board and its production process
JP4671600B2 (ja) * 2002-12-27 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7230316B2 (en) * 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4637477B2 (ja) * 2002-12-27 2011-02-23 株式会社半導体エネルギー研究所 剥離方法
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP4809600B2 (ja) * 2003-10-28 2011-11-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005229098A (ja) * 2003-12-12 2005-08-25 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP4063225B2 (ja) * 2004-01-21 2008-03-19 ソニー株式会社 液晶表示装置および液晶表示装置の製造方法
JP4761779B2 (ja) * 2004-01-23 2011-08-31 株式会社半導体エネルギー研究所 Ｉｄラベル、ｉｄカード、ｉｄタグ、及び物品
JP4939757B2 (ja) * 2004-02-04 2012-05-30 株式会社半導体エネルギー研究所 Ｉｄラベル、ｉｄタグ及びｉｄカード
JP4989854B2 (ja) * 2004-02-06 2012-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4540359B2 (ja) 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
JP4716081B2 (ja) * 2004-04-19 2011-07-06 ソニー株式会社 液晶表示装置の製造方法
US20050233122A1 (en) 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
WO2006022169A1 (en) * 2004-08-23 2006-03-02 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
JP4912641B2 (ja) * 2004-08-23 2012-04-11 株式会社半導体エネルギー研究所 無線チップの作製方法
JP5072208B2 (ja) * 2004-09-24 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5072210B2 (ja) * 2004-10-05 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20060045208A (ko) * 2004-11-12 2006-05-17 삼성테크윈 주식회사 반도체 팩키지용 회로기판 및 이의 제조방법
US7736964B2 (en) 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
JP5072217B2 (ja) 2004-11-22 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4882256B2 (ja) * 2004-12-06 2012-02-22 凸版印刷株式会社 薄膜トランジスタ
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5084169B2 (ja) * 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7465674B2 (en) 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5057700B2 (ja) * 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5057703B2 (ja) 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7685706B2 (en) * 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
JP4832185B2 (ja) * 2005-07-08 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007064051A (ja) 2005-08-30 2007-03-15 Honda Motor Co Ltd 内燃機関の動弁機構支持構造
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
CN102156901B (zh) 2006-06-26 2013-05-08 株式会社半导体能源研究所 包括半导体器件的纸及具有该纸的物品
JP4402144B2 (ja) * 2006-09-29 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248240B2 (ja) 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
WO2009031482A1 (en) 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2017157850A (ja) 2017-09-07
CN101266953A (zh) 2008-09-17
JP2013179358A (ja) 2013-09-09
JP2020150277A (ja) 2020-09-17
CN101266953B (zh) 2013-05-29
EP1970951A2 (en) 2008-09-17
JP4519924B2 (ja) 2010-08-04
CN103258800B (zh) 2017-04-26
JP5721777B2 (ja) 2015-05-20
US20080224941A1 (en) 2008-09-18
JP6138185B2 (ja) 2017-05-31
US7968427B2 (en) 2011-06-28
US20110233556A1 (en) 2011-09-29
JP5291666B2 (ja) 2013-09-18
JP2022069697A (ja) 2022-05-11
JP2008257710A (ja) 2008-10-23
TW200845325A (en) 2008-11-16
KR20080084668A (ko) 2008-09-19
JP2015128186A (ja) 2015-07-09
JP2010226127A (ja) 2010-10-07
JP2019091900A (ja) 2019-06-13
TWI431730B (zh) 2014-03-21
KR101448485B1 (ko) 2014-10-08
US8552418B2 (en) 2013-10-08
EP1970951A3 (en) 2009-05-06
CN103258800A (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
JP6461227B2 (ja) 半導体装置
JP5268395B2 (ja) 半導体装置の作製方法
JP5438934B2 (ja) 半導体装置の作製方法
JP5248240B2 (ja) 半導体装置
KR101466594B1 (ko) 반도체 장치의 제작 방법
JP2008262547A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181225

R150 Certificate of patent or registration of utility model

Ref document number: 6461227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees