CN103500700B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN103500700B
CN103500700B CN201310357304.9A CN201310357304A CN103500700B CN 103500700 B CN103500700 B CN 103500700B CN 201310357304 A CN201310357304 A CN 201310357304A CN 103500700 B CN103500700 B CN 103500700B
Authority
CN
China
Prior art keywords
conductive layer
insulator
semiconductor device
film
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310357304.9A
Other languages
English (en)
Other versions
CN103500700A (zh
Inventor
及川欣聪
小路博信
江口晋吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103500700A publication Critical patent/CN103500700A/zh
Application granted granted Critical
Publication of CN103500700B publication Critical patent/CN103500700B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

为了提供降低起因于静电放电的特性劣化的半导体装置的简单的制造方法，在第一绝缘体和第二绝缘体之间密封具有半导体集成电路及天线的多个元件层；形成包括形成于第一绝缘体表面上的第一导电层、第一绝缘体、元件层、第二绝缘体、形成在第二绝缘体表面上的第二导电层而成的叠层结构；以及使第一绝缘体及第二绝缘体熔化，由此叠层结构被分割使得至少包括一个半导体集成电路及一个天线。

Description

半导体装置的制造方法
本申请是申请日为2009年5月25日、申请号为200980120672.3、发明名称为“半导体装置的制造方法”的中国发明专利申请的分案申请。
技术领域
技术领域涉及一种半导体装置的制造方法。
背景技术
在以通过天线的无线通信进行数据收发的半导体装置(也称为无线信号处理装置、半导体集成电路芯片、IC芯片等)中，静电放电造成的半导体装置的损坏(静电损坏)的问题是在诸如制造阶段、检查阶段、作为产品的使用阶段等所有阶段中导致可靠性或生产率的降低的重大问题，已经有关于该问题的解决方案的探讨(例如，参照专利文献1)。
在专利文献1中，作为半导体装置的衬底或粘合剂使用导电聚合物而防止静电损坏。
[专利文献1]日本专利申请公开2007-241999号公报
发明内容
随着如上述那样的半导体装置的市场增大，半导体装置需要具有更多种类的形状和更高的特性。由此，需要对静电损坏具有更高耐受性并具备所要求的各种特性的半导体装置。
此外，还被要求通过更简单的方法制造具有充分的特性的半导体装置。
于是，在本说明书等(至少包括说明书、权利要求书和附图)中提出的发明的一个实施方式的目的在于通过提供一种半导体装置的简单的制造方法，该半导体装置减少了起因于静电放电的特性劣化。
在提出的发明的一个实施方式中，为了提高对抗静电损坏的耐受性，而在半导体装置的绝缘表面上形成导电层。此外，使用使绝缘体熔化的方法(例如，激光照射)将多个半导体装置分成各个半导体装置。
作为提出的发明的一个实施方式的半导体装置的制造方法之一包括如下步骤：将分别包括半导体集成电路及天线的多个元件层由第一绝缘体和第二绝缘体密封，形成包括形成在第一绝缘体表面上的第一导电层、第一绝缘体、元件层、第二绝缘体、形成在第二绝缘体表面上的第二导电层的叠层结构；以及使第一绝缘体及第二绝缘体熔化，由此所述叠层结构被分割使得至少包括一个半导体集成电路及一个天线。
作为提出的发明的一个实施方式的半导体装置的另一制造方法包括如下步骤：将分别包括半导体集成电路及天线的多个元件层由第一绝缘体和第二绝缘体密封，形成包括形成在第一绝缘体表面上的第一导电层、第一绝缘体、元件层、第二绝缘体、形成在第二绝缘体表面上的第二导电层的叠层结构；以及对叠层体照射激光，由此所述叠层结构被分割使得至少包括一个半导体集成电路及一个天线。
优选通过上述分割处理，将第一导电层和第二导电层相电连接。此外，优选通过上述分割处理，将第一导电层和第二导电层之间的电阻值降低为1GΩ以下。
在上述结构中，第一导电层或第二导电层可以具有多层结构。例如，可以采用具有两层以上的导电层的结构，也可以采用导电层和绝缘层的叠层结构。此外，优选第一绝缘体及第二绝缘体中的至少一个的厚度为5μm至50μm。
在上述结构中，第一绝缘体或第二绝缘体优选具有在纤维体中浸渗有机树脂而成的结构体。
在上述结构中，可以设置与天线电磁耦合的增益天线。
在上述结构中，可以在半导体集成电路及天线的表面上设置绝缘层等。通过采用这种结构，可以进一步提高半导体装置的可靠性。
所提出的发明的一个实施方式的半导体装置包括：第一导电层；第一导电层上的第一绝缘体；第一绝缘体上的第二绝缘体；第二绝缘体上的第二导电层；以及密封在第一绝缘体和第二绝缘体之间的元件层。第一绝缘体及第二绝缘体中的每一个具有通过熔融产生的切断面，并且第一导电层和第二导电层通过切断面相互电连接。
所提出的发明的一个实施方式的半导体装置包括：第一导电层；第一导电层上的第一绝缘体；第一绝缘体上的第二绝缘体；第二绝缘体上的第二导电层；以及密封在第一绝缘体和第二绝缘体之间的元件层。其中第一绝缘体及第二绝缘体中的每一个具有通过激光照射产生的切断面，并且第一导电层和第二导电层通过切断面相电连接。
注意，在本说明书等中，半导体装置是指通过利用半导体特性而能够工作的装置。通过所提出的发明的一个实施方式，可以制造具有包括半导体元件(晶体管、存储元件、二极管等)的电路的装置。
通过在半导体装置的表面上形成导电层，可以防止半导体集成电路的静电损坏(电路的故障或半导体元件的损坏等)。此外，通过照射激光分成各个半导体装置，可以以极为简单的方法提供具有充分的静电损坏耐受性的半导体装置。
附图说明
图1A至图1D为说明半导体装置的制造方法的图；
图2A至图2C为说明半导体装置的制造方法的图；
图3A至图3C为说明半导体装置的制造方法的图；
图4A至图4C为说明半导体装置的制造方法的图；
图5A和图5B为说明半导体装置的制造方法的图；
图6A至图6C为说明半导体装置的制造方法的图；
图7A至图7C为说明半导体装置的制造方法的图；
图8A和图8B为说明半导体装置的制造方法的图；
图9A和图9B为说明半导体装置的制造方法的图；
图10A和图10B为说明半导体装置的制造方法的图；
图11为说明结构体的图；
图12为说明半导体装置的图；
图13为说明半导体装置的图；
图14A至图14C为说明半导体装置的图；
图15A和图15B为说明半导体装置的图；
图16为说明半导体装置的图；
图17为说明半导体装置的图；
图18A至图18C为说明半导体装置及其使用例子的图；
图19A至图19G为说明半导体装置的使用例子的图；
图20A至图20D为说明半导体装置的图；
图21为示出检查制造方法的结果的图。
具体实施方式
下面，将参照附图详细说明实施方式。注意，发明不局限于以下所示的实施方式所记载的内容，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本说明书等中所提出的发明的宗旨及其范围下可以各种形式被变换。此外，根据不同的实施方式做出的结构可以适当地组合来实施。注意，在以下说明的发明的结构中，使用相同的附图标记来表示相似部分或具有相似功能的部分，而省略其重复说明。
实施方式1
将参照图1A至图1D、图2A至图2C、图3A至图3C、图4A至图4C以及图5A和图5B说明所提出的发明的一个方式的半导体装置的制造方法。
首先，在具有绝缘表面的衬底100上隔着分离层102形成具有半导体集成电路104及天线106的元件层110(参照图1A、图3A和3B)。注意，图1A表示沿图3A的线A-B的截面。
作为具有绝缘表面的衬底100，可以使用玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底、其上形成有绝缘层的金属衬底等。此外，也可以使用具有可承受本实施方式的处理温度的耐热性的塑料衬底。可以根据半导体装置的制造步骤，适当地选择具有绝缘表面的衬底100。
通过溅射法、等离子体CVD法、涂敷法、印刷法等，并且使用选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)以及硅(Si)等中的元素或者以上述元素为主要成分的合金材料或以上述元素为主要成分的化合物材料等形成分离层102。分离层102可以是单层结构或多层结构。含有硅的层的结晶结构可以为非晶、微晶、多晶中的任一种。注意，上述涂敷法包括旋涂法、液滴排放法、分配法等。
在分离层102是单层结构的情况下，优选使用钨层、钼层或含有钨和钼的混合物的层。或者，也可以使用含有钨的氧化物或氧氮化物的层、含有钼的氧化物或氧氮化物的层、含有钨和钼的混合物的氧化物或氧氮化物的层等。注意，钨和钼的混合物例如相当于钨和钼的合金。
在分离层102是多层结构的情况下，优选形成钨层、钼层、或含有钨和钼的混合物的层作为第一层，并且形成含有钨的氧化物、钨的氮化物、钨的氧氮化物、钨的氮氧化物、钼的氧化物、钼的氮化物、钼的氧氮化物、钼的氮氧化物、钨和钼的混合物的氧化物、钨和钼的混合物的氮化物、钨和钼的混合物的氧氮化物、或钨和钼的混合物的氮氧化物的层作为第二层。
在分离层102具有含有钨的层和含有钨的氧化物的层的多层结构的情况下，可以利用如下方式来形成：通过形成含有钨的层并且在其上形成由氧化物形成的绝缘层，而在钨层和绝缘层的界面处形成含有钨的氧化物的层。此外，也可以对含有钨的层的表面进行热氧化处理、氧等离子体处理、使用诸如臭氧水等的高氧化性的溶液的处理等来形成含有钨的氧化物的层。可以在氧、氮、一氧化二氮或这些气体和其它气体的混合气体气氛中进行上述等离子体处理和热处理。也可以类似的方式形成含有钨的氮化物、氧氮化物及氮氧化物的层。
此外，虽然在上述步骤中，与具有绝缘表面的衬底100接触地形成分离层102，但是所提出的发明的一个实施方式不被解释为仅限定于此。也可以与具有绝缘表面的衬底100接触地形成用作基底的绝缘层，与该绝缘层接触地形成分离层102。
接下来，接合元件层110和第一绝缘体112(参照图1B、图3C)。作为第一绝缘体112，优选使用柔性衬底，而所提出的发明的实施方式不被解释为仅限定于此。第一绝缘体112可以是单层结构或多层结构。注意，当接合元件层110和绝缘体112时，可以使用粘合剂，也可以将具有粘合剂功能的材料用作第一绝缘体112。
此外，作为第一绝缘体112也可以使用在纤维体中浸渗有机树脂而成的结构体。在此情况下，通过热压接合结构体，结构体的有机树脂固化或塑化。注意，在有机树脂具有塑性的情况下，当冷却至室温时，通过热压接合被塑化了的有机树脂固化。经过热压接合的有机树脂以与半导体集成电路紧密接触的方式均匀扩展并固化。上述压合结构体的步骤优选在大气压下或减压下进行。
此外，第一绝缘体112优选由高强度材料形成。作为高强度材料的代表例子，有聚乙烯醇基树脂、聚酯基树脂、聚酰胺基树脂、聚乙烯基树脂、芳族聚酰胺基树脂、聚对苯撑苯并二噁唑树脂、玻璃树脂等。当将具有弹性的高强度材料用作第一绝缘体112时，可以将局部负荷扩散到整体，从而可以防止半导体装置的损坏。更具体而言，作为第一绝缘体112，优选使用芳族聚酰胺树脂、聚萘二甲酸乙二醇酯(PEN)树脂、聚醚砜(PES)树脂、聚苯硫醚(PPS)树脂、聚酰亚胺(PI)树脂等。
接下来，在第一绝缘体112的表面上形成第一导电层114(参照图1C、图4A)。第一导电层114可以由诸如金属、金属氧化物或金属氮化物的材料构成。
更具体而言，例如，第一导电层114可以由选自钛、钼、钨、铝、铜、银、金、镍、铂、锡、钯、铱、铑、钽、镉、锌、铁、硅、锗、锆、钡等中的元素、以这些元素为主要成分的合金材料、或以这些元素为主要成分的化合物材料构成。
作为氮化物材料，可以使用氮化钽、氮化钛等。另外，作为氧化物材料，可以使用铟锡氧化物(ITO)、含有氧化硅的铟锡氧化物(ITSO)、有机铟、有机锡、氧化锌等。此外，还可以使用含有氧化锌(ZnO)的铟锌氧化物(IZO(IndiumZincOxide))、含有镓(Ga)的氧化锌、氧化锡(SnO2)、含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物等。
此外，也可以使用具有导电性的半导体材料。例如，可以使用掺杂有诸如磷等的杂质元素的硅材料等。
再者，作为第一导电层114也可以使用导电高分子(也称为导电聚合物)。作为导电高分子，可以使用所谓的π电子共轭导电高分子。作为π电子共轭导电高分子，例如可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物等。或者，也可以使用这些材料中的多种材料的共聚物。
可以通过如溅射法、等离子体CVD法、蒸镀法等的各种干法处理或如涂敷法、印刷法、液滴排放法(喷墨法)等的各种湿法处理形成第一导电层114。另外，也可以使用如电镀法或无电镀法的各种镀法形成第一导电层114。
注意，第一导电层114可以是单层结构或多层结构。此外，第一导电层114只要在其一部分包括导电层即可，第一导电层114也可以采用导电层和绝缘层的多层结构。
接下来，沿分离层102将元件层110从衬底100分离(参照图1D、图4A)。
注意，可以采用任一如下方法将元件层110从衬底100分离：在分离层和元件层之间形成金属氧化膜，通过晶化使该金属氧化膜脆弱，以将元件层分离的方法；在分离层和元件层之间形成金属氧化膜，通过晶化使该金属氧化膜脆弱，并且通过蚀刻去除分离层的一部分以进行分离的方法；在衬底和元件层之间形成非晶硅膜，通过激光照射或蚀刻去除该非晶硅膜，将元件层分离的方法；以及通过蚀刻或机械地去除(抛光)形成有元件层的衬底的方法等。此外，也可以采用作为分离层形成含有氮、氧、氢等的膜(例如，含有氢的非晶硅膜、含氢合金膜、含氧合金膜)，对分离层照射激光，将含在分离层内的氮、氧、氢等作为气体释放以促进分离的方法。
也可以组合上述分离方法。通过组合使用，可以更容易地进行分离步骤。就是说，也可以通过适当地组合激光照射、利用气体或溶液等的蚀刻、机械去除等，使分离层和元件层之间的分离容易开始，然后进行分离(使用去除装置等)。
此外，也可以将液体浸渗在分离层和元件层之间的界面以将元件层从衬底分离。
接下来，在元件层110露出的面(参照图4B)上接合第二绝缘体116(参照图2A、图4C)。第二绝缘体116可以使用与第一绝缘体112相似的材料形成以及以与第一绝缘体112相似的方法来粘合。通过上述步骤，具有半导体集成电路104及天线106的元件层110被密封在第一绝缘体112及第二绝缘体116之间。注意，第二绝缘体116与第一绝缘体112类似，可以是单层结构或多层结构。
之后，在第二绝缘体116的表面上形成第二导电层118(参照图2B、图5A)。第二导电层118的材料及制造方法与第一导电层114的材料及制造方法相似。注意，第二导电层118只要在其一部分包括导电层即可，第二导电层118也可以具有导电层和绝缘层的多层结构。通过上述步骤，分别具有半导体集成电路104及天线106的多个元件层110被密封在第一绝缘体112和第二绝缘体116之间。因此，在第一绝缘体112的表面上形成第一导电层114，并且在第二绝缘体116的表面上形成第二导电层118。
接下来，将上述结构分成各个半导体装置(参照图2C、图5B)。作为分割方法，优选采用当分割时第一绝缘体112及第二绝缘体116熔化的方法(更优选为第一导电层114及第二导电层118熔化的方法)。在本实施方式中利用激光照射来分割半导体装置。
对于用于上述分割的激光的波长、强度或光束尺寸等的条件没有特别的限制。激光照射可以在能够分割半导体装置的条件下进行。作为激光束，例如可以使用从以下激光器发射出来的连续波激光束，即Ar激光器、Kr激光器、CO2激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、Y2O3激光器、红宝石激光器、变石激光器、Ti:蓝宝石激光器或氦镉激光器；或从以下激光器发射出来的脉冲激光束，即Ar激光器、Kr激光器、受激准分子(ArF、KrF或XeCl)激光器、CO2激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、Y2O3激光器、红宝石激光器、变石激光器、Ti:蓝宝石激光器、铜蒸汽激光器或金蒸汽激光器。
如本实施方式所述，通过利用激光照射将多个半导体装置分割为各个半导体装置，第一导电层114和第二导电层118之间的电阻值降低，而第一导电层114和第二导电层118相互电连接。由此，可以同时进行半导体装置的分割步骤、使第一导电层114和第二导电层118电连接的步骤。注意，通过上述分割步骤，在第一绝缘体112及第二绝缘体116中的每一个的侧面形成切断面。因此，第一导电层114和第二导电层118可以被认为通过切断面相互电连接。
第一导电层114和第二导电层118之间的电阻值可以例如为1GΩ以下，优选为5MΩ至500MΩ左右，更优选为10MΩ至200MΩ左右。由此，可以以能够获得这种电阻值的方式通过激光照射等进行半导体装置的分割。
通过上述步骤，制造本实施方式的半导体装置。
本实施方式所示的半导体装置由于具有第一导电层114及第二导电层118，所以可以使外部施加的静电消散并消除，或者可以防止电荷的局部化。由此，可以防止半导体集成电路104的静电损坏。
再者，在本实施方式中，由于通过激光照射分割半导体装置，所以第一导电层114和第二导电层118可以电连接，这可以有效地使电荷消散。因此，与第一导电层114和第二导电层118不电连接的情况相比，可以提高防止静电损坏的效果。
此外，在本实施方式中，通过使用激光，可以同时进行半导体装置的分割步骤、使第一导电层114和第二导电层118电连接的步骤。由此，与分别进行半导体装置的分割步骤和导电层的电连接步骤的情况相比，有可以简化步骤的优点。
注意，本实施方式所示的半导体装置是利用来自外部的电磁波产生感应电动势而工作(具有无线功能)的装置。由此，第一导电层114及第二导电层118需要具有防止静电损坏的功能并且具有使电磁波透过的结构。
一般知道，电磁波在物质中衰减，尤其是在导电材料中。由此，在本实施方式中，将第一导电层114及第二导电层118中的每一个的厚度设定为可以使电磁波透过的程度。具体而言，根据用于通信的电磁波的频率、所使用的导电材料的电阻率或磁导率等来设定第一导电层114及第二导电层118中的每一个的厚度。
例如，在电磁波的频率为13.56MHz并作为上述导电材料使用钛(电阻率ρ:5.5×10-7(Ω·m))的情况下，将第一导电层114及第二导电层118中的每一个的厚度至少设定为500nm以下，优选为100nm以下，更优选为30nm以下。据此，可以抑制起因于静电放电的半导体装置的损坏并可以与外部进行良好的通信。
当然，上述导电材料不局限于钛。例如，在使用其电阻率低于钛的含有氧化硅的铟锡氧化物(也称为ITSO)的情况下，可以将第一导电层114及第二导电层118中的每一个的厚度设定为1μm以下，优选为700nm以下，更优选为500nm以下左右。
此外，优选根据电阻率决定第一导电层114及第二导电层118的厚度下限。例如，在用作第一导电层114及第二导电层118的导电材料的电阻率高时，为了有效地消散静电，优选将第一导电层114及第二导电层118形成得较厚。这是因为如下缘故：若将第一导电层114及第二导电层118形成得薄，则薄层电阻变大，不能有效地消散静电，而因此半导体集成电路104损坏的可能性增大。
考虑到上述内容，优选将第一导电层114及第二导电层118中的每一个的厚度设定为使其薄层电阻成为1.0×107Ω/□以下，优选为1.0×104Ω/□以下，更优选为1.0×102Ω/□以下的厚度。此外，从电磁波的透过的角度来看，优选满足上述薄层电阻并尽可能地减少第一导电层114及第二导电层118中的每一个的厚度。例如，在使用钛的情况下，第一导电层114及第二导电层118中的每一个的厚度可以为1nm以上即可，优选为10nm至30nm左右。另外，在使用含有氧化硅的铟锡氧化物(也称为ITSO)的情况下，第一导电层114及第二导电层118中的每一个的厚度可以为10nm以上，优选为50nm至200nm左右。
通过本实施方式所示的方法，可以有效地抑制起因于静电放电的半导体装置的破环，并且可以得到可以与外部进行良好通信的半导体装置。
实施方式2
在本实施方式中，将参照图6A至图6C、图7A至图7C、图8A和图8B、图9A和图9B以及图10A和图10B说明半导体装置的制造方法的更具体的一例。
首先，在衬底701的一个表面上形成分离层702，并形成用作基底的绝缘膜703及半导体膜704(例如含有非晶硅的膜)(参照图6A)。分离层702、绝缘膜703及半导体膜704可以连续地形成。通过连续地形成这些膜，由于不暴露于大气，所以可以防止杂质的侵入。
作为衬底701，可以使用玻璃衬底、石英衬底、金属衬底、不锈钢衬底、具有可承受本步骤的处理温度的耐热性的塑料衬底等。对上述衬底的面积和形状没有特别的限制，例如，通过使用一个边长为1米以上的矩形衬底，则可以显著提高生产率。这种优点与使用圆形硅衬底的情况相比是很大的优越点。因此，与使用硅衬底的情况相比，即使在将半导体集成电路部占据较大面积的情况下，也可以降低生产成本。
注意，在本步骤中，在衬底701的整个表面上形成分离层702，然而根据需要，还可以在衬底701的整个表面上形成分离层，然后通过光刻法选择性地形成分离层702。此外，虽然这里以与衬底701接触的方式形成分离层702，然而根据需要，还可以以与衬底701接触的方式形成绝缘膜(如氧化硅膜、氧氮化硅膜、氮化硅膜或氮氧化硅膜)，并且以与该绝缘膜接触的方式形成分离层702。
在此，氧氮化物是指在其组成中氧的含量大于氮的含量的物质，并且氮氧化物是指在其组成中氮的含量大于氧的含量的物质。例如，氧氮化硅可以是以50原子%以上且70原子%以下的范围含有氧，以0.5原子%以上且15原子%以下的范围含有氮，以25原子%以上且35原子%以下的范围含有硅，并且以0.1原子%以上且10原子%以下的范围含有氢的物质。此外，氮氧化硅可以是以5原子%以上且30原子%以下的范围含有氧，以20原子%以上且55原子%以下的范围含有氮，以25原子%以上且35原子%以下的范围含有硅，并且以10原子%以上且30原子%以下的范围含有氢的物质。注意，上述组成范围是利用卢瑟福背散射光谱学法(RBS：RutherfordBackscatteringSpectrometry)、氢前向散射法(HFS：HydrogenForwardScattering)来测定的。此外，构成元素的含有比率的合计不超过100原子%。
作为分离层702可以采用金属膜以及金属膜和金属氧化膜的多层结构等。金属膜具有由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)中的元素、以上述元素为主要成分的合金材料或以上述元素为主要成分的化合物材料构成的膜的单层结构或多层结构。此外，这些材料可以使用溅射法、蒸镀法或等离子体CVD法等的各种沉积法形成。作为金属膜和金属氧化膜的多层结构，通过在形成上述的金属膜之后，在氧气气氛中或在N2O气氛中进行等离子体处理，或者在氧气气氛中或在N2O气氛中进行热处理，可以在金属膜的表面上形成该金属膜的氧化物或氧氮化物。此外，还可以在形成金属膜之后，使用高氧化性的溶液(如臭氧水等)处理金属膜的表面，由此可以在金属膜的表面上设置该金属膜的氧化物或氧氮化物。
作为绝缘膜703，通过溅射法或等离子体CVD法等以单层结构或多层结构形成含有硅的氧化物或硅的氮化物的膜。在用作基底的绝缘膜是两层结构的情况下，例如，作为第一层可以形成氮氧化硅膜，并且作为第二层可以形成氧氮化硅膜。在用作基底的绝缘膜是三层结构的情况下，作为第一层绝缘膜可以形成氧化硅膜，作为第二层绝缘膜可以形成氮氧化硅膜，并且作为第三层绝缘膜可以形成氧氮化硅膜。可选地，作为第一层绝缘膜可以形成氧氮化硅膜，作为第二层绝缘膜可以形成氮氧化硅膜，并且作为第三层绝缘膜可以形成氧氮化硅膜。用作基底的绝缘膜起到阻挡膜的功能，该阻挡膜防止来自衬底701的杂质的侵入。
通过溅射法、LPCVD法、等离子体CVD法等以25nm以上且200nm以下左右(优选为30nm以上且150nm以下左右)的厚度形成半导体膜704。作为半导体膜704，例如可以形成非晶硅膜。注意，可以用于半导体膜704的半导体材料不局限于硅。例如，也可以使用有机半导体或氧化物半导体等。
接下来，通过对半导体膜704照射激光来进行晶化。另外，也可以组合激光照射与RTA、利用退火炉的热晶化法、或者利用促进晶化的金属元素的热晶化法等来进行半导体膜704的晶化。之后，将所得到的结晶半导体膜蚀刻为所希望的形状，由此形成半导体膜704a、半导体膜704b、半导体膜704c、半导体膜704d，并且以覆盖半导体膜704a至704d的方式形成栅极绝缘膜705(参照图6B)。
在下文中，简单地说明半导体膜704a、半导体膜704b、半导体膜704c、半导体膜704d的制造步骤的一例。首先，使用等离子体CVD法形成50nm厚左右的非晶半导体膜(例如非晶硅膜)。接着，将含有作为促进晶化的金属元素的镍的溶液涂敷在非晶半导体膜上，然后对非晶半导体膜进行脱氢处理(在500℃下，1小时)和热晶化处理(在550℃下，4小时)，以形成结晶半导体膜。之后，用来自激光器的激光照射结晶半导体膜，并且使用光刻法，形成半导体膜704a、半导体膜704b、半导体膜704c、半导体膜704d。注意，也可以仅进行激光照射而不必进行使用促进晶化的金属元素的热晶化，来进行非晶半导体膜的晶化。
接下来，形成覆盖半导体膜704a、半导体膜704b、半导体膜704c、半导体膜704d的栅极绝缘膜705。作为栅极绝缘膜705，通过CVD法或溅射法等以单层结构或多层结构形成含有硅的氧化物或硅的氮化物的膜。具体而言，栅极绝缘膜705具有氧化硅膜、氧氮化硅膜、或者氮氧化硅膜的单层结构或多层结构。
此外，栅极绝缘膜705还可以通过对半导体膜704a、半导体膜704b、半导体膜704c、半导体膜704d进行等离子体处理，使其表面氧化或氮化来形成。例如，通过引入了稀有气体如He、Ar、Kr或Xe与氧、氧化氮(NO2)、氨、氮、氢等的混合气体的等离子体处理形成栅极绝缘膜705。在这种情况下，通过利用微波进行等离子体激发，可以生成具有低电子温度和高密度的等离子体。利用通过该高密度等离子体生成的氧基(可以包括OH基)或氮基(可以包括NH基)，可以使半导体膜的表面氧化或氮化。
通过这种使用高密度等离子体的处理，1nm以上且20nm以下左右，典型为5nm以上且10nm以下左右的绝缘膜被形成在半导体膜上。由于在此情况下的反应为固相反应，所以可以显著降低所述绝缘膜和半导体膜之间的界面态密度。这种等离子体处理由于使半导体膜(结晶硅或多晶硅)直接氧化(或氮化)，所以可以相当大地降低被形成的绝缘膜的厚度的不均匀性。此外，即使在结晶硅的晶粒边界处也不会扩展氧化，所以成为极为优选的状态。即，通过这里所示的高密度等离子体处理使半导体膜的表面固相氧化，可以形成均匀性好且界面态密度低的绝缘膜，而不导致在晶粒边界处的过量氧化反应。
栅极绝缘膜705可以仅仅使用通过等离子体处理形成的绝缘膜，还可以在该绝缘膜上通过利用等离子体或热反应的CVD法层叠氧化硅、氧氮化硅或氮化硅的绝缘膜。在任何情况下，其栅极绝缘膜的一部分或整个部分包括通过等离子体处理形成的绝缘膜而形成的晶体管可以降低该晶体管特性的偏差。
此外，通过照射连续波激光束或重复频率为10MHz以上的激光束进行晶化而得到的半导体膜704a、半导体膜704b、半导体膜704c、半导体膜704d具有结晶向激光的扫描方向生长的特性。通过将其扫描方向与沟道长度方向(当形成沟道形成区域时载流子所流过的方向)对准地布置晶体管，并且组合该晶体管与上述栅极绝缘膜，可以得到一种特性偏差小且场效应迁移率高的薄膜晶体管(TFT)。
接下来，在栅极绝缘膜705上形成导电膜。这里，以单层形成厚度为100nm以上且500nm以下左右的导电层。作为形成导电层的材料，可以使用含有选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等中的元素的材料、以这些元素为主要成分的合金材料或以这些元素为主要成分的化合物材料。还可以使用以掺杂磷等的杂质元素的多晶硅为代表的半导体材料。在以多层结构形成导电膜的情况下，例如可以使用氮化钽膜和钨膜的多层结构、氮化钨膜和钨膜的多层结构或氮化钼膜和钼膜的多层结构。由于钨和氮化钽具有高耐热性，所以可以在形成导电膜后进行以热激活为目的的加热处理。此外，也可以将导电膜形成为三层以上的多层结构，例如可以采用由钼膜、铝膜、以及钼膜构成的多层结构。
接下来，在上述导电膜上通过光刻法形成抗蚀剂掩模，进行用于形成栅电极和栅极布线的蚀刻处理，来在半导体膜704a、半导体膜704b、半导体膜704c、半导体膜704d上方形成栅电极707。
接下来，通过光刻法形成抗蚀剂掩模，以低浓度将赋予n型或p型的杂质元素添加到半导体膜704a、半导体膜704b、半导体膜704c、半导体膜704d中。在本实施方式中，以低浓度将赋予n型的杂质元素添加到半导体膜704a、半导体膜704b、半导体膜704c、半导体膜704d中。作为赋予n型的杂质元素，可以使用属于元素周期表中第15族的元素，例如，可以使用磷(P)或砷(As)等。此外，作为赋予p型的杂质元素，可以使用属于元素周期表中第13族的元素，例如，可以使用硼(B)等。注意，作为添加杂质元素的方法，可以使用离子掺杂法或离子注入法等。
另外，在本实施方式中，为了简化，仅示出n型TFT，但是本发明不被解释为仅限定于此。也可以仅使用p型TFT，或者也可以组合形成n型TFT和p型TFT。在组合形成n型TFT和p型TFT的情况下，使用覆盖要包括在p型TFT中的半导体层的掩模，添加赋予n型的杂质元素，并且使用覆盖要包括在n型TFT中的半导体层的掩模，添加赋予p型的杂质元素，由此可以选择性地添加赋予n型的杂质元素和赋予p型的杂质元素。
接下来，以覆盖栅极绝缘膜705和栅电极707的方式形成绝缘膜。作为绝缘膜，通过等离子体CVD法或溅射法等以单层或多层形成含有无机材料(如硅、硅的氧化物或硅的氮化物等)的膜、或者含有有机材料(如有机树脂等)的膜。接下来，通过主要沿着垂直方向的各向异性蚀刻选择性地蚀刻绝缘膜，形成与栅电极707的侧面接触的绝缘膜708(也被称为侧壁)。绝缘膜708用作当后面形成LDD(轻掺杂漏)区域时用来掺杂杂质元素的掩模。
接下来，使用通过光刻法形成的抗蚀剂掩模、栅电极707、以及绝缘膜708作为掩模，将赋予n型的杂质元素添加到半导体膜704a、半导体膜704b、半导体膜704c、半导体膜704d中。由此，形成沟道形成区域706a、第一杂质区域706b、以及第二杂质区域706c(参照图6C)。第一杂质区域706b用作薄膜晶体管的源区或漏区，第二杂质区域706c用作LDD区域。第二杂质区域706c所含有的杂质元素的浓度低于第一杂质区域706b所含有的杂质元素的浓度。
接下来，以覆盖栅电极707和绝缘膜708的方式形成单层结构或多层结构的绝缘膜。绝缘膜可以通过CVD法、溅射法、SOG法、液滴排放法、丝网印刷法等由无机材料(如硅的氧化物和硅的氮化物)、有机材料(如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸或环氧等)或硅氧烷材料等形成。在本实施方式中示出采用由氮化硅构成的绝缘膜709和由氧氮化硅构成的绝缘膜710的两层结构的例子。
通过光刻法蚀刻绝缘膜709和710等，形成到达第一杂质区域706b的接触孔，然后形成用作薄膜晶体管的源电极或漏电极的导电膜731。通过以填充接触孔的方式形成导电膜，并且选择性地蚀刻该导电膜，而可以形成导电膜731。注意，也可以在形成导电膜之前在接触孔中露出的半导体膜704a、半导体膜704b、半导体膜704c、半导体膜704d的表面上形成硅化物。通过上述步骤，可以得到包括薄膜晶体管730a、薄膜晶体管730b、薄膜晶体管730c、薄膜晶体管730d的元件层751(参照图7A)。
注意，在形成绝缘膜709、绝缘膜710之前或在形成绝缘膜709、绝缘膜710中的一个或两个之后，优选进行目的在于恢复半导体膜704的结晶性、激活已添加到半导体膜中的杂质元素和使半导体膜氢化的热处理。对于热处理，可以采用热退火法、激光退火法或RTA法等。
导电膜731通过CVD法或溅射法等使用含有选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)中的元素的材料、以这些元素为主要成分的合金材料或以这些元素为主要成分的化合物材料的膜以单层结构或叠层结构形成。以铝为主要成分的合金材料，例如相当于其主要成分是铝并含有镍的材料或者主要成分是铝并含有镍以及碳和硅中之一或二者的合金材料。
接下来，以覆盖导电膜731的方式形成绝缘膜711，并且在该绝缘膜711中形成开口部712a、712b(参照图7B)。在此，使用作薄膜晶体管730b、730d的源电极或漏电极的导电膜731露出地形成开口部712a、712b。绝缘膜711通过CVD法、溅射法、SOG法、液滴排放法、或丝网印刷法等由含无机材料或有机材料的膜以单层结构或多层结构形成。此外，绝缘膜711优选具有0.75μm以上且3μm以下左右的厚度。
接下来，在绝缘膜711上形成用作天线的导电膜713，并且在该导电膜713上形成绝缘膜714(参照图7C)。
用作天线的导电膜713通过CVD法、溅射法、印刷法(如丝网印刷或凹版印刷等)、液滴排放法、分配法、镀敷法等由导电材料形成。另外，作为导电材料使用包含选自铝、钛、银、铜、金、铂、镍、钯、钽或钼等的金属元素的材料、包含该金属元素的合金材料或包含该金属元素的化合物材料，以单层结构或叠层结构形成用作天线的导电膜713。
例如，在使用丝网印刷法形成用作天线的导电膜713的情况下，可以通过选择性地印刷如下导电膏来形成导电膜，即，在有机树脂中溶解或分散粒径为几nm至几十μm的导电粒子而成的导电膏。作为导电粒子，可以使用如银、金、铜、镍、铂、钯、钽、钼或钛等的金属粒子；卤化银的微粒子；或者分散性纳米粒子等。此外，含在导电膏中的有机树脂可以使用选自用作金属粒子的粘合剂、溶剂、分散剂及覆盖材料的有机树脂中的一种或多种。典型地可以使用环氧树脂或硅酮树脂等的有机树脂。此外，也可以使用以焊料或无铅焊料为主要成分的微粒。在此情况下，优选使用粒径为20μm以下的微粒。焊料和无铅焊料具有低成本的优点。
绝缘膜714例如可以使用如氧化硅、氧氮化硅、氮化硅或氮氧化硅等的绝缘材料形成。另外，在本实施方式中，使用氮化硅作为绝缘膜714。
接下来，覆盖绝缘膜714地形成第一绝缘体715(参照图8A)。
作为第一绝缘体715，可以使用如环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂或氰酸酯树脂等的热固性树脂。此外，作为第一绝缘体715，也可以使用如聚苯醚树脂、聚醚酰亚胺树脂或含氟树脂等的热塑性树脂。
在本实施方式中，作为第一绝缘体715，使用在纤维体715a中浸渗有机树脂715b而成的结构体。
在纤维体715a中浸渗有机树脂715b而成的上述结构体也被称为预浸料(prepreg)。预浸料具体地说是将使用有机溶剂稀释基质树脂而成的清漆浸渗在纤维体中后，使有机溶剂挥发来使基质树脂半固化而成的。结构体的厚度优选为5μm以上且100μm以下，更优选为10μm以上且30μm以下。通过使用具有这样的厚度的结构体，可以制造薄型且可弯曲的半导体装置。例如，作为绝缘体，可以使用弹性模量为13GPa以上且15GPa以下、断裂模量为140MPa的预浸料。在后面的实施方式中，对预浸料进行详细的描述。
注意，第一绝缘体715可以是单层结构或多层结构。在采用多层结构的情况下，可以适当地选择上述绝缘体并层叠。
接下来，使有机树脂715b固化，然后在第一绝缘体715的表面形成第一导电层716(参照图8B)。第一导电层716例如可以通过溅射法、等离子体CVD法、真空蒸镀法、涂敷法或印刷法等并且使用含有选自钛、钼、钨、铝、铜、银、金、镍、锡、铂、钯、铱、铑、钽、镉、锌、铁、硅、锗、锆、钡等中的元素的材料、以上述元素为主要成分的合金材料、以上述元素为主要成分的化合物材料等来形成。也可以采用如电镀法或无电镀法等的镀敷法形成第一导电层716。注意，在第一导电层716的表面也可以形成绝缘层，由此，可以保护第一导电层716。
接下来，从衬底701分离包括薄膜晶体管730a、薄膜晶体管730b、薄膜晶体管730c、薄膜晶体管730d、用作天线的导电膜713等的元件层(参照图9A)。
注意，优选在分离之际，通过一边使用水或如臭氧水等的水溶液润湿分离面一边进行分离，可以防止薄膜晶体管730a、薄膜晶体管730b、薄膜晶体管730c、薄膜晶体管730d等的元件被静电等损坏。此外，通过再次利用分离后的衬底701，可以实现低成本化。
接下来，以覆盖通过分离露出的面的方式形成第二绝缘体717(参照图9B)。第二绝缘体717可以与第一绝缘体715类似地形成。在本实施方式中，作为第二绝缘体717使用在纤维体717a中浸渗有机树脂717b而成的结构体。注意，与第一绝缘体715相似，第二绝缘体717可以是单层结构或多层结构。
接下来，使有机树脂717b固化，然后在第二绝缘体717的表面上形成第二导电层718(参照图10A)。第二导电层718可以与第一导电层716类似地形成。注意，在第二导电层718的表面也可以形成绝缘层，由此，可以保护第二导电层718。通过以上步骤，可以得到一种叠层结构，其中元件层被密封在第一绝缘体715和第二绝缘体717之间，在第一绝缘体715的表面上形成第一导电层716，并且在第二绝缘体717的表面上形成第二导电层718。
之后，将上述结构分成各个半导体装置(参照图10B)。作为分割方法，优选使用当进行分割时第一绝缘体715及第二绝缘体716熔化的方法(更优选为第一导电层716及第二导电层718熔化的方法)。在本实施方式中应用利用激光照射来分割半导体装置。
对于用于上述分割的激光的如波长、强度或光束尺寸等的条件没有特别的限制。激光照射可以在能够分割半导体装置的条件下进行。作为激光束，例如可以使用从以下激光器发射出来的连续波激光，即Ar激光器、Kr激光器、CO2激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、Y2O3激光器、红宝石激光器、变石激光器、Ti:蓝宝石激光器或氦镉激光器等；或从以下激光振荡器发射出来的脉冲激光束，即Ar激光器、Kr激光器、受激准分子(ArF、KrF或XeCl)激光器、CO2激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、Y2O3激光器、红宝石激光器、变石激光器、Ti:蓝宝石激光器、铜蒸汽激光器或金蒸汽激光器。
如本实施方式所示，通过利用激光照射分成各个半导体装置，第一导电层716和第二导电层718之间的电阻值降低，而第一导电层716和第二导电层718相互电连接。由此，可以同时进行半导体装置的分割步骤、使第一导电层716和第二导电层718电连接的步骤。
第一导电层716和第二导电层718之间的电阻值例如为1GΩ以下即可，优选为5MΩ至500MΩ左右，更优选为10MΩ至200MΩ左右。由此，可以以能够获得这种电阻的方式进行通过激光照射处理等分割半导体装置。
注意，在本实施方式中，不分割元件层地密封元件层，但是所提出的发明的一个方式不被解释为仅限定于此结构。例如，也可以预先分割包括半导体集成电路及天线的元件层，之后进行密封。此外，在本实施方式中，在形成第一绝缘体(或第二绝缘体)之后形成第一导电层(或第二导电层)，但是所提出的发明的一个方式不局限于此结构。例如，作为第一绝缘体(或第二绝缘体)使用预先被固化的衬底等时，也可以使用在第一绝缘体(或第二绝缘体)的表面形成第一导电层(或第二导电层)而成的叠层结构来制造半导体装置。
本实施方式可以与其他实施方式适当地组合来实施。
实施方式3
在本实施方式中，将参照图11，作为密封半导体元件的绝缘体的实例，对在纤维体中浸渗有机树脂而成的结构体的详细结构进行说明。
纤维体160是用以固定间距间隔的经线和以固定间距间隔的纬线纺织的(参照图11)。使用经线和纬线形成的纤维体具有没有经线及纬线的区域。这种纤维体160更易于浸渗有机树脂161，因此可以提高纤维体160和半导体集成电路之间的粘合性。
此外，纤维体160也可以是经线及纬线的密度较高并且经线及纬线不存在的区域的较小的纤维体。
在纤维体160中浸渗有机树脂161而成的结构体也被称为预浸料。预浸料具体地说是在使纤维体中浸渗用有机溶剂稀释基质树脂而成的清漆之后，使该有机溶剂挥发来使基质树脂半固化而成的。作为预浸料，例如也可以使用使排列在平面上的如玻璃等构成的纤维体彼此交叉而纺织成布状，并且在其中浸渗有机树脂而成的预浸料。在此情况下，可以抑制纤维体在表面方向上的伸缩，并且还可以获得在与表面垂直的方向上的柔性。结构体的厚度优选为10μm以上且100μm以下，更优选为10μm以上且30μm以下。通过使用具有这样的厚度的结构体时，可以制造薄型且可弯曲的半导体装置。例如，作为绝缘体，可以使用弹性为13GPa以上且15GPa以下、断裂模量为140MPa的预浸料。
此外，作为有机树脂161，可以使用热固性树脂，诸如环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂、或氰酸盐树脂。此外，作为有机树脂161，也可以使用热塑性树脂，诸如聚苯氧基树脂、聚醚酰亚胺树脂、或氟树脂。通过使用上述有机树脂，纤维体160可以通过热处理坚固地接合到半导体集成电路上。注意，有机树脂161的玻璃化转变温度越高，受到局部压力而造成的有机树脂161的损坏越少，因此是优选的。
也可以将高导热性填料分散在有机树脂161或纤维丝束中。作为高导热性填料，有如氮化铝、氮化硼、氮化硅或钒土等的绝缘性粒子；如银或铜的金属粒子。通过有机树脂或纤维丝束中含有高导热性填料，可以容易地将在半导体集成电路中产生的热释放到外面。因此，可以抑制半导体装置中的蓄热，由此可以对防止半导体装置的损坏有效。
纤维体160是使用有机化合物或无机化合物的高强度纤维的纺织物或无纺织物。在此，高强度纤维具体地说是具有高拉伸弹性模量或高杨氏模量的纤维。作为高强度纤维的典型例子，可以举出聚乙烯醇纤维、聚酯纤维、聚酰胺纤维、聚乙烯纤维、芳族聚酸胺纤维、聚对苯撑苯并二噁唑纤维、玻璃纤维、碳纤维等。作为玻璃纤维，可以举出使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纤维。注意，纤维体160可以由一种上述高强度纤维形成，也可以由多种上述高强度纤维形成。
纤维体160还可以是将纤维(单股线)的束(以下称为丝束)用于经线和纬线来形成的纺织物，或者通过以随机方式或有规则地堆叠多种纤维的丝束而得到的无纺织物。在纺织物的情形中，可以适当地使用平纹织物、斜纹织物、缎纹织物等。
丝束可以具有圆形或椭圆形的截面。作为纤维丝束，也可以使用通过高压水流、用液体作为介质的高频率振动、连续超声振动、用滚筒的压紧等受开纤加工的纤维丝束。经过开纤加工的纤维丝束的宽度变宽，并且其截面成为椭圆形或扁平形。由此，可以减少在厚度方向上的单股线数目。此外，通过使用松捻纱线作为纤维丝束，容易将丝束扁平化，而可以将丝束的截面形状形成为椭圆形或扁平形。像这样，通过使用具有椭圆形或扁平形的截面的丝束，可以减少纤维体160的厚度。因此，可以制造薄型半导体装置。
通过使用如上所示的结构体作为密封元件层的绝缘体，可以提高半导体装置的对于外部压力的耐受性。此外，可以防止在加压处理步骤等中产生的损坏或特性劣化等。由此，可以高成品率地制造半导体装置。
注意，本实施方式可以与本说明书中的其他实施方式所示的结构或制造方法适当地组合来实施。
实施方式4
在本实施方式中，将说明以给予更高可靠性为目的的半导体装置的实例。详细地说，作为半导体装置的一例说明微处理器及具有运算功能并能够以非接触的方式进行数据收发的半导体装置的一例。
作为半导体装置的一例，图12表示微处理器500。该微处理器500是使用根据上述实施方式的半导体装置来制造的。该微处理器500包括运算逻辑单元(Arithmeticlogicunit，ALU)501、运算电路控制部(ALUController)502、指令译码部(InstructionDecoder)503、中断控制部(InterruptController)504、时序控制部(TimingController)505、寄存器(Register)506、寄存器控制部(RegisterController)507、总线接口(BusI/F)508、只读存储器(ROM)509、以及存储器接口(ROMI/F)510。
通过总线接口508输入到微处理器500的指令被输入到指令译码部503并被译码之后输入到运算电路控制部502、中断控制部504、寄存器控制部507、以及时序控制部505。运算电路控制部502、中断控制部504、寄存器控制部507、以及时序控制部505根据被译码的指令进行各种控制。具体地说，运算电路控制部502产生用来控制运算电路501的工作的信号。此外，在微处理器500执行程序时，中断控制部504对来自外部输入输出装置或外围电路的中断要求根据其优先度或掩模状态进行判断而处理。寄存器控制部507产生寄存器506的地址，并且根据微处理器500的状态进行寄存器506的读出或写入。时序控制部505产生控制运算电路501、运算电路控制部502、指令译码部503、中断控制部504及寄存器控制部507的工作时序的信号。例如，时序控制部505具备根据基准时钟信号CLK1产生内部时钟信号CLK2的内部时钟产生部，并且将内部时钟信号CLK2提供给上述各种电路。注意，图12所示的微处理器500只是将其结构简化来示出的一个实例，实际上微处理器可以根据其用途具有多种多样的结构。
接下来，参照图13说明可以具有运算功能并以非接触的方式进行数据收发的半导体装置的一例。图13示出以无线通信与外部装置进行信号的收发而工作的计算机(以下称为RFCPU)的一例。RFCPU511包括模拟电路部512和数字电路部513。模拟电路部512包括具有谐振电容的谐振电路514、整流电路515、恒压电路516、复位电路517、振荡电路518、解调电路519、调制电路520、以及电源控制电路530。数字电路部513包括RF接口521、控制寄存器522、时钟控制器523、CPU接口524、中央处理单元525、随机存取存储器526、以及只读存储器527。
下面说明具有这种结构的RFCPU511的工作概要。谐振电路514基于天线528所接收的信号产生感应电动势。感应电动势经过整流电路515而储存到电容部529中。该电容部529优选包括如陶瓷电容器或电偶层电容器等的电容器。电容部529不需要与RFCPU511一体形成，可以作为另外的部件附接在形成有RFCPU511的具有绝缘表面的衬底上。
复位电路517产生对数字电路部513进行复位和初始化的信号。例如，作为复位信号产生相对于电源电压的上升而延迟升高的信号。振荡电路518根据由恒压电路516产生的控制信号改变时钟信号的频率和占空比。包括低通滤波器的解调电路519例如将振幅偏移键控(ASK)系统方式的接收信号的振幅的变动二值化。调制电路520通过改变振幅偏移键控(ASK)系统方式的发送信号的振幅并发送发送数据。调制电路520通过改变谐振电路514的谐振点来改变通信信号的振幅。时钟控制器523根据电源电压或中央处理单元525中的耗电流，产生用来改变时钟信号的频率和占空比的控制信号。电源控制电路530监视电源电压。
从天线528输入到RFCPU511的信号被解调电路519解调后，由RF接口521分解为控制指令、数据等。控制指令存储在控制寄存器522中。控制指令包括存储在只读存储器527中的数据的读出指令、向随机存取存储器526的数据的写入指令、向中央处理单元525的运算指令等。中央处理单元525通过CPU接口524对只读存储器527、随机存取存储器526、以及控制寄存器522进行存取。CPU接口524具有如下功能：根据中央处理单元525所要求的地址，产生对只读存储器527、随机存取存储器526、以及控制寄存器522中的任一个的存取信号。
作为中央处理单元525的运算方式，可以采用将OS(操作系统)存储在只读存储器527中且在启动处理时读出并执行程序的方式。此外，也可以采用由专用电路构成运算电路且以硬件方式进行运算处理的方式。作为使用硬件和软件二者的方式，可以采用如下方式：利用专用运算电路进行运算处理的一部分的处理，并且中央处理单元525使用程序来进行其他部分的运算。
在本实施方式的微处理器中，借助于设置在电路表面的导电层，也可以防止静电放电造成的半导体集成电路的静电损坏(电路的故障、半导体元件的损坏等)。由此，可以防止起因于静电放电的特性劣化，而可以高成品率地制造半导体装置。
注意，本实施方式可以与本说明书中的其他实施方式所示的结构或制造方法适当地组合来实施。
实施方式5
在本实施方式中，将对于上述实施方式所示的半导体装置的使用方式的一例进行说明。具体地说，下面使用附图对于能够无线收发数据的半导体装置的应用例子进行说明。能够无线收发数据的半导体装置根据应用也被称为RFID标签、ID标签、IC标签、RF标签、无线标签、电子标签或无线芯片。
参照图14A说明本实施方式所示的半导体装置的俯视结构的一例。图14A所示的半导体装置包括设置有天线(也称为芯片上天线)的半导体集成电路芯片400和设置有天线405(也称为增益天线)的支撑衬底406。半导体集成电路芯片400设置在形成在支撑衬底406及天线405上的绝缘层410上。
设置在半导体集成电路芯片400内的半导体集成电路包括多个如构成存储部或逻辑部的晶体管等的元件。作为根据本实施方式的半导体装置的半导体元件，除了应用场效应晶体管，还可以应用利用半导体层的存储元件等。因此，可以制造并提供在多个用途中满足所要求的功能的半导体装置。
图15A是图14A所示的包括在半导体集成电路芯片400中的天线和半导体集成电路的放大图。虽然在图15A中天线401是具有一个线圈的矩形环路天线，但所提出的发明的一个方式不限于该结构。环路天线的形状不限于矩形，还可以是具有曲线的形状，例如圆形。此外，线圈的数目不限于一个，还可以是一个以上。注意，当天线401具有一个线圈时，可以减小半导体集成电路403与天线401之间产生的寄生电容。
此外，在图14A和15A中，天线401布置为围绕半导体集成电路403的外围。在与虚线所示的供电点408相应的部分以外的区域中，天线401布置在与半导体集成电路403不同的区域中。然而，所提出的发明的一个方式不限于该结构，并且如图15B所示，在与虚线所示的供电点408相应的部分以外的区域中，天线401还可以布置为至少其一部分与半导体集成电路403重叠。注意，如图14A和15A所示，通过天线401布置与半导体集成电路403不同的区域中，可以减小半导体集成电路403与天线401之间的寄生电容。
在图14A中，天线405通过主要在虚线407围绕的环状部分中与天线401电磁耦合(电磁感应)，可以向/从天线401发送和接收信号或功率。此外，天线405可以在主要在虚线407围绕的部分之外的区域中，向/从询问器发送和接收信号或功率。在询问器与半导体装置之间，用作载体(载波)的无线电波的频率优选为30MHz以上且5GHz以下左右，例如可以使用950MHz或2.45GHz等的频带。
此外，天线405为在被虚线407围绕的部分中具有一个线圈的矩形环状，但是所提出的发明的实施方式不限于该结构。环状部分不限于矩形，还可以是具有曲线的形状，例如圆形。此外，线圈的数目不限于一个，还可以是一个以上。
作为所提出的发明的一个实施方式的半导体装置也可以应用电磁感应方式、电磁耦合方式或微波方式。
例如，在应用微波方式(例如，UHF频带(860MHz频带到960MHz频带)或2.45GHz频带等)作为半导体装置的信号传输方式的情况下，可以考虑到用于信号传输的电磁波的波长来适当地设定天线的长度或形状等。例如，可以将天线形成为线形(例如，偶极天线)、平坦的形状(例如，贴片天线)或带形等。此外，天线的形状不限于直线形，也可以考虑到电磁波的波长而采用曲线形或组合直线和曲线的形状。
图16示出以线圈状设置天线401、天线405，并应用电磁感应方式或电磁耦合方式的实例。
在图16中，在支撑衬底406上设置作为增益天线的线圈状的天线405，在支撑衬底406上设置包括线圈状的天线401的半导体集成电路芯片400。注意，作为增益天线的天线405夹着支撑衬底406形成电容411。
接下来，将说明半导体集成电路芯片400和增益天线的结构及其布置。图14B是图14A所示的半导体集成电路芯片400和形成在支撑衬底406上的天线405层叠的半导体装置的立体图。图14C是沿图14B的虚线X-Y的截面图。
图14C所示的半导体集成电路芯片400可以使用实施方式1、实施方式2等所示的半导体装置。注意，在此，将多个半导体装置分割成单个的芯片而获得的芯片被称为半导体集成电路芯片。该半导体集成电路芯片400可以包括如使用在纤维体450中浸渗有机树脂451的结构体和在纤维体460中浸渗有机树脂461的结构体。
图14C所示的半导体集成电路403被保持在第一绝缘体412、第二绝缘体402之间，并且其侧面也被密封。在本实施方式中，以如下方式制造半导体集成电路芯片400：在将多个半导体集成电路保持在其间地接合第一绝缘体和第二绝缘体之后，将半导体集成电路分割成单个的半导体集成电路。作为分割方法，优选利用激光。
所提出的发明的一个实施方式的半导体装置具有天线401、与该天线401电连接的半导体集成电路403、以及位于保持半导体集成电路403的绝缘体412和402的外侧(和半导体集成电路403一侧相反一侧)的导电层440a和导电层440b。导电层440a和导电层440b使包括在半导体装置中的天线要收发的电磁波透过，并且防止来自外部的静电施加到半导体装置内的半导体集成电路中。
在图14C中，半导体集成电路403布置为比天线401接近天线405的位置，但是所提出的发明的实施方式不局限于该结构。也可以在比半导体集成电路403接近天线405的位置布置有天线401。此外，半导体集成电路403和天线401可以直接附接在第一绝缘体412、第二绝缘体402上，也可以由粘合层附接。
另外，在图14C中，半导体集成电路芯片400设置在形成在支撑衬底406及天线405上的绝缘层410上，但是所提出的发明的一个实施方式不局限于此结构。例如，在导电层的电阻足够高时，也可以采用导电层和天线405接触的方式。
接下来，将说明根据本实施方式的半导体装置的工作。图17为示出根据本实施方式的半导体装置的结构的框图的一例。图17所示的半导体装置420包括用作增益天线的天线422、半导体集成电路423、用作芯片上天线的天线424。当电磁波从询问器421发出时，天线422接收该电磁波，因此，天线422中产生交流电流，而且天线422周围产生磁场。然后，天线422所具有的环状部分和具有环形形状的天线424相互电磁耦合，使得天线424中产生感应电动势。半导体集成电路423通过利用上述电磁耦合接收来自询问器421的信号或功率。反之，通过将电流依照半导体集成电路423中产生的信号流过天线424使得天线422中产生感应电动势，可以将信号发送到询问器421。
注意，天线422可以分为主要电磁耦合到天线424的环状部分和主要接收来自询问器421的电磁波的部分。主要接收来自询问器421的无线电波的天线422的部分只要具有可以接收电波的形状，就不特别限制。例如，可以采用偶极天线、折叠偶极天线、槽缝天线、弯折线天线、微带天线等的形状。
虽然图14A至14C说明只包括一个天线的半导体集成电路的结构，但是所提出的发明的实施方式不限于该结构。半导体集成电路还可以包括两个天线，即用来接收功率的一个天线和用来接收信号的另一天线。通过具有两个天线，可以分别使用用来供电的无线电波的频率和用来发送信号的无线电波的频率。
在根据本实施方式的半导体装置中，使用芯片上天线，并且可以在增益天线与芯片上天线之间以非接触的方式进行信号或功率的发送和接收。因此，与将外部天线连接到半导体集成电路的情形不同，半导体集成电路与天线之间的连接不容易被外力切断，并且可以抑制该连接的初始缺陷的产生。此外，由于在本实施方式中使用增益天线，所以与只使用芯片上天线的情形不同，可以获得外部天线所具有的下列优点：芯片上天线的尺寸或形状较少受到半导体集成电路的面积的限制，天线能接收的无线电波的频带不受到限制，而且可以增大通信距离。
作为所提出的发明的一个实施方式的半导体装置，设置于电路表面上的导电层可以防止静电放电造成的半导体电路的静电损坏(电路的故障、半导体元件的损坏等)。由此，可以防止起因于静电放电的特性劣化，而可以高成品率地制造半导体装置。由于本实施方式的半导体装置相对于外力及静电的可靠性高，所以可以扩大可以使用半导体装置的环境条件，并且可以扩大半导体装置的用途范围。
另外注意，本实施方式可以与本说明书中的其他实施方式所示的结构或制造方法适当地组合来实施。
实施方式6
在本实施方式中，以下参照图18A至18C说明通过上述方法形成的可以无线收发数据的半导体装置的应用例。可以无线收发数据的半导体装置根据利用方式还被称为RFID标签、ID标签、IC标签、IC芯片、RF标签、无线标签、电子标签或无线芯片。
半导体装置800具有以非接触的方式进行数据收发的功能，并且包括高频电路810、电源电路820、复位电路830、时钟产生电路840、数据解调电路850、数据调制电路860、控制其它电路的控制电路870、存储电路880、以及天线890(参照图18A)。高频电路810是接收来自天线890的信号并且将从数据调制电路860接收的信号通过天线890输出的电路。电源电路820是根据接收信号产生电源电位的电路。复位电路830是产生复位信号的电路。时钟产生电路840是根据从天线890被输入的接收信号产生各种时钟信号的电路。数据解调电路850是解调接收信号且将该信号输出到控制电路870的电路。数据调制电路860是调制从控制电路870接收的信号的电路。此外，控制电路870包括例如取码电路910、判码电路920、CRC判定电路930、以及输出单元电路940等。另外，取码电路910是分别抽取传送到控制电路870的指令所包括的多个代码的电路。判码电路920是比较被抽取的代码与参考代码而判定指令内容的电路。CRC判定电路930是根据被判定的代码检测是否存在发送错误等的电路。
接下来，对上述半导体装置的工作的一例进行说明。首先，天线890接收无线电信号。无线电信号经由高频电路810而传送到电源电路820，由此产生高电源电位(以下称为VDD)。VDD提供给半导体装置800所具有的各个电路。此外，经由高频电路810传送到数据解调电路850的信号被解调(以下称为解调后的信号)。而且，经由高频电路810并且经过复位电路830及时钟产生电路840的信号以及解调后的信号传送到控制电路870。取码电路910、判码电路920、以及CRC判定电路930等译码传送到控制电路870的信号。然后，根据被译码的信号输出存储在存储电路880内的半导体装置800的数据。被输出的半导体装置的数据经过输出单元电路940而被编码。再者，被编码的半导体装置800的数据，经过数据调制电路860，由天线890作为无线电信号发送。注意，在半导体装置800所包括的多个电路中低电源电位(以下称为VSS)是共同的，可以将VSS设置为GND。
如此，通过将信号从通信装置传送到半导体装置800并且使用通信装置接收从该半导体装置800传送来的信号，可以读出半导体装置800的数据。
此外，半导体装置800既可以是不内置电源(电池)而由电磁波将电源电压供应给各个电路的样式，又可以是内置电源(电池)并且由电磁波和电源(电池)将电源电压供应给各个电路的样式。
接下来，将说明可以无线收发数据的半导体装置的使用方式的一例。包括显示部3210的便携式终端的侧面设置有通信装置3200，并且产品3220的侧面设置有半导体装置3230(图18B)。当将通信装置3200接近于产品3220所包括的半导体装置3230时，有关商品的信息(诸如产品的原材料、原产地、各个生产过程的检查结果、流通过程的历史、以及产品说明等)被显示在显示部3210上。此外，当使用传送带搬运商品3260时，可以利用通信装置3240和设置在商品3260上的半导体装置3250，对该商品3260进行检查(图18C)。如此，通过将半导体装置利用于系统，可以容易获得信息并且实现高功能化和高附加价值化的系统。
如上所述，作为所提出的发明的一个实施方式的可靠性高的半导体装置的应用范围极为广泛，可以应用到各种领域。
注意，本实施方式可以与本说明书中的其他实施方式所示的结构或制造方法适当地组合来实施。
实施方式7
根据所提出的发明的一个方式，可以形成用作包括处理器电路的芯片(下文中也称为处理器芯片、无线芯片、无线处理器、无线存储器或无线标签)的半导体装置。这种半导体装置只要是通过以非接触的方式确认对象物的历史等的信息而有助于生产及管理等的用途，就可以应用于任何商品。例如，可以将这种半导体装置设置于纸币、硬币、有价证券类、证书类、无记名债券类、包装容器类、书籍类、记录介质、身边带的东西、交通工具、食品、衣物、保健用品、生活用品、药品类、以及电子设备等而使用。对这些实例参照图19A至19G进行说明。
纸币和硬币是在市场中流通的货币，并包括在特定领域中作为真实金钱流通的票据(代金券)、纪念币等。有价证券是指支票、证券、期票等，且可以设置有包括处理器电路的芯片190(参照图19A)。证书是指驾驶执照、居民卡等，且可以设置有包括处理器电路的芯片191(参照图19B)。身边带的东西是指包、眼镜等，且可以设置有包括处理器电路的芯片197(参照图19C)。无记名债券是指邮票、米票、各种礼品票等。包装容器是指用于包装饭盒等的纸、塑料瓶等，且可以设置有包括处理器电路的芯片193(参照图19D)。书籍是指书、本等，且可以设置有包括处理器电路的芯片194(参照图19E)。记录介质是指DVD软件、录像带等，且可以设置有包括处理器电路的芯片195(参照图19F)。交通工具是指自行车等的车辆、船舶等，且可以设置有包括处理器电路的芯片196(参照图19G)。食品是指食料品、饮料等。衣物是指衣服、鞋等。保健用品是指医疗设备、保健设备等。生活用品是指家具、照明装置等。药品是指医药、农药等。电子设备是指液晶显示装置、EL显示装置、电视机(电视接收机或薄型电视接收机)、移动电话等。
作为这种半导体装置的设置方式，可以采用贴在物品的表面上或者嵌入在物品中等的方法。例如，如果是书，半导体装置可以嵌入在纸中，而如果是由有机树脂构成的包装，半导体装置可以嵌入在该有机树脂中。
如此，通过将半导体装置设置到包装容器、记录介质、身边带的东西、食品、衣物、生活用品、电子设备等，可以实现检查系统或租赁店的系统等的效率化。此外，通过将半导体装置设置到交通工具，可以防止对其的伪造或偷窃。此外，通过将半导体装置嵌入到动物等生物中，可以容易识别各个生物。例如，通过将具有传感器的半导体装置嵌入或附接到家畜等生物中，不仅可以识别生年、性别或种类等，而且可以容易地管理体温等健康状态。
注意，本实施方式可以与本说明书中的其他实施方式所示的结构或制造方法适当地组合来实施。
实施方式8
在本实施方式中，使用图20A至20D说明本发明的半导体装置的安装实例。
本发明的半导体装置可以安装在各种各样的物品中。在本实施方式中示出将本发明的半导体装置安装在柔性衬底上而制造柔性半导体装置的实例。
图20A至20C为将半导体集成电路芯片嵌入柔性衬底中的实例。半导体集成电路芯片可以使用实施方式1或实施方式2所示的半导体装置。在此，将通过使半导体装置分割成单个的芯片而获得的芯片被称为半导体集成电路芯片。图20D示出半导体集成电路芯片600的详细结构。该半导体集成电路芯片600可以包括在纤维体650中浸渗有机树脂651的结构体和在纤维体660中浸渗有机树脂661的结构体。
在图20D中，天线606及半导体集成电路605被保持在第一绝缘体612和第二绝缘体607之间，并且其侧面也被密封。在本实施方式中，半导体集成电路被保存在第一绝缘体612及第二绝缘体607之间，并在第一绝缘体612及第二绝缘体607外侧分别形成有导电层640a、导电层640b。作为将半导体集成电路芯片分成单个芯片的方法，优选利用激光。
形成在电路表面上的导电层可以防止静电放电造成的半导体集成电路的静电损坏(电路的故障、半导体元件的损坏等)。此外，因为有保持半导体集成电路的一对绝缘体，可以提供实现薄型化及小型化并具有耐受性的可靠性高的半导体装置。此外，还可以在制造步骤中防止起因于外部压力或静电放电的形状缺陷或特性劣化，而可以高成品率地制造半导体装置。
图20A为被保持在柔性衬底601和柔性衬底602之间的半导体集成电路芯片600，该半导体集成电路芯片600布置在形成于柔性衬底601中的凹部。
布置有半导体集成电路芯片600的凹部可以形成于一个柔性衬底中，也可以形成于两个柔性衬底中。图20B为在形成于柔性衬底601及柔性衬底602二者中的凹部布置有半导体集成电路芯片600的实例。
再者，也可以采用三层结构形成柔性衬底，并且在中央的柔性衬底中形成用来布置半导体集成电路芯片600的开口。图20C为在柔性衬底603中形成开口，在该开口中布置半导体集成电路芯片600，使用柔性衬底601和柔性衬底602将柔性衬底603及半导体集成电路芯片600保持在中间的实例。
在图20A至20C中，还可以在柔性衬底601、柔性衬底602的外侧层叠柔性衬底。
作为柔性衬底601、柔性衬底602、柔性衬底603，可以使用膜衬底、将纤维(单股线)束(以下称为丝束)用于经线及纬线编织而成的织物、多种纤维的丝束任意或有规则地堆叠而成的无纺织物、或纸等。具体而言，可以使用以下衬底：由PET(聚对苯二甲酸乙二酯)、PEN(聚萘二甲酸乙二醇酯)、PES(聚醚砜)、聚丙烯、聚丙硫醚、聚碳酸酯、聚醚酰亚胺、聚苯硫醚、聚苯醚、聚砜、聚邻苯二甲酰胺等构成的衬底；由聚丙烯、聚酯、乙烯、聚氟乙烯、氯乙烯、聚酰胺等构成的衬底；膜；预浸料；纤维材料构成的纸等。也可以使用包括粘合性合成树脂膜(如丙烯类合成树脂或环氧类合成树脂)等的叠层膜等。在衬底或膜与被处理物接合时，也可以使用接合层。可以在根据衬底或膜的种类选择的条件下，并且通过加热处理或加压进行接合。粘合层相当于包含诸如热固性树脂、紫外线固化树脂、环氧树脂类粘合剂或树脂添加剂的粘合剂的层。
如本实施方式所述，若在要安装半导体集成电路芯片600的柔性衬底内设置凹部或开口并嵌入半导体集成电路芯片600，则不形成由于设置半导体集成电路芯片600而产生的凸部，因此，柔性衬底表面平坦，而可以使厚度均匀。由此，即使在将半导体集成电路芯片安装在柔性衬底上时使用滚筒等进行加压处理，也可以防止局部压力施加(压力集聚)到半导体集成电路芯片。由此，可以减轻在安装步骤中产生的半导体集成电路芯片的损坏，而提高半导体装置的成品率。此外，安装有半导体集成电路芯片的半导体装置也可以耐受外部压力并且可靠性高。
此外，由于可以将半导体集成电路芯片的表面形成为平坦且平滑，所以易于保管、搬运。再者，由于从外部不能识别半导体集成电路芯片(在半导体装置的表面上不产生反映半导体集成电路芯片的形状的凸部)，所以可以做出安全性高的半导体装置。
另外，本实施方式可以与本说明书的其他实施方式所示的结构或制造方法适当地组合来实施。
实施例1
在本实施例中，示出对于根据所提出的发明的一个方式的制造方法的效果进行检查的结果。
通过进行激光照射处理将层叠第一导电层、第三绝缘体、第一绝缘体、天线、半导体集成电路、第二绝缘体、第四绝缘体、第二导电层而成的叠层结构分成各个半导体装置，而制造样品。作为比较实例，准备使用刀子将层叠第一导电层、第三绝缘体、第一绝缘体、天线、半导体集成电路、第二绝缘体、第四绝缘体、第二导电层而成的叠层结构分成各个半导体装置的其它样品。
在上述样品中，作为第一绝缘体及第二绝缘体使用作为在纤维体(玻璃纤维)中浸渗有机树脂(溴化环氧树脂)而成的结构体的预浸料(20μm厚)。并且，作为第一导电层及第二导电层使用通过溅射法形成的钛膜(10nm厚)。此外，作为第三绝缘体及第四绝缘体使用芳族聚酰胺薄膜(12μm厚)。注意，在天线上作为保护层形成氮化硅膜，并且在第三绝缘体和半导体集成电路之间作为粘合层形成丙烯酸树脂(10μm厚)。
对上述样品(三个样品和三个比较样品)施加电压，并且测量第一导电层和第二导电层之间的电流值。图21示出外加电压和电流之间的关系。
从图21可知，在通过进行激光照射处理进行分割的样品中，与使用刀子进行分割的样品相比，电流值大(电阻值小)。具体而言，在使用刀子进行分割的样品中，第一导电层和第二导电层之间的电阻值为20GΩ左右(施加10V时)。另一方面，在通过激光照射处理进行分割的样品中，第一导电层和第二导电层之间的电阻值为10MΩ至200MΩ左右(施加10V时)。
据此，可知，通过激光照射进行分割时，第一导电层和第二导电层之间的电阻值变小。可以认为这是因为如下缘故：在通过激光照射进行分割的情况下，导电层的材料当绝缘体熔化时分散到绝缘体中，导电层相互电连接，而在使用刀子进行分割的情况下，导电层的材料不形成电流路径。注意，若是第一导电层和第二导电层之间的电阻值为1GΩ以下左右(施加10V时)，可以充分地消散静电，因此可以考虑该电阻值实施静电对策。
注意，本实施例所示的结构可以与本说明书的其他实施方式所示的结构或制造方法适当地组合来实施。
实施例2
在本实施例中示出检查导电层的效果的结果。
作为样品，制造层叠第一导电层、第四绝缘体、第一绝缘体、天线、半导体集成电路、第三绝缘体、第二绝缘体、第二导电层而成的矩形叠层结构(实施例)。作为其它样品，制造层叠第四绝缘体、第一绝缘体、天线、半导体集成电路、第三绝缘体、第二绝缘体而成的矩形叠层结构(比较例)。
在上述样品中，作为第一绝缘体及第二绝缘体使用作为在纤维体(玻璃纤维)中浸渗有机树脂(溴化环氧树脂)而成的结构体的预浸料(20μm厚)。作为第一导电层及第二导电层使用通过溅射法形成的钛膜(10nm厚)。作为第三绝缘体及第四绝缘体使用芳族聚酰胺膜(12μm厚)。注意，在天线上作为保护层形成氮化硅膜，并且在第三绝缘体和半导体集成电路之间作为粘合层形成丙烯酸树脂(10μm厚)。此外，设置在第四绝缘体表面的第一导电层和设置在第二绝缘体表面的第二导电层在矩形的一边相电连接。
对实施例、比较例的结构分别制造五个样品，并且进行ESD测量和弯曲试验。
作为ESD测量，将样品放在玻璃衬底(0.5nm厚)、铝板、导电片的叠层上，使用ESD试验机(简单应答评估，Takaya股份公司制造)从样品的形成有第一导电层或第二导电层的一侧向集成电路中央部施加电压。然后在施加电压后进行除电(1分钟)，进行工作确认。注意，以相比半导体集成电路更靠近天线的表面为前面，而以与天线相反的表面为背面来进行工作确认。
图表1表示实施例及比较例的ESD测量结果。注意，至于实施例及比较例，分别对每五个进行ESD测量。在ESD试验结果中，分母表示试验样品数，分子表示工作样品数。
图表1
在不设置导电层的比较例中，在从表面施加电压的情况下，在施加5kV的电压时五个样品中的四个不工作，在施加10kV、15kV的电压时五个样品都不工作。在从背面施加电压的情况下，比较例在5kV、10kV、15kV的所有情况下，五个样品都不工作。另一方面，在设置有导电层的实施例中，在对表面和背面中之任一个施加15kV的电压的情况下，五个样品都工作。
再者，对实施例、比较例的结构的每五个样品进行弯曲试验。
弯曲试验是这样进行的：在聚萘二甲酸乙二醇酯的胶带上分别排列具有实施例的结构的样品、具有比较例的结构的样品各五个，并且在卷有纸的金属杆上使在其单侧上具有670g的砝码的聚萘二甲酸乙二醇酯的胶带往返。
图表2表示实施例、比较例的弯曲试验的结果。判定表示在进行三百次弯曲试验后是否确认正常工作。判定结果的分母表示试验样品数，分子表示工作样品数。
图表2
比较例 实施例
判定 0/5 5/5
在不形成导电层的比较例的样品中，在往返三百次后，五个样品都不工作。另一方面，在设置有导电层的实施例中，在往返三百次后，五个样品都工作。从上述结果可知，通过使用导电层覆盖集成电路，可以防止静电放电造成的静电损坏。
从上述结果可以确认，借助于覆盖半导体集成电路的导电层，可以防止静电放电造成的半导体集成电路的静电损坏(电路的故障、半导体元件的损坏等)，而可以提供实现薄型化及小型化并具有耐受性的可靠性高的半导体装置。
注意，本实施例所示的结构可以与本说明书中的其他实施方式所示的结构或制造方法适当地组合来实施。
本说明书根据2008年6月6日在日本专利局受理的日本专利申请编号2008-149693而制作，所述申请的全部内容通过引用而并入本说明书中。
附图标记说明
100:衬底102:分离层104:半导体集成电路106:天线110:元件层
112:绝缘体114:导电层140a:导电层140b:导电层116:绝缘体
118:导电层160:纤维体161:有机树脂190:芯片191:芯片
193:芯片194:芯片195:芯片196:芯片197:芯片
400:半导体集成电路芯片401:天线402:绝缘体
403:半导体集成电路405:天线406:支撑衬底407:虚线
408:供电点410:绝缘层411:电容412:绝缘体420:半导体装置
421:询问器422:天线423:半导体集成电路424:天线
500:微处理器501:运算电路502:运算电路控制部
503:指令译码部504:中断控制部505:时序控制部506:寄存器
507:寄存器控制部508:总线接口509:只读存储器
510:存储器接口511:RFCPU512:模拟电路部513:数字电路部
514:谐振电路515:整流电路516:恒压电路517:复位电路
518:振荡电路519:解调电路520:调制电路521:RF接口
522:控制寄存器523:时钟控制器524:CPU接口
525:中央处理单元526:随机存取存储器527:只读存储器
528:天线529:电容部530:电源控制电路
600:半导体集成电路芯片601:柔性衬底602:柔性衬底
603:柔性衬底605:半导体集成电路606:天线607:绝缘体
612:绝缘体640a:导电层640b:导电层701:衬底702:分离层
703:绝缘膜704:半导体膜704a:半导体膜704b:半导体膜
704c:半导体膜704d:半导体膜705:栅极绝缘膜
706a:沟道形成区域706b:杂质区域706c:杂质区域707:栅电极
708:绝缘膜709:绝缘膜710:绝缘膜711:绝缘膜712a:开口部
713:导电膜714:绝缘膜715:绝缘体715a:纤维体715b:有机树脂
716:导电层717:绝缘体717a:纤维体717b:有机树脂718:导电层
730a:薄膜晶体管730b:薄膜晶体管730c:薄膜晶体管
730d:薄膜晶体管731:导电膜751:元件层800:半导体装置
810:高频电路820:电源电路830:复位电路840:时钟产生电路
850:数据解调电路860:数据调制电路870:控制电路
880:存储电路890:天线910:取码电路920:判码电路
930:CRC判定电路940:输出单元电路3200:通信装置
3210:显示部3220:产品3230:半导体装置3240:通信装置
3250:半导体装置3260:商品

Claims (14)

1.一种半导体装置的制造方法，包括如下步骤：
将分别包括半导体集成电路的多个元件层密封在第一绝缘体和第二绝缘体之间；
形成包括第一导电层、所述第一绝缘体、所述多个元件层、所述第二绝缘体、以及第二导电层的叠层结构，其中所述第一绝缘体、所述多个元件层、以及所述第二绝缘体被置于所述第一导电层与所述第二导电层之间；以及
在形成所述第一导电层和所述第二导电层之后使所述第一绝缘体及所述第二绝缘体熔化，由此所述叠层结构被分割使得包括至少一个所述半导体集成电路，
其中使所述第一绝缘体及所述第二绝缘体熔化的步骤使得所述第一导电层和所述第二导电层相互电连接，并且
其中通过所述分割步骤，将所述第一导电层和所述第二导电层之间的电阻值降低到1GΩ以下。
2.根据权利要求1所述的半导体装置的制造方法，其中通过所述分割步骤，将所述第一导电层和所述第二导电层之间的所述电阻值降低到5MΩ至500MΩ。
3.根据权利要求1所述的半导体装置的制造方法，其中所述第一导电层或所述第二导电层具有多层结构。
4.根据权利要求1所述的半导体装置的制造方法，其中所述第一绝缘体和所述第二绝缘体中的至少一个具有5μm至50μm的厚度。
5.根据权利要求1所述的半导体装置的制造方法，其中所述第一绝缘体或所述第二绝缘体具有在纤维体中浸渗有机树脂的结构体。
6.根据权利要求1所述的半导体装置的制造方法，其中所述多个元件层中的每一个还包括天线。
7.根据权利要求6所述的半导体装置的制造方法，其中所述半导体装置还包括与所述天线电磁耦合的增益天线。
8.一种半导体装置的制造方法，包括如下步骤：
将分别包括半导体集成电路的多个元件层密封在第一绝缘体和第二绝缘体之间；
形成包括第一导电层、所述第一绝缘体、所述多个元件层、所述第二绝缘体、以及第二导电层的叠层结构，其中所述第一绝缘体、所述多个元件层、以及所述第二绝缘体被置于所述第一导电层与所述第二导电层之间；以及
在形成所述第一导电层和所述第二导电层之后对所述叠层结构照射激光，由此所述叠层结构被分割使得包括至少一个所述半导体集成电路，
其中对所述叠层结构照射激光的步骤使得所述第一导电层和所述第二导电层相互电连接，并且
其中通过所述分割步骤，将所述第一导电层和所述第二导电层之间的电阻值降低到1GΩ以下。
9.根据权利要求8所述的半导体装置的制造方法，其中通过所述分割步骤，将所述第一导电层和所述第二导电层之间的所述电阻值降低到5MΩ至500MΩ。
10.根据权利要求8所述的半导体装置的制造方法，其中所述第一导电层或所述第二导电层具有多层结构。
11.根据权利要求8所述的半导体装置的制造方法，其中所述第一绝缘体和所述第二绝缘体中的至少一个具有5μm至50μm的厚度。
12.根据权利要求8所述的半导体装置的制造方法，其中所述第一绝缘体或所述第二绝缘体具有在纤维体中浸渗有机树脂的结构体。
13.根据权利要求8所述的半导体装置的制造方法，其中所述多个元件层中的每一个还包括天线。
14.根据权利要求13所述的半导体装置的制造方法，其中所述半导体装置还包括与所述天线电磁耦合的增益天线。
CN201310357304.9A 2008-06-06 2009-05-25 半导体装置的制造方法 Expired - Fee Related CN103500700B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008149693 2008-06-06
JP2008-149693 2008-06-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009801206723A Division CN102057488B (zh) 2008-06-06 2009-05-25 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN103500700A CN103500700A (zh) 2014-01-08
CN103500700B true CN103500700B (zh) 2016-06-08

Family

ID=41398079

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310357304.9A Expired - Fee Related CN103500700B (zh) 2008-06-06 2009-05-25 半导体装置的制造方法
CN2009801206723A Expired - Fee Related CN102057488B (zh) 2008-06-06 2009-05-25 半导体装置的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009801206723A Expired - Fee Related CN102057488B (zh) 2008-06-06 2009-05-25 半导体装置的制造方法

Country Status (6)

Country Link
US (1) US8609464B2 (zh)
JP (1) JP5464914B2 (zh)
KR (1) KR20110027760A (zh)
CN (2) CN103500700B (zh)
TW (1) TWI489534B (zh)
WO (1) WO2009148001A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218989A (ja) 2007-02-09 2008-09-18 Semiconductor Energy Lab Co Ltd 半導体装置
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
CN102160179B (zh) 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8407888B2 (en) 2010-05-07 2013-04-02 Oracle International Corporation Method of assembling a circuit board assembly
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
TWI555100B (zh) * 2010-07-26 2016-10-21 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
KR101021865B1 (ko) * 2010-08-12 2011-03-18 주식회사 다이나트론 금속 소결을 이용한 안테나 제조방법 및 이에 의해 제조되는 안테나
US8633600B2 (en) * 2010-09-21 2014-01-21 Infineon Technologies Ag Device and method for manufacturing a device
DE102011080620B4 (de) * 2011-08-08 2014-06-05 Siemens Aktiengesellschaft Verfahren für die Beschichtung eines Isolationsbauteils und Isolationsbauteil sowie elektrisch leitfähiges Heizkabel
TWI493685B (zh) 2012-02-10 2015-07-21 E Ink Holdings Inc 主動陣列基板上之靜電防護結構
KR20140019699A (ko) * 2012-08-07 2014-02-17 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
US9806407B2 (en) * 2012-08-22 2017-10-31 Honeywell International Inc. Safety radio devices
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
TWI518852B (zh) * 2013-10-02 2016-01-21 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6809451B2 (ja) * 2015-04-21 2021-01-06 東洋製罐グループホールディングス株式会社 Ｒｆタグ
CN107479034B (zh) * 2017-08-18 2019-10-18 华进半导体封装先导技术研发中心有限公司 雷达组件封装体及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476108A (zh) * 2002-06-25 2004-02-18 松下电器产业株式会社 半导体发光元件，其制造方法及安装方法
CN101136063A (zh) * 2006-08-31 2008-03-05 株式会社半导体能源研究所 时钟生成电路及具备该时钟生成电路的半导体器件

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
US6399903B1 (en) * 1999-03-01 2002-06-04 Honeywell International Inc. Multifunctional laminate structure and process
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
CN1459811A (zh) * 2002-05-22 2003-12-03 松下电器产业株式会社 陶瓷层压器件、通信设备和制造陶瓷层压器件的方法
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
EP1514307A1 (en) 2002-06-19 2005-03-16 Sten Bjorsell Electronics circuit manufacture
JP3863464B2 (ja) * 2002-07-05 2006-12-27 株式会社ヨコオ フィルタ内蔵アンテナ
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
JP4141403B2 (ja) * 2004-04-01 2008-08-27 富士通株式会社 半導体装置及び半導体装置の製造方法
EP1589797A3 (en) 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
WO2005119781A1 (en) * 2004-06-02 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Laminating system
JP4749074B2 (ja) 2004-07-30 2011-08-17 株式会社半導体エネルギー研究所 Ｉｃチップの作製方法及び装置
US9053401B2 (en) * 2004-07-30 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip
TW200643124A (en) * 2005-06-08 2006-12-16 Yung-Shu Yang The radiation hardening conductive ink and the manufacturing method of conductive substrate by using radiation hardening conductive ink
US7510950B2 (en) * 2005-06-30 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWM288301U (en) * 2005-07-22 2006-03-01 Yung-Shu Yang Structure of electrically conductive substrate
US7776656B2 (en) * 2005-07-29 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5127176B2 (ja) 2005-07-29 2013-01-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2007043285A1 (en) * 2005-09-30 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5063066B2 (ja) 2005-09-30 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7504317B2 (en) * 2005-12-02 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2007241999A (ja) 2006-02-08 2007-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
EP1818860B1 (en) * 2006-02-08 2011-03-30 Semiconductor Energy Laboratory Co., Ltd. RFID device
WO2007105606A1 (en) * 2006-03-15 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007280368A (ja) 2006-03-15 2007-10-25 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置を具備するｉｄラベル、ｉｄタグ、ｉｄカード
JP4767728B2 (ja) 2006-03-16 2011-09-07 コニカミノルタエムジー株式会社 カード後処理方法
JP5063256B2 (ja) * 2006-08-31 2012-10-31 株式会社半導体エネルギー研究所 クロック生成回路、クロック生成回路が有するカウンター回路、及び半導体装置
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5268395B2 (ja) * 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4124264B2 (ja) 2007-05-07 2008-07-23 松下電工株式会社 モジュール集合体
EP2001047A1 (en) * 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5248240B2 (ja) * 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
WO2009139282A1 (en) * 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101549530B1 (ko) * 2008-05-23 2015-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476108A (zh) * 2002-06-25 2004-02-18 松下电器产业株式会社 半导体发光元件，其制造方法及安装方法
CN101136063A (zh) * 2006-08-31 2008-03-05 株式会社半导体能源研究所 时钟生成电路及具备该时钟生成电路的半导体器件

Also Published As

Publication number Publication date
CN103500700A (zh) 2014-01-08
JP5464914B2 (ja) 2014-04-09
JP2010016364A (ja) 2010-01-21
TW201017742A (en) 2010-05-01
US8609464B2 (en) 2013-12-17
TWI489534B (zh) 2015-06-21
CN102057488A (zh) 2011-05-11
KR20110027760A (ko) 2011-03-16
US20090302456A1 (en) 2009-12-10
WO2009148001A1 (en) 2009-12-10
CN102057488B (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
CN103500700B (zh) 半导体装置的制造方法
KR101381834B1 (ko) 반도체 장치 및 반도체 장치의 제작방법
US8148818B2 (en) Semiconductor device and method for manufacturing the same
US8237248B2 (en) Semiconductor device
TWI442513B (zh) 半導體裝置的製造方法
CN103985763B (zh) 半导体装置和显示装置
US8143708B2 (en) Semiconductor device and method for manufacturing the same
JP5675939B2 (ja) 構造体の作製方法
JP5779272B2 (ja) 半導体装置
JP2009283793A (ja) 半導体装置及び半導体装置の作製方法
KR20070030676A (ko) 반도체장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160608

Termination date: 20200525