TWI493685B - 主動陣列基板上之靜電防護結構 - Google Patents

主動陣列基板上之靜電防護結構 Download PDF

Info

Publication number
TWI493685B
TWI493685B TW101104429A TW101104429A TWI493685B TW I493685 B TWI493685 B TW I493685B TW 101104429 A TW101104429 A TW 101104429A TW 101104429 A TW101104429 A TW 101104429A TW I493685 B TWI493685 B TW I493685B
Authority
TW
Taiwan
Prior art keywords
metal oxide
semiconductor layer
oxide semiconductor
gate
drain
Prior art date
Application number
TW101104429A
Other languages
English (en)
Other versions
TW201334154A (zh
Inventor
Xuehung Tsai
Chiachun Yeh
Henry Wang
Tedhong Shinn
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Priority to TW101104429A priority Critical patent/TWI493685B/zh
Priority to CN201210073570.4A priority patent/CN103247617B/zh
Priority to US13/684,586 priority patent/US8946713B2/en
Publication of TW201334154A publication Critical patent/TW201334154A/zh
Application granted granted Critical
Publication of TWI493685B publication Critical patent/TWI493685B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

主動陣列基板上之靜電防護結構
本發明是有關於一種靜電防護結構，且特別是有關於一種位於一主動陣列基板上的靜電防護結構。
液晶顯示器已廣泛地應用在各種電子裝置中。在習知技術中，液晶顯示器通常以非晶矽薄膜電晶體作為主動元件。液晶顯示器中的主動陣列基板通常設置有靜電防護結構，以避免主動陣列基板內的元件或電路被靜電突波損壞。靜電防護結構通常是在製造主動陣列基板的過程中同時被製造。因此，非晶矽薄膜電晶體液晶顯示器中的靜電防護結構也是使用非晶矽半導體材料。但是，非晶矽半導體載子遷移率較差。因此，有許多研究嘗試以金屬氧化物半導體取代非晶矽半導體。不過，金屬氧化物半導體材料的性質較不穩定，容易受到電壓應力的影響而使其電性表現發生變化，而造成金屬氧化物薄膜電晶體的臨界電壓飄移。這樣的問題也出現在以金屬氧化物為半導體材料的靜電防護結構中，並造成靜電防護結構電性表現不穩定。有鑑於此，目前亟需一種適用於金屬氧化物半導體的靜電防護結構，期能具有穩定的電性表現。
本發明係提供一種靜電防護結構，其位於一主動陣列基板上，俾能具有穩定的電性性能。此靜電防護結構包含一訊號線、一第一薄膜電晶體以及一分流導線。第一薄膜電晶體包含一第一閘極、一第一金屬氧化物半導體層、第一源極以及一第一汲極。第一閘極電性連接訊號線。第一金屬氧化物半導體層位於第一閘極上方，且第一金屬氧化物半導體層具有一通道區，此通道區之一寬長比小於1。第一源極等電位連接第一閘極。第一汲極經由第一金屬氧化物半導體層連接第一源極，且第一源極和第一汲極分別位於通道區之相對兩側。分流導線電性連接第一汲極。當訊號線之一電壓突波大於一定值時，電壓突波經由第一薄膜電晶體分流至分流導線。
根據本發明一實施方式，上述靜電防護結構更包含一第二薄膜電晶體，且第一汲極經第二薄膜電晶體電性連接分流導線。第二薄膜電晶體包含一第二閘極、一第二金屬氧化物半導體層、一第二源極以及一第二汲極。第二閘極等電位連接第一閘極。第二金屬氧化物半導體層位於第二閘極上方，且第二金屬氧化物半導體層之一寬長比小於1。第二源極等電位連接第一汲極。第二汲極等電位連接分流導線。
根據本發明一實施方式，上述靜電防護結構更包含一第三薄膜電晶體。第三薄膜電晶體包含一第三閘極、一第三金屬氧化物半導體層、一第三源極以及一第三汲極。第三閘極等電位連接分流導線。第三金屬氧化物半導體層位於第三閘極上方，且第三金屬氧化物半導體層之一寬長比小於1。第三源極等電位連接第二汲極。第三汲極經由第三金屬氧化物半導體層連接第三源極，且電性連接訊號線。
根據本發明一實施方式，上述靜電防護結構更包含一第四薄膜電晶體，且第三汲極經第四薄膜電晶體電性連接訊號線。第四薄膜電晶體包含：一第四閘極、一第四金屬氧化物半導體層、一第四源極以及一第四汲極。第四閘極等電位連接第三閘極。第四金屬氧化物半導體層位於第四閘極上方，且第四金屬氧化物半導體層之一寬長比小於1。第四源極等電位連接第三汲極。第四汲極經由第四金屬氧化物半導體層連接第三源極，且等電位連接訊號線。
根據本發明一實施方式，上述靜電防護結構更包含一第五薄膜電晶體，其包含一第五閘極、一第五金屬氧化物半導體層、一第五源極以及一第五汲極。第五閘極等電位連接訊號線。第五金屬氧化物半導體層位於第五閘極上方，且第五金屬氧化物半導體層之一寬長比小於1。第五源極等電位連接第五閘極。第五汲極經由第五金屬氧化物半導體層連接第五源極，並電性連接分流導線。
根據本發明一實施方式，上述靜電防護結構更包含一第六薄膜電晶體，且第五汲極經第六薄膜電晶體電性連接分流導線。第六薄膜電晶體包含一第六閘極、一第六金屬氧化物半導體層、一第六源極以及一第六汲極。第六閘極等電位連接第五閘極。第六金屬氧化物半導體層位於第六閘極上方，且第六金屬氧化物半導體層之一寬長比小於1。第六源極等電位連接第五汲極。第六汲極經由第六金屬氧化物半導體層連接第六源極，且電性連接分流導線。
根據本發明一實施方式，上述靜電防護結構更包含一第七薄膜電晶體。第七薄膜電晶體包含一第七閘極、一第七金屬氧化物半導體層、一第七源極以及一第七汲極。第七閘極等電位連接分流導線。第七金屬氧化物半導體層位於第七閘極上方，且第七金屬氧化物半導體層之一寬長比小於1。第七源極等電位連接第六汲極。第七汲極經由第七金屬氧化物半導體層連接第七源極，且電性連接訊號線。
根據本發明一實施方式，上述靜電防護結構更包含一第八薄膜電晶體，且第七汲極經第八薄膜電晶體電性連接訊號線。第八薄膜電晶體包含一第八閘極、一第八金屬氧化物半導體層、一第八源極以及一第八汲極。第八閘極等電位連接第七閘極。第八金屬氧化物半導體層位於第八閘極上方，且第八金屬氧化物半導體層之一寬長比小於1。第八源極等電位連接第七汲極。第八汲極經由第八金屬氧化物半導體層連接第七源極，並等電位連接訊號線。
根據本發明一實施方式，訊號線、第一源極及第一汲極為一相同之層結構，且分流導線及第一閘極為另一相同之層結構。
根據本發明一實施方式，一種靜電防護結構包含一訊號線、一第一薄膜電晶體以及一分流導線。第一薄膜電晶體包含一第一閘極、一絕緣層、一第一金屬氧化物半導體層、一第一源極以及一第一汲極。第一閘極電性連接訊號線。絕緣層覆蓋第一閘極，且絕緣層具有一第一接觸窗。第一金屬氧化物半導體層位於絕緣層上，且第一金屬氧化物半導體層具有一通道區，此通道區之一寬長比小於1。第一源極位於第一金屬氧化物半導體層以及絕緣層上，且經由第一接觸窗等電位連接第一閘極。第一汲極位於該第一金屬氧化物半導體層以及該絕緣層上，其中第一源極和第一汲極分別位於通道區之相對兩側。分流導線電性連接第一汲極。當訊號線之一電壓突波大於一定值時，電壓突波經由第一薄膜電晶體分流至分流導線。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。
在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下，為簡化圖式，熟知的結構與裝置僅示意性地繪示於圖中。
第1圖係繪示本發明一實施方式之靜電防護結構100的上視圖，第2圖繪示沿第1圖中線段AA’的剖面示意圖。靜電防護結構100位於主動陣列基板102上。主動陣列基板102可例如為薄膜電晶體液晶顯示器之主動陣列基板。靜電防護結構100可配置在主動陣列基板102之主動區域(或稱顯示區域)的周邊，用以防止因靜電所致的瞬間高電壓突波及/或電流破壞主動陣列基板102上的元件或電路。
請參照第1圖，靜電防護結構100包含訊號線110、第一薄膜電晶體120以及分流導線130。
在第1圖繪示的實施方式中，訊號線110可例如為資料線(data line)。訊號線110的D端延伸進入主動陣列基板102的主動區域，訊號線110的E端可電性連接一半導體晶片。因此，半導體晶片所產生的電壓訊號可經由訊號線110的E端向D端傳送，並進入主動區域中的主動元件。訊號線可包含諸如鋁、銅、鎳或銀等高導電率的金屬材料。主動陣列基板102上具有多數條的訊號線110，為簡化圖示之目的，第1圖中僅繪示其中一條訊號線110。
第一薄膜電晶體120包含第一閘極122、第一金屬氧化物半導體層124、第一源極126以及第一汲極128，如第1圖及第2圖所示。
第一閘極122電性連接訊號線110，使訊號線110的電壓訊號能夠傳遞至第一閘極122。在一實施方式中，第一閘極122是等電位連接(equipotentially connecting)訊號線110。本文中，「等電位連接」是指兩者具有大致相同的電位或電壓的連接方式。舉例而言，如第1圖及第2圖所示，第一閘極122上覆蓋有絕緣層123，且絕緣層123具有第一接觸窗141。訊號線110的E端可經由第一接觸窗141而電性連接第一連接部151，然後再由第一連接部151電性連接第一閘極122。第一連接部151與第一閘極122為同一金屬層，且為導電率高的金屬所製成。因此，第一閘極122與訊號線110能夠具有實質上相同的電位。
第一金屬氧化物半導體層124位於第一閘極122上方，且第一金屬氧化物半導體層124具有一通道區124c，通道區的寬長比(W’/L’)小於1。本文中，通道區是指源極與汲極之間的金屬氧化物半導體層的區域，通道區的「寬長比」定義為通道區的寬度W’對長度L’的比值，如第1圖所示；其中金屬氧化物半導體層中電流的流動方向或載子的移動方向定義為長度方向，寬度方向定義為垂直長度的方向。在一實施方式中，通道區124c的寬長比(W’/L’)為約0.2至約0.8，例如為約0.5。通道區124c的寬長比(W’/L’)小於1具有特定的技術意義，下文將會更詳細敘述。請注意，通道區124c的寬度W’及長度L’與第一金屬氧化物半導體層124的寬度W及長度L並不一定相同。
第一金屬氧化物半導體層124可包含各種的金屬氧化物半導體材料，例如非晶銦鎵鋅氧化物(a-IGZO)、銦鋅氧化物(IZO)、非晶銦鋅錫氧化物(a-IZTO)或其他類似的材料。
第一源極126等電位連接訊號線110。在一實施方式中，如第1圖所示，第一源極126是由訊號線110延伸出。第一源極126與訊號線110為同一金屬層，因此第一源極126的電位實質上等於訊號線110的電位。
第一源極126也等電位連接第一閘極122，如第1圖所示。在一實施方式中，第一源極126經由第一接觸窗141及第一連接部151電性連接第一閘極122，使第一源極126與第一閘極122具有實質上相同的電壓。當第二汲極228與第一閘極122之間的電壓差大於第一薄膜電晶體120的臨界電壓(threshold voltage)時，第一源極126的電壓訊號能夠經由第一金屬氧化物半導體層124傳遞至第一汲極128。換言之，第一薄膜電晶體120具有類似二極體的電性。
第一汲極128經由第一金屬氧化物半導體層124連接第一源極126，如第1圖及第2圖所示。第一汲極128與第一源極126可為相同的層別結構，但第一汲極128與第一源極126實體上彼此分離，並位於第一金屬氧化物半導體層124的相對兩側。位在第一汲極128與第一源極126之間的第一金屬氧化物半導體層124部分形成通道區124c。
分流導線130電性連接第一汲極128，使第一汲極128的電壓訊號或電流能夠傳導至分流導線130。分流導線130電性連接第一汲極128的方式並無特殊限制，在第1圖繪示的實施方式中，第一汲極128經由第二薄膜電晶體220以及第二接觸窗142而電性連接分流導線130，下文將更詳細敘述第二薄膜電晶體220的特徵。分流導線130用以將傳遞至第一汲極128的電流分流至其他電路。分流導線130可例如為內部短路環(inner short ring)，其環繞主動區域，並且實體連接主動區域的全部訊號線110。因此，分流導線130能夠將傳遞而來的電流分流至其他的訊號線。請參照第1圖，當訊號線110的E端出現因靜電所致的高電壓突波時，此高電壓突波會經由第一接觸窗141及第一連接部151傳遞至第一閘極122，並同時傳遞至第一源極126。此時第一薄膜電晶體120被開啟，讓第一薄膜電晶體120的第一源極126與第一汲極128導通。因此，此高電壓突波能夠經由第一汲極128傳導到分流導線130。所以，傳遞至訊號線110的D端的電壓或電流便會降低，而避免靜電所產生的高電壓突波損壞主動區域內的元件或電路。反之，當訊號線110的E端出現的電壓值是正常的訊號時，其低於第一薄膜電晶體120的臨界電壓，第一源極126與第一汲極128不會導通。訊號線110的E端出現的正常電壓訊號能夠不被減損地傳遞至訊號線110的D端，使訊號線110的D端的電壓實質上等於E端的電壓。因此，正常電壓訊號由訊號線110的E端輸入時，能夠正確且正常地傳遞至訊號線110的D端，然後在傳遞進入主動區域內的電路或元件。
上述通道區124c的寬長比(W/L)小於1具有特定的技術意義。在習知技術中，通常將通道區124c的寬長比設計為大於3以上，例如寬長比為6-8，其目的在於讓因靜電所產生的高電壓突波能夠迅速地被傳遞至內部短路環(inner short ring)。但是，本發明的發明人發現，在半導體層為金屬氧化物材料時，此一設計概念會出現許多技術問題。例如，薄膜電晶體的臨界電壓飄移。明確而言，薄膜電晶體的臨界電壓會隨著薄膜電晶體受到電壓應力(voltage stress)的時間增長而逐漸偏移。因此，當正常電壓訊號由訊號線110的E端輸入時，原本應關閉的第一薄膜電晶體120卻未能關閉，而發生正常的電訊號壓被分流至內部短路環。因此，正常的電壓訊號無法正確地被傳遞至訊號線110的D端，並進入主動區域內的電路。本發明的發明人發現，當通道區124c的寬長比(W’/L’)小於1時，可以改善上述問題。
在上述的實施方式中，訊號線110、第一源極126及第一汲極128可為相同的層別結構，且分流導線130及第一閘極122可為另外一個相同的層別結構。因此，訊號線110、第一源極126及第一汲極128為相同的材料所製成。分流導線130及第一閘極122為相同的材料所製成。
在一實施方式中，靜電防護結構100更包含第二薄膜電晶體220，如第1圖及第2圖所示。第一汲極128經由第二薄膜電晶體220電性連接分流導線130。第二薄膜電晶體220包含第二閘極222、第二金屬氧化物半導體層224、第二源極226以及第二汲極228。第二閘極222等電位連接第一閘極122。具體而言，第二閘極222由第一連接部151延伸出，第二閘極222、第一閘極122和第一連接部151為彼此實體連接的同一金屬層結構，使第二閘極222能夠具有相同於第一閘極122的電位。第二金屬氧化物半導體層224位於第二閘極222上方，且第二金屬氧化物半導體層224具有一通道區，第二金屬氧化物半導體層的通道區之一寬長比小於1。第二金屬氧化物半導體層224的通道區的寬長比可與第一金屬氧化物半導體層124的通道區的寬長比相同。第二源極226等電位連接第一汲極128。更明確地，第二源極226與第一汲極128為彼此實體連接的同一金屬層結構。再者，第二汲極228經由第二金屬氧化物半導體層224連接第二源極226，且第二汲極228等電位連接分流導線130。在一具體實例中，絕緣層123具有第二接觸窗142，第二接觸窗142與分流導線130重疊。第二汲極228經由第二接觸窗142連接分流導線130。
在上述實施方式中，第一與第二薄膜電晶體120、220可具有相同的結構及相同的臨界電壓，並且因第二閘極222是等電位連接第一閘極122，因此第二薄膜電晶體220與第一薄膜電晶體120會被同時開啟或同時關閉。當第一薄膜電晶體120開啟時，訊號線110的電壓訊號可經由第一接觸窗141、第一薄膜電晶體120及第二薄膜電晶體220傳遞至分流導線130。
不可預期地，上述第二薄膜電晶體220與第一薄膜電晶體120的連接方式能夠更有效地改善上述薄膜電晶體臨界電壓飄移的問題。金屬氧化物薄膜電晶體的電性特性與非晶矽薄膜電晶體迥然不同。非晶矽半導體的材料性質是相對穩定的，所以非晶矽薄膜電晶體鮮少有臨界電壓飄移的問題。但是，金屬氧化物半導體的材料性質較不穩定，所以會受電壓應力的影響而使其電性表現發生變化。利用上述第一及第二薄膜電晶體220的連接方式，卻意外地讓第一及第二薄膜電晶體220的臨界電壓呈現穩定的結果。因此，讓靜電防護結構100的電性性能呈現穩定狀態。
在一實施方式中，靜電防護結構100更包含一第三薄膜電晶體320，如第1圖所示。第三薄膜電晶體320包含第三閘極322、第三金屬氧化物半導體層324、第三源極326以及第三汲極328。第三閘極322等電位連接分流導線130。例如，第三閘極322可由分流導線130延伸出，並與分流導線130為相同的金屬層結構。因此，第三閘極322與分流導線130兩者具有實質上相同的電位。第三金屬氧化物半導體層324位於第三閘極322上方，且第三金屬氧化物半導體層324具有一通道區，第三金屬氧化物半導體層的通道區之一寬長比小於1。第三源極326等電位連接第二汲極228，並且經第二接觸窗142等電位連接分流導線130。在一實施例中，第三源極326由第二汲極228延伸出，並且第三源極326與第二汲極228為同一的金屬層結構。第三汲極328經由第三金屬氧化物半導體層324連接第三源極326，並且第四汲極428電性連接訊號線110。在本實施方式中，當經進入第四汲極428和第三閘極322的高電壓突波的電壓大於第三薄膜電晶體320的臨界電壓時，第三薄膜電晶體320將被開啟。所以，分流導線130及第二汲極228上的電流可經第三源極326和第三汲極328傳遞至訊號線110的E端與D端之間。在一實施方式中，第三汲極328經由第四薄膜電晶體420電性連接訊號線110，下文將更詳細敘述。
承上所述，靜電防護結構100更包含第四薄膜電晶體420，且第三汲極328經第四薄膜電晶體420電性連接訊號線110。第四薄膜電晶體420包含第四閘極422、第四金屬氧化物半導體層424、第四源極426以及第四汲極428。第四閘極422經第二連接部152等電位連接第三閘極322。第二連接部152的剖面結構可與第一連接部151相同。第四金屬氧化物半導體層424位於第四閘極422上方，且第四金屬氧化物半導體層424具有一通道區，第四金屬氧化物半導體層的通道區之一寬長比小於1。第四源極426等電位連接第三汲極328。第四汲極428經由第四金屬氧化物半導體層424連接第四源極426，並且第四汲極428等電位連接訊號線110。在本實施方式中，第三與第四薄膜電晶體320、420可具有相同的臨界電壓，並且因第三閘極322等電位連接第四閘極422，所以第三與第四薄膜電晶體320、420可被同時開啟或同時關閉。
在一實施方式中，靜電防護結構100更包含第五薄膜電晶體520。第五薄膜電晶體520包含第五閘極522、第五金屬氧化物半導體層524、第五源極526以及第五汲極528。第五閘極522經由第三連接部153及第三接觸窗143等電位連接訊號線110，因此第五閘極522的電位實質上等於第四汲極428的電位。第三連接部153的剖面結構可與第一連接部151相同。第五金屬氧化物半導體層524位於第五閘極522上方，且第五金屬氧化物半導體層524具有一通道區，第五金屬氧化物半導體層的通道區之一寬長比小於1。第五源極526經由第三接觸窗143及第三連接部153等電位連接第五閘極522。第五汲極528經由第五金屬氧化物半導體層524連接第五源極526，並且第六汲極628電性連接分流導線130。第五薄膜電晶體520的剖面結構可與第一薄膜電晶體120相同，第三接觸窗143的剖面結構可與第一接觸窗141相同。在本實施方式中，當第四汲極428或訊號線110的E端與D端之間的電位大於第五薄膜電晶體520的臨界電壓時，第五薄膜電晶體520將被開啟，使第四汲極428的電流能夠經由第五源極526和第五汲極528傳導到分流導線130。
在一實施方式中，靜電防護結構100更包含第六薄膜電晶體620，且第五汲極528經第六薄膜電晶體620電性連接分流導線130。具體而言，第六薄膜電晶體620包含第六閘極622、第六金屬氧化物半導體層624、第六源極626以及第六汲極628。第六閘極622經由第三連接部153等電位連接第五閘極522，亦即第六閘極622、第三連接部153和第五閘極522位在同一金屬層結構。第六金屬氧化物半導體層624位於第六閘極622上方，且第六金屬氧化物半導體層624具有一通道區，第六金屬氧化物半導體層的通道區之一寬長比小於1。第六源極626等電位連接第五汲極528，亦即第六源極626和第五汲極528為相同的金屬層結構。第六汲極628經由第六金屬氧化物半導體層624連接第六源極626，且第六汲極628經由第四接觸窗144等電位連接分流導線130。第四接觸窗144的剖面結構可與第二接觸窗142相同。在本實施方式中，第五與第六薄膜電晶體520、620可具有相同的臨界電壓，並且因第六閘極622等電位連接第五閘極522，所以可被同時開啟或同時關閉。當進入第五源極526的高電壓突波的電壓大於第五薄膜電晶體520的臨界電壓時，第五與第六薄膜電晶體520、620被同時開啟，讓出現在第五源極526的高電壓突波或訊號傳導至第六汲極628，並經由第四接觸窗傳遞到分流導線130。
在一實施方式中，靜電防護結構100更包含第七薄膜電晶體720以及第八薄膜電晶體820。第七薄膜電晶體720包含第七閘極722、第七金屬氧化物半導體層724、第七源極726以及第七汲極728。第七閘極722經由第四連接部154等電位連接分流導線130。第四連接部154的剖面結構可與第一連接部151相同。第七金屬氧化物半導體層724位於第七閘極722上方，且第七金屬氧化物半導體層724具有一通道區，第七金屬氧化物半導體層的通道區之一寬長比小於1。第七源極726由第六汲極628延伸出，所以第七源極726等電位連接第六汲極628。第七汲極728經由第七金屬氧化物半導體層724連接第七源極726，且第七汲極728經由第八薄膜電晶體820電性連接訊號線110。第八薄膜電晶體820包含第八閘極822、第八金屬氧化物半導體層824、第八源極826以及第八汲極828。第八閘極822經由第四連接部154等電位連接第七閘極722。第八金屬氧化物半導體層824位於第八閘極822上方，且第八金屬氧化物半導體層824具有一通道區，第八金屬氧化物半導體層的通道區之一寬長比小於1。第八源極826等電位連接第七汲極728，第八源極826與第七汲極728為相同的金屬層結構。第八汲極828經由第八金屬氧化物半導體層824連接第七源極726，並且第八汲極828等電位連接訊號線110。第七及第八薄膜電晶體720、820的其他特徵及功能與第三及第四薄膜電晶體320、420相似。
第3圖繪示本發明另一實施方式之靜電防護結構900的上視圖。第4圖繪示第3圖中延線段BB’的剖面圖。靜電防護結構900包括訊號線910、分流導線930、第九、十、十一、十二、十三、十四、十五和十六薄膜電晶體920a-920h等八個薄膜電晶體、以及第五、第六、第七和第八連接部951-954。
在第3圖繪示的靜電防護結構900中，訊號線910可例如為閘線(gate line)。訊號線910的F端延伸進入主動陣列基板902的主動區域，訊號線910的G端可電性連接一半導體晶片。因此，半導體晶片所產生的電壓訊號可經由訊號線910的G端向F端傳送，並進入主動區域中的主動元件。訊號線910可包含諸如鋁、銅、鎳或銀等高導電率的金屬材料。主動陣列基板102上具有多數條的訊號線910，為簡化圖示之目的，第3圖中僅繪示其中一條訊號線910。
請參照第3圖，上述第九至第十六薄膜電晶體920a-920h分別包含有第九至第十六閘極922a-922h、第九至第十六金屬氧化物半導體層924a-924h、第九至第十六源極926a-926h以及第九至第十六汲極928a-928h。閘極922a-922h、訊號線910以及第五至第八連接部951-954在剖面結構上為同一層的金屬層別，其利用同一道光罩定義其形狀、位置及尺寸大小。第九至第十六源極926a-926h、第九至第十六汲極928a-928h以及分流導線930為同一層的金屬層別，但分流導線930的金屬層別不同於訊號線910的金屬層別。絕緣層923夾置在上述兩金屬層別之間，如第4圖所示。更明確地說，閘極922a-922h、訊號線910以及第五至第八連接部951-954為第一金屬層別。絕緣層923覆蓋大部分第一金屬層別。第九至第十六源極926a-926h、第九至第十六汲極928a-928h以及分流導線930為第二金屬層別，第二金屬層別形成在絕緣層923上方。絕緣層923中具有第五接觸窗941、第六接觸窗942、第七接觸窗943以及第八接觸窗944。因此，上述兩金屬層別可藉由第五至第八接觸窗941-944相互連接導通。
第五連接部951以及第七連接部953分別由訊號線910的兩側延伸出。第九及第十閘極922a、922b由第五連接部951延伸出。第十三及第十四閘極922e、922f由第七連接部953延伸出。第六連接部952及第八連接部954分別經由第六接觸窗942及第八接觸窗944電性連接分流導線930。第六連接部952以及第七連接部954實體上不接觸訊號線930。第十一及第十二閘極922c、922d由第六連接部952延伸出。第十五及第十六閘極922g、922h由第八連接部954延伸出。
第九至第十六金屬氧化物半導體層924a-924h中的每一金屬氧化物半導體層具有一通道區，且通道區的寬長比小於1。
當訊號線910的G端出現因靜電所產生的高電壓突波時，此高電壓突波會經由經由第五接觸窗941傳遞至第九源極926a，並同時第五連接部951傳遞至第九閘極922a和第十閘極922b，使第九及第十薄膜電晶體920a、920b開啟。因此，此高電壓突波能夠經由第九源極926a、第九汲極928a、第十源極926和第十汲極928b傳導到分流導線930。所以，傳遞至訊號線110的D端的電壓及/或電流便會降低，而避免靜電所產生的高電壓突波損壞主動區域內的元件或電路。設若進入在分流導線930的高電壓突波或訊號仍高於第十一及第十二薄膜電晶體920c、920d的臨界電壓，此時第十一及第十二薄膜電晶體920c、920d將會被開啟，讓第十一源極926c與第十二汲極928d導通。因此，出現在第十二汲極928d電壓及/或電流便會再降低。再者，如果經由第十二汲極928d進入第十三源極926e的高電壓突波或訊號仍高於第十三及第十四薄膜電晶體920e、920f的臨界電壓時，此時第十三及第十四薄膜電晶體920e、920f將會被開啟，讓第十三源極926e與第十四汲極928f導通，再讓剩餘的高電壓突波或訊號進入分流導線930。此時，設若出現在分流導線930的高電壓突波或訊號仍高於第十五及第十六薄膜電晶體920g、920h的臨界電壓，此時第十五及第十六薄膜電晶體920g、920h將會被開啟，讓第十五源極926g與第十六汲極928h導通。經由上述的電路設計，可以有效防止因靜電產生的高電壓突波經由訊號線910的F端進入主動區域。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．靜電防護結構
102．．．主動陣列基板
110．．．訊號線
120．．．第一薄膜電晶體
122．．．第一閘極
123．．．絕緣層
124．．．第一金屬氧化物半導體層
124c．．．通道區
126．．．第一源極
128．．．第一汲極
130．．．分流導線
141．．．第一接觸窗
142．．．第二接觸窗
143．．．第三接觸窗
144．．．第四接觸窗
151．．．第一連接部
152．．．第二連接部
153．．．第三連接部
154．．．第四連接部
220．．．第二薄膜電晶體
222．．．第二閘極
224．．．第二金屬氧化物半導體層
226．．．第二源極
228．．．第二汲極
320．．．第三薄膜電晶體
322．．．第三閘極
324．．．第三金屬氧化物半導體層
326．．．第三源極
328．．．第三汲極
420．．．第四薄膜電晶體
422．．．第四閘極
424．．．第四金屬氧化物半導體層
426．．．第四源極
428．．．第四汲極
520．．．第五薄膜電晶體
522．．．第五閘極
524．．．第五金屬氧化物半導體層
526．．．第五源極
528．．．第五汲極
620．．．第六薄膜電晶體
622．．．第六閘極
624．．．第六金屬氧化物半導體層
626．．．第六源極
628．．．第六汲極
720．．．第七薄膜電晶體
722．．．第七閘極
724．．．第七金屬氧化物半導體層
726．．．第七源極
728．．．第七汲極
820．．．第八薄膜電晶體
822．．．第八閘極
824．．．第八金屬氧化物半導體層
826．．．第八源極
828．．．第八汲極
900．．．靜電防護結構
910．．．訊號線
920a-920h．．．第九至第十六薄膜電晶體
922a-922h．．．第九至第十六極閘
924a-924h．．．第九至第十六金屬氧化物半導體層
926a-926h．．．第九至第十六源極
928a-928h．．．第九至第十六汲極
930．．．分流導線
941-944．．．第五至第八接觸窗
951-954．．．第五至第八連接部
W．．．第一金屬氧化物半導體層寬度
W’．．．通道區寬度
L．．．第一金屬氧化物半導體層長度
L’．．．通道區長度
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：
第1圖係繪示本發明一實施方式之靜電防護結構的上視圖。
第2圖繪示沿第1圖中線段AA’的剖面示意圖。
第3圖繪示本發明另一實施方式之靜電防護結構的上視圖。
第4圖繪示第3圖中延線段BB’的剖面圖。
100．．．靜電防護結構
102．．．主動陣列基板
110．．．訊號線
120．．．第一薄膜電晶體
122．．．第一閘極
124．．．第一金屬氧化物半導體層
124c．．．通道區
126．．．第一源極
128．．．第一汲極
130．．．分流導線
141．．．第一接觸窗
142．．．第二接觸窗
143．．．第三接觸窗
144．．．第四接觸窗
151．．．第一連接部
152．．．第二連接部
153．．．第三連接部
154．．．第四連接部
220．．．第二薄膜電晶體
222．．．第二閘極
224．．．第二金屬氧化物半導體層
226．．．第二源極
228．．．第二汲極
320．．．第三薄膜電晶體
322．．．第三閘極
324．．．第三金屬氧化物半導體層
326．．．第三源極
328．．．第三汲極
420．．．第四薄膜電晶體
422．．．第四閘極
424．．．第四金屬氧化物半導體層
426．．．第四源極
428．．．第四汲極
520．．．第五薄膜電晶體
522．．．第五閘極
524．．．第五金屬氧化物半導體層
526．．．第五源極
528．．．第五汲極
620．．．第六薄膜電晶體
622．．．第六閘極
624．．．第六金屬氧化物半導體層
626．．．第六源極
628．．．第六汲極
720．．．第七薄膜電晶體
722．．．第七閘極
724．．．第七金屬氧化物半導體層
726．．．第七源極
728．．．第七汲極
820．．．第八薄膜電晶體
822．．．第八閘極
824．．．第八金屬氧化物半導體層
826．．．第八源極
828．．．第八汲極
W．．．第一金屬氧化物半導體層寬度
W’．．．通道區寬度
L．．．第一金屬氧化物半導體層長度
L’．．．通道區長度

Claims (10)

  1. 一種靜電防護結構，位於一主動陣列基板上，該靜電防護結構包含：一訊號線；一第一薄膜電晶體，包含：一第一閘極，電性連接該訊號線；一第一金屬氧化物半導體層，位於該第一閘極上方，該第一金屬氧化物半導體層具有一通道區，且該第一金屬氧化物半導體層的通道區之一寬長比小於1；一第一源極，等電位連接該第一閘極；以及一第一汲極，經由該第一金屬氧化物半導體層連接該第一源極，其中該第一源極和第一汲極分別位於該通道區之相對兩側；以及一分流導線，電性連接該第一汲極；其中當該訊號線之一電壓突波大於一定值時，該電壓突波經由該第一薄膜電晶體分流至該分流導線。
  2. 如請求項1所述之靜電防護結構，更包含一第二薄膜電晶體，且該第一汲極經該第二薄膜電晶體電性連接該分流導線，其中該第二薄膜電晶體包含：一第二閘極，等電位連接該第一閘極；一第二金屬氧化物半導體層，位於該第二閘極上方，且該第二金屬氧化物半導體層具有一通道區，該第二金屬氧化物半導體層的通道區之一寬長比小於1； 一第二源極，等電位連接該第一汲極；以及一第二汲極，等電位連接該分流導線。
  3. 如請求項2所述之靜電防護結構，更包含一第三薄膜電晶體，該第三薄膜電晶體包含：一第三閘極，等電位連接該分流導線；一第三金屬氧化物半導體層，位於該第三閘極上方，且該第三金屬氧化物半導體層具有一通道區，該第三金屬氧化物半導體層的通道區之一寬長比小於1；一第三源極，等電位連接該第二汲極；以及一第三汲極，經由該第三金屬氧化物半導體層連接該第三源極，且電性連接該訊號線。
  4. 如請求項3所述之靜電防護結構，更包含一第四薄膜電晶體，且該第三汲極經該第四薄膜電晶體電性連接該訊號線，其中該第四薄膜電晶體包含：一第四閘極，等電位連接該第三閘極；一第四金屬氧化物半導體層，位於該第四閘極上方，且該第四金屬氧化物半導體層具有一通道區，該第四金屬氧化物半導體層的通道區之一寬長比小於1；一第四源極，等電位連接該第三汲極；以及一第四汲極，經由該第四金屬氧化物半導體層連接該第四源極，且等電位連接該訊號線。
  5. 如請求項4所述之靜電防護結構，更包含一第五薄膜電晶體，其包含：一第五閘極，等電位連接該訊號線；一第五金屬氧化物半導體層，位於該第五閘極上方，且該第五金屬氧化物半導體層具有一通道區，該第五金屬氧化物半導體層的通道區之一寬長比小於1；一第五源極，等電位連接該第五閘極；以及一第五汲極，經由該第五金屬氧化物半導體層連接該第五源極，並電性連接該分流導線。
  6. 如請求項5所述之靜電防護結構，更包含一第六薄膜電晶體，且該第五汲極經該第六薄膜電晶體電性連接該分流導線，其中該第六薄膜電晶體包含：一第六閘極，等電位連接該第五閘極；一第六金屬氧化物半導體層，位於該第六閘極上方，且該第六金屬氧化物半導體層具有一通道區，該第六金屬氧化物半導體層的通道區之一寬長比小於1；一第六源極，等電位連接該第五汲極；以及一第六汲極，經由該第六金屬氧化物半導體層連接該第六源極，且電性連接該分流導線。
  7. 如請求項6所述之靜電防護結構，更包含一第七薄膜電晶體，該第七薄膜電晶體包含：一第七閘極，等電位連接該分流導線； 一第七金屬氧化物半導體層，位於該第七閘極上方，且該第七金屬氧化物半導體層具有一通道區，該第七金屬氧化物半導體層的通道區之一寬長比小於1；一第七源極，等電位連接該第六汲極；以及一第七汲極，經由該第七金屬氧化物半導體層連接該第七源極，且電性連接該訊號線。
  8. 如請求項7所述之靜電防護結構，更包含一第八薄膜電晶體，且該第七汲極經該第八薄膜電晶體電性連接該訊號線，其中該第八薄膜電晶體包含：一第八閘極，等電位連接該第七閘極；一第八金屬氧化物半導體層，位於該第八閘極上方，且該第八金屬氧化物半導體層具有一通道區，該第八金屬氧化物半導體層的通道區之一寬長比小於1；一第八源極，等電位連接該第七汲極；以及一第八汲極，經由該第八金屬氧化物半導體層連接該第七源極，並等電位連接該訊號線。
  9. 如請求項1所述之靜電防護結構，其中該訊號線、該第一源極及該第一汲極為一相同之層結構，且該分流導線及該第一閘極為另一相同之層結構。
  10. 一種靜電防護結構，位於一主動陣列基板上，該靜電防護結構包含：一訊號線； 一第一薄膜電晶體，包含：一第一閘極，電性連接該訊號線；一絕緣層，覆蓋該第一閘極，且該絕緣層具有一第一接觸窗；一第一金屬氧化物半導體層，位於該絕緣層上，其中該第一金屬氧化物半導體層具有一通道區，且該通道區之一寬長比小於1；一第一源極，位於該第一金屬氧化物半導體層以及該絕緣層上，且經由該第一接觸窗等電位連接該第一閘極；以及一第一汲極，位於該第一金屬氧化物半導體層以及該絕緣層上，其中該第一源極和該第一汲極分別位於該通道區之相對兩側；以及一分流導線，電性連接該第一汲極；其中當該訊號線之一電壓突波大於一定值時，該電壓突波經由該第一薄膜電晶體分流至該分流導線。
TW101104429A 2012-02-10 2012-02-10 主動陣列基板上之靜電防護結構 TWI493685B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101104429A TWI493685B (zh) 2012-02-10 2012-02-10 主動陣列基板上之靜電防護結構
CN201210073570.4A CN103247617B (zh) 2012-02-10 2012-03-15 主动阵列基板上的静电防护结构
US13/684,586 US8946713B2 (en) 2012-02-10 2012-11-26 Electrostatic discharge protection structure for an active array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101104429A TWI493685B (zh) 2012-02-10 2012-02-10 主動陣列基板上之靜電防護結構

Publications (2)

Publication Number Publication Date
TW201334154A TW201334154A (zh) 2013-08-16
TWI493685B true TWI493685B (zh) 2015-07-21

Family

ID=48927014

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101104429A TWI493685B (zh) 2012-02-10 2012-02-10 主動陣列基板上之靜電防護結構

Country Status (3)

Country Link
US (1) US8946713B2 (zh)
CN (1) CN103247617B (zh)
TW (1) TWI493685B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441119B (zh) * 2013-07-05 2016-03-30 京东方科技集团股份有限公司 一种制造esd器件的方法、esd器件和显示面板
KR102078340B1 (ko) * 2013-07-17 2020-02-18 삼성디스플레이 주식회사 정전기 보호 회로 및 이를 구비한 전자 장치
US10243083B2 (en) * 2015-11-24 2019-03-26 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
US9778348B1 (en) 2016-03-31 2017-10-03 Butterfly Network, Inc. Symmetric receiver switch for bipolar pulser
CN106652822A (zh) * 2017-02-28 2017-05-10 深圳市华星光电技术有限公司 一种阵列基板及发光二极管显示器
US11921240B2 (en) 2019-09-19 2024-03-05 Bfly Operations, Inc. Symmetric receiver switch for ultrasound devices
CN110854113B (zh) * 2019-10-29 2022-10-04 武汉华星光电技术有限公司 静电防护结构、制造方法以及阵列基板母板
CN111081703B (zh) * 2019-12-31 2023-12-26 广州新视界光电科技有限公司 一种静电防护电路和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200931758A (en) * 2008-01-09 2009-07-16 Chunghwa Picture Tubes Ltd Two-way electrostatic discharge protection circuit
WO2010147032A1 (ja) * 2009-06-18 2010-12-23 シャープ株式会社 半導体装置
US7928437B2 (en) * 2006-12-12 2011-04-19 Samsung Electronics Co., Ltd. Thin film transistor substrate and method of manufacture

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668032A (en) 1995-07-31 1997-09-16 Holmberg; Scott H. Active matrix ESD protection and testing scheme
US5867301A (en) 1996-04-22 1999-02-02 Engle; Craig D. Phase modulating device
US6333522B1 (en) 1997-01-31 2001-12-25 Matsushita Electric Industrial Co., Ltd. Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor
JP4049422B2 (ja) 1997-11-18 2008-02-20 三洋電機株式会社 液晶表示装置の製造方法
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
US6404413B1 (en) 2000-08-14 2002-06-11 Ellis D. Harris Electrostatic chromatophoric display
US7372513B2 (en) 2003-12-30 2008-05-13 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for fabricating the same
US7342579B2 (en) 2004-10-11 2008-03-11 Chunghwa Picture Tubes, Ltd. Thin film transistor array plate, liquid crystal display panel and method of preventing electrostatic discharge
US7532264B2 (en) 2004-10-28 2009-05-12 Dpix Llc On-substrate ESD protection for array based image sensors
TWI271847B (en) 2004-12-08 2007-01-21 Au Optronics Corp Electrostatic discharge protection circuit and method of electrostatic discharge protection
TWI260094B (en) 2005-06-13 2006-08-11 Au Optronics Corp Active device matrix substrate
TWI261920B (en) 2005-07-07 2006-09-11 Au Optronics Corp Active device matrix substrate
JP2007066775A (ja) 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 有機ｅｌ素子の製造方法及び有機ｅｌ素子
TWI310675B (en) 2006-05-17 2009-06-01 Wintek Corp Flat panel display and display panel
TWI346807B (en) 2006-10-20 2011-08-11 Au Optronics Corp Electrostatic discharge protection structure and method for manufacturing an electrostatic discharge protection device thereof
TWI352963B (en) 2006-11-08 2011-11-21 Chunghwa Picture Tubes Ltd Active device array substrate having electrostatic
US7456432B2 (en) 2006-11-20 2008-11-25 Tpo Displays Corp. System having electrostatic discharge protection structure and method for manufacturing the same
US7795684B2 (en) * 2006-11-24 2010-09-14 Chunghwa Picture Tubes, Ltd. Active device array substrate
CN100524754C (zh) * 2006-11-27 2009-08-05 友达光电股份有限公司 像素结构与显示装置的像素结构
US7923800B2 (en) 2006-12-27 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP5103944B2 (ja) 2007-03-02 2012-12-19 セイコーエプソン株式会社 入力機能付有機エレクトロルミネッセンス装置、及び電子機器
JP5512078B2 (ja) 2007-11-22 2014-06-04 富士フイルム株式会社 画像形成装置
WO2009148001A1 (en) 2008-06-06 2009-12-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010032611A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
KR101707260B1 (ko) 2009-09-24 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101654834B1 (ko) 2009-11-05 2016-09-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928437B2 (en) * 2006-12-12 2011-04-19 Samsung Electronics Co., Ltd. Thin film transistor substrate and method of manufacture
TW200931758A (en) * 2008-01-09 2009-07-16 Chunghwa Picture Tubes Ltd Two-way electrostatic discharge protection circuit
WO2010147032A1 (ja) * 2009-06-18 2010-12-23 シャープ株式会社 半導体装置

Also Published As

Publication number Publication date
TW201334154A (zh) 2013-08-16
US8946713B2 (en) 2015-02-03
CN103247617B (zh) 2016-01-20
CN103247617A (zh) 2013-08-14
US20130207113A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
TWI493685B (zh) 主動陣列基板上之靜電防護結構
KR101042140B1 (ko) 바이폴라 트랜지스터 베이스 스내치를 사용한 대칭 블로킹 과도전압 억제기
US10672759B2 (en) Electrostatic discharge protection semiconductor device
TWI593031B (zh) Semiconductor integrated circuit device
US20170110446A1 (en) Electrostatic discharge protection semiconductor device
US9589948B2 (en) Semiconductor device
US20130200361A1 (en) Thin film transistor having an active layer consisting of multiple oxide semiconductor layers
US20130307609A1 (en) Hall Effect Device
TWI596737B (zh) 靜電放電保護器件
US9786654B1 (en) Electrostatic discharge protection semiconductor device
KR101865492B1 (ko) Esd 보호 구조를 갖는 반도체 디바이스
US8384124B2 (en) Semiconductor device and semiconductor integrated circuit device for driving plasma display using the semiconductor device
US9343457B2 (en) Semiconductor device
JPH02177358A (ja) 半導体集積回路の入力保護装置
TWI575747B (zh) 半導體裝置
US9859359B2 (en) Semiconductor device
US8907424B2 (en) Protection diode
TWI556430B (zh) 非對稱閘極的穿隧式電晶體
TWI728090B (zh) 半導體結構
TWI538160B (zh) 靜電放電保護裝置及其應用
TWI682544B (zh) 半導體元件結構
JP6894715B2 (ja) 半導体装置
US20130153959A1 (en) Semiconductor device
TWI528528B (zh) 積體電路元件構造與製造方法
JP2001077370A (ja) Ｓｏｉ半導体集積回路