CN110854113B - 静电防护结构、制造方法以及阵列基板母板 - Google Patents

静电防护结构、制造方法以及阵列基板母板 Download PDF

Info

Publication number
CN110854113B
CN110854113B CN201911039733.5A CN201911039733A CN110854113B CN 110854113 B CN110854113 B CN 110854113B CN 201911039733 A CN201911039733 A CN 201911039733A CN 110854113 B CN110854113 B CN 110854113B
Authority
CN
China
Prior art keywords
layer
metal layer
protection structure
static
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911039733.5A
Other languages
English (en)
Other versions
CN110854113A (zh
Inventor
聂晓辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201911039733.5A priority Critical patent/CN110854113B/zh
Publication of CN110854113A publication Critical patent/CN110854113A/zh
Application granted granted Critical
Publication of CN110854113B publication Critical patent/CN110854113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本申请提供一种静电防护结构，其用于对显示面板的薄膜晶体管测试组进行静电防护，静电防护结构包括至少一个静电传导部和至少一个静电释放部，静电传导部和静电释放部依次交替连接、且首尾相连形成一闭合的环形，静电传导部包括第一金属层，静电释放部包括半导体层，第一金属层与半导体层通过第一电连接部电连接。

Description

静电防护结构、制造方法以及阵列基板母板
技术领域
本申请涉及显示领域，尤其涉及一种静电防护结、制造方法以及阵列基板母板。
背景技术
已知可以通过在非显示区设计电性薄膜晶体管测试组(Test Group，TEG)来监控显示区薄膜晶体管(Thin Film Transistor，TFT)的特性。测试组为与显示区的TFT相同的TFT元件。阵列基板的制作需经历成膜、光刻、清洗等多道工艺，需要用到多种机台。在生产过程中，阵列基板与机台的摩擦接触极易导致静电积累，引起TFT膜层静电放电(Electrostatic Discharge,ESD)损伤，导致测试组元件失效，失去监测功能。
发明内容
有鉴于此，本申请提供一种应用于显示面板的静电防护结构，可避免测试组内包含的TFT元件被静电击伤。本申请还提供一种所述静电防护结构的制造方法以及阵列基板母板。
一种静电防护结构，用于对显示面板的薄膜晶体管测试组进行静电防护，所述静电防护结构包括至少一个静电传导部和至少一个静电释放部，所述静电传导部和所述静电释放部依次交替连接、且首尾相连形成一闭合的环形，所述静电传导部包括第一金属层，所述静电释放部包括半导体层，所述第一金属层与所述半导体层通过第一电连接部电连接。
在本申请一实施方式中，所述静电防护结构还包括一第一绝缘层，所述第一绝缘层设置于所述第一金属层与所述半导体层之间，所述第一绝缘层中设置有第一通孔，所述半导体层包括所述第一电连接部，所述第一电连接部位于所述第一通孔内。
在本申请一实施方式中，所述静电传导部还包括一第二金属层，所述第二金属层设置于所述半导体层远离所述第一金属层一侧，并通过第二电连接部与所述半导体层电连接。
在本申请一实施方式中，所述静电防护结构还包括一第二绝缘层，所述第二绝缘层设置于所述第二金属层与所述半导体层之间，所述第二绝缘层中设置有第二通孔，所述第二金属层包括所述第二电连接部，所述第二电连接部位于所述第二通孔内。
在本申请一实施方式中，所述静电传导部还包括一第三金属层，所述第三金属层设置于所述第二金属层远离所述半导体层一侧并通过第三电连接部与所述第二金属层电连接。
在本申请一实施方式中，所述静电防护结构还包括一第三绝缘层，所述第三绝缘层设置于所述第二金属层与所述第三金属层之间，所述第三绝缘层中设置有第三通孔，所述第三金属层包括所述第三电连接部，所述第三电连接部位于所述第三通孔内。
一种阵列基板母板，其包括至少一个阵列区域、至少一个薄膜晶体管测试组以及至少一个上述静电防护结构，所述静电防护结构围绕所述薄膜晶体管测试组设置，所述静电防护结构的所述半导体层与所述阵列区域的有源层同层设置，所述静电防护结构的所述第一金属层与所述阵列区域的沟道遮光层、栅极层和源漏极层其中之一同层设置。
在本申请一实施方式中，所述静电防护结构还包括一第二金属层，所述第一金属层和所述第二金属层与所述阵列区域的沟道遮光层、栅极层和源漏极层其中之二同层设置。
在本申请一实施方式中，所述静电防护结构还包括一第三金属层，所述第一金属层、所述第二金属层与所述第三金属层分别与所述阵列区域的沟道遮光层、栅极层和源漏极层的其中之一同层设置。
一种静电防护结构的制造方法，所述静电防护结构用于保护显示面板的薄膜晶体管测试组，其包括以下步骤：提供一基板，所述基板包括第一区域和第二区域，所述第一区域和所述第二区域依次交替连接、且首尾相连形成一闭合的环形；在所述基板的第一区域形成第一金属层；以及在所述基板的第二区域形成半导体层所述第一金属层与所述半导体层通过第一电连接部电连接。
本申请的静电防护结构通过低电阻的静电传导部的至少一个金属层电连接至静电释放部的半导体层，能够将制造过程中由于与机台的摩擦接触而累积的静电传导至高电阻静电释放部处聚集释放，从而防止薄膜晶体管测试组被静电损伤，因而无法对显示面板中的TFT进行测量或者测量结果不准确的情况发生。
本申请的静电防护结构的制造方法利用与阵列区域的TFT元件相同的材料与阵列区域的TFT元件同步制造，不需增加额外的步骤和材料，能够降低成本，简化制造工艺。
附图说明
为了更清楚地说明本申请中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施方式的阵列基板母板的平面示意图。
图2(a)～图2(c)是本申请实施方式的显示面板的静电防护结构的平面示意图。
图3是图1的阵列基板母板的静电防护结构沿A-A线的剖面示意图。
图4是图1的阵列基板母板的阵列区域沿B-B线的剖面示意图。
图5(a)～图18(b)是图1的阵列基板的制造方法的剖面示意图，其中，图5(a)、图6(a)、图7(a)、图8(a)、图9(a)、图10(a)、图11(a)、图12(a)、图13(a)、图14(a)、图15(a)、图16(a)、图17(a)和图18(a)为静电防护结构的制造方法的剖面示意图，图5(b)、图6(b)、图7(b)、图8(b)、图9(b)、图10(b)、图11(b)、图12(b)、图13(b)、图14(b)、图15(b)、图16(b)、图17(b)和图18(b)为阵列区域的TFT结构的制造方法的剖面示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请中的技术方案进行清楚、完整地描述。显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
请参考图1和图2(a)，本申请一实施方式的阵列基板母板1能用于制作中小型显示面板。所述阵列基板母板1包括至少一个阵列区域2，在阵列区域2一侧设置有至少一个静电防护结构100以及至少一个薄膜晶体管测试组200。静电防护结构100围设在薄膜晶体管测试组200四周。薄膜晶体管测试组200以及静电防护结构100设置于阵列区域2外，在对阵列基板母板1进行切割时被切除，因而不包含在显示面板成品中。
薄膜晶体管测试组200包括多个TFT元件。该多个TFT元件与阵列区域2上的TFT相同，包括但不限于显示用的TFT和驱动用的TFT等。也就是说，该多个TFT元件与阵列区域2上的TFT使用相同的制程和同样的材料制造且结构也相同。由于TFT的特性测量方法对TFT会产生破坏，因此，可以对薄膜晶体管测试组200中的TFT进行特性检测以判断阵列区域2中的TFT特性。
静电防护结构100包围并保护薄膜晶体管测试组200，防止在制造过程中，由于与机台的摩擦接触极而导致的静电积累损伤薄膜晶体管测试组200，而无法对阵列区域2中的TFT进行测量或者测量结果不准确。
静电防护结构100形成于基板10上。静电防护结构100大致呈一个闭合的环形。所述静电防护结构100的形状包括但不限于矩形、圆形、多边形等规则形状或者不规则形状。静电防护结构100包括两个相互分离的静电传导部101和两个静电释放部102。在本申请一实施方式中，两个静电传导部101大致呈C字型。两个静电释放部102呈矩形。静电传导部101和静电释放部102依次交替连接、且首尾相连形成一个闭合的环形。静电传导部101与静电释放部102相连接的位置形成连接区域103。
在本申请其他实施方式中，对静电传导部101以及静电释放部102的形状没有特别限定。例如，如图2(b)所示，静电释放部202形成为大致C字型，而静电传导部201形成为矩形。两个静电传导部101可以相同也可以不同，可以是对称结构也可以是非对称结构。同样地，两个静电释放部102可以相同也可以不同。
在本申请其他实施方式中，对静电传导部101的个数和静电释放部102的个数也没有限定。例如，如图2(c)所示，静电防护结构可以只包括一个静电传导部101以及一个静电释放部102。静电防护结构还可以包括三个以上静电传导部以及相同数量的静电释放部。
请参考图3，静电防护结构100包括依次层叠于基板10上的第一金属层20、第一绝缘层30、半导体层40、第二绝缘层50、第二金属层60、第三绝缘层70以及第三金属层80。
具体地，除连接区域103之外的静电传导部101包括依次层叠于基板10上的第一金属层20、第一绝缘层30、第二绝缘层50、第二金属层60、第三绝缘层70以及第三金属层80。
除连接区域103之外的静电释放部102包括依次层叠于基板10上的第一绝缘层30、半导体层40、第二绝缘层50、第二金属层60、第三绝缘层70。
连接区域103包括依次层叠于基板10上的第一金属层20、第一绝缘层30、半导体层40、第二绝缘层50、第二金属层60、第三绝缘层70以及第三金属层80。其中，第一金属层20形成于基板10上。第一绝缘层30形成于第一金属层20上。第一绝缘层30中开设有第一通孔30a。半导体层40形成于第一绝缘层30上。半导体层40包括第一电连接部41。第一电连接部41设置于第一通孔30a内。半导体层40通过第一电连接部41与第一金属层20电连接。第二绝缘层50形成于半导体层40上。第二绝缘层50中开设有第二通孔50a。第二金属层60形成于第二绝缘层50上。第二金属层60包括第二电连接部61。第二电连接部61位于第二通孔50a内。第二金属层60通过第二电连接部61与半导体层40电连接。第三绝缘层70形成于第二金属层60上。第三绝缘层70中开设有第三通孔70a。第三金属层80形成于第三绝缘层70上。第三金属层80包括第三电连接部81。第三电连接部81设置于第三通孔70a内。第三电连接部81通过第三电连接部81与第二金属层60电连接，并通过第二金属层60最终与半导体层40电连接。
在本实施方式中，第二通孔50a与第三通孔70a对应设置。第二通孔50a与第三通孔70a在第二金属层60上的正投影完全重叠或部分重叠。例如，第二通孔50a与第三通孔70a的中心位置重合且重叠面积尽可能大。更具体地，第二通孔50a与第三通孔70a为两个同心圆。如此可以保证第二金属层60与第三金属层80的接触面积最大，静电防护作用最好。对第三通孔70a与第二通孔50a的大小不做限定。在本实施方式中，第三通孔70a的尺寸可以小于第二通孔50a。在本申请其他实施方式中，第三通孔70a尺寸可以大于第二通孔50a。
请参考图4，阵列区域2中包括设置于基板10上的多个薄膜晶体管2T，每一薄膜晶体管2T包括依次层叠于基板10沟道遮光层220，绝缘层230，有源层240，栅极绝缘层250，栅极金属层260，层间绝缘层270，源漏极金属层280。沟道遮光层220与第一金属层20同层设置。绝缘层230与静电防护结构100的第一绝缘层30。有源层240与静电防护结构100的半导体层40同层设置。栅极绝缘层250与静电防护结构100的第二绝缘层50同层设置。栅极金属层260与静电防护结构100的第二金属层60同层设置。层间绝缘层270与静电防护结构100的第三绝缘层70同层设置。源漏极金属层280与静电防护结构100的第三金属层80同层设置。
本申请提供的阵列基板母板1可以使用的薄膜晶体管的常用材料制造。
基板10可以为玻璃基板，塑料基板等。
第一金属层20和沟道遮光层220可以是具有遮光效果的金属，例如银或铝等。
第一绝缘层30和绝缘层230可以防止玻璃中的金属离子(例如，铝、钡、钠等)的扩散。所述材料可以为SiNx(氮化硅)和SiOx(氧化硅)中的一种或二者的层叠体。
半导体层40和有源层240可以为低温多晶硅，其可以由非晶硅激光退火得到。
第二绝缘层50、第三绝缘层70、栅极绝缘层250以及层间绝缘层270可以使用例如，SiNX和SiOX的一种或SiNX和SiOX以一定比例混合得到的材料。
第二金属层60、第三金属层80、栅极金属层260以及源漏极金属层280可以使用TFT的栅极、源漏极金属材料。所述材料可以为钽(Ta)、钨(W)、钼(Mo)、铝(Al)、钛(Ti)等的单层金属结构，也可以是多层金属结构。例如，可以使用钼/钽(Mo/Ta)双层金属结构、钼/钨(Mo/W)双层金属结构、钼(Mo)/铝(Al)/钼(Mo)三层金属结构等。第二金属层60和栅极金属层260还可以由氮化钛、氮化钽等上述金属的氮化物构成。
本申请的静电防护结构100通过低电阻的静电传导部101的三个金属层电连接至静电释放部102的半导体层，能够将制造过程中由于与机台的摩擦接触而累积的静电传导至高电阻静电释放部102处聚集释放，从而防止薄膜晶体管测试组200被静电损伤，因而无法对阵列区域2中的TFT进行测量或者测量结果不准确的情况发生。
在上述实施方式中，通过在通孔中设置电连接部来连接金属层与半导体层、金属层与金属层，但在本申请的其他实施方式中，也可以通过在静电防护结构外围设置电连接部来金属层与半导体层、金属层与金属层。
上述实施方式的静电防护结构可以通过具备一个栅极和一个源漏极的TFT的制程同步制造。在本申请的其他实施方式中，静电防护结构还可以包括三层以上的金属层以及更多的绝缘层，其可以通过例如具备双栅极或双源漏极的TFT的制程同步制造。此外，在本申请的其他实施方式中，静电防护结构还可以仅包括第一金属层～第三金属层的一者或二者，并通过与半导体层电连接。
上述实施方式以低温多晶硅薄膜晶体管(Low Temperature Poly-Si Thin FilmTransistor，LTPS-TFT)为例说明了本发明的静电防护结构。但，本发明也适用于使用了其他种类的TFT的阵列基板母板中，例如，以非晶硅、单晶硅、IGZO(indium gallium zincoxide，铟镓锌氧化物)等作为有源层的TFT。
本发明一实施方式的静电防护结构的制造方法包括以下步骤：
请参考图5(a)和图6(a)，提供一基板10，在基板10的第一区域，即静电传导部101的位置上形成第一金属层20。
具体地，采用物理气相沉积(Physical Vapor Deposition,PVD)形成一金属膜201。使用第一光罩M1和光刻胶(未图示)对金属膜21进行曝光、显影及蚀刻。除去第二区域，即静电释放部102位置的金属膜201，保留第一区域的金属膜201以形成第一金属层20。请参考图5(b)和图6(b)，此时，在阵列区域2形成薄膜晶体管2T的沟道遮光金属层220。
请参考图7(a)和图8(a)，在第一金属层20的第一区域上形成第一绝缘层30，第一绝缘层30中形成有第一通孔30a。
具体地，采用化学气相沉积(Chemical Vapor Deposition,CVD)形成缓冲材料层301。使用第二光罩M2对缓冲材料层301进行曝光、显影及蚀刻。在第一绝缘层30中形成第一通孔30a。请参考图7(b)和图8(b)此时，在阵列区域2形成薄膜晶体管2T的TFT的绝缘层230。
请参考图9(a)和图10(a)，在第一绝缘层30的第二区域形成掺杂的半导体层40，半导体层40与第一金属层30电连接。
具体地，在第一绝缘层30上采用CVD沉积非晶硅膜401。通过激光退火将非晶硅膜401转化为低温多晶硅膜。使用第三光罩M3和光刻胶(未图示)对低温多晶硅膜曝光、显影及蚀刻。保留第一区域的低温多晶硅膜，去除其他位置的低温多晶硅膜。对低温多晶硅膜进行掺杂，例如N型或者P型重掺杂，形成掺杂的半导体层40。半导体层40填充第一通孔30a形成第一电连接部41。请参考图9(b)和图10(b)此时，在阵列区域2形成薄膜晶体管2T的有源层240。
请参考图11(a)和图12(a)，在半导体层40上形成第二绝缘层50，第二绝缘层50上形成有第二通孔50a。
具体地，通过CVD在半导体层40上沉积第一绝缘膜501，例如SiOx或SiNx。使用第四光罩M4和光刻胶(未图示)对第一绝缘膜501曝光、显影、蚀刻，在第二绝缘层50中形成第二通孔50a。第二通孔50a贯穿第二绝缘层50暴露出半导体层40。请参考图11(b)和图12(b)此时，在阵列区域2形成薄膜晶体管2T的栅极绝缘层250。
请参考图13(a)和图14(a)，在第二绝缘层50的第一区域上形成第二金属层60，所述第二金属层6与半导体层40电连接。
具体地，采用物理气相沉积(Physical Vapor Deposition,PVD)形成一第二金属膜601。使用第五光罩M5和光刻胶(未图示)对第二金属膜601进行曝光、显影及蚀刻。保留第二区域的第二金属膜601，除去其他位置的第二金属膜601，形成第二金属层60。第二金属层60填充第二通孔50a形成第二电连接部61。请参考图13(b)和图14(b)此时，在阵列区域2形成薄膜晶体管2T的栅极金属层260。
请参考图15(a)和图16(a)，在第二金属层60上形成第三绝缘层70，所述第三绝缘层70中形成有第三通孔70a。
具体地，通过CVD在第二金属层60上沉积第二绝缘膜701，例如SiOx或SiNx。使用第六光罩M6和光刻胶(未图示)对第二绝缘膜701曝光、显影及蚀刻，在第三绝缘层70上形成第三通孔70a。第三通孔70a贯穿第三绝缘层70暴露出第二金属层60。请参考图15(b)和图16(b)，此时，在阵列区域2形成薄膜晶体管2T的层间绝缘层270。
请参考图17(a)和图18(a)，在第三绝缘层70的第一区域上形成第三金属层80，第三金属层80与第二金属层60电连接。
具体地，采用物理气相沉积(Physical Vapor Deposition,PVD)形成第三金属膜801。使用第七光罩M7和光刻胶(未图示)对第三金属膜801进行曝光、显影及蚀刻，去除第二区域的第三金属膜801，保留第一区域的第三金属膜，形成第三金属层80。第三金属层80填充第三通孔70a形成第三电连接部81。通过第二金属层60最终连接至半导体层40。请参考图17(b)和图18(b)，此时，在阵列区域2形成薄膜晶体管2T的源漏极金属层280。
本申请提供的第二实施方式的静电防护结构的制造方法利用与阵列区域2的TFT元件相同的材料与阵列区域2的TFT元件同步制造，不需增加额外的步骤和材料，能够降低成本，简化制造工艺。
可以理解，本申请其他实施方式的静电防护结构也可以不与TFT元件同步制造，而是单独制造设置在阵列基板母板上。
虽然本申请仅公开了在用于制作中小型显示面板的阵列基板母板上设置和制作静电防护结构的例子，但本申请的静电防护结构以及制作方法也可以用于大尺寸显示面板中，例如设置于大尺寸显示面板的阵列基板母板中，经过封装等工序之后被除去或者保留在大尺寸显示面板的非显示区。
以上对本申请实施方式提供了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (9)

1.一种静电防护结构，其特征在于，用于对显示面板的薄膜晶体管测试组进行静电防护，所述静电防护结构包括至少一个静电传导部和至少一个静电释放部，所述静电传导部和所述静电释放部依次交替连接、且首尾相连形成一闭合的环形，所述静电传导部包括第一金属层，所述静电释放部包括半导体层，所述第一金属层与所述半导体层通过第一电连接部电连接，所述第一金属层与所述半导体层之间设置第一绝缘层，所述第一绝缘层中设置有第一通孔，所述半导体层包括所述第一电连接部，所述第一电连接部位于所述第一通孔内。
2.如权利要求1所述的静电防护结构，其特征在于，所述静电传导部还包括一第二金属层，所述第二金属层设置于所述半导体层远离所述第一金属层一侧，并通过第二电连接部与所述半导体层电连接。
3.如权利要求2所述的静电防护结构，其特征在于，所述静电防护结构还包括一第二绝缘层，所述第二绝缘层设置于所述第二金属层与所述半导体层之间，所述第二绝缘层中设置有第二通孔，所述第二金属层包括所述第二电连接部，所述第二电连接部位于所述第二通孔内。
4.如权利要求3所述的静电防护结构，其特征在于，所述静电传导部还包括一第三金属层，所述第三金属层设置于所述第二金属层远离所述半导体层一侧并通过第三电连接部与所述第二金属层电连接。
5.如权利要求4所述的静电防护结构，其特征在于，所述静电防护结构还包括一第三绝缘层，所述第三绝缘层设置于所述第二金属层与所述第三金属层之间，所述第三绝缘层中设置有第三通孔，所述第三金属层包括所述第三电连接部，所述第三电连接部位于所述第三通孔内。
6.一种阵列基板母板，其特征在于，包括至少一个阵列区域、至少一个薄膜晶体管测试组以及至少一个静电防护结构，所述静电防护结构包括至少一个静电传导部和至少一个静电释放部，所述静电传导部和所述静电释放部依次交替连接、且首尾相连形成一闭合的环形，所述静电传导部包括第一金属层，所述静电释放部包括半导体层，所述第一金属层与所述半导体层通过第一电连接部电连接，所述静电防护结构围绕所述薄膜晶体管测试组设置，所述静电防护结构的所述半导体层与所述阵列区域的有源层同层设置，所述静电防护结构的所述第一金属层与所述阵列区域的沟道遮光层、栅极层和源漏极层其中之一同层设置。
7.如权利要求6所述的阵列基板母板，其特征在于，所述静电防护结构还包括一第二金属层，所述第一金属层和所述第二金属层与所述阵列区域的沟道遮光层、栅极层和源漏极层其中之二同层设置。
8.如权利要求7所述的阵列基板母板，其特征在于，所述静电防护结构还包括一第三金属层，所述第一金属层、所述第二金属层与所述第三金属层分别与所述阵列区域的沟道遮光层、栅极层和源漏极层的其中之一同层设置。
9.一种静电防护结构的制造方法，所述静电防护结构用于保护显示面板的薄膜晶体管测试组，其包括以下步骤：
提供一基板，所述基板包括第一区域和第二区域，所述第一区域和所述第二区域依次交替连接、且首尾相连形成一闭合的环形；
在所述基板的第一区域形成第一金属层；
在所述第一金属层的第一区域上形成第一绝缘层，第一绝缘层中形成第一通孔；
以及在所述第一绝缘层的第二区域形成半导体层，所述第一金属层与所述半导体层通过第一电连接部电连接。
CN201911039733.5A 2019-10-29 2019-10-29 静电防护结构、制造方法以及阵列基板母板 Active CN110854113B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911039733.5A CN110854113B (zh) 2019-10-29 2019-10-29 静电防护结构、制造方法以及阵列基板母板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911039733.5A CN110854113B (zh) 2019-10-29 2019-10-29 静电防护结构、制造方法以及阵列基板母板

Publications (2)

Publication Number Publication Date
CN110854113A CN110854113A (zh) 2020-02-28
CN110854113B true CN110854113B (zh) 2022-10-04

Family

ID=69598972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911039733.5A Active CN110854113B (zh) 2019-10-29 2019-10-29 静电防护结构、制造方法以及阵列基板母板

Country Status (1)

Country Link
CN (1) CN110854113B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115315065A (zh) * 2022-08-01 2022-11-08 苏州浪潮智能科技有限公司 一种静电释放装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013923A (en) * 1995-07-31 2000-01-11 1294339 Ontario, Inc. Semiconductor switch array with electrostatic discharge protection and method of fabricating
CN101145567A (zh) * 2007-11-05 2008-03-19 友达光电股份有限公司 母板、像素阵列基板、光电装置及其制造方法
CN103247617A (zh) * 2012-02-10 2013-08-14 元太科技工业股份有限公司 主动阵列基板上的静电防护结构
CN205264701U (zh) * 2016-01-07 2016-05-25 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
CN106663657A (zh) * 2014-07-25 2017-05-10 索尼半导体解决方案公司 静电保护器件和静电保护电路
CN107742473A (zh) * 2017-07-07 2018-02-27 友达光电股份有限公司 显示面板
CN108761941A (zh) * 2018-05-31 2018-11-06 深圳市华星光电技术有限公司 Coa型液晶显示面板结构及coa型液晶显示面板的制作方法
CN109427817A (zh) * 2017-08-30 2019-03-05 瀚宇彩晶股份有限公司 薄膜晶体管基板以及显示器
CN109491162A (zh) * 2018-12-04 2019-03-19 武汉华星光电半导体显示技术有限公司 一种阵列基板及液晶显示面板
CN109786373A (zh) * 2018-12-26 2019-05-21 友达光电（昆山）有限公司 显示面板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372513B2 (en) * 2003-12-30 2008-05-13 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for fabricating the same
US20150327411A1 (en) * 2014-05-09 2015-11-12 Innolux Corporation Display panel device with multiple electrostatic discharge rings

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013923A (en) * 1995-07-31 2000-01-11 1294339 Ontario, Inc. Semiconductor switch array with electrostatic discharge protection and method of fabricating
CN101145567A (zh) * 2007-11-05 2008-03-19 友达光电股份有限公司 母板、像素阵列基板、光电装置及其制造方法
CN103247617A (zh) * 2012-02-10 2013-08-14 元太科技工业股份有限公司 主动阵列基板上的静电防护结构
CN106663657A (zh) * 2014-07-25 2017-05-10 索尼半导体解决方案公司 静电保护器件和静电保护电路
CN205264701U (zh) * 2016-01-07 2016-05-25 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
CN107742473A (zh) * 2017-07-07 2018-02-27 友达光电股份有限公司 显示面板
CN109427817A (zh) * 2017-08-30 2019-03-05 瀚宇彩晶股份有限公司 薄膜晶体管基板以及显示器
CN108761941A (zh) * 2018-05-31 2018-11-06 深圳市华星光电技术有限公司 Coa型液晶显示面板结构及coa型液晶显示面板的制作方法
CN109491162A (zh) * 2018-12-04 2019-03-19 武汉华星光电半导体显示技术有限公司 一种阵列基板及液晶显示面板
CN109786373A (zh) * 2018-12-26 2019-05-21 友达光电（昆山）有限公司 显示面板

Also Published As

Publication number Publication date
CN110854113A (zh) 2020-02-28

Similar Documents

Publication Publication Date Title
CN104681581B (zh) 显示装置的显示面板
KR101988925B1 (ko) 어레이 기판 및 이의 제조방법
US10573595B2 (en) Array substrate, fabricating method thereof, and display device
US7479416B2 (en) Thin film transistor array panel and manufacturing method thereof
EP2953165B1 (en) Oxide thin film transistor array substrate, manufacturing method thereof, and display panel
TW201232629A (en) Flat panel display apparatus and method of manufacturing the same
US20140120657A1 (en) Back Channel Etching Oxide Thin Film Transistor Process Architecture
CN103000693B (zh) 薄膜晶体管、显示器件及其制造方法、显示装置
US9406664B2 (en) Array substrate, method for fabricating the same and display device
US9722094B2 (en) TFT, array substrate and method of forming the same
US9159867B2 (en) Array substrate, manufacturing method thereof, and display device
JP6359650B2 (ja) アレイ基板、表示装置及びアレイ基板の製作方法
CN105810695A (zh) 阵列基板及显示装置
US9595545B2 (en) Semiconductor device
CN113948458B (zh) 阵列基板及其制作方法
CN110854113B (zh) 静电防护结构、制造方法以及阵列基板母板
CN107240590B (zh) 阵列基板及其制作方法
CN112951853A (zh) 薄膜晶体管阵列基板及其制作方法
CN108122926A (zh) 阵列基板及其制作方法、显示面板和显示装置
EP3279941A1 (en) Array substrate and preparation method therefor, and display device thereof
CN113629070B (zh) 阵列基板、阵列基板的制作方法及显示面板
US9899425B2 (en) Array substrate and manufacturing method thereof
KR101948750B1 (ko) 어레이 기판 및 이의 제조방법
CN105762161A (zh) 光感测阵列的光感测单元的制造方法及其结构
CN206961832U (zh) 阵列基板、显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant