KR101948750B1 - 어레이 기판 및 이의 제조방법 - Google Patents
어레이 기판 및 이의 제조방법 Download PDFInfo
- Publication number
- KR101948750B1 KR101948750B1 KR1020120054857A KR20120054857A KR101948750B1 KR 101948750 B1 KR101948750 B1 KR 101948750B1 KR 1020120054857 A KR1020120054857 A KR 1020120054857A KR 20120054857 A KR20120054857 A KR 20120054857A KR 101948750 B1 KR101948750 B1 KR 101948750B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- electrode
- drain
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010410 layer Substances 0.000 claims abstract description 263
- 239000010949 copper Substances 0.000 claims abstract description 106
- 229910052802 copper Inorganic materials 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 49
- 239000011241 protective layer Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000002356 single layer Substances 0.000 claims abstract description 15
- -1 copper nitride Chemical class 0.000 claims description 32
- 238000004544 sputter deposition Methods 0.000 claims description 25
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 21
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 18
- 229910052750 molybdenum Inorganic materials 0.000 claims description 18
- 239000011733 molybdenum Substances 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 11
- 239000011787 zinc oxide Substances 0.000 claims description 10
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 6
- 241001279686 Allium moly Species 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 238000009751 slip forming Methods 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 48
- 239000010408 film Substances 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 239000010409 thin film Substances 0.000 description 25
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 229910016547 CuNx Inorganic materials 0.000 description 17
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 229960001296 zinc oxide Drugs 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은, 화소영역이 정의된 기판상에 3중층 구조를 가지며 제 2 층이 구리 제 3 층이 질화구리로 이루어진 것을 특징으로 하는 게이트 배선과 이와 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극위로 전면에 산화실리콘(SiO2) 재질의 단일층 구조를 갖는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 중첩하는 아일랜드 형태의 산화물 반도체층 및 에치스토퍼를 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과 상기 에치스토퍼 상에서 서로 이격하며 상기 산화물 반도체층의 끝단과 각각 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극 위로 산화실리콘(SiO2)으로 이루어지며 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함하는 어레이 기판의 제조 방법 및 이를 통해 제조된 어레이 기판을 제공한다.
Description
본 발명은 어레이 기판에 관한 것이며, 특히 소자 특성 안정성이 우수한 산화물 반도체층을 가지며 제조 공정 수를 저감시킬 수 있는 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치 또는 유기전계 발광소자가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on), 오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터(Tr)가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
이러한 액정표시장치에 있어서 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터(Tr)를 구비한 어레이 기판이 구성된다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터(Tr)를 포함하여 절단한 부분에 대한 단면을 도시한 것이다.
도시한 바와 같이, 어레이 기판(11)에 있어 다수의 게이트 배선(미도시)과 다수의 데이터 배선(33)이 교차하여 정의되는 다수의 화소영역(P) 내의 스위칭 영역(TrA)에는 게이트 전극(15)이 형성되어 있다.
또한, 상기 게이트 전극(15) 상부로 전면에 게이트 절연막(18)이 형성되어 있으며, 그 위에 순차적으로 순수 비정질 실리콘의 액티브층(22)과 불순물 비정질 실리콘의 오믹콘택층(26)으로 구성된 반도체층(28)이 형성되어 있다.
또한, 상기 오믹콘택층(26) 위로는 상기 게이트 전극(15)에 대응하여 서로 이격하며 소스 전극(36)과 드레인 전극(38)이 형성되어 있다. 이때, 상기 스위칭 영역(TrA)에 순차 적층 형성된 게이트 전극(15)과 게이트 절연막(18)과 반도체층(28)과 소스 및 드레인 전극(36, 38)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 소스 및 드레인 전극(36, 38)과 노출된 액티브층(22) 위로 전면에 상기 드레인 전극(38)을 노출시키는 드레인 콘택홀(45)을 포함하는 보호층(42)이 형성되어 있으며, 상기 보호층(42) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(45)을 통해 상기 드레인 전극(38)과 접촉하는 화소전극(50)이 형성되어 있다.
이때, 상기 데이터 배선(33) 하부에는 상기 오믹콘택층(26)과 액티브층(22)을 이루는 동일한 물질로 제 1 패턴(27)과 제 2 패턴(23)의 이중층 구조를 갖는 반도체 패턴(29)이 형성되어 있다.
전술한 구조를 갖는 종래의 어레이 기판(11)에 있어서 상기 스위칭 영역(TrA)에 구성된 박막트랜지스터(Tr)의 반도체층(28)을 살펴보면, 순수 비정질 실리콘의 액티브층(22)은 그 상부로 서로 이격하는 오믹콘택층(26)이 형성된 부분의 제 1 두께(t1)와 상기 오믹콘택층(26)이 제거되어 노출된 된 부분의 제 2 두께(t2)가 달리 형성됨을 알 수 있다. 이러한 액티브층(22)의 두께 차이(t1 ≠ t2)는 제조 방법에 기인한 것이며, 상기 액티브층(22)의 두께 차이(t1 ≠ t2), 더욱 정확히는 그 내부에 채널층이 형성되는 소스 및 드레인 전극 사이로 노출된 부분에서 그 두께가 줄어들게 됨으로써 상기 박막트랜지스터(Tr)의 특성 저하가 발생하고 있다.
따라서, 최근에는 도 2(종래의 산화물 반도체층을 갖는 박막트랜지스터(Tr)를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도)에 도시한 바와 같이, 오믹콘택층을 필요로 하지 않고 산화물 반도체 물질을 이용하여 단일층 구조의 산화물 반도체층(77)을 구비한 박막트랜지스터(Tr)가 개발되었다.
이러한 산화물 반도체층(77)은 오믹콘택층을 형성하지 않아도 되므로 종래의 비정질 실리콘으로 이루어진 반도체층을 구비한 어레이 기판에서와 같이 유사한 재질인 불순물 비정질 실리콘으로 이루어진 서로 이격하는 오믹콘택층을 형성하기 위해 진행하는 건식식각에 노출될 필요가 없으므로 박막트랜지스터(Tr)의 특성 저하를 방지할 수 있다.
한편, 근래들어 표시장치의 대면적화로 어레이 기판은 점점 면적이 증대되어 배선 등이 상대적으로 길어짐으로써 내부 저항에 의한 신호 지연 등이 문제가 되고 있으며, 이러한 신호 지연 문제를 최소화하고자 내부저항이 가장 작은 금속물질 중 하나인 구리(Cu)를 이용하고 있다.
하지만, 배선과 전극 특히 게이트 배선과 게이트 전극을 구리로 형성하는 경우, 어레이 기판에 있어 절연층으로 가장 잘 이용되는 산화실리콘과 접촉력이 저하되고 있으며, 산화물 반도체층은 수소 가스(H2)에 노출시 박막트랜지스터의 특성이 민감하게 반응하여 형성 위치별 특성 유의차가 발생된다.
따라서, 이러한 문제를 해결하고자 구리로 이루어진 게이트 전극 및 게이트 배선과 접촉하며 동시에 상기 산화물 반도체층과 동시에 접촉하며 형성되는 게이트 절연막을 이중층 구조로서 형성하고 있다.
즉, 상기 게이트 절연막 중 상기 게이트 전극 및 게이트 전극과 접촉하는 하부층은 접촉력 향상을 위해 질화실리콘으로 형성하고, 상기 산화물 반도체층과 접촉하는 상부층은 그 내부에 수소를 많이 포함하는 질화실리콘 대신에 산화실리콘으로 형성하고 있다.
그리고, 보호층의 경우 비록 에치스토퍼가 개재되어 있다 하지만 산화물 반도체층으로 수소가 공급되는 것을 방지하기 위해 산화실리콘으로 이루어지고 있으며, 이 경우 데이터 배선과 소스 및 드레인 전극과의 접촉력이 저하되므로 상기 산화실리콘으로 이루어진 보호층을 형성하기 이전에 상기 데이터 배선과 소스 및 드레인 전극의 표면에 대해 N2를 반응가스로 하는 플라즈마 또는 N2O 와 NH3를 반응가스로 하는 플라즈마에 노출시키는 표면처리 공정을 더욱 실시하고 있다.
따라서, 종래의 구리를 전극 및 배선으로 이용하는 어레이 기판은 게이트 절연막을 이중층으로 형성해야 하고, 데이터 배선과 소스 및 드레인 전극에 대응하여 N2 플라즈마 또는 (N2O + NH3) 플라즈마에 노출시켜 표면처리하는 공정이 추가되어야 하므로 공정시간이 길어지고 제조 비용이 상승되는 문제가 발생하고 있다.
더욱이, 상기 플라즈마 표면처리는 플라즈마 형성이 가능한 CVD 장치를 이용해야 하므로 별도의 CVD 장비를 필요로하고 있으며, 장비간 이동 시간까지 추가적으로 소요되므로 공정시간이 더욱더 늘어나 단위 시간당 생산성이 저하되고 있는 실정이다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 구리를 배선으로 하면서도 절연막과의 접합력이 우수하며 산화물 반도체층이 수소에 영향을 받지 않아 박막트랜지스터의 특성 유의차가 없으면서도 제조 비용을 저감시킬 수 있는 어레이 기판의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 어레이 기판의 제조 방법은, 화소영역이 정의된 기판상에 3중층 구조를 가지며 제 2 층이 구리 제 3 층이 질화구리로 이루어진 것을 특징으로 하는 게이트 배선과 이와 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극위로 전면에 산화실리콘(SiO2) 재질의 단일층 구조를 갖는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 중첩하는 아일랜드 형태의 산화물 반도체층 및 에치스토퍼를 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과 상기 에치스토퍼 상에서 서로 이격하며 상기 산화물 반도체층의 끝단과 각각 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극 위로 산화실리콘(SiO2)으로 이루어지며 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
이때, 상기 데이터 배선은 상기 게이트 배선과 동일한 적층 구조를 가지며, 상기 게이트 배선과, 게이트 전극과 데이터 배선과, 소스 및 드레인 전극 각각의 하부층인 제 1 층은 몰리브덴 또는 몰리티타늄으로 이루어지는 것이 특징이다.
그리고, 상기 제 1 층과 제 2 층 및 제 3 층은 동일한 스퍼터 장치를 통해 연속적으로 형성하는 것이 특징이며, 상기 제 3 층은 상기 제 2 층을 형성하는 단계에서 상기 제 2 층이 목표로 하는 두께가 되는 순간 상기 스퍼터 장치 내부로 질소가소를 유입시켜 질소가스 분위기에서 스퍼터링을 진행시킴으로서 형성되는 것이 특징이다.
또한, 상기 드레인 콘택홀을 갖는 보호층을 형성하는 단계는 상기 드레인 콘택홀에 대응하여 상기 드레인 전극의 제 3 층까지 제거되어 상기 드레인 전극의 제 2 층 표면이 노출되도록 하는 것이 특징이다.
상기 산화물 반도체층과 상기 에치스토퍼는 1회의 마스크 공정에 의해 동시에 형성하거나, 또는 상기 산화물 반도체층과 상기 에치스토퍼는 2회의 마스크 공정에 의해 각각 패터닝되어 형성하는 것이 특징이다.
그리고 상기 산화물 반도체층은 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어지며, 상기 에치스토퍼는 산화실리콘(SiO2) 으로 이루어진 것이 특징이다.
본 발명의 실시예에 따른 어레이 기판의 제조 방법은, 화소영역이 정의된 기판상에 일방향으로 연장하는 게이트 배선 및 이와 연결된 게이트 전극과; 상기 게이트 배선 및 게이트 전극위로 전면에 산화실리콘(SiO2) 재질의 단일층 구조를 갖는 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 중첩하며 아일랜드 형태로 형성된 산화물 반도체층 및 에치스토퍼와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과; 상기 에치스토퍼 상에서 서로 이격하며 상기 산화물 반도체층의 끝단과 각각 접촉하며 형성된 소스 전극 및 드레인 전극과; 상기 데이터 배선과 소스 및 드레인 전극 위로 형성되며 산화실리콘(SiO2)으로 이루어지며 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층과; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 각 화소영역 내에 형성된 화소전극을 포함하며, 상기 게이트 배선과 게이트 전극과 데이터 배선과 소스 및 드레인 전극은 3중층 구조를 가지며 제 2 층이 구리 제 3 층이 질화구리로 이루어진 것이 특징이다.
그리고, 상기 게이트 배선과 게이트 전극과 데이터 배선과 소스 및 드레인 전극의 제 2 층은 몰리브덴 또는 몰리티타늄으로 이루어진 것이 특징이다.
또한, 상기 드레인 전극은 상기 드레인 콘택홀에 대응하여 제 3 층이 제거되어 상기 드레인 전극의 제 2 층 표면이 노출되며, 상기 화소전극은 상기 드레인 전극의 제 2 층과 접촉하는 것이 특징이다.
그리고, 상기 산화물 반도체층은 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어지며, 상기 에치스토퍼는 산화실리콘(SiO2) 으로 이루어진 것이 특징이다.
본 발명은, 산화물 반도체층이 구비됨으로써 이동도 특성이 비정질 실리콘의 반도체층이 구비된 어레이 기판대비 우수하며, 나아가 값이 저렴하며 도전성이 매우 우수한 저저항 금속물질인 구리로서 전극 및 배선이 형성됨으로써 대면적화 되어도 신호지연 등의 문제가 억제될 수 있는 장점을 갖는다.
그리고, 구리 특성상 산화실리콘과의 접합 특성이 좋지 않은 것을 감안하여 구리의 스퍼터닝 진행 시 마지막 단계에서 질소 가스를 적정량 유입시켜 질화구리층이 최상층에 구비되도록 함으로써 산화실리콘을 게이트 절연막과 보호층의 단일층을 형성하여도 접합력에 문제되지 않으며, 나아가 게이트 절연막을 질화실리콘과 산화실리콘의 이중층 구조로 형성하지 않으므로 재료비를 저감하여 비용을 저감시키는 장점을 갖는다.
또한, 구리층과 질화구리층은 동일한 스퍼터 장치를 이용하여 연속적으로 이루어지며 나아가 장비가 이동이 필요없으므로 종래의 접합력 향상을 위해 CVD 장치를 이용하여 구리표면에 질소 플라즈마 처리하는 것 대비 공정 시간이 단축되는 효과를 갖는다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 단면을 도시한 도면.
도 2는 종래의 산화물 반도체층을 갖는 박막트랜지스터(Tr)를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도.
도 3은 본 발명의 실시예에 따른 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도.
도 4a 내지 도 4m은 본 발명의 실시예에 따른 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 2는 종래의 산화물 반도체층을 갖는 박막트랜지스터(Tr)를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도.
도 3은 본 발명의 실시예에 따른 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도.
도 4a 내지 도 4m은 본 발명의 실시예에 따른 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 3은 본 발명의 실시예에 따른 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도이다. 이때, 설명의 편의를 위해 각 화소영역(P)에 있어 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 부분을 스위칭 영역(TrA)이라 정의한다.
도시한 바와같이, 본 발명의 실시예에 따른 어레이 기판(101)은, 투명한 절연 기판(101) 상에 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어진 제 1 층(105a)과 순수 구리(Cu)로 이루어진 제 2 층(105b) 및 질화구리(CuNx)로 이루어지 제 3 층(105c)의 3중층 구조를 갖는 게이트 배선(미도시)이 일방향으로 연장하여 다수 형성되고 있다.
또한, 상기 기판(101) 상의 각 스위칭 영역(TrA)에는 상기 각 게이트 배선(미도시)과 연결되며 상기 게이트 배선(미도시)과 동일한 3중층 구조를 갖는 게이트 전극(105(105a, 105b, 105c))이 형성되어 있다.
그리고, 상기 3중층 구조의 게이트 배선(미도시) 및 게이트 전극(105) 위로 전면에 산화실리콘(SiO2)의 단일층 구조를 갖는 게이트 절연막(115)이 상기 기판(101) 전면에 형성되고 있다.
이렇게 게이트 절연막(115)을 산화실리콘(SiO2)의 단일층 구조를 형성하더라도 상기 게이트 배선(미도시)과 게이트 전극(105)의 최상층인 제 3 층(105c)은 구리 대비 상기 산화실리콘(SiO2)과의 접합력이 우수한 질화구리(CuNx)로 이루어짐으로서 접합력에는 문제되지 않는다.
종래의 어레이 기판(도 2의 71)의 경우, 상기 게이트 배선(미도시)과 게이트 전극(도 2의 73)이 이중층 구조를 이루며 최상층(도 2의 73b)이 순수 구리로 로 이루어지므로 산화실리콘(SiO2)과의 접합력 문제로 산화실리콘(SiO2)을 증착하기 전에 구리(Cu)와의 접합력이 상대적으로 우수한 질화실리콘(SiNx)을 우선적으로 증착한 후 이후 산화실리콘(SiO2)을 증착함으로서 이중층 구조를 갖는 게이트 절연막(도 2의 75(75a, 75b))이 형성되었다.
하지만, 본 발명의 실시예에 따른 어레이 기판(101)의 경우, 게이트 배선(미도시) 및 게이트 전극(105)에 있어 최상층인 제 3 층(105c)이 산화실리콘(SiO2)과의 접합력이 우수한 질화구리(CuNx)로서 이루어짐으로써 산화실리콘(SiO2) 단일층으로 게이트 절연막(115)을 형성해도 접합력에 있어서 문제되지 않는다.
한편, 상기 산화실리콘(SiO2) 단일층 구조의 상기 게이트 절연막(115) 위로 각 스위칭 영역(TrA)에는 아일랜드 형태로 상기 각 게이트 전극(105)의 중앙부에 대응하여 산화물 반도체층(120)이 형성되고 있으며, 상기 각 산화물 반도체층(120)의 중앙부에 대응하여 산화실리콘(SiO2)으로 이루어진 에치스토퍼(125)가 형성되고 있다.
또한 상기 게이트 절연막(115) 위로는 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어진 제 1 층(미도시)과 순수 구리(Cu)로 이루어진 제 2 층(미도시) 및 질화구리(CuNx)로 이루어지 제 3 층(미도시)의 3중층 구조를 가지며 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하며 데이터 배선(미도시)이 구비되고 있다.
그리고, 각 스위칭 영역(TrA)에 있어서는 상기 데이터 배선(미도시)과 동일한 즉, 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어진 제 1 층(133a, 136a)과 순수 구리(Cu)로 이루어진 제 2 층(133b, 136b) 및 질화구리(CuNx)로 이루어지 제 3 층(133c, 136c)의 3중층 구조를 가지며 상기 에치스토퍼(125) 상부에서 서로 이격하며 각각 상기 에치스토퍼(125)의 끝단 외측으로 노출된 상기 산화물 반도체층(120)의 끝단과 접촉하며 소스 전극(133) 및 드레인 전극(136)이 형성되고 있다. 이때, 상기 소스 전극(133)과 상기 데이터 배선(미도시)은 서로 연결되고 있다.
상기 각 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(105)과 게이트 절연막(115)과 산화물 반도체층(120)과 에치스토퍼(125)와 서로 이격하는 소스 전극(133) 및 드레인 전극(136)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
다음, 상기 박막트랜지스터(Tr)와 데이터 배선(미도시) 위로 산화실리콘(SiO2)으로 이루어진 보호층(144)이 구비되고 있다. 이때, 상기 보호층(144)은 상기 각 스위칭 영역(TrA)에 있어 상기 드레인 전극(136)을 노출시키는 드레인 콘택홀(148)이 구비되고 있으며, 이러한 드레인 콘택홀(148)은 상기 보호층(144)을 포함하여 상기 드레인 전극(136)의 제 3 층(136c)까지 제거됨으로써 상기 드레인 전극(136)의 구리로 이루어진 제 2 층(136b)을 노출시키는 것이 특징이다.
상기 드레인 콘택홀(148)이 상기 드레인 전극(136)의 제 3 층(136c)까지 제거하여 제 2 층(136b)을 노출시키도록 구성된 것은, 상기 질화구리(CuNx) 재질의 제 3 층(136c)은 실질적으로 도전성 특성이 거의 없는 절연특성을 가지므로 상기 드레인 콘택홀(148)을 통해 상기 드레인 전극(136)과 접촉하는 화소전극(170)과의 도전 특성을 향상시키기 위함이다.
그리고, 본 발명의 실시예에 따른 어레이 기판(101)에 있어 상기 보호층(144)을 무기절절연물질이며 산화실리콘(SiO2) 대비 구리(Cu)와의 접합성이 더욱 우수한 질화실리콘(SiNx)으로 형성하지 않고 산화실리콘(SiO2)으로 형성하는 것은, 비록 에치스토퍼(125)가 구비되고 있다 하더라도 수소(H2)의 확산에 의해 산화물 반도체층(120)으로 수소(H2)가 침투하는 것을 원천적으로 억제하기 위함이다.
한편, 3중층 구조를 갖는 상기 데이터 배선(미도시)과 소스 전극(133) 및 드레인 전극(136)에 있어 최상층인 제 3 층(133c, 136c)은 질화구리(CuNx) 재질로 이루어짐으로서 산화실리콘(SiO2) 재질의 보호층(144)과의 접합 특성을 향상시킨 것이 특징이라 할 것이다.
이때, 본 발명의 어레이 기판(101)에 있어 게이트 배선(미도시) 및 게이트 전극(105)과 데이터 배선(미도시)과 소스 전극(133) 및 드레인 전극(136)이 3중층 구조를 이룸으로써 종래의 산화물 반도체층(도 2의 77)과 구리(Cu)를 배선으로 하는 어레이 기판(도 2의 71) 대비 구성요소가 동일하거나 또는 증가한 것처럼 보일지 모르지만, 제조 방법적으로는 훨씬 단순화되며 이러한 것은 추후 제조 방법을 통해 상세히 설명한다.
다음, 상기 드레인 콘택홀(148)을 갖는 보호층(144) 위로 투명 도전성 물질 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로서 상기 드레인 콘택홀(148)을 통해 상기 각 드레인 전극(136)의 제 2 층(136b)과 접촉하며 각 화소영역별로 분리된 화소전극(170)이 형성되고 있다.
이러한 구성을 갖는 본 발명의 실시예에 따른 어레이 기판(101)은 산화물 반도체층(120)을 포함하는 박막트랜지스터(Tr)의 특성 유의차를 발생시키는 수소(H2)가 상기 산화물 반도체층(120)으로 침투하는 것을 원천적으로 억제하기 위해 절연층(게이트 절연막과 보호층)으로서 산화실리콘(SiO2)만을 이용한 것이 특징이며, 나아가 게이트 배선(미도시) 및 게이트 전극(105)과 데이터 배선(미도시)과 소스 전극(133) 및 드레인 전극(136) 각각의 최상층인 제 3 층(105c, 133c, 136c)이 질화구리(CuNx) 재질로 이루어짐으로서 이들 각 구성요소의 상부에 형성되는 산화실리콘(SiO2) 재질의 게이트 절연막(115) 또는 보호층(144)과의 접합특성을 향상시킨 것이 특징이다.
한편, 본 발명의 실시예에 따른 어레이 기판(101)의 경우, 보호층(144) 상부에는 투명도전성 물질로 이루어진 화소전극(170)만이 형성됨으로써 트위스트 네마틱 모드 액정표시장치용 어레이 기판(101)을 일례로 보인 것이다.
만약 상기 어레이 기판(101)이 횡전계형 액정표시장치용 어레이 기판을 이루도록 하는 경우, 도면에 나타내지 않았지만, 상기 화소전극은 각 화소영역(P) 내에서 바(bar) 형태를 가지며 일정간격 이격하는 형태로 다수 형성되며, 상기 기판상에는 상기 게이트 배선이 형성된 동일한 층에 동일한 3중층 구조를 갖는 공통배선이 상기 게이트 배선과 나란하게 이격하며 더욱 구비되며, 동시에 상기 보호층(144)과 게이트 절연막(115)에는 상기 공통배선(미도시)을 노출시키는 공통 콘택홀이 구비되며, 상기 보호층(144) 상부로 각 화소영역(P) 내부에는 상기 공통콘택홀을 통해 상기 공통배선과 접촉하며 동시에 상기 바(bar) 형태의 화소전극과 교대하는 다수의 공통전극이 더욱 형성될 수도 있다.
또한, 본 발명의 실시예에 따른 어레이 기판(101)이 유기전계 발광소자용 어레이 기판을 이룰 경우, 도면에 나타내지 않았지만, 전술한 각 화소영역(P) 내에 판 형태를 갖는 화소전극(150) 위로 유기 발광층(미도시)을 형성하고, 이의 상부로 상기 각 화소전극(150)과 대향하는 대향전극(미도시)이 더욱 구비되며, 이때, 상기 화소전극(150)과 유기발광층(미도시)과 대향전극(미도시)은 유기전계 발광 다이오드(미도시)를 이루게 된다.
그리고, 각 화소영역(P) 내부에는 상기 스위칭 영역(TrA)에 구비된 박막트랜지스터(Tr)와 동일한 구성을 갖는 구동 박막트랜지스터(미도시)가 더욱 구비되며, 상기 데이터 배선과 나란하게 상기 데이터 배선이 형성된 동일한 층에 상기 데이터 배선과 동일한 3중층 구조를 가지며 전원배선(미도시)이 구비된다.
이후에는 전술한 구성을 갖는 본 발명의 실시예에 따른 어레이 기판의 제조 방법에 대해 설명한다.
도 4a 내지 도 4m은 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다. 이때, 설명의 편의를 위해 각 화소영역(P)에 있어 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 부분을 스위칭 영역(TrA)이라 정의한다.
우선, 도 4a에 도시한 바와 같이, 투명한 절연기판(101) 예를 들어 유리 또는 플라스틱으로 이루어진 기판(1041)을 스퍼터 장치(195)의 챔버 내부에 위치시킨 후, 몰리브덴(Mo) 또는 몰리티타늄(MoTi)을 증착시켜 제 1 금속층(104a)을 형성한다. 이러한 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어진 제 1 금속층(104a)을 기판(101)상에 우선적으로 형성하는 것은 구리(Cu)와 기판(101)의 접합력이 좋지 않으므로 접합력 향상을 위한 매개층으로서 역할을 하도록 하기 위함이다.
상기 제 1 금속층(104a)이 형성된 기판(101)에 대해 상기 스퍼터 장치(195) 내에서 외부로 노출시키지 않고 타겟 소스를 달리하는 챔버로 이동시켜 진행하거나 또는 동일한 챔버 내에서 구리(Cu) 재질의 타켓 소스로서 바꾼 후 스퍼터링을 진행함으로써 상기 제 1 금속층(104a) 위로 구리(Cu)로 이루어진 제 2 금속층(104b)을 형성한다.
이후, 도 4b에 도시한 바와 같이, 스퍼터 장치(195)의 챔버 변경없이 상기 제 2 금속층(104b)이 목표하는 적정 두께 일례로 1000Å 내지 3000Å가 되는 시점에서 상기 챔버 내부로 질소가스(N2)를 적정 유량비로서 공급하여 질소가스(N2) 분위기에서 구리(Cu)가 증착되도록 한다.
이러한 질소가스(N2) 분위기에서 스퍼터링 진행에 의해 상기 제 2 금속층(104b) 상부에는 상기 질소가스(N2)가 유입되는 시점부터는 질화구리(CuNx) 재질의 제 1 질화구리층(104c)이 형성된다.
이렇게 구리 재질의 제 2 금속층(104b) 상부에 제 1 질화구리층(104c)을 형성하는 것은 추후 형성되는 산화실리콘(SiO2) 재질의 게이트 절연막(115)과의 접합력을 향상시키기 위함이다.
따라서, 최종적으로 전술한 바와같은 스퍼터링 진행에 의해 기판(101)상에는 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어진 제 1 금속층(104a)과 순수 구리(Cu)로 이루어진 제 2 금속층(104b) 및 질화구리(CuNx)로 이루어지 제 1 질화구리층(104c)이 형성된다.
이러한 제 1, 2 금속층(104a, 140b)과 제 1 질화구리층(104c)은 동일한 스퍼터 장치(195) 내부에서 외부로의 노출이나 장치 간 이동없이 연속적으로 이루어지는 것이 특징이다.
따라서 종래의 구리(Cu)를 전극 및 배선으로 이용한 어레이 기판(도 1의 71) 대비 상기 게이트 배선(미도시) 및 게이트 전극(105)은 구조적으로 하나의 층 즉 질화구리(CuNx) 재질의 제 1 질화구리층(104c)이 더 형성되고 있지만, 전술한 바와같이, 구리(Cu) 재질의 제 2 금속층(104b)과 상기 제 1 질화구리층(104c)은 스퍼터 장치(195)의 동일한 챔버내에서 연속적으로 이루어지므로 실질적으로 제조 공정 시간은 거의 차이가 없다.
다음, 도 4c에 도시한 바와 같이, 상기 제 1, 2 금속층(도 4b의 104a, 104b)과 제 1 질화구리층(도 4b의 104c)을 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 상기 제 1, 2 금속층(도 4b의 104a, 104b)과 제 1 질화구리층(도 4b의 104c)의 식각 및 포토레지스트의 스트립(strip) 등의 일련의 단위 공정을 포함하는 마스크 공정을 진행하여 연속적으로 패터닝함으로써 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어진 제 1 층(105a)과 구리(Cu)로 이루어진 제 2 층(105b)과 질화구리(CuNx)로 이루어진 제 3 층(105c)의 3중층 구조를 가지며 제 1 방향으로 연장하는 다수의 게이트 배선(미도시)을 형성하고, 동시에 상기 스위칭 영역(TrA)에 상기 게이트 배선(미도시)과 연결되며 동일한 3중층 구조를 갖는 게이트 전극(105(105a, 105b, 105c))을 형성한다.
이때, 상기 3중층 구조를 갖는 게이트 배선(미도시) 및 게이트 전극(105) 중 질화구리(CuNx) 재질의 제3층(105c)은 절연특성을 가지므로 실질적으로는 도전성을 갖는 배선과 전극의 역할 수행하는 것이 아니고 이의 상부에 형성되는 게이트 절연막(115)과의 접합 특성을 향상시키는 역할을 하게 된다.
다음, 도 4d에 도시한 바와 같이, 3중층 구조를 갖는 상기 게이트 배선(미도시)과 게이트 전극(105)이 형성된 기판(101)에 대해 CVD 장치(미도시)를 이용하여 무기절연물질인 산화실리콘(SiO2)을 증착함으로써 상기 게이트 배선(미도시)과 게이트 전극(105) 위로 전면에 산화실리콘(SiO2) 단일층으로 이루어진 게이트 절연막(115)을 형성한다.
종래의 어레이 기판(도 2의 71)의 경우, 게이트 절연막(도 2의 75)은 이중층 구조를 가지며 상부층(도 2의 75b)이 구리(Cu) 재질로 이루어짐으로써 게이트 배선(미도시) 및 게이트 전극(도 2의 73)과 접합력을 향상시키기 위해 질화실리콘(SiNx)을 우선 증착하여 하부층(도 2의 75a)을 형성하고 이의 상부에 산화실리콘(SiO2)을 증착하여 상부층(도 2의 75b)을 형성함으로써 이중층 구조를 갖는 게이트 절연막(도 2의 75)을 형성하였지만, 본 발명의 실시예에 따른 어레이 기판(101)의 경우, 게이트 배선(미도시)과 게이트 전극(105)의 제 3 층(105c)은 산화실리콘(SiO2)과 접합력이 구리(Cu) 보다는 훨씬 우수한 질화구리(CuNx)로 이루어짐으로서 별도의 질화실리콘(SiNx)으로 이루어진 하부층 형성없이 산화실리콘(SiO2)의 단일층으로 이루진 게이트 절연막(115)을 형성하여도 접합력 측면에서 우수하므로 추후 공정에서 떨어져 나가는 등의 문제를 발생시키지 않는 것이 특징이다.
다음, 도 4e에 도시한 바와 같이, 산화실리콘(SiO2) 단일층 구조의 상기 게이트 절연막(115) 상부로 산화물 반도체 물질로서 징크 옥사이드(ZnO) 계열의 산화물 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나를 증착하거나, 또는 도포하여 산화물 반도체 물질층(119)을 형성하고, 연속하여 상기 산화물 반도체 물질층(119) 위로 무기절연물질 예를들면 산화실리콘(SiO2)을 증착하여 무기절연물질층(123)을 형성한다.
이후, 상기 무기절연물질층(123) 위로 포토레지스트를 도포하여 포토레지스트층(191)을 형성하고, 상기 포토레지스트층(191) 상부로 빛의 투과영역(TA)과 차단영역(BA) 및 빛의 투과량이 상기 투과영역(TA)보다 작은 반투과영역(HTA)을 갖는 노광 마스크(199)를 위치시킨 후, 상기 노광 마스크(199)를 통해 노광을 실시한다.
이때, 상기 포토레지스트층(191)이 네가티브 타입인 경우, 빛을 받는 부분이 현상 시 남게되며, 포지티브 타입인 경우 빛을 받는 부분이 현상 시 제거된다.
도면에서는 상기 포토레지스트층(191)이 네가티브 타입의 포토레지스트로 이루어진 것을 일례로 보이고 있다.
각 화소영역(P) 내의 스위칭 영역(TrA)에 있어 추후 에치스토퍼(도 4m의 125)가 형성되어야 할 부분에 대응해서는 투과영역(TA)이 대응되며, 상기 에치스토퍼(도 4m의 125) 외측으로 노출된 산화물 반도체층(도 4m의 120)의 측단부가 형성되어야 할 부분에 대응해서는 반투과영역(HTA)이 대응되며, 그 외의 영역 즉 포토레지스트층(191)이 제거되어야 할 부분에 대응해서는 차단영역(BA)이 대응되도록 상기 노광 마스크(199)를 상기 포토레지스트층(191) 상부에 위치시킨 후, 노광을 실시한다.
이때, 상기 반투과영역(HTA)을 갖는 노광 마스크(199)의 특성 상 회절노광 또는 하프톤 노광이 진행된다.
다음, 도 4f에 도시한 바와같이, 노광이 진행된 상기 포토레지스트층(190)을 현상하게 되면, 상기 각 스위칭 영역(TrA)에 있어, 상기 노광 마스크(199)의 투과영역(TA)에 대응되는 부분은 제 1 두께를 갖는 제 1 포토레지스트 패턴(191a)이 형성되고, 상기 노광 마스크(199)의 반투과영역(HTA)에 대응되는 부분은 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(191b)이 형성되며, 상기 노광 마스크(199)의 차단영역(BA)에 대응된 부분에 있어서는 상기 포토레지스트층(도 4e의 191)이 제거되어 상기 무기절연물질층(123)을 노출시키게 된다.
다음, 도 4g에 도시한 바와같이, 상기 제 1 및 제 2 포토레지스트 패턴(191a, 191b) 외부로 노출된 상기 무기절연물질층(도 4f의 124)과 그 하부에 위치하는 산화물 반도체 물질층(도 4f의 119)을 식각하여 제거함으로써 상기 각 스위칭 영역(TrA)에 있어 상기 게이트 전극(105)에 대응하여 아일랜트 형태로서 동일한 평면적을 가지며 완전 중첩하는 형태의 산화물 반도체층(120)과 무기절연패턴(124)을 형성한다.
다음, 도 4h에 도시한 바와같이, 애싱(ashing)을 진행하여 상기 제 2 두께를 갖는 제 2 포토레지스트 패턴(도 4g의 191b)을 제거함으로써 상기 제 1 포토레지스트 패턴(191a) 외측으로 상기 무기절연패턴(124)의 양끝단의 상부 표면을 소정폭 노출시키다. 이때, 상기 애싱(ashing)에 의해 상기 제 1 포토레지스트 패턴(191a) 또한 그 두께가 줄어들지만 여전히 상기 무기절연패턴(124)의 중앙부 상부에 남아있게 된다.
다음, 도 4i에 도시한 바와같이, 상기 제 2 포토레지스트 패턴(도 4h의 191b)이 제거됨으로써 상기 제 1 포토레지스트 패턴(도 4h의 191a 외측으로 새롭게 노출된 상기 무기절연패턴(도 4h의 124)을 식각하여 제거함으로써 상기 산화물 반도체층(120)의 중앙부에 대응하여 에치스토퍼(125)를 형성함과 동시에 상기 에치스토퍼(125)의 외측으로 상기 산화물 반도체층(120)의 양끝단의 소정폭을 노출시킨다.
본 발명의 실시예에 있어서는 전술한 바와같이 1회의 마스크 공정을 진행하여 각 스위칭 영역(TrA)에 아일랜드 형태의 산화물 반도체층(120)과 이의 상부로 상기 산화물 반도체층(120)의 양측단의 소정폭을 노출시키는 아일랜드 형태의 에치스토퍼(125)를 형성하는 것을 보이고 있지만, 그 변형예로서 산화물 반도체 물질층(도 4e의 119)을 형성한 후 이에 대해 1회의 마스크 공정을 통해 상기 아일랜드 형태의 산화물 반도체층(120)을 우선적으로 형성하고, 이후 상기 산화물 반도체층(120) 위로 산화실리콘(SiO2)을 증착하여 무기절연물질층을 형성한 후, 이에 대해 또 다시 1회의 마스크 공정을 진행하여 패터닝함으로써 상기 산화물 반도체층(120)의 중앙부 상부로 아일랜드 형태의 에치스토퍼(125)를 형성할 수도 있다.
이후, 상기 에치스토퍼(125) 상부에 남아있는 상기 제 1 포토레지스트 패턴(도 4h의 191a)을 스트립(strip)을 통해 제거하여 상기 에치스토퍼(125)를 노출시킨다.
다음, 도 4j에 도시한 바와같이, 앞서 도 3a 내지 도 3b를 통해 설명드렸던 동일한 방법 즉, 스퍼터 장치(196) 내부로 상기 에치스토퍼(125)가 구비된 기판(101)을 위치시키고, 몰리브덴(Mo) 또는 몰리티타늄(MoTi)을 증착시켜 제 3 금속층(132a)을 형성한다.
그리고 상기 제 3 금속층(132a)이 형성된 기판(101)에 대해 상기 스퍼터 장치(196) 내에서 외부로 노출시키지 않고 타겟 소스를 달리하는 챔버로 이동시켜 진행하거나 또는 동일한 챔버 내에서 구리 재질의 타켓 소스로서 바꾼 후 스퍼터링을 진행함으로써 구리(Cu)로 이루어진 제 4 금속층(132b)을 형성한다.
이후, 스퍼터 장치(196)의 챔버 변경없이 상기 제 4 금속층(132b)이 목표하는 적정 두께 일례로 1000Å 내지 3000Å가 되는 시점에서 상기 챔버 내부로 질소가스(N2)를 적정 유량비로서 공급하여 질소가스(N2) 분위기에서 구리(Cu)가 증착되도록 함으로써 상기 제 4 금속층(132b) 상부로 제 2 질화구리층(132c)을 형성한다.
이러한 제 3, 4 금속층(132a, 132b)과 제 2 질화구리층(132c) 또한 동일한 스퍼터 장치(196) 내부에서 외부로의 노출이나 장치 간 이동없이 연속적으로 이루어지는 것이 특징이다.
다음, 도 4k에 도시한 바와같이, 상기 제 3, 4 금속층(도 4j의 132a, 132b)과 제 2 질화구리층(도 4j의 132c)을 마스크 공정을 진행하여 패터닝함으로써 상기 게이트 절연막(115) 상에 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어진 제 1 층(미도시)과 구리(Cu)로 이루어진 제 2 층(미도시)과 질화구리(CuNx)로 이루어진 제 3 층(미도시)의 3중층 구조를 가지며 상기 게이트 배선(미도시)과 교차하여 상기 화소영역(P)을 정의하는 데이터 배선(미도시)을 형성한다.
그리고 동시에 상기 스위칭 영역(TrA)에는 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어진 제 1 층(133a, 136a)과 구리(Cu)로 이루어진 제 2 층(133b, 136b)과 질화구리(CuNx)로 이루어진 제 3 층(133c, 136b)의 3중층 구조를 가지며 상기 에치스토퍼(125) 상에서 서로 이격하며 상기 에치스토퍼(125) 외측으로 노출된 상기 산화물 반도체층(120)의 끝단 상부 표면과 각각 접촉하는 소스 전극(133) 및 드레인 전극(136)을 형성한다. 이때, 상기 소스 전극(133)은 상기 데이터 배선(미도시)과 연결되도록 형성한다.
한편, 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(105)과 게이트 절연막(115)과 산화물 반도체층(120)과 에치스토퍼(125)와 서로 이격하는 소스 전극(133) 및 드레인 전극(136)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
다음, 도 4l에 도시한 바와같이, 상기 데이터 배선(미도시)과 소스 전극(133) 및 드레인 전극(136) 위로 무기절연물질인 산화실리콘(SiO2)을 증착하여 상기 기판(101) 전면에 보호층(144)을 형성한다.
이때, 본 발명의 특징 상 데이터 배선(미도시)과 소스 및 드레인 전극(133, 136)은 산화실리콘(SiO2)도 접합력이 우수한 질화구리(CuNx) 재질의 제 3 층(133a, 136b)이 형성되고 있으므로, 상기 산화실리콘(SiO2) 재질의 보호층(144)을 형성 전에 종래의 어레이 기판(도 2의 71)의 제조에서와 같이 CVD 장치(미도시)를 이용한 질소가스 분위기에서의 플라즈마에 데이터 배선(미도시)과 소스 및 드레인 전극(도 2의 81, 83)을 노출시켜 이들 구성요소의 표면을 개질시키는 표면처리 공정은 진행할 필요가 없다.
한편, 상기 보호층(144)을 구리(Cu)와 접합력이 상대적으로 우수한 질화실리콘(SiNx)으로 형성하지 않고 산화실리콘(SiO2)으로 형성하는 것은 질화실리콘(SiNx)으로 보호층을 형성할 경우, 비록 산화실리콘(SiO2)으로 이루어진 에치스토퍼(125)가 막고 있지만 에치스토퍼(125)의 두께가 통상 600Å 내지 800Å 정도가 되므로 이의 내부로 보호층을 이루는 질화실리콘(SiNx)으로부터 수소(H2)가 확산되어 최종적으로 산화물 반도체층(120) 내부까지 침투할 수 있기 때문에 이러한 것을 원천적으로 방지하기 위함이다.
산화실리콘(SiO2)으로 보호층(144)을 형성하는 경우, 그 자체에 수소(H2)가 포함되고 있지 않으므로 수소(H2)가 산화물 반도체층(120)으로 침투하여 박막트랜지스터(Tr)의 형성 위치별 특성 유의차를 발생시키는 원천적으로 억제할 수 있는 장점을 갖는다.
이 경우, 상기 산화실리콘(SiO2)으로 이루어진 보호층과 상기 데이터 배선(미도시)과 소스 및 드레인 전극(133, 136)과의 접합력이 문제될 수 있지만, 접합력을 향상시키기 위해 본 발명에 따른 어레이 기판(101)은 상기 데이터 배선(미도시)과 소스 및 드레인 전극(133, 136) 형성을 위한 제 3 및 제 4 금속층(도 4j의 132a, 132b) 형성 시 제 2 질화구리층(132c)을 동시에 형성하여 구리(Cu)와 산화실리콘(SiO2) 사이에서 접합력 향상을 위한 매개층이 되도록 하고 있으므로 이 또한 문제되지 않는다.
이후, 상기 보호층(144)에 대해 마스크 공정을 진행하여 패터닝함으로써 상기 드레인 전극(136)을 노출시키는 드레인 콘택홀(148)을 형성한다.
이때, 상기 드레인 콘택홀(148) 형성을 위한 상기 보호층(144)의 패터닝시 상기 보호층(144) 이외에 상기 드레인 전극(136)에 있어 질화구리(CuNx) 재질의 제 3 층(136c)까지 제거되도록 함으로써 상기 드레인 전극(136)의 제 2 층(136b) 표면이 노출되도록 형성하는 것이 바람직하다. 상기 3 중층 구조의 드레인 전극(136) 중 상기 질화구리(CuNx) 재질의 제 3 층(136c)은 절연특성을 갖기 때문에 추후 형성되는 화소전극(도 4m의 170)과 상기 드레인 전극(136)이 전기적으로 연결시키기 위해서는 도전성 특성을 갖는 구리(Cu) 재질의 제 2 층(136b)과 접촉되어야 한다.
다음, 도 4m에 도시한 바와같이, 상기 보호층(140) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 기판(101) 전면에 증착하여 투명 도전성 물질층(미도시)을 형성하고, 이에 대해 마스크 공정을 진행함으로써 상기 드레인 콘택홀(148)을 통해 상기 드레인 전극(136)의 제 2 층(136b)과 접촉하며 각 화소영역(P) 별로 분리된 판 형태의 화소전극(1170)을 형성함으로서 본 발명의 실시예에 따른 어레이 기판(101)을 완성한다.
한편, 전술한 본 발명의 실시예에 따른 제조 방법은 상기 보호층(144) 상의 각 화소영역(P) 내에 판 형태의 화소전극(170)이 형성된 단계까지만 보임으로서 실질적으로 트위스트 네마틱 모드 액정표시장치용 어레이 기판의 제조 방법을 제시하고 있지만, 다양하게 변형될 수 있다.
즉, 만약 상기 어레이 기판(101)이 횡전계형 액정표시장치용 어레이 기판을 이루도록 하는 경우, 상기 화소전극은 각 화소영역(P) 내에서 바(bar) 형태를 가지며 일정간격 이격하는 형태로 다수 형성하며, 상기 기판(101)상에 상기 게이트 배선(미도시) 형성 시 동시에 이와 나란하게 이격하여 공통배선(미도시)을 형성하고, 상기 보호층(144)에 드레인 콘택홀(148) 형성 시 상기 공통배선(미도시)을 노출시키는 공통콘택홀(미도시)을 형성하고, 상기 보호층(144) 위로 상기 공통콘택홀(미도시)을 통해 상기 공통배선(미도시)과 접촉하며 동시에 상기 바(bar) 형태의 화소전극(미도시)과 교대하는 다수의 공통전극(미도시)을 형성함으로써 완성할 수 있다.
또한, 상기 어레이 기판(101)이 유기전계 발광소자용 어레이 기판을 형성하는 경우, 상기 데이터 배선(미도시)의 형성 단계에서 이와 나란하게 전원배선(미도시)을 형성하고, 상기 스위칭 영역(TrA)에 박막트랜지스터(Tr)를 형성하는 것과 동일하게 진행하여 상기 각 화소영역(P) 내에 동일한 구조를 갖는 구동 박막트랜지스터(미도시)를 형성하고, 전술한 화소전극(150) 위로 유기 발광층(미도시)을 형성하고, 이의 상부로 상기 각 화소전극(150)과 대향하는 대향전극(미도시)을 형성하는 단계를 더욱 진행함으로써 완성할 수 있다.
이러한 방법에 의해 제조되는 본 발명의 실시예에 따른 어레이 기판(101)은 산화물 반도체층(120)이 구비됨으로써 이동도 특성이 비정질 실리콘의 반도체층이 구비된 어레이 기판대비 우수하며, 나아가 값이 저렴하며 도전성이 매우 우수한 저저항 금속물질인 구리(Cu)로서 전극 및 배선이 형성됨으로써 대면적화 되어도 신호지연 등의 문제가 억제될 수 있는 장점을 갖는다.
그리고, 구리 특성상 산화실리콘(SiO2)과의 접합 특성이 좋지 않은 것을 감안하여 구리(Cu)의 스퍼터닝 진행 시 마지막 단계에서 질소(N2) 가스를 적정량 유입시켜 질화구리층이 최상층에 구비되도록 함으로써 산화실리콘(SiO2)을 게이트 절연막(115)과 보호층(144)의 단일층을 형성하여도 접합력에 문제되지 않도록 하였으며, 더욱이 구리층과 질화구리층은 동일한 스퍼터 장치를 이용하여 연속적으로 이루어짐으로써 종래의 접합력 향상을 위해 CVD 장치를 이용하여 구리표면에 질소 플라즈마 처리하는 것 대비 공정 시간이 단축되며, 더욱이 장비 간 이동이 필요없으므로 더욱더 공정 시간이 단축되는 장점을 갖는다.
또한, 게이트 절연막(115)을 질화실리콘(SiNx)과 산화실리콘(SiO2)의 이중층 구조를 갖지 않으므로 재료비를 저감하여 비용을 저감시키는 장점을 갖는다.
한편, 본 발명은 전술한 실시예 및 변형예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
101 : (어레이)기판 105 : 게이트 전극
105a, 105b, 105c : (게이트 전극의)제 1, 2, 3 층
115 : 게이트 절연막 120 : 산화물 반도체층
125 : 에치스토퍼 132a : 제 3 금속층
132b : 제 4 금속층 132c : 제 2 질화구리층
196 : 스퍼터 장치 P : 화소영역
TrA : 스위칭 영역
105a, 105b, 105c : (게이트 전극의)제 1, 2, 3 층
115 : 게이트 절연막 120 : 산화물 반도체층
125 : 에치스토퍼 132a : 제 3 금속층
132b : 제 4 금속층 132c : 제 2 질화구리층
196 : 스퍼터 장치 P : 화소영역
TrA : 스위칭 영역
Claims (12)
- 화소영역이 정의된 기판 상에 3중층 구조를 가지며 제 2 층이 구리 제 3 층이 질화구리로 이루어진 것을 특징으로 하는 게이트 배선과 이와 연결된 게이트 전극을 형성하는 단계와;
상기 게이트 배선 및 게이트 전극위로 전면에 산화실리콘(SiO2) 재질의 단일층 구조를 갖는 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 중첩하는 아일랜드 형태의 산화물 반도체층 및 에치스토퍼를 형성하는 단계와;
상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과 상기 에치스토퍼 상에서 서로 이격하며 상기 산화물 반도체층의 끝단과 각각 접촉하며, 3중층 구조를 가지며 제 2 층이 구리 제 3 층이 질화구리로 이루어진 것을 특징으로 하는 소스 전극 및 드레인 전극을 형성하는 단계와;
상기 데이터 배선과 소스 및 드레인 전극 위로 산화실리콘(SiO2)으로 이루어지며 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
를 포함하며,
상기 드레인 콘택홀을 갖는 보호층을 형성하는 단계는 상기 드레인 콘택홀에 대응하여 상기 드레인 전극의 상기 제 3 층까지 제거되어 상기 드레인 전극의 상기 제 2 층 표면이 노출되도록 하여,
상기 화소전극은 상기 제 2 층과 직접 접촉되는 어레이 기판의 제조 방법.
- 제 1 항에 있어서,
상기 데이터 배선은 상기 게이트 배선과 동일한 적층 구조를 가지며, 상기 게이트 배선과, 상기 게이트 전극과 상기 데이터 배선과, 상기 소스 및 드레인 전극 각각의 하부층인 제 1 층은 몰리브덴 또는 몰리티타늄으로 이루어지는 것이 특징인 어레이 기판의 제조 방법.
- 제 2 항에 있어서,
상기 제 1 층과 상기 제 2 층 및 상기 제 3 층은 동일한 스퍼터 장치를 통해 연속적으로 형성하는 것이 특징인 어레이 기판의 제조 방법.
- 제 3 항에 있어서,
상기 제 3 층은 상기 제 2 층을 형성하는 단계에서 상기 제 2 층이 목표로 하는 두께가 되는 순간 상기 스퍼터 장치 내부로 질소가소를 유입시켜 질소가스 분위기에서 스퍼터링을 진행시킴으로서 형성되는 것이 특징인 어레이 기판의 제조 방법.
- 삭제
- 제 1 항에 있어서,
상기 산화물 반도체층과 상기 에치스토퍼는 1회의 마스크 공정에 의해 동시에 형성하는 것이 특징인 어레이 기판의 제조 방법.
- 제 1 항에 있어서,
상기 산화물 반도체층과 상기 에치스토퍼는 2회의 마스크 공정에 의해 각각 패터닝되어 형성하는 것이 특징인 어레이 기판의 제조 방법.
- 제 1 항에 있어서,
상기 산화물 반도체층은 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어지며,
상기 에치스토퍼는 산화실리콘(SiO2)으로 이루어진 것이 특징인 어레이 기판의 제조 방법.
- 화소영역이 정의된 기판상에 일방향으로 연장하는 게이트 배선 및 이와 연결된 게이트 전극과;
상기 게이트 배선 및 게이트 전극위로 전면에 산화실리콘(SiO2) 재질의 단일층 구조를 갖는 게이트 절연막과; 화소영역이 정의된 기판상에 일방향으로 연장하는 게이트 배선 및 이와 연결된 게이트 전극과;
상기 게이트 배선 및 게이트 전극위로 전면에 산화실리콘(SiO2) 재질의 단일층 구조를 갖는 게이트 절연막과;
상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 중첩하며 아일랜드 형태로 형성된 산화물 반도체층 및 에치스토퍼와;
상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과;
상기 에치스토퍼 상에서 서로 이격하며 상기 산화물 반도체층의 끝단과 각각 접촉하며 형성된 소스 전극 및 드레인 전극과;
상기 데이터 배선과 소스 및 드레인 전극 위로 형성되며 산화실리콘(SiO2)으로 이루어지며 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층과;
상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 각 화소영역 내에 형성된 화소전극
을 포함하며, 상기 게이트 배선과 게이트 전극과 데이터 배선과 소스 및 드레인 전극은 3중층 구조를 가지며 제 2 층이 구리 제 3 층이 질화구리로 이루어지며,
상기 드레인 콘택홀에 대응하여 상기 제 3 층이 제거되어 상기 제 2 층 표면이 노출되며, 상기 화소전극은 상기 드레인 전극의 상기 제 2 층과 직접 접촉하는 것이 특징인 어레이 기판.
- 제 9 항에 있어서,
상기 게이트 배선과 게이트 전극과 데이터 배선과 소스 및 드레인 전극의 제 1 층은 몰리브덴 또는 몰리티타늄으로 이루어진 것이 특징인 어레이 기판.
- 삭제
- 제 9 항에 있어서,
상기 산화물 반도체층은 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어지며,
상기 에치스토퍼는 산화실리콘(SiO2)으로 이루어진 것이 특징인 어레이 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120054857A KR101948750B1 (ko) | 2012-05-23 | 2012-05-23 | 어레이 기판 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120054857A KR101948750B1 (ko) | 2012-05-23 | 2012-05-23 | 어레이 기판 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130131074A KR20130131074A (ko) | 2013-12-03 |
| KR101948750B1 true KR101948750B1 (ko) | 2019-02-15 |
Family
ID=49980440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120054857A KR101948750B1 (ko) | 2012-05-23 | 2012-05-23 | 어레이 기판 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101948750B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104681626A (zh) * | 2015-03-03 | 2015-06-03 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制作方法、阵列基板 |
| CN114068723A (zh) * | 2016-01-29 | 2022-02-18 | 株式会社半导体能源研究所 | 半导体装置以及晶体管 |
-
2012
- 2012-05-23 KR KR1020120054857A patent/KR101948750B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130131074A (ko) | 2013-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101019048B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101968115B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101128333B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101454190B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US20100155721A1 (en) | Thin film transistor array substrate and method of fabricating the same | |
| KR101246789B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| JP2008311616A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR20110083307A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101474774B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| US9698173B2 (en) | Thin film transistor, display, and method for fabricating the same | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101948750B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101030968B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20070071180A (ko) | 유기박막트랜지스터 및 그 제조방법 | |
| KR101475313B1 (ko) | 어레이 기판의 제조방법 | |
| KR101961724B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20110058355A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101847063B1 (ko) | 어레이 기판의 제조방법 | |
| KR101960743B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR102035004B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR20110056899A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20060102172A (ko) | 박막 트랜지스터 표시판 | |
| KR20150033407A (ko) | 금속배선 형성 방법 및 이를 적용한 어레이 기판 및 이의 제조방법 | |
| KR100783696B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR102041973B1 (ko) | 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |