JP2008311616A - 薄膜トランジスタ表示板及びその製造方法 - Google Patents
薄膜トランジスタ表示板及びその製造方法 Download PDFInfo
- Publication number
- JP2008311616A JP2008311616A JP2008058887A JP2008058887A JP2008311616A JP 2008311616 A JP2008311616 A JP 2008311616A JP 2008058887 A JP2008058887 A JP 2008058887A JP 2008058887 A JP2008058887 A JP 2008058887A JP 2008311616 A JP2008311616 A JP 2008311616A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- transistor array
- array panel
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 147
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000010408 film Substances 0.000 claims abstract description 266
- 239000010410 layer Substances 0.000 claims abstract description 156
- 239000011229 interlayer Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 230000001681 protective effect Effects 0.000 claims description 62
- 239000000463 material Substances 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000003860 storage Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 239000011651 chromium Substances 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010955 niobium Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052753 mercury Inorganic materials 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 239000011701 zinc Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 5
- 239000000945 filler Substances 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910007604 Zn—Sn—O Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Abstract
【課題】酸化物を含むチャネル層を有し、信頼性のある薄膜トランジスタを提供する。
【解決手段】酸化物を含むチャネル層を有する薄膜トランジスタ表示板及びその製造方法に関し、絶縁基板、絶縁基板上に形成され、酸化物を含むチャネル層、チャネル層上に形成されているゲート絶縁膜、ゲート絶縁膜上に形成されているゲート電極、ゲート電極上に形成されている層間絶縁膜、層間絶縁膜上に形成され、第１導電層と第２導電層を含んでソース電極を有するデータ線、層間絶縁膜上に形成され、第１導電層と第２導電層を含むドレイン電極、ドレイン電極の第１導電層から延長された画素電極、データ線及びドレイン電極上に形成されている保護膜、並びに保護膜上に形成されている間隔材を含む。
【選択図】図１
【解決手段】酸化物を含むチャネル層を有する薄膜トランジスタ表示板及びその製造方法に関し、絶縁基板、絶縁基板上に形成され、酸化物を含むチャネル層、チャネル層上に形成されているゲート絶縁膜、ゲート絶縁膜上に形成されているゲート電極、ゲート電極上に形成されている層間絶縁膜、層間絶縁膜上に形成され、第１導電層と第２導電層を含んでソース電極を有するデータ線、層間絶縁膜上に形成され、第１導電層と第２導電層を含むドレイン電極、ドレイン電極の第１導電層から延長された画素電極、データ線及びドレイン電極上に形成されている保護膜、並びに保護膜上に形成されている間隔材を含む。
【選択図】図１
Description
本発明は、酸化物を含むチャネル層を用いる薄膜トランジスタ表示板及びその製造方法に関する。
一般に、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、液晶表示装置や有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｓｐｌａｙ）などの平板表示装置において、各画素を独立的に駆動するためのスイッチング素子として用いられる。薄膜トランジスタを含む薄膜トランジスタ表示板は、薄膜トランジスタと、これに接続されている画素電極以外にも、薄膜トランジスタに走査信号を伝達する走査信号線（またはゲート線）と、データ信号を伝達するデータ線などを含む。
薄膜トランジスタは、ゲート線に接続されているゲート電極と、データ線に接続されているソース電極と、画素電極に接続されているドレイン電極と、ソース電極とドレイン電極との間のゲート電極上に位置するチャネル層などで構成され、ゲート線からの走査信号によってデータ線からのデータ信号を画素電極に伝達する。
この時、薄膜トランジスタのチャネル層は、多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ、ｐｏｌｙｓｉｌｉｃｏｎ）、非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）または酸化物半導体からなる。
この時、薄膜トランジスタのチャネル層は、多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ、ｐｏｌｙｓｉｌｉｃｏｎ）、非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）または酸化物半導体からなる。
この中で、最近では、常温で蒸着が可能であり、多結晶シリコンに比べ均一性が優れており、非晶質シリコンに比べ高い移動度を示す酸化物半導体に対する研究が進められている。
酸化物半導体を用いてボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）構造の薄膜トランジスタを形成する場合には、酸化物半導体が長時間大気中に露出される場合や、酸化物半導体上に形成する金属をドライエッチングする場合に、大気中にある水蒸気（Ｈ２Ｏ）またはドライエッチングガスなどによりチャネル部が損傷し、そのため薄膜トランジスタの特性が深刻に劣化し得る。また、前述のようなドライエッチングによる損傷をなくすためにウェットエッチング方法を考慮しても良いが、酸化物半導体のエッチング速度が上部金属のエッチング速度より速い場合に薄膜トランジスタを形成することができない。
酸化物半導体を用いてボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）構造の薄膜トランジスタを形成する場合には、酸化物半導体が長時間大気中に露出される場合や、酸化物半導体上に形成する金属をドライエッチングする場合に、大気中にある水蒸気（Ｈ２Ｏ）またはドライエッチングガスなどによりチャネル部が損傷し、そのため薄膜トランジスタの特性が深刻に劣化し得る。また、前述のようなドライエッチングによる損傷をなくすためにウェットエッチング方法を考慮しても良いが、酸化物半導体のエッチング速度が上部金属のエッチング速度より速い場合に薄膜トランジスタを形成することができない。
本発明の技術的な課題は、酸化物を含むチャネル層を有し、信頼性のある薄膜トランジスタを提供することにある。
また、本発明の他の技術的課題は、酸化物を含むチャネル層を有し、トップゲート（ｔｏｐ ｇａｔｅ）構造を有する薄膜トランジスタの製造方法を簡素化することにある。
また、本発明の他の技術的課題は、酸化物を含むチャネル層を有し、トップゲート（ｔｏｐ ｇａｔｅ）構造を有する薄膜トランジスタの製造方法を簡素化することにある。
このような目的を達成するために、本発明においては、ソース電極及びドレイン電極と画素電極が同時に形成される薄膜トランジスタ表示板を提案する。
本発明の一実施形態による薄膜トランジスタ表示板は、絶縁基板、絶縁基板上に形成され、酸化物を含むチャネル層、チャネル層上に形成されているゲート絶縁膜、ゲート絶縁膜上に形成されているゲート電極、ゲート電極上に形成されている層間絶縁膜、層間絶縁膜上に形成され、第１導電層と第２導電層を含んでソース電極を有するデータ線、層間絶縁膜上に形成され、第１導電層と第２導電層を含むドレイン電極、ドレイン電極の第１導電層から延長されている画素電極、データ線及びドレイン電極上に形成されている保護膜、並びに保護膜上に形成されている間隔材を有する。
本発明の一実施形態による薄膜トランジスタ表示板は、絶縁基板、絶縁基板上に形成され、酸化物を含むチャネル層、チャネル層上に形成されているゲート絶縁膜、ゲート絶縁膜上に形成されているゲート電極、ゲート電極上に形成されている層間絶縁膜、層間絶縁膜上に形成され、第１導電層と第２導電層を含んでソース電極を有するデータ線、層間絶縁膜上に形成され、第１導電層と第２導電層を含むドレイン電極、ドレイン電極の第１導電層から延長されている画素電極、データ線及びドレイン電極上に形成されている保護膜、並びに保護膜上に形成されている間隔材を有する。
保護膜は、データ線に沿って長く形成されており、ドレイン電極を覆う突出部を有する構成とすることができる。
間隔材は、保護膜と実質的に同一の平面形状を有する構成とすることができる。
間隔材は、データ線の上部で部分的に除去されて保護膜を露出しており、間隔材の下には間隔材と実質的に同一の平面形状を有する保護膜を形成することも可能である。
間隔材は、保護膜と実質的に同一の平面形状を有する構成とすることができる。
間隔材は、データ線の上部で部分的に除去されて保護膜を露出しており、間隔材の下には間隔材と実質的に同一の平面形状を有する保護膜を形成することも可能である。
ゲート絶縁膜は、チャネル層と実質的に同一の平面形状を有するように構成できる。
ゲート線は、ゲート絶縁膜上に位置して設けることもできる。
ゲート絶縁膜と重畳しない位置の基板上に形成されており、データ線と交差する維持電極線をさらに有する構成とすることができる。
画素電極上に形成されているカラーフィルタをさらに有する構成とすることができる。
ゲート線は、ゲート絶縁膜上に位置して設けることもできる。
ゲート絶縁膜と重畳しない位置の基板上に形成されており、データ線と交差する維持電極線をさらに有する構成とすることができる。
画素電極上に形成されているカラーフィルタをさらに有する構成とすることができる。
層間絶縁膜と画素電極との間に形成されているカラーフィルタをさらに有する構成とすることができる。
基板とチャネル層との間に形成されているカラーフィルタをさらに有する構成とすることができる。
ゲート絶縁膜は、チャネル層と実質的に同一の平面形状を有するように構成できる。
基板とチャネル層との間に形成されているカラーフィルタをさらに有する構成とすることができる。
ゲート絶縁膜は、チャネル層と実質的に同一の平面形状を有するように構成できる。
ゲート線は、ゲート絶縁膜上に位置して形成することができる。
ゲート絶縁膜と重畳しない位置の基板上に形成されており、データ線と交差する維持電極線をさらに有する構成とすることができる。
画素電極上に形成されているカラーフィルタをさらに有する構成とすることができる。
層間絶縁膜と画素電極との間に形成されているカラーフィルタをさらに有する構成とすることができる。
ゲート絶縁膜と重畳しない位置の基板上に形成されており、データ線と交差する維持電極線をさらに有する構成とすることができる。
画素電極上に形成されているカラーフィルタをさらに有する構成とすることができる。
層間絶縁膜と画素電極との間に形成されているカラーフィルタをさらに有する構成とすることができる。
基板とチャネル層との間に形成されているカラーフィルタをさらに有する構成とすることができる。
データ線、ドレイン電極の第１導電層、及び画素電極は、インジウム、亜鉛、錫、アルミニウム、及びガリウムのうちのいずれか１つ以上の酸化物を含む透明導電性酸化膜であり得る。
データ線、ドレイン電極の第１導電層、及び画素電極は、インジウム、亜鉛、錫、アルミニウム、及びガリウムのうちのいずれか１つ以上の酸化物を含む透明導電性酸化膜であり得る。
データ線とドレイン電極の第２導電層は、アルミニウム、モリブデン、銅、水銀、クロム、タングステン、ニオブ、チタニウム、及びタンタルのうちのいずれか１つ以上を含む金属膜であり得る。
本発明の他の実施形態による薄膜トランジスタ表示板は、絶縁基板、絶縁基板上に形成されていて酸化物を含むチャネル層、チャネル層上に形成されているゲート絶縁膜、ゲート絶縁膜上に形成されているゲート線、ゲート線上に形成されている層間絶縁膜、層間絶縁膜上に形成され、ソース電極を有するデータ線及びドレイン電極、層間絶縁膜上に形成され、ドレイン電極と接続されている画素電極、データ線及びドレイン電極上に形成されている保護膜、並びに保護膜上に形成されている間隔材を含み、保護膜はデータ線に沿って長く形成されており、ドレイン電極を覆う突出部を有する。
本発明の他の実施形態による薄膜トランジスタ表示板は、絶縁基板、絶縁基板上に形成されていて酸化物を含むチャネル層、チャネル層上に形成されているゲート絶縁膜、ゲート絶縁膜上に形成されているゲート線、ゲート線上に形成されている層間絶縁膜、層間絶縁膜上に形成され、ソース電極を有するデータ線及びドレイン電極、層間絶縁膜上に形成され、ドレイン電極と接続されている画素電極、データ線及びドレイン電極上に形成されている保護膜、並びに保護膜上に形成されている間隔材を含み、保護膜はデータ線に沿って長く形成されており、ドレイン電極を覆う突出部を有する。
間隔材は、保護膜と実質的に同一の平面形状を有する構成とすることができる。
間隔材は、データ線の上部で部分的に除去されて保護膜を露出しており、間隔材の下には間隔材と実質的に同一の平面形状を有する保護膜を形成することも可能である。
本発明の一実施形態による薄膜トランジスタ表示板の製造方法は、絶縁基板上に酸化物を含むチャネル層を形成する段階、チャネル層上にゲート絶縁膜を形成する段階、ゲート絶縁膜上にゲート電極を含むゲート線を形成する段階、ゲート線上に層間絶縁膜を形成する段階、層間絶縁膜及びゲート絶縁膜にチャネル層を露出する複数の接触孔を形成する段階、層間絶縁膜上にソース電極を含むデータ線、ドレイン電極及びドレイン電極と接続されている画素電極を形成する段階、データ線、ドレイン電極及び画素電極上に保護用絶縁膜を積層する段階、保護用絶縁膜上に間隔材を形成する段階、間隔材をエッチングマスクとして保護用絶縁膜をエッチングすることにより画素電極を露出する保護膜を形成する段階を有する。
間隔材は、データ線の上部で部分的に除去されて保護膜を露出しており、間隔材の下には間隔材と実質的に同一の平面形状を有する保護膜を形成することも可能である。
本発明の一実施形態による薄膜トランジスタ表示板の製造方法は、絶縁基板上に酸化物を含むチャネル層を形成する段階、チャネル層上にゲート絶縁膜を形成する段階、ゲート絶縁膜上にゲート電極を含むゲート線を形成する段階、ゲート線上に層間絶縁膜を形成する段階、層間絶縁膜及びゲート絶縁膜にチャネル層を露出する複数の接触孔を形成する段階、層間絶縁膜上にソース電極を含むデータ線、ドレイン電極及びドレイン電極と接続されている画素電極を形成する段階、データ線、ドレイン電極及び画素電極上に保護用絶縁膜を積層する段階、保護用絶縁膜上に間隔材を形成する段階、間隔材をエッチングマスクとして保護用絶縁膜をエッチングすることにより画素電極を露出する保護膜を形成する段階を有する。
層間絶縁膜上にソース電極を含むデータ線、ドレイン電極、及びドレイン電極と接続されている画素電極を形成する段階は、第１導電層と第２導電層を順に積層する段階、第２導電層上に位置によって厚さの異なる第１感光膜パターンを形成する段階、第１感光膜パターンをエッチングマスクとして露出している第２導電層及び第１導電層をエッチングする段階、第１感光膜パターンをアッシングして第２導電層を追加的に露出する第２感光膜パターンを形成する段階、第２感光膜パターンをマスクとして追加的に露出した第２導電層をエッチングする段階を有する構成とすることができる。
絶縁基板上にチャネル層を形成する段階と、チャネル層上にゲート絶縁膜を形成する段階は、絶縁基板上に酸化物半導体層と保護用絶縁膜を順に積層する段階、及び保護用絶縁膜と酸化物半導体層とを共にフォトエッチングする段階を有する構成とすることができる。
保護用絶縁膜上に間隔材を形成する段階は、保護用絶縁膜上に感光膜を形成する段階、感光膜をハーフトーンマスクを用いて露光する段階、及び露光された感光膜を現像して、データ線の上部に位置し厚さが他の部分に比べ薄い部分を有する間隔材を形成する段階を有する構成とすることができる。
保護用絶縁膜上に間隔材を形成する段階は、保護用絶縁膜上に感光膜を形成する段階、感光膜をハーフトーンマスクを用いて露光する段階、及び露光された感光膜を現像して、データ線の上部に位置し厚さが他の部分に比べ薄い部分を有する間隔材を形成する段階を有する構成とすることができる。
画素電極上にカラーフィルタを形成する段階をさらに有する構成とすることもできる。
ゲート線上に層間絶縁膜を形成する段階と、層間絶縁膜上にソース電極を含むデータ線、ドレイン電極、及びドレイン電極と接続されている画素電極を形成する段階との間に、カラーフィルタを形成する段階をさらに有する構成とすることができる。
絶縁基板上にチャネル層を形成する段階の前に、絶縁基板上にカラーフィルタを形成する段階をさらに有する構成とすることができる。
ゲート線上に層間絶縁膜を形成する段階と、層間絶縁膜上にソース電極を含むデータ線、ドレイン電極、及びドレイン電極と接続されている画素電極を形成する段階との間に、カラーフィルタを形成する段階をさらに有する構成とすることができる。
絶縁基板上にチャネル層を形成する段階の前に、絶縁基板上にカラーフィルタを形成する段階をさらに有する構成とすることができる。
本発明の他の実施形態による薄膜トランジスタの製造方法は、絶縁基板上に酸化物を含むチャネル層を形成する段階、チャネル層上にゲート絶縁膜を形成する段階、ゲート絶縁膜上にゲート電極を含むゲート線を形成する段階、ゲート線上に層間絶縁膜を形成する段階、層間絶縁膜及びゲート絶縁膜に前記チャネル層を露出する複数の接触孔を形成する段階、層間絶縁膜上に第１導電層と第２導電層を順に積層する段階、第２導電層上に位置によって厚さの異なる第１感光膜パターンを形成する段階、第１感光膜パターンをエッチングマスクとして露出している第２導電層及び第１導電層をエッチングし、ソース電極を含むデータ線、ドレイン電極、及びドレイン電極と接続されている予備画素電極を形成する段階、第１感光膜パターンをアッシングして予備画素電極の第２導電層を追加的に露出する第２感光膜パターンを形成する段階、第２感光膜パターンをマスクとして追加的に露出した第２導電層をエッチングして画素電極を形成する段階、データ線、ドレイン電極、及び画素電極上に保護用絶縁膜を積層する段階、並びに保護用絶縁膜上に間隔材を形成する段階を有する。
本発明によれば、ソース電極、ドレイン電極、及び画素電極を共に形成し、保護膜と間隔材とを共に形成することによって、薄膜トランジスタ表示板の製造工程のうちのマスク工程の数を減らすことができる。
また、ソース電極及びドレイン電極の下部膜を透明導電体酸化物で形成することによって、ソース電極及びドレイン電極とチャネル層との電気的な接触特性を向上することができる。
また、ソース電極及びドレイン電極の下部膜を透明導電体酸化物で形成することによって、ソース電極及びドレイン電極とチャネル層との電気的な接触特性を向上することができる。
以下、添付した図面を参照しながら、本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異する形態で実現することができ、ここで説明する実施形態に限定されない。
図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分については同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分“上に”あるとする時、これは他の部分の“すぐ上に”ある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時には、中間に他の部分がないことを意味する。
図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分については同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分“上に”あるとする時、これは他の部分の“すぐ上に”ある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時には、中間に他の部分がないことを意味する。
［実施形態１］
図１は、本発明の第１実施形態による薄膜トランジスタ表示板の配置図であり、図２は、図１の薄膜トランジスタ表示板のＩＩ−ＩＩ線に沿った断面図である。
透明なガラスまたはプラスチックなどからなる絶縁基板１１０上にチャネル層１５１が形成されている。チャネル層１５１は、横に長く形成されている島状であり、その両端部は他の層との接続のために面積が広く形成されている。
図１は、本発明の第１実施形態による薄膜トランジスタ表示板の配置図であり、図２は、図１の薄膜トランジスタ表示板のＩＩ−ＩＩ線に沿った断面図である。
透明なガラスまたはプラスチックなどからなる絶縁基板１１０上にチャネル層１５１が形成されている。チャネル層１５１は、横に長く形成されている島状であり、その両端部は他の層との接続のために面積が広く形成されている。
図示していないが、チャネル層１５１と基板１１０との間に酸化ケイ素（ＳｉＯ２）などからなる遮断膜を形成することができ、この場合には、基板１１０から拡散する不純物がチャネル層１５１に浸透することを遮断できる。
チャネル層１５１は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を基本とする酸化物を用いたり、これらの複合酸化物である酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ４）、インジウム−亜鉛酸化物（Ｚｎ-Ｉｎ-Ｏ）、または亜鉛−錫酸化物（Ｚｎ-Ｓｎ-Ｏ）などの酸化物半導体を用いることができる。
チャネル層１５１は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を基本とする酸化物を用いたり、これらの複合酸化物である酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ４）、インジウム−亜鉛酸化物（Ｚｎ-Ｉｎ-Ｏ）、または亜鉛−錫酸化物（Ｚｎ-Ｓｎ-Ｏ）などの酸化物半導体を用いることができる。
チャネル層１５１の上には、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などからなるゲート絶縁膜（ｇａｔｅ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１４０が形成されている。
ゲート絶縁膜１４０上には、ゲート電極（ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）１２４を含む複数のゲート線（ｇａｔｅ ｌｉｎｅ）１２１と、複数の維持電極線（ｓｔｏｒａｇｅｅｌｅｃｔｒｏｄｅ ｌｉｎｅ）１３１とが形成されている。
ゲート絶縁膜１４０上には、ゲート電極（ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）１２４を含む複数のゲート線（ｇａｔｅ ｌｉｎｅ）１２１と、複数の維持電極線（ｓｔｏｒａｇｅｅｌｅｃｔｒｏｄｅ ｌｉｎｅ）１３１とが形成されている。
ゲート線１２１はゲート信号を伝達し、主に図の横方向に延長されており、ゲート電極１２４はゲート線１２１から図の上方に延長されている複数の突出部であり、チャネル層１５１と重畳する。
各ゲート線１２１は、他の層または外部駆動回路との接続のために面積の広い端部を有する構成とすることができる。ゲート信号を生成するゲート駆動回路（図示せず）が基板１１０上に集積されている場合、ゲート線１２１を延長してゲート駆動回路と直接接続することができる。
各ゲート線１２１は、他の層または外部駆動回路との接続のために面積の広い端部を有する構成とすることができる。ゲート信号を生成するゲート駆動回路（図示せず）が基板１１０上に集積されている場合、ゲート線１２１を延長してゲート駆動回路と直接接続することができる。
維持電極線１３１は、２つのゲート線１２１の間に位置し、２つのゲート線１２１のうちの下方向に隣接している。維持電極線１３１は、上側のゲート線１２１の付近まで縦方向にのびた維持電極１３３を含み、共通電極（図示せず）に印加される共通電圧（ｃｏｍｍｏｎ ｖｏｌｔａｇｅ）など所定の電圧の印加を受ける。
ゲート線１２１及び維持電極線１３１は、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系の金属、銀（Ａｇ）や銀合金など銀系の金属、銅（Ｃｕ）や銅合金など銅系の金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系の金属、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）、タングステン（Ｗ）などで形成することができる。しかし、ゲート線１２１及び維持電極線１３１は、物理的性質の異なる２つの導電膜（図示せず）を含む多層膜構造とすることもできる。これら導電膜のうちの１つは、ゲート線１２１及び維持電極線１３１の信号遅延や電圧降下を減らすことができるように低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えば、アルミニウム系の金属、銀系の金属、銅系の金属で形成することができる。他の１つの導電膜は、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）との接触特性に優れた物質、例えば、モリブデン系の金属、クロム、タンタル、またはチタニウムなどで形成することもできる。このような組み合わせの良い例としては、クロム下部膜とアルミニウム（合金）上部膜、及びアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。しかし、ゲート線１２１は、その他にも多様な金属と導電体で形成することができる。
ゲート線１２１及び維持電極線１３１は、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系の金属、銀（Ａｇ）や銀合金など銀系の金属、銅（Ｃｕ）や銅合金など銅系の金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系の金属、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）、タングステン（Ｗ）などで形成することができる。しかし、ゲート線１２１及び維持電極線１３１は、物理的性質の異なる２つの導電膜（図示せず）を含む多層膜構造とすることもできる。これら導電膜のうちの１つは、ゲート線１２１及び維持電極線１３１の信号遅延や電圧降下を減らすことができるように低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えば、アルミニウム系の金属、銀系の金属、銅系の金属で形成することができる。他の１つの導電膜は、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）との接触特性に優れた物質、例えば、モリブデン系の金属、クロム、タンタル、またはチタニウムなどで形成することもできる。このような組み合わせの良い例としては、クロム下部膜とアルミニウム（合金）上部膜、及びアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。しかし、ゲート線１２１は、その他にも多様な金属と導電体で形成することができる。
ゲート線１２１及び維持電極線１３１の側面は、基板１１０の面に対して３０゜〜８０゜程度の傾斜角で傾斜していることが好ましい。
ゲート線１２１及び維持電極線１３１の上には層間絶縁膜（ｉｎｔｅｒｌａｙｅｒ ｉｎｓｕｌａｔｉｎｇ ｆｉｌｍ）１６０が形成されている。層間絶縁膜１６０は、窒化ケイ素や酸化ケイ素などの無機絶縁物、有機絶縁物、低誘電率の絶縁物などで形成される。有機絶縁物と低誘電率の絶縁物の誘電定数は４．０以下であることが好ましい。有機絶縁物のうちの感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有する材料で層間絶縁膜１６０を形成してもよく、層間絶縁膜１６０の表面を平坦に形成することができる。
ゲート線１２１及び維持電極線１３１の上には層間絶縁膜（ｉｎｔｅｒｌａｙｅｒ ｉｎｓｕｌａｔｉｎｇ ｆｉｌｍ）１６０が形成されている。層間絶縁膜１６０は、窒化ケイ素や酸化ケイ素などの無機絶縁物、有機絶縁物、低誘電率の絶縁物などで形成される。有機絶縁物と低誘電率の絶縁物の誘電定数は４．０以下であることが好ましい。有機絶縁物のうちの感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有する材料で層間絶縁膜１６０を形成してもよく、層間絶縁膜１６０の表面を平坦に形成することができる。
層間絶縁膜１６０とゲート絶縁膜１４０には、ゲート電極１２４を中心として両側に位置するチャネル層１５１の２つの部分を露出する複数の接触孔１６３、１６５が形成されている。また、図示していないが、層間絶縁膜１６０にはゲート線１２１の端部を露出する接触孔が形成されても良い。
層間絶縁膜１６０の上には複数のデータ線（ｄａｔａ ｌｉｎｅ）１７１、複数のドレイン電極（ｄｒａｉｎ ｅｌｅｃｔｒｏｄｅ）１７５、及び画素電極１９１が形成されている。
層間絶縁膜１６０の上には複数のデータ線（ｄａｔａ ｌｉｎｅ）１７１、複数のドレイン電極（ｄｒａｉｎ ｅｌｅｃｔｒｏｄｅ）１７５、及び画素電極１９１が形成されている。
データ線１７１はデータ信号を伝達し、主に縦方向に延長されてゲート線１２１と交差する。各データ線１７１は、接触孔１６３を通じてチャネル層１５１と接続されているソース電極１７３を含み、他の層または外部の駆動回路と接続するために面積の広い端部を有するように構成できる。データ信号を生成するデータ駆動回路（図示せず）が基板１１０上に集積される場合、データ線１７１がデータ駆動回路に直接接続され得る。
ドレイン電極１７５はソース電極１７３と分離されており、接触孔１６５を通じてチャネル層１５１と接続されている。
データ線１７１、ソース電極１７３、及びドレイン電極１７５は、下部膜１７１ａ、１７３ａ、１７５ａと上部膜１７１ｂ、１７３ｂ、１７５ｂからなる二重膜で形成されている。ソース電極１７３及びドレイン電極１７５の下部膜１７３ａ、１７５ａは、接触孔１６３、１６５を通じてチャネル層１５１と接続されている。
データ線１７１、ソース電極１７３、及びドレイン電極１７５は、下部膜１７１ａ、１７３ａ、１７５ａと上部膜１７１ｂ、１７３ｂ、１７５ｂからなる二重膜で形成されている。ソース電極１７３及びドレイン電極１７５の下部膜１７３ａ、１７５ａは、接触孔１６３、１６５を通じてチャネル層１５１と接続されている。
ソース電極１７３及びドレイン電極１７５の下部膜１７３ａ、１７５ａは、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、アルミニウム（Ａｌ）またはガリウム（Ｇａ）などの酸化物である透明な導電性酸化物（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｎｇ Ｏｘｉｄｅ、ＴＣＯ）で形成されている。このような下部膜１７３ａ、１７５ａは、チャネル層１５１と仕事関数が類似しているため接触抵抗が低い。
ソース電極１７３及びドレイン電極１７５の上部膜１７３ｂ、１７５ｂは、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、水銀（Ａｇ）、クロム（Ｃｒ）、タングステン（Ｗ）、ニオブ（Ｎｂ）、チタニウム（Ｔｉ）またはタンタル（Ｔａ）などの金属、またはこれらの合金で形成されることが好ましく、多重膜構造とすることもできる。
データ線１７１の端部は、上部膜１７１ｂを除去して下部膜１７１ａが露出された構成とすることができる。データ線１７１の端部は、外部回路との接続のために外部に露出される必要があり、耐薬品性に優れた下部膜１７３ａが露出するようにする。
データ線１７１の端部は、上部膜１７１ｂを除去して下部膜１７１ａが露出された構成とすることができる。データ線１７１の端部は、外部回路との接続のために外部に露出される必要があり、耐薬品性に優れた下部膜１７３ａが露出するようにする。
ゲート線１２１と同様に、データ線１７１及びドレイン電極１７５もその側面が基板１１０面に対して３０゜〜８０゜程度の傾斜角で傾斜していることが好ましい。
画素電極１９１は、ソース電極１７３及びドレイン電極１７５の下部膜１７３ａ、１７５ａと同一の材質で構成されており、ドレイン電極１７５の下部膜１７５ａから延長されて形成されている。
画素電極１９１は、ソース電極１７３及びドレイン電極１７５の下部膜１７３ａ、１７５ａと同一の材質で構成されており、ドレイン電極１７５の下部膜１７５ａから延長されて形成されている。
画素電極１９１は、ドレイン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９１は、共通電圧の印加を受ける共通電極（図示せず）と共に電場を生成することによって、２つの電極の間の液晶層（図示せず）の液晶分子の方向を決定し、また２つの電極の間の発光層（図示せず）に電流を流して発光するように構成する。
データ線１７１、ドレイン電極１７５、及び層間絶縁膜１６０上には、窒化ケイ素や酸化ケイ素などの無機絶縁物質や有機絶縁物質などからなる保護膜（ｐａｓｓｉｖａｔｉｏｎ）１８０が形成されている。また、無機物からなる下部膜と有機物からなる上部膜とを有する構成とすることもできる。
データ線１７１、ドレイン電極１７５、及び層間絶縁膜１６０上には、窒化ケイ素や酸化ケイ素などの無機絶縁物質や有機絶縁物質などからなる保護膜（ｐａｓｓｉｖａｔｉｏｎ）１８０が形成されている。また、無機物からなる下部膜と有機物からなる上部膜とを有する構成とすることもできる。
保護膜１８０は、データ線１７１に沿って縦に長く形成されてデータ線１７１を覆っており、ソース電極１７３とドレイン電極１７５が配置されているところから横方向に突出し、ソース電極１７３とドレイン電極１７５とを覆っている。したがって、画素電極１９１はほとんど保護膜１８０と重畳せずに露出されている。
保護膜１８０上には、薄膜トランジスタ表示板と共通電極表示板との間隔を維持するための間隔材（ｃｏｌｕｍｎ ｓｐａｃｅｒ）３２０が形成されている。間隔材３２０は、平面的に保護膜１８０と実質的に同一の形状を有する。これは後述するように、間隔材３２０をエッチングマスクとして保護膜１８０をエッチングするためである。
保護膜１８０上には、薄膜トランジスタ表示板と共通電極表示板との間隔を維持するための間隔材（ｃｏｌｕｍｎ ｓｐａｃｅｒ）３２０が形成されている。間隔材３２０は、平面的に保護膜１８０と実質的に同一の形状を有する。これは後述するように、間隔材３２０をエッチングマスクとして保護膜１８０をエッチングするためである。
以下、図１及び図２に示した薄膜トランジスタ表示板を製造する方法について、図３〜図１０と共に前の図１及び図２を参照して詳細に説明する。
図３、図５、及び図９は、本発明の第１実施形態による薄膜トランジスタ表示板の製造方法を順に示す配置図であり、図４は、図３の薄膜トランジスタ表示板のＩＶ−ＩＶ線に沿った断面図である。図６は、図５の薄膜トランジスタ表示板のＶＩ−ＶＩ線に沿った断面図であり、図７及び図８は、図６の次の段階の薄膜トランジスタ表示板の断面図であり、図１０は、図９の薄膜トランジスタ表示板のＸ−Ｘ線に沿った断面図である。
図３、図５、及び図９は、本発明の第１実施形態による薄膜トランジスタ表示板の製造方法を順に示す配置図であり、図４は、図３の薄膜トランジスタ表示板のＩＶ−ＩＶ線に沿った断面図である。図６は、図５の薄膜トランジスタ表示板のＶＩ−ＶＩ線に沿った断面図であり、図７及び図８は、図６の次の段階の薄膜トランジスタ表示板の断面図であり、図１０は、図９の薄膜トランジスタ表示板のＸ−Ｘ線に沿った断面図である。
まず、図３及び図４に示すように、透明な絶縁基板１１０上に化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などの方法によって酸化物半導体層を形成する。酸化物半導体としては、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を基本とする酸化物、またはこれらの複合酸化物である酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ４）、インジウム−亜鉛酸化物（Ｚｎ-Ｉｎ-Ｏ）、または亜鉛−錫酸化物（Ｚｎ-Ｓｎ-Ｏ）などを用いる。
その後、酸化物半導体層をパターニングして複数のチャネル層１５１を形成する。
一方、遮断膜を形成する場合には、酸化物半導体層を形成する前に酸化ケイ素または窒化ケイ素を基板１１０上に蒸着する。
次に、図５及び図６に示すように、チャネル層１５１の上に化学気相蒸着法などによってゲート絶縁膜１４０を形成し、その上に金属膜を形成する。そして、金属膜をフォトエッチングして、ゲート電極１２４を含む複数のゲート線１２１、及び維持電極１３３を含む複数の維持電極線１３１を形成する。
一方、遮断膜を形成する場合には、酸化物半導体層を形成する前に酸化ケイ素または窒化ケイ素を基板１１０上に蒸着する。
次に、図５及び図６に示すように、チャネル層１５１の上に化学気相蒸着法などによってゲート絶縁膜１４０を形成し、その上に金属膜を形成する。そして、金属膜をフォトエッチングして、ゲート電極１２４を含む複数のゲート線１２１、及び維持電極１３３を含む複数の維持電極線１３１を形成する。
次に、図７及び図８に示すように、基板１１０の全面に層間絶縁膜１６０を形成し、層間絶縁膜１６０及びゲート絶縁膜１４０の一部をフォトエッチングして、チャネル層１５１を露出する複数の接触孔１６３、１６５を形成する。ゲート線１２１の端部を露出する接触孔もこの工程で形成できる。
以後、接触孔１６３、１６５を通じて露出されたチャネル層１５１の部分と層間絶縁膜１６０の表面の不純物を、プラズマを利用して除去する。
以後、接触孔１６３、１６５を通じて露出されたチャネル層１５１の部分と層間絶縁膜１６０の表面の不純物を、プラズマを利用して除去する。
次に、図９及び図１０に示すように、層間絶縁膜１６０の上にスパッタリングなどの方法によって下部金属膜と上部金属膜を順次に積層し、フォトエッチングして、下部膜１７３ａと上部膜１７３ｂからなるソース電極１７３を含む複数のデータ線１７１と、下部膜１７５ａと上部膜１７５ｂからなる複数のドレイン電極１７５とを形成する。そして、これと同時に、ドレイン電極１７５の下部膜１７５ａから伸びる画素電極１９１も形成する。
データ線１７１、ドレイン電極１７５、及び画素電極のパターニングは、次のような過程を通じて行われる。
まず、下部金属膜と上部金属膜を順次に積層した後に、上部金属膜の上に位置によって厚さの異なる感光膜パターンを形成する。このような感光膜パターンは、光透過領域、半透過領域、及び光遮断領域を有するハーフトーン（ｈａｌｆ-ｔｏｎｅ）のマスクを用いて露光し、現像することによって形成する。ハーフトーンマスクの反透過領域は、半透明膜またはスリットパターンを利用して形成できる。感光膜パターンは画素電極１９１が形成される部分の厚さを、データ線１７１とドレイン電極１７５が形成される部分の厚さより薄く形成する。
まず、下部金属膜と上部金属膜を順次に積層した後に、上部金属膜の上に位置によって厚さの異なる感光膜パターンを形成する。このような感光膜パターンは、光透過領域、半透過領域、及び光遮断領域を有するハーフトーン（ｈａｌｆ-ｔｏｎｅ）のマスクを用いて露光し、現像することによって形成する。ハーフトーンマスクの反透過領域は、半透明膜またはスリットパターンを利用して形成できる。感光膜パターンは画素電極１９１が形成される部分の厚さを、データ線１７１とドレイン電極１７５が形成される部分の厚さより薄く形成する。
この感光膜パターンをマスクとして上部金属膜をエッチングする１次エッチングを行った後に、下部金属膜をエッチングする２次エッチングを実施する。次いで、アッシング（ａｓｈｉｎｇ）工程を実施して画素電極１９１が形成される部分の感光膜を除去した後に、データ線１７１とドレイン電極１７５が形成される部分に残っている感光膜をエッチングマスクとして、露出されている上部金属膜をエッチングする３次エッチングを実施する。３次エッチングによって、画素電極１９１上の上部金属膜が除去される。
このような３回のエッチング工程によって、ソース電極１７３、ドレイン電極１７５、及び画素電極１９１を同時に形成する。
また、上述した３回のエッチング工程を２回に減らすために、１次エッチングと２次エッチング工程を合わせて進行することも可能である。
最後に、図１及び図２に示すように、絶縁膜を積層し、絶縁膜上に間隔材３２０を形成した後に、間隔材３２０をエッチングマスクとして絶縁膜をエッチングすることによって、画素電極１９１を露出し、データ線１７１、ソース電極１７３、及びドレイン電極１７５を覆う保護膜１８０を形成する。ここで、間隔材３２０は感光性物質を用いて形成することができ、この場合に写真工程だけで間隔材３２０を形成することができる。
また、上述した３回のエッチング工程を２回に減らすために、１次エッチングと２次エッチング工程を合わせて進行することも可能である。
最後に、図１及び図２に示すように、絶縁膜を積層し、絶縁膜上に間隔材３２０を形成した後に、間隔材３２０をエッチングマスクとして絶縁膜をエッチングすることによって、画素電極１９１を露出し、データ線１７１、ソース電極１７３、及びドレイン電極１７５を覆う保護膜１８０を形成する。ここで、間隔材３２０は感光性物質を用いて形成することができ、この場合に写真工程だけで間隔材３２０を形成することができる。
［実施形態２］
図１１は、本発明の第２実施形態による薄膜トランジスタ表示板の配置図であり、図１２は、図１１の薄膜トランジスタ表示板のＸＩＩ−ＸＩＩ線に沿った断面図である。
透明なガラスまたはプラスチックなどからなる絶縁基板１１０の上にチャネル層１５１が形成されている。チャネル層１５１は図の横方向に延長されており、他の層との接続のために面積の広い突出部を有する。
図１１は、本発明の第２実施形態による薄膜トランジスタ表示板の配置図であり、図１２は、図１１の薄膜トランジスタ表示板のＸＩＩ−ＸＩＩ線に沿った断面図である。
透明なガラスまたはプラスチックなどからなる絶縁基板１１０の上にチャネル層１５１が形成されている。チャネル層１５１は図の横方向に延長されており、他の層との接続のために面積の広い突出部を有する。
図示していないが、チャネル層１５１と基板１１０との間に酸化ケイ素（ＳｉＯ２）などからなる遮断膜を形成することができ、この場合には、基板１１０から拡散する不純物がチャネル層１５１に浸透することを遮断できる。
チャネル層１５１の上にはゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０はチャネル層１５１と同様に図の横方向に延長されており、面積の広い突出部を有する。ここで、ゲート絶縁膜１４０は平面的にチャネル層１５１と実質的に同一の形状を有する。これは、後述するように、ゲート絶縁膜１４０とチャネル層１５１とを同時にフォトエッチングしてパターニングするためである。
チャネル層１５１の上にはゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０はチャネル層１５１と同様に図の横方向に延長されており、面積の広い突出部を有する。ここで、ゲート絶縁膜１４０は平面的にチャネル層１５１と実質的に同一の形状を有する。これは、後述するように、ゲート絶縁膜１４０とチャネル層１５１とを同時にフォトエッチングしてパターニングするためである。
ゲート絶縁膜１４０の上には、ゲート電極１２４を含む複数のゲート線１２１が形成されている。ゲート線１２１はゲート信号を伝達するものであり、図の横方向に延長されるとともに、ゲート線１２１から上に突出しているゲート電極１２４を備えている。ゲート線１２１は、全ての部分がゲート絶縁膜１４０の上に位置している。
２つのゲート線１２１の間の基板１１０の上には維持電極線１３１が形成されており、２つのゲート線１２１のうちの下側に隣接している。維持電極線１３１は、上側のゲート線１２１の付近まで縦方向に延長された維持電極１３３を含む。
２つのゲート線１２１の間の基板１１０の上には維持電極線１３１が形成されており、２つのゲート線１２１のうちの下側に隣接している。維持電極線１３１は、上側のゲート線１２１の付近まで縦方向に延長された維持電極１３３を含む。
維持電極線１３１は、チャネル層１５１とゲート絶縁膜１４０の上に位置しても良い。
前述した以外の薄膜トランジスタ表示板の構造は第１実施形態と同一であるため、その説明を省略する。
以下、本発明の第２実施形態による薄膜トランジスタ表示板の製造方法について、図１３〜図２０を参照して説明する。
前述した以外の薄膜トランジスタ表示板の構造は第１実施形態と同一であるため、その説明を省略する。
以下、本発明の第２実施形態による薄膜トランジスタ表示板の製造方法について、図１３〜図２０を参照して説明する。
図１３、図１５、及び図１９は、本発明の第２実施形態による薄膜トランジスタ表示板の製造方法を順に示す配置図であり、図１４は、図１３の薄膜トランジスタ表示板のＸＩＶ−ＸＩＶ線に沿った断面図である。図１６は、図１５の薄膜トランジスタ表示板のＸＶＩ−ＸＶＩ線に沿った断面図であり、図１７及び図１８は、図１６の次の段階の薄膜トランジスタ表示板の断面図であり、図２０は、図１９の薄膜トランジスタ表示板のＸＸ-ＸＸ線に沿った断面図である。
図１３及び図１４に示すように、透明な絶縁基板１１０の上に酸化物半導体層とゲート絶縁層を真空ブレーキ（ｖａｃｕｕｍ ｂｒｅａｋ）なしにスパッタリング法で順に蒸着し、一回のフォトエッチングで共にパターニングしてゲート絶縁膜１４０とチャネル層１５１とを形成する。
チャネル層１５１のチャネル部がエッチングガスと周辺の酸素及び水分などに露出すると、これらエッチングガス、酸素、水分などによって影響を受け、チャネル層１５１のＶｔｈ値がマイナス（−）にシフト（ｓｈｉｆｔ）する現象が発生する。このことから、強化モード（ｅｎｈａｎｃｅ ｍｏｄｅ）として用いるのが難しく、損傷するおそれがあることから、酸化物半導体層とゲート絶縁層とを１つのチャンバー内で真空ブレーキなしに蒸着して、外部環境に露出されることを防止している。
チャネル層１５１のチャネル部がエッチングガスと周辺の酸素及び水分などに露出すると、これらエッチングガス、酸素、水分などによって影響を受け、チャネル層１５１のＶｔｈ値がマイナス（−）にシフト（ｓｈｉｆｔ）する現象が発生する。このことから、強化モード（ｅｎｈａｎｃｅ ｍｏｄｅ）として用いるのが難しく、損傷するおそれがあることから、酸化物半導体層とゲート絶縁層とを１つのチャンバー内で真空ブレーキなしに蒸着して、外部環境に露出されることを防止している。
次に、図１５及び図１６に示すように、基板１１０の全面に金属膜を形成する。そして、金属膜をフォトエッチングして、ゲート電極１２４を含む複数のゲート線１２１、及び維持電極１３３を含む複数の維持電極線１３１を形成する。
そして、この後の薄膜トランジスタ表示板の製造方法は、図７〜図１０に基づいて説明した事項と同一である。
そして、この後の薄膜トランジスタ表示板の製造方法は、図７〜図１０に基づいて説明した事項と同一である。
つまり、図１７に示すように、基板１１０の全面に層間絶縁膜１６０を形成する。
次に、図１８に示すように、層間絶縁膜１６０とゲート絶縁膜１４０とをフォトエッチングして、チャネル層１５１を露出する複数の接触孔１６３、１６５を形成し、接触孔１６３、１６５を通じて露出されたチャネル層１５１の部分と層間絶縁膜１６０の表面の不純物をプラズマを利用して除去する。
次に、図１８に示すように、層間絶縁膜１６０とゲート絶縁膜１４０とをフォトエッチングして、チャネル層１５１を露出する複数の接触孔１６３、１６５を形成し、接触孔１６３、１６５を通じて露出されたチャネル層１５１の部分と層間絶縁膜１６０の表面の不純物をプラズマを利用して除去する。
次に、図１９及び図２０に示すように、層間絶縁膜１６０の上にスパッタリングなどの方法で上部金属膜と下部金属膜とを順に積層し、ハーフトーンマスクを利用したフォトエッチングを進行して、下部膜１７１ａと上部膜１７１ｂからなるデータ線１７１、下部膜１７５ａと上部膜１７５ｂからなるドレイン電極１７５、及びドレイン電極１７５の下部膜１７５ａから延長された画素電極１９１を形成する。
最後に、図１１及び図１２に示すように、絶縁膜を積層し、絶縁膜の上に間隔材３２０を形成した後、間隔材３２０をエッチングマスクとして絶縁膜をエッチングすることによって、画素電極１９１を露出する保護膜１８０を形成する。
［実施形態３］
図２１は、本発明の第３実施形態による薄膜トランジスタ表示板の配置図であり、図２２は、図２１の薄膜トランジスタ表示板のＸＸＩＩ−ＸＸＩＩ線に沿った断面図である。
［実施形態３］
図２１は、本発明の第３実施形態による薄膜トランジスタ表示板の配置図であり、図２２は、図２１の薄膜トランジスタ表示板のＸＸＩＩ−ＸＸＩＩ線に沿った断面図である。
本発明の第３実施形態による薄膜トランジスタ表示板は、間隔材３２０がデータ線１７１と重畳する部分で部分的に除去され、その下の保護膜１８０が露出されていることが第１実施形態と異なる。データ線１７１と重畳する部分の間隔材３２０を完全に除去する代わりに、他の部分に比べ薄く形成しても良い。
このように、間隔材３２０をデータ線１７１の上で部分的に除去して島状に形成することにより、液晶の注入時に液晶の流入を円滑に行うことができる。
このように、間隔材３２０をデータ線１７１の上で部分的に除去して島状に形成することにより、液晶の注入時に液晶の流入を円滑に行うことができる。
このような島状間隔材３２０を有する薄膜トランジスタ表示板を製造する方法は、データ線１７１、ドレイン電極１７５、及び画素電極１９１を形成する段階までは本発明の第１実施形態と同一である。
この後、データ線１７１、ドレイン電極１７５、及び画素電極１９１の上に絶縁膜を積層し、絶縁膜の上に感光膜を形成した後、ハーフトーンマスクを用いて感光膜を露光して現像する。これを通じ、データ線１７１の上部に位置する部分の厚さが他の部分に比べ薄い予備間隔材を形成し、予備間隔材をエッチングマスクとして絶縁膜をエッチングすることによって、画素電極１９１を露出する保護膜１８０を形成する。保護膜１８０をエッチングする間に予備間隔材も一部エッチングされ、厚さが減少して間隔材３２０が完成する。この時、エッチング時間を調節することによって、他の部分に比べ厚さの薄いデータ線１７１の上部の部分を全て除去したり、一部残したりしても良い。必要に応じては、アッシングを通じて間隔材３２０の厚さを調節することもできる。
［実施形態４］
図２３は、本発明の第４実施形態による薄膜トランジスタ表示板の配置図であり、図２４は、図２３の薄膜トランジスタ表示板のＸＸＩＶ−ＸＸＩＶ線に沿った断面図である。
この後、データ線１７１、ドレイン電極１７５、及び画素電極１９１の上に絶縁膜を積層し、絶縁膜の上に感光膜を形成した後、ハーフトーンマスクを用いて感光膜を露光して現像する。これを通じ、データ線１７１の上部に位置する部分の厚さが他の部分に比べ薄い予備間隔材を形成し、予備間隔材をエッチングマスクとして絶縁膜をエッチングすることによって、画素電極１９１を露出する保護膜１８０を形成する。保護膜１８０をエッチングする間に予備間隔材も一部エッチングされ、厚さが減少して間隔材３２０が完成する。この時、エッチング時間を調節することによって、他の部分に比べ厚さの薄いデータ線１７１の上部の部分を全て除去したり、一部残したりしても良い。必要に応じては、アッシングを通じて間隔材３２０の厚さを調節することもできる。
［実施形態４］
図２３は、本発明の第４実施形態による薄膜トランジスタ表示板の配置図であり、図２４は、図２３の薄膜トランジスタ表示板のＸＸＩＶ−ＸＸＩＶ線に沿った断面図である。
本発明の第４実施形態による薄膜トランジスタ表示板は、間隔材３２０がデータ線１７１と重畳する部分で部分的に除去され、その下の保護膜１８０が露出されていることが第２実施形態と異なる。データ線１７１と重畳する部分の間隔材３２０を完全に除去する代わりに、他の部分に比べ薄く形成することもできる。
このように、間隔材３２０をデータ線１７１の上で部分的に除去して島状に形成することにより、液晶の注入時に液晶の流入を円滑に行うことができる。
このように、間隔材３２０をデータ線１７１の上で部分的に除去して島状に形成することにより、液晶の注入時に液晶の流入を円滑に行うことができる。
このような島状間隔材３２０を有する薄膜トランジスタ表示板を製造する方法は、データ線１７１、ドレイン電極１７５、及び画素電極１９１を形成する段階までは本発明の第２実施形態と同一である。
この後、データ線１７１、ドレイン電極１７５、及び画素電極１９１の上に絶縁膜を積層し、絶縁膜の上に感光膜を形成した後、ハーフトーンマスクを用いて感光膜を露光して現像する。これを通じ、データ線１７１の上部に位置する部分の厚さが、他の部分に比べ薄い予備間隔材を形成し、予備間隔材をエッチングマスクとして絶縁膜をエッチングすることによって、画素電極１９１を露出する保護膜１８０を形成する。保護膜１８０をエッチングする間に予備間隔材も一部エッチングされ、厚さが減少して間隔材３２０が完成する。
この後、データ線１７１、ドレイン電極１７５、及び画素電極１９１の上に絶縁膜を積層し、絶縁膜の上に感光膜を形成した後、ハーフトーンマスクを用いて感光膜を露光して現像する。これを通じ、データ線１７１の上部に位置する部分の厚さが、他の部分に比べ薄い予備間隔材を形成し、予備間隔材をエッチングマスクとして絶縁膜をエッチングすることによって、画素電極１９１を露出する保護膜１８０を形成する。保護膜１８０をエッチングする間に予備間隔材も一部エッチングされ、厚さが減少して間隔材３２０が完成する。
この時、エッチング時間を調節することによって、他の部分に比べ厚さの薄いデータ線１７１の上部の部分を全て除去したり、一部残したりしても良い。必要に応じては、アッシングを通じて間隔材３２０の厚さを調節することもできる。
［実施形態５］
図２５は、本発明の第５実施形態による薄膜トランジスタ表示板の断面図である。
［実施形態５］
図２５は、本発明の第５実施形態による薄膜トランジスタ表示板の断面図である。
本発明の第５実施形態による薄膜トランジスタ表示板は、画素電極１９１の上にカラーフィルタ２３０が形成されていることが第１実施形態と異なる。
このように、カラーフィルタ２３０を画素電極１９１の上に形成すれば、薄膜トランジスタ表示板と対向表示板とを結合する時に、カラーフィルタ２３０と画素電極１９１とを正確に整列するための努力を節減することができる。
このように、カラーフィルタ２３０を画素電極１９１の上に形成すれば、薄膜トランジスタ表示板と対向表示板とを結合する時に、カラーフィルタ２３０と画素電極１９１とを正確に整列するための努力を節減することができる。
本発明の第５実施形態による薄膜トランジスタ表示板は、第１実施形態による薄膜トランジスタ表示板の製造方法において、間隔材３２０と保護膜１８０とを形成した後に、カラーフィルタ２３０を形成する工程を追加することによって製造できる。
本発明の第３実施形態による薄膜トランジスタ表示板においても、画素電極１９１の上にカラーフィルタ２３０を形成することができる。
［実施形態６］
図２６は、本発明の第６実施形態による薄膜トランジスタ表示板の断面図である。
本発明の第３実施形態による薄膜トランジスタ表示板においても、画素電極１９１の上にカラーフィルタ２３０を形成することができる。
［実施形態６］
図２６は、本発明の第６実施形態による薄膜トランジスタ表示板の断面図である。
本発明の第６実施形態による薄膜トランジスタ表示板は、画素電極１９１の上にカラーフィルタ２３０が形成されていることが第２実施形態と異なる。
このように、カラーフィルタ２３０を画素電極１９１の上に形成すれば、薄膜トランジスタ表示板と対向表示板とを結合する時に、カラーフィルタ２３０と画素電極１９１とを正確に整列するための努力を節減することができる。
このように、カラーフィルタ２３０を画素電極１９１の上に形成すれば、薄膜トランジスタ表示板と対向表示板とを結合する時に、カラーフィルタ２３０と画素電極１９１とを正確に整列するための努力を節減することができる。
本発明の第６実施形態による薄膜トランジスタ表示板は、第２実施形態による薄膜トランジスタ表示板の製造方法において、間隔材３２０と保護膜１８０とを形成した後に、カラーフィルタ２３０を形成する工程を追加することによって製造できる。
本発明の第４実施形態による薄膜トランジスタ表示板においても、画素電極１９１の上にカラーフィルタ２３０を形成することができる。
［実施形態７］
図２７は、本発明の第７実施形態による薄膜トランジスタ表示板の断面図である。
本発明の第４実施形態による薄膜トランジスタ表示板においても、画素電極１９１の上にカラーフィルタ２３０を形成することができる。
［実施形態７］
図２７は、本発明の第７実施形態による薄膜トランジスタ表示板の断面図である。
本発明の第７実施形態による薄膜トランジスタ表示板は、画素電極１９１と層間絶縁膜１６０との間にカラーフィルタ２３０が形成されていることが第１実施形態と異なる。
このように、カラーフィルタ２３０を画素電極１９１と層間絶縁膜１６０との間に形成すれば、薄膜トランジスタ表示板と対向表示板とを結合する時に、カラーフィルタ２３０と画素電極１９１とを正確に整列するための努力を節減することができる。これと共に、カラーフィルタ２３０を画素電極１９１が覆うようにすることで、カラーフィルタ２３０と液晶が接触することによって発生し得る液晶の汚染を防止することができる。
このように、カラーフィルタ２３０を画素電極１９１と層間絶縁膜１６０との間に形成すれば、薄膜トランジスタ表示板と対向表示板とを結合する時に、カラーフィルタ２３０と画素電極１９１とを正確に整列するための努力を節減することができる。これと共に、カラーフィルタ２３０を画素電極１９１が覆うようにすることで、カラーフィルタ２３０と液晶が接触することによって発生し得る液晶の汚染を防止することができる。
本発明の第７実施形態による薄膜トランジスタ表示板は、第１実施形態による薄膜トランジスタ表示板の製造方法において、層間絶縁膜１６０を形成した後に、カラーフィルタ２３０を形成する工程を追加することによって製造できる。
本発明の第３実施形態による薄膜トランジスタ表示板においても、画素電極１９１と層間絶縁膜１６０との間にカラーフィルタ２３０を形成することができる。
［実施形態８］
図２８は、本発明の第８実施形態による薄膜トランジスタ表示板の断面図である。
本発明の第３実施形態による薄膜トランジスタ表示板においても、画素電極１９１と層間絶縁膜１６０との間にカラーフィルタ２３０を形成することができる。
［実施形態８］
図２８は、本発明の第８実施形態による薄膜トランジスタ表示板の断面図である。
本発明の第８実施形態による薄膜トランジスタ表示板は、画素電極１９１と層間絶縁膜１６０との間にカラーフィルタ２３０が形成されていることが第２実施形態と異なる。
このように、カラーフィルタ２３０を画素電極１９１と層間絶縁膜１６０との間に形成すれば、薄膜トランジスタ表示板と対向表示板とを結合する時に、カラーフィルタ２３０と画素電極１９１とを正確に整列するための努力を節減することができる。これと共に、カラーフィルタ２３０を画素電極１９１が覆うようにすることで、カラーフィルタ２３０と液晶が接触することによって発生し得る液晶の汚染を防止することができる。
このように、カラーフィルタ２３０を画素電極１９１と層間絶縁膜１６０との間に形成すれば、薄膜トランジスタ表示板と対向表示板とを結合する時に、カラーフィルタ２３０と画素電極１９１とを正確に整列するための努力を節減することができる。これと共に、カラーフィルタ２３０を画素電極１９１が覆うようにすることで、カラーフィルタ２３０と液晶が接触することによって発生し得る液晶の汚染を防止することができる。
本発明の第８実施形態による薄膜トランジスタ表示板は、第２実施形態による薄膜トランジスタ表示板の製造方法において、層間絶縁膜１６０を形成した後に、カラーフィルタ２３０を形成する工程を追加することによって製造できる。
本発明の第４実施形態による薄膜トランジスタ表示板においても、画素電極１９１と層間絶縁膜１６０との間にカラーフィルタ２３０を形成することができる。
［実施形態９］
図２９は、本発明の第９実施形態による薄膜トランジスタ表示板の断面図である。
本発明の第４実施形態による薄膜トランジスタ表示板においても、画素電極１９１と層間絶縁膜１６０との間にカラーフィルタ２３０を形成することができる。
［実施形態９］
図２９は、本発明の第９実施形態による薄膜トランジスタ表示板の断面図である。
本発明の第９実施形態による薄膜トランジスタ表示板は、基板１１０とチャネル層１５１との間にカラーフィルタ２３０が形成されていることが第１実施形態と異なる。カラーフィルタ２３０の上には酸化ケイ素や窒化ケイ素などを蒸着して遮断膜（図示せず）をさらに形成することもできる。
このように、カラーフィルタ２３０を基板１１０とチャネル層１５１との間に形成すれば、薄膜トランジスタ表示板と対向表示板とを結合する時に、カラーフィルタ２３０と画素電極１９１とを正確に整列するための努力を節減することができる。これと共に、カラーフィルタ２３０が複数の薄膜によって覆われているため、カラーフィルタ２３０と液晶が接触することによって発生し得る液晶の汚染を防止することができる。
このように、カラーフィルタ２３０を基板１１０とチャネル層１５１との間に形成すれば、薄膜トランジスタ表示板と対向表示板とを結合する時に、カラーフィルタ２３０と画素電極１９１とを正確に整列するための努力を節減することができる。これと共に、カラーフィルタ２３０が複数の薄膜によって覆われているため、カラーフィルタ２３０と液晶が接触することによって発生し得る液晶の汚染を防止することができる。
本発明の第９実施形態による薄膜トランジスタ表示板は、第１実施形態による薄膜トランジスタ表示板の製造方法において、チャネル層１５１を形成する前に、カラーフィルタ２３０を形成する工程を追加することによって製造できる。
本発明の第３実施形態による薄膜トランジスタ表示板においても、基板１１０とチャネル層１５１との間にカラーフィルタ２３０を形成することができる。
［実施形態１０］
図３０は、本発明の第１０実施形態による薄膜トランジスタ表示板の断面図である。
本発明の第３実施形態による薄膜トランジスタ表示板においても、基板１１０とチャネル層１５１との間にカラーフィルタ２３０を形成することができる。
［実施形態１０］
図３０は、本発明の第１０実施形態による薄膜トランジスタ表示板の断面図である。
本発明の第１０実施形態による薄膜トランジスタ表示板は、基板１１０とチャネル層１５１との間にカラーフィルタ２３０が形成されていることが第２実施形態と異なる。カラーフィルタ２３０上には酸化ケイ素や窒化ケイ素などを蒸着して遮断膜（図示せず）をさらに形成することもできる。
このように、カラーフィルタ２３０を基板１１０とチャネル層１５１との間に形成すれば、薄膜トランジスタ表示板と対向表示板とを結合する時に、カラーフィルタ２３０と画素電極１９１とを正確に整列するための努力を節減することができる。これと共に、カラーフィルタ２３０が複数の薄膜によって覆われているため、カラーフィルタ２３０と液晶が接触することによって発生し得る液晶の汚染を防止することができる。
このように、カラーフィルタ２３０を基板１１０とチャネル層１５１との間に形成すれば、薄膜トランジスタ表示板と対向表示板とを結合する時に、カラーフィルタ２３０と画素電極１９１とを正確に整列するための努力を節減することができる。これと共に、カラーフィルタ２３０が複数の薄膜によって覆われているため、カラーフィルタ２３０と液晶が接触することによって発生し得る液晶の汚染を防止することができる。
本発明の第１０実施形態による薄膜トランジスタ表示板は、第２実施形態による薄膜トランジスタ表示板の製造方法において、チャネル層１５１を形成する前に、カラーフィルタ２３０を形成する工程を追加することによって製造できる。
本発明の第４実施形態による薄膜トランジスタ表示板においても、基板１１０とチャネル層１５１との間にカラーフィルタ２３０を形成することができる。
本発明の第４実施形態による薄膜トランジスタ表示板においても、基板１１０とチャネル層１５１との間にカラーフィルタ２３０を形成することができる。
以上、本発明の好ましい実施形態について詳細に説明したが、当該技術分野における通常の知識を有する者であれば、これらから多様な変形及び均等な他の実施形態が可能であるという点を理解することができる。したがって、本発明の権利範囲は、これらに限定されるわけではなく、添付した請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。
１１０ 絶縁基板
１２１ ゲート線
１２４ ゲート電極
１３１ 維持電極線
１３３ 維持電極
１４０ ゲート絶縁膜
１５１ チャネル層
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１９１ 画素電極
２３０ カラーフィルタ
３２０ 間隔材
１２１ ゲート線
１２４ ゲート電極
１３１ 維持電極線
１３３ 維持電極
１４０ ゲート絶縁膜
１５１ チャネル層
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１９１ 画素電極
２３０ カラーフィルタ
３２０ 間隔材
Claims (28)
- 絶縁基板と、
前記絶縁基板上に形成され、酸化物を含むチャネル層と、
前記チャネル層上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されているゲート電極と、
前記ゲート電極上に形成されている層間絶縁膜と、
前記層間絶縁膜上に形成され、第１導電層と第２導電層を含んでソース電極を有するデータ線と、
前記層間絶縁膜上に形成され、前記第１導電層と前記第２導電層を含むドレイン電極と、
前記ドレイン電極の第１導電層から延長された画素電極と、
前記データ線及びドレイン電極上に形成されている保護膜と、
前記保護膜上に形成されている間隔材と、
を有することを特徴とする薄膜トランジスタ表示板。 - 前記保護膜は、前記データ線に沿って長く形成されており、前記ドレイン電極を覆う突出部を有することを特徴とする請求項１に記載の薄膜トランジスタ表示板。
- 前記間隔材は、前記保護膜と実質的に同一の平面形状を有することを特徴とする請求項２に記載の薄膜トランジスタ表示板。
- 前記間隔材は、前記データ線の上部で部分的に除去されて前記保護膜を露出しており、前記間隔材の下には前記間隔材と実質的に同一の平面形状を有する保護膜が形成されていることを特徴とする請求項２に記載の薄膜トランジスタ表示板。
- 前記ゲート絶縁膜は、前記チャネル層と実質的に同一の平面形状を有することを特徴とする請求項２または３に記載の薄膜トランジスタ表示板。
- 前記ゲート線は、前記ゲート絶縁膜の上に位置することを特徴とする請求項５に記載の薄膜トランジスタ表示板。
- 前記ゲート絶縁膜と重畳しない位置の前記基板上に形成され、前記データ線と交差する維持電極線をさらに有することを特徴とする請求項６に記載の薄膜トランジスタ表示板。
- 前記画素電極上に形成されているカラーフィルタをさらに有することを特徴とする請求項５に記載の薄膜トランジスタ表示板。
- 前記層間絶縁膜と前記画素電極との間に形成されているカラーフィルタをさらに有することを特徴とする請求項５に記載の薄膜トランジスタ表示板。
- 前記基板と前記チャネル層との間に形成されているカラーフィルタをさらに有することを特徴とする請求項５に記載の薄膜トランジスタ表示板。
- 前記ゲート絶縁膜は、前記チャネル層と実質的に同一の平面形状を有することを特徴とする請求項１に記載の薄膜トランジスタ表示板。
- 前記ゲート線は、前記ゲート絶縁膜上に位置することを特徴とする請求項１１に記載の薄膜トランジスタ表示板。
- 前記ゲート絶縁膜と重畳しない位置の前記基板上に形成され、前記データ線と交差する維持電極線をさらに有することを特徴とする請求項１２に記載の薄膜トランジスタ表示板。
- 前記画素電極上に形成されているカラーフィルタをさらに有することを特徴とする請求項１１〜１３のうちのいずれか１項に記載の薄膜トランジスタ表示板。
- 前記層間絶縁膜と前記画素電極との間に形成されているカラーフィルタをさらに有することを特徴とする請求項１１〜１３のうちのいずれか１項に記載の薄膜トランジスタ表示板。
- 前記基板と前記チャネル層との間に形成されているカラーフィルタをさらに有することを特徴とする請求項１１〜１３のうちのいずれか１項に記載の薄膜トランジスタ表示板。
- 前記データ線、前記ドレイン電極の第１導電層、及び前記画素電極は、インジウム、亜鉛、錫、アルミニウム、及びガリウムのうちのいずれか１つ以上の酸化物を含む透明導電性酸化膜であり、
前記データ線と前記ドレイン電極の第２導電層は、アルミニウム、モリブデン、銅、水銀、クロム、タングステン、ニオブ、チタニウム、及びタンタルのうちのいずれか１つ以上を含む金属膜であることを特徴とする請求項１に記載の薄膜トランジスタ表示板。 - 絶縁基板と、
前記絶縁基板上に形成され、酸化物を含むチャネル層と、
前記チャネル層上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されているゲート線と、
前記ゲート線上に形成されている層間絶縁膜と、
前記層間絶縁膜上に形成され、ソース電極を有するデータ線及びドレイン電極と、
前記層間絶縁膜上に形成され、前記ドレイン電極と接続されている画素電極と、
前記データ線及びドレイン電極上に形成されている保護膜と、
前記保護膜上に形成されている間隔材と、
を有し、前記保護膜は前記データ線に沿って長く形成され、前記ドレイン電極を覆う突出部を有することを特徴とする薄膜トランジスタ表示板。 - 前記間隔材は、前記保護膜と実質的に同一の平面形状を有することを特徴とする請求項１８に記載の薄膜トランジスタ表示板。
- 前記間隔材は、前記データ線の上部で部分的に除去されて前記保護膜を露出しており、前記間隔材の下には前記間隔材と実質的に同一の平面形状を有する保護膜が形成されていることを特徴とする請求項１８に記載の薄膜トランジスタ表示板。
- 絶縁基板上に酸化物を含むチャネル層を形成する段階と、
前記チャネル層上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上にゲート電極を含むゲート線を形成する段階と、
前記ゲート線上に層間絶縁膜を形成する段階と、
前記層間絶縁膜及び前記ゲート絶縁膜に前記チャネル層を露出する複数の接触孔を形成する段階と、
前記層間絶縁膜上にソース電極を含むデータ線、ドレイン電極、及びドレイン電極と接続されている画素電極を形成する段階と、
前記データ線、ドレイン電極、及び画素電極上に保護用絶縁膜を積層する段階と、
前記保護用絶縁膜上に間隔材を形成する段階と、
前記間隔材をエッチングマスクとして前記保護用絶縁膜をエッチングすることにより前記画素電極を露出する保護膜を形成する段階と、
を有することを特徴とする薄膜トランジスタ表示板の製造方法。 - 前記層間絶縁膜上にソース電極を含むデータ線、ドレイン電極、及びドレイン電極と接続されている画素電極を形成する段階は、
第１導電層と第２導電層を順に積層する段階と、
前記第２導電層上に位置によって厚さの異なる第１感光膜パターンを形成する段階と、
前記第１感光膜パターンをエッチングマスクとして露出している前記第２導電層及び第１導電層をエッチングする段階と、
前記第１感光膜パターンをアッシングして前記第２導電層を追加的に露出する第２感光膜パターンを形成する段階と、
前記第２感光膜パターンをマスクとして追加的に露出された前記第２導電層をエッチングする段階と、
を有することを特徴とする請求項２１に記載の薄膜トランジスタ表示板の製造方法。 - 前記絶縁基板上にチャネル層を形成する段階と、前記チャネル層上にゲート絶縁膜を形成する段階は、
前記絶縁基板上に酸化物半導体層と保護用絶縁膜を順に積層する段階と、
前記保護用絶縁膜と前記酸化物半導体層とを共にフォトエッチングする段階と、
を有することを特徴とする請求項２１に記載の薄膜トランジスタ表示板の製造方法。 - 前記保護用絶縁膜上に間隔材を形成する段階は、
前記保護用絶縁膜上に感光膜を形成する段階と、
前記感光膜をハーフトーンマスクを用いて露光する段階と、
露光された前記感光膜を現像して、前記データ線の上部に位置し厚さが他の部分に比べ薄い部分を有する間隔材を形成する段階と、
を有することを特徴とする請求項２１に記載の薄膜トランジスタ表示板の製造方法。 - 前記画素電極上にカラーフィルタを形成する段階をさらに有することを特徴とする請求項２１〜２４のうちのいずれか１項に記載の薄膜トランジスタ表示板の製造方法。
- 前記ゲート線上に層間絶縁膜を形成する段階と、前記層間絶縁膜上にソース電極を含むデータ線、ドレイン電極、及びドレイン電極と接続されている画素電極を形成する段階との間に、カラーフィルタを形成する段階をさらに有することを特徴とする請求項２１〜２４のうちのいずれか１項に記載の薄膜トランジスタ表示板の製造方法。
- 前記絶縁基板上にチャネル層を形成する段階の前に、前記絶縁基板上にカラーフィルタを形成する段階をさらに含むことを特徴とする請求項２１〜２４のうちのいずれか１項に記載の薄膜トランジスタ表示板の製造方法。
- 絶縁基板上に酸化物を含むチャネル層を形成する段階と、
前記チャネル層上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上にゲート電極を含むゲート線を形成する段階と、
前記ゲート線上に層間絶縁膜を形成する段階と、
前記層間絶縁膜及び前記ゲート絶縁膜に前記チャネル層を露出する複数の接触孔を形成する段階と、
前記層間絶縁膜上に第１導電層と第２導電層を順に積層する段階と、
前記第２導電層上に位置によって厚さの異なる第１感光膜パターンを形成する段階と、
前記第１感光膜パターンをエッチングマスクとして露出している前記第２導電層及び第１導電層をエッチングし、ソース電極を含むデータ線、ドレイン電極、及びドレイン電極と接続されている予備画素電極を形成する段階と、
前記第１感光膜パターンをアッシングして、前記予備画素電極の前記第２導電層を追加的に露出する第２感光膜パターンを形成する段階と、
前記第２感光膜パターンをマスクとして、追加的に露出された前記第２導電層をエッチングして画素電極を形成する段階と、
前記データ線、ドレイン電極、及び画素電極上に保護用絶縁膜を積層する段階と、
前記保護用絶縁膜上に間隔材を形成する段階と、
を有することを特徴とする薄膜トランジスタ表示板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2007-0058216 | 2007-06-14 | ||
| KR1020070058216A KR101415561B1 (ko) | 2007-06-14 | 2007-06-14 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008311616A true JP2008311616A (ja) | 2008-12-25 |
| JP5324111B2 JP5324111B2 (ja) | 2013-10-23 |
Family
ID=40131454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008058887A Active JP5324111B2 (ja) | 2007-06-14 | 2008-03-10 | 薄膜トランジスタ表示板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7863607B2 (ja) |
| JP (1) | JP5324111B2 (ja) |
| KR (1) | KR101415561B1 (ja) |
| CN (2) | CN101325202A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011248355A (ja) * | 2010-04-28 | 2011-12-08 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2013545273A (ja) * | 2010-09-29 | 2013-12-19 | ガーディアン・インダストリーズ・コーポレーション | 酸化物薄膜トランジスタアレイの製造方法及び酸化物薄膜トランジスタアレイを組み込んだ装置 |
| WO2014034617A1 (ja) * | 2012-08-30 | 2014-03-06 | シャープ株式会社 | 回路基板及び表示装置 |
| JP2015194763A (ja) * | 2010-01-20 | 2015-11-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2016106400A (ja) * | 2009-02-06 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016136647A (ja) * | 2010-11-11 | 2016-07-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016153900A (ja) * | 2009-03-05 | 2016-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017227939A (ja) * | 2009-12-28 | 2017-12-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2021085900A (ja) * | 2019-11-25 | 2021-06-03 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123957A (ja) * | 2007-11-15 | 2009-06-04 | Sumitomo Chemical Co Ltd | 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ |
| WO2010050419A1 (en) * | 2008-10-31 | 2010-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit and display device |
| TWI613489B (zh) * | 2008-12-03 | 2018-02-01 | 半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| JP5491833B2 (ja) | 2008-12-05 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| EP2515337B1 (en) | 2008-12-24 | 2016-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit and semiconductor device |
| US8461582B2 (en) | 2009-03-05 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20100224878A1 (en) * | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2011021451A (ja) * | 2009-07-15 | 2011-02-03 | Kanazawa Seisakusho:Kk | フロアパネル及びフロアパネルアセンブリ |
| JP5796760B2 (ja) * | 2009-07-29 | 2015-10-21 | Ｎｌｔテクノロジー株式会社 | トランジスタ回路 |
| KR102097932B1 (ko) * | 2009-07-31 | 2020-04-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
| KR101979327B1 (ko) | 2009-09-16 | 2019-05-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 이의 제조 방법 |
| CN105609565B (zh) * | 2009-09-16 | 2019-02-22 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| KR101056229B1 (ko) * | 2009-10-12 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 |
| KR102162746B1 (ko) | 2009-10-21 | 2020-10-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 아날로그 회로 및 반도체 장치 |
| KR101876470B1 (ko) * | 2009-11-06 | 2018-07-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| MY166309A (en) | 2009-11-20 | 2018-06-25 | Semiconductor Energy Lab | Nonvolatile latch circuit and logic circuit, and semiconductor device using the same |
| CN103426935A (zh) | 2009-11-27 | 2013-12-04 | 株式会社半导体能源研究所 | 半导体装置和及其制造方法 |
| KR101871654B1 (ko) * | 2009-12-18 | 2018-06-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치의 구동 방법 및 표시 장치 |
| KR101862811B1 (ko) * | 2010-02-26 | 2018-05-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 표시장치의 구동 방법 |
| KR101950364B1 (ko) * | 2010-02-26 | 2019-02-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
| WO2011162104A1 (en) * | 2010-06-25 | 2011-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
| JP5329501B2 (ja) * | 2010-09-06 | 2013-10-30 | シャープ株式会社 | 蛍光体 |
| US8558960B2 (en) | 2010-09-13 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| KR20120042029A (ko) | 2010-10-22 | 2012-05-03 | 삼성모바일디스플레이주식회사 | 표시 장치 및 그 제조 방법 |
| KR101802860B1 (ko) * | 2010-12-14 | 2017-11-30 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| TWI544525B (zh) * | 2011-01-21 | 2016-08-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP2013093565A (ja) | 2011-10-07 | 2013-05-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| TWI567985B (zh) * | 2011-10-21 | 2017-01-21 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP6122275B2 (ja) | 2011-11-11 | 2017-04-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN102646632B (zh) * | 2012-03-08 | 2014-04-02 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
| CN102651343B (zh) * | 2012-03-16 | 2014-12-24 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN102709240B (zh) * | 2012-05-04 | 2014-11-26 | 京东方科技集团股份有限公司 | 阵列基板的制作方法、阵列基板和显示装置 |
| KR102135275B1 (ko) * | 2013-07-29 | 2020-07-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 |
| KR102091444B1 (ko) * | 2013-10-08 | 2020-03-23 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판의 제조 방법 |
| DE102018116726A1 (de) * | 2017-11-15 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Selektive High-k-Bildung in einem Gate-Last-Prozess |
| US10515809B2 (en) | 2017-11-15 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective high-K formation in gate-last process |
| US11765935B2 (en) * | 2019-07-04 | 2023-09-19 | Lg Display Co., Ltd. | Display apparatus |
| CN113629054A (zh) * | 2021-07-02 | 2021-11-09 | 芯盟科技有限公司 | U型晶体管阵列及其形成方法、半导体器件及其形成方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645604A (ja) * | 1992-07-24 | 1994-02-18 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH07159772A (ja) * | 1993-12-03 | 1995-06-23 | Canon Inc | 液晶表示装置 |
| JPH09311348A (ja) * | 1996-05-22 | 1997-12-02 | Seiko Epson Corp | アクティブマトリックス型液晶表示装置及びその製造方法 |
| JP2004200638A (ja) * | 2002-12-17 | 2004-07-15 | Ind Technol Res Inst | 薄膜トランジスタの製造方法とカラーフィルター上に薄膜トランジスタを製造する方法 |
| JP2005338796A (ja) * | 2004-04-28 | 2005-12-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2006216941A (ja) * | 2005-01-19 | 2006-08-17 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| JP2007081362A (ja) * | 2005-09-14 | 2007-03-29 | Samsung Sdi Co Ltd | 透明薄膜トランジスタ及びその製造方法 |
| JP2007133371A (ja) * | 2005-10-14 | 2007-05-31 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW531684B (en) * | 1997-03-31 | 2003-05-11 | Seiko Epson Corporatoin | Display device and method for manufacturing the same |
| TW494447B (en) * | 2000-02-01 | 2002-07-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| WO2002016679A1 (fr) | 2000-08-18 | 2002-02-28 | Tohoku Techno Arch Co., Ltd. | Matiere semi-conductrice polycristalline |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP2003050405A (ja) | 2000-11-15 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP2003037268A (ja) | 2001-07-24 | 2003-02-07 | Minolta Co Ltd | 半導体素子及びその製造方法 |
| JP2003172946A (ja) * | 2001-09-28 | 2003-06-20 | Fujitsu Display Technologies Corp | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
| JP2004006686A (ja) | 2002-03-26 | 2004-01-08 | Sanyo Electric Co Ltd | ＺｎＯ半導体層の形成方法、半導体素子の製造方法及び半導体素子 |
| JP2004193446A (ja) | 2002-12-13 | 2004-07-08 | Sanyo Electric Co Ltd | 半導体装置の製造方法および薄膜トランジスタの製造方法 |
| KR20040062193A (ko) | 2002-12-31 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 및 그 제조방법 |
| JP2004235180A (ja) | 2003-01-28 | 2004-08-19 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US20050017244A1 (en) | 2003-07-25 | 2005-01-27 | Randy Hoffman | Semiconductor device |
| JP4711163B2 (ja) * | 2004-02-10 | 2011-06-29 | セイコーエプソン株式会社 | 薄膜デバイスの製造方法 |
| US7642573B2 (en) | 2004-03-12 | 2010-01-05 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7250627B2 (en) | 2004-03-12 | 2007-07-31 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| KR20070116889A (ko) | 2004-03-12 | 2007-12-11 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 아몰퍼스 산화물 박막의 기상성막방법 |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7692378B2 (en) * | 2004-04-28 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device including an insulating layer with an opening |
| US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| KR101061763B1 (ko) | 2004-06-29 | 2011-09-05 | 엘지디스플레이 주식회사 | 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조방법 |
| KR100615233B1 (ko) | 2004-07-21 | 2006-08-25 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 및 이를 구비한 평판 표시장치 |
| KR20060020156A (ko) | 2004-08-31 | 2006-03-06 | 엘지.필립스 엘시디 주식회사 | 저저항 화소전극을 포함한 액정표시장치 및 그 제조방법 |
| KR100669733B1 (ko) * | 2004-10-14 | 2007-01-16 | 삼성에스디아이 주식회사 | 유기박막 트랜지스터 및 이를 이용한 유기전계 발광표시장치 |
| KR100889796B1 (ko) | 2004-11-10 | 2009-03-20 | 캐논 가부시끼가이샤 | 비정질 산화물을 사용한 전계 효과 트랜지스터 |
| JP5138163B2 (ja) | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
| KR101054344B1 (ko) * | 2004-11-17 | 2011-08-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP4851103B2 (ja) | 2005-03-01 | 2012-01-11 | 学校法人常翔学園 | 酸化亜鉛系トランジスタ |
| JP2006269469A (ja) | 2005-03-22 | 2006-10-05 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US8149346B2 (en) * | 2005-10-14 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
-
2007
- 2007-06-14 KR KR1020070058216A patent/KR101415561B1/ko active IP Right Grant
- 2007-10-30 US US11/980,871 patent/US7863607B2/en active Active
- 2007-12-18 CN CNA2007101611093A patent/CN101325202A/zh active Pending
- 2007-12-18 CN CN201510179608.XA patent/CN104733543B/zh active Active
-
2008
- 2008-03-10 JP JP2008058887A patent/JP5324111B2/ja active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645604A (ja) * | 1992-07-24 | 1994-02-18 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH07159772A (ja) * | 1993-12-03 | 1995-06-23 | Canon Inc | 液晶表示装置 |
| JPH09311348A (ja) * | 1996-05-22 | 1997-12-02 | Seiko Epson Corp | アクティブマトリックス型液晶表示装置及びその製造方法 |
| JP2004200638A (ja) * | 2002-12-17 | 2004-07-15 | Ind Technol Res Inst | 薄膜トランジスタの製造方法とカラーフィルター上に薄膜トランジスタを製造する方法 |
| JP2005338796A (ja) * | 2004-04-28 | 2005-12-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2006216941A (ja) * | 2005-01-19 | 2006-08-17 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| JP2007081362A (ja) * | 2005-09-14 | 2007-03-29 | Samsung Sdi Co Ltd | 透明薄膜トランジスタ及びその製造方法 |
| JP2007133371A (ja) * | 2005-10-14 | 2007-05-31 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7200297B2 (ja) | 2009-02-06 | 2023-01-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021166292A (ja) * | 2009-02-06 | 2021-10-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016106400A (ja) * | 2009-02-06 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019201223A (ja) * | 2009-02-06 | 2019-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016153900A (ja) * | 2009-03-05 | 2016-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017227939A (ja) * | 2009-12-28 | 2017-12-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2015194763A (ja) * | 2010-01-20 | 2015-11-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US9697788B2 (en) | 2010-04-28 | 2017-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2011248355A (ja) * | 2010-04-28 | 2011-12-08 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2013545273A (ja) * | 2010-09-29 | 2013-12-19 | ガーディアン・インダストリーズ・コーポレーション | 酸化物薄膜トランジスタアレイの製造方法及び酸化物薄膜トランジスタアレイを組み込んだ装置 |
| US9673305B2 (en) | 2010-11-11 | 2017-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10153360B2 (en) | 2010-11-11 | 2018-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2016136647A (ja) * | 2010-11-11 | 2016-07-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10811522B2 (en) | 2010-11-11 | 2020-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11631756B2 (en) | 2010-11-11 | 2023-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2014034617A1 (ja) * | 2012-08-30 | 2014-03-06 | シャープ株式会社 | 回路基板及び表示装置 |
| JP2021085900A (ja) * | 2019-11-25 | 2021-06-03 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| JP7342648B2 (ja) | 2019-11-25 | 2023-09-12 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080109998A (ko) | 2008-12-18 |
| CN101325202A (zh) | 2008-12-17 |
| US7863607B2 (en) | 2011-01-04 |
| CN104733543B (zh) | 2020-03-31 |
| CN104733543A (zh) | 2015-06-24 |
| JP5324111B2 (ja) | 2013-10-23 |
| KR101415561B1 (ko) | 2014-08-07 |
| US20080308795A1 (en) | 2008-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5324111B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP4928464B2 (ja) | 薄膜トランジスタ及びその製法 | |
| KR101934977B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101213708B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100865451B1 (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| KR101112547B1 (ko) | 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법 | |
| JP2007212699A (ja) | 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法 | |
| KR101484063B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JP2007294951A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2015133479A (ja) | 薄膜トランジスタ表示板 | |
| WO2019114834A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| KR101648806B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP4632617B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR20080096214A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20160087024A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| JP6469959B2 (ja) | 薄膜トランジスタ表示板およびその製造方法 | |
| KR101571124B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| EP2983204B1 (en) | Display device and method for manufacturing the same | |
| KR101594471B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20150141452A (ko) | 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법 | |
| KR101998124B1 (ko) | 어레이 기판 및 그 제조방법 | |
| KR20160129160A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080030798A (ko) | 박막 트랜지스터 표시판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110310 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120208 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130718 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5324111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |