KR101056229B1 - 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 - Google Patents
박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 Download PDFInfo
- Publication number
- KR101056229B1 KR101056229B1 KR1020090096759A KR20090096759A KR101056229B1 KR 101056229 B1 KR101056229 B1 KR 101056229B1 KR 1020090096759 A KR1020090096759 A KR 1020090096759A KR 20090096759 A KR20090096759 A KR 20090096759A KR 101056229 B1 KR101056229 B1 KR 101056229B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- source
- drain electrodes
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 134
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000010408 film Substances 0.000 claims abstract description 21
- 238000002161 passivation Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000011241 protective layer Substances 0.000 claims abstract description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 11
- 239000011777 magnesium Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical group [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 5
- 229910052793 cadmium Inorganic materials 0.000 claims description 5
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 229910052749 magnesium Inorganic materials 0.000 claims description 5
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 5
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005555 GaZnO Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052696 pnictogen Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 산화물 반도체를 활성층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치에 관한 것으로, 박막 트랜지스터는 기판 상에 산화물 반도체로 형성된 활성층, 활성층을 포함하는 기판 상에 형성된 게이트 절연막, 게이트 절연막 상에 활성층과 연결되도록 형성된 소스 및 드레인 전극, 소스 및 드레인 전극 사이의 게이트 절연막 상에 형성된 게이트 전극, 소스 및 드레인 전극과 게이트 전극을 포함하는 게이트 절연막 상에 형성된 보호층, 그리고 소스 및 드레인 전극과 게이트 전극 사이의 오프셋(offset) 영역에 대응하는 보호층 상에 형성된 보조 게이트 전극을 포함한다.
산화물 반도체, 활성층, 보조 게이트 전극, 전류 특성, 마스크
Description
본 발명은 산화물 반도체를 활성층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치에 관한 것으로, 보다 상세하게는 보조 게이트 전극을 구비하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치에 관한 것이다.
일반적으로 박막 트랜지스터(Thin Film Transistor)는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층과, 채널 영역과 중첩되며 게이트 절연막에 의해 활성층과 절연되는 게이트 전극으로 이루어진다.
이와 같이 이루어진 박막 트랜지스터의 활성층은 대개 비정질 실리콘(amorphous silicon)이나 폴리 실리콘(poly-silicon)과 같은 반도체 물질로 형성된다. 그런데 활성층이 비정실 실리콘으로 형성되면 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어려우며, 폴리 실리콘으로 형성되면 이동도는 높지만 문턱전압이 불균일하여 별도의 보상 회로가 부가되어야 하는 문제점이 있다.
또한, 저온 폴리 실리콘(low temperature poly-silicon; LTPS)을 이용한 종래의 박막 트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되고 특성 제어가 어렵기 때문에 대면적의 기판에 적용이 어려운 문제점이 있다.
이러한 문제점을 해결하기 위해 최근에는 산화물 반도체를 활성층으로 이용하는 연구가 진행되고 있다.
일본공개특허 2004-273614호에는 산화아연(Zinc Oxide; ZnO) 또는 산화아연(ZnO)을 주성분으로 하는 산화물 반도체를 활성층으로 하는 박막 트랜지스터가 개시되어 있다.
산화아연(ZnO)을 주성분으로 하는 산화물 반도체는 비정질 형태이면서 안정적인 재료로서 평가되고 있으며, 이러한 산화물 반도체를 활성층으로 이용하면 별도의 공정 장비를 추가적으로 구입하지 않고도 기존의 공정 장비를 이용하여 저온에서 박막 트랜지스터를 제조할 수 있으며, 이온 주입 공정이 생략되는 등 여러 가지 장점이 있다.
그러나 산화물 반도체를 활성층으로 하는 박막 트랜지스터는 구조 및 공정 조건에 따라 전기적 특성이 쉽게 변화되기 때문에 신뢰성이 낮은 문제점이 있다. 특히, 정전압 또는 정전류 구동시 전류 특성이 저하되어 문턱전압이 변화됨으로써 전기적 특성이 저하된다.
본 발명의 목적은 전기적 특성이 향상될 수 있는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치를 제공하는 데 있다.
본 발명의 다른 목적은 제조 공정에 사용되는 마스크 수를 감소시킬 수 있는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치를 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 박막 트랜지스터는 기판; 상기 기판 상에 산화물 반도체로 형성된 활성층; 상기 활성층을 포함하는 상기 기판 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 상기 활성층과 연결되도록 형성된 소스 및 드레인 전극; 상기 소스 및 드레인 전극 사이의 상기 게이트 절연막 상에 형성된 게이트 전극; 상기 소스 및 드레인 전극과 상기 게이트 전극을 포함하는 상기 게이트 절연막 상에 형성된 보호층; 및 상기 소스 및 드레인 전극과 상기 게이트 전극 사이의 오프셋 영역에 대응하는 상기 보호층 상에 형성된 보조 게이트 전극을 포함한다.
상기한 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 박막 트랜지스터의 제조 방법은 기판 상에 산화물 반도체로 활성층을 형성하는 단계; 상기 활성층을 포함하는 상기 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연 막 상에 상기 활성층과 연결되는 소스 및 드레인 전극과, 상기 소스 및 드레인 전극 사이에 배치되는 게이트 전극을 형성하는 단계; 상기 소스 및 드레인 전극과 상기 게이트 전극을 포함하는 상기 게이트 절연막 상에 보호층을 형성하는 단계; 및 상기 소스 및 드레인 전극과 상기 게이트 전극 사이의 오프셋 영역에 대응하는 상기 보호층 상에 보조 게이트 전극을 형성하는 단계를 포함한다.
또한, 상기한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 박막 트랜지스터를 구비하는 유기전계발광 표시 장치는 제 1 전극, 유기 발광층 및 제 2 전극으로 이루어진 유기전계발광 소자와, 상기 유기전계발광 소자의 동작을 제어하기 위한 박막 트랜지스터가 형성된 제 1 기판; 및 상기 제 1 기판과 대향하도록 배치된 제 2 기판을 포함하며, 상기 박막 트랜지스터는 상기 제 1 기판 상에 산화물 반도체로 형성된 활성층; 상기 활성층을 포함하는 상기 제 1 기판 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 상기 활성층과 연결되도록 형성된 소스 및 드레인 전극; 상기 소스 및 드레인 전극 사이의 상기 게이트 절연막 상에 형성된 게이트 전극; 상기 소스 및 드레인 전극과 상기 게이트 전극을 포함하는 상기 게이트 절연막 상에 형성된 보호층; 및 상기 소스 및 드레인 전극과 상기 게이트 전극 사이의 오프셋 영역에 대응하는 상기 보호층 상에 형성된 보조 게이트 전극을 포함한다.
본 발명의 박막 트랜지스터는 소스 및 드레인 전극 사이에 형성된 게이트 전극과, 소스 및 드레인 전극과 게이트 전극 사이의 오프셋 영역에 대응하도록 형성 된 보조 게이트 전극을 구비한다. 보조 게이트 전극에 인가되는 바이어스 전압에 의해 소스 및 드레인 전극과 게이트 전극 사이의 오프셋 영역에도 전계(electric field)가 작용하여 활성층에 채널이 추가적으로 형성되기 때문에 종래의 박막 트랜지스터에 비해 전류(on current) 특성이 향상된다. 또한, 본 발명의 박막 트랜지스터는 소스 및 드레인 전극과 게이트 전극이 동일 평면에 동일한 물질로 형성되기 때문에 하나의 마스크를 사용하여 소스 및 드레인 전극과 게이트 전극을 동시에 형성할 수 있다. 따라서 제조 공정에 사용되는 마스크 수를 감소시킴으로써 제조 비용이 절감된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 1a 및 도 1b는 본 발명에 따른 박막 트랜지스터의 일 실시예를 설명하기 위한 단면도이다.
도 1a을 참조하면, 기판(10) 상에 버퍼층(11)이 형성되고, 버퍼층(11) 상에 산화물 반도체로 활성층(12)이 형성된다. 활성층(12)은 채널 영역, 소스 영역 및 드레인 영역을 포함한다.
활성층(12)을 포함하는 상부에는 게이트 절연막(13)이 형성되고, 게이트 절연막(13) 상에는 소스 및 드레인 영역의 활성층(12)과 연결되는 소스 및 드레인 전 극(14b 및 14c)과, 소스 및 드레인 전극(14b 및 14c) 사이에 배치되는 게이트 전극(14a)이 형성된다. 소스 및 드레인 전극(14b 및 14c)은 게이트 절연막(13)에 형성된 콘택홀을 통해 소스 및 드레인 영역의 활성층(12)에 연결되고, 게이트 전극(14a)과 소정 거리 이격된다(이하, 상기 이격된 거리를 오프셋(offset) 영역이라 한다).
소스 및 드레인 전극(14b 및 14c)과 게이트 전극(14a)을 포함하는 상부에는 보호층(15)이 형성되고, 소스 및 드레인 전극(14b 및 14c)과 게이트 전극(14a) 사이의 오프셋 영역에 대응하는 보호층(15) 상에는 보조 게이트 전극(16a 및 16b)이 각각 형성된다. 보조 게이트 전극(16a 및 16b)의 적어도 일부는 게이트 전극(14a)과 중첩되는 것이 바람직하다.
도 1a의 박막 트랜지스터는 소스 전극(14b)과 게이트 전극(14a) 사이의 오프셋 영역에 대응하는 보호층(15) 상에 보조 게이트 전극(16a)이 형성되고, 드레인 전극(14c)과 게이트 전극(14a) 사이의 오프셋 영역에 대응하는 보호층(15) 상에 보조 게이트 전극(16b)이 형성된 구조를 도시하였으나, 도 1b에 도시된 바와 같이, 소스 및 드레인 전극(14b 및 14c)과 게이트 전극(14a) 사이의 오프셋 영역에 대응하는 보호층(15) 상에 하나의 보조 게이트 전극(16)이 형성될 수 있다. 즉, 소스 전극(14b)과 게이트 전극(14a) 사이의 오프셋 영역 및 드레인 전극(14c)과 게이트 전극(14a) 사이의 오프셋 영역을 모두 포함하도록 보조 게이트 전극(16)이 일체형으로 형성된다.
상기와 같이 구성된 박막 트랜지스터는 게이트 전극(14a) 및 보조 게이트 전 극(16a 및 16b, 16)에 바이어스 전압(VG)이 인가된다. 하나의 게이트 전극만을 구비하는 종래의 박막 트랜지스터는 게이트 전극에 바이어스 전압이 인가되면 게이트 전극 하부의 활성층에만 채널이 형성되지만, 본 발명의 박막 트랜지스터는 게이트 전극(14a) 하부의 활성층(12)은 물론 소스 전극(14b)과 게이트 전극(14a) 사이의 활성층(12) 및 드레인 전극(14c)과 게이트 전극(14a) 사이의 활성층(12)에도 채널이 형성되기 때문에 전류(on current) 특성이 종래 박막 트랜지스터에 비해 향상된다.
도 2a는 게이트 전압(VGS)에 따른 드레인 전류(IDS)의 변화(transfer curve)를 도시한 그래프이고, 도 2b는 본 발명에 따른 박막 트랜지스터의 드레인 전압(VDS)에 따른 드레인 전류(IDS)의 변화(transfer curve)를 도시한 그래프이다.
그래프를 통해 알 수 있듯이, 종래의 박막 트랜지스터(점선)에 비해 본 발명의 박막 트랜지스터(실선)가 향상된 문턱전압(VTH) 특성을 가지는 것으로 측정되었다.
상기 실시예에서는 상부 게이트(top gate) 구조의 박막 트랜지스터에 대하여 설명하였으나, 본 발명은 하부 게이트(top gate) 구조의 박막 트랜지스터에도 적용될 수 있다.
도 3a 및 도 3b는 본 발명에 따른 박막 트랜지스터의 다른 실시예를 설명하기 위한 단면도이다.
도 3a를 참조하면, 기판(20) 상에 버퍼층(21)이 형성되고, 버퍼층(21) 상에 소스 및 드레인 전극(22b 및 22c)과, 소스 및 드레인 전극(22b 및 22c) 사이에 배치되는 게이트 전극(22a)이 형성된다. 소스 및 드레인 전극(22b 및 22c)은 게이트 전극(22a)과 소정 거리 이격된다(이하, 상기 이격된 거리를 오프셋 영역이라 한다).
게이트 전극(22a)을 둘러싸도록 게이트 절연막(23)이 형성되고, 소스 및 드레인 전극(22b 및 22c)과 게이트 전극(22a)을 포함하는 게이트 절연막(23) 상에는 산화물 반도체로 활성층(24)이 형성된다. 활성층(24)은 채널 영역, 소스 영역 및 드레인 영역을 포함하며, 소스 영역은 소스 전극(22b)에 연결되고, 드레인 영역은 드레인 전극(22c)에 연결된다.
활성층(24) 상에는 보호층(25)이 형성되고, 소스 및 드레인 전극(22b 및 22c)과 게이트 전극(22a) 사이의 오프셋 영역에 대응하는 보호층(25) 상에는 보조 게이트 전극(26a 및 26b)이 각각 형성된다. 보조 게이트 전극(26a 및 26b)의 적어도 일부는 게이트 전극(22a)과 중첩되는 것이 바람직하다.
도 3a의 박막 트랜지스터는 소스 전극(22b)과 게이트 전극(22a) 사이의 오프셋 영역에 대응하는 보호층(25) 상에 보조 게이트 전극(26a)이 형성되고, 드레인 전극(22c)과 게이트 전극(22a) 사이의 오프셋 영역에 대응하는 보호층(25) 상에 보조 게이트 전극(26b)이 형성된 구조를 도시하였으나, 도 3b에 도시된 바와 같이, 소스 및 드레인 전극(22b 및 22c)과 게이트 전극(22a) 사이의 오프셋 영역에 대응하는 보호층(25) 상에 하나의 보조 게이트 전극(26)이 형성될 수 있다. 즉, 소스 전극(22b)과 게이트 전극(22a) 사이의 오프셋 영역 및 드레인 전극(22c)과 게이트 전극(22a) 사이의 오프셋 영역을 모두 포함하도록 보조 게이트 전극(26)이 일체형으로 형성된다.
상기와 같이 구성된 박막 트랜지스터는 게이트 전극(22a) 및 보조 게이트 전극(26a 및 26b, 26)에 바이어스 전압(VG)이 인가된다. 하나의 게이트 전극만을 구비하는 종래의 박막 트랜지스터는 게이트 전극에 바이어스 전압이 인가되면 게이트 전극 상부의 활성층에만 채널이 형성되지만, 본 발명의 박막 트랜지스터는 게이트 전극(22a) 상부의 활성층(24)은 물론 소스 전극(22b)과 게이트 전극(22a) 사이의 활성층(24) 및 드레인 전극(22c)과 게이트 전극(22a) 사이의 활성층(24)에도 채널이 형성되기 때문에 전류(on current) 특성이 종래 박막 트랜지스터에 비해 향상된다.
그러면 박막 트랜지스터의 제조 과정을 통해 본 발명을 보다 상세히 설명하기로 한다.
도 4a 내지 도 4d는 본 발명에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도로서, 도 1a에 도시된 상부 게이트 구조의 박막 트랜지스터를 예로 들어 설명한다.
도 4a를 참조하면, 기판(10) 상에 버퍼층(11)을 형성하고, 버퍼층(11) 상에 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층(13)을 형성한다.
기판(10)으로는 실리콘(Si) 등의 반도체 기판, 유리나 플라스틱 등의 절연 기판 또는 금속 기판을 사용한다. 버퍼층(11)은 실리콘 산화물, 실리콘 질화물 또 는 실리콘 산화물과 실리콘 질화물의 화합물 등으로 형성한다. 활성층(13)은 비정질(amorphous), 다결정(polycrystalline) 또는 미세 결정(microcrystalline) 상태의 산화물 반도체를 예를들어, 스퍼터링(sputtering) 방법으로 증착하여 형성한다. 산화물 반도체는 산화아연(ZnO)을 포함하며, 산화아연(ZnO)에는 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 마그네슘(Mg) 및 바나듐(V) 중 적어도 하나의 이온이 도핑되거나, 1 족 원소(Li, Na, K, Rb, Cs), 13 족 원소(B, Ga, In, Ti), 14 족 원소(C, Si, Ge, Sn, Pb), 15 족 원소(N, P, As, Sb, Bi) 및 17 족 원소(F, Cl, Br, I) 중 적어도 하나의 이온이 도핑될 수 있다. 활성층(12)은 25㎚ 내지 200㎚의 두께, 바람직하게는 30㎚ 내지 150㎚의 두께로 형성한다.
도 4b를 참조하면, 활성층(12)을 포함하는 상부에 게이트 절연막(13)을 형성한 후 패터닝하여 소스 영역 및 드레인 영역의 활성층(12)이 노출되도록 콘택홀(13a)을 형성한다. 게이트 절연막(13)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산화물과 실리콘 질화물의 화합물 등으로 형성한다.
도 4c를 참조하면, 콘택홀(13a)이 매립되도록 게이트 절연막(13) 상에 도전층을 형성한 후 패터닝하여 소스 및 드레인 영역의 활성층(12)과 연결되는 소스 및 드레인 전극(14b 및 14c)과, 소스 및 드레인 전극(14b 및 14c) 사이에 배치되는 게이트 전극(14a)을 형성한다. 소스 및 드레인 전극(14b 및 14c)은 게이트 전극(14a)과 소정 거리 즉, 오프셋 영역(D)만큼 이격되고, 게이트 전극(14a)은 활성층(12)의 채널 영역과 중첩되도록 형성한다.
상기 도전층은 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 은(Ag), 탄탈륨(Ta), 알루미늄(Al), 구리(Cu), 금(Au), 크롬(Cr) 및 니오비움(Nb) 등의 금속이나 상기 금속들의 합금을 스퍼터링 방법으로 증착하여 형성하거나, 도핑된 반도체 또는 ITO, IZO, ITSO, In2O3, AlZnO, GaZnO 및 ZnO 등의 투명 전극물질로 형성할 수 있다. 소스 및 드레인 전극(14b 및 14c)과 게이트 전극(14a)은 100㎚ 내지 200㎚의 두께로 형성한다.
도 4d를 참조하면, 소스 및 드레인 전극(14b 및 14c)과 게이트 전극(14a)을 포함하는 상부에 보호층(15)을 형성하고, 소스 및 드레인 전극(14b 및 14c)과 게이트 전극(14a) 사이의 오프셋 영역에 대응하는 보호층(15) 상에 보조 게이트 전극(16a 및 16b)을 형성한다. 이 때 보조 게이트 전극(16a 및 16b)의 일부를 게이트 전극(14a)과 중첩되도록 형성한다. 보조 게이트 전극(16a 및 16b)은 상기 도전층을 형성하기 위해 사용되는 금속, 도핑된 반도체 또는 투명 전극물질로 형성할 수 있다.
상기와 같이 구성된 본 발명의 박막 트랜지스터는 유기전계발광 표시 장치에 적용될 수 있다.
도 5a 및 도 5b는 본 발명에 따른 박막 트랜지스터를 구비하는 유기전계발광 표시 장치의 일 실시예를 설명하기 위한 평면도 및 단면도로서, 화상을 표시하는 표시 패널(200)을 중심으로 개략적으로 설명한다.
도 5a를 참조하면, 기판(210)은 화소 영역(220)과, 화소 영역(220) 주변의 비화소 영역(230)으로 정의된다. 화소 영역(220)의 기판(210)에는 주사 라인(224) 및 데이터 라인(226) 사이에 매트릭스 방식으로 연결된 다수의 유기전계발광 소자(300)가 형성되고, 비화소 영역(230)의 기판(210)에는 화소 영역(220)의 주사 라인(224) 및 데이터 라인(226)으로부터 연장된 주사 라인(224) 및 데이터 라인(226), 유기전계발광 소자(300)의 동작을 위한 전원공급 라인(도시안됨) 그리고 패드(228)를 통해 외부로부터 제공된 신호를 처리하여 주사 라인(224) 및 데이터 라인(226)으로 공급하는 주사 구동부(234) 및 데이터 구동부(236)가 형성된다.
도 6을 참조하면, 유기전계발광 소자(300)는 애노드 전극(16c) 및 캐소드 전극(19)과, 애노드 전극(16c) 및 캐소드 전극(19) 사이에 형성된 유기 발광층(18)을 포함한다. 유기 발광층(18)은 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층을 더 포함할 수 있다. 또한, 유기전계발광 소자(300)의 동작을 제어하기 위한 박막 트랜지스터 및 신호를 유지시키기 위한 캐패시터를 더 포함할 수 있다.
박막 트랜지스터는 도 1a 및 도 1b에 도시된 상부 게이트 구조 또는 도 3a 및 도 3b에 도시된 하부 게이트 구조를 가지며, 도 4a 내지 도 4d를 참조하여 설명한 본 발명의 제조 방법에 따라 제조될 수 있다.
상기와 같이 구성된 박막 트랜지스터를 포함하는 유기전계발광 소자(300)를 도 5a 및 도 6을 통해 보다 상세히 설명하면 다음과 같다. 설명의 편의를 위해 도 1a에 도시된 상부 게이트 구조의 박막 트랜지스터를 예로 들어 설명한다.
기판(210) 상에 버퍼층(11)이 형성되고, 버퍼층(11) 상에 산화물 반도체로 이루어진 활성층(12)이 형성된다. 활성층(12)을 포함하는 상부에는 게이트 절연 막(13)이 형성되고, 게이트 절연막(13) 상에는 소스 및 드레인 영역의 활성층(12)과 연결되는 소스 및 드레인 전극(14b 및 14c)과, 소스 및 드레인 전극(14b 및 14c) 사이에 배치되는 게이트 전극(14a)이 형성된다.
소스 및 드레인 전극(14b 및 14c)과 게이트 전극(14a)을 포함하는 상부에는 보호층(15)이 형성되고, 보호층(15)에는 소스 또는 드레인 전극(14b 또는 14c)이 노출되도록 비아홀이 형성된다.
소스 및 드레인 전극(14b 및 14c)과 게이트 전극(14a) 사이의 오프셋 영역에 대응하는 보호층(15) 상에는 보조 게이트 전극(16a 및 16b)이 각각 형성되고, 화소 영역(220)의 보호층(15) 상에는 상기 비아홀을 통해 소스 또는 드레인 전극(14b 또는 14c)과 연결되는 애노드 전극(16c)이 형성된다. 이 때 보조 게이트 전극(16a 및 16b) 및 애노드 전극(16c)이 동일 평면에 동일한 물질로 형성될 수 있기 때문에 마스크 수가 감소될 수 있다.
보조 게이트 전극(16a 및 16b) 및 애노드 전극(16c)을 포함하는 보호층(15) 상에는 애노드 전극(16c)의 일부 영역(발광 영역)이 노출되도록 화소 정의막(17)이 형성되고, 노출된 애노드 전극(16c) 상에는 유기 발광층(18)이 형성된다. 그리고 유기 발광층(18)을 포함하는 화소 정의막(17) 상에는 캐소드 전극(19)이 형성된다.
도 5b를 참조하면, 상기와 같이 유기전계발광 소자(300)가 형성된 기판(210) 상부에는 화소 영역(220)을 밀봉시키기 위한 봉지 기판(400)이 배치되며, 밀봉재(410)에 의해 봉지 기판(400)이 기판(210)에 합착되어 표시 패널(200)이 완성된다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1a 및 도 1b는 본 발명에 따른 상부 게이트 구조의 박막 트랜지스터를 설명하기 위한 단면도.
도 2a는 게이트 전압(VG)에 따른 드레인 전류(ID)의 변화(transfer curve)를 도시한 그래프.
도 2b는 드레인 전압(VDS)에 따른 드레인 전류(IDS)의 변화(transfer curve)를 도시한 그래프.
도 3a 및 도 3b는 본 발명에 따른 하부 게이트 구조의 박막 트랜지스터를 설명하기 위한 단면도.
도 4a 내지 도 4d는 본 발명에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도.
도 5a 및 도 5b는 본 발명에 따른 박막 트랜지스터를 구비하는 유기전계발광 표시 장치의 일 실시예를 설명하기 위한 평면도 및 단면도.
도 6은 도 5a의 유기전계발광 소자를 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 20, 210: 기판 11, 21: 버퍼층
12, 24: 활성층 13, 23: 게이트 절연막
14a, 22a: 게이트 전극 14b, 22b: 소스 전극
14c, 22c: 드레인 전극 15, 25: 보호층
16a, 16b, 16, 26a, 26b, 26: 보조 게이트 전극
16c: 애노드 전극 17: 화소 정의막
18: 유기 발광층 19: 캐소드 전극
200: 표시 패널 220: 화소 영역
224: 주사 라인 226: 데이터 라인
228: 패드 230: 비화소 영역
234: 주사 구동부 236: 데이터 구동부
300: 유기전계발광 소자 400: 봉지 기판
410: 밀봉재
Claims (27)
- 기판;상기 기판 상에 산화물 반도체로 형성된 활성층;상기 활성층을 포함하는 상기 기판 상에 형성된 게이트 절연막;상기 게이트 절연막 상에 상기 활성층과 연결되도록 형성된 소스 및 드레인 전극;상기 소스 및 드레인 전극 사이의 상기 게이트 절연막 상에 형성된 게이트 전극;상기 소스 및 드레인 전극과 상기 게이트 전극을 포함하는 상기 게이트 절연막 상에 형성된 보호층; 및상기 소스 및 드레인 전극과 상기 게이트 전극 사이의 오프셋 영역에 대응하는 상기 보호층 상에 형성된 보조 게이트 전극을 포함하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 소스 및 드레인 전극이 상기 게이트 절연막에 형성된 콘택홀을 통해 상기 활성층에 연결된 박막 트랜지스터.
- 제 1 항에 있어서, 상기 산화물 반도체가 산화아연(ZnO)을 포함하는 박막 트랜지스터.
- 제 3 항에 있어서, 상기 산화물 반도체에 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 마그네슘(Mg) 및 바나듐(V) 중 적어도 하나의 이온이 도핑된 박막 트랜지스터.
- 제 3 항에 있어서, 상기 산화물 반도체에 1 족, 13 족, 14 족, 15 족 및 17 족의 원소들 중 적어도 하나의 이온이 도핑된 박막 트랜지스터.
- 기판;상기 기판 상에 형성된 소스 및 드레인 전극;상기 소스 및 드레인 전극 사이의 상기 기판 상에 형성된 게이트 전극;상기 게이트 전극을 둘러싸도록 형성된 게이트 절연막;상기 게이트 절연막을 포함하는 상부에 상기 소스 및 드레인 전극과 연결되도록 산화물 반도체로 형성된 활성층;상기 활성층 상에 형성된 보호층; 및상기 소스 및 드레인 전극과 상기 게이트 전극 사이의 오프셋 영역에 대응하는 상기 보호층 상에 형성된 보조 게이트 전극을 포함하는 박막 트랜지스터.
- 제 1 항 또는 제 6 항에 있어서, 상기 보조 게이트 전극의 적어도 일부가 상기 게이트 전극과 중첩되는 박막 트랜지스터.
- 제 1 항 또는 제 6 항에 있어서, 상기 보조 게이트 전극이 서로 연결된 박막 트랜지스터.
- 제 1 항 또는 제 6 항에 있어서, 상기 소스 및 드레인 전극과 상기 게이트 전극이 동일한 물질로 형성된 박막 트랜지스터.
- 제 6 항에 있어서, 상기 산화물 반도체가 산화아연(ZnO)을 포함하는 박막 트랜지스터.
- 제 10 항에 있어서, 상기 산화물 반도체에 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 마그네슘(Mg) 및 바나듐(V) 중 적어도 하나의 이온이 도핑된 박막 트랜지스터.
- 제 10 항에 있어서, 상기 산화물 반도체에 1 족, 13 족, 14 족, 15 족 및 17 족의 원소들 중 적어도 하나의 이온이 도핑된 박막 트랜지스터.
- 기판 상에 산화물 반도체로 활성층을 형성하는 단계;상기 활성층을 포함하는 상기 기판 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 상기 활성층과 연결되는 소스 및 드레인 전극과, 상기 소스 및 드레인 전극 사이에 배치되는 게이트 전극을 형성하는 단계;상기 소스 및 드레인 전극과 상기 게이트 전극을 포함하는 상기 게이트 절연막 상에 보호층을 형성하는 단계; 및상기 소스 및 드레인 전극과 상기 게이트 전극 사이의 오프셋 영역에 대응하는 상기 보호층 상에 보조 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제 13 항에 있어서, 상기 소스 및 드레인 전극과 상기 게이트 전극을 형성하는 단계는 상기 활성층의 소정 부분이 노출되도록 상기 게이트 절연막에 콘택홀을 형성하는 단계;상기 콘택홀이 매립되도록 상기 게이트 절연막 상에 도전층을 형성하는 단계; 및상기 도전층을 패터닝하여 상기 소스 및 드레인 전극과 상기 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제 13 항에 있어서, 상기 보조 게이트 전극의 적어도 일부가 상기 게이트 전극과 중첩되도록 하는 박막 트랜지스터의 제조 방법.
- 제 13 항에 있어서, 상기 산화물 반도체가 산화아연(ZnO)을 포함하는 박막 트랜지스터의 제조 방법.
- 제 16 항에 있어서, 상기 산화물 반도체에 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 마그네슘(Mg) 및 바나듐(V) 중 적어도 하나의 이온이 도핑된 박막 트랜지스터의 제조 방법.
- 제 16 항에 있어서, 상기 산화물 반도체에 1 족, 13 족, 14 족, 15 족 및 17 족의 원소들 중 적어도 하나의 이온이 도핑된 박막 트랜지스터의 제조 방법.
- 제 1 전극, 유기 발광층 및 제 2 전극으로 이루어진 유기전계발광 소자와, 상기 유기전계발광 소자의 동작을 제어하기 위한 박막 트랜지스터가 형성된 제 1 기판; 및상기 제 1 기판과 대향하도록 배치된 제 2 기판을 포함하며,상기 박막 트랜지스터는 상기 제 1 기판 상에 산화물 반도체로 형성된 활성층;상기 활성층을 포함하는 상기 제 1 기판 상에 형성된 게이트 절연막;상기 게이트 절연막 상에 상기 활성층과 연결되도록 형성된 소스 및 드레인 전극;상기 소스 및 드레인 전극 사이의 상기 게이트 절연막 상에 형성된 게이트 전극;상기 소스 및 드레인 전극과 상기 게이트 전극을 포함하는 상기 게이트 절연막 상에 형성된 보호층; 및상기 소스 및 드레인 전극과 상기 게이트 전극 사이의 오프셋 영역에 대응하는 상기 보호층 상에 형성된 보조 게이트 전극을 포함하는 유기전계발광 표시 장치.
- 제 19 항에 있어서, 상기 소스 및 드레인 전극이 상기 게이트 절연막에 형성된 콘택홀을 통해 상기 활성층에 연결된 유기전계발광 표시 장치.
- 제 19 항에 있어서, 상기 보조 게이트 전극의 적어도 일부가 상기 게이트 전극과 중첩되는 유기전계발광 표시 장치.
- 제 19 항에 있어서, 상기 보조 게이트 전극이 서로 연결된 유기전계발광 표시 장치.
- 제 19 항에 있어서, 상기 소스 및 드레인 전극과 상기 게이트 전극이 동일한 물질로 형성된 유기전계발광 표시 장치.
- 제 19 항에 있어서, 상기 산화물 반도체가 산화아연(ZnO)을 포함하는 유기전계발광 표시 장치.
- 제 24 항에 있어서, 상기 산화물 반도체에 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 마그네슘(Mg) 및 바나듐(V) 중 적어도 하나의 이온이 도핑된 유기전계발광 표시 장치.
- 제 24 항에 있어서, 상기 산화물 반도체에 1 족, 13 족, 14 족, 15 족 및 17 족의 원소들 중 적어도 하나의 이온이 도핑된 유기전계발광 표시 장치.
- 제 19 항에 있어서, 상기 보조 게이트 전극 및 상기 제 1 전극이 동일 평면에 동일한 물질로 형성된 유기전계발광 표시 장치.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090096759A KR101056229B1 (ko) | 2009-10-12 | 2009-10-12 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 |
| JP2010092500A JP5266274B2 (ja) | 2009-10-12 | 2010-04-13 | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 |
| US12/892,820 US8963214B2 (en) | 2009-10-12 | 2010-09-28 | Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device have the thin film transistor |
| TW099134561A TWI545772B (zh) | 2009-10-12 | 2010-10-11 | 薄膜電晶體、製造薄膜電晶體的方法和具有薄膜電晶體的有機發光顯示裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090096759A KR101056229B1 (ko) | 2009-10-12 | 2009-10-12 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110039772A KR20110039772A (ko) | 2011-04-20 |
| KR101056229B1 true KR101056229B1 (ko) | 2011-08-11 |
Family
ID=43854110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090096759A KR101056229B1 (ko) | 2009-10-12 | 2009-10-12 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8963214B2 (ko) |
| JP (1) | JP5266274B2 (ko) |
| KR (1) | KR101056229B1 (ko) |
| TW (1) | TWI545772B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101273671B1 (ko) * | 2011-10-14 | 2013-06-11 | 경희대학교 산학협력단 | 산화물 반도체 박막 트랜지스터 제조방법, 이에 따라 제조된 산화물 반도체 박막 트랜지스터를 포함하는 디스플레이 장치 및 능동구동센서 장치 |
| US9202896B2 (en) | 2012-11-29 | 2015-12-01 | Samsung Display Co., Ltd. | TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011074407A1 (en) | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TWI570809B (zh) * | 2011-01-12 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US9105728B2 (en) * | 2012-07-24 | 2015-08-11 | Qualcomm Mems Technologies, Inc. | Multi-gate thin-film transistor |
| TWI470810B (zh) | 2012-09-21 | 2015-01-21 | E Ink Holdings Inc | 薄膜電晶體、陣列基板及顯示裝置 |
| JP6204145B2 (ja) | 2012-10-23 | 2017-09-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2014065343A1 (en) | 2012-10-24 | 2014-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN103219391B (zh) * | 2013-04-07 | 2016-03-02 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| JP6410496B2 (ja) * | 2013-07-31 | 2018-10-24 | 株式会社半導体エネルギー研究所 | マルチゲート構造のトランジスタ |
| EP2858114A1 (en) * | 2013-10-01 | 2015-04-08 | Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO | Transistor device and method of manufacturing such a device |
| KR101539294B1 (ko) * | 2014-02-03 | 2015-07-24 | 한국해양대학교 산학협력단 | ZnO/MgZnO 활성층 구조의 박막트랜지스터 |
| TWI539592B (zh) * | 2014-05-22 | 2016-06-21 | 友達光電股份有限公司 | 畫素結構 |
| JP6618779B2 (ja) * | 2014-11-28 | 2019-12-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102294724B1 (ko) * | 2014-12-02 | 2021-08-31 | 삼성디스플레이 주식회사 | 유기 발광 트랜지스터 및 이를 포함하는 표시 장치 |
| KR102291741B1 (ko) * | 2015-01-28 | 2021-08-20 | 엘지디스플레이 주식회사 | 유기전계발광 소자 및 이를 구비하는 유기전계발광 표시장치 |
| KR102478470B1 (ko) * | 2015-06-25 | 2022-12-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 및 유기 발광 표시 장치 |
| KR102458597B1 (ko) * | 2015-06-30 | 2022-10-25 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 제조방법 |
| CN108140675B (zh) | 2015-10-14 | 2020-12-25 | 夏普株式会社 | 半导体装置及其制造方法 |
| KR102518726B1 (ko) * | 2015-10-19 | 2023-04-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN105957812B (zh) * | 2016-06-06 | 2019-02-22 | 京东方科技集团股份有限公司 | 场效应晶体管及其制造方法、阵列基板及其制造方法以及显示面板 |
| KR102620018B1 (ko) * | 2016-09-30 | 2024-01-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 오픈 쇼트 검사방법 |
| KR102431929B1 (ko) * | 2017-10-31 | 2022-08-12 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| KR102513990B1 (ko) * | 2017-12-04 | 2023-03-23 | 엘지디스플레이 주식회사 | 전계발광 표시장치 및 그의 제조방법 |
| CN110212035B (zh) * | 2018-08-10 | 2023-12-19 | 友达光电股份有限公司 | 晶体管结构及其操作方法 |
| CN109449211B (zh) * | 2018-11-01 | 2022-06-07 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法 |
| CN110634917A (zh) * | 2019-08-19 | 2019-12-31 | 武汉华星光电半导体显示技术有限公司 | 显示面板、显示装置及显示面板的制作方法 |
| US11765948B2 (en) * | 2019-12-31 | 2023-09-19 | Lg Display Co., Ltd. | Display device including a repair pattern to repair a defective pixel and method of repairing same |
| EP3982420A1 (en) * | 2020-10-08 | 2022-04-13 | Imec VZW | Dynamically doped field-effect transistor and a method for controlling such |
| CN115768195A (zh) * | 2021-09-03 | 2023-03-07 | 乐金显示有限公司 | 薄膜晶体管基板以及包括薄膜晶体管基板的显示装置 |
| TWI806796B (zh) * | 2022-11-01 | 2023-06-21 | 友達光電股份有限公司 | 薄膜電晶體 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0174031B1 (ko) * | 1994-11-30 | 1999-02-01 | 엄길용 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
| KR19990031885A (ko) * | 1997-10-15 | 1999-05-06 | 구자홍 | 박막 트랜지스터 및 그 제조방법 |
| KR20080109998A (ko) * | 2007-06-14 | 2008-12-18 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124769A (en) * | 1990-03-02 | 1992-06-23 | Nippon Telegraph And Telephone Corporation | Thin film transistor |
| JP2855155B2 (ja) * | 1990-03-02 | 1999-02-10 | 日本電信電話株式会社 | 薄膜トランジスタ |
| JP3173135B2 (ja) * | 1992-06-24 | 2001-06-04 | セイコーエプソン株式会社 | 薄膜半導体装置及びその製造方法 |
| JPH06151852A (ja) * | 1992-11-04 | 1994-05-31 | Casio Comput Co Ltd | 薄膜トランジスタ |
| JPH06252405A (ja) * | 1993-02-22 | 1994-09-09 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
| JP3535307B2 (ja) | 1996-03-15 | 2004-06-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3358526B2 (ja) * | 1998-02-18 | 2002-12-24 | 日本電気株式会社 | 高耐圧薄膜トランジスタの駆動方法 |
| US6716684B1 (en) | 2000-11-13 | 2004-04-06 | Advanced Micro Devices, Inc. | Method of making a self-aligned triple gate silicon-on-insulator device |
| US6689650B2 (en) | 2001-09-27 | 2004-02-10 | International Business Machines Corporation | Fin field effect transistor with self-aligned gate |
| US8222680B2 (en) | 2002-10-22 | 2012-07-17 | Advanced Micro Devices, Inc. | Double and triple gate MOSFET devices and methods for making same |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| KR100601374B1 (ko) | 2004-05-28 | 2006-07-13 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치 |
| US7247529B2 (en) * | 2004-08-30 | 2007-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| JP2008042043A (ja) * | 2006-08-09 | 2008-02-21 | Hitachi Ltd | 表示装置 |
| JP5305630B2 (ja) | 2006-12-05 | 2013-10-02 | キヤノン株式会社 | ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法 |
| KR101410926B1 (ko) | 2007-02-16 | 2014-06-24 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| JP5245287B2 (ja) | 2007-05-18 | 2013-07-24 | ソニー株式会社 | 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法 |
| KR100873081B1 (ko) | 2007-05-29 | 2008-12-09 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| JP4524699B2 (ja) | 2007-10-17 | 2010-08-18 | ソニー株式会社 | 表示装置 |
| US8319214B2 (en) | 2007-11-15 | 2012-11-27 | Fujifilm Corporation | Thin film field effect transistor with amorphous oxide active layer and display using the same |
| JP5430846B2 (ja) * | 2007-12-03 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5332030B2 (ja) * | 2007-12-28 | 2013-11-06 | 大日本印刷株式会社 | 薄膜トランジスタ基板及びその製造方法 |
| JP5264197B2 (ja) | 2008-01-23 | 2013-08-14 | キヤノン株式会社 | 薄膜トランジスタ |
| US8187919B2 (en) * | 2008-10-08 | 2012-05-29 | Lg Display Co. Ltd. | Oxide thin film transistor and method of fabricating the same |
| JP5294929B2 (ja) * | 2009-03-06 | 2013-09-18 | シャープ株式会社 | 半導体装置、ｔｆｔ基板、および表示装置 |
-
2009
- 2009-10-12 KR KR1020090096759A patent/KR101056229B1/ko active IP Right Grant
-
2010
- 2010-04-13 JP JP2010092500A patent/JP5266274B2/ja not_active Expired - Fee Related
- 2010-09-28 US US12/892,820 patent/US8963214B2/en not_active Expired - Fee Related
- 2010-10-11 TW TW099134561A patent/TWI545772B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0174031B1 (ko) * | 1994-11-30 | 1999-02-01 | 엄길용 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
| KR19990031885A (ko) * | 1997-10-15 | 1999-05-06 | 구자홍 | 박막 트랜지스터 및 그 제조방법 |
| KR20080109998A (ko) * | 2007-06-14 | 2008-12-18 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101273671B1 (ko) * | 2011-10-14 | 2013-06-11 | 경희대학교 산학협력단 | 산화물 반도체 박막 트랜지스터 제조방법, 이에 따라 제조된 산화물 반도체 박막 트랜지스터를 포함하는 디스플레이 장치 및 능동구동센서 장치 |
| US9202896B2 (en) | 2012-11-29 | 2015-12-01 | Samsung Display Co., Ltd. | TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI545772B (zh) | 2016-08-11 |
| TW201121055A (en) | 2011-06-16 |
| JP5266274B2 (ja) | 2013-08-21 |
| KR20110039772A (ko) | 2011-04-20 |
| US8963214B2 (en) | 2015-02-24 |
| JP2011082486A (ja) | 2011-04-21 |
| US20110084262A1 (en) | 2011-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101056229B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 | |
| KR101034686B1 (ko) | 유기전계발광 표시 장치 및 그의 제조 방법 | |
| KR100958006B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100941850B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR101048965B1 (ko) | 유기 전계발광 표시장치 | |
| KR100975204B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR20110037220A (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 | |
| KR102565380B1 (ko) | 박막 트랜지스터 기판 | |
| KR100963003B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR101048996B1 (ko) | 박막 트랜지스터 및 그를 구비하는 평판 표시 장치 | |
| KR20090124527A (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR101064442B1 (ko) | 유기전계 발광 표시장치 | |
| CN109585456A (zh) | 有源矩阵基板、液晶显示装置、有机el显示装置 | |
| KR20090105561A (ko) | 반도체 장치 및 그를 구비하는 평판 표시 장치 | |
| KR101064470B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR101022141B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 | |
| KR101101034B1 (ko) | 박막 트랜지스터 및 그를 구비하는 유기전계발광 표시 장치 | |
| KR20090076581A (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100793105B1 (ko) | 박막트랜지스터 및 박막트랜지스터를 포함한평판표시소자와 그 제조방법 | |
| US10551704B2 (en) | Active matrix substrate method of manufacturing active matrix substrate, and display device | |
| KR100941855B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100982314B1 (ko) | 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치 | |
| KR20150075733A (ko) | 박막 트랜지스터 및 그를 구비하는 평판표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 9 |