JP2855155B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JP2855155B2 JP2855155B2 JP5240990A JP5240990A JP2855155B2 JP 2855155 B2 JP2855155 B2 JP 2855155B2 JP 5240990 A JP5240990 A JP 5240990A JP 5240990 A JP5240990 A JP 5240990A JP 2855155 B2 JP2855155 B2 JP 2855155B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate insulating
- thin film
- insulating film
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、スイッチング素子として用いて好適な薄膜
トランジスタに関する。
トランジスタに関する。
［従来の技術］ 従来、第33図Ａを伴って次に述べる原理的な構成を有
する薄膜トランジスタが提案されている。
する薄膜トランジスタが提案されている。
すなわち、ｎ型不純物またはｐ型不純物のいずれも意
図的に導入していないか十分低いｎ型の不純物濃度また
はｐ型の不純物濃度を有する例えば多結晶シリコンで形
成された半導体薄膜でなるチャンネル形成用領域１を有
する。
図的に導入していないか十分低いｎ型の不純物濃度また
はｐ型の不純物濃度を有する例えば多結晶シリコンで形
成された半導体薄膜でなるチャンネル形成用領域１を有
する。
また、チャンネル形成用領域１を構成している半導体
薄膜に比し十分高いｎ型の不純物濃度を有する例えば多
結晶シリコンで形成された半導体薄膜でなり、且つチャ
ンネル形成用領域１に、異なる第１及び第２の位置にお
いてそれぞれ連接しているソース領域２及びドレイン領
域３を有する。
薄膜に比し十分高いｎ型の不純物濃度を有する例えば多
結晶シリコンで形成された半導体薄膜でなり、且つチャ
ンネル形成用領域１に、異なる第１及び第２の位置にお
いてそれぞれ連接しているソース領域２及びドレイン領
域３を有する。
さらに、チャンネル形成用領域１の主面1a上に、ソー
ス領域２及びドレイン領域３間の領域と例えばSiO2でな
るゲート絶縁膜４を介して対向して配されているゲート
電極５を有する。
ス領域２及びドレイン領域３間の領域と例えばSiO2でな
るゲート絶縁膜４を介して対向して配されているゲート
電極５を有する。
以上が、従来提案されている薄膜トランジスタの原理
的な構成である。
的な構成である。
このような構成を有する従来の薄膜トランジスタによ
れば、第33図Ｂに示すように、ソース領域２及びドレイ
ン領域３間に、ドレイン領域３側を正とする電源６を負
荷７を介して接続している状態で、ゲート電極５に、制
御電源８から、ソース領域２を基準として正の制御電圧
を印加すれば、チャンネル形成用領域１内の、ゲート電
極５下において、ゲート絶縁膜４側からゲート絶縁膜４
側とは反対側に拡がり且つソース領域２及びドレイン領
域３間に連続して延長しているｎ型のチャンネル層10が
形成されるので、ソース領域２及びドレイン領域３がオ
ン状態になり、よって、負荷７への電源６からの電流の
供給状態が得られる。
れば、第33図Ｂに示すように、ソース領域２及びドレイ
ン領域３間に、ドレイン領域３側を正とする電源６を負
荷７を介して接続している状態で、ゲート電極５に、制
御電源８から、ソース領域２を基準として正の制御電圧
を印加すれば、チャンネル形成用領域１内の、ゲート電
極５下において、ゲート絶縁膜４側からゲート絶縁膜４
側とは反対側に拡がり且つソース領域２及びドレイン領
域３間に連続して延長しているｎ型のチャンネル層10が
形成されるので、ソース領域２及びドレイン領域３がオ
ン状態になり、よって、負荷７への電源６からの電流の
供給状態が得られる。
また、このような状態から、第33図Ｃに示すように、
ゲート電極５に、制御電源８から、ソース領域２を基準
として負の制御電圧を印加すれば、チャンネル形成用領
域１内に、ゲート絶縁膜４側からゲート絶縁膜４側に拡
がり且つソース領域２及びドレイン領域３間に連続して
延長しているｐ型のチャンネル層11が形成されるので、
ｎ型のドレイン領域３とｐ型のチャンネル層11との間に
電源６に対して逆極性のpn接合12が形成される。このた
め、ソース領域２及びドレイン領域３間が、オン状態か
らオフ状態に転換し、よって、いままでの負荷７への電
源６からの電流の供給状態が断の状態になる。
ゲート電極５に、制御電源８から、ソース領域２を基準
として負の制御電圧を印加すれば、チャンネル形成用領
域１内に、ゲート絶縁膜４側からゲート絶縁膜４側に拡
がり且つソース領域２及びドレイン領域３間に連続して
延長しているｐ型のチャンネル層11が形成されるので、
ｎ型のドレイン領域３とｐ型のチャンネル層11との間に
電源６に対して逆極性のpn接合12が形成される。このた
め、ソース領域２及びドレイン領域３間が、オン状態か
らオフ状態に転換し、よって、いままでの負荷７への電
源６からの電流の供給状態が断の状態になる。
従って、第33図Ａに示す従来の薄膜トランジスタによ
れば、スイッチング素子としての機能を呈し、よって、
スイッチング素子として用いて好適である。
れば、スイッチング素子としての機能を呈し、よって、
スイッチング素子として用いて好適である。
また、従来、第34図Ａを伴って次に述べる原理的構成
を有する薄膜トランジスタも提案されている。
を有する薄膜トランジスタも提案されている。
第34図Ａにおいて、第33図Ａとの対応部分には同一符
号を付し詳細説明を省略する。
号を付し詳細説明を省略する。
第34図Ａに示す従来の薄膜トランジスタは、第33図Ａ
に示す従来の薄膜トランジスタにおいて、チャンネル形
成用領域１とドレイン領域３との間に、ドレイン領域３
に比し低いｎ型の不純物濃度を有する例えば多結晶シリ
コンで形成された半導体薄膜でなるオフセット領域20が
介挿されていることを除いて、第33図Ａに示す従来の薄
膜トランジスタと同様の構成を有する。
に示す従来の薄膜トランジスタにおいて、チャンネル形
成用領域１とドレイン領域３との間に、ドレイン領域３
に比し低いｎ型の不純物濃度を有する例えば多結晶シリ
コンで形成された半導体薄膜でなるオフセット領域20が
介挿されていることを除いて、第33図Ａに示す従来の薄
膜トランジスタと同様の構成を有する。
このような構成を有する従来の薄膜トランジスタによ
れば、第33図Ａに示す従来の薄膜トランジスタについて
第33図Ｂを伴って述べたと同様に且つ第34図Ｂに示すよ
うに、ソース領域２及びドレイン領域３間に、ドレイン
領域３側を正とする電源６を負荷７を介して接続してい
る状態で、ゲート電極５に、制御電源８から、ソース領
域２を基準として、正の制御電圧を印加すれば、チャン
ネル形成用領域１内に、第33図Ａに示す従来の薄膜トラ
ンジスタの場合に準じて、ゲート絶縁膜４側からゲート
絶縁膜４側とは反対側に拡がり且つソース領域２及びオ
フセット領域20間に連続して延長しているｎ型のチャン
ネル層10が形成されるので、ソース領域２及びドレイン
領域３がオフセット領域20を介してオン状態になり、よ
って、負荷７への電源６からの電流の供給状態が得られ
る。
れば、第33図Ａに示す従来の薄膜トランジスタについて
第33図Ｂを伴って述べたと同様に且つ第34図Ｂに示すよ
うに、ソース領域２及びドレイン領域３間に、ドレイン
領域３側を正とする電源６を負荷７を介して接続してい
る状態で、ゲート電極５に、制御電源８から、ソース領
域２を基準として、正の制御電圧を印加すれば、チャン
ネル形成用領域１内に、第33図Ａに示す従来の薄膜トラ
ンジスタの場合に準じて、ゲート絶縁膜４側からゲート
絶縁膜４側とは反対側に拡がり且つソース領域２及びオ
フセット領域20間に連続して延長しているｎ型のチャン
ネル層10が形成されるので、ソース領域２及びドレイン
領域３がオフセット領域20を介してオン状態になり、よ
って、負荷７への電源６からの電流の供給状態が得られ
る。
また、このような状態から、第33図Ａに示す従来の薄
膜トランジスタについて第33図Ｃを伴って述べたと同様
に且つ第34図Ｃに示すように、ゲート電極５に、制御電
源８から、ソース領域２を基準として、負の制御電圧を
印加すれば、チャンネル形成用領域１内に、第33図Ａに
示す従来の薄膜トランジスタの場合に準じて、ゲート絶
縁膜４側からゲート絶縁膜４側とは反対側に拡がり且つ
ソース領域２及びオフセット領域20間に連続して延長し
ているｐ型のチャンネル層11が形成されるので、ｎ型の
オフセット領域20とｐ型のチャンネル層11との間に電源
６に対して逆極性のpn接合が形成される。このため、ソ
ース領域２及びドレイン領域３間が、オン状態からオフ
状態に転換し、よって、いままでの負荷７への電源６か
らの電流の供給状態が、続の状態から断の状態となる。
従って、第34図Ａに示す従来の薄膜トランジスタの場合
も、第33図Ａに示す従来の薄膜トランジスタの場合と同
様に、スイッチング素子としての機能を呈し、よって、
スイッチング素子として用いて好適である。
膜トランジスタについて第33図Ｃを伴って述べたと同様
に且つ第34図Ｃに示すように、ゲート電極５に、制御電
源８から、ソース領域２を基準として、負の制御電圧を
印加すれば、チャンネル形成用領域１内に、第33図Ａに
示す従来の薄膜トランジスタの場合に準じて、ゲート絶
縁膜４側からゲート絶縁膜４側とは反対側に拡がり且つ
ソース領域２及びオフセット領域20間に連続して延長し
ているｐ型のチャンネル層11が形成されるので、ｎ型の
オフセット領域20とｐ型のチャンネル層11との間に電源
６に対して逆極性のpn接合が形成される。このため、ソ
ース領域２及びドレイン領域３間が、オン状態からオフ
状態に転換し、よって、いままでの負荷７への電源６か
らの電流の供給状態が、続の状態から断の状態となる。
従って、第34図Ａに示す従来の薄膜トランジスタの場合
も、第33図Ａに示す従来の薄膜トランジスタの場合と同
様に、スイッチング素子としての機能を呈し、よって、
スイッチング素子として用いて好適である。
［発明が解決しようとする課題］ 第33図Ａに示す従来の薄膜トランジスタの場合、上述
したようにして、負荷７への電源６からの電流の供給状
態が断の状態になっているとき、ｎ型のドレイン領域３
とｐ型のチャンネル層11との間のpn接合12から、ドレイ
ン領域３側及びチャンネル層11側にそれぞれ拡がる空乏
層が生じている。そして、ドレイン領域３内のそこに拡
がっている空乏層は、ドレイン領域３が比較的高いｎ型
不純物濃度を有するため、狭い拡がり幅しか有さず、ま
た、チャンネル層11内のそこに拡がっている空乏層も、
ゲート絶縁膜４がチャンネル層11を確実に形成する意味
から比較的厚い厚さを有するとともにゲート電極５に印
加する制御電圧が同様にチャンネル層11を確実に形成す
る意味から比較的大きな値を有することから、チャンネ
ル層11が比較的高いキャリア濃度を有するため、狭い拡
がり幅しか有しない。
したようにして、負荷７への電源６からの電流の供給状
態が断の状態になっているとき、ｎ型のドレイン領域３
とｐ型のチャンネル層11との間のpn接合12から、ドレイ
ン領域３側及びチャンネル層11側にそれぞれ拡がる空乏
層が生じている。そして、ドレイン領域３内のそこに拡
がっている空乏層は、ドレイン領域３が比較的高いｎ型
不純物濃度を有するため、狭い拡がり幅しか有さず、ま
た、チャンネル層11内のそこに拡がっている空乏層も、
ゲート絶縁膜４がチャンネル層11を確実に形成する意味
から比較的厚い厚さを有するとともにゲート電極５に印
加する制御電圧が同様にチャンネル層11を確実に形成す
る意味から比較的大きな値を有することから、チャンネ
ル層11が比較的高いキャリア濃度を有するため、狭い拡
がり幅しか有しない。
このため、ドレイン領域３内のそこに拡がっている空
乏層の生じている領域とチャンネル層11内のそこに拡が
っている空乏層の生じている領域とにおいて、電界が、
比較的高い強度で生じており、よって、ドレイン領域３
及びソース領域２間に、ドレイン領域３内のそこに拡が
っている空乏層の生じている領域とチャンネル層11のチ
ャンネル層11内のそこに拡がっている空乏層の生じてい
る領域とにそれぞれ有する欠陥を通じての漏れ電流が、
比較的大きな値で流れる、という欠点を有していた。
乏層の生じている領域とチャンネル層11内のそこに拡が
っている空乏層の生じている領域とにおいて、電界が、
比較的高い強度で生じており、よって、ドレイン領域３
及びソース領域２間に、ドレイン領域３内のそこに拡が
っている空乏層の生じている領域とチャンネル層11のチ
ャンネル層11内のそこに拡がっている空乏層の生じてい
る領域とにそれぞれ有する欠陥を通じての漏れ電流が、
比較的大きな値で流れる、という欠点を有していた。
また、第34図Ａに示す従来の薄膜トランジスタの場
合、上述したようにして、負荷７への電源６からの電流
の供給状態が断の状態になっているとき、ｐ型のチャン
ネル層11とｎ型のオフセット領域20との間のpn接合13か
ら、チャンネル層11側及びオフセット領域20側にそれぞ
れ拡がっている空乏層が生じている。そして、チャンネ
ル層11内のそこに拡がる空乏層は、第33図Ａで上述した
従来の薄膜トランジスタの場合と同様に、チャンネル層
11が比較的高いキャリア濃度を有しているため、狭い拡
がり幅しか有しないが、オフセット領域20内のそこに拡
がる空乏層は、オフセット領域20が比較的低い不純物濃
度しか有していないので、比較的広い拡がり幅を有して
いる。
合、上述したようにして、負荷７への電源６からの電流
の供給状態が断の状態になっているとき、ｐ型のチャン
ネル層11とｎ型のオフセット領域20との間のpn接合13か
ら、チャンネル層11側及びオフセット領域20側にそれぞ
れ拡がっている空乏層が生じている。そして、チャンネ
ル層11内のそこに拡がる空乏層は、第33図Ａで上述した
従来の薄膜トランジスタの場合と同様に、チャンネル層
11が比較的高いキャリア濃度を有しているため、狭い拡
がり幅しか有しないが、オフセット領域20内のそこに拡
がる空乏層は、オフセット領域20が比較的低い不純物濃
度しか有していないので、比較的広い拡がり幅を有して
いる。
このため、負荷７への電源６からの電流の供給状態が
断の状態であるとき、チャンネル層11内のそこに拡がっ
ている空乏層が生じている領域とオフセット領域20内の
そこに拡がっている空乏層が生じている領域において、
電界が、第33図Ａに示す従来の薄膜トランジスタについ
て上述した電界に比し、低い強度でしか生じていず、よ
って、ドレイン領域３及びソース領域２間に、チャンネ
ル層11内のそこに拡がっている空乏層の生じている領域
とオフセット領域20内のそこに拡がっている空乏層の生
じている領域とにそれぞれ有する欠陥を通じての漏れ電
流が、ほとんど流れないか、流れるとしても、第33図Ａ
で上述した従来の薄膜トランジスタの場合に比し格段的
に小さな値でしか流れない、という優れた特徴を有す
る。
断の状態であるとき、チャンネル層11内のそこに拡がっ
ている空乏層が生じている領域とオフセット領域20内の
そこに拡がっている空乏層が生じている領域において、
電界が、第33図Ａに示す従来の薄膜トランジスタについ
て上述した電界に比し、低い強度でしか生じていず、よ
って、ドレイン領域３及びソース領域２間に、チャンネ
ル層11内のそこに拡がっている空乏層の生じている領域
とオフセット領域20内のそこに拡がっている空乏層の生
じている領域とにそれぞれ有する欠陥を通じての漏れ電
流が、ほとんど流れないか、流れるとしても、第33図Ａ
で上述した従来の薄膜トランジスタの場合に比し格段的
に小さな値でしか流れない、という優れた特徴を有す
る。
しかしながら、第34図Ａに示す従来の薄膜トランジス
タの場合、チャンネル形成用領域１とドレイン領域３と
の間に、半導体薄膜でなるオフセット領域20を設ける必
要があり、しかも、そのオフセット領域20を、ドレイン
領域３に比し低いｎ型の不純物濃度を有するものとして
設ける必要があり、そこに製造上の困難を伴うので、薄
膜トランジスタを、廉価、容易に提供することができな
い、という欠点を有していた。
タの場合、チャンネル形成用領域１とドレイン領域３と
の間に、半導体薄膜でなるオフセット領域20を設ける必
要があり、しかも、そのオフセット領域20を、ドレイン
領域３に比し低いｎ型の不純物濃度を有するものとして
設ける必要があり、そこに製造上の困難を伴うので、薄
膜トランジスタを、廉価、容易に提供することができな
い、という欠点を有していた。
よって、本発明は、第33図Ａ及び第34図Ａに示す従来
の薄膜トランジスタについて上述した欠点を有効に回避
することができる、新規な薄膜トランジスタを提案せん
とするものである。
の薄膜トランジスタについて上述した欠点を有効に回避
することができる、新規な薄膜トランジスタを提案せん
とするものである。
［課題を解決するための手段］ 本願第１番目の発明による薄膜トランジスタは、ｎ
型不純物またはｐ型不純物のいずれも意図的に導入して
いないか、十分低いｎ型の不純物濃度またはｐ型の不純
物濃度を有する半導体薄膜でなるチャンネル形成用領域
と、上記チャンネル形成用領域を構成している半導体
薄膜に比し十分高いｎ型の不純物濃度またはｐ型の不純
物濃度を有する半導体薄膜でなり、且つ上記チャンネル
形成用領域に、異なる第１及び第２の位置においてそれ
ぞれ連接しているソース領域及びドレイン領域と、上
記チャンネル形成用領域の主面上に、上記ソース領域及
び上記ドレイン領域間の領域と第１のゲート絶縁膜を介
して上記ドレイン領域側において局部的に対向して配さ
れている第１のゲート電極と、上記チャンネル形成用
領域の上記第１のゲート電極が配されている側と同じ主
面上に、上記ソース領域及び上記ドレイン領域間の上記
第１のゲート電極が対向していない領域と第２のゲート
絶縁膜を介して対向して配されている第２のゲート電極
とを有し、そして、上記第１のゲート電極と上記第２
のゲート電極とが互に分離し、また、上記第１のゲー
ト絶縁膜が、上記第２のゲート絶縁膜と同じ誘電率を有
し且つ上記第２のゲート絶縁膜と同じかそれに比し厚い
厚さを有するか、または上記第２のゲート絶縁膜に比し
低い誘電率を有し且つ上記第２のゲート絶縁膜と同じか
またはそれに比し厚い厚さを有する。
型不純物またはｐ型不純物のいずれも意図的に導入して
いないか、十分低いｎ型の不純物濃度またはｐ型の不純
物濃度を有する半導体薄膜でなるチャンネル形成用領域
と、上記チャンネル形成用領域を構成している半導体
薄膜に比し十分高いｎ型の不純物濃度またはｐ型の不純
物濃度を有する半導体薄膜でなり、且つ上記チャンネル
形成用領域に、異なる第１及び第２の位置においてそれ
ぞれ連接しているソース領域及びドレイン領域と、上
記チャンネル形成用領域の主面上に、上記ソース領域及
び上記ドレイン領域間の領域と第１のゲート絶縁膜を介
して上記ドレイン領域側において局部的に対向して配さ
れている第１のゲート電極と、上記チャンネル形成用
領域の上記第１のゲート電極が配されている側と同じ主
面上に、上記ソース領域及び上記ドレイン領域間の上記
第１のゲート電極が対向していない領域と第２のゲート
絶縁膜を介して対向して配されている第２のゲート電極
とを有し、そして、上記第１のゲート電極と上記第２
のゲート電極とが互に分離し、また、上記第１のゲー
ト絶縁膜が、上記第２のゲート絶縁膜と同じ誘電率を有
し且つ上記第２のゲート絶縁膜と同じかそれに比し厚い
厚さを有するか、または上記第２のゲート絶縁膜に比し
低い誘電率を有し且つ上記第２のゲート絶縁膜と同じか
またはそれに比し厚い厚さを有する。
本願第２番目の発明による薄膜トランジスタは、第１
のゲート電極と第２のゲート電極とが、互に分離してい
るのに代え、互に連結し、また、第１のゲート電極及び
第１のゲート絶縁膜が、チャンネル形成用領域の第２の
ゲート電極及び第２のゲート絶縁膜が配されている側と
同じ主面（第１の主面）上に配されているのに代え、チ
ャンネル形成用領域の第２のゲート電極及び第２のゲー
ト絶縁膜が配されている側の主面（第１の主面）と対向
している他の主面（第２の主面）上に形成され、さら
に、第１のゲート絶縁膜が、第２のゲート絶縁膜と同じ
誘電率を有し且つ第２のゲート絶縁膜と同じかそれに比
し厚い厚さを有するか、または第２のゲート絶縁膜に比
し低い誘電率を有し且つ第２のゲート絶縁膜と同じかま
たはそれに比し厚い厚さを有するのに代え、第２のゲー
ト絶縁膜と同じ誘電率を有し且つ第２のゲート絶縁膜に
比し厚い厚さを有するか、または第２のゲート絶縁膜に
比し低い誘電率を有し且つ第２のゲート絶縁膜と同じか
またはそれに比し厚い厚さを有することを除いて、本願
第１番目の発明による薄膜トランジスタと同様の構成を
有する。
のゲート電極と第２のゲート電極とが、互に分離してい
るのに代え、互に連結し、また、第１のゲート電極及び
第１のゲート絶縁膜が、チャンネル形成用領域の第２の
ゲート電極及び第２のゲート絶縁膜が配されている側と
同じ主面（第１の主面）上に配されているのに代え、チ
ャンネル形成用領域の第２のゲート電極及び第２のゲー
ト絶縁膜が配されている側の主面（第１の主面）と対向
している他の主面（第２の主面）上に形成され、さら
に、第１のゲート絶縁膜が、第２のゲート絶縁膜と同じ
誘電率を有し且つ第２のゲート絶縁膜と同じかそれに比
し厚い厚さを有するか、または第２のゲート絶縁膜に比
し低い誘電率を有し且つ第２のゲート絶縁膜と同じかま
たはそれに比し厚い厚さを有するのに代え、第２のゲー
ト絶縁膜と同じ誘電率を有し且つ第２のゲート絶縁膜に
比し厚い厚さを有するか、または第２のゲート絶縁膜に
比し低い誘電率を有し且つ第２のゲート絶縁膜と同じか
またはそれに比し厚い厚さを有することを除いて、本願
第１番目の発明による薄膜トランジスタと同様の構成を
有する。
本願第３番目の発明による薄膜トランジスタは、第１
のゲート電極及び第１のゲート絶縁膜が、チャンネル形
成用領域の第２のゲート電極及び第２のゲート絶縁膜が
配されている側と同じ主面（第１の主面）上に配されて
いるのに代え、チャンネル形成用領域の第２のゲート電
極及び第２のゲート絶縁膜が配されている側の主面（第
１の主面）と対向している他の主面（第２の主面）上に
形成されていることを除いて、本願第１番目の発明によ
る薄膜トランジスタと同様の構成を有する。
のゲート電極及び第１のゲート絶縁膜が、チャンネル形
成用領域の第２のゲート電極及び第２のゲート絶縁膜が
配されている側と同じ主面（第１の主面）上に配されて
いるのに代え、チャンネル形成用領域の第２のゲート電
極及び第２のゲート絶縁膜が配されている側の主面（第
１の主面）と対向している他の主面（第２の主面）上に
形成されていることを除いて、本願第１番目の発明によ
る薄膜トランジスタと同様の構成を有する。
本願第４番目の発明による薄膜トランジスタは、ｎ
型不純物またはｐ型不純物のいずれも意図的に導入して
いないか、十分低いｎ型の不純物濃度またはｐ型の不純
物濃度を有する半導体薄膜でなるチャンネル形成用領域
と、上記チャンネル形成用領域を構成している半導体
薄膜に比し十分高いｎ型の不純物濃度またはｐ型の不純
物濃度を有する半導体薄膜でなり、且つ上記チャンネル
形成用領域に、異なる第１及び第２の位置においてそれ
ぞれ連接しているソース領域及びドレイン領域と、上
記チャンネル形成用領域の主面上に、上記ソース領域及
び上記ドレイン領域間の領域と第１及び第２のゲート絶
縁膜をそれぞれ介して上記ドレイン領域側及び上記ソー
ス領域側において局部的にそれぞれ対向して配されてい
る第１及び第２のゲート電極と、上記チャンネル形成
用領域の上記第１及び第２のゲート電極が配されている
側と同じ主面上に、上記ソース領域及び上記ドレイン領
域間の上記第１及び第２のゲート電極が対向していない
領域と第３のゲート絶縁膜を介して対向して配されてい
る第３のゲート電極とを有し、上記第１及び第２のゲ
ート電極と上記第３のゲート電極とが互に連結し、上
記第１及び第２のゲート絶縁膜が、上記第３のゲート絶
縁膜と同じ誘電率を有し且つ上記第３のゲート絶縁膜に
比し厚い厚さを有するか、または上記第３のゲート絶縁
膜に比し低い誘電率を有し且つ上記第３のゲート絶縁膜
と同じかまたはそれに比し厚い厚さを有する。
型不純物またはｐ型不純物のいずれも意図的に導入して
いないか、十分低いｎ型の不純物濃度またはｐ型の不純
物濃度を有する半導体薄膜でなるチャンネル形成用領域
と、上記チャンネル形成用領域を構成している半導体
薄膜に比し十分高いｎ型の不純物濃度またはｐ型の不純
物濃度を有する半導体薄膜でなり、且つ上記チャンネル
形成用領域に、異なる第１及び第２の位置においてそれ
ぞれ連接しているソース領域及びドレイン領域と、上
記チャンネル形成用領域の主面上に、上記ソース領域及
び上記ドレイン領域間の領域と第１及び第２のゲート絶
縁膜をそれぞれ介して上記ドレイン領域側及び上記ソー
ス領域側において局部的にそれぞれ対向して配されてい
る第１及び第２のゲート電極と、上記チャンネル形成
用領域の上記第１及び第２のゲート電極が配されている
側と同じ主面上に、上記ソース領域及び上記ドレイン領
域間の上記第１及び第２のゲート電極が対向していない
領域と第３のゲート絶縁膜を介して対向して配されてい
る第３のゲート電極とを有し、上記第１及び第２のゲ
ート電極と上記第３のゲート電極とが互に連結し、上
記第１及び第２のゲート絶縁膜が、上記第３のゲート絶
縁膜と同じ誘電率を有し且つ上記第３のゲート絶縁膜に
比し厚い厚さを有するか、または上記第３のゲート絶縁
膜に比し低い誘電率を有し且つ上記第３のゲート絶縁膜
と同じかまたはそれに比し厚い厚さを有する。
本願第５番目の発明による薄膜トランジスタは、第１
及び第２のゲート電極と第３のゲート電極とが、互に連
結しているのに代え、互に分離し、また、第１及び第２
のゲート絶縁膜が、第３のゲート絶縁膜と同じ誘電率を
有し且つ第３のゲート絶縁膜に比し厚い厚さを有する
か、または第３のゲート絶縁膜に比し低い誘電率を有し
且つ第３のゲート絶縁膜と同じかまたはそれに比し厚い
厚さを有するのに代え、第３のゲート絶縁膜と同じ誘電
率を有し且つ第３のゲート絶縁膜と同じかまたはそれに
比し厚い厚さを有するか、または第３のゲート絶縁膜に
比し低い誘電率を有し且つ第３のゲート絶縁膜と同じか
それに比し厚い厚さを有することを除いて、本願第４番
目の発明による薄膜トランジスタと同様の構成を有す
る。
及び第２のゲート電極と第３のゲート電極とが、互に連
結しているのに代え、互に分離し、また、第１及び第２
のゲート絶縁膜が、第３のゲート絶縁膜と同じ誘電率を
有し且つ第３のゲート絶縁膜に比し厚い厚さを有する
か、または第３のゲート絶縁膜に比し低い誘電率を有し
且つ第３のゲート絶縁膜と同じかまたはそれに比し厚い
厚さを有するのに代え、第３のゲート絶縁膜と同じ誘電
率を有し且つ第３のゲート絶縁膜と同じかまたはそれに
比し厚い厚さを有するか、または第３のゲート絶縁膜に
比し低い誘電率を有し且つ第３のゲート絶縁膜と同じか
それに比し厚い厚さを有することを除いて、本願第４番
目の発明による薄膜トランジスタと同様の構成を有す
る。
本願第６番目の発明による薄膜トランジスタは、第１
及び第２のゲート電極及び第１及び第２のゲート絶縁膜
が、チャンネル形成用領域の第３のゲート電極及び第３
のゲート絶縁膜が配されている側と同じ主面（第１の主
面）上に配されているのに代え、チャンネル形成用領域
の第３のゲート電極及び第３のゲート絶縁膜が配されて
いる主面（第１の主面）と対向している他の主面（第２
の主面）上に形成されていることを除いて、本願第４番
目の発明による薄膜トランジスタと同様の構成を有す
る。
及び第２のゲート電極及び第１及び第２のゲート絶縁膜
が、チャンネル形成用領域の第３のゲート電極及び第３
のゲート絶縁膜が配されている側と同じ主面（第１の主
面）上に配されているのに代え、チャンネル形成用領域
の第３のゲート電極及び第３のゲート絶縁膜が配されて
いる主面（第１の主面）と対向している他の主面（第２
の主面）上に形成されていることを除いて、本願第４番
目の発明による薄膜トランジスタと同様の構成を有す
る。
本願第７番目の発明による薄膜トランジスタは、第１
及び第２のゲート電極と第１及び第２のゲート絶縁膜
が、チャンネル形成用領域の第３のゲート電極及び第３
のゲート絶縁膜が配されている側と同じ主面（第１の主
面）上に配されているのに代え、チャンネル形成用領域
の第３のゲート電極及び第３のゲート絶縁膜が配されて
いる主面（第１の主面）と対向している他の主面（第２
の主面）上に形成されていることを除いて、本願第５番
目の発明による薄膜トランジスタと同様の構成を有す
る。
及び第２のゲート電極と第１及び第２のゲート絶縁膜
が、チャンネル形成用領域の第３のゲート電極及び第３
のゲート絶縁膜が配されている側と同じ主面（第１の主
面）上に配されているのに代え、チャンネル形成用領域
の第３のゲート電極及び第３のゲート絶縁膜が配されて
いる主面（第１の主面）と対向している他の主面（第２
の主面）上に形成されていることを除いて、本願第５番
目の発明による薄膜トランジスタと同様の構成を有す
る。
［作用・効果］ 本願第１番目の発明による薄膜トランジスタによれ
ば、次に述べる作用効果が得られる。
ば、次に述べる作用効果が得られる。
すなわち、ソース領域及びドレイン領域間に、第33図
Ａ及び第34図Ａで前述した従来の薄膜トランジスタの場
合に準じて、ソース領域及びドレイン領域が十分高いｎ
型（またはｐ型）の不純物濃度を有するのに対応して、
ドレイン領域側を正（または負）とする電源を負荷を通
じて接続している状態で、第１及び第２のゲート電極
に、第１及び第２の制御電源から、ソース領域を基準と
して、正（または負）の第１及び第２の制御電圧をそれ
ぞれ印加すれば、チャンネル形成用領域内に、第１のゲ
ート電極下において、第１のゲート絶縁膜側から第１の
ゲート絶縁膜側とは反対側に拡がり且つドレイン領域に
連接しているｎ型（またはｐ型）の第１のチャンネル層
が形成されるとともに、第２のゲート電極下において、
第２のゲート絶縁膜側から第２のゲート絶縁膜側とは反
対側に拡がり且つソース領域及び第１のチャンネル層と
連接しているｎ型（またはｐ型）の第２のチャンネル層
が形成されるので、ソース領域及びドレイン領域間がオ
ン状態になり、よって、第33図Ａ及び第34図Ａで前述し
た従来の薄膜トランジスタの場合と同様に、負荷への電
源からの電流の供給状態が得られる。
Ａ及び第34図Ａで前述した従来の薄膜トランジスタの場
合に準じて、ソース領域及びドレイン領域が十分高いｎ
型（またはｐ型）の不純物濃度を有するのに対応して、
ドレイン領域側を正（または負）とする電源を負荷を通
じて接続している状態で、第１及び第２のゲート電極
に、第１及び第２の制御電源から、ソース領域を基準と
して、正（または負）の第１及び第２の制御電圧をそれ
ぞれ印加すれば、チャンネル形成用領域内に、第１のゲ
ート電極下において、第１のゲート絶縁膜側から第１の
ゲート絶縁膜側とは反対側に拡がり且つドレイン領域に
連接しているｎ型（またはｐ型）の第１のチャンネル層
が形成されるとともに、第２のゲート電極下において、
第２のゲート絶縁膜側から第２のゲート絶縁膜側とは反
対側に拡がり且つソース領域及び第１のチャンネル層と
連接しているｎ型（またはｐ型）の第２のチャンネル層
が形成されるので、ソース領域及びドレイン領域間がオ
ン状態になり、よって、第33図Ａ及び第34図Ａで前述し
た従来の薄膜トランジスタの場合と同様に、負荷への電
源からの電流の供給状態が得られる。
また、このような状態から、第１及び第２のゲート電
極に、第１及び第２の制御電源から、ソース領域を基準
として、負（または正）または正（または負）の第１の
制御電圧及び負（または正）の第２の制御電圧をそれぞ
れ印加すれば、チャンネル形成用領域内に、第１のゲー
ト電極下において、第１のゲート絶縁膜側から第１のゲ
ート絶縁膜側とは反対側に拡がり且つドレイン領域に連
接しているｐ型（またはｎ型）またはｎ型（またはｐ
型）の第３のチャンネル層が形成されるとともに、第２
のゲート電極下において、第２のゲート絶縁膜側から第
２のゲート絶縁膜側とは反対側に拡がり且つソース領域
及び第３のチャンネル層と連接しているｐ型（またはｎ
型）の第４のチャンネル層が形成されるので、ドレイン
領域及び第３のチャンネル層間または第３及び第４のチ
ャンネル層との間に、電源に対して逆極性のpn接合が形
成される。このため、ソース領域及びドレイン領域間
が、オン状態からオフ状態に転換し、いままで負荷への
電源からの電流の供給状態が、断の状態になる。
極に、第１及び第２の制御電源から、ソース領域を基準
として、負（または正）または正（または負）の第１の
制御電圧及び負（または正）の第２の制御電圧をそれぞ
れ印加すれば、チャンネル形成用領域内に、第１のゲー
ト電極下において、第１のゲート絶縁膜側から第１のゲ
ート絶縁膜側とは反対側に拡がり且つドレイン領域に連
接しているｐ型（またはｎ型）またはｎ型（またはｐ
型）の第３のチャンネル層が形成されるとともに、第２
のゲート電極下において、第２のゲート絶縁膜側から第
２のゲート絶縁膜側とは反対側に拡がり且つソース領域
及び第３のチャンネル層と連接しているｐ型（またはｎ
型）の第４のチャンネル層が形成されるので、ドレイン
領域及び第３のチャンネル層間または第３及び第４のチ
ャンネル層との間に、電源に対して逆極性のpn接合が形
成される。このため、ソース領域及びドレイン領域間
が、オン状態からオフ状態に転換し、いままで負荷への
電源からの電流の供給状態が、断の状態になる。
よって、第33図Ａ及び第34図Ａで前述した従来の薄膜
トランジスタの場合と同様に、スイッチング素子として
の機能を呈し、よって、スイッチング素子として用いて
好適である。
トランジスタの場合と同様に、スイッチング素子として
の機能を呈し、よって、スイッチング素子として用いて
好適である。
また、本願第１番目の発明による薄膜トランジスタの
場合、上述したようにして、負荷への電源からの電流の
供給状態が断の状態になっているとき、ｐ型（またはｎ
型）の第３のチャンネル層とｎ型（またはｐ型）のドレ
イン領域との間のpn接合からドレイン領域側及び第３の
チャンネル層側にそれぞれ拡がっている空乏層が生じて
いるか、またはｎ型（またはｐ型）の第３のチャンネル
層とｐ型（またはｎ型）の第４のチャンネル層との間の
pn接合から第３のチャンネル層側及び第４のチャンネル
層側にそれぞれ拡がっている空乏層が生じているため、
第33図Ａに示す従来の薄膜トランジスタの場合で述べた
のに準じて、上述した空乏層が生じている領域に生じて
いる電界のために、ドレイン領域及びソース領域間に、
上述した空乏層が生じている領域に有する欠陥を通じて
の漏れ電流が、流れようとする。
場合、上述したようにして、負荷への電源からの電流の
供給状態が断の状態になっているとき、ｐ型（またはｎ
型）の第３のチャンネル層とｎ型（またはｐ型）のドレ
イン領域との間のpn接合からドレイン領域側及び第３の
チャンネル層側にそれぞれ拡がっている空乏層が生じて
いるか、またはｎ型（またはｐ型）の第３のチャンネル
層とｐ型（またはｎ型）の第４のチャンネル層との間の
pn接合から第３のチャンネル層側及び第４のチャンネル
層側にそれぞれ拡がっている空乏層が生じているため、
第33図Ａに示す従来の薄膜トランジスタの場合で述べた
のに準じて、上述した空乏層が生じている領域に生じて
いる電界のために、ドレイン領域及びソース領域間に、
上述した空乏層が生じている領域に有する欠陥を通じて
の漏れ電流が、流れようとする。
しかしながら、上述したpn接合がドレイン領域及び第
３のチャンネル層間に形成されている場合でみれば、こ
の場合にドレイン領域内のそこに拡がっている空乏層
は、ドレイン領域が比較的高いｎ型（またはｐ型）の不
純物濃度を有しているので、狭い拡がり幅しか有してい
ないが、この場合に第３のチャンネル層内のそこに拡が
っている空乏層は、第１のゲート絶縁膜が第２のゲート
絶縁膜と同じ誘電率と厚さを有するとき、第１のゲート
電極に印加する負（または正）の第１の制御電圧の値を
十分小さくすることによって、また、第１のゲート絶縁
膜が第２のゲート絶縁膜と同じ誘電率を有し且つ第２の
ゲート絶縁膜に比し厚い厚さを有するとき、そのことに
よって、さらに、第１のゲート絶縁膜が第２のゲート絶
縁膜に比し低い誘電率を有し且つ第２のゲート絶縁膜と
同じまたはそれに比し厚い厚さを有するとき、そのこと
によって、第３のチャンネル層を低いキャリア濃度を有
するものとすることができるので、比較的広い拡がり幅
を有する。また、上述したpn接合が第３及び第４のチャ
ンネル層間に形成されている場合でみれば、この場合に
第４のチャンネル層内のそこに拡がっている空乏層は、
第２のゲート絶縁膜が第４のチャンネル層を確実に形成
する意味から比較的薄い長さを有するとともに第２のゲ
ート電極に印加する第２の制御電圧が同様に第４のチャ
ンネル層を確実に形成する意味から比較的大きな値を有
することから、第４のチャンネル層が比較的高いキャリ
ア濃度を有するため、狭い拡がり幅しか有していない
が、この場合に第３のチャンネル層内のそこに拡がって
いる空乏層は、上述したpn接合がドレイン領域及び第３
のチャンネル層間に形成されている場合に準じ、第１の
ゲート絶縁膜が第２のゲート絶縁膜と同じ誘電率と厚さ
とを有するとき、第１のゲート電極に印加する正（また
は負）の第１の制御電圧の値を十分小さくすることによ
って、また、第１のゲート絶縁膜が第２のゲート絶縁膜
と同じ誘電率を有し且つ第２のゲート絶縁膜に比し厚い
厚さを有するとき、そのことによって、さらに、第１の
ゲート絶縁膜が第２のゲート絶縁膜に比し低い誘電率を
有し且つ第２のゲート絶縁膜と同じまたはそれに比し厚
い厚さを有するとき、そのことによって、第３のチャン
ネル層を低いキャリア濃度を有するものとすることがで
きるので、比較的広い拡がり幅を有している。このた
め、上述した空乏層が生じている領域に生じている電界
が、比較的低い強度でしか生じていず、よって、ドレイ
ン領域及びソース領域間に、上述した空乏層の生じてい
る領域に有する欠陥を通じての漏れ電流が、第34図Ａに
示す従来の薄膜トランジスタの場合と同様に、ほとんど
流れないか、流れるとしても、格段的に小さな値でしか
流れない、という優れた特徴を有する。
３のチャンネル層間に形成されている場合でみれば、こ
の場合にドレイン領域内のそこに拡がっている空乏層
は、ドレイン領域が比較的高いｎ型（またはｐ型）の不
純物濃度を有しているので、狭い拡がり幅しか有してい
ないが、この場合に第３のチャンネル層内のそこに拡が
っている空乏層は、第１のゲート絶縁膜が第２のゲート
絶縁膜と同じ誘電率と厚さを有するとき、第１のゲート
電極に印加する負（または正）の第１の制御電圧の値を
十分小さくすることによって、また、第１のゲート絶縁
膜が第２のゲート絶縁膜と同じ誘電率を有し且つ第２の
ゲート絶縁膜に比し厚い厚さを有するとき、そのことに
よって、さらに、第１のゲート絶縁膜が第２のゲート絶
縁膜に比し低い誘電率を有し且つ第２のゲート絶縁膜と
同じまたはそれに比し厚い厚さを有するとき、そのこと
によって、第３のチャンネル層を低いキャリア濃度を有
するものとすることができるので、比較的広い拡がり幅
を有する。また、上述したpn接合が第３及び第４のチャ
ンネル層間に形成されている場合でみれば、この場合に
第４のチャンネル層内のそこに拡がっている空乏層は、
第２のゲート絶縁膜が第４のチャンネル層を確実に形成
する意味から比較的薄い長さを有するとともに第２のゲ
ート電極に印加する第２の制御電圧が同様に第４のチャ
ンネル層を確実に形成する意味から比較的大きな値を有
することから、第４のチャンネル層が比較的高いキャリ
ア濃度を有するため、狭い拡がり幅しか有していない
が、この場合に第３のチャンネル層内のそこに拡がって
いる空乏層は、上述したpn接合がドレイン領域及び第３
のチャンネル層間に形成されている場合に準じ、第１の
ゲート絶縁膜が第２のゲート絶縁膜と同じ誘電率と厚さ
とを有するとき、第１のゲート電極に印加する正（また
は負）の第１の制御電圧の値を十分小さくすることによ
って、また、第１のゲート絶縁膜が第２のゲート絶縁膜
と同じ誘電率を有し且つ第２のゲート絶縁膜に比し厚い
厚さを有するとき、そのことによって、さらに、第１の
ゲート絶縁膜が第２のゲート絶縁膜に比し低い誘電率を
有し且つ第２のゲート絶縁膜と同じまたはそれに比し厚
い厚さを有するとき、そのことによって、第３のチャン
ネル層を低いキャリア濃度を有するものとすることがで
きるので、比較的広い拡がり幅を有している。このた
め、上述した空乏層が生じている領域に生じている電界
が、比較的低い強度でしか生じていず、よって、ドレイ
ン領域及びソース領域間に、上述した空乏層の生じてい
る領域に有する欠陥を通じての漏れ電流が、第34図Ａに
示す従来の薄膜トランジスタの場合と同様に、ほとんど
流れないか、流れるとしても、格段的に小さな値でしか
流れない、という優れた特徴を有する。
一方、本願第１番目の発明による薄膜トランジスタの
場合、ゲート絶縁膜として第１及び第２のゲート絶縁膜
を必要とし、またゲート電極として第１及び第２のゲー
ト電極を設けることを必要とするが、第34図Ａに示す従
来の薄膜トランジスタの場合のようにチャンネル形成用
領域とドレイン領域との間に半導体薄膜でなるオフセッ
ト領域を設ける必要がなく、また、第１及び第２のゲー
ト絶縁膜、及び第１及び第２のゲート電極を設けること
は、製造上、チャンネル形成用領域とドレイン領域との
間に半導体薄膜でなるオフセット領域を設ける場合に比
し格段的に容易である。
場合、ゲート絶縁膜として第１及び第２のゲート絶縁膜
を必要とし、またゲート電極として第１及び第２のゲー
ト電極を設けることを必要とするが、第34図Ａに示す従
来の薄膜トランジスタの場合のようにチャンネル形成用
領域とドレイン領域との間に半導体薄膜でなるオフセッ
ト領域を設ける必要がなく、また、第１及び第２のゲー
ト絶縁膜、及び第１及び第２のゲート電極を設けること
は、製造上、チャンネル形成用領域とドレイン領域との
間に半導体薄膜でなるオフセット領域を設ける場合に比
し格段的に容易である。
よって、本願第１番目の発明による薄膜トランジスタ
の場合、第34図Ａに示す従来の薄膜トランジスタについ
て上述した優れた特徴を有する薄膜トランジスタを、第
34図Ａに示す従来の薄膜トランジスタの場合に比し、廉
価、容易に提供することができる。
の場合、第34図Ａに示す従来の薄膜トランジスタについ
て上述した優れた特徴を有する薄膜トランジスタを、第
34図Ａに示す従来の薄膜トランジスタの場合に比し、廉
価、容易に提供することができる。
本願第２番目の発明による薄膜トランジスタによれ
ば、［課題を解決するための手段］の欄で上述した事項
を除いて、本願第１番目の発明による薄膜トランジスタ
と同様の構成を有するので、詳細説明は省略するが、ソ
ース領域及びドレイン領域間に、ドレイン領域側を正
（または負）とする電源を負荷を通じて接続している状
態で、第１及び第２のゲート電極に、制御電源から、ソ
ース領域を基準として、正（または負）の制御電圧を印
加すれば、チャンネル形成用領域内に、第１のゲート電
極下において、ドレイン領域に連接しているｎ型（また
はｐ型）の第１のチャンネル層が形成されるとともに、
第２のゲート電極下において、ソース領域及び第１のチ
ャンネル層と連接しているｎ型（またはｐ型）の第２の
チャンネル層が形成されるので、ソース領域及びドレイ
ン領域間がオン状態になり、よって、負荷への電源から
の電流の供給状態が得られる。
ば、［課題を解決するための手段］の欄で上述した事項
を除いて、本願第１番目の発明による薄膜トランジスタ
と同様の構成を有するので、詳細説明は省略するが、ソ
ース領域及びドレイン領域間に、ドレイン領域側を正
（または負）とする電源を負荷を通じて接続している状
態で、第１及び第２のゲート電極に、制御電源から、ソ
ース領域を基準として、正（または負）の制御電圧を印
加すれば、チャンネル形成用領域内に、第１のゲート電
極下において、ドレイン領域に連接しているｎ型（また
はｐ型）の第１のチャンネル層が形成されるとともに、
第２のゲート電極下において、ソース領域及び第１のチ
ャンネル層と連接しているｎ型（またはｐ型）の第２の
チャンネル層が形成されるので、ソース領域及びドレイ
ン領域間がオン状態になり、よって、負荷への電源から
の電流の供給状態が得られる。
また、このような状態から、第１及び第２のゲート電
極に、制御電源から、ソース領域を基準として、負（ま
たは正）の制御電圧を印加すれば、チャンネル形成用領
域内に、第１のゲート電極下において、ドレイン領域に
連接しているｐ型（またはｎ型）の第３のチャンネル層
が形成されるとともに、第２のゲート電極下において、
ソース領域及び第３のチャンネル層と連接しているｐ型
（またはｎ型）の第４のチャンネル層が形成されるの
で、ドレイン領域及び第３のチャンネル層間に、電源に
対して逆極性のpn接合が形成され、このため、ソース領
域及びドレイン領域間が、オン状態からオフ状態に転換
し、いままで負荷への電源からの電流の供給状態が、断
の状態になる。
極に、制御電源から、ソース領域を基準として、負（ま
たは正）の制御電圧を印加すれば、チャンネル形成用領
域内に、第１のゲート電極下において、ドレイン領域に
連接しているｐ型（またはｎ型）の第３のチャンネル層
が形成されるとともに、第２のゲート電極下において、
ソース領域及び第３のチャンネル層と連接しているｐ型
（またはｎ型）の第４のチャンネル層が形成されるの
で、ドレイン領域及び第３のチャンネル層間に、電源に
対して逆極性のpn接合が形成され、このため、ソース領
域及びドレイン領域間が、オン状態からオフ状態に転換
し、いままで負荷への電源からの電流の供給状態が、断
の状態になる。
従って、本願第１番目の発明による薄膜トランジスタ
の場合と同様に、スイッチング素子としての機能を呈
し、よって、スイッチング素子として用いて好適であ
る。
の場合と同様に、スイッチング素子としての機能を呈
し、よって、スイッチング素子として用いて好適であ
る。
また、本願第２番目の発明による薄膜トランジスタの
場合も、本願第１番目の発明による薄膜トランジスタの
場合に準じて、上述したようにして、負荷への電源から
の電流の供給状態が断の状態になっているとき、ｐ型
（またはｎ型）の第３のチャンネル層とｎ型（またはｐ
型）のドレイン領域との間のpn接合からドレイン領域側
及び第３のチャンネル層側にそれぞれ拡がっている空乏
層が生じているため、上述した空乏層が生じている領域
に生じている電界のため、ドレイン領域及びソース領域
間に、上述した空乏層が生じている領域に有する欠陥を
通じての漏れ電流が、流れようとする。
場合も、本願第１番目の発明による薄膜トランジスタの
場合に準じて、上述したようにして、負荷への電源から
の電流の供給状態が断の状態になっているとき、ｐ型
（またはｎ型）の第３のチャンネル層とｎ型（またはｐ
型）のドレイン領域との間のpn接合からドレイン領域側
及び第３のチャンネル層側にそれぞれ拡がっている空乏
層が生じているため、上述した空乏層が生じている領域
に生じている電界のため、ドレイン領域及びソース領域
間に、上述した空乏層が生じている領域に有する欠陥を
通じての漏れ電流が、流れようとする。
しかしながら、本願第１番目の発明による薄膜トラン
ジスタの場合に準じて、この場合にドレイン領域内のそ
れに拡がっている空乏層は、ドレイン領域が比較的高い
ｎ型（またはｐ型）の不純物濃度を有しているので、狭
い拡がり幅しか有していないが、この場合に第３のチャ
ンネル層内のそれに拡がっている空乏層は、第１のゲー
ト絶縁膜が第２のゲート絶縁膜と同じ誘電率を有し且つ
第２のゲート絶縁膜に比し厚い厚さを有するとき、その
ことによって、また、第１のゲート絶縁膜が第２のゲー
ト絶縁膜に比し低い誘電率を有し且つ第２のゲート絶縁
膜と同じまたはそれに比し厚い厚さを有するとき、その
ことによって、第３のチャンネル層を低いキャリア濃度
を有するものとすることができるので、比較的広い拡が
り幅を有しているため、上述した空乏層が生じている領
域に生じる電界が、比較的低い強度でしか生じていず、
よって、ドレイン領域及びソース領域間に、上述した空
乏層の生じている領域に有する欠陥を通じての漏れ電流
が、本願第１番目の発明による薄膜トランジスタの場合
と同様に、ほとんど流れないか、流れるとしても、格段
的に小さな値でしか流れない、という優れた特徴を有す
る。
ジスタの場合に準じて、この場合にドレイン領域内のそ
れに拡がっている空乏層は、ドレイン領域が比較的高い
ｎ型（またはｐ型）の不純物濃度を有しているので、狭
い拡がり幅しか有していないが、この場合に第３のチャ
ンネル層内のそれに拡がっている空乏層は、第１のゲー
ト絶縁膜が第２のゲート絶縁膜と同じ誘電率を有し且つ
第２のゲート絶縁膜に比し厚い厚さを有するとき、その
ことによって、また、第１のゲート絶縁膜が第２のゲー
ト絶縁膜に比し低い誘電率を有し且つ第２のゲート絶縁
膜と同じまたはそれに比し厚い厚さを有するとき、その
ことによって、第３のチャンネル層を低いキャリア濃度
を有するものとすることができるので、比較的広い拡が
り幅を有しているため、上述した空乏層が生じている領
域に生じる電界が、比較的低い強度でしか生じていず、
よって、ドレイン領域及びソース領域間に、上述した空
乏層の生じている領域に有する欠陥を通じての漏れ電流
が、本願第１番目の発明による薄膜トランジスタの場合
と同様に、ほとんど流れないか、流れるとしても、格段
的に小さな値でしか流れない、という優れた特徴を有す
る。
一方、本願第２番目の発明による薄膜トランジスタの
場合も、本願第１番目の発明による薄膜トランジスタの
場合と同様に、ゲート絶縁膜として第１及び第２のゲー
ト絶縁膜を必要とし、またゲート電極として第１及び第
２のゲート電極を設けることを必要とするが、第34図Ａ
に示す従来の薄膜トランジスタの場合のようにチャンネ
ル形成用領域とドレイン領域との間に半導体薄膜でなる
オフセット領域を設ける必要がなく、また、第１及び第
２のゲート絶縁膜、及び第１及び第２のゲート電極を設
けることは、製造上、チャンネル形成用領域とドレイン
領域との間に半導体薄膜でなるオフセット領域を設ける
場合に比し格段的に容易であるので、第34図Ａに示す従
来の薄膜トランジスタについて述べた上述した優れた特
徴を有する薄膜トランジスタを、第34図Ａに示す従来の
薄膜トランジスタの場合に比し、廉価、容易に、提供す
ることができる。
場合も、本願第１番目の発明による薄膜トランジスタの
場合と同様に、ゲート絶縁膜として第１及び第２のゲー
ト絶縁膜を必要とし、またゲート電極として第１及び第
２のゲート電極を設けることを必要とするが、第34図Ａ
に示す従来の薄膜トランジスタの場合のようにチャンネ
ル形成用領域とドレイン領域との間に半導体薄膜でなる
オフセット領域を設ける必要がなく、また、第１及び第
２のゲート絶縁膜、及び第１及び第２のゲート電極を設
けることは、製造上、チャンネル形成用領域とドレイン
領域との間に半導体薄膜でなるオフセット領域を設ける
場合に比し格段的に容易であるので、第34図Ａに示す従
来の薄膜トランジスタについて述べた上述した優れた特
徴を有する薄膜トランジスタを、第34図Ａに示す従来の
薄膜トランジスタの場合に比し、廉価、容易に、提供す
ることができる。
本願第３番目の発明による薄膜トランジスタによれ
ば、［課題を解決するための手段］の欄で上述した事項
を除いて、本願第１番目の発明による薄膜トランジスタ
と同様であるので、詳細説明は省略するが、本願第１番
目の発明による薄膜トランジスタに関する［作用・効
果］の欄で上述した説明において、「本願第１番目の発
明による薄膜トランジスタ」を「本願第３番目の発明に
よる薄膜トランジスタ」と読み替えた作用効果が得られ
る。
ば、［課題を解決するための手段］の欄で上述した事項
を除いて、本願第１番目の発明による薄膜トランジスタ
と同様であるので、詳細説明は省略するが、本願第１番
目の発明による薄膜トランジスタに関する［作用・効
果］の欄で上述した説明において、「本願第１番目の発
明による薄膜トランジスタ」を「本願第３番目の発明に
よる薄膜トランジスタ」と読み替えた作用効果が得られ
る。
本願第４番目の発明による薄膜トランジスタによれ
ば、次に述べる作用効果が得られる。
ば、次に述べる作用効果が得られる。
すなわち、ソース領域とドレイン領域との間に、本願
第１番目の発明による薄膜トランジスタの場合と同様
に、ソース領域及びドレイン領域が十分高いｎ型（また
はｐ型）の不純物濃度を有するのに対応して、ドレイン
領域側を正（または負）とする電源を負荷を通じて接続
している状態で、第１及び第２のゲート電極及び第３の
ゲート電極に、制御電源から、ソース領域を基準とし
て、正（または負）の制御電圧を印加すれば、チャンネ
ル形成用領域内に、第１及び第２のゲート電極下におい
て、第１及び第２のゲート絶縁膜側から第１及び第２の
ゲート絶縁膜側とは反対側にそれぞれ拡がり且つドレイ
ン領域及びソース領域にそれぞれ連接しているｎ型（ま
たはｐ型）の第１及び第２のチャンネル層が形成される
とともに、第３のゲート電極下において、第３のゲート
絶縁膜側から第３のゲート絶縁膜側とは反対側に拡がり
且つ第１及び第２のチャンネル層と連接しているｎ型
（またはｐ型）の第３のチャンネル層が形成されるの
で、ソース領域及びドレイン領域間がオン状態になり、
よって、本願第１番目の発明による薄膜トランジスタの
場合と同様に、負荷への電源からの電流の供給状態が得
られる。
第１番目の発明による薄膜トランジスタの場合と同様
に、ソース領域及びドレイン領域が十分高いｎ型（また
はｐ型）の不純物濃度を有するのに対応して、ドレイン
領域側を正（または負）とする電源を負荷を通じて接続
している状態で、第１及び第２のゲート電極及び第３の
ゲート電極に、制御電源から、ソース領域を基準とし
て、正（または負）の制御電圧を印加すれば、チャンネ
ル形成用領域内に、第１及び第２のゲート電極下におい
て、第１及び第２のゲート絶縁膜側から第１及び第２の
ゲート絶縁膜側とは反対側にそれぞれ拡がり且つドレイ
ン領域及びソース領域にそれぞれ連接しているｎ型（ま
たはｐ型）の第１及び第２のチャンネル層が形成される
とともに、第３のゲート電極下において、第３のゲート
絶縁膜側から第３のゲート絶縁膜側とは反対側に拡がり
且つ第１及び第２のチャンネル層と連接しているｎ型
（またはｐ型）の第３のチャンネル層が形成されるの
で、ソース領域及びドレイン領域間がオン状態になり、
よって、本願第１番目の発明による薄膜トランジスタの
場合と同様に、負荷への電源からの電流の供給状態が得
られる。
また、このような状態から、本願第１番目の発明によ
る薄膜トランジスタの場合に準じて、第１及び第２のゲ
ート電極と第３のゲート電極とに、制御電源から、ソー
ス領域を基準として、負（または正）の制御電圧を印加
すれば、チャンネル形成用領域内に、第１及び第２のゲ
ート電極下において、第１及び第２のゲート絶縁膜側か
ら第１及び第２のゲート絶縁膜側とは反対側にそれぞれ
拡がり且つドレイン領域及びソース領域にそれぞれ連接
しているｐ型（またはｎ型）の第４及び第５のチャンネ
ル層がそれぞれ形成されるとともに、第３のゲート電極
下において、第３のゲート絶縁膜側から第３のゲート絶
縁膜側とは反対側に拡がり且つ第４及び第５のチャンネ
ル層と連接しているｐ型（またはｎ型）の第６のチャン
ネル層が形成されるので、ドレイン領域と第４のチャン
ネル層との間に、電源に対して逆極性のpn接合が形成さ
れる。このため、本願第１番目の発明による薄膜トラン
ジスタの場合と同様に、ソース領域及びドレイン領域間
が、オン状態からオフ状態に転換し、よって、いままで
負荷への電源からの電流の供給状態が、断の状態にな
る。
る薄膜トランジスタの場合に準じて、第１及び第２のゲ
ート電極と第３のゲート電極とに、制御電源から、ソー
ス領域を基準として、負（または正）の制御電圧を印加
すれば、チャンネル形成用領域内に、第１及び第２のゲ
ート電極下において、第１及び第２のゲート絶縁膜側か
ら第１及び第２のゲート絶縁膜側とは反対側にそれぞれ
拡がり且つドレイン領域及びソース領域にそれぞれ連接
しているｐ型（またはｎ型）の第４及び第５のチャンネ
ル層がそれぞれ形成されるとともに、第３のゲート電極
下において、第３のゲート絶縁膜側から第３のゲート絶
縁膜側とは反対側に拡がり且つ第４及び第５のチャンネ
ル層と連接しているｐ型（またはｎ型）の第６のチャン
ネル層が形成されるので、ドレイン領域と第４のチャン
ネル層との間に、電源に対して逆極性のpn接合が形成さ
れる。このため、本願第１番目の発明による薄膜トラン
ジスタの場合と同様に、ソース領域及びドレイン領域間
が、オン状態からオフ状態に転換し、よって、いままで
負荷への電源からの電流の供給状態が、断の状態にな
る。
従って、本願第１番目の発明による薄膜トランジスタ
の場合と同様に、スイッチング素子としての機能を呈
し、スイッチング素子として用いて好適である。
の場合と同様に、スイッチング素子としての機能を呈
し、スイッチング素子として用いて好適である。
また、本願第４番目の発明による薄膜トランジスタの
場合、上述したようにして、負荷への電源からの電流の
供給状態が断の状態になっているとき、ｐ型（またはｎ
型）の第４のチャンネル層とｎ型（またはｐ型）のドレ
イン領域との間のpn接合から、ドレイン領域側及び第４
のチャンネル層側に拡がっている空乏層が生じている。
場合、上述したようにして、負荷への電源からの電流の
供給状態が断の状態になっているとき、ｐ型（またはｎ
型）の第４のチャンネル層とｎ型（またはｐ型）のドレ
イン領域との間のpn接合から、ドレイン領域側及び第４
のチャンネル層側に拡がっている空乏層が生じている。
このため、本願第１番目の発明による薄膜トランジス
タの場合で述べたのに準じて、上述した空乏層が生じて
いる領域に電界が生じ、その電界のため、ドレイン領域
及びソース領域間に、上述した空乏層が生じている領域
に有する欠陥を通じての漏れ電流が、流れようとする。
タの場合で述べたのに準じて、上述した空乏層が生じて
いる領域に電界が生じ、その電界のため、ドレイン領域
及びソース領域間に、上述した空乏層が生じている領域
に有する欠陥を通じての漏れ電流が、流れようとする。
しかしながら、この場合に、ドレイン領域内のそこに
拡がっている空乏層は、ドレイン領域が比較的高いｎ型
（またはｐ型）の不純物濃度を有しているので、狭い拡
がり幅しか有しないが、この場合に第４のチャンネル層
内にそこに拡がっている空乏層は、第１及び第２のゲー
ト絶縁膜が第３のゲート絶縁膜と同じ誘電率を有し且つ
第３のゲート絶縁膜に比し厚い厚さを有するとき、その
ことによって、また、第１及び第２のゲート絶縁膜が第
３のゲート絶縁膜に比し低い誘電率を有し且つ第３のゲ
ート絶縁膜と同じかまたはそれに比し厚い厚さを有する
とき、そのことによって、第４のチャンネル層を低いキ
ャリア濃度を有するものとすることができるので、比較
的広い拡がり幅を有しているため、上述した空乏層の生
じている領域に生じている電界が、比較的低い強度でし
か生じていず、よって、上述した空乏層の生じている領
域に有する欠陥を通じての漏れ電流が、本願第１番目の
発明による薄膜トランジスタの場合と同様に、ほとんど
流れないか、流れるとしても、格段的に小さな値でしか
流れない、という優れた特徴を有する。
拡がっている空乏層は、ドレイン領域が比較的高いｎ型
（またはｐ型）の不純物濃度を有しているので、狭い拡
がり幅しか有しないが、この場合に第４のチャンネル層
内にそこに拡がっている空乏層は、第１及び第２のゲー
ト絶縁膜が第３のゲート絶縁膜と同じ誘電率を有し且つ
第３のゲート絶縁膜に比し厚い厚さを有するとき、その
ことによって、また、第１及び第２のゲート絶縁膜が第
３のゲート絶縁膜に比し低い誘電率を有し且つ第３のゲ
ート絶縁膜と同じかまたはそれに比し厚い厚さを有する
とき、そのことによって、第４のチャンネル層を低いキ
ャリア濃度を有するものとすることができるので、比較
的広い拡がり幅を有しているため、上述した空乏層の生
じている領域に生じている電界が、比較的低い強度でし
か生じていず、よって、上述した空乏層の生じている領
域に有する欠陥を通じての漏れ電流が、本願第１番目の
発明による薄膜トランジスタの場合と同様に、ほとんど
流れないか、流れるとしても、格段的に小さな値でしか
流れない、という優れた特徴を有する。
一方、本願第４番目の発明による薄膜トランジスタの
場合、本願第１番目の発明による薄膜トランジスタに準
じて、ゲート絶縁膜として第１及び第２のゲート絶縁膜
と第３のゲート絶縁膜とを必要とし、またゲート電極と
して第１及び第２のゲート電極と第３のゲート電極とを
設けることを必要とするが、第34図Ａに示す従来の薄膜
トランジスタの場合のようにチャンネル形成用領域とド
レイン領域との間に半導体薄膜でなるオフセット領域を
設ける必要がなく、また、第１及び第２のゲート絶縁膜
及び第３のゲート絶縁膜、及び第１及び第２のゲート電
極及び第３のゲート電極を設けることは、製造上、チャ
ンネル形成用領域とドレイン領域との間に半導体薄膜で
なるオフセット領域を設ける場合に比し格段的に容易で
ある。
場合、本願第１番目の発明による薄膜トランジスタに準
じて、ゲート絶縁膜として第１及び第２のゲート絶縁膜
と第３のゲート絶縁膜とを必要とし、またゲート電極と
して第１及び第２のゲート電極と第３のゲート電極とを
設けることを必要とするが、第34図Ａに示す従来の薄膜
トランジスタの場合のようにチャンネル形成用領域とド
レイン領域との間に半導体薄膜でなるオフセット領域を
設ける必要がなく、また、第１及び第２のゲート絶縁膜
及び第３のゲート絶縁膜、及び第１及び第２のゲート電
極及び第３のゲート電極を設けることは、製造上、チャ
ンネル形成用領域とドレイン領域との間に半導体薄膜で
なるオフセット領域を設ける場合に比し格段的に容易で
ある。
よって、本願第４番目の発明による薄膜トランジスタ
の場合も、本願第１番目の発明による薄膜トランジスタ
の場合と同様に、第34図Ａに示す従来の薄膜トランジス
タについて上述した優れた特徴を有する薄膜トランジス
タを、第34図Ａで前述した従来の薄膜トランジスタの場
合に比し、廉価、容易に提供することができる。
の場合も、本願第１番目の発明による薄膜トランジスタ
の場合と同様に、第34図Ａに示す従来の薄膜トランジス
タについて上述した優れた特徴を有する薄膜トランジス
タを、第34図Ａで前述した従来の薄膜トランジスタの場
合に比し、廉価、容易に提供することができる。
本願第５番目の発明による薄膜トランジスタによれ
ば、［課題を解決するための手段］の欄で上述した事項
を除いて、本願第４番目の発明による薄膜トランジスタ
と同様の構成を有するので、詳細説明は省略するが、ソ
ース領域及びドレイン領域間に、本願第４番目の発明に
よる薄膜トランジスタの場合と同様に、ドレイン領域側
を正（または負）とする電源を負荷を通じて接続してい
る状態で、第１及び第２のゲート電極、及び第３のゲー
ト電極に、第１、及び第２の制御電源から、ソース領域
を基準として、正（または負）の第１、及び第２の制御
電圧をそれぞれ印加すれば、チャンネル形成用領域内
に、第１及び第２のゲート電極下において、ドレイン領
域及びソース領域にそれぞれ連接しているｎ型（または
ｐ型）の第１及び第２のチャンネル層が形成されるとと
もに、第３のゲート電極下において、第１及び第２のチ
ャンネル層と連接しているｎ型（またはｐ型）の第３の
チャンネル層が形成されるので、ソース領域及びドレイ
ン領域間がオン状態になり、よって、本願第４番目の発
明による薄膜トランジスタの場合と同様に、負荷への電
源からの電流の供給状態が得られる。
ば、［課題を解決するための手段］の欄で上述した事項
を除いて、本願第４番目の発明による薄膜トランジスタ
と同様の構成を有するので、詳細説明は省略するが、ソ
ース領域及びドレイン領域間に、本願第４番目の発明に
よる薄膜トランジスタの場合と同様に、ドレイン領域側
を正（または負）とする電源を負荷を通じて接続してい
る状態で、第１及び第２のゲート電極、及び第３のゲー
ト電極に、第１、及び第２の制御電源から、ソース領域
を基準として、正（または負）の第１、及び第２の制御
電圧をそれぞれ印加すれば、チャンネル形成用領域内
に、第１及び第２のゲート電極下において、ドレイン領
域及びソース領域にそれぞれ連接しているｎ型（または
ｐ型）の第１及び第２のチャンネル層が形成されるとと
もに、第３のゲート電極下において、第１及び第２のチ
ャンネル層と連接しているｎ型（またはｐ型）の第３の
チャンネル層が形成されるので、ソース領域及びドレイ
ン領域間がオン状態になり、よって、本願第４番目の発
明による薄膜トランジスタの場合と同様に、負荷への電
源からの電流の供給状態が得られる。
また、このような状態から、第１及び第２のゲート電
極、及び第３のゲート電極に、第１、及び第２の制御電
源から、ソース領域を基準として、負（または正）また
は正（または負）の第１の制御電圧、及び負（または
正）の第２の制御電圧をそれぞれ印加すれば、チャンネ
ル形成用領域に、第１及び第２のゲート電極下におい
て、ドレイン領域及びソース領域にそれぞれ連接してい
るｐ型（またはｎ型）またはｎ型（またはｐ型）の第４
及び第５のチャンネル層が形成されるとともに、第３の
ゲート電極下において、第４及び第５のチャンネル層と
連接しているｐ型（またはｎ型）の第６のチャンネル層
が形成されるので、ドレイン領域及び第４のチャンネル
層間または第４及び第６のチャンネル層間に、電源に対
して逆極性のpn接合が形成され、このため、ソース領域
及びドレイン領域間が、オン状態からオフ状態に転換
し、いままで負荷への電源からの電流の供給状態が、断
の状態になる。
極、及び第３のゲート電極に、第１、及び第２の制御電
源から、ソース領域を基準として、負（または正）また
は正（または負）の第１の制御電圧、及び負（または
正）の第２の制御電圧をそれぞれ印加すれば、チャンネ
ル形成用領域に、第１及び第２のゲート電極下におい
て、ドレイン領域及びソース領域にそれぞれ連接してい
るｐ型（またはｎ型）またはｎ型（またはｐ型）の第４
及び第５のチャンネル層が形成されるとともに、第３の
ゲート電極下において、第４及び第５のチャンネル層と
連接しているｐ型（またはｎ型）の第６のチャンネル層
が形成されるので、ドレイン領域及び第４のチャンネル
層間または第４及び第６のチャンネル層間に、電源に対
して逆極性のpn接合が形成され、このため、ソース領域
及びドレイン領域間が、オン状態からオフ状態に転換
し、いままで負荷への電源からの電流の供給状態が、断
の状態になる。
従って、本願第４番目の発明による薄膜トランジスタ
の場合と同様に、スイッチング素子としての機能を呈
し、よって、スイッチング素子として用いて好適であ
る。
の場合と同様に、スイッチング素子としての機能を呈
し、よって、スイッチング素子として用いて好適であ
る。
また、本願第５番目の発明による薄膜トランジスタの
場合も、本願第４番目の発明による薄膜トランジスタの
場合に準じて、上述したようにして、負荷への電源から
の電流の供給状態が断の状態になっているとき、ｐ型
（またはｎ型）の第４のチャンネル層とｎ型（またはｐ
型）のドレイン領域との間のpn接合からドレイン領域側
及び第４のチャンネル層側にそれぞれ拡がっている空乏
層が生じているか、またはｎ型（またはｐ型）の第４の
チャンネル層とｐ型（またはｎ型）の第６のチャンネル
層との間のpn接合から第４のチャンネル層側及び第６の
チャンネル層側にそれぞれ拡がっている空乏層が生じて
いるため、上述した空乏層が生じている領域に生じてい
る電界のために、ソース領域及びドレイン領域間に、上
述した空乏層が生じている領域に有する欠陥を通じての
漏れ電流が流れようとする。
場合も、本願第４番目の発明による薄膜トランジスタの
場合に準じて、上述したようにして、負荷への電源から
の電流の供給状態が断の状態になっているとき、ｐ型
（またはｎ型）の第４のチャンネル層とｎ型（またはｐ
型）のドレイン領域との間のpn接合からドレイン領域側
及び第４のチャンネル層側にそれぞれ拡がっている空乏
層が生じているか、またはｎ型（またはｐ型）の第４の
チャンネル層とｐ型（またはｎ型）の第６のチャンネル
層との間のpn接合から第４のチャンネル層側及び第６の
チャンネル層側にそれぞれ拡がっている空乏層が生じて
いるため、上述した空乏層が生じている領域に生じてい
る電界のために、ソース領域及びドレイン領域間に、上
述した空乏層が生じている領域に有する欠陥を通じての
漏れ電流が流れようとする。
しかしながら、上述したpn接合がドレイン領域及び第
４のチャンネル層間に形成されている場合でみれば、こ
の場合にドレイン領域内のそこに拡がっている空乏層
は、ドレイン領域が比較的高いｎ型（またはｐ型）の不
純物濃度を有しているので、狭い拡がり幅しか有してい
ないが、この場合に第４のチャンネル層内のそこに拡が
っている空乏層は、第１及び第２のゲート絶縁膜が第３
のゲート絶縁膜と同じ誘電率と厚さとを有するとき、第
１及び第２のゲート電極に印加する負（または正）の第
１の制御電圧の値を十分小さくすることによって、ま
た、第１及び第２のゲート絶縁膜が第３のゲート絶縁膜
と同じ誘電率を有し且つ第３のゲート絶縁膜に比し厚い
厚さを有するとき、そのことによって、さらに、第１及
び第２のゲート絶縁膜が第３のゲート絶縁膜に比し低い
誘電率を有し且つ第３のゲート絶縁膜と同じかまたはそ
れに比し厚い厚さを有するとき、そのことによって、第
４のチャンネル層ほ低いキャリア濃度を有するものとす
ることができるので、比較的広い拡がり幅を有し、ま
た、上述したpn接合が第４及び第６のチャンネル層間に
形成されている場合でみれば、この場合に第４のチャン
ネル層内のそこに拡がっている空乏層は、第３のゲート
絶縁膜が第６のチャンネル層を確実に形成する意味から
比較的薄い厚さを有するとともに第３のゲート電極に印
加する第２の制御電圧が同様に第６のチャンネル層を確
実に形成する意味から比較的大きな値を有することか
ら、第６のチャンネル層が比較的高いキャリア濃度を有
するため、狭い拡がり幅しか有していないが、この場合
に第４のチャンネル層内のそこに拡がっている空乏層
は、上述したpn接合がドレイン領域及び第４のチャンネ
ル層間に形成されている場合に準じ、第１及び第２のゲ
ート絶縁膜が第３のゲート絶縁膜と同じ誘電率と厚さと
を有するとき、第１及び第２のゲート電極に印加する正
（または負）の第１の制御電圧の値を十分小さくするこ
とによって、また、第１及び第２のゲート絶縁膜が第３
のゲート絶縁膜と同じ誘電率を有し且つ第３のゲート絶
縁膜に比し厚い厚さを有するとき、そのことによって、
さらに、第１及び第２のゲート絶縁膜が第３のゲート絶
縁膜に比し低い誘電率を有し且つ第３のゲート絶縁膜と
同じかまたはそれに比し厚い厚さを有するとき、そのこ
とによって、第４のチャンネル層を低いキャリア濃度を
有するものとすることができるので、比較的広い拡がり
幅を有しているため、上述した空乏層が生じている領域
に生じている電界が、比較的低い強度でしか生じてい
ず、よって、ドレイン領域及びソース領域間に、上述し
た空乏層の生じている領域に有する欠陥を通じての漏れ
電流が、ほとんど流れないか、流れるとしても、格段的
に小さな値でしか流れない、という優れた特徴を有す
る。
４のチャンネル層間に形成されている場合でみれば、こ
の場合にドレイン領域内のそこに拡がっている空乏層
は、ドレイン領域が比較的高いｎ型（またはｐ型）の不
純物濃度を有しているので、狭い拡がり幅しか有してい
ないが、この場合に第４のチャンネル層内のそこに拡が
っている空乏層は、第１及び第２のゲート絶縁膜が第３
のゲート絶縁膜と同じ誘電率と厚さとを有するとき、第
１及び第２のゲート電極に印加する負（または正）の第
１の制御電圧の値を十分小さくすることによって、ま
た、第１及び第２のゲート絶縁膜が第３のゲート絶縁膜
と同じ誘電率を有し且つ第３のゲート絶縁膜に比し厚い
厚さを有するとき、そのことによって、さらに、第１及
び第２のゲート絶縁膜が第３のゲート絶縁膜に比し低い
誘電率を有し且つ第３のゲート絶縁膜と同じかまたはそ
れに比し厚い厚さを有するとき、そのことによって、第
４のチャンネル層ほ低いキャリア濃度を有するものとす
ることができるので、比較的広い拡がり幅を有し、ま
た、上述したpn接合が第４及び第６のチャンネル層間に
形成されている場合でみれば、この場合に第４のチャン
ネル層内のそこに拡がっている空乏層は、第３のゲート
絶縁膜が第６のチャンネル層を確実に形成する意味から
比較的薄い厚さを有するとともに第３のゲート電極に印
加する第２の制御電圧が同様に第６のチャンネル層を確
実に形成する意味から比較的大きな値を有することか
ら、第６のチャンネル層が比較的高いキャリア濃度を有
するため、狭い拡がり幅しか有していないが、この場合
に第４のチャンネル層内のそこに拡がっている空乏層
は、上述したpn接合がドレイン領域及び第４のチャンネ
ル層間に形成されている場合に準じ、第１及び第２のゲ
ート絶縁膜が第３のゲート絶縁膜と同じ誘電率と厚さと
を有するとき、第１及び第２のゲート電極に印加する正
（または負）の第１の制御電圧の値を十分小さくするこ
とによって、また、第１及び第２のゲート絶縁膜が第３
のゲート絶縁膜と同じ誘電率を有し且つ第３のゲート絶
縁膜に比し厚い厚さを有するとき、そのことによって、
さらに、第１及び第２のゲート絶縁膜が第３のゲート絶
縁膜に比し低い誘電率を有し且つ第３のゲート絶縁膜と
同じかまたはそれに比し厚い厚さを有するとき、そのこ
とによって、第４のチャンネル層を低いキャリア濃度を
有するものとすることができるので、比較的広い拡がり
幅を有しているため、上述した空乏層が生じている領域
に生じている電界が、比較的低い強度でしか生じてい
ず、よって、ドレイン領域及びソース領域間に、上述し
た空乏層の生じている領域に有する欠陥を通じての漏れ
電流が、ほとんど流れないか、流れるとしても、格段的
に小さな値でしか流れない、という優れた特徴を有す
る。
一方、本願第５番目の発明による薄膜トランジスタの
場合も、ゲート絶縁膜として第１及び第２のゲート絶縁
膜と第３のゲート絶縁膜を必要とし、またゲート電極と
して第１及び第２のゲート電極と第３のゲート電極とを
設けることを必要とするが、第34図Ａに示す従来の薄膜
トランジスタの場合のようにチャンネル形成用領域とド
レイン領域との間に半導体薄膜でなるオフセット領域を
設ける必要がなく、また、第１及び第２のゲート絶縁膜
及び第３のゲート絶縁膜、及び第１及び第２のゲート電
極及び第３のゲート電極を設けることは、製造上、チャ
ンネル形成用領域とドレイン領域との間に半導体薄膜で
なるオフセット領域を設ける場合に比し格段的に容易で
あるので、第34図Ａに示す従来の薄膜トランジスタにつ
いて上述した優れた特徴を有する薄膜トランジスタを、
第34図Ａに示す従来の薄膜トランジスタの場合に比し、
廉価、容易に提供することができる。
場合も、ゲート絶縁膜として第１及び第２のゲート絶縁
膜と第３のゲート絶縁膜を必要とし、またゲート電極と
して第１及び第２のゲート電極と第３のゲート電極とを
設けることを必要とするが、第34図Ａに示す従来の薄膜
トランジスタの場合のようにチャンネル形成用領域とド
レイン領域との間に半導体薄膜でなるオフセット領域を
設ける必要がなく、また、第１及び第２のゲート絶縁膜
及び第３のゲート絶縁膜、及び第１及び第２のゲート電
極及び第３のゲート電極を設けることは、製造上、チャ
ンネル形成用領域とドレイン領域との間に半導体薄膜で
なるオフセット領域を設ける場合に比し格段的に容易で
あるので、第34図Ａに示す従来の薄膜トランジスタにつ
いて上述した優れた特徴を有する薄膜トランジスタを、
第34図Ａに示す従来の薄膜トランジスタの場合に比し、
廉価、容易に提供することができる。
本願第６番目の発明による薄膜トランジスタによれ
ば、［課題を解決するための手段］の欄で上述した事項
を除いて、本願第４番目の発明による薄膜トランジスタ
と同様であるので、詳細説明は省略するが、本願第４番
目の発明による薄膜トランジスタに関する［作用・効
果］の欄で上述した説明において、「本願第４番目の発
明による薄膜トランジスタ」を「本願第６番目の発明に
よる薄膜トランジスタ」と読み替えた作用効果が得られ
る。
ば、［課題を解決するための手段］の欄で上述した事項
を除いて、本願第４番目の発明による薄膜トランジスタ
と同様であるので、詳細説明は省略するが、本願第４番
目の発明による薄膜トランジスタに関する［作用・効
果］の欄で上述した説明において、「本願第４番目の発
明による薄膜トランジスタ」を「本願第６番目の発明に
よる薄膜トランジスタ」と読み替えた作用効果が得られ
る。
本願第７番目の発明による薄膜トランジスタによれ
ば、［課題を解決するための手段］の欄で上述した事項
を除いて、本願第５番目の発明による薄膜トランジスタ
と同様であるので、詳細説明は省略するが、本願第５番
目の発明による薄膜トランジスタに関する［作用・効
果］の欄で上述した説明において、「本願第５番目の発
明による薄膜トランジスタ」を「本願第７番目の発明に
よる薄膜トランジスタ」と読み替えた作用効果が得られ
る。
ば、［課題を解決するための手段］の欄で上述した事項
を除いて、本願第５番目の発明による薄膜トランジスタ
と同様であるので、詳細説明は省略するが、本願第５番
目の発明による薄膜トランジスタに関する［作用・効
果］の欄で上述した説明において、「本願第５番目の発
明による薄膜トランジスタ」を「本願第７番目の発明に
よる薄膜トランジスタ」と読み替えた作用効果が得られ
る。
［実施例１］ 次に、第１図を伴って本願第１番目の発明による薄膜
トランジスタの第１の実施例を原理的に述べよう。
トランジスタの第１の実施例を原理的に述べよう。
第１図において、第33図Ａとの対応部分には同一符号
を付して示す。
を付して示す。
第１図に示す本願第１番目の発明による薄膜トランジ
スタは、次に述べる構成を有する。
スタは、次に述べる構成を有する。
すなわち、ｎ型不純物またはｐ型不純物のいずれも意
図的に導入していないか、十分低いｎ型の不純物濃度ま
たはｐ型の不純物濃度を有する半導体薄膜でなるチャン
ネル形成用領域１を有する。
図的に導入していないか、十分低いｎ型の不純物濃度ま
たはｐ型の不純物濃度を有する半導体薄膜でなるチャン
ネル形成用領域１を有する。
また、チャンネル形成用領域１を構成している半導体
薄膜に比し十分高いｎ型の不純物濃度を有する半導体薄
膜でなり、且つチャンネル形成用領域１に、異なる第１
及び第２の位置においてそれぞれ連接しているソース領
域２及びドレイン領域３を有する。
薄膜に比し十分高いｎ型の不純物濃度を有する半導体薄
膜でなり、且つチャンネル形成用領域１に、異なる第１
及び第２の位置においてそれぞれ連接しているソース領
域２及びドレイン領域３を有する。
この場合、ソース領域２及びドレイン領域３は、上述
したチャンネル形成用領域１になる多結晶シリコンのよ
うな多結晶半導体でなる原薄膜内へのｐ型不純物の導入
によって互に異なる位置（図の場合、薄膜の相対向する
側縁側）に形成された不純物導入領域でなるものとし
得、また、これに応じて、チャンネル形成用領域１は、
原薄膜の上述した不純物導入領域間の領域でなるものと
し得る。また、上述したチャンネル形成用領域１を構成
している半導体薄膜は、多結晶シリコンのような多結晶
半導体でなるものとし得、一方、ソース領域２及びドレ
イン領域３を構成している半導体薄膜は、チャンネル形
成用領域を構成している半導体薄膜とは別体に形成され
たものとし得、そして、微結晶シリコンのような微結晶
半導体、多結晶シリコンのような多結晶半導体またはア
モルファスシリコンのようなアモルファス半導体でなる
ものとし得る。
したチャンネル形成用領域１になる多結晶シリコンのよ
うな多結晶半導体でなる原薄膜内へのｐ型不純物の導入
によって互に異なる位置（図の場合、薄膜の相対向する
側縁側）に形成された不純物導入領域でなるものとし
得、また、これに応じて、チャンネル形成用領域１は、
原薄膜の上述した不純物導入領域間の領域でなるものと
し得る。また、上述したチャンネル形成用領域１を構成
している半導体薄膜は、多結晶シリコンのような多結晶
半導体でなるものとし得、一方、ソース領域２及びドレ
イン領域３を構成している半導体薄膜は、チャンネル形
成用領域を構成している半導体薄膜とは別体に形成され
たものとし得、そして、微結晶シリコンのような微結晶
半導体、多結晶シリコンのような多結晶半導体またはア
モルファスシリコンのようなアモルファス半導体でなる
ものとし得る。
さらに、上述したチャンネル形成用領域１の主面1a上
に、ソース領域２及びドレイン領域３間の領域と第１の
ゲート絶縁膜41を介してドレイン領域３側において局部
的に対向して配されている第１のゲート電極51と、チャ
ンネル形成用領域１の第１のゲート電極51が配されてい
る側と同じ主面1a上に、ソース領域２及びドレイン領域
３間の第１のゲート電極51が対向していない領域と第２
のゲート絶縁膜42を介して対向して配されている第２の
ゲート電極52とを有する。
に、ソース領域２及びドレイン領域３間の領域と第１の
ゲート絶縁膜41を介してドレイン領域３側において局部
的に対向して配されている第１のゲート電極51と、チャ
ンネル形成用領域１の第１のゲート電極51が配されてい
る側と同じ主面1a上に、ソース領域２及びドレイン領域
３間の第１のゲート電極51が対向していない領域と第２
のゲート絶縁膜42を介して対向して配されている第２の
ゲート電極52とを有する。
この場合、第１のゲート絶縁膜41及び第２のゲート絶
縁膜42は、互に連接し、ソース領域２及びドレイン領域
３間に、それらのほぼ全域を覆うように延長している。
また、第１のゲート電極51と第２のゲート電極52とが互
に分離している。さらに、第１のゲート絶縁膜41が、第
２のゲート絶縁膜42と同じ例えばSiO2でなり、従って、
同じ誘電率を有し、且つ第２のゲート絶縁膜42と同じ厚
さを有している。
縁膜42は、互に連接し、ソース領域２及びドレイン領域
３間に、それらのほぼ全域を覆うように延長している。
また、第１のゲート電極51と第２のゲート電極52とが互
に分離している。さらに、第１のゲート絶縁膜41が、第
２のゲート絶縁膜42と同じ例えばSiO2でなり、従って、
同じ誘電率を有し、且つ第２のゲート絶縁膜42と同じ厚
さを有している。
以上が、本願第１番目の発明による薄膜トランジスタ
の第１の実施例の原理的な構成である。
の第１の実施例の原理的な構成である。
このような構成を有する本願第１番目の発明による薄
膜トランジスタの第１の実施例の原理的な構成によれ
ば、次に述べる作用効果が得られる。
膜トランジスタの第１の実施例の原理的な構成によれ
ば、次に述べる作用効果が得られる。
すなわち、ソース領域２とドレイン領域３との間に、
第33図Ａ及び第34図Ａで前述した従来の薄膜トランジス
タの場合に準じて、ソース２領域及びドレイン領域３が
十分高いｎ型の不純物濃度を有するのに対応して、ドレ
イン領域３側を正とする電源６を負荷７を通じて接続し
ている状態で、第１及び第２のゲート電極51及び52に、
第１及び第２の制御電源81及び82から、ソース領域２を
基準として、ともに正の第１及び第２の制御電圧をそれ
ぞれ印加すれば、チャンネル形成用領域１内に、第１の
ゲート電極51下において、第１のゲート絶縁膜41側から
第１のゲート絶縁膜41側とは反対側に拡がり且つドレイ
ン領域３に連接しているｎ型の第１のチャンネル層が形
成されるとともに、第２のゲート電極52下において、第
２のゲート絶縁膜42側から第２のゲート絶縁膜42側とは
反対側に拡がり且つソース領域２及び第１のチャンネル
層と連接しているｎ型の第２のチャンネル層が形成され
るので、ソース領域２及びドレイン領域３がオン状態に
なり、よって、第33図Ａ及び第34図Ａで前述した従来の
薄膜トランジスタの場合と同様に、負荷７への電源６か
らの電流の供給状態が得られる。
第33図Ａ及び第34図Ａで前述した従来の薄膜トランジス
タの場合に準じて、ソース２領域及びドレイン領域３が
十分高いｎ型の不純物濃度を有するのに対応して、ドレ
イン領域３側を正とする電源６を負荷７を通じて接続し
ている状態で、第１及び第２のゲート電極51及び52に、
第１及び第２の制御電源81及び82から、ソース領域２を
基準として、ともに正の第１及び第２の制御電圧をそれ
ぞれ印加すれば、チャンネル形成用領域１内に、第１の
ゲート電極51下において、第１のゲート絶縁膜41側から
第１のゲート絶縁膜41側とは反対側に拡がり且つドレイ
ン領域３に連接しているｎ型の第１のチャンネル層が形
成されるとともに、第２のゲート電極52下において、第
２のゲート絶縁膜42側から第２のゲート絶縁膜42側とは
反対側に拡がり且つソース領域２及び第１のチャンネル
層と連接しているｎ型の第２のチャンネル層が形成され
るので、ソース領域２及びドレイン領域３がオン状態に
なり、よって、第33図Ａ及び第34図Ａで前述した従来の
薄膜トランジスタの場合と同様に、負荷７への電源６か
らの電流の供給状態が得られる。
また、このような状態から、第１及び第２のゲート電
極51及び52に、第１及び第２の制御電源81及び82から、
ソース領域２を基準として、負または正の第１の制御電
圧及び負の第２の制御電圧をそれぞれ印加すれば、チャ
ンネル形成用領域１内に、第１のゲート電極51下におい
て、第１のゲート絶縁膜41側から第１のゲート絶縁膜41
側とは反対側に拡がり且つドレイン領域３に連接してい
るｐ型またはｎ型の第３のチャンネル層103が形成され
るとともに、第２のゲート電極52下において、第２のゲ
ート絶縁膜42側から第２のゲート絶縁膜42側とは反対側
に拡がり且つソース領域２及び第３のチャンネル層103
と連接しているｐ型の第４のチャンネル層104が形成さ
れるので、ドレイン領域３及び第３のチャンネル層103
間または第３のチャンネル層103及び第４のチャンネル
層104間に、電源６に対して逆極性のpn接合が形成され
る。このため、ソース領域２及びドレイン領域３間が、
オン状態からオフ状態に転換し、いままで負荷７への電
源６からの電流の供給状態が、断の状態になる。
極51及び52に、第１及び第２の制御電源81及び82から、
ソース領域２を基準として、負または正の第１の制御電
圧及び負の第２の制御電圧をそれぞれ印加すれば、チャ
ンネル形成用領域１内に、第１のゲート電極51下におい
て、第１のゲート絶縁膜41側から第１のゲート絶縁膜41
側とは反対側に拡がり且つドレイン領域３に連接してい
るｐ型またはｎ型の第３のチャンネル層103が形成され
るとともに、第２のゲート電極52下において、第２のゲ
ート絶縁膜42側から第２のゲート絶縁膜42側とは反対側
に拡がり且つソース領域２及び第３のチャンネル層103
と連接しているｐ型の第４のチャンネル層104が形成さ
れるので、ドレイン領域３及び第３のチャンネル層103
間または第３のチャンネル層103及び第４のチャンネル
層104間に、電源６に対して逆極性のpn接合が形成され
る。このため、ソース領域２及びドレイン領域３間が、
オン状態からオフ状態に転換し、いままで負荷７への電
源６からの電流の供給状態が、断の状態になる。
従って、第33図Ａ及び第34図Ａで前述した従来の薄膜
トランジスタの場合と同様に、スイッチング素子として
の機能を呈し、よって、スイッチング素子として用いて
好適である。
トランジスタの場合と同様に、スイッチング素子として
の機能を呈し、よって、スイッチング素子として用いて
好適である。
また、第１図に示す本願第１番目の発明による薄膜ト
ランジスタの第１の実施例の場合、上述したようにし
て、負荷７への電源６からの電流の供給状態が断の状態
になっているとき、ｐ型の第３のチャンネル層103とｎ
型のドレイン領域３との間のpn接合からドレイン領域３
側及び第３のチャンネル層103側にそれぞれ拡がってい
る空乏層が生じているか、またはｎ型の第３のチャンネ
ル層103とｐ型の第４のチャンネル層104との間のpn接合
から第３のチャンネル層103側及び第４のチャンネル層1
04側にそれぞれ拡がっている空乏層が生じているため、
第33図Ａに示す従来の薄膜トランジスタの場合で述べた
のに準じて、上述した空乏層が生じている領域に生じて
いる電界のために、ドレイン領域３及びソース領域２間
に、上述した空乏層が生じている領域に有する欠陥を通
じての漏れ電流が、流れようとする。
ランジスタの第１の実施例の場合、上述したようにし
て、負荷７への電源６からの電流の供給状態が断の状態
になっているとき、ｐ型の第３のチャンネル層103とｎ
型のドレイン領域３との間のpn接合からドレイン領域３
側及び第３のチャンネル層103側にそれぞれ拡がってい
る空乏層が生じているか、またはｎ型の第３のチャンネ
ル層103とｐ型の第４のチャンネル層104との間のpn接合
から第３のチャンネル層103側及び第４のチャンネル層1
04側にそれぞれ拡がっている空乏層が生じているため、
第33図Ａに示す従来の薄膜トランジスタの場合で述べた
のに準じて、上述した空乏層が生じている領域に生じて
いる電界のために、ドレイン領域３及びソース領域２間
に、上述した空乏層が生じている領域に有する欠陥を通
じての漏れ電流が、流れようとする。
しかしながら、上述したpn接合がドレイン領域３及び
第３のチャンネル層103間に形成されている場合でみれ
ば、この場合にドレイン領域３内のそこに拡がっている
空乏層は、ドレイン領域３が比較的高いｎ型の不純物濃
度を有しているので、狭い拡がり幅しか有していない
が、この場合に第３のチャンネル層103内のそこに拡が
っている空乏層は、第１のゲート絶縁膜41が第２のゲー
ト絶縁膜42と同じ誘電率と厚さとを有するので、第１の
ゲート電極51に印加する負の第１の制御電圧の値を十分
小さくすることによって、第３のチャンネル層を低いキ
ャリア濃度を有するものとすることができるので、比較
的広い拡がり幅を有する。また、上述したpn接合が第３
及び第４のチャンネル層103及び104間に形成されている
場合でみれば、この場合に第４のチャンネル層104内の
そこに拡がっている空乏層は、第２のゲート絶縁膜42が
第４のチャンネル層104を確実に形成する意味から比較
的薄い厚さを有するとともに第２のゲート電極52に印加
する第２の制御電圧が同様に第４のチャンネル層104を
確実に形成する意味から比較的大きな値を有することか
ら、第４のチャンネル層104が比較的高いキャリア濃度
を有するため、狭い拡がり幅しか有していないが、この
場合に第３のチャンネル層103内のそこに拡がっている
空乏層は、第１のゲート電極51に印加する正の第１の制
御電圧の値を十分小さくすることによって、比較的広い
拡がり幅を有している。このため、上述した空乏層が生
じている領域に生じている電界が、比較的低い強度でし
か生じていず、よって、ドレイン領域３及びソース領域
２間に、上述した空乏層の生じている領域に有する欠陥
を通じての漏れ電流が、第34図Ａに示す従来の薄膜トラ
ンジスタの場合と同様に、ほとんど流れないか、流れる
としても、格段的に小さな値でしか流れない、という優
れた特徴を有する。
第３のチャンネル層103間に形成されている場合でみれ
ば、この場合にドレイン領域３内のそこに拡がっている
空乏層は、ドレイン領域３が比較的高いｎ型の不純物濃
度を有しているので、狭い拡がり幅しか有していない
が、この場合に第３のチャンネル層103内のそこに拡が
っている空乏層は、第１のゲート絶縁膜41が第２のゲー
ト絶縁膜42と同じ誘電率と厚さとを有するので、第１の
ゲート電極51に印加する負の第１の制御電圧の値を十分
小さくすることによって、第３のチャンネル層を低いキ
ャリア濃度を有するものとすることができるので、比較
的広い拡がり幅を有する。また、上述したpn接合が第３
及び第４のチャンネル層103及び104間に形成されている
場合でみれば、この場合に第４のチャンネル層104内の
そこに拡がっている空乏層は、第２のゲート絶縁膜42が
第４のチャンネル層104を確実に形成する意味から比較
的薄い厚さを有するとともに第２のゲート電極52に印加
する第２の制御電圧が同様に第４のチャンネル層104を
確実に形成する意味から比較的大きな値を有することか
ら、第４のチャンネル層104が比較的高いキャリア濃度
を有するため、狭い拡がり幅しか有していないが、この
場合に第３のチャンネル層103内のそこに拡がっている
空乏層は、第１のゲート電極51に印加する正の第１の制
御電圧の値を十分小さくすることによって、比較的広い
拡がり幅を有している。このため、上述した空乏層が生
じている領域に生じている電界が、比較的低い強度でし
か生じていず、よって、ドレイン領域３及びソース領域
２間に、上述した空乏層の生じている領域に有する欠陥
を通じての漏れ電流が、第34図Ａに示す従来の薄膜トラ
ンジスタの場合と同様に、ほとんど流れないか、流れる
としても、格段的に小さな値でしか流れない、という優
れた特徴を有する。
一方、第１図に示す本願第１番目の発明による薄膜ト
ランジスタの場合、ゲート絶縁膜として第１及び第２の
ゲート絶縁膜41及び42を必要とし、またゲート電極とし
て第１及び第２のゲート電極51及び52を設けることを必
要とするが、第34図Ａに示す従来の薄膜トランジスタの
場合のようにチャンネル形成用領域とドレイン領域との
間に半導体薄膜でなるオフセット領域を設ける必要がな
く、また、第１及び第２のゲート絶縁膜41及び42、及び
第１及び第２のゲート電極51及び52を設けることは、製
造上、チャンネル形成用領域とドレイン領域との間に半
導体薄膜でなるオフセット領域を設ける場合に比し格段
的に容易である。
ランジスタの場合、ゲート絶縁膜として第１及び第２の
ゲート絶縁膜41及び42を必要とし、またゲート電極とし
て第１及び第２のゲート電極51及び52を設けることを必
要とするが、第34図Ａに示す従来の薄膜トランジスタの
場合のようにチャンネル形成用領域とドレイン領域との
間に半導体薄膜でなるオフセット領域を設ける必要がな
く、また、第１及び第２のゲート絶縁膜41及び42、及び
第１及び第２のゲート電極51及び52を設けることは、製
造上、チャンネル形成用領域とドレイン領域との間に半
導体薄膜でなるオフセット領域を設ける場合に比し格段
的に容易である。
よって、第１図に示す本願第１番目の発明による薄膜
トランジスタの場合、第34図Ａに示す従来の薄膜トラン
ジスタについて上述した優れた特徴を有する薄膜トラン
ジスタを、第34図Ａに示す従来の薄膜トランジスタの場
合に比し、廉価、容易に提供することができる。
トランジスタの場合、第34図Ａに示す従来の薄膜トラン
ジスタについて上述した優れた特徴を有する薄膜トラン
ジスタを、第34図Ａに示す従来の薄膜トランジスタの場
合に比し、廉価、容易に提供することができる。
［実施例２、３及び４］ 次に、第２図、第３図及び第４図を伴って、本願第１
番目の発明による薄膜トランジスタの第２、第３及び第
４の実施例を述べよう。
番目の発明による薄膜トランジスタの第２、第３及び第
４の実施例を述べよう。
第２図〜第４図において、第１図との対応部分には同
一符号を付して詳細説明を省略する。
一符号を付して詳細説明を省略する。
第２図に示す本願第１番目の発明による薄膜トランジ
スタの第２、第３及び第４の実施例は、第１のゲート絶
縁膜41が、第２のゲート絶縁膜42と同じ誘電率と厚さと
を有するのに代え、第２図に示す本願第１番目の発明に
よる薄膜トランジスタの第２の実施例の場合、第２のゲ
ート絶縁膜42と同じ誘電率を有し且つ第２のゲート絶縁
膜に比し厚い厚さを有し、また、第３図に示す本願第１
番目の発明による薄膜トランジスタの第３の実施例の場
合、第２のゲート絶縁膜42に比し低い誘電率を有し且つ
第２のゲート絶縁膜と同じ厚さを有し、さらに、第４図
に示す本願第１番目の発明による薄膜トランジスタの第
４の実施例の場合、第２のゲート絶縁膜42に比し低い誘
電率を有し且つ第２のゲート絶縁膜42に比し厚い厚さを
有していることを除いて、第１図で上述した本願第１番
目の発明による薄膜トランジスタの場合と同様の構成を
有する。
スタの第２、第３及び第４の実施例は、第１のゲート絶
縁膜41が、第２のゲート絶縁膜42と同じ誘電率と厚さと
を有するのに代え、第２図に示す本願第１番目の発明に
よる薄膜トランジスタの第２の実施例の場合、第２のゲ
ート絶縁膜42と同じ誘電率を有し且つ第２のゲート絶縁
膜に比し厚い厚さを有し、また、第３図に示す本願第１
番目の発明による薄膜トランジスタの第３の実施例の場
合、第２のゲート絶縁膜42に比し低い誘電率を有し且つ
第２のゲート絶縁膜と同じ厚さを有し、さらに、第４図
に示す本願第１番目の発明による薄膜トランジスタの第
４の実施例の場合、第２のゲート絶縁膜42に比し低い誘
電率を有し且つ第２のゲート絶縁膜42に比し厚い厚さを
有していることを除いて、第１図で上述した本願第１番
目の発明による薄膜トランジスタの場合と同様の構成を
有する。
このような本願第１番目の発明による薄膜トランジス
タの第２、第３及び第４の実施例の構成によれば、上述
した事項を除いて、本願第１番目の発明による薄膜トラ
ンジスタの第１の実施例の場合と同様の構成を有するの
で、詳細説明は省略するが、第１図に示す本願第１番目
の発明による薄膜トランジスタの場合で、上述したよう
にして、負荷７への電源６からの電流の供給状態が断の
状態になっていて、ｐ型の第３のチャンネル層とｎ型の
ドレイン領域との間のpn接合からドレイン領域３側及び
第３のチャンネル層103側にそれぞれ拡がっている空乏
層が生じているとき、第３のチャンネル層103内のそこ
に拡がっている空乏層が、第２図に示す本願第１番目の
発明による薄膜トランジスタの場合、第１のゲート絶縁
膜41が第２のゲート絶縁膜42と同じ誘電率を有し且つ第
２のゲート絶縁膜42に比し厚い厚さを有するので、その
ことによって、また、第３図に示す本願第１番目の発明
による薄膜トランジスタの場合、第１のゲート絶縁膜41
が第２のゲート絶縁膜42に比し低い誘電率を有し且つ第
２のゲート絶縁膜42と同じ厚さを有するので、そのこと
によって、さらに、第４図に示す本願第１番目の発明に
よる薄膜トランジスタの場合、第１のゲート絶縁膜41が
第２のゲート絶縁膜42に比し低い誘電率を有し且つ第２
のゲート絶縁膜42に比し厚い厚さを有するので、そのこ
とによって、第３のチャンネル層103を低いキャリア濃
度を有するものとすることができるので、比較的広い拡
がり幅を有し、また、ｎ型の第３のチャンネル層103と
ｐ型の第４のチャンネル層104との間のpn接合から第３
のチャンネル層103側及び第４のチャンネル層104側にそ
れぞれ拡がっている空乏層が生じているとき、第３のチ
ャンネル層103内のそこに拡がっている空乏層が、pn接
合がドレイン領域３及び第３のチャンネル層103間に形
成されている場合と同様の理由で、比較的広い拡がり幅
を有しているので、第１図に示す本願第１番目の発明に
よる薄膜トランジスタの場合と同様の作用・効果が得ら
れる。
タの第２、第３及び第４の実施例の構成によれば、上述
した事項を除いて、本願第１番目の発明による薄膜トラ
ンジスタの第１の実施例の場合と同様の構成を有するの
で、詳細説明は省略するが、第１図に示す本願第１番目
の発明による薄膜トランジスタの場合で、上述したよう
にして、負荷７への電源６からの電流の供給状態が断の
状態になっていて、ｐ型の第３のチャンネル層とｎ型の
ドレイン領域との間のpn接合からドレイン領域３側及び
第３のチャンネル層103側にそれぞれ拡がっている空乏
層が生じているとき、第３のチャンネル層103内のそこ
に拡がっている空乏層が、第２図に示す本願第１番目の
発明による薄膜トランジスタの場合、第１のゲート絶縁
膜41が第２のゲート絶縁膜42と同じ誘電率を有し且つ第
２のゲート絶縁膜42に比し厚い厚さを有するので、その
ことによって、また、第３図に示す本願第１番目の発明
による薄膜トランジスタの場合、第１のゲート絶縁膜41
が第２のゲート絶縁膜42に比し低い誘電率を有し且つ第
２のゲート絶縁膜42と同じ厚さを有するので、そのこと
によって、さらに、第４図に示す本願第１番目の発明に
よる薄膜トランジスタの場合、第１のゲート絶縁膜41が
第２のゲート絶縁膜42に比し低い誘電率を有し且つ第２
のゲート絶縁膜42に比し厚い厚さを有するので、そのこ
とによって、第３のチャンネル層103を低いキャリア濃
度を有するものとすることができるので、比較的広い拡
がり幅を有し、また、ｎ型の第３のチャンネル層103と
ｐ型の第４のチャンネル層104との間のpn接合から第３
のチャンネル層103側及び第４のチャンネル層104側にそ
れぞれ拡がっている空乏層が生じているとき、第３のチ
ャンネル層103内のそこに拡がっている空乏層が、pn接
合がドレイン領域３及び第３のチャンネル層103間に形
成されている場合と同様の理由で、比較的広い拡がり幅
を有しているので、第１図に示す本願第１番目の発明に
よる薄膜トランジスタの場合と同様の作用・効果が得ら
れる。
［実施例５、６、及び７］ 次に、第５図、第６図及び第７図を伴って、本願第２
番目の発明による薄膜トランジスタの第１、第２及び第
３の実施例を述べよう。
番目の発明による薄膜トランジスタの第１、第２及び第
３の実施例を述べよう。
第５図〜第７図において、第１図〜第４図との対応部
分には同一符号を付して詳細説明を省略する。
分には同一符号を付して詳細説明を省略する。
第５図、第６図及び第７図に示す本願第２番目の発明
による薄膜トランジスタは、第１のゲート電極51と第２
のゲート電極52とが、互に分離しているのに代え、互に
連結し、また、第１のゲート電極51及び第１のゲート絶
縁膜41が、チャンネル形成用領域１の第２のゲート電極
52及び第２のゲート絶縁膜42が配されている側と同じ主
面（第１の主面）上に配されているのに代え、チャンネ
ル形成用領域１の第２のゲート電極52及び第２のゲート
絶縁膜42が配されている側の主面（第１の主面）と対向
している他の主面（第２の主面）上に形成され、さら
に、第１のゲート絶縁膜41が、第２のゲート絶縁膜42と
同じ誘電率を有し且つ第２のゲート絶縁膜42と同じかそ
れに比し厚い厚さを有するか、または第２のゲート絶縁
膜42に比し低い誘電率を有し且つ第２のゲート絶縁膜42
と同じかまたはそれに比し厚い厚さを有するのに代え、
第５図に示す本願第２番目の発明による薄膜トランジス
タの場合、第２のゲート絶縁膜42と同じ誘電率を有し且
つ第２のゲート絶縁膜42に比し厚い厚さを有し、また、
第６図に示す本願第２番目の発明による薄膜トランジス
タの場合、第２のゲート絶縁膜42に比し低い誘電率を有
し且つ第２のゲート絶縁膜42と同じ厚さを有し、さら
に、第７図に示す本願第２番目の発明による薄膜トラン
ジスタの場合、第２のゲート絶縁膜42に比し低い誘電率
を有し且つ第２のゲート絶縁膜42に比し厚い厚さを有す
ることを除いて、第１図〜第４図に示す本願第１番目の
発明による薄膜トランジスタと同様の構成を有する。
による薄膜トランジスタは、第１のゲート電極51と第２
のゲート電極52とが、互に分離しているのに代え、互に
連結し、また、第１のゲート電極51及び第１のゲート絶
縁膜41が、チャンネル形成用領域１の第２のゲート電極
52及び第２のゲート絶縁膜42が配されている側と同じ主
面（第１の主面）上に配されているのに代え、チャンネ
ル形成用領域１の第２のゲート電極52及び第２のゲート
絶縁膜42が配されている側の主面（第１の主面）と対向
している他の主面（第２の主面）上に形成され、さら
に、第１のゲート絶縁膜41が、第２のゲート絶縁膜42と
同じ誘電率を有し且つ第２のゲート絶縁膜42と同じかそ
れに比し厚い厚さを有するか、または第２のゲート絶縁
膜42に比し低い誘電率を有し且つ第２のゲート絶縁膜42
と同じかまたはそれに比し厚い厚さを有するのに代え、
第５図に示す本願第２番目の発明による薄膜トランジス
タの場合、第２のゲート絶縁膜42と同じ誘電率を有し且
つ第２のゲート絶縁膜42に比し厚い厚さを有し、また、
第６図に示す本願第２番目の発明による薄膜トランジス
タの場合、第２のゲート絶縁膜42に比し低い誘電率を有
し且つ第２のゲート絶縁膜42と同じ厚さを有し、さら
に、第７図に示す本願第２番目の発明による薄膜トラン
ジスタの場合、第２のゲート絶縁膜42に比し低い誘電率
を有し且つ第２のゲート絶縁膜42に比し厚い厚さを有す
ることを除いて、第１図〜第４図に示す本願第１番目の
発明による薄膜トランジスタと同様の構成を有する。
このような構成を有する本願第２番目の発明による薄
膜トランジスタの第１、第２及び第３の実施例によれ
ば、上述した事項を除いて、第１図〜第４図に示す本願
第１番目の発明による薄膜トランジスタと同様の構成を
有するので、詳細説明は省略するが、第１図〜第４図に
示す本願第１番目の発明による薄膜トランジスタの場合
で述べたのに準じて、負荷７の電源６からの電流の供給
状態が断となって、ｐ型の第３のチャンネル層103とｎ
型のドレイン領域３との間のpn接合からドレイン領域３
側及び第３のチャンネル層103側にそれぞれ拡がってい
る空乏層が生じているとき、第３のチャンネル層103内
のそれに拡がっている空乏層が、第５図に示す本願第２
番目の発明による薄膜トランジスタの場合、第１のゲー
ト絶縁膜41が第２のゲート絶縁膜42と同じ誘電率を有し
且つ第２のゲート絶縁膜42に比し厚い厚さを有するの
で、そのことによって、また、第６図に示す本願第２番
目の発明による薄膜トランジスタの場合、第１のゲート
絶縁膜41が、第２のゲート絶縁膜42に比し低い誘電率を
有し且つ第２のゲート絶縁膜42と同じ厚さを有するの
で、そのことによって、さらに、第７図に示す本願第２
番目の発明による薄膜トランジスタの場合、第２のゲー
ト絶縁膜42に比し低い誘電率を有し且つ第２のゲート絶
縁膜42に比し厚い厚さを有するので、そのことによっ
て、第３のチャンネル層103を低いキャリア濃度を有す
るものとすることができることから、比較的広い拡がり
幅を有しているので、第１図〜第４図に示す本願第１番
目の発明による薄膜トランジスタの場合と同様の作用・
効果が得られる。
膜トランジスタの第１、第２及び第３の実施例によれ
ば、上述した事項を除いて、第１図〜第４図に示す本願
第１番目の発明による薄膜トランジスタと同様の構成を
有するので、詳細説明は省略するが、第１図〜第４図に
示す本願第１番目の発明による薄膜トランジスタの場合
で述べたのに準じて、負荷７の電源６からの電流の供給
状態が断となって、ｐ型の第３のチャンネル層103とｎ
型のドレイン領域３との間のpn接合からドレイン領域３
側及び第３のチャンネル層103側にそれぞれ拡がってい
る空乏層が生じているとき、第３のチャンネル層103内
のそれに拡がっている空乏層が、第５図に示す本願第２
番目の発明による薄膜トランジスタの場合、第１のゲー
ト絶縁膜41が第２のゲート絶縁膜42と同じ誘電率を有し
且つ第２のゲート絶縁膜42に比し厚い厚さを有するの
で、そのことによって、また、第６図に示す本願第２番
目の発明による薄膜トランジスタの場合、第１のゲート
絶縁膜41が、第２のゲート絶縁膜42に比し低い誘電率を
有し且つ第２のゲート絶縁膜42と同じ厚さを有するの
で、そのことによって、さらに、第７図に示す本願第２
番目の発明による薄膜トランジスタの場合、第２のゲー
ト絶縁膜42に比し低い誘電率を有し且つ第２のゲート絶
縁膜42に比し厚い厚さを有するので、そのことによっ
て、第３のチャンネル層103を低いキャリア濃度を有す
るものとすることができることから、比較的広い拡がり
幅を有しているので、第１図〜第４図に示す本願第１番
目の発明による薄膜トランジスタの場合と同様の作用・
効果が得られる。
［実施例８、９、10及び11］ 次に、第８図、第９図、第10図及び第11図を伴って、
本願第３番目の発明による薄膜トランジスタの第１、第
２、第３及び第４の実施例を述べよう。
本願第３番目の発明による薄膜トランジスタの第１、第
２、第３及び第４の実施例を述べよう。
第８図〜第11図において、第１図〜第４図との対応部
分には同一符号を付して詳細説明を省略する。
分には同一符号を付して詳細説明を省略する。
第８図、第９図、第10図及び第11図に示す本願第３番
目の発明による薄膜トランジスタは、第１のゲート電極
51及び第１のゲート絶縁膜41が、チャンネル形成用領域
１の第２のゲート電極52及び第２のゲート絶縁膜42が配
されている側と同じ主面（第１の主面）上に配されてい
るのに代え、チャンネル形成用領域１の第２のゲート電
極52及び第２のゲート絶縁膜42が配されている側の主面
（第１の主面）と対向している他の主面（第２の主面）
上に形成されていることを除いて、第１図、第２図、第
３図及び第４図に示す本願第１番目の発明による薄膜ト
ランジスタとそれぞれ同様の構成を有する。
目の発明による薄膜トランジスタは、第１のゲート電極
51及び第１のゲート絶縁膜41が、チャンネル形成用領域
１の第２のゲート電極52及び第２のゲート絶縁膜42が配
されている側と同じ主面（第１の主面）上に配されてい
るのに代え、チャンネル形成用領域１の第２のゲート電
極52及び第２のゲート絶縁膜42が配されている側の主面
（第１の主面）と対向している他の主面（第２の主面）
上に形成されていることを除いて、第１図、第２図、第
３図及び第４図に示す本願第１番目の発明による薄膜ト
ランジスタとそれぞれ同様の構成を有する。
このような本願第３番目の発明による薄膜トランジス
タの第１、第２、第３及び第４の実施例によれば、詳細
説明は省略するが、上述した事項を除いて、第１図、第
２図、第３図及び第４図に示す本願第１番目の発明によ
る薄膜トランジスタとそれぞれ同様であるので、詳細説
明は省略するが、第１図、第２図、第３図及び第４図に
示す本願第１番目の発明による薄膜トランジスタに関す
る上述した説明において、「本願第１番目の発明による
薄膜トランジスタ」を「本願第３番目の発明による薄膜
トランジスタ」と読み替えた作用効果が得られる。
タの第１、第２、第３及び第４の実施例によれば、詳細
説明は省略するが、上述した事項を除いて、第１図、第
２図、第３図及び第４図に示す本願第１番目の発明によ
る薄膜トランジスタとそれぞれ同様であるので、詳細説
明は省略するが、第１図、第２図、第３図及び第４図に
示す本願第１番目の発明による薄膜トランジスタに関す
る上述した説明において、「本願第１番目の発明による
薄膜トランジスタ」を「本願第３番目の発明による薄膜
トランジスタ」と読み替えた作用効果が得られる。
［実施例12、13及び14］ 次に、第12図、第13図及び第14図を伴って、本願第４
番目の発明による薄膜トランジスタの第１、第２及び第
３の実施例を述べよう。
番目の発明による薄膜トランジスタの第１、第２及び第
３の実施例を述べよう。
第12図、第13図及び第14図において、第１図〜第４図
との対応部分には同一符号を付して詳細説明を省略す
る。
との対応部分には同一符号を付して詳細説明を省略す
る。
第12図、第13図及び第14図に示す本願第４番目の発明
による薄膜トランジスタは、第１図〜第４図に示す本願
第１番目の発明による薄膜トランジスタの場合に準じ
て、第１図〜第４図に示す本願第１番目の発明による
薄膜トランジスタで述べたと同様の、ｎ型不純物または
ｐ型不純物のいずれも意図的に導入していないか、十分
低いｎ型の不純物濃度またはｐ型の不純物濃度を有する
半導体薄膜でなるチャンネル形成用領域１と、第１図
〜第４図に示す本願第１番目の発明による薄膜トランジ
スタで述べたと同様の、チャンネル形成用領域１を構成
している半導体薄膜に比し十分高いｎ型の不純物濃度を
有する半導体薄膜でなり、且つチャンネル形成用領域１
に、異なる第１及び第２の位置においてそれぞれ連接し
ているソース領域２及びドレイン領域３と、チャンネ
ル形成用領域１の主面上に、ソース領域２及びドレイン
領域３間の領域と第１及び第２のゲート絶縁膜41及び42
（第１図〜第４図に示す本願第１番目の発明による薄膜
トランジスタの場合の第１のゲート絶縁膜41に対応して
いる）をそれぞれ介してドレイン領域３側及びソース領
域２側において局部的にそれぞれ対向して配されている
第１及び第２のゲート電極51及び52（第１図〜第４図に
示す本願第１番目の発明による薄膜トランジスタの場合
の第１のゲート電極51に対応している）と、チャンネ
ル形成用領域１の第１及び第２のゲート電極51及び52が
配されている側と同じ主面上に、ソース領域２及びドレ
イン領域３間の第１及び第２のゲート電極51及び52が対
向していない領域と第３のゲート絶縁膜43（第１図〜第
４図に示す本願第１番目の発明による薄膜トランジスタ
の場合の第２のゲート絶縁膜42に対応している）を介し
て対向して配されている第３のゲート電極53（第１図〜
第４図に示す本願第１番目の発明による薄膜トランジス
タの場合の第２のゲート電極52に対応している）とを有
し、そして、この場合、第１及び第２のゲート電極51
及び52と第３のゲート電極53とが互に連結し、また、第
１及び第２のゲート絶縁膜41及び42が、第12図に示す本
願第３番目の発明による薄膜トラトンジスタの場合、第
３のゲート絶縁膜43と同じ誘電率を有し且つ第３のゲー
ト絶縁膜43に比し厚い厚さを有し、また、第13図に示す
本願第４番目の発明による薄膜トランジスタの場合、第
３のゲート絶縁膜43に比し低い誘電率を有し且つ第３の
ゲート絶縁膜43と同じ厚さを有し、さらに、第13図に示
す本願第４番目の発明による薄膜トランジスタの場合、
第３のゲート絶縁膜43に比し低い誘電率を有し且つ第３
のゲート絶縁膜43に比し厚い厚さを有する。
による薄膜トランジスタは、第１図〜第４図に示す本願
第１番目の発明による薄膜トランジスタの場合に準じ
て、第１図〜第４図に示す本願第１番目の発明による
薄膜トランジスタで述べたと同様の、ｎ型不純物または
ｐ型不純物のいずれも意図的に導入していないか、十分
低いｎ型の不純物濃度またはｐ型の不純物濃度を有する
半導体薄膜でなるチャンネル形成用領域１と、第１図
〜第４図に示す本願第１番目の発明による薄膜トランジ
スタで述べたと同様の、チャンネル形成用領域１を構成
している半導体薄膜に比し十分高いｎ型の不純物濃度を
有する半導体薄膜でなり、且つチャンネル形成用領域１
に、異なる第１及び第２の位置においてそれぞれ連接し
ているソース領域２及びドレイン領域３と、チャンネ
ル形成用領域１の主面上に、ソース領域２及びドレイン
領域３間の領域と第１及び第２のゲート絶縁膜41及び42
（第１図〜第４図に示す本願第１番目の発明による薄膜
トランジスタの場合の第１のゲート絶縁膜41に対応して
いる）をそれぞれ介してドレイン領域３側及びソース領
域２側において局部的にそれぞれ対向して配されている
第１及び第２のゲート電極51及び52（第１図〜第４図に
示す本願第１番目の発明による薄膜トランジスタの場合
の第１のゲート電極51に対応している）と、チャンネ
ル形成用領域１の第１及び第２のゲート電極51及び52が
配されている側と同じ主面上に、ソース領域２及びドレ
イン領域３間の第１及び第２のゲート電極51及び52が対
向していない領域と第３のゲート絶縁膜43（第１図〜第
４図に示す本願第１番目の発明による薄膜トランジスタ
の場合の第２のゲート絶縁膜42に対応している）を介し
て対向して配されている第３のゲート電極53（第１図〜
第４図に示す本願第１番目の発明による薄膜トランジス
タの場合の第２のゲート電極52に対応している）とを有
し、そして、この場合、第１及び第２のゲート電極51
及び52と第３のゲート電極53とが互に連結し、また、第
１及び第２のゲート絶縁膜41及び42が、第12図に示す本
願第３番目の発明による薄膜トラトンジスタの場合、第
３のゲート絶縁膜43と同じ誘電率を有し且つ第３のゲー
ト絶縁膜43に比し厚い厚さを有し、また、第13図に示す
本願第４番目の発明による薄膜トランジスタの場合、第
３のゲート絶縁膜43に比し低い誘電率を有し且つ第３の
ゲート絶縁膜43と同じ厚さを有し、さらに、第13図に示
す本願第４番目の発明による薄膜トランジスタの場合、
第３のゲート絶縁膜43に比し低い誘電率を有し且つ第３
のゲート絶縁膜43に比し厚い厚さを有する。
上述した構成を有する、第12図、第13図及び第14図に
示す本願第４番目の発明による薄膜トランジスタの第
１、第２及び第３の実施例によれば、第１図〜第４図に
示す本願第１番目の発明による薄膜トランジスタの場合
に準じて、次に述べる作用効果が得られる。
示す本願第４番目の発明による薄膜トランジスタの第
１、第２及び第３の実施例によれば、第１図〜第４図に
示す本願第１番目の発明による薄膜トランジスタの場合
に準じて、次に述べる作用効果が得られる。
すなわち、ソース領域２とドレイン領域３との間に、
第１図〜第４図に示す本願第１番目の発明による薄膜ト
ランジスタの場合と同様に、ソース領域２及びドレイン
領域３が十分高いｎ型の不純物濃度を有するのに対応し
て、ドレイン領域３側を正とする電源６を負荷７を通じ
て接続している状態で、第１及び第２のゲート電極51及
び52及び第３のゲート電極53に、制御電源８から、ソー
ス領域２を基準として、正の制御電圧を印加すれば、チ
ャンネル形成用領域１内に、第１及び第２のゲート電極
51及び52下において、第１及び第２のゲート絶縁膜41及
び42側から第１及び第２のゲート絶縁膜41及び42側とは
反対側にそれぞれ拡がり且つドレイン領域３及びソース
領域２にそれぞれ連接しているｎ型の第１及び第２のチ
ャンネル層が形成されるとともに、第３のゲート電極53
下において、第３のゲート絶縁膜43側から第３のゲート
絶縁膜43側とは反対側に拡がり且つ第１及び第２のチャ
ンネル層101及び102と連接しているｎ型の第３のチャン
ネル層が形成されるので、ソース領域２及びドレイン領
域３間がオン状態になり、よって、第１図〜第４図に示
す本願第１番目の発明による薄膜トランジスタの場合と
同様に、負荷７への電源６からの電流の供給状態が得ら
れる。
第１図〜第４図に示す本願第１番目の発明による薄膜ト
ランジスタの場合と同様に、ソース領域２及びドレイン
領域３が十分高いｎ型の不純物濃度を有するのに対応し
て、ドレイン領域３側を正とする電源６を負荷７を通じ
て接続している状態で、第１及び第２のゲート電極51及
び52及び第３のゲート電極53に、制御電源８から、ソー
ス領域２を基準として、正の制御電圧を印加すれば、チ
ャンネル形成用領域１内に、第１及び第２のゲート電極
51及び52下において、第１及び第２のゲート絶縁膜41及
び42側から第１及び第２のゲート絶縁膜41及び42側とは
反対側にそれぞれ拡がり且つドレイン領域３及びソース
領域２にそれぞれ連接しているｎ型の第１及び第２のチ
ャンネル層が形成されるとともに、第３のゲート電極53
下において、第３のゲート絶縁膜43側から第３のゲート
絶縁膜43側とは反対側に拡がり且つ第１及び第２のチャ
ンネル層101及び102と連接しているｎ型の第３のチャン
ネル層が形成されるので、ソース領域２及びドレイン領
域３間がオン状態になり、よって、第１図〜第４図に示
す本願第１番目の発明による薄膜トランジスタの場合と
同様に、負荷７への電源６からの電流の供給状態が得ら
れる。
また、このような状態から、第１図〜第４図に示す本
願第１番目の発明による薄膜トランジスタの場合に準じ
て、第１及び第２のゲート電極51及び52と第３のゲート
電極53とに、制御電源８から、ソース領域２を基準とし
て、負の制御電圧を印加すれば、チャンネル形成用領域
１内に、第１及び第２のゲート電極51及び52下におい
て、第１及び第２のゲート絶縁膜41及び42側から第１及
び第２のゲート絶縁膜41及び42側とは反対側にそれぞれ
拡がり且つドレイン領域３及びソース領域２にそれぞれ
連接しているｐ型の第４及び第５のチャンネル層104及
び105がそれぞれ形成されるとともに、第３のゲート電
極53下において、第３のゲート絶縁膜43側から第３のゲ
ート絶縁膜43側とは反対側に拡がり且つ第４及び第５の
チャンネル層104及び105と連接しているｐ型の第６のチ
ャンネル層106が形成されるので、ドレイン領域３と第
４のチャンネル層104との間に、電源６に対して逆極性
のpn接合が形成される。このため、第１図〜第４図に示
す本願第１番目の発明による薄膜トランジスタの場合と
同様に、ソース領域２及びドレイン領域３間が、オン状
態からオフ状態に転換し、よって、いままで負荷７への
電源６からの電流の供給状態が、断の状態になる。
願第１番目の発明による薄膜トランジスタの場合に準じ
て、第１及び第２のゲート電極51及び52と第３のゲート
電極53とに、制御電源８から、ソース領域２を基準とし
て、負の制御電圧を印加すれば、チャンネル形成用領域
１内に、第１及び第２のゲート電極51及び52下におい
て、第１及び第２のゲート絶縁膜41及び42側から第１及
び第２のゲート絶縁膜41及び42側とは反対側にそれぞれ
拡がり且つドレイン領域３及びソース領域２にそれぞれ
連接しているｐ型の第４及び第５のチャンネル層104及
び105がそれぞれ形成されるとともに、第３のゲート電
極53下において、第３のゲート絶縁膜43側から第３のゲ
ート絶縁膜43側とは反対側に拡がり且つ第４及び第５の
チャンネル層104及び105と連接しているｐ型の第６のチ
ャンネル層106が形成されるので、ドレイン領域３と第
４のチャンネル層104との間に、電源６に対して逆極性
のpn接合が形成される。このため、第１図〜第４図に示
す本願第１番目の発明による薄膜トランジスタの場合と
同様に、ソース領域２及びドレイン領域３間が、オン状
態からオフ状態に転換し、よって、いままで負荷７への
電源６からの電流の供給状態が、断の状態になる。
従って、第１図〜第４図に示す本願第１番目の発明に
よる薄膜トランジスタの場合と同様に、スイッチング素
子としての機能を呈し、よって、スイッチング素子とし
て用いて好適である。
よる薄膜トランジスタの場合と同様に、スイッチング素
子としての機能を呈し、よって、スイッチング素子とし
て用いて好適である。
また、第12図、第13図及び第14図に示す本願第４番目
の発明による薄膜トランジスタの場合、上述したように
して、負荷７への電源６からの電流の供給状態が断の状
態になっているとき、第１図〜第４図に示す本願第１番
目の発明による薄膜トランジスタの場合に準じて、ｐ型
の第４のチャンネル層104とｎ型のドレイン領域３との
間のpn接合から、ドレイン領域３側及び第３のチャンネ
ル層104側に拡がっている空乏層が生じている。
の発明による薄膜トランジスタの場合、上述したように
して、負荷７への電源６からの電流の供給状態が断の状
態になっているとき、第１図〜第４図に示す本願第１番
目の発明による薄膜トランジスタの場合に準じて、ｐ型
の第４のチャンネル層104とｎ型のドレイン領域３との
間のpn接合から、ドレイン領域３側及び第３のチャンネ
ル層104側に拡がっている空乏層が生じている。
このため、第１図〜第４図に示す本願第１番目の発明
による薄膜トランジスタの場合で述べたのに準じて、上
述した空乏層が生じている領域に電界が生じ、その電界
のため、ドレイン領域３及びソース領域２間に、上述し
た空乏層が生じている領域に有する欠陥を通じての漏れ
電流が、流れようとする。
による薄膜トランジスタの場合で述べたのに準じて、上
述した空乏層が生じている領域に電界が生じ、その電界
のため、ドレイン領域３及びソース領域２間に、上述し
た空乏層が生じている領域に有する欠陥を通じての漏れ
電流が、流れようとする。
しかしながら、この場合に、ドレイン領域３内のそこ
に拡がっている空乏層は、ドレイン領域３が比較的高い
ｎ型の不純物濃度を有しているので、狭い拡がり幅しか
有しないが、この場合に第４のチャンネル層104内にそ
こに拡がっている空乏層は、第12図に示す本願第４番目
の発明による薄膜トランジスタの場合、第１及び第２の
ゲート絶縁膜41及び42が第３のゲート絶縁膜43と同じ誘
電率を有し且つ第３のゲート絶縁膜43に比し厚い厚さを
有するので、そのことによって、また、第13図に示す本
願第４番目の発明による薄膜トランジスタの場合、第１
及び第２のゲート絶縁膜41及び42が第３のゲート絶縁膜
43に比し低い誘電率を有し且つ第３のゲート絶縁膜43と
同じ厚さを有するので、そのことによって、さらに、第
14図に示す本願第４番目の発明による薄膜トランジスタ
の場合、第１及び第２のゲート絶縁膜41及び42が第３の
ゲート絶縁膜43に比し低い誘電率を有し且つ第３のゲー
ト絶縁膜43に比し厚い厚さを有するので、そのことによ
って、第４のチャンネル層104を低いキャリア濃度を有
するものとすることができるので、比較的広い拡がり幅
を有しているため、上述した空乏層の生じている領域に
生じている電界が、比較的低い強度でしか生じていず、
よって、上述した空乏層の生じている領域に有する欠陥
を通じての漏れ電流が、第１図〜第４図に示す本願第１
番目の発明による薄膜トランジスタの場合と同様に、ほ
とんど流れないか、流れるとしても、格段的に小さな値
でしか流れない、という優れた特徴を有する。
に拡がっている空乏層は、ドレイン領域３が比較的高い
ｎ型の不純物濃度を有しているので、狭い拡がり幅しか
有しないが、この場合に第４のチャンネル層104内にそ
こに拡がっている空乏層は、第12図に示す本願第４番目
の発明による薄膜トランジスタの場合、第１及び第２の
ゲート絶縁膜41及び42が第３のゲート絶縁膜43と同じ誘
電率を有し且つ第３のゲート絶縁膜43に比し厚い厚さを
有するので、そのことによって、また、第13図に示す本
願第４番目の発明による薄膜トランジスタの場合、第１
及び第２のゲート絶縁膜41及び42が第３のゲート絶縁膜
43に比し低い誘電率を有し且つ第３のゲート絶縁膜43と
同じ厚さを有するので、そのことによって、さらに、第
14図に示す本願第４番目の発明による薄膜トランジスタ
の場合、第１及び第２のゲート絶縁膜41及び42が第３の
ゲート絶縁膜43に比し低い誘電率を有し且つ第３のゲー
ト絶縁膜43に比し厚い厚さを有するので、そのことによ
って、第４のチャンネル層104を低いキャリア濃度を有
するものとすることができるので、比較的広い拡がり幅
を有しているため、上述した空乏層の生じている領域に
生じている電界が、比較的低い強度でしか生じていず、
よって、上述した空乏層の生じている領域に有する欠陥
を通じての漏れ電流が、第１図〜第４図に示す本願第１
番目の発明による薄膜トランジスタの場合と同様に、ほ
とんど流れないか、流れるとしても、格段的に小さな値
でしか流れない、という優れた特徴を有する。
一方、第12図〜第14図に示す本願第４番目の発明によ
る薄膜トランジスタの場合、第１図〜第４図に示す本願
第１番目の発明による薄膜トランジスタの場合に準じ
て、ゲート絶縁膜として第１及び第２のゲート絶縁膜41
及び42と第３のゲート絶縁膜43とを必要とし、またゲー
ト電極として第１及び第２のゲート電極51及び52と第３
のゲート電極53とを設けることを必要とするが、第34図
Ａに示す従来の薄膜トランジスタの場合のようにチャン
ネル形成用領域とドレイン領域との間に半導体薄膜でな
るオフセット領域を設ける必要がなく、また、第１及び
第２のゲート絶縁膜41及び42及び第３のゲート絶縁膜4
3、及び第１及び第２のゲート電極51及び52及び第３の
ゲート電極53を設けることは、製造上、チャンネル形成
用領域とドレイン領域との間に半導体薄膜でなるオフセ
ット領域を設ける場合に比し格段的に容易である。
る薄膜トランジスタの場合、第１図〜第４図に示す本願
第１番目の発明による薄膜トランジスタの場合に準じ
て、ゲート絶縁膜として第１及び第２のゲート絶縁膜41
及び42と第３のゲート絶縁膜43とを必要とし、またゲー
ト電極として第１及び第２のゲート電極51及び52と第３
のゲート電極53とを設けることを必要とするが、第34図
Ａに示す従来の薄膜トランジスタの場合のようにチャン
ネル形成用領域とドレイン領域との間に半導体薄膜でな
るオフセット領域を設ける必要がなく、また、第１及び
第２のゲート絶縁膜41及び42及び第３のゲート絶縁膜4
3、及び第１及び第２のゲート電極51及び52及び第３の
ゲート電極53を設けることは、製造上、チャンネル形成
用領域とドレイン領域との間に半導体薄膜でなるオフセ
ット領域を設ける場合に比し格段的に容易である。
よって、第12図〜第14図に示す本願第４番目の発明に
よる薄膜トランジスタの場合も、第１図〜第４図に示す
本願第１番目の発明による薄膜トランジスタの場合と同
様に、第34図Ａに示す従来の薄膜トランジスタについて
上述した優れた特徴を有する薄膜トランジスタを、第34
図Ａで前述した従来の薄膜トランジスタの場合に比し、
廉価、容易に提供することができる。
よる薄膜トランジスタの場合も、第１図〜第４図に示す
本願第１番目の発明による薄膜トランジスタの場合と同
様に、第34図Ａに示す従来の薄膜トランジスタについて
上述した優れた特徴を有する薄膜トランジスタを、第34
図Ａで前述した従来の薄膜トランジスタの場合に比し、
廉価、容易に提供することができる。
［実施例15、16、17及び18］ 次に、第15図、第16図、第17図及び第18図を伴って、
本願第５番目の発明による薄膜トランジスタの第１、第
２、第３及び第４の実施例を述べよう。
本願第５番目の発明による薄膜トランジスタの第１、第
２、第３及び第４の実施例を述べよう。
第15図、第16図、第17図及び第18図において、第12図
〜第14図との対応部分には同一符号を付して詳細説明を
省略する。
〜第14図との対応部分には同一符号を付して詳細説明を
省略する。
第15図、第16図、第17図及び第18図に示す本願第５番
目の発明による薄膜トランジスタは、第１及び第２のゲ
ート電極51及び52と第３のゲート電極53とが、互に連結
しているのに代え、互に分離し、また、第１及び第２の
ゲート絶縁膜41及び42が、第３のゲート絶縁膜43と同じ
誘電率を有し且つ第３のゲート絶縁膜43に比し厚い厚さ
を有するか、または第３のゲート絶縁膜43に比し低い誘
電率を有し且つ第３のゲート絶縁膜43と同じかまたはそ
れに比し厚い厚さを有するのに代え、第15図に示す本願
第５番目の発明による薄膜トランジスタの場合、第３の
ゲート絶縁膜43と同じ誘電率を有し且つ第３のゲート絶
縁膜43と同じ厚さを有し、また、第16図に示す本願第５
番目の発明による薄膜トランジスタの場合、第３のゲー
ト絶縁膜43と同じ誘電率を有し且つ第３のゲート絶縁膜
43に比し厚い厚さを有し、さらに、第17図に示す本願第
５番目の発明による薄膜トランジスタの場合、第３のゲ
ート絶縁膜43に比し低い誘電率を有し且つ第３のゲート
絶縁膜43と同じ厚さを有し、また、第18図に示す本願第
５番目の発明による薄膜トランジスタの場合、第３のゲ
ート絶縁膜43に比し低い誘電率を有し且つ第３のゲート
絶縁膜43に比し厚い厚さを有することを除いて、第12図
〜第14図に示す本願第４番目の発明による薄膜トランジ
スタと同様の構成を有する。
目の発明による薄膜トランジスタは、第１及び第２のゲ
ート電極51及び52と第３のゲート電極53とが、互に連結
しているのに代え、互に分離し、また、第１及び第２の
ゲート絶縁膜41及び42が、第３のゲート絶縁膜43と同じ
誘電率を有し且つ第３のゲート絶縁膜43に比し厚い厚さ
を有するか、または第３のゲート絶縁膜43に比し低い誘
電率を有し且つ第３のゲート絶縁膜43と同じかまたはそ
れに比し厚い厚さを有するのに代え、第15図に示す本願
第５番目の発明による薄膜トランジスタの場合、第３の
ゲート絶縁膜43と同じ誘電率を有し且つ第３のゲート絶
縁膜43と同じ厚さを有し、また、第16図に示す本願第５
番目の発明による薄膜トランジスタの場合、第３のゲー
ト絶縁膜43と同じ誘電率を有し且つ第３のゲート絶縁膜
43に比し厚い厚さを有し、さらに、第17図に示す本願第
５番目の発明による薄膜トランジスタの場合、第３のゲ
ート絶縁膜43に比し低い誘電率を有し且つ第３のゲート
絶縁膜43と同じ厚さを有し、また、第18図に示す本願第
５番目の発明による薄膜トランジスタの場合、第３のゲ
ート絶縁膜43に比し低い誘電率を有し且つ第３のゲート
絶縁膜43に比し厚い厚さを有することを除いて、第12図
〜第14図に示す本願第４番目の発明による薄膜トランジ
スタと同様の構成を有する。
このような構成を有する本願第５番目の発明による薄
膜トランジスタによれば、上述した事項を除いて、第12
図〜第14図に示す本願第４番目の発明による薄膜トラン
ジスタと同様の構成を有するので、詳細説明は省略する
が、ソース領域２及びドレイン領域３間に、第12図〜第
14図に示す本願第４番目の発明による薄膜トランジスタ
の場合と同様に、ドレイン領域３側を正とする電源６を
負荷７を通じて接続している状態で、第１及び第２のゲ
ート電極51及び52、及び第３のゲート電極53に、第１、
及び第２の制御電源81及び82から、ソース領域２を基準
として、正の第１、及び第２の制御電圧をそれぞれ印加
すれば、チャンネル形成用領域１内に、第１及び第２の
ゲート電極51及び52下において、ドレイン領域３及びソ
ース領域２にそれぞれ連接しているｎ型の第１及び第２
のチャンネル層101及び102が形成されるとともに、第３
のゲート電極53下において、第１及び第２のチャンネル
層101及び102と連接しているｎ型の第３のチャンネル層
103が形成されるので、ソース領域２及びドレイン領域
３間がオン状態になり、よって、第12図〜第14図に示す
本願第４番目の発明による薄膜トランジスタの場合と同
様に、負荷７への電源６からの電流の供給状態が得られ
る。
膜トランジスタによれば、上述した事項を除いて、第12
図〜第14図に示す本願第４番目の発明による薄膜トラン
ジスタと同様の構成を有するので、詳細説明は省略する
が、ソース領域２及びドレイン領域３間に、第12図〜第
14図に示す本願第４番目の発明による薄膜トランジスタ
の場合と同様に、ドレイン領域３側を正とする電源６を
負荷７を通じて接続している状態で、第１及び第２のゲ
ート電極51及び52、及び第３のゲート電極53に、第１、
及び第２の制御電源81及び82から、ソース領域２を基準
として、正の第１、及び第２の制御電圧をそれぞれ印加
すれば、チャンネル形成用領域１内に、第１及び第２の
ゲート電極51及び52下において、ドレイン領域３及びソ
ース領域２にそれぞれ連接しているｎ型の第１及び第２
のチャンネル層101及び102が形成されるとともに、第３
のゲート電極53下において、第１及び第２のチャンネル
層101及び102と連接しているｎ型の第３のチャンネル層
103が形成されるので、ソース領域２及びドレイン領域
３間がオン状態になり、よって、第12図〜第14図に示す
本願第４番目の発明による薄膜トランジスタの場合と同
様に、負荷７への電源６からの電流の供給状態が得られ
る。
また、このような状態から、第１及び第２のゲート電
極51及び52、及び第３のゲート電極53に、第１、及び第
２の制御電源81及び82から、ソース領域２を基準とし
て、負または正の第１の制御電圧、及び負の第２の制御
電圧をそれぞれ印加すれば、チャンネル形成用領域１内
に、第１及び第２のゲート電極51及び52下において、ド
レイン領域３及びソース領域２にそれぞれ連接している
ｐ型またはｎ型の第４及び第５のチャンネル層104及び1
05が形成されるとともに、第３のゲート電極53下におい
て、第４及び第５のチャンネル層104及び105と連接して
いるｐ型の第６のチャンネル層106が形成されるので、
ドレイン領域３及び第４のチャンネル層104間または第
４及び第６のチャンネル層104及び106間に、電源６に対
して逆極性のpn接合が形成され、このため、ソース領域
２及びドレイン領域３間が、オン状態からオフ状態に転
換し、いままで負荷７への電源６からの電流の供給状態
が、断の状態になる。
極51及び52、及び第３のゲート電極53に、第１、及び第
２の制御電源81及び82から、ソース領域２を基準とし
て、負または正の第１の制御電圧、及び負の第２の制御
電圧をそれぞれ印加すれば、チャンネル形成用領域１内
に、第１及び第２のゲート電極51及び52下において、ド
レイン領域３及びソース領域２にそれぞれ連接している
ｐ型またはｎ型の第４及び第５のチャンネル層104及び1
05が形成されるとともに、第３のゲート電極53下におい
て、第４及び第５のチャンネル層104及び105と連接して
いるｐ型の第６のチャンネル層106が形成されるので、
ドレイン領域３及び第４のチャンネル層104間または第
４及び第６のチャンネル層104及び106間に、電源６に対
して逆極性のpn接合が形成され、このため、ソース領域
２及びドレイン領域３間が、オン状態からオフ状態に転
換し、いままで負荷７への電源６からの電流の供給状態
が、断の状態になる。
従って、第12図〜第14図に示す本願第４番目の発明に
よる薄膜トランジスタの場合と同様に、スイッチング素
子としての機能を呈し、よって、スイッチング素子とし
て用いて好適である。
よる薄膜トランジスタの場合と同様に、スイッチング素
子としての機能を呈し、よって、スイッチング素子とし
て用いて好適である。
また、第15図〜第18図に示す本願第５番目の発明によ
る薄膜トランジスタの場合も、第12図〜第14図に示す本
願第４番目の発明による薄膜トランジスタの場合に準じ
て、上述したようにして、負荷７への電源６からの電流
の供給状態が断の状態になっているとき、ｐ型の第４の
チャンネル層104とｎ型のドレイン領域３との間のpn接
合からドレイン領域３側及び第４のチャンネル層104側
にそれぞれ拡がっている空乏層が生じているか、または
ｎ型の第４のチャンネル層104とｐ型の第６のチャンネ
ル層106との間のpn接合から第４のチャンネル層104側及
び第６のチャンネル層106側にそれぞれ拡がっている空
乏層が生じているため、上述した空乏層が生じている領
域に生じている電界のために、ソース領域２及びドレイ
ン領域３間に、上述した空乏層が生じている領域に有す
る欠陥を通じての漏れ電流が流れようとする。
る薄膜トランジスタの場合も、第12図〜第14図に示す本
願第４番目の発明による薄膜トランジスタの場合に準じ
て、上述したようにして、負荷７への電源６からの電流
の供給状態が断の状態になっているとき、ｐ型の第４の
チャンネル層104とｎ型のドレイン領域３との間のpn接
合からドレイン領域３側及び第４のチャンネル層104側
にそれぞれ拡がっている空乏層が生じているか、または
ｎ型の第４のチャンネル層104とｐ型の第６のチャンネ
ル層106との間のpn接合から第４のチャンネル層104側及
び第６のチャンネル層106側にそれぞれ拡がっている空
乏層が生じているため、上述した空乏層が生じている領
域に生じている電界のために、ソース領域２及びドレイ
ン領域３間に、上述した空乏層が生じている領域に有す
る欠陥を通じての漏れ電流が流れようとする。
しかしながら、上述したpn接合がドレイン領域３及び
第４のチャンネル層104間に形成されている場合でみれ
ば、この場合にドレイン領域３内のそこに拡がっている
空乏層は、ドレイン領域３が比較的高いｎ型の不純物濃
度を有しているので、狭い拡がり幅しか有していない
が、この場合に第４のチャンネル層104内のそこに拡が
っている空乏層は、第15図に示す本願第５番目の発明に
よる薄膜トランジスタの場合、第１及び第２のゲート絶
縁膜41及び42が第３のゲート絶縁膜43と同じ誘電率と厚
さとを有するので、第１及び第２のゲート電極51及び52
に印加する負の第１の制御電圧の値を十分小さくするこ
とによって、また、第16図に示す本願第５番目の発明に
よる薄膜トランジスタの場合、第１及び第２のゲート絶
縁膜41及び42が第３のゲート絶縁膜43と同じ誘電率を有
し且つ第３のゲート絶縁膜43に比し厚い厚さを有するの
で、そのことによって、さらに、第17図に示す本願第５
番目の発明による薄膜トランジスタの場合、第１及び第
２のゲート絶縁膜41及び42が第３のゲート絶縁膜43に比
し低い誘電率を有し且つ第３のゲート絶縁膜43と同じ厚
さを有するので、そのことによって、また、第18図に示
す本願第５番目の発明による薄膜トランジスタの場合、
第１及び第２のゲート絶縁膜41及び42が第３のゲート絶
縁膜43に比し低い誘電率を有し且つ第３のゲート絶縁膜
43に比し厚い厚さを有するので、そのことによって、第
４のチャンネル層104を低いキャリア濃度を有するもの
とすることができるので、比較的広い拡がり幅を有し、
また、上述したpn接合が第４及び第６のチャンネル層10
4及び106間に形成されている場合でみれば、この場合に
第４のチャンネル層104内のそこに拡がっている空乏層
は、第３のゲート絶縁膜43が第６のチャンネル層106を
確実に形成する意味から比較的薄い厚さを有するととも
に第３のゲート電極53に印加する第２の制御電圧が同様
に第６のチャンネル層106を確実に形成する意味から比
較的大きな値を有することから、第６のチャンネル層10
6が比較的高いキャリア濃度を有するため、狭い拡がり
幅しか有していないが、この場合に第４のチャンネル層
104内のそこに拡がっている空乏層は、上述したpn接合
がドレイン領域３及び第４のチャンネル層104間に形成
されている場合に準じ、第15図に示す本願第５番目の発
明による薄膜トランジスタの場合、第１及び第２のゲー
ト絶縁膜41及び42が第３のゲート絶縁膜43と同じ誘電率
と厚さとを有するので、第１及び第２のゲート電極51及
び52に印加する正の第１の制御電圧の値を十分小さくす
ることによって、また、第16図に示す本願第５番目の発
明による薄膜トランジスタの場合、第１及び第２のゲー
ト絶縁膜41及び42が第３のゲート絶縁膜43と同じ誘電率
を有し且つ第３のゲート絶縁膜43に比し厚い厚さを有す
るので、そのことによって、さらに、第17図に示す本願
第５番目の発明による薄膜トランジスタの場合、第１及
び第２のゲート絶縁膜41及び42が第３のゲート絶縁膜43
に比し低い誘電率を有し且つ第３のゲート絶縁膜43と同
じ厚さを有するので、そのことによって、また、第18図
に示す本願第５番目の発明による薄膜トランジスタの場
合、第１及び第２のゲート絶縁膜41及び42が第３のゲー
ト絶縁膜43に比し低い誘電率を有し且つ第３のゲート絶
縁膜43に比し厚い厚さを有するので、そのことによっ
て、第４のチャンネル層104を低いキャリア濃度を有す
るものとすることができるので、比較的広い拡がり幅を
有しているため、上述した空乏層が生じている領域に生
じている電界が、比較的低い強度でしか生じていず、よ
って、ドレイン領域３及びソース領域２間に、上述した
空乏層の生じている領域に有する欠陥を通じての漏れ電
流が、ほとんど流れないか、流れるとしても、格段的に
小さな値でしか流れない、という優れた特徴を有する。
第４のチャンネル層104間に形成されている場合でみれ
ば、この場合にドレイン領域３内のそこに拡がっている
空乏層は、ドレイン領域３が比較的高いｎ型の不純物濃
度を有しているので、狭い拡がり幅しか有していない
が、この場合に第４のチャンネル層104内のそこに拡が
っている空乏層は、第15図に示す本願第５番目の発明に
よる薄膜トランジスタの場合、第１及び第２のゲート絶
縁膜41及び42が第３のゲート絶縁膜43と同じ誘電率と厚
さとを有するので、第１及び第２のゲート電極51及び52
に印加する負の第１の制御電圧の値を十分小さくするこ
とによって、また、第16図に示す本願第５番目の発明に
よる薄膜トランジスタの場合、第１及び第２のゲート絶
縁膜41及び42が第３のゲート絶縁膜43と同じ誘電率を有
し且つ第３のゲート絶縁膜43に比し厚い厚さを有するの
で、そのことによって、さらに、第17図に示す本願第５
番目の発明による薄膜トランジスタの場合、第１及び第
２のゲート絶縁膜41及び42が第３のゲート絶縁膜43に比
し低い誘電率を有し且つ第３のゲート絶縁膜43と同じ厚
さを有するので、そのことによって、また、第18図に示
す本願第５番目の発明による薄膜トランジスタの場合、
第１及び第２のゲート絶縁膜41及び42が第３のゲート絶
縁膜43に比し低い誘電率を有し且つ第３のゲート絶縁膜
43に比し厚い厚さを有するので、そのことによって、第
４のチャンネル層104を低いキャリア濃度を有するもの
とすることができるので、比較的広い拡がり幅を有し、
また、上述したpn接合が第４及び第６のチャンネル層10
4及び106間に形成されている場合でみれば、この場合に
第４のチャンネル層104内のそこに拡がっている空乏層
は、第３のゲート絶縁膜43が第６のチャンネル層106を
確実に形成する意味から比較的薄い厚さを有するととも
に第３のゲート電極53に印加する第２の制御電圧が同様
に第６のチャンネル層106を確実に形成する意味から比
較的大きな値を有することから、第６のチャンネル層10
6が比較的高いキャリア濃度を有するため、狭い拡がり
幅しか有していないが、この場合に第４のチャンネル層
104内のそこに拡がっている空乏層は、上述したpn接合
がドレイン領域３及び第４のチャンネル層104間に形成
されている場合に準じ、第15図に示す本願第５番目の発
明による薄膜トランジスタの場合、第１及び第２のゲー
ト絶縁膜41及び42が第３のゲート絶縁膜43と同じ誘電率
と厚さとを有するので、第１及び第２のゲート電極51及
び52に印加する正の第１の制御電圧の値を十分小さくす
ることによって、また、第16図に示す本願第５番目の発
明による薄膜トランジスタの場合、第１及び第２のゲー
ト絶縁膜41及び42が第３のゲート絶縁膜43と同じ誘電率
を有し且つ第３のゲート絶縁膜43に比し厚い厚さを有す
るので、そのことによって、さらに、第17図に示す本願
第５番目の発明による薄膜トランジスタの場合、第１及
び第２のゲート絶縁膜41及び42が第３のゲート絶縁膜43
に比し低い誘電率を有し且つ第３のゲート絶縁膜43と同
じ厚さを有するので、そのことによって、また、第18図
に示す本願第５番目の発明による薄膜トランジスタの場
合、第１及び第２のゲート絶縁膜41及び42が第３のゲー
ト絶縁膜43に比し低い誘電率を有し且つ第３のゲート絶
縁膜43に比し厚い厚さを有するので、そのことによっ
て、第４のチャンネル層104を低いキャリア濃度を有す
るものとすることができるので、比較的広い拡がり幅を
有しているため、上述した空乏層が生じている領域に生
じている電界が、比較的低い強度でしか生じていず、よ
って、ドレイン領域３及びソース領域２間に、上述した
空乏層の生じている領域に有する欠陥を通じての漏れ電
流が、ほとんど流れないか、流れるとしても、格段的に
小さな値でしか流れない、という優れた特徴を有する。
一方、第15図〜第18図に示す本願第５番目の発明によ
る薄膜トランジスタの場合も、ゲート絶縁膜として第１
及び第２のゲート絶縁膜41及び42と第３のゲート絶縁膜
43を必要とし、またゲート電極として第１及び第２のゲ
ート電極51及び52と第３のゲート電極53とを設けること
を必要とするが、第34図Ａに示す従来の薄膜トランジス
タの場合のようにチャンネル形成用領域とドレイン領域
との間に半導体薄膜でなるオフセット領域を設ける必要
がなく、また、第１及び第２のゲート絶縁膜41及び42及
び第３のゲート絶縁膜43、及び第１及び第２のゲート電
極51及び52及び第３のゲート電極53を設けることは、製
造上、チャンネル形成用領域とドレイン領域との間に半
導体薄膜でなるオフセット領域を設ける場合に比し格段
的に容易あるので、第34図Ａに示す従来の薄膜トランジ
スタについて上述した優れた特徴を有する薄膜トランジ
スタを、第34図Ａに示す従来の薄膜トランジスタの場合
に比し、廉価、容易に提供することができる。
る薄膜トランジスタの場合も、ゲート絶縁膜として第１
及び第２のゲート絶縁膜41及び42と第３のゲート絶縁膜
43を必要とし、またゲート電極として第１及び第２のゲ
ート電極51及び52と第３のゲート電極53とを設けること
を必要とするが、第34図Ａに示す従来の薄膜トランジス
タの場合のようにチャンネル形成用領域とドレイン領域
との間に半導体薄膜でなるオフセット領域を設ける必要
がなく、また、第１及び第２のゲート絶縁膜41及び42及
び第３のゲート絶縁膜43、及び第１及び第２のゲート電
極51及び52及び第３のゲート電極53を設けることは、製
造上、チャンネル形成用領域とドレイン領域との間に半
導体薄膜でなるオフセット領域を設ける場合に比し格段
的に容易あるので、第34図Ａに示す従来の薄膜トランジ
スタについて上述した優れた特徴を有する薄膜トランジ
スタを、第34図Ａに示す従来の薄膜トランジスタの場合
に比し、廉価、容易に提供することができる。
［実施例19、20及び21］ 次に、第19図、第20図、及び第21図を伴って、本願第
６番目の発明による薄膜トランジスタの第１、第２及び
第３の実施例を述べよう。
６番目の発明による薄膜トランジスタの第１、第２及び
第３の実施例を述べよう。
第19図、第20図及び第21図において、第12図、第13図
及び第14図との対応部分には同一符号を付して示す。
及び第14図との対応部分には同一符号を付して示す。
第19図、第20図、及び第21図に示す本願第６番目の発
明による薄膜トランジスタは、第１及び第２のゲート電
極51及び52及び第１及び第２のゲート絶縁膜41及び42
が、チャンネル形成用領域１の第３のゲート電極53及び
第３のゲート絶縁膜43が配されている側と同じ主面（第
１の主面）上に配されているのに代え、チャンネル形成
用領域１の第３のゲート電極53及び第３のゲート絶縁膜
43が配されている主面（第１の主面）と対向している他
の主面（第２の主面）上に形成されていることを除い
て、第12図、第13図及び第14図に示す本願第４番目の発
明による薄膜トランジスタとそれぞれ同様の構成を有す
る。
明による薄膜トランジスタは、第１及び第２のゲート電
極51及び52及び第１及び第２のゲート絶縁膜41及び42
が、チャンネル形成用領域１の第３のゲート電極53及び
第３のゲート絶縁膜43が配されている側と同じ主面（第
１の主面）上に配されているのに代え、チャンネル形成
用領域１の第３のゲート電極53及び第３のゲート絶縁膜
43が配されている主面（第１の主面）と対向している他
の主面（第２の主面）上に形成されていることを除い
て、第12図、第13図及び第14図に示す本願第４番目の発
明による薄膜トランジスタとそれぞれ同様の構成を有す
る。
このような構成を有する第19図、第20図及び第21図に
示す本願第６番目の発明による薄膜トランジスタによれ
ば、上述した事項を除いて、第12図、第13図及び第14図
に示す本願第４番目の発明による薄膜トランジスタの場
合とそれぞれ同様の構成を有するので、詳細説明は省略
するが、第12図、第13図及び第14図に示す本願第４番目
の発明による薄膜トランジスタに関する上述した説明に
おいて、「本願第４番目の発明による薄膜トランジス
タ」を「本願第６番目の発明による薄膜トランジスタ」
と読み替えた作用効果が得られる。
示す本願第６番目の発明による薄膜トランジスタによれ
ば、上述した事項を除いて、第12図、第13図及び第14図
に示す本願第４番目の発明による薄膜トランジスタの場
合とそれぞれ同様の構成を有するので、詳細説明は省略
するが、第12図、第13図及び第14図に示す本願第４番目
の発明による薄膜トランジスタに関する上述した説明に
おいて、「本願第４番目の発明による薄膜トランジス
タ」を「本願第６番目の発明による薄膜トランジスタ」
と読み替えた作用効果が得られる。
［実施例22、23、24及び25］ 次に、第22図、第23図、第24図及び第25図を伴って、
本願第７番目の発明による薄膜トランジスタの第１、第
２、第３及び第４の実施例を述べよう。
本願第７番目の発明による薄膜トランジスタの第１、第
２、第３及び第４の実施例を述べよう。
第22図〜第25図において、第15図〜第18図との対応部
分には同一符号を付して詳細説明を省略する。
分には同一符号を付して詳細説明を省略する。
第22図、第23図、第24図及び第25図に示す本願第７番
目の発明による薄膜トランジスタは、第１及び第２のゲ
ート電極51及び52と第１及び第２のゲート絶縁膜41及び
42が、チャンネル形成用領域１の第３のゲート電極53及
び第３のゲート絶縁膜43が配されている側と同じ主面
（第１の主面）上に配されているのに代え、チャンネル
形成用領域１の第３のゲート電極53及び第３のゲート絶
縁膜43が配されている主面（第１の主面）と対向してい
る他の主面（第２の主面）上に形成されていることを除
いて、第15図、第16図、第17図及び第18図に示す本願第
５番目の発明による薄膜トランジスタとそれぞれ同様の
構成を有する。
目の発明による薄膜トランジスタは、第１及び第２のゲ
ート電極51及び52と第１及び第２のゲート絶縁膜41及び
42が、チャンネル形成用領域１の第３のゲート電極53及
び第３のゲート絶縁膜43が配されている側と同じ主面
（第１の主面）上に配されているのに代え、チャンネル
形成用領域１の第３のゲート電極53及び第３のゲート絶
縁膜43が配されている主面（第１の主面）と対向してい
る他の主面（第２の主面）上に形成されていることを除
いて、第15図、第16図、第17図及び第18図に示す本願第
５番目の発明による薄膜トランジスタとそれぞれ同様の
構成を有する。
このような構成を有する第22図、第23図、第24図及び
第25図に示す本願第７番目の発明による薄膜トランジス
タの第１、第２、第３及び第４の実施例によれば、上述
した事項を除いて、それぞれ第15図、第16図、第17図及
び第18図に示す本願第５番目の発明による薄膜トランジ
スタの第１、第２、第３及び第４の実施例とそれぞれ同
様の構成を有するので、詳細説明は省略するが、それぞ
れ第15図、第16図、第17図及び第18図に示す本願第５番
目の発明による薄膜トランジスタの第１、第２、第３及
び第４の実施例の場合とそれぞれ同様の作用・効果が得
られることは明らかである。
第25図に示す本願第７番目の発明による薄膜トランジス
タの第１、第２、第３及び第４の実施例によれば、上述
した事項を除いて、それぞれ第15図、第16図、第17図及
び第18図に示す本願第５番目の発明による薄膜トランジ
スタの第１、第２、第３及び第４の実施例とそれぞれ同
様の構成を有するので、詳細説明は省略するが、それぞ
れ第15図、第16図、第17図及び第18図に示す本願第５番
目の発明による薄膜トランジスタの第１、第２、第３及
び第４の実施例の場合とそれぞれ同様の作用・効果が得
られることは明らかである。
［実施例26、27及び28］ 第26図、第27図及び第28図は、第12図に示す本願第４
番目の発明による薄膜トランジスタの第１の実施例の具
体的な３つの例を示し、詳細説明は省略するが、第12図
に示す本願第４番目の発明による薄膜トランジスタの第
１の実施例が、例えばガラスでなる絶縁基板60上に形成
されている。
番目の発明による薄膜トランジスタの第１の実施例の具
体的な３つの例を示し、詳細説明は省略するが、第12図
に示す本願第４番目の発明による薄膜トランジスタの第
１の実施例が、例えばガラスでなる絶縁基板60上に形成
されている。
なお、第28図には、ソース領域２及びドレイン領域３
が、チャンネル形成用領域１とは各別に形成されている
場合が示されている。
が、チャンネル形成用領域１とは各別に形成されている
場合が示されている。
［実施例29及び30］ 第29図及び第30図は、第16図に示す本願第５番目の発
明による薄膜トランジスタの第１の実施例の具体的な２
つの例を示し、詳細説明は省略するが、第16図に示す本
願第５番目の発明による薄膜トランジスタの第１の実施
例が、例えばガラスでなる絶縁基板60上に形成されてい
る。
明による薄膜トランジスタの第１の実施例の具体的な２
つの例を示し、詳細説明は省略するが、第16図に示す本
願第５番目の発明による薄膜トランジスタの第１の実施
例が、例えばガラスでなる絶縁基板60上に形成されてい
る。
［実施例31及び32］ 第31図及び第32図は、第23図に示す本願第７番目の発
明による薄膜トランジスタの第２の実施例の２つの例を
示し、詳細説明は省略するが、第23図に示す本願第７番
目の発明による薄膜トランジスタの第２の実施例が、例
えばガラスでなる絶縁基板60上に形成されている。
明による薄膜トランジスタの第２の実施例の２つの例を
示し、詳細説明は省略するが、第23図に示す本願第７番
目の発明による薄膜トランジスタの第２の実施例が、例
えばガラスでなる絶縁基板60上に形成されている。
なお、上述においては本発明の僅かな実施例を示した
に留まり、例えば上述において、「ｐ型」を「ｎ型」、
「ｎ型」を「ｐ型」に読み替えた構成とし、そして、電
源９の極性を上述した場合とは逆とするとともに制御電
源８から得られる制御電圧の極性、及び第１及び第２の
制御電源81及び82からそれぞれ得られる第１及び第２の
制御電圧の極性を上述した場合と逆として、上述したと
同様の作用・効果を得るようにすることもでき、その
他、本発明の精神を脱することなしに、種々の変型、変
更をなし得るであろう。
に留まり、例えば上述において、「ｐ型」を「ｎ型」、
「ｎ型」を「ｐ型」に読み替えた構成とし、そして、電
源９の極性を上述した場合とは逆とするとともに制御電
源８から得られる制御電圧の極性、及び第１及び第２の
制御電源81及び82からそれぞれ得られる第１及び第２の
制御電圧の極性を上述した場合と逆として、上述したと
同様の作用・効果を得るようにすることもでき、その
他、本発明の精神を脱することなしに、種々の変型、変
更をなし得るであろう。
第１図、第２図、第３図及び第４図は、本願第１番目の
発明による薄膜トランジスタの第１、第２、第３及び第
４の実施例をそれぞれ原理的に示す略線的断面図であ
る。 第５図、第６図及び第７図は、本願第２番目の発明によ
る薄膜トランジスタの第１、第２及び第３の実施例をそ
れぞれ原理的に示す略線的断面図である。 第８図、第９図、第10図及び第11図は、本願第３番目の
発明による薄膜トランジスタの第１、第２、第３及び第
４の実施例をそれぞれ原理的に示す略線的断面図であ
る。 第12図、第13図及び第14図は、本願第４番目の発明によ
る薄膜トランジスタの第１、第２及び第３の実施例をそ
れぞれ原理的に示す略線的断面図である。 第15図、第16図、第17図及び第18図は、本願第５番目の
発明による薄膜トランジスタの第１、第２、第３及び第
４の実施例をそれぞれ原理的に示す略線的断面図であ
る。 第19図、第20図及び第21図は、本願第６番目の発明によ
る薄膜トランジスタの第１、第２及び第３の実施例をそ
れぞれ原理的に示す略線的断面図である。 第22図、第23図、第24図及び第25図は、本願第７番目の
発明による薄膜トランジスタの第１、第２、第３及び第
４の実施例をそれぞれ原理的に示す略線的断面図であ
る。 第26図〜第28図は、本願第４番目の発明による薄膜トラ
ンジスタの第１の実施例の具体例を示す略線的断面図で
ある。 第29図及び第30図は、本願第５番目の発明による薄膜ト
ランジスタの第１の実施例の具体例を示す略線的断面図
である。 第31図及び第32図は、本願第７番目の発明による薄膜ト
ランジスタの第２の実施例の具体例を示す略線的断面図
である。 第33図は、従来の薄膜トランジスタを原理的に示す略線
的断面図である。 第34図は、従来の他の薄膜トランジスタを原理的に示す
略線的断面図である。 １……チャンネル形成用領域 ２……ソース領域 ３……ドレイン領域 ４、41、42、43……ゲート絶縁膜 ５、51、52、53……ゲート電極 ６……電源 ７……負荷 ８、81、82……制御電源 11、103、104、105、106……チャンネル層 12、13……pn接合
発明による薄膜トランジスタの第１、第２、第３及び第
４の実施例をそれぞれ原理的に示す略線的断面図であ
る。 第５図、第６図及び第７図は、本願第２番目の発明によ
る薄膜トランジスタの第１、第２及び第３の実施例をそ
れぞれ原理的に示す略線的断面図である。 第８図、第９図、第10図及び第11図は、本願第３番目の
発明による薄膜トランジスタの第１、第２、第３及び第
４の実施例をそれぞれ原理的に示す略線的断面図であ
る。 第12図、第13図及び第14図は、本願第４番目の発明によ
る薄膜トランジスタの第１、第２及び第３の実施例をそ
れぞれ原理的に示す略線的断面図である。 第15図、第16図、第17図及び第18図は、本願第５番目の
発明による薄膜トランジスタの第１、第２、第３及び第
４の実施例をそれぞれ原理的に示す略線的断面図であ
る。 第19図、第20図及び第21図は、本願第６番目の発明によ
る薄膜トランジスタの第１、第２及び第３の実施例をそ
れぞれ原理的に示す略線的断面図である。 第22図、第23図、第24図及び第25図は、本願第７番目の
発明による薄膜トランジスタの第１、第２、第３及び第
４の実施例をそれぞれ原理的に示す略線的断面図であ
る。 第26図〜第28図は、本願第４番目の発明による薄膜トラ
ンジスタの第１の実施例の具体例を示す略線的断面図で
ある。 第29図及び第30図は、本願第５番目の発明による薄膜ト
ランジスタの第１の実施例の具体例を示す略線的断面図
である。 第31図及び第32図は、本願第７番目の発明による薄膜ト
ランジスタの第２の実施例の具体例を示す略線的断面図
である。 第33図は、従来の薄膜トランジスタを原理的に示す略線
的断面図である。 第34図は、従来の他の薄膜トランジスタを原理的に示す
略線的断面図である。 １……チャンネル形成用領域 ２……ソース領域 ３……ドレイン領域 ４、41、42、43……ゲート絶縁膜 ５、51、52、53……ゲート電極 ６……電源 ７……負荷 ８、81、82……制御電源 11、103、104、105、106……チャンネル層 12、13……pn接合
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336
Claims (9)
- 【請求項１】ｎ型不純物またはｐ型不純物のいずれも意
図的に導入していないか、十分低いｎ型の不純物濃度ま
たはｐ型の不純物濃度を有する半導体薄膜でなるチャン
ネル形成用領域と、 上記チャンネル形成用領域を構成している半導体薄膜に
比し十分高いｎ型の不純物濃度またはｐ型の不純物濃度
を有する半導体薄膜でなり、且つ上記チャンネル形成用
領域に、異なる第１及び第２の位置においてそれぞれ連
接しているソース領域及びドレイン領域と、 上記チャンネル形成用領域の主面上に、上記ソース領域
及び上記ドレイン領域間の領域と第１のゲート絶縁膜を
介して上記ドレイン領域側において局部的に対向して配
されている第１のゲート電極と、 上記チャンネル形成用領域の上記第１のゲート電極が配
されている側と同じ主面上に、上記ソース領域及び上記
ドレイン領域間の上記第１のゲート電極が対向していな
い領域と第２のゲート絶縁膜を介して対向して配されて
いる第２のゲート電極とを有し、 上記第１のゲート電極と上記第２のゲート電極とが互に
分離し、 上記第１のゲート絶縁膜が、上記第２のゲート絶縁膜と
同じ誘電率を有し且つ上記第２のゲート絶縁膜と同じか
それに比し厚い厚さを有するか、または上記第２のゲー
ト絶縁膜に比し低い誘電率を有し且つ上記第２のゲート
絶縁膜と同じかそれに比し厚い厚さを有することを特徴
とする薄膜トランジスタ。 - 【請求項２】ｎ型不純物またはｐ型不純物のいずれも意
図的に導入していないか、十分低いｎ型の不純物濃度ま
たはｐ型の不純物濃度を有する半導体薄膜でなるチャン
ネル形成用領域と、 上記チャンネル形成用領域を構成している半導体薄膜に
比し十分高いｎ型の不純物濃度またはｐ型の不純物濃度
を有する半導体薄膜でなり、且つ上記チャンネル形成用
領域に、異なる第１及び第２の位置においてそれぞれ連
接しているソース領域及びドレイン領域と、 上記チャンネル形成用領域の第１の主面上に、上記ソー
ス領域及び上記ドレイン領域間の領域と第１のゲート絶
縁膜を介して上記ドレイン領域側において局部的に対向
して配されている第１のゲート電極と、 上記チャンネル形成用領域の上記第１の主面と対向して
いる第２の主面上に、上記ソース領域及び上記ドレイン
領域間の上記第１のゲート電極が対向していない領域と
第２のゲート絶縁膜を介して対向して配されている第２
のゲート電極とを有し、 上記第１のゲート電極と上記第２のゲート電極とが互に
連結し、 上記第１のゲート絶縁膜が、上記第２のゲート絶縁膜と
同じ誘電率を有し且つ上記第２のゲート絶縁膜に比し厚
い厚さを有するか、または上記第２のゲート絶縁膜に比
し低い誘電率を有し且つ上記第２のゲート絶縁膜と同じ
かまたはそれに比し厚い厚さを有することを特徴とする
薄膜トランジスタ。 - 【請求項３】ｎ型不純物またはｐ型不純物のいずれも意
図的に導入していないか、十分低いｎ型の不純物濃度ま
たはｐ型の不純物濃度を有する半導体薄膜でなるチャン
ネル形成用領域と、 上記チャンネル形成用領域を構成している半導体薄膜に
比し十分高いｎ型の不純物濃度またはｐ型の不純物濃度
を有する半導体薄膜でなり、且つ上記チャンネル形成用
領域に、異なる第１及び第２の位置においてそれぞれ連
接しているソース領域及びドレイン領域と、 上記チャンネル形成用領域の第１の主面上に、上記ソー
ス領域及び上記ドレイン領域間の領域と第１のゲート絶
縁膜を介して上記ドレイン領域側において局部的に対向
して配されている第１のゲート電極と、 上記チャンネル形成用領域の上記第１の主面と対向して
いる第２の主面上に、上記ソース領域及び上記ドレイン
領域間の上記第１のゲート電極が対向していない領域と
第２のゲート絶縁膜を介して対向して配されている第２
のゲート電極とを有し、 上記第１のゲート電極と上記第２のゲート電極とが互に
分離し、 上記第１のゲート絶縁膜が、上記第２のゲート絶縁膜と
同じ誘電率を有し且つ上記第２のゲート絶縁膜と同じか
またはそれに比し厚い厚さを有するか、または上記第２
のゲート絶縁膜に比し低い誘電率を有し且つ上記第２の
ゲート絶縁膜と同じかまたはそれに比し厚い厚さを有す
ることを特徴とする薄膜トランジスタ。 - 【請求項４】ｎ型不純物またはｐ型不純物のいずれも意
図的に導入していないか、十分低いｎ型の不純物濃度ま
たはｐ型の不純物濃度を有する半導体薄膜でなるチャン
ネル形成用領域と、 上記チャンネル形成用領域を構成している半導体薄膜に
比し十分高いｎ型の不純物濃度またはｐ型の不純物濃度
を有する半導体薄膜でなり、且つ上記チャンネル形成用
領域に、異なる第１及び第２の位置においてそれぞれ連
接しているソース領域及びドレイン領域と、 上記チャンネル形成用領域の主面上に、上記ソース領域
及び上記ドレイン領域間の領域と第１及び第２のゲート
絶縁膜をそれぞれ介して上記ドレイン領域側及び上記ソ
ース領域側において局部的にそれぞれ対向して配されて
いる第１及び第２のゲート電極と、 上記チャンネル形成用領域の上記第１及び第２のゲート
電極が配されている側と同じ主面上に、上記ソース領域
及び上記ドレイン領域間の上記第１及び第２のゲート電
極が対向していない領域と第３のゲート絶縁膜を介して
対向して配されている第３のゲート電極とを有し、 上記第１及び第２のゲート電極と上記第３のゲート電極
とが互に連結し、 上記第１及び第２のゲート絶縁膜が、上記第３のゲート
絶縁膜と同じ誘電率を有し且つ上記第３のゲート絶縁膜
に比し厚い厚さを有するか、または上記第３のゲート絶
縁膜に比し低い誘電率を有し且つ上記第３のゲート絶縁
膜と同じかまたはそれに比し厚い厚さを有することを特
徴とする薄膜トランジスタ。 - 【請求項５】ｎ型不純物またはｐ型不純物のいずれも意
図的に導入していないか、十分低いｎ型の不純物濃度ま
たはｐ型の不純物濃度を有する半導体薄膜でなるチャン
ネル形成用領域と、 上記チャンネル形成用領域を構成している半導体薄膜に
比し十分高いｎ型の不純物濃度またはｐ型の不純物濃度
を有する半導体薄膜でなり、且つ上記チャンネル形成用
領域に、異なる第１及び第２の位置においてそれぞれ連
接しているソース領域及びドレイン領域と、 上記チャンネル形成用領域の主面上に、上記ソース領域
及び上記ドレイン領域間の領域と第１及び第２のゲート
絶縁膜をそれぞれ介して上記ドレイン領域側及びソース
領域側において局部的にそれぞれ対向して配されている
第１及び第２のゲート電極と、 上記チャンネル形成用領域の上記第１及び第２のゲート
電極が配されている側と同じ主面上に、上記ソース領域
及び上記ドレイン領域間の上記第１及び第２のゲート電
極が対向していない領域と第３のゲート絶縁膜を介して
対向して配されている第３のゲート電極とを有し、 上記第１及び第２のゲート電極と上記第３のゲート電極
とが互に分離し、 上記第１及び第２のゲート絶縁膜が、上記第３のゲート
絶縁膜と同じ誘電率を有し且つ上記第３のゲート絶縁膜
と同じかまたはそれに比し厚い厚さを有するか、または
上記第３のゲート絶縁膜に比し低い誘電率を有し且つ上
記第３のゲート絶縁膜と同じかそれに比し厚い厚さを有
することを特徴とする薄膜トランジスタ。 - 【請求項６】ｎ型不純物またはｐ型不純物のいずれも意
図的に導入していないか、十分低いｎ型の不純物濃度ま
たはｐ型の不純物濃度を有する半導体薄膜でなるチャン
ネル形成用領域と、 上記チャンネル形成用領域を構成している半導体薄膜に
比し十分高いｎ型の不純物濃度またはｐ型の不純物濃度
を有する半導体薄膜でなり、且つ上記チャンネル形成用
領域に、異なる第１及び第２の位置においてそれぞれ連
接しているソース領域及びドレイン領域と、 上記チャンネル形成用領域の第１の主面上に、上記ソー
ス領域及び上記ドレイン領域間の領域と第１及び第２の
ゲート絶縁膜をそれぞれ介して上記ドレイン領域側及び
上記ソース領域側において局部的にそれぞれ対向して配
されている第１及び第２のゲート電極と、 上記チャンネル形成用領域の上記第１の主面と対向して
いる第２の主面上に、上記ソース領域及び上記ドレイン
領域間の上記第１及び第２のゲート電極が対向していな
い領域と第３のゲート絶縁膜を介して対向して配されて
いる第３のゲート電極とを有し、 上記第１及び第２のゲート電極と上記第３のゲート電極
とが互に連結し、 上記第１及び第２のゲート絶縁膜が、上記第３のゲート
絶縁膜と同じ誘電率を有し且つ上記第３のゲート絶縁膜
に比し厚い厚さを有するか、または上記第３のゲート絶
縁膜に比し低い誘電率を有し且つ上記第３のゲート絶縁
膜と同じかそれに比し厚い厚さを有することを特徴とす
る薄膜トランジスタ。 - 【請求項７】ｎ型不純物またはｐ型不純物のいずれも意
図的に導入していないか、十分低いｎ型の不純物濃度ま
たはｐ型の不純物濃度を有する半導体薄膜でなるチャン
ネル形成用領域と、 上記チャンネル形成用領域を構成している半導体薄膜に
比し十分高いｎ型の不純物濃度またはｐ型の不純物濃度
を有する半導体薄膜でなり、且つ上記チャンネル形成用
領域に、異なる第１及び第２の位置においてそれぞれ連
接しているソース領域及びドレイン領域と、 上記チャンネル形成用領域の第１の主面上に、上記ソー
ス領域及び上記ドレイン領域間の領域と第１及び第２の
ゲート絶縁膜をそれぞれ介して上記ドレイン領域側及び
上記ソース領域側において局部的にそれぞれ対向して配
されている第１及び第２のゲート電極と、 上記チャンネル形成用領域の上記第１の主面と対向して
いる第２の主面上に、上記ソース領域及び上記ドレイン
領域間の上記第１のゲート電極が対向していない領域と
第３のゲート絶縁膜を介して対向して配されている第３
のゲート電極とを有し、 上記第１及び第２のゲート電極と上記第３のゲート電極
とが互に分離し、 上記第１及び第２のゲート絶縁膜が、上記第３のゲート
絶縁膜と同じ誘電率を有し且つ上記第３のゲート絶縁膜
と同じかまたはそれに比し厚い厚さを有するか、または
上記第３のゲート絶縁膜に比し低い誘電率を有し且つ上
記第３のゲート絶縁膜と同じかまたはそれに比し厚い厚
さを有することを特徴とする薄膜トランジスタ。 - 【請求項８】請求項１、請求項２、請求項３、請求項
４、請求項５、請求項６または請求項７記載の薄膜トラ
ンジスタにおいて、 上記ソース領域及び上記ドレイン領域が、ｎ型不純物ま
たはｐ型不純物のいずれも意図的に導入していないか、
十分低いｎ型の不純物濃度またはｐ型の不純物濃度を有
する半導体薄膜内へのｎ型不純物またはｐ型不純物の導
入によって互に異なる位置に形成された第１及び第２の
不純物導入領域でそれぞれなり、 上記チャンネル形成用領域が、上記半導体薄膜の上記第
１及び第２の不純物導入領域間の領域でなることを特徴
とする薄膜トランジスタ。 - 【請求項９】請求項１、請求項２、請求項３、請求項
４、請求項５、請求項６または請求項７記載の薄膜トラ
ンジスタにおいて、 上記チャンネル形成用領域を構成している半導体薄膜
が、多結晶半導体でなり、 上記ソース領域及びドレイン領域を構成している半導体
薄膜が、微結晶半導体、多結晶半導体またはアモルファ
ス半導体でなることを特徴とする薄膜トランジスタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240990A JP2855155B2 (ja) | 1990-03-02 | 1990-03-02 | 薄膜トランジスタ |
| US07/663,372 US5124769A (en) | 1990-03-02 | 1991-03-01 | Thin film transistor |
| KR1019910003499A KR940008262B1 (ko) | 1990-03-02 | 1991-03-02 | 박막 트랜지스터 |
| DE69120440T DE69120440T2 (de) | 1990-03-02 | 1991-03-04 | Mehrfachgatter-Dünnfilmtransistor |
| EP91103223A EP0444712B1 (en) | 1990-03-02 | 1991-03-04 | Multigate thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240990A JP2855155B2 (ja) | 1990-03-02 | 1990-03-02 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03254157A JPH03254157A (ja) | 1991-11-13 |
| JP2855155B2 true JP2855155B2 (ja) | 1999-02-10 |
Family
ID=12913991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5240990A Expired - Lifetime JP2855155B2 (ja) | 1990-03-02 | 1990-03-02 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2855155B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8963214B2 (en) | 2009-10-12 | 2015-02-24 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device have the thin film transistor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0151195B1 (ko) * | 1994-09-13 | 1998-10-01 | 문정환 | 박막 트랜지스터의 구조 및 제조방법 |
-
1990
- 1990-03-02 JP JP5240990A patent/JP2855155B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8963214B2 (en) | 2009-10-12 | 2015-02-24 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device have the thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03254157A (ja) | 1991-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930017218A (ko) | 박막전계효과 트랜지스터 및 그 제조방법 | |
| KR910017674A (ko) | 박막 트랜지스터 | |
| JP3535307B2 (ja) | 半導体装置 | |
| EP1005093A3 (en) | Semiconductor circuit with TFTs | |
| KR101232589B1 (ko) | 고전압 작동 전계 효과 트랜지스터, 및 그것을 위한 바이어스 회로 및 고전압 회로 | |
| JP2855155B2 (ja) | 薄膜トランジスタ | |
| JP2846736B2 (ja) | 薄膜半導体装置 | |
| JPH11135795A (ja) | 電界効果型トランジスタ | |
| KR940022833A (ko) | 반도체장치 | |
| JP3211291B2 (ja) | 薄膜トランジスタ | |
| JP2866888B2 (ja) | 薄膜トランジスタ | |
| JPH1197698A (ja) | 薄膜トランジスタ | |
| JP2647020B2 (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
| JPH0697694B2 (ja) | 相補型薄膜トランジスタ | |
| JP3259395B2 (ja) | 半導体集積回路 | |
| JPH04162477A (ja) | 薄膜トランジスタ | |
| JP3155040B2 (ja) | 半導体装置 | |
| JPH0191470A (ja) | 入力保護回路 | |
| JPH0786607A (ja) | 薄膜トランジスタ | |
| JPH04320063A (ja) | 薄膜トランジスタ | |
| JPS60206174A (ja) | 薄膜トランジスタ | |
| KR870000854B1 (ko) | 쌍-게이트(Dual-gate)를 이용한 박막트랜지스터 | |
| JP2864499B2 (ja) | 電界効果型薄膜トランジスタ | |
| JPH04111469A (ja) | 薄膜トランジスタ回路 | |
| JPS62109026A (ja) | 駆動回路内蔵型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071127 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081127 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091127 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101127 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20101127 |