JP2866888B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JP2866888B2 JP2866888B2 JP2113459A JP11345990A JP2866888B2 JP 2866888 B2 JP2866888 B2 JP 2866888B2 JP 2113459 A JP2113459 A JP 2113459A JP 11345990 A JP11345990 A JP 11345990A JP 2866888 B2 JP2866888 B2 JP 2866888B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- thin film
- type impurity
- channel forming
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 49
- 239000012535 impurity Substances 0.000 claims description 40
- 239000010408 film Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 108091006146 Channels Proteins 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Description
本発明は、ｎチャンネル型トランジスタとしてもまた
ｐチャンネル型トランジスタとしても選択的に動作し得
る薄膜トランジスタに関する。
ｐチャンネル型トランジスタとしても選択的に動作し得
る薄膜トランジスタに関する。
従来、第11図を伴って次に述べる薄膜トランジスタが
提案されている。 すなわち、ｎ型不純物またはｐ型不純物のいずれも意
図的に導入させていないか、十分低いｎ型不純物濃度ま
たはｐ型不純物濃度を有する半導体膜でなるチャンネル
形成用領域１を有する。 また、チャンネル形成用領域１に異なる第１及び第２
の位置において、それぞれ連接しているソース領域２及
びドレイン領域３を有する。 この場合、ソース領域２及びドレイン領域３は、ｎ型
不純物またはｐ型不純物を高濃度に導入している半導体
領域でなる。 さらに、チャンネル形成用領域１の主面上に、ソース
領域２及びドレイン領域３間の領域とゲート絶縁膜４を
介して対向して配されているゲート電極５を有する。 以上が、従来提案されている薄膜トランジスタであ
る。 このような薄膜トランジスタによれば、ソース領域２
及びドレイン領域３間に負荷６を介して動作電源７を接
続している状態で、ゲート電極５に、ソース領域２を基
準として、制御電源８から、制御電圧を、ソース領域２
及びドレイン領域３がｎ型不純物を高濃度に導入してい
るかｐ型不純物を高濃度に導入しているかに応じた極性
で印加させれば、チャンネル形成用領域１のゲート絶縁
膜４側にｎチャンネルまたはｐチャンネルが形成される
ため、負荷６に電源７から電流を供給させることがで
き、また、このような状態から、制御電圧の値を極性を
加味して変更すれば、上述したｎ型チャンネルまたはｐ
型チャンネルが実質的になくなり、よって、負荷６に電
流が実質的に供給されなくなるか、負荷６に上述した場
合に比し小さな電流しか供給されない。 従って、第11図に示す従来の薄膜トランジスタによれ
ば、スイッチ素子としての機能を呈する。
提案されている。 すなわち、ｎ型不純物またはｐ型不純物のいずれも意
図的に導入させていないか、十分低いｎ型不純物濃度ま
たはｐ型不純物濃度を有する半導体膜でなるチャンネル
形成用領域１を有する。 また、チャンネル形成用領域１に異なる第１及び第２
の位置において、それぞれ連接しているソース領域２及
びドレイン領域３を有する。 この場合、ソース領域２及びドレイン領域３は、ｎ型
不純物またはｐ型不純物を高濃度に導入している半導体
領域でなる。 さらに、チャンネル形成用領域１の主面上に、ソース
領域２及びドレイン領域３間の領域とゲート絶縁膜４を
介して対向して配されているゲート電極５を有する。 以上が、従来提案されている薄膜トランジスタであ
る。 このような薄膜トランジスタによれば、ソース領域２
及びドレイン領域３間に負荷６を介して動作電源７を接
続している状態で、ゲート電極５に、ソース領域２を基
準として、制御電源８から、制御電圧を、ソース領域２
及びドレイン領域３がｎ型不純物を高濃度に導入してい
るかｐ型不純物を高濃度に導入しているかに応じた極性
で印加させれば、チャンネル形成用領域１のゲート絶縁
膜４側にｎチャンネルまたはｐチャンネルが形成される
ため、負荷６に電源７から電流を供給させることがで
き、また、このような状態から、制御電圧の値を極性を
加味して変更すれば、上述したｎ型チャンネルまたはｐ
型チャンネルが実質的になくなり、よって、負荷６に電
流が実質的に供給されなくなるか、負荷６に上述した場
合に比し小さな電流しか供給されない。 従って、第11図に示す従来の薄膜トランジスタによれ
ば、スイッチ素子としての機能を呈する。
しかしながら、第11図に示す従来の薄膜トランジスタ
の場合、ソース領域２及びドレイン領域３がｎ型不純物
を高濃度に導入しているかｐ型不純物を高濃度に導入し
ているかに応じて、ｎチャンネル型トランジスタまたは
ｐチャンネル型トランジスタとしてしか動作しない。 このため、ソース領域２及びドレイン領域３がｎ型不
純物を高濃度に導入している薄膜トランジスタと、ソー
ス領域及びドレイン領域がｐ型不純物を高濃度に導入し
ている薄膜トランジスタとの２つを用意しなければ、薄
膜トランジスタを用いた相補性トランジスタ回路を構成
することができない、という欠点を有していた。 よって、本発明は、上述した欠点のない、新規な薄膜
トランジスタを提案せんとするものである。 本願第１番目の発明による薄膜トランジスタは、ｎ
型不純物またはｐ型不純物のいずれも意図的に導入させ
ていないか、十分低いｎ型の不純物濃度またはｐ型の不
純物濃度を有する半導体薄膜でなるチャンネル形成用領
域と、上記チャンネル形成用領域に異なる第１及び第
２の位置においてそれぞれ連接しているソース領域及び
ドレイン領域と、上記チャンネル形成用領域の主面上
に、上記ソース領域及びドレイン領域間の領域と第１の
ゲート絶縁膜を介して上記ソース領域またはドレイン領
域側において局部的に対向して配されている第１のゲー
ト電極と、上記チャンネル形成用領域の上記第１のゲ
ート電極が配されている側と同じ主面上に、上記ソース
領域及びドレイン領域間の上記第１のゲート電極が対向
していない領域と第２のゲート絶縁膜を介して対向して
配されている第２のゲート電極とを有し、そして、上
記ソース領域及びドレイン領域が、電子及び正孔の双方
に対して易流性を有する。 また、本願第２番目の発明による薄膜トランジスタ
は、ｎ型不純物またはｐ型不純物のいずれも意図的に
導入させていないか、十分低いｎ型の不純物濃度または
ｐ型の不純物濃度を有する半導体薄膜でなるチャンネル
形成用領域と、上記チャンネル形成用領域に異なる第
１及び第２の位置においてそれぞれ連接しているソース
領域及びドレイン領域と、上記チャンネル形成用領域
の第１の主面上に、上記ソース領域及びドレイン領域間
の領域と第１のゲート絶縁膜を介して上記ソース領域ま
たはドレイン領域側において局部的に対向して配されて
いる第１のゲート電極と、上記チャンネル形成用領域
の上記第１の主面と対向している第２の主面上に、上記
ソース領域及びドレイン領域間の上記第１のゲート電極
が対向していない領域と第２のゲート絶縁膜を介して対
向して配されている第２のゲート電極とを有し、そし
て、上記ソース領域及びドレイン領域が、電子及び正
孔の双方に対して易流性を有する。
の場合、ソース領域２及びドレイン領域３がｎ型不純物
を高濃度に導入しているかｐ型不純物を高濃度に導入し
ているかに応じて、ｎチャンネル型トランジスタまたは
ｐチャンネル型トランジスタとしてしか動作しない。 このため、ソース領域２及びドレイン領域３がｎ型不
純物を高濃度に導入している薄膜トランジスタと、ソー
ス領域及びドレイン領域がｐ型不純物を高濃度に導入し
ている薄膜トランジスタとの２つを用意しなければ、薄
膜トランジスタを用いた相補性トランジスタ回路を構成
することができない、という欠点を有していた。 よって、本発明は、上述した欠点のない、新規な薄膜
トランジスタを提案せんとするものである。 本願第１番目の発明による薄膜トランジスタは、ｎ
型不純物またはｐ型不純物のいずれも意図的に導入させ
ていないか、十分低いｎ型の不純物濃度またはｐ型の不
純物濃度を有する半導体薄膜でなるチャンネル形成用領
域と、上記チャンネル形成用領域に異なる第１及び第
２の位置においてそれぞれ連接しているソース領域及び
ドレイン領域と、上記チャンネル形成用領域の主面上
に、上記ソース領域及びドレイン領域間の領域と第１の
ゲート絶縁膜を介して上記ソース領域またはドレイン領
域側において局部的に対向して配されている第１のゲー
ト電極と、上記チャンネル形成用領域の上記第１のゲ
ート電極が配されている側と同じ主面上に、上記ソース
領域及びドレイン領域間の上記第１のゲート電極が対向
していない領域と第２のゲート絶縁膜を介して対向して
配されている第２のゲート電極とを有し、そして、上
記ソース領域及びドレイン領域が、電子及び正孔の双方
に対して易流性を有する。 また、本願第２番目の発明による薄膜トランジスタ
は、ｎ型不純物またはｐ型不純物のいずれも意図的に
導入させていないか、十分低いｎ型の不純物濃度または
ｐ型の不純物濃度を有する半導体薄膜でなるチャンネル
形成用領域と、上記チャンネル形成用領域に異なる第
１及び第２の位置においてそれぞれ連接しているソース
領域及びドレイン領域と、上記チャンネル形成用領域
の第１の主面上に、上記ソース領域及びドレイン領域間
の領域と第１のゲート絶縁膜を介して上記ソース領域ま
たはドレイン領域側において局部的に対向して配されて
いる第１のゲート電極と、上記チャンネル形成用領域
の上記第１の主面と対向している第２の主面上に、上記
ソース領域及びドレイン領域間の上記第１のゲート電極
が対向していない領域と第２のゲート絶縁膜を介して対
向して配されている第２のゲート電極とを有し、そし
て、上記ソース領域及びドレイン領域が、電子及び正
孔の双方に対して易流性を有する。
本願第１番目の発明及び本願第２番目の発明による薄
膜トランジスタによれば、第11図で前述した従来の薄膜
トランジスタの場合と同様に、ソース領域及びドレイン
領域間に負荷を介して動作電源を接続している状態で、
第１及び第２のゲート電極に、ソース領域を基準とし
て、第１及び第２の制御電圧を予定の同じ第１（または
第２）の極性でそれぞれ印加させれば、チャンネル形成
用領域の第１及び第２のゲート電極下の領域に、ｎチャ
ンネル（またはｐチャンネル）が形成されるので、負荷
に、ソース領域及びドレイン領域を通って、動作電源か
ら電流を供給させることができ、また、このような状態
から、第１の制御電圧の値を極性を加味して変更させれ
ば、チャンネル形成用領域の第１のゲート電極下の領域
に形成されていたｎチャンネル（またはｐチャンネル）
が実質的になくなるかｐチャンネル（またはｎチャンネ
ル）に変更するので、負荷に電流が実質的に供給されな
くなる。 従って、本願第１番目の発明及び本願第２番目の発明
による薄膜トランジスタによれば、第11図で前述した従
来の薄膜トランジスタの場合と同様に、スイッチ素子と
しての機能を呈する。 しかしながら、本願第１番目の発明及び本願第２番目
の発明による薄膜トランジスタの場合、第１及び第２の
制御電圧をともに第１の極性（例えば正極性）とすると
き、チャンネル形成用領域の第１及び第２のゲート電極
下の領域にともにｎチャンネルが形成されるので、ｎチ
ャンネル型トランジスタとして動作し、また、第１及び
第２の制御電圧を第２の極性（第１の極性が正極性であ
る場合、負極性）とするとき、チャンネル形成用領域の
第１及び第２のゲート電極下の領域にともにｐチャンネ
ルが形成されるので、同じ１つの薄膜トランジスタを、
ｎチャンネル型トランジスタとして動作させることがで
きるとともに、ｐチャンネル型トランジスタとしても動
作させることができる。 従って、本願第１番目の発明及び本願第２番目の発明
による薄膜トランジスタによれば、その２つを用いるこ
とによって、相補性トランジスタ回路を構成することが
できる。
膜トランジスタによれば、第11図で前述した従来の薄膜
トランジスタの場合と同様に、ソース領域及びドレイン
領域間に負荷を介して動作電源を接続している状態で、
第１及び第２のゲート電極に、ソース領域を基準とし
て、第１及び第２の制御電圧を予定の同じ第１（または
第２）の極性でそれぞれ印加させれば、チャンネル形成
用領域の第１及び第２のゲート電極下の領域に、ｎチャ
ンネル（またはｐチャンネル）が形成されるので、負荷
に、ソース領域及びドレイン領域を通って、動作電源か
ら電流を供給させることができ、また、このような状態
から、第１の制御電圧の値を極性を加味して変更させれ
ば、チャンネル形成用領域の第１のゲート電極下の領域
に形成されていたｎチャンネル（またはｐチャンネル）
が実質的になくなるかｐチャンネル（またはｎチャンネ
ル）に変更するので、負荷に電流が実質的に供給されな
くなる。 従って、本願第１番目の発明及び本願第２番目の発明
による薄膜トランジスタによれば、第11図で前述した従
来の薄膜トランジスタの場合と同様に、スイッチ素子と
しての機能を呈する。 しかしながら、本願第１番目の発明及び本願第２番目
の発明による薄膜トランジスタの場合、第１及び第２の
制御電圧をともに第１の極性（例えば正極性）とすると
き、チャンネル形成用領域の第１及び第２のゲート電極
下の領域にともにｎチャンネルが形成されるので、ｎチ
ャンネル型トランジスタとして動作し、また、第１及び
第２の制御電圧を第２の極性（第１の極性が正極性であ
る場合、負極性）とするとき、チャンネル形成用領域の
第１及び第２のゲート電極下の領域にともにｐチャンネ
ルが形成されるので、同じ１つの薄膜トランジスタを、
ｎチャンネル型トランジスタとして動作させることがで
きるとともに、ｐチャンネル型トランジスタとしても動
作させることができる。 従って、本願第１番目の発明及び本願第２番目の発明
による薄膜トランジスタによれば、その２つを用いるこ
とによって、相補性トランジスタ回路を構成することが
できる。
次に、第１図〜第８図を伴って本発明による薄膜トラ
ンジスタの実施例を述べよう。 第１図〜第８図において、第11図との対応部分には同
一符号を付して示す。 第１図〜第８図に示す本発明による薄膜トランジスタ
は、ソース領域２及びドレイン領域３が、第11図で前述
した従来の薄膜トランジスタの場合から、電子及び正孔
の双方に対して易流性を有するソース領域２′及びドレ
イン領域３′に変更されている。 この場合、ソース領域２′及びドレイン領域３′は、
第１図、第３図、第５図及び第７図に示すように、ｎ型
不純物及びｐ型不純物を高濃度に導入している半導体
膜、またはｎ型不純物及びｐ型不純物のいずれか一方ま
たは双方を含んでいるまたは含んでいない導電性金属薄
膜または導電性金属シリサイド薄膜でなり得、また、第
２図、第４図、第６図及び第８図に示すように、チャン
ネル形成用領域１に連接し且つｎ型不純物を高濃度に導
入しているｎ型半導体領域と、同様にチャンネル形成用
領域１に連接し且つｐ型不純物を高濃度に導入している
ｐ型半導体領域とを有するものでなり得る。 また、第１図、第２図、第７図及び第８図に示す本発
明による薄膜トランジスタは、チャンネル形成用領域１
上にゲート絶縁膜４を介して形成されたゲート電極５
が、チャンネル形成用領域１上に２つのゲート絶縁膜4A
及び4Bをそれぞれ介して形成された２つのゲート電極5A
及び5Bに変更されている。 さらに、第３図、第４図、第５図及び第６図に示す本
発明による薄膜トランジスタは、ゲート電極5Bを２つ有
する。 また、第１図〜第４図に示す本発明による薄膜トラン
ジスタは、ゲート電極5A及び5Bがチャンネル形成用領域
１の一方の主面側に形成されているのに対し、第５図〜
第８図に示す本発明による薄膜トランジスタは、ゲート
電極5A及び5Bが、チャンネル形成用領域１の相対向する
２つの主面側にそれぞれ形成されている。 以上が、本発明による薄膜トランジスタの実施例であ
る。 このような本発明による薄膜トランジスタによれば、
詳細説明は省略するが、［作用・効果］の項で述べた優
れた作用効果が得られる。 なお、第１図〜第８図において、8A及び8Bは、それぞ
れゲート電極5A及び5Bに対する制御電源を示す。 なお、上述においては、本発明の実施例を原理的に述
べたが、第１図第１図〜第８図に示す本発明による薄膜
トランジスタは、これを第５図及び第６図に示す本発明
による実施例の具体例で示されている第９図及び第10図
の場合に準じて、具体的に構成し得るものである。 なお、第９図及び第10図において、21は基板、22及び
23は、ソース用及びドレイン用配線層をそれぞれ示す。
ンジスタの実施例を述べよう。 第１図〜第８図において、第11図との対応部分には同
一符号を付して示す。 第１図〜第８図に示す本発明による薄膜トランジスタ
は、ソース領域２及びドレイン領域３が、第11図で前述
した従来の薄膜トランジスタの場合から、電子及び正孔
の双方に対して易流性を有するソース領域２′及びドレ
イン領域３′に変更されている。 この場合、ソース領域２′及びドレイン領域３′は、
第１図、第３図、第５図及び第７図に示すように、ｎ型
不純物及びｐ型不純物を高濃度に導入している半導体
膜、またはｎ型不純物及びｐ型不純物のいずれか一方ま
たは双方を含んでいるまたは含んでいない導電性金属薄
膜または導電性金属シリサイド薄膜でなり得、また、第
２図、第４図、第６図及び第８図に示すように、チャン
ネル形成用領域１に連接し且つｎ型不純物を高濃度に導
入しているｎ型半導体領域と、同様にチャンネル形成用
領域１に連接し且つｐ型不純物を高濃度に導入している
ｐ型半導体領域とを有するものでなり得る。 また、第１図、第２図、第７図及び第８図に示す本発
明による薄膜トランジスタは、チャンネル形成用領域１
上にゲート絶縁膜４を介して形成されたゲート電極５
が、チャンネル形成用領域１上に２つのゲート絶縁膜4A
及び4Bをそれぞれ介して形成された２つのゲート電極5A
及び5Bに変更されている。 さらに、第３図、第４図、第５図及び第６図に示す本
発明による薄膜トランジスタは、ゲート電極5Bを２つ有
する。 また、第１図〜第４図に示す本発明による薄膜トラン
ジスタは、ゲート電極5A及び5Bがチャンネル形成用領域
１の一方の主面側に形成されているのに対し、第５図〜
第８図に示す本発明による薄膜トランジスタは、ゲート
電極5A及び5Bが、チャンネル形成用領域１の相対向する
２つの主面側にそれぞれ形成されている。 以上が、本発明による薄膜トランジスタの実施例であ
る。 このような本発明による薄膜トランジスタによれば、
詳細説明は省略するが、［作用・効果］の項で述べた優
れた作用効果が得られる。 なお、第１図〜第８図において、8A及び8Bは、それぞ
れゲート電極5A及び5Bに対する制御電源を示す。 なお、上述においては、本発明の実施例を原理的に述
べたが、第１図第１図〜第８図に示す本発明による薄膜
トランジスタは、これを第５図及び第６図に示す本発明
による実施例の具体例で示されている第９図及び第10図
の場合に準じて、具体的に構成し得るものである。 なお、第９図及び第10図において、21は基板、22及び
23は、ソース用及びドレイン用配線層をそれぞれ示す。
第１図〜第８図は、それぞれ本発明による薄膜トランジ
スタの実施例を示す原理的な略線的断面図である。 第９図及び第10図は、第５図及び第６図に示す本発明に
よる薄膜トランジスタの具体例を示す略線的断面図であ
る。 第11図は、従来の薄膜トランジスタを示す略線的断面図
である。 １……チャンネル形成用領域 ２……ソース領域 ２′……ソース領域 ３……ドレイン領域 ３′……ドレイン領域 ４……ゲート絶縁膜 4A、4B……ゲート絶縁膜 ５……ゲート電極 5A、5B……ゲート電極 ６……負荷 21……基板
スタの実施例を示す原理的な略線的断面図である。 第９図及び第10図は、第５図及び第６図に示す本発明に
よる薄膜トランジスタの具体例を示す略線的断面図であ
る。 第11図は、従来の薄膜トランジスタを示す略線的断面図
である。 １……チャンネル形成用領域 ２……ソース領域 ２′……ソース領域 ３……ドレイン領域 ３′……ドレイン領域 ４……ゲート絶縁膜 4A、4B……ゲート絶縁膜 ５……ゲート電極 5A、5B……ゲート電極 ６……負荷 21……基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中沢 憲二 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336
Claims (4)
- 【請求項１】ｎ型不純物またはｐ型不純物のいずれも意
図的に導入させていないか、十分低いｎ型の不純物濃度
またはｐ型の不純物濃度を有する半導体薄膜でなるチャ
ンネル形成用領域と、 上記チャンネル形成用領域に異なる第１及び第２の位置
においてそれぞれ連接しているソース領域及びドレイン
領域と、 上記チャンネル形成用領域の主面上に、上記ソース領域
及びドレイン領域間の領域と第１のゲート絶縁膜を介し
て上記ソース領域またはドレイン領域側において局部的
に対向して配されている第１のゲート電極と、 上記チャンネル形成用領域の上記第１のゲート電極が配
されている側と同じ主面上に、上記ソース領域及びドレ
イン領域間の上記第１のゲート電極が対向していない領
域と第２のゲート絶縁膜を介して対向して配されている
第２のゲート電極とを有し、 上記ソース領域及びドレイン領域が、電子及び正孔の双
方に対して易流性を有することを特徴とする薄膜トラン
ジスタ。 - 【請求項２】ｎ型不純物またはｐ型不純物のいずれも意
図的に導入させていないか、十分低いｎ型の不純物濃度
またはｐ型の不純物濃度を有する半導体薄膜でなるチャ
ンネル形成用領域と、 上記チャンネル形成用領域に異なる第１及び第２の位置
においてそれぞれ連接しているソース領域及びドレイン
領域と、 上記チャンネル形成用領域の第１の主面上に、上記ソー
ス領域及びドレイン領域間の領域と第１のゲート絶縁膜
を介して上記ソース領域またはドレイン領域側において
局部的に対向して配されている第１のゲート電極と、 上記チャンネル形成用領域の上記第１の主面と対向して
いる第２の主面上に、上記ソース領域及びドレイン領域
間の上記第１のゲート電極が対向していない領域と第２
のゲート絶縁膜を介して対向して配されている第２のゲ
ート電極とを有し、 上記ソース領域及びドレイン領域が、電子及び正孔の双
方に対して易流性を有することを特徴とする薄膜トラン
ジスタ。 - 【請求項３】［請求項１］または［請求項２］記載の薄
膜トランジスタにおいて、 上記ソース領域及びドレイン領域のそれぞれが、ｎ型不
純物及びｐ型不純物を高濃度に導入している半導体薄
膜、またはｎ型不純物及びｐ型不純物のいずれか一方ま
たは双方を含んでいるまたは含んでいない導電性金属薄
膜または導電性金属シリサイド薄膜でなることを特徴と
する薄膜トランジスタ。 - 【請求項４】［請求項１］または［請求項２］記載の薄
膜トランジスタにおいて、 上記ソース領域及びドレイン領域のそれぞれが、上記チ
ャンネル形成用領域に連接し且つｎ型不純物を高濃度に
導入しているｎ型半導体領域と、上記チャンネル形成用
領域に連接し且つｐ型不純物を高濃度に導入しているｐ
型半導体領域とを有することを特徴とする薄膜トランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2113459A JP2866888B2 (ja) | 1990-04-27 | 1990-04-27 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2113459A JP2866888B2 (ja) | 1990-04-27 | 1990-04-27 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0410659A JPH0410659A (ja) | 1992-01-14 |
| JP2866888B2 true JP2866888B2 (ja) | 1999-03-08 |
Family
ID=14612779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2113459A Expired - Fee Related JP2866888B2 (ja) | 1990-04-27 | 1990-04-27 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2866888B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9325984D0 (en) * | 1993-12-20 | 1994-02-23 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin-film transistors |
| JPH1051007A (ja) * | 1996-08-02 | 1998-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR20040092199A (ko) * | 2003-04-25 | 2004-11-03 | 주식회사 한솔엔지니어링 | 자동차 정비용 리프트 |
| JP4895508B2 (ja) * | 2005-02-07 | 2012-03-14 | 中国電力株式会社 | 柱上組立式作業台 |
| US9287406B2 (en) * | 2013-06-06 | 2016-03-15 | Macronix International Co., Ltd. | Dual-mode transistor devices and methods for operating same |
| JP6851804B2 (ja) * | 2016-12-14 | 2021-03-31 | 住友電気工業株式会社 | 半導体装置 |
-
1990
- 1990-04-27 JP JP2113459A patent/JP2866888B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410659A (ja) | 1992-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808344A (en) | Single-transistor logic and CMOS inverters | |
| US5677550A (en) | Integrated circuit devices including insulated-gate transistor device having two separately biasable gates | |
| US6469352B2 (en) | Two-terminal semiconductor overcurrent limiter | |
| JP2866888B2 (ja) | 薄膜トランジスタ | |
| US6825507B2 (en) | Semiconductor device having high electron mobility comprising a SiGe/Si/SiGe substrate | |
| US5534722A (en) | Insulator substrate for a light valve device having an electrostatic protection region | |
| JP2869548B2 (ja) | 薄膜トランジスタ回路 | |
| JPH1197698A (ja) | 薄膜トランジスタ | |
| JPH05114732A (ja) | 薄膜トランジスタ | |
| JPH0738108A (ja) | フィ―ルド電極層を有するｍｏｓ型電界効果トランジスタ | |
| JPH07106581A (ja) | 半導体装置 | |
| JP3248791B2 (ja) | 半導体装置 | |
| JPS63193568A (ja) | 薄膜トランジスタ | |
| JPH02301162A (ja) | 積層型半導体集積回路 | |
| JPH01111378A (ja) | 縦型ｍｏｓ ｆｅｔ | |
| JP2855155B2 (ja) | 薄膜トランジスタ | |
| JPH098317A (ja) | 薄膜トランジスタ | |
| JPH04370977A (ja) | 量子化電界効果トランジスタ | |
| JP2874706B2 (ja) | 半導体記憶装置 | |
| JPS6355976A (ja) | 電界効果半導体装置 | |
| JPH03239359A (ja) | 半導体装置 | |
| JPH04186674A (ja) | 半導体装置 | |
| JPH02312281A (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH04162571A (ja) | 薄膜トランジスタ | |
| JPS58142579A (ja) | Ｍｏｓトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |