JPH02301162A - 積層型半導体集積回路 - Google Patents
積層型半導体集積回路Info
- Publication number
- JPH02301162A JPH02301162A JP1122010A JP12201089A JPH02301162A JP H02301162 A JPH02301162 A JP H02301162A JP 1122010 A JP1122010 A JP 1122010A JP 12201089 A JP12201089 A JP 12201089A JP H02301162 A JPH02301162 A JP H02301162A
- Authority
- JP
- Japan
- Prior art keywords
- columnar semiconductor
- integrated circuit
- semiconductor
- columnar
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 239000000758 substrate Substances 0.000 claims 3
- 230000010354 integration Effects 0.000 abstract description 5
- 230000008054 signal transmission Effects 0.000 abstract description 3
- 239000007769 metal material Substances 0.000 description 7
- 210000004709 eyebrow Anatomy 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は積層型半導体集積回路に関し、特に積層型半
導体集積回路の層間の信号の授受に関するものである。
導体集積回路の層間の信号の授受に関するものである。
第３図及び第４図に従来の積層型半導体集積回路に用い
られている眉間の信号の授受の方法を示す。図において
、１はｐ形半導体領域、２はｎ形半導体領域、３は金属
材料による配線、４はポリシリコンによるゲート電極、
６はＳｉＯ□よりなる絶縁膜を示す。また、５は金属材
料の埋め込みによるスルーホールによって形成される信
号径路であり、７は柱状半導体で構成される信号の径路
を示す。
られている眉間の信号の授受の方法を示す。図において
、１はｐ形半導体領域、２はｎ形半導体領域、３は金属
材料による配線、４はポリシリコンによるゲート電極、
６はＳｉＯ□よりなる絶縁膜を示す。また、５は金属材
料の埋め込みによるスルーホールによって形成される信
号径路であり、７は柱状半導体で構成される信号の径路
を示す。
次に動作について説明する。
動作は第３図、及び第４図ともに同じであり、それぞれ
柱状半導体による信号径路７．及び金属材料の埋め込み
によるスルーホールからなる信号径路５により下層のｐ
形半導体領域１と上層のｎ形半導体領域２を電気的に接
続することによって積層型半導体集積回路の上層と下層
間の信号の授受を行うことができる。
柱状半導体による信号径路７．及び金属材料の埋め込み
によるスルーホールからなる信号径路５により下層のｐ
形半導体領域１と上層のｎ形半導体領域２を電気的に接
続することによって積層型半導体集積回路の上層と下層
間の信号の授受を行うことができる。
従来の積層型半導体集積回路では、以上のように、単に
金属を埋め込んだスルーホール５、あるいは柱状半導体
７のみでの層間の信号の授受を行っていたので、上下の
信号の伝送径路はその材料が半導体であっても受動素子
としてしか扱えず、半導体チップ内の空間を無駄にして
いた。
金属を埋め込んだスルーホール５、あるいは柱状半導体
７のみでの層間の信号の授受を行っていたので、上下の
信号の伝送径路はその材料が半導体であっても受動素子
としてしか扱えず、半導体チップ内の空間を無駄にして
いた。
この発明は上記のような従来のものの問題点を解消する
ためになされたもので、集積度を向上することができる
積層型半導体集積回路を提供することを目的とする。
ためになされたもので、集積度を向上することができる
積層型半導体集積回路を提供することを目的とする。
この発明に係る積層型半導体回路は、上下層間の信号の
授受を、その導電率がその外部近傍に設けたゲート電極
の電位で制御される柱状半導体で行うように構成したも
のである。
授受を、その導電率がその外部近傍に設けたゲート電極
の電位で制御される柱状半導体で行うように構成したも
のである。
この発明においては、上下層間の信号の授受を導電率が
外部の電極により制御される柱状半導体で行うようにし
たので、この柱状半導体を形成した空間にも能動素子を
構成することができ、積層型半導体集積回路全体として
の集積度が向上する。
外部の電極により制御される柱状半導体で行うようにし
たので、この柱状半導体を形成した空間にも能動素子を
構成することができ、積層型半導体集積回路全体として
の集積度が向上する。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による積層型半導体集積回路
の構成を示しており、図において、７ａはＰ形の柱状半
導体領域、８．９はそれぞれ柱状半導体７ａの導電率を
制御するために柱状半導体７ａの近傍に設けたゲート電
極であり、通常の配線やゲートとして用いられる金属材
料及びポリシリコンで形成されている。また、１０は柱
状半導体７ａ内に生じる空乏層である。その他の記号は
第３図、第４図に示したものと同じである。
の構成を示しており、図において、７ａはＰ形の柱状半
導体領域、８．９はそれぞれ柱状半導体７ａの導電率を
制御するために柱状半導体７ａの近傍に設けたゲート電
極であり、通常の配線やゲートとして用いられる金属材
料及びポリシリコンで形成されている。また、１０は柱
状半導体７ａ内に生じる空乏層である。その他の記号は
第３図、第４図に示したものと同じである。
また、柱状半導体７ａは積層構造半導体デバイスのプロ
セスで用いられているシードとよばれるものを使用して
形成してもよく、あるいは特別にエピタキシャル成長法
を用いて形成するようにしてもよい。
セスで用いられているシードとよばれるものを使用して
形成してもよく、あるいは特別にエピタキシャル成長法
を用いて形成するようにしてもよい。
次に動作について説明する。
第１図に示した構成、つまり上層のｎ形半導体領域２と
下層のｐ形半導体領域１をｐ形の柱状半導体７ａで接続
した場合の例について説明する。
下層のｐ形半導体領域１をｐ形の柱状半導体７ａで接続
した場合の例について説明する。
この場合は柱状半導体７ａ内に、外部の電極８あるいは
９の電圧を変えることによって空乏層１０を生じさせる
こと、またさらには生じた空乏層１０の大きさを変化さ
せることにより、結果として柱状半導体７ａの導電率を
制御できる。つまり、この柱状半導体７ａが空乏１）０
によってチャネルの導電率の制御を行う接合型ＦＥＴと
同様に動作する。また、ゲート電極８，９はそれぞれ単
独で用いてもよく、それぞれに別の信号を加えてもよい
゛、後者の場合はＦＥＴを直列に接続したことと同様の
効果がある。
９の電圧を変えることによって空乏層１０を生じさせる
こと、またさらには生じた空乏層１０の大きさを変化さ
せることにより、結果として柱状半導体７ａの導電率を
制御できる。つまり、この柱状半導体７ａが空乏１）０
によってチャネルの導電率の制御を行う接合型ＦＥＴと
同様に動作する。また、ゲート電極８，９はそれぞれ単
独で用いてもよく、それぞれに別の信号を加えてもよい
゛、後者の場合はＦＥＴを直列に接続したことと同様の
効果がある。
また、さらにはゲート電極８，９はそれぞれ★属配線３
．及びゲート電極４と同一の製造工程で簡単に形成でき
、金属材料による配線３の厚さとポリシリコン配線の厚
さくつまり、ゲート電極４の厚さ）は柱状半導体７ａに
構成されるトランジスタのチャネル長に相当するように
なる。このため、等測的に柱状半導体７ａ内のチャネル
長を大きくしたい場合には、柱状半導体７ａのゲート電
極として金属材料のもの８とポリシリコンのもの９を合
わせたポリサイド構造にすればよい。 また、第２図は
本発明の他の実施例による積層型半導体集積回路の構成
を示しており、７ｂはｎ形柱状半導体領域である。本実
施例ではｎ形柱状半導体７ｂにより上層のｐ形半導体領
域１と下層のｐ形半導体領域１とを接続するように構成
している。
．及びゲート電極４と同一の製造工程で簡単に形成でき
、金属材料による配線３の厚さとポリシリコン配線の厚
さくつまり、ゲート電極４の厚さ）は柱状半導体７ａに
構成されるトランジスタのチャネル長に相当するように
なる。このため、等測的に柱状半導体７ａ内のチャネル
長を大きくしたい場合には、柱状半導体７ａのゲート電
極として金属材料のもの８とポリシリコンのもの９を合
わせたポリサイド構造にすればよい。 また、第２図は
本発明の他の実施例による積層型半導体集積回路の構成
を示しており、７ｂはｎ形柱状半導体領域である。本実
施例ではｎ形柱状半導体７ｂにより上層のｐ形半導体領
域１と下層のｐ形半導体領域１とを接続するように構成
している。
このように柱状半導体７ｂと該柱状半導体７ｂにより接
続される上下層の拡散領域の不純物の極性を反対にする
ことにより、柱状半導体７ｂをチャネル領域とするＭＯ
３型トランジスタとして動作させることもできる。
続される上下層の拡散領域の不純物の極性を反対にする
ことにより、柱状半導体７ｂをチャネル領域とするＭＯ
３型トランジスタとして動作させることもできる。
このように上記実施例によれば、上下層間の信号の授受
を行う柱状半導体の導電率をその近傍に設けた電極の電
位で制御するようにしたので、この眉間の信号の授受を
行う部分も能動素子として使用でき、積層型半導体集積
回路全体としての集積度を向上することができる。
を行う柱状半導体の導電率をその近傍に設けた電極の電
位で制御するようにしたので、この眉間の信号の授受を
行う部分も能動素子として使用でき、積層型半導体集積
回路全体としての集積度を向上することができる。
なお、上記実施例では２層構造の積層形半導体集積回路
について説明したが、本発明は２層以上の多層構造のも
のにも当然適用することができ、例えば、ｎ層積石型半
導体回路の場合においては、ｍ１ｇ（但し、ｍ ＜ ｎ
）とｍ＋１層の信号の授受を柱状に形成した不純物半
導体で形成し、かつ柱状半導体の周囲、あるいは近傍に
該柱状半導体の導電率を制御する電極を設けるようにす
ればよい。
について説明したが、本発明は２層以上の多層構造のも
のにも当然適用することができ、例えば、ｎ層積石型半
導体回路の場合においては、ｍ１ｇ（但し、ｍ ＜ ｎ
）とｍ＋１層の信号の授受を柱状に形成した不純物半
導体で形成し、かつ柱状半導体の周囲、あるいは近傍に
該柱状半導体の導電率を制御する電極を設けるようにす
ればよい。
以上のように本発明によれば、積層型半導体集積回路の
眉間の信号の授受を柱状の半導体で行い、その導電率を
その近傍に設けたゲート電極の電位で制御するようにし
たので、この信号の授受に関わる柱状半導領域もトラン
ジスタ等の能動素子として使用することができるように
なり、集積度を向上できる効果がある。
眉間の信号の授受を柱状の半導体で行い、その導電率を
その近傍に設けたゲート電極の電位で制御するようにし
たので、この信号の授受に関わる柱状半導領域もトラン
ジスタ等の能動素子として使用することができるように
なり、集積度を向上できる効果がある。
第１図は本発明の一実施例による積層型半導体集積回路
の眉間の信号の授受の形態を示す図、第２図は本発明の
他の実施例による積層型半導体集積回路の層間の信号の
授受の形態を示す図、第３図、及び第４図はともに従来
の積層型半導体集積回路内で用いられる眉間の信号の授
受の形態を示す図である。 図において、１はｐ形半導体領域、２はｎ形半導体領域
、３は金属材料による配線、４は通常のトランジスタで
用いられるゲート電極、５は従来の眉間の信号の授受に
使用されている金属埋め込みのスルーホールによる信号
径路、６は絶縁膜、７ａはｐ形柱状半導体領域、７ｂは
ｎ形柱状半導体領域、８は柱状半導体の近傍に設けられ
、柱状半導体のｉｔ率を制御するゲート電極のうち金属
配線材料で形成されているもの、９は同じくポリシリコ
ンで形成されているもの、１０は空乏層である。 なお図中同一符号は同−又は相当部分を示す。
の眉間の信号の授受の形態を示す図、第２図は本発明の
他の実施例による積層型半導体集積回路の層間の信号の
授受の形態を示す図、第３図、及び第４図はともに従来
の積層型半導体集積回路内で用いられる眉間の信号の授
受の形態を示す図である。 図において、１はｐ形半導体領域、２はｎ形半導体領域
、３は金属材料による配線、４は通常のトランジスタで
用いられるゲート電極、５は従来の眉間の信号の授受に
使用されている金属埋め込みのスルーホールによる信号
径路、６は絶縁膜、７ａはｐ形柱状半導体領域、７ｂは
ｎ形柱状半導体領域、８は柱状半導体の近傍に設けられ
、柱状半導体のｉｔ率を制御するゲート電極のうち金属
配線材料で形成されているもの、９は同じくポリシリコ
ンで形成されているもの、１０は空乏層である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）絶縁基板上に形成した第１の半導体基板を用いて
構成される第１の電子回路と、該第１の電子回路上に絶
縁膜を介して形成した第２の半導体基板を用いて構成さ
れる第２の電子回路からなる積層型半導体集積回路にお
いて、 上記第１の電子回路と上記第２の電子回路間の信号の授
受を、制御信号により導電率が制御される柱状半導体部
材により行うことを特徴とする積層型半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1122010A JPH0666412B2 (ja) | 1989-05-16 | 1989-05-16 | 積層型半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1122010A JPH0666412B2 (ja) | 1989-05-16 | 1989-05-16 | 積層型半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02301162A true JPH02301162A (ja) | 1990-12-13 |
| JPH0666412B2 JPH0666412B2 (ja) | 1994-08-24 |
Family
ID=14825337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1122010A Expired - Fee Related JPH0666412B2 (ja) | 1989-05-16 | 1989-05-16 | 積層型半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666412B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032732A (ja) * | 2004-07-16 | 2006-02-02 | Advantest Corp | 半導体集積回路、及び半導体集積回路の製造方法 |
| JP2008218468A (ja) * | 2007-02-28 | 2008-09-18 | Univ Of Ryukyus | ３次元集積回路装置及びその製造方法 |
| JP2009239196A (ja) * | 2008-03-28 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置、半導体装置の作製方法 |
| WO2011044896A3 (de) * | 2009-10-16 | 2011-10-27 | Silicon Sensor International Ag | Halbleiter-photodetektor und strahlungsdetektorsystem |
| WO2011155333A1 (ja) * | 2010-06-11 | 2011-12-15 | 株式会社日立製作所 | 半導体集積回路装置 |
-
1989
- 1989-05-16 JP JP1122010A patent/JPH0666412B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032732A (ja) * | 2004-07-16 | 2006-02-02 | Advantest Corp | 半導体集積回路、及び半導体集積回路の製造方法 |
| JP4731849B2 (ja) * | 2004-07-16 | 2011-07-27 | 株式会社アドバンテスト | 半導体集積回路の製造方法 |
| US8551830B2 (en) | 2004-07-16 | 2013-10-08 | Advantest Corporation | Semiconductor integrated circuit switch matrix |
| JP2008218468A (ja) * | 2007-02-28 | 2008-09-18 | Univ Of Ryukyus | ３次元集積回路装置及びその製造方法 |
| JP2009239196A (ja) * | 2008-03-28 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置、半導体装置の作製方法 |
| WO2011044896A3 (de) * | 2009-10-16 | 2011-10-27 | Silicon Sensor International Ag | Halbleiter-photodetektor und strahlungsdetektorsystem |
| US8796802B2 (en) | 2009-10-16 | 2014-08-05 | First Sensor AG | Semiconductor photodetector and radiation detector system |
| WO2011155333A1 (ja) * | 2010-06-11 | 2011-12-15 | 株式会社日立製作所 | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666412B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4396930A (en) | Compact MOSFET device with reduced plurality of wire contacts | |
| US4178605A (en) | Complementary MOS inverter structure | |
| JPS63170971A (ja) | 半導体装置 | |
| JPH02210871A (ja) | 半導体装置 | |
| EP0646289B1 (en) | Semiconductor devices with a double gate | |
| US5866445A (en) | High density CMOS circuit with split gate oxide | |
| JPH07131007A (ja) | 半導体装置 | |
| JPH02301162A (ja) | 積層型半導体集積回路 | |
| JPH1065146A (ja) | 半導体集積回路装置 | |
| JP2866888B2 (ja) | 薄膜トランジスタ | |
| JPH02178965A (ja) | 絶縁分離型電界効果半導体装置 | |
| JPH07142731A (ja) | パワーデバイスおよびそれを形成するための方法 | |
| JP3176962B2 (ja) | 半導体装置 | |
| JPS6129148B2 (ja) | ||
| EP2020030A2 (en) | Integrated circuit interconnect | |
| JP3248791B2 (ja) | 半導体装置 | |
| JPH08102501A (ja) | 半導体装置 | |
| JPH1070197A (ja) | スプリット・ゲート酸化物を備えた高集積度ｃｍｏｓ回路及びその作成法 | |
| JPS61278164A (ja) | 双方向型薄膜半導体装置 | |
| JP2907070B2 (ja) | 半導体装置の製造方法 | |
| JPH06181312A (ja) | 半導体装置及びその製造方法 | |
| JPH0447987B2 (ja) | ||
| JPS58142579A (ja) | Ｍｏｓトランジスタ | |
| JPS61154156A (ja) | 半導体集積回路 | |
| JPH03132072A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |