JPH098317A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】 【目的】 ドレイン電流が過剰に流れないようにする。 【構成】 チャネル領域５ａの上面にはソース電極９が
接続されている。この結果、ＮＭＯＳの場合、チャネル
領域５ａのソース領域５ｂ近傍においてインパクトイオ
ン化により発生した電子正孔対のうち正孔がチャネル領
域５ａのゲート電極３と対向する側とは反対側の面側つ
まり中性領域に向かって流れても、この流れてきた正孔
をソース電極９にそのまま流すことができる。したがっ
て、正孔が中性領域に滞留することがなく、ひいてはド
レイン電流が過剰に流れないようにすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は薄膜トランジスタに関
する。

【０００２】

【従来の技術】図４は従来の薄膜トランジスタの一例を
示したものである。この薄膜トランジスタは絶縁基板１
を備えている。絶縁基板１の上面には下地絶縁膜２が設
けられ、下地絶縁膜２の上面の所定の個所にはゲート電
極３が設けられている。ゲート電極３および下地絶縁膜
２の上面全体にはゲート絶縁膜４が設けられ、ゲート絶
縁膜の上面の所定の個所には単結晶シリコン、アモルフ
ァスシリコン、ポリシリコン等からなる半導体薄膜５が
設けられている。半導体薄膜５のゲート電極３上におけ
る部分は真性領域からなるチャネル領域５ａとされ、そ
の両側はｎ⁺型またはｐ⁺型のソース領域５ｂおよびドレ
イン領域５ｃとされている。半導体薄膜５およびゲート
絶縁膜４の上面全体には層間絶縁膜６が設けられてい
る。ソース領域５ｂおよびドレイン領域５ｃに対応する
部分における層間絶縁膜６にはコンタクトホール７、８
が設けられ、これらコンタクトホール７、８の部分には
ソース電極９およびドレイン電極１０がそれぞれソース
領域５ｂおよびドレイン領域５ｃと接続されて設けられ
ている。

【０００３】次に、この薄膜トランジスタの動作につい
て、ＮＭＯＳの場合を例にとり、図５（Ａ）を参照しな
がら説明する。ソース電極９が接地されているとともに
ドレイン電極１０に飽和電圧Ｖｓａｔ以上のドレイン電
圧Ｖｄが印加されている状態においてゲート電極３にし
きい値電圧Ｖｔｈ以上のゲート電圧Ｖｇが印加される
と、チャネル領域５ａのゲート電極３と対向する面側に
チャネルが形成され、このチャネルを介してソース領域
５ｂから電子がドレイン領域５ｃに向かって流れ、つま
りドレイン領域５ｃからソース領域５ｂに向かってドレ
イン電流Ｉｄが流れ、オン状態となる。

【０００４】ところで、チャネル領域５ａではソース領
域５ｂ近傍よりもドレイン領域５ｃ近傍の電界が高いの
で、ソース領域５ｂからチャネル領域５ａに流れ込んだ
電子はドレイン領域５ｃ近傍の高電界で加速され、図５
（Ｂ）に示すように、チャネル領域５ａのソース領域５
ｂ近傍においてインパクトイオン化を起こし、電子正孔
対が発生する。この発生した電子正孔対のうち電子はド
レイン領域５ｃに流れ込むが、正孔はポテンシャルの低
い中性領域つまりチャネル領域５ａのゲート電極３と対
向する面とは反対側の面側（以下、中性領域という場合
がある。）に向かって流れる。すると、中性領域とソー
ス領域５ｂとの間にはエネルギ障壁が存在するので、図
５（Ｃ）に示すように、正孔は中性領域に滞留すること
になる。この結果、しきい値電圧Ｖｔｈが低下し、ドレ
イン電流Ｉｄが増加することになる。また、中性領域に
滞留した正孔は中性領域とソース領域５ｂとの間のポテ
ンシャルが釣り合うまで滞留し続け、その後図５（Ｄ）
に示すように、ソース領域５ｂとの界面で電子と再結合
することになる。この結果、チャネル領域５ａのドレイ
ン領域５ｃ近傍から正孔が中性領域を経てソース領域５
ｂに流れることとなり、これまたドレイン電流Ｉｄが増
加することになる。

【０００５】

【発明が解決しようとする課題】このように、従来の薄
膜トランジスタでは、ＮＭＯＳの場合、チャネル領域５
ａのソース領域５ｂ近傍においてインパクトイオン化に
より発生した電子正孔対のうち正孔が中性領域に滞留す
ることにより、ドレイン電流Ｉｄが図６において点線で
示すように飽和領域において飽和せずに、実線で示すよ
うに過剰に流れ、劣化の一要因になっているという問題
があった。この発明の目的は、ドレイン電流が過剰に流
れないようにすることができる薄膜トランジスタを提供
することにある。

【０００６】

【課題を解決するための手段】この発明は、チャネル領
域の両側をソース領域およびドレイン領域とされた半導
体薄膜の前記チャネル領域下にゲート絶縁膜を介してゲ
ート電極が設けられ、前記ソース領域および前記ドレイ
ン領域にそれぞれソース電極およびドレイン電極が接続
された薄膜トランジスタにおいて、前記チャネル領域の
前記ゲート電極と対向する側とは反対側の面と前記ソー
ス電極とを電気的に接続したものである。

【０００７】

【作用】この発明によれば、ＮＭＯＳの場合、チャネル
領域のソース領域近傍においてインパクトイオン化によ
り発生した電子正孔対のうち正孔がチャネル領域のゲー
ト電極と対向する側とは反対側の面側つまり中性領域に
向かって流れても、この流れてきた正孔をソース電極に
そのまま流すことができ、したがって正孔が中性領域に
滞留することがなく、ひいてはドレイン電流が過剰に流
れないようにすることができる。

【０００８】

【実施例】図１はこの発明の一実施例における薄膜トラ
ンジスタを示したものである。この図において、図４と
同一名称部分には同一の符号を付し、その説明を適宜省
略する。この薄膜トランジスタでは、ソース領域５ｂお
よびチャネル領域５ａに対応する部分における層間絶縁
膜６にコンタクトホール７が形成され、このコンタクト
ホール７の部分にソース電極９がソース領域５ｂおよび
チャネル領域５ａと接続されて設けられている。この場
合、ソース電極９はチャネル領域５ａの上面全体を被う
ように設けられている。

【０００９】このように、この薄膜トランジスタでは、
チャネル領域５ａの上面をソース電極９に接続している
ので、ＮＭＯＳの場合、チャネル領域５ａのソース領域
５ｂ近傍においてインパクトイオン化により発生した電
子正孔対のうち正孔がチャネル領域５ａのゲート電極３
と対向する側とは反対側の面側つまり中性領域に向かっ
て流れても、この流れてきた正孔をソース電極９にその
まま流すことができる。この結果、正孔が中性領域に滞
留することがなく、したがってドレイン電流が過剰に流
れないようにすることができ、ひいては過剰なドレイン
電流の流れによる劣化を防止することができる。また、
中性領域の電位が安定するので、トランジスタ特性の変
動を少なくすることができる。さらに、チャネル領域５
ａの下面側はゲート電極３で被われ、上面側はソース電
極９で被われているので、耐光特性を良くすることがで
きる。

【００１０】ところで、ドレイン電流が過剰に流れない
ようにすることができるので、例えば図２に示すよう
に、２つの薄膜トランジスタでＣＭＯＳインバータを構
成した場合、入力電圧（Ｖｉｎ）−出力電圧（Ｖｏｕ
ｔ）特性を、図３において実線で示すように、点線で示
す従来の場合と比較して、向上することができる。

【００１１】

【発明の効果】以上説明したように、この発明によれ
ば、ＮＭＯＳの場合、インパクトイオン化により発生し
た電子正孔対のうち正孔（ＰＭＯＳの場合、電子）がチ
ャネル領域のゲート電極と対向する側とは反対側の面側
つまり中性領域に向かって流れても、この流れてきた正
孔をソース電極にそのまま流すことができ、したがって
正孔が中性領域に滞留することがなく、ひいてはドレイ
ン電流が過剰に流れないようにすることができる。

【図面の簡単な説明】

【図１】この発明の一実施例における薄膜トランジスタ
の断面図。

【図２】この発明をインバータに適用した場合の回路
図。

【図３】インバータの入出力電圧特性を説明するために
示す図。

【図４】従来の薄膜トランジスタの一例の断面図。

【図５】従来の薄膜トランジスタの動作および問題点を
説明するために示す図。

【図６】従来の薄膜トランジスタのドレイン電圧−ドレ
イン電流特性を説明するために示す図。

【符号の説明】

３ ゲート電極 ４ ゲート絶縁膜 ５ 半導体薄膜 ５ａ チャネル領域 ５ｂ ソース領域 ５ｃ ドレイン領域 ９ ソース電極 １０ ドレイン電極

Claims (3)

【特許請求の範囲】
1. 【請求項１】 チャネル領域の両側をソース領域および
   ドレイン領域とされた半導体薄膜の前記チャネル領域下
   にゲート絶縁膜を介してゲート電極が設けられ、前記ソ
   ース領域および前記ドレイン領域にそれぞれソース電極
   およびドレイン電極が接続された薄膜トランジスタにお
   いて、 前記チャネル領域の前記ゲート電極と対向する側とは反
   対側の面と前記ソース電極とを電気的に接続したことを
   特徴とする薄膜トランジスタ。
2. 【請求項２】 前記ソース電極は前記ソース領域および
   前記チャネル領域上に設けられていることを特徴とする
   請求項１記載の薄膜トランジスタ。
3. 【請求項３】 前記ソース電極は前記チャネル領域の上
   面全体を被うように設けられていることを特徴とする請
   求項２記載の薄膜トランジスタ。