KR100295450B1 - 박막트랜지스터 - Google Patents

박막트랜지스터 Download PDF

Info

Publication number
KR100295450B1
KR100295450B1 KR1019930004302A KR930004302A KR100295450B1 KR 100295450 B1 KR100295450 B1 KR 100295450B1 KR 1019930004302 A KR1019930004302 A KR 1019930004302A KR 930004302 A KR930004302 A KR 930004302A KR 100295450 B1 KR100295450 B1 KR 100295450B1
Authority
KR
South Korea
Prior art keywords
gate electrode
thin film
film transistor
source
gate
Prior art date
Application number
KR1019930004302A
Other languages
English (en)
Other versions
KR940022875A (ko
Inventor
채기성
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019930004302A priority Critical patent/KR100295450B1/ko
Priority to JP6075375A priority patent/JPH06310724A/ja
Publication of KR940022875A publication Critical patent/KR940022875A/ko
Application granted granted Critical
Publication of KR100295450B1 publication Critical patent/KR100295450B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막트랜지스터에 관한 것으로, 특히 LDD구조를 갖는 박막트랜지스터에 이중게이트 형식의 부가 게이트 전극을 형성시켜 동작전류를 향상시키고자한 박막트랜지스터에 관한 것으로서, 이러한 본 발명은 제 1 게이트 전극 상부에 절연막을 형성하고 상기 절연막 상부에 제 2 게이트 전극을 형성시킴으로써 상기 제 2 게이트 전극의 전압이 LDD영역에 영향을 미쳐 활성화된 전자이동경로를 만듬으로써 동작 전류가 향상되는 효과가 있다.

Description

박막트랜지스터
제1도는 일반적인 박막트랜지스터의 구조도.
제2도는 종래 LDD구조를 갖는 박막트랜지스터의 구조도.
제3도는 제1도의 박막트랜지스터 동작특성도.
제4도는 제2도의 박막트랜지스터 동작특성도.
제5도는 본 발명에 적용되는 박막트랜지스터의 구조도.
* 도면의 주요부분에 대한 부호의 설명
4 : LDD영역 5 : 활성층
6 : 게이트 절연막 7 : 제 1 게이트 전극
8 : 제 2 게이트전극
본 발명은 박막트랜지스터에 관한 것으로, 특히 LDD구조를 갖는 박막트랜지스터에 이중게이트 형식의 부가게이트 전극을 형성시켜 박막트랜지스터의 동작 전류를 향상시키고자 한 박막트랜지스터에 관한 것이다.
일반적인 박막트랜지스터는 제1도에 도시된 바와같이, 유리기판(100)상에 소스/드레인 전극(101)(102)을 형성시키고, 상기 소스전극(101) 및 드레인 전극(102)의 전기적 접촉을 위하여 상기 소스/드레인 전극(101)(102)과 동일한 높이로 활성층(103)을 형성시켜 전기적 접촉을 하게된다.
상기 소스/드레인 전극(101)(102)과 활성층(103)상부 전면에 게이트 절연막(104)을 형성시키며 상기 게이트 절연막(104)상에 금속 또는 Silicide를 적층하고 패터닝하여 게이트 전극(105)를 형성시키게 된다.
이후 이온주입 방법으로 접합을 시도하게 되는데 이때 박막트랜지스터 접합부분에서 높은 누설전류가 발생하게 된다.
이와같이 발생되는 누설전류를 감소시키기 위해 종래에는 제2도에 도시된 바와같이, 소스/드레인 전극(101)(102)을 LDD(Lightly Doped Drain) 지역(106)구조로 형성시킨다.
즉, 박막트랜지스터의 접합을 형성하기 위하여 이온주입을 n+와 n-지역에 이중으로 진행하여 이온주입이 안된 활성층(103)과 LDD영역(106)인 n-영역사이에 접합(junction)을 형성한다.
아울러 LDD영역(106)과 고농도지역(highly doped Drain)(102)간에도 접합이 형성되므로 이중접합구조를 형성시키게 된다.
이와같이 이중접합구조를 형성시키게 되면 접합부분을 중심으로 도우핑된 부분(101)(102)(106)과 도우핑이 되지 않은 활성층(103)사이의 전계가 작아지므로 접합 부분에서 발생가능한 누설전류를 감소시킬 수 있다.
제3도는 일반적인 박막트랜지스터의 동작 특성도이고, 제4도는 LDD구조를 갖는 박막트랜지스터의 동작 특성도로서, 이를 비교해보면 오프상태에서 LDD구조를 갖는 박막트랜지스터의 경우 전류단속이 LDD구조를 갖지 않는 박막트랜지스터의 경우보다 우수하다는 것을 알수 있다.
이는 LDD구조를 갖지 않은 박막트랜지스터의 경우 제3도에 도시된 바와같이, 오프 상태(off-state)에서 계속적으로 누설전류가 잔류(증가)하므로 전류단속이 불량하여 박막트랜지스터의 동작특성이 불량하다.
하지만 제4도에 도시된 바와같이 LDD구조를 갖는 박막트랜지스터는 오프 상태에서 누설전류가 증가하지 않기에 전류단속이 우수함을 알수 있다
그러나 이와같은 종래 LDD구조를 갖는 박막트랜지스터는 동작특성상에 있어서 오프-상태의 특성을 향상시키는 잇점이 있는 반면, LDD영역의 존재로 인해 전류이동 경로상에 저항이 증가하여 박막트랜지스터의 동작전류를 감소시키게 되며 이로써 온-상태(on-state)가 불량해지는 문제점이 있었다.
따라서 본 발명의 목적은 LDD구조를 갖는 박막트랜지스터에 이중게이트 형식의 부가 게이트 전극을 형성시켜 박막트랜지스터의 동작전류를 향상시키도록 박막트랜지스터를 제공함에 있다.
제5도는 본 발명에 적용되는 박막트랜지스터의 구조도로서, 유리기판(1)상에 소스/드레인 전극(2)(3)을 형성시키고, 상기 소스/드레인 전극(2)(3)과 접촉되게 LDD영역(4)을 형성시킨다 .
이후 상기 LDD영역(4)과 동일한 높이로 소스 LDD영역과 드레인 LDD영역이 전기적 접촉을 할수있도록 활성층(5)을 형성시킨다.
이후 상기 소스/드레인 전극(2)(3)과 LDD영역(4) 및 활성층(5)상의 전면에 게이트 절연막(6)을 형성시키고, 상기 게이트 절연막(6) 상부에 제 1 게이트 전극(7)을 형성시킨다.
상기 제 1 게이트 전극(7)상에는 절연막을 형성시키고 절연막상에는 금속막을 적층하고 패터닝하여 제 2 게이트 전극(8)을 형성시킨다.
이와같이 제조한 박막트랜지스터의 작용을 설명하면 다음과 같다.
박막트랜지스터의 동작에 있어서, 온-상태(on-state)에서 제 1 게이트전극(7)과 제 2 게이트전극(8)에 전압이 인가되면 제 1 게이트 전극(7)은 종래와 동일하게 작용한다.
한편, 제 2 게이트 전극(8)은 LDD영역(4)까지 게이트 전압의 영향을 미치므로 전류의 요소인 전자이동 경로가 제5도에 도시한 Ll에서 L2로 변화하게 된다.
여기서 LDD영역(4)은 종래에는 온-상태에서 전자이동에 대한 저항체로서 작용을 하였으나, 본 발명에서는 LDD영역(4)이 제 2 게이트 전극(8)의 전압 영향에 의해 활성화(저항이 작다)된 전자이동 경로로 작용하므로 박막트랜지스터의 동작 전류는 향상되는 것이다.
아울러 박막트랜지스터의 오프-상태(off-state)에서는 이상적인 박막트랜지스터를 가정할 때 게이트 전압 VG=0에서 오프된다.
여기서 게이트 전압 VG가 제 2 게이트 전극(8)의 전압 영향으로 VF<0으로 증가하는 경우 다소 증가하는 오프-전류(누설전류)를 발생시키지만 박막트랜지스터의 오프-특성에는 크게 영향을 미치지 않게 된다.
이상에서 상세히 설명한 바와같이 본 발명은 부가게이트 전극을 형성시키므로써 LDD영역에 게이트 전압의 영향을 미쳐 활성화된 전자 이동경로를 형성시켜주기에 박막트랜지스터의 동작전류를 향상시켜 주는 효과가 있으며, 동작전류의 향상에 따라 박막트랜지스터의 특성이 개선된 효과가 있다.

Claims (1)

  1. 소스/드레인 전극, 이 소스/드레인 전극과 접하는 LDD 영역 및 활성층을 포함하는 반도체층, 상기 반도체층 위에 형성되는 제1게이트 절연막, 상기 게이트 절연막 위에 형성된 제1 게이트전극, 상기 제1게이트전극 위에 형성되는 제2게이트 절연막 상에 형성된 제2게이트 전극을 갖는 박막트랜지스터에 있어서, 상기 소스/드레인 전극, 이 소스/드레인 전극과 접하는 LDD 영역 및 활성층을 동일한 높이로 유리기판 위에 형성하고; 및 상기 제1 게이트전극 및 제2게이트전극을 각각 제 1금속막 및 제2 금속막으로 형성하고; 상기 제2 게이트 전극은 상기 제1 게이트 전극과 상기 LDD 영역만을 덮고 있는 것을 특징으로 하는 박막트랜지스터.
KR1019930004302A 1993-03-19 1993-03-19 박막트랜지스터 KR100295450B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019930004302A KR100295450B1 (ko) 1993-03-19 1993-03-19 박막트랜지스터
JP6075375A JPH06310724A (ja) 1993-03-19 1994-03-22 薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930004302A KR100295450B1 (ko) 1993-03-19 1993-03-19 박막트랜지스터

Publications (2)

Publication Number Publication Date
KR940022875A KR940022875A (ko) 1994-10-21
KR100295450B1 true KR100295450B1 (ko) 2001-09-17

Family

ID=19352480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004302A KR100295450B1 (ko) 1993-03-19 1993-03-19 박막트랜지스터

Country Status (2)

Country Link
JP (1) JPH06310724A (ko)
KR (1) KR100295450B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0151195B1 (ko) * 1994-09-13 1998-10-01 문정환 박막 트랜지스터의 구조 및 제조방법
KR100384672B1 (ko) * 1998-01-30 2003-05-22 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
US6781646B2 (en) 2000-07-28 2004-08-24 Hitachi, Ltd. Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions
US20120153289A1 (en) * 2009-09-01 2012-06-21 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61274365A (ja) * 1985-05-29 1986-12-04 Toshiba Corp Ｍｏｓ型電界効果トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61274365A (ja) * 1985-05-29 1986-12-04 Toshiba Corp Ｍｏｓ型電界効果トランジスタ

Also Published As

Publication number Publication date
JPH06310724A (ja) 1994-11-04
KR940022875A (ko) 1994-10-21

Similar Documents

Publication Publication Date Title
KR960032767A (ko) 정전기 방전 보호 구조를 가진 반도체 장치 및 형성 방법
JPH04369271A (ja) 薄膜トランジスタ
KR100538192B1 (ko) 반도체 장치
US20020000568A1 (en) Two-terminal semiconductor overcurrent limiter
KR100295450B1 (ko) 박막트랜지스터
KR970072204A (ko) 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법
JPH07142718A (ja) 非対称ｌｄｄ接合薄膜トランジスタ
US5502322A (en) Transistor having a nonuniform doping channel
US20030006467A1 (en) Lateral MOS power transistor
US6548356B2 (en) Thin film transistor
JPH0555560A (ja) 半導体装置
JP2941816B2 (ja) Ｍｏｓ型トランジスタ
JPH01111378A (ja) 縦型ｍｏｓ　ｆｅｔ
JP3131267B2 (ja) 電界効果トランジスタ
JPS63209169A (ja) 絶縁ゲ−ト型サイリスタ
JPH0738108A (ja) フィ―ルド電極層を有するｍｏｓ型電界効果トランジスタ
JPS63205963A (ja) 薄膜トランジスタ
KR970008643A (ko) 반도체 집적 회로 장치의 제조 방법
JPH0645362A (ja) 電界効果トランジスタ
JPH098317A (ja) 薄膜トランジスタ
JPH07106581A (ja) 半導体装置
JP3361382B2 (ja) トランジスタ
KR100191786B1 (ko) 박막트랜지스터의 제조방법
JPH01286367A (ja) 縦型電界効果トランジスタ
KR910019211A (ko) 반도체 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070402

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee