JPH07142718A - 非対称ｌｄｄ接合薄膜トランジスタ - Google Patents

非対称ｌｄｄ接合薄膜トランジスタ

Info

Publication number
JPH07142718A
JPH07142718A JP6063572A JP6357294A JPH07142718A JP H07142718 A JPH07142718 A JP H07142718A JP 6063572 A JP6063572 A JP 6063572A JP 6357294 A JP6357294 A JP 6357294A JP H07142718 A JPH07142718 A JP H07142718A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
ldd
active layer
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6063572A
Other languages
English (en)
Inventor
Gee S Chae
基 成 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
Gold Star Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gold Star Co Ltd filed Critical Gold Star Co Ltd
Publication of JPH07142718A publication Critical patent/JPH07142718A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 薄膜トランジスタの不安定な作動特性のキン
ク現象を減少させるため、非対称ＬＤＤ接合構造を有す
る薄膜トランジスタを提供する。 【構成】 本発明による薄膜トランジスタは、ソース側
の接合部分に存在するエネルギー段差を無くすため、ソ
ース側には接合を形成せず、ドレインにのみ二重ドーピ
ングによりＬＤＤ６０接合部分を形成する。ソース電極
部分には、活性層と金属との接触抵抗を最少化するため
にシリサイド８０ａが形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的に薄膜トランジス
タに関し、特に薄膜トランジスタの不安定な作動特性で
あるキンク（Kink）現象を減少させるようにした非対称
ＬＤＤ（Lightly Doped Drain ）接合構造を有する薄膜
トランジスタに関する。
【０００２】
【従来の技術】図１（イ）では、一般的なNon-LDD 構造
のTop-gate coplanar self-aligned薄膜トランジスタが
示されている。図１（イ）の薄膜トランジスタによれ
ば、透明絶縁基板 (1)上に高濃度不純物（ｎ+ ）がドー
ピングされてソース及びドレイン領域(2) が形成され、
このソース及びドレイン領域(2) の間に活性層(3) が形
成される。この活性層(3) の上面にはゲート絶縁膜(4)
が形成され、その上にゲート電極(5) が形成される。
【０００３】図１（ロ）では、従来のＬＤＤ構造の薄膜
トランジスタが示されている。このＬＤＤ構造の薄膜ト
ランジスタによれば、透明絶縁基板(1) 上に高濃度不純
物（ｎ+ ）のドーピングによるソース及びドレイン領域
(2) と、低濃度不純物（ｎ-）のドーピングによる低濃
度不純物層であるＬＤＤ領域(6) 、それから活性層(3)
が形成される。
【０００４】前記絶縁層(3) の上面にはゲート絶縁膜
(4) が形成され、その上にゲート電極(5) が形成され
る。
【０００５】図２では、このような構造の薄膜トランジ
スタの等価回路が示されている。
【０００６】一方、図１（イ）（ロ）でのような薄膜ト
ランジスタはＬＤＤ構造、またはNon-LDD 構造に関係な
くソース及びドレイン領域(2) を形成するためにｎ+ ま
たはＰ+ 形態でイオン注入工程がなされる。このような
イオン注入工程により前記ソース及びドレイン領域(2)
と活性層(3) の間には接合(junction ）が形成される。
【０００７】図３は、図１（イ）のNon-LDD 構造を有す
る薄膜トランジスタの概略図である。
【０００８】図３を参照すれば、ソース及びドレイン領
域(2) と活性層(3) の間に接合が形成され、これにより
接合面においてはソース及びドレイン領域(2) と活性層
(3)の間の電荷濃度の差異により図４（イ）のように階
段模様のエネルギーバンドが生ずることになる。
【０００９】このときに、ドレイン領域にＶD ＞０であ
るドレイン電圧が印加されると、図４（ロ）のように外
部で印加された電圧によりシリコンのキャリア〔電子ま
たはホール(hole ）〕の移動経路に従いエネルギーバン
ドが傾斜を有するようになる。
【００１０】このようなエネルギーバンドの傾斜は電気
場を意味して、この電気場によりキャリアが各方向に移
動しながら薄膜トランジスタの電流を形成する。
【００１１】即ち、ドレイン領域にＶD ＞０である電圧
が加えられると、ドレイン領域からソース領域へホール
が移動することになるが、このときにソース側の接合部
分に形成されているエネルギー段差によってホールの流
れが妨害を受けるので接合部分には一定のドレイン電圧
までホールが積まれることになる。このように接合部分
に積もったホール等は、接合部分の電気場に変化を与え
ることになる。
【００１２】以後、引き続きドレイン電圧（ＶD ）が増
加して接合部分に形成されたエネルギー段差を凌駕する
エネルギーとなるときに、図５で示されたように急激な
電流の流れが生ずるキンク現象が生ずることになる。
【００１３】このようなキンク現象は、薄膜トランジス
タの作動特性を不安定にする。現在、このキンク現象の
防止のため活性層の厚さを薄くする方法が採択されてい
るが、食刻工程などの工程変数調節に困難がある。
【００１４】
【発明が解決しようとする課題】本発明の目的は、この
ような問題点を解決するためのもので、薄膜トランジス
タのソース側接合部分に存在するエネルギー段差を無く
してキンク現象を減少することができる非対称ＬＤＤ接
合構造を有する薄膜トランジスタを提供するものであ
る。
【００１５】
【課題を解決するための手段】このような目的を達成す
るために、本発明の薄膜トランジスタは、絶縁基板と；
前記絶縁基板上に形成された活性層と；前記活性層上に
形成されたソース電極と；前記絶縁基板上に高濃度不純
物のドーピングにより形成されたドレイン電極と；前記
ドレイン電極と接触するように前記絶縁基板上に低濃度
不純物のドーピングにより形成されたＬＤＤ領域と；前
記ソース電極と前記ＬＤＤ領域間の前記活性層上に形成
されたゲート絶縁膜と；それから、前記ゲート絶縁膜上
に形成されたゲート電極で構成された非対称ＬＤＤ接合
構造を有するものである。
【００１６】たとえば、前記ソース電極、前記ドレイン
電極または前記ゲート電極上に金属との接触抵抗を減ら
すため、シリサイドが形成される。
【００１７】また、たとえば、前記ドーピングされた高
濃度及び低濃度不純物がｎ型またはＰ型の相互に異なる
型であり、これにより、前記薄膜トランジスタがｎ- チ
ャンネルまたはＰチャンネルでなる。
【００１８】即ち、本発明の薄膜トランジスタは、透明
絶縁基板上に形成された活性層と、ソース、ドレイン及
びゲート電極を備えた薄膜トランジスタにおいて、ドレ
イン側にのみ二重ドーピングにより接合部分を形成する
非対称ＬＤＤ構造を有する。
【００１９】一方、ソース電極部分には金属と活性層と
の接触抵抗を最少化させることができるようにシリサイ
ドを形成することもできる。
【００２０】
【作用】このような構造の本発明の薄膜トランジスタに
おいて、ソース側に接合が形成されないのでソース電極
部分での電子移動経路に形成されるエネルギー段差が無
くなる。
【００２１】従って、ドレイン電圧が増加してもホール
の蓄積が発生せず、これにより電流が急激に増加するキ
ンク現象が発生しない。
【００２２】
【実施例】図６は、本発明による非対称ＬＤＤ接合構造
を有する薄膜トランジスタを示す。
【００２３】図６を参照すれば、本発明の薄膜トランジ
スタにおいて、透明絶縁基板(10)上に活性層(30)が形成
されるが、この活性層(30)上にソース電極が形成され
る。ドレイン側には、低濃度不純物層であるＬＤＤ領域
(60)と高濃度不純物層であるドレイン電極(70)の二重接
合（Junction）が形成される。また、前記活性層(30)上
にはゲート絶縁膜(40)を媒介してゲート電極(50)が形成
される。前記ソース電極(30)、ドレイン電極(70)及びゲ
ート電極(50)上には金属との良好な接触のためにシリサ
イド（Silicide）(80a)(80b)(80c) が各々形成される。
【００２４】即ち、透明絶縁基板(10)上に、活性層(30)
が蒸着及びパターニングされた後、イオン注入方法でド
レイン側にのみ低濃度不純物（ｎ- ）を注入して低濃度
不純物（即ち、ＬＤＤ領域）(60)が形成される。この
後、前記と同一のイオン注入方法で前記ＬＤＤ領域(60)
内に高濃度不純物（ｎ+ ）を注入してドレイン電極(70)
が形成されることによって活性層(30)のドレイン側にの
みＬＤＤ接合構造が形成されることになる。
【００２５】このときに、注入される不純物はｎ型また
はＰ型となり、これによりＰチャンネルやｎチャンネル
の薄膜トランジスタが形成される。
【００２６】このようにドレイン側にのみＬＤＤ接合を
形成した後、ドレイン及びソース間の活性層(30)上にゲ
ート絶縁膜(40)が蒸着及びパターニングされ、その上に
ゲート電極(50)が形成される。前記ソース電極(30)、ド
レイン電極(70)及びゲート電極(50)上には金属とシリコ
ン間の接触抵抗を最少化するためにシリサイド(80a)(80
b)(80c) が形成される。
【００２７】このような構造を有する本発明の非対称Ｌ
ＤＤ接合構造の薄膜トランジスタの特徴及び作動特性は
次の通りである。
【００２８】ＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳ型の半導体
素子は漏洩電流以外には、一定方向への電流が流れるこ
とになるので、常にソース側にホール電流が流れること
になる特性を有する。
【００２９】本発明の薄膜トランジスタによれば、ソー
ス側に接合が形成されないのでソース電極(30)付近には
図７に示したように電子移動経路に形成されるエネルギ
ー段差が無くなる。
【００３０】従って、ドレイン電圧ＶD が増加（ＶD ＞
０）しても図４（ロ）でのようなホール蓄積が発生しな
い。このようにホール蓄積が発生しないと、図５でのよ
うに電流が急激に増加するキンク現象（Kink A）が発生
しない。なお、ドレイン電極(70)にのみＬＤＤ二重接合
が構成されることによってドレイン側の接合部分で発生
することがあるキンク現象（Kink B）も緩和させること
になる。
【００３１】
【発明の効果】以上の説明のように、本発明は薄膜トラ
ンジスタのドレイン側にのみイオン注入によりＬＤＤ構
造の二重接合構造を形成することによってソース側の電
子移動経路に形成されるエネルギー段差を除去させるこ
とができ、これにより薄膜トランジスタのキンク現象を
防止して薄膜トランジスタの作動特性を安定化させるこ
とのできる利点がある。
【図面の簡単な説明】
【図１】（イ）は従来のNon-LDD 構造の薄膜トランジス
タの垂直断面図、（ロ）は従来のＬＤＤ接合構造の薄膜
トランジスタの垂直断面図である。
【図２】図１（イ）（ロ）での薄膜トランジスタの等価
回路図である。
【図３】図１（イ）に示すNon-LDD 構造の薄膜トランジ
スタの特性を説明するための概略図である。
【図４】（イ）（ロ）は図３の薄膜トランジスタにおい
て、ＶD ＝０及びＶD ＞０である場合の薄膜トランジス
タ内の半導体層のエネルギーバンド状態図である。
【図５】図３の薄膜トランジスタにおいて、キンク現象
による薄膜トランジスタのドレイン電流を示したグラフ
ィックである。
【図６】本発明による非対称ＬＤＤ接合構造の薄膜トラ
ンジスタの垂直断面図である。
【図７】図６の薄膜トランジスタ内の半導体層のエネル
ギーバンド状態図である。
【符号の説明】
(10)：透明絶縁基板 (30)：活性層 (40)：ゲート絶縁膜 (50)：ゲート電極 (60)：ＬＤＤ領域 (70)：ドレイン電極 (80a)(80b)(80c) ：シリサイド

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】絶縁基板と；前記絶縁基板上に形成された
    活性層と；前記活性層上に形成されたソース電極と；前
    記絶縁基板上に高濃度不純物のドーピングにより形成さ
    れたドレイン電極と；前記ドレイン電極と接触するよう
    に前記絶縁基板上に低濃度不純物のドーピングにより形
    成されたＬＤＤ領域と；前記ソース電極と前記ＬＤＤ領
    域間の前記活性層上に形成されたゲート絶縁膜と；それ
    から、前記ゲート絶縁膜上に形成されたゲート電極で構
    成された非対称ＬＤＤ接合構造を有する薄膜トランジス
    タ。
  2. 【請求項２】前記ソース電極、前記ドレイン電極または
    前記ゲート電極上に金属との接触抵抗を減らすため、シ
    リサイドが形成されたことを特徴とする請求項１記載の
    非対称ＬＤＤ接合構造を有する薄膜トランジスタ。
  3. 【請求項３】前記ドーピングされた高濃度及び低濃度不
    純物がｎ型またはＰ型の相互に異なる型であり、これに
    より、前記薄膜トランジスタがｎ- チャンネルまたはＰ
    チャンネルでなることを特徴とする請求項１記載の非対
    称ＬＤＤ接合構造を有する薄膜トランジスタ。
JP6063572A 1993-03-31 1994-03-31 非対称ｌｄｄ接合薄膜トランジスタ Pending JPH07142718A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93-5434 1993-03-31
KR1019930005434A KR940022907A (ko) 1993-03-31 1993-03-31 비대칭 엘디디(ldd) 접합 박막트랜지스터

Publications (1)

Publication Number Publication Date
JPH07142718A true JPH07142718A (ja) 1995-06-02

Family

ID=19353329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6063572A Pending JPH07142718A (ja) 1993-03-31 1994-03-31 非対称ｌｄｄ接合薄膜トランジスタ

Country Status (3)

Country Link
US (1) US5442215A (ja)
JP (1) JPH07142718A (ja)
KR (1) KR940022907A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100189964B1 (ko) * 1994-05-16 1999-06-01 윤종용 고전압 트랜지스터 및 그 제조방법
US20020197393A1 (en) * 2001-06-08 2002-12-26 Hideaki Kuwabara Process of manufacturing luminescent device
US8865535B2 (en) 2012-04-13 2014-10-21 Sandisk Technologies Inc. Fabricating 3D non-volatile storage with transistor decoding structure
WO2014138124A1 (en) 2013-03-04 2014-09-12 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
US9240420B2 (en) 2013-09-06 2016-01-19 Sandisk Technologies Inc. 3D non-volatile storage with wide band gap transistor decoder
US9362338B2 (en) 2014-03-03 2016-06-07 Sandisk Technologies Inc. Vertical thin film transistors in non-volatile storage systems
US9379246B2 (en) 2014-03-05 2016-06-28 Sandisk Technologies Inc. Vertical thin film transistor selection devices and methods of fabrication
US9450023B1 (en) 2015-04-08 2016-09-20 Sandisk Technologies Llc Vertical bit line non-volatile memory with recessed word lines

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4050965A (en) * 1975-10-21 1977-09-27 The United States Of America As Represented By The Secretary Of The Air Force Simultaneous fabrication of CMOS transistors and bipolar devices
JPS58127379A (ja) * 1982-01-25 1983-07-29 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲ−ト形トランジスタ
DE3544187A1 (de) * 1985-12-13 1987-06-19 Flowtec Ag Kapazitaetsmessschaltung
JPS63204769A (ja) * 1987-02-20 1988-08-24 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタの製造方法
SE461490B (sv) * 1987-08-24 1990-02-19 Asea Ab Mos-transistor utbildad paa ett isolerande underlag
US4899202A (en) * 1988-07-08 1990-02-06 Texas Instruments Incorporated High performance silicon-on-insulator transistor with body node to source node connection
JPH02239669A (ja) * 1989-03-14 1990-09-21 Fujitsu Ltd Ｓｏｉ構造電界効果トランジスタ
JP2839375B2 (ja) * 1991-01-14 1998-12-16 三菱電機株式会社 半導体集積回路装置
JPH04306843A (ja) * 1991-04-03 1992-10-29 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5442215A (en) 1995-08-15
KR940022907A (ko) 1994-10-21

Similar Documents

Publication Publication Date Title
US5314834A (en) Field effect transistor having a gate dielectric with variable thickness
JP3094293B2 (ja) 半導体デバイスの製造方法
US5600168A (en) Semiconductor element and method for fabricating the same
US5904530A (en) Method of making LDD structure spaced from channel doped region
JP2001036092A (ja) 半導体装置
US5399508A (en) Method for self-aligned punchthrough implant using an etch-back gate
JPH01205470A (ja) 半導体装置およびその製造方法
JPH11243210A (ja) 半導体デバイス及びその製造方法
JPH07142718A (ja) 非対称ｌｄｄ接合薄膜トランジスタ
US6747313B1 (en) Thin film transistor
JP2903892B2 (ja) 電界効果トランジスタの製造方法
US5502322A (en) Transistor having a nonuniform doping channel
JP3230184B2 (ja) 半導体装置の製造方法
JPS63293979A (ja) 半導体装置
JPH0465549B2 (ja)
JPS6344769A (ja) 電界効果型トランジスタ及びその製造方法
JP3344078B2 (ja) 絶縁ゲート型電界効果トランジスタ
JP2623902B2 (ja) 半導体装置とその製造方法
JPH036060A (ja) Ｍｉｓ型半導体装置
KR100415191B1 (ko) 비대칭형 씨모스 트랜지스터의 제조 방법
US6165829A (en) Thin film transistor and fabrication method therefor
KR960000229B1 (ko) 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조 방법
JPH09191107A (ja) 半導体装置
US20240105844A1 (en) Native nmos device and manufacturing method thereof
KR100304974B1 (ko) 모스트랜지스터제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021210