JP2001036092A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001036092A JP2001036092A JP11209256A JP20925699A JP2001036092A JP 2001036092 A JP2001036092 A JP 2001036092A JP 11209256 A JP11209256 A JP 11209256A JP 20925699 A JP20925699 A JP 20925699A JP 2001036092 A JP2001036092 A JP 2001036092A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity
- semiconductor
- semiconductor layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 112
- 239000012535 impurity Substances 0.000 claims description 89
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 150000002736 metal compounds Chemical class 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 20
- 239000010408 film Substances 0.000 description 103
- 230000000694 effects Effects 0.000 description 46
- 229910021332 silicide Inorganic materials 0.000 description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 14
- 230000007547 defect Effects 0.000 description 13
- 239000013078 crystal Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 230000005684 electric field Effects 0.000 description 10
- 229910052786 argon Inorganic materials 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910015900 BF3 Inorganic materials 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- -1 argon ions Chemical class 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 229910021140 PdSi Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000012407 engineering method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ドレイン電圧が小さくても接合容量が小さい
ＳＯＩＭＯＳトランジスタを提供する。 【解決手段】 埋め込み酸化膜２上にＳＯＩ層４が、Ｓ
ＯＩ層４の上面上に埋め込み酸化膜２と離れて形成され
たソース５１及びドレイン５２が、それぞれ設けられ
る。ソース５１及びドレイン５２がＳＯＩ層４と共に作
る空乏層９０は埋め込み酸化膜２に到達し、寄生容量が
軽減される。
ＳＯＩＭＯＳトランジスタを提供する。 【解決手段】 埋め込み酸化膜２上にＳＯＩ層４が、Ｓ
ＯＩ層４の上面上に埋め込み酸化膜２と離れて形成され
たソース５１及びドレイン５２が、それぞれ設けられ
る。ソース５１及びドレイン５２がＳＯＩ層４と共に作
る空乏層９０は埋め込み酸化膜２に到達し、寄生容量が
軽減される。
Description
【０００１】
【発明の属する技術分野】この発明はＳＯＩ（Silicon
On Insulator）型のＭＯＳ（Metal-Oxide-semiconducto
r）トランジスタに関し、特にそのフローティングボデ
ィ効果を抑制する技術に関する。
On Insulator）型のＭＯＳ（Metal-Oxide-semiconducto
r）トランジスタに関し、特にそのフローティングボデ
ィ効果を抑制する技術に関する。
【０００２】
【従来の技術】ＳＯＩ型のＭＯＳトランジスタ（以下
「ＳＯＩＭＯＳトランジスタ」）は、高速、低消費電力
のデバイスとして、最近特に注目され、携帯機器用ＬＳ
Ｉなどへの応用が期待されている。
「ＳＯＩＭＯＳトランジスタ」）は、高速、低消費電力
のデバイスとして、最近特に注目され、携帯機器用ＬＳ
Ｉなどへの応用が期待されている。
【０００３】しかし、従来のＳＯＩＭＯＳトランジスタ
では、そのボディがフローティング状態にあることか
ら、ドレイン近傍で衝突電離によって生成されたキャリ
アの一方（例えばｎ型ＳＯＩＭＯＳトランジスタでは正
孔、ｐ型ＳＯＩＭＯＳトランジスタでは電子）がソース
近傍に蓄積し、ソース、ボディ、ドレインからなる寄生
バイポーラトランジスタが動作するという、寄生バイポ
ーラ効果が生じる。これは、ＳＯＩＭＯＳトランジスタ
の閾値電圧を低下させたり、ドレイン電流が或るドレイ
ン電圧（ソースとドレインとの間に印加される電圧）近
傍で局所的に急激に変化するというキンク効果や、ドレ
インブレークダウン電圧が低下するという問題を招来し
たりする。一方、寄生バイポーラ効果によるＳＯＩＭＯ
Ｓトランジスタの閾値電圧の低下を抑制するために、チ
ャネル領域の不純物濃度を高く設定すると、トランジス
タの電流駆動能力が低下し、トランジスタの速度性能が
低下する。
では、そのボディがフローティング状態にあることか
ら、ドレイン近傍で衝突電離によって生成されたキャリ
アの一方（例えばｎ型ＳＯＩＭＯＳトランジスタでは正
孔、ｐ型ＳＯＩＭＯＳトランジスタでは電子）がソース
近傍に蓄積し、ソース、ボディ、ドレインからなる寄生
バイポーラトランジスタが動作するという、寄生バイポ
ーラ効果が生じる。これは、ＳＯＩＭＯＳトランジスタ
の閾値電圧を低下させたり、ドレイン電流が或るドレイ
ン電圧（ソースとドレインとの間に印加される電圧）近
傍で局所的に急激に変化するというキンク効果や、ドレ
インブレークダウン電圧が低下するという問題を招来し
たりする。一方、寄生バイポーラ効果によるＳＯＩＭＯ
Ｓトランジスタの閾値電圧の低下を抑制するために、チ
ャネル領域の不純物濃度を高く設定すると、トランジス
タの電流駆動能力が低下し、トランジスタの速度性能が
低下する。
【０００４】このような事情から、寄生バイポーラ効果
を抑制するために、ＳＯＩＭＯＳトランジスタのソース
付近にこのキャリアを蓄積させない技術が種々提案され
てきた。以下ではｎ型ＳＯＩＭＯＳトランジスタを例に
採って説明するが、ｐ型ＳＯＩＭＯＳトランジスタでも
同様である。
を抑制するために、ＳＯＩＭＯＳトランジスタのソース
付近にこのキャリアを蓄積させない技術が種々提案され
てきた。以下ではｎ型ＳＯＩＭＯＳトランジスタを例に
採って説明するが、ｐ型ＳＯＩＭＯＳトランジスタでも
同様である。
【０００５】図２２は従来のＳＯＩＭＯＳトランジスタ
の構造を示す断面図である。半導体基板１上に形成され
た埋め込み酸化膜２上にはチャネル領域を含めボディと
なるＳＯＩ層４が形成されており、ＳＯＩ層４を貫通し
てソース５１、ドレイン５２が形成されている。ソース
５１、ドレイン５２は例えばＬＤＤ（Lightly DopedDra
in）構造を有している。ソース５１、ドレイン５２に挟
まれたＳＯＩ層４には、サイドウォールを含むゲート酸
化膜６を介してゲート電極７が対峙しており、ゲート電
極７に関してソース５１、ドレイン５２の外側にはＳＯ
Ｉ層４を貫通するトレンチ分離酸化膜３１が設けられて
いる。
の構造を示す断面図である。半導体基板１上に形成され
た埋め込み酸化膜２上にはチャネル領域を含めボディと
なるＳＯＩ層４が形成されており、ＳＯＩ層４を貫通し
てソース５１、ドレイン５２が形成されている。ソース
５１、ドレイン５２は例えばＬＤＤ（Lightly DopedDra
in）構造を有している。ソース５１、ドレイン５２に挟
まれたＳＯＩ層４には、サイドウォールを含むゲート酸
化膜６を介してゲート電極７が対峙しており、ゲート電
極７に関してソース５１、ドレイン５２の外側にはＳＯ
Ｉ層４を貫通するトレンチ分離酸化膜３１が設けられて
いる。
【０００６】このような構造のＳＯＩＭＯＳトランジス
タにおいて、ソース５１付近に正孔を蓄積させない第１
の従来技術としては、ソース５１と埋め込み酸化膜２と
の境界近傍へとアルゴンイオンを打ち込み、ライフタイ
ムキラーを生成するものがある。例えば“Suppression
of the Prasitic Bipolar Effect in Ultra-Thin-Film
nMOSFETs/SIMOX by Ar Ion Implantation into Source/
Drain Regions”(T.Ohno et al., Tech. Dig. IEDM, 19
95, pp627-630 )に紹介されている。
タにおいて、ソース５１付近に正孔を蓄積させない第１
の従来技術としては、ソース５１と埋め込み酸化膜２と
の境界近傍へとアルゴンイオンを打ち込み、ライフタイ
ムキラーを生成するものがある。例えば“Suppression
of the Prasitic Bipolar Effect in Ultra-Thin-Film
nMOSFETs/SIMOX by Ar Ion Implantation into Source/
Drain Regions”(T.Ohno et al., Tech. Dig. IEDM, 19
95, pp627-630 )に紹介されている。
【０００７】図２３は図２２に示された構造に対し、サ
リサイド構造が適用された場合を示す断面図である。図
２２に示された構造に対して、シリサイド層５８，５
９，７９がそれぞれソース５１、ドレイン５２、ゲート
電極７の上方に形成された構成となっている。
リサイド構造が適用された場合を示す断面図である。図
２２に示された構造に対して、シリサイド層５８，５
９，７９がそれぞれソース５１、ドレイン５２、ゲート
電極７の上方に形成された構成となっている。
【０００８】図２４は従来のＳＯＩＭＯＳトランジスタ
の他の構造を示す断面図である。図２２に示された構造
において、ソース５１、ドレイン５２はそれぞれ、ＳＯ
Ｉ層４の埋め込み酸化膜２と反対側の面（上面）におい
てゲルマニウムが導入された領域８１，８２を有してい
る。例えばソース５１、ドレイン５２はシリコンで形成
され、領域８１，８２の成分はＳｉ−Ｇｅとなってい
る。このような構造を提示する第２の従来技術では、ソ
ースとボディとの間でのバンド構造に歪みを与えてい
る。例えば特開平５−２１７６２号公報や、“Suppress
ion of the Floating-Body Effect in SOI MOS FET's b
y the Bandgap Engineering Method Using aSi1-xGex S
ource Struture”(M. Yoshimi et al., IEEE Trans. El
ectron Devices, vol.44, 1997, pp423-429)に紹介され
ている。
の他の構造を示す断面図である。図２２に示された構造
において、ソース５１、ドレイン５２はそれぞれ、ＳＯ
Ｉ層４の埋め込み酸化膜２と反対側の面（上面）におい
てゲルマニウムが導入された領域８１，８２を有してい
る。例えばソース５１、ドレイン５２はシリコンで形成
され、領域８１，８２の成分はＳｉ−Ｇｅとなってい
る。このような構造を提示する第２の従来技術では、ソ
ースとボディとの間でのバンド構造に歪みを与えてい
る。例えば特開平５−２１７６２号公報や、“Suppress
ion of the Floating-Body Effect in SOI MOS FET's b
y the Bandgap Engineering Method Using aSi1-xGex S
ource Struture”(M. Yoshimi et al., IEEE Trans. El
ectron Devices, vol.44, 1997, pp423-429)に紹介され
ている。
【０００９】
【発明が解決しようとする課題】しかし、第１及び第２
の従来技術ではいずれもソース５１、ドレイン５２がＳ
ＯＩ層４を貫通して埋め込み酸化膜２に到達しているた
め「回り込み電界」を抑制できないという問題点が残っ
ていた。ソースやドレインがＳＯＩ層を貫通して埋め込
み酸化膜に到達する構造は他にも例えば特開平８−１３
０３１５号公報にも開示されている。
の従来技術ではいずれもソース５１、ドレイン５２がＳ
ＯＩ層４を貫通して埋め込み酸化膜２に到達しているた
め「回り込み電界」を抑制できないという問題点が残っ
ていた。ソースやドレインがＳＯＩ層を貫通して埋め込
み酸化膜に到達する構造は他にも例えば特開平８−１３
０３１５号公報にも開示されている。
【００１０】図２５は「回り込み電界」を説明する断面
図である。ゲート電極７に所定の電圧を印加し、ソース
５１に対して高い電位をドレイン５２に印加すると、空
乏層９１が形成される。その一方、ドレイン５２から埋
め込み酸化膜２を介してソース５１へと電界１０１が生
じる。これが上記の「回り込み電界」である。
図である。ゲート電極７に所定の電圧を印加し、ソース
５１に対して高い電位をドレイン５２に印加すると、空
乏層９１が形成される。その一方、ドレイン５２から埋
め込み酸化膜２を介してソース５１へと電界１０１が生
じる。これが上記の「回り込み電界」である。
【００１１】このような「回り込み電界」は、ドレイン
誘起障壁低下現象（ＤＩＢＬ:Draininduced barrier lo
wering）を顕著にする。このＤＩＢＬ効果は、短チャネ
ル効果の一種であり、ソース側の電位障壁がドレイン電
圧によって変化してしまい、トランジスタの閾値が低下
してしまうものである。従って、特にＳＯＩＭＯＳトラ
ンジスタのように埋め込み酸化膜２が存在する素子にお
いては「回り込み電界」を生じないようにすることが望
ましい。
誘起障壁低下現象（ＤＩＢＬ:Draininduced barrier lo
wering）を顕著にする。このＤＩＢＬ効果は、短チャネ
ル効果の一種であり、ソース側の電位障壁がドレイン電
圧によって変化してしまい、トランジスタの閾値が低下
してしまうものである。従って、特にＳＯＩＭＯＳトラ
ンジスタのように埋め込み酸化膜２が存在する素子にお
いては「回り込み電界」を生じないようにすることが望
ましい。
【００１２】一方、ソース５１、ドレイン５２がＳＯＩ
層４を貫通せず、従って埋め込み酸化膜２に到達もしな
い構造も提案されている。図２６は従来のＳＯＩＭＯＳ
トランジスタの更に他の構造を示す断面図であり、図２
２に示された構造において、ソース５１、ドレイン５２
の底を埋め込み酸化膜２に接触させることなく、ＳＯＩ
層４中に配置させた構成となっている。このようにして
ソース５１と埋め込み酸化膜２との間に残されたＳＯＩ
層４を介し、正孔をソース５１に対してゲート電極７と
反対側から引き抜くことが可能となる。このような第３
の従来技術は、例えば“Body-Contacted SOI MOSFET St
ructure and Its Application to DRAM”(Y.-H.Koh et
al., IEEE Trans. Electron Devices, vol.45, 1998, p
p1063-1070)や特開平５−６７７８５号公報に紹介され
ている。
層４を貫通せず、従って埋め込み酸化膜２に到達もしな
い構造も提案されている。図２６は従来のＳＯＩＭＯＳ
トランジスタの更に他の構造を示す断面図であり、図２
２に示された構造において、ソース５１、ドレイン５２
の底を埋め込み酸化膜２に接触させることなく、ＳＯＩ
層４中に配置させた構成となっている。このようにして
ソース５１と埋め込み酸化膜２との間に残されたＳＯＩ
層４を介し、正孔をソース５１に対してゲート電極７と
反対側から引き抜くことが可能となる。このような第３
の従来技術は、例えば“Body-Contacted SOI MOSFET St
ructure and Its Application to DRAM”(Y.-H.Koh et
al., IEEE Trans. Electron Devices, vol.45, 1998, p
p1063-1070)や特開平５−６７７８５号公報に紹介され
ている。
【００１３】しかし、この構造では、正孔を引き抜くた
めに新たにボディ端子を設ける必要がある。そしてボデ
ィ端子を設ければエリアペナルティを生じる問題があ
る。また、このボディ端子により正孔を引き抜く方法で
は、そのボディコンタクトの場所により、正孔の引き抜
き効果が変わり、パターン依存性が生じる問題が生じ
る。
めに新たにボディ端子を設ける必要がある。そしてボデ
ィ端子を設ければエリアペナルティを生じる問題があ
る。また、このボディ端子により正孔を引き抜く方法で
は、そのボディコンタクトの場所により、正孔の引き抜
き効果が変わり、パターン依存性が生じる問題が生じ
る。
【００１４】また図２６では、ソース５１に対してドレ
イン５２に印加された電圧が小さいために、空乏層９２
の端がＳＯＩ層４に留まっており、埋め込み酸化膜２に
到達していない状態が示されている。そしてドレイン電
圧が或る所定の値以上に印加されている場合には、空乏
層９２の端が埋め込み酸化膜２に到達し、接合容量を小
さくしつつ、また空乏層で電圧が降下するため、埋め込
み酸化膜２にかかる電圧が低下し、「回り込み電界」を
低減することができるかもしれない。またソースにおい
ても接合容量の低減が望まれる。ソースのポテンシャル
が小さく変化してしまう場合には、ソースにおける接合
容量によって動作速度を低下させてしまう。したがっ
て、電圧を印加しない状態で空乏層が埋め込み酸化膜に
接している構造では、そのような動作速度の低下を防ぐ
ことができる。
イン５２に印加された電圧が小さいために、空乏層９２
の端がＳＯＩ層４に留まっており、埋め込み酸化膜２に
到達していない状態が示されている。そしてドレイン電
圧が或る所定の値以上に印加されている場合には、空乏
層９２の端が埋め込み酸化膜２に到達し、接合容量を小
さくしつつ、また空乏層で電圧が降下するため、埋め込
み酸化膜２にかかる電圧が低下し、「回り込み電界」を
低減することができるかもしれない。またソースにおい
ても接合容量の低減が望まれる。ソースのポテンシャル
が小さく変化してしまう場合には、ソースにおける接合
容量によって動作速度を低下させてしまう。したがっ
て、電圧を印加しない状態で空乏層が埋め込み酸化膜に
接している構造では、そのような動作速度の低下を防ぐ
ことができる。
【００１５】本発明は上記第１乃至第３の従来技術にお
いても残された問題点に鑑みてなされたもので、ドレイ
ン電圧が小さくても接合容量が小さいＳＯＩＭＯＳトラ
ンジスタを提供することを目的とする。またフローティ
ングボディ効果を抑制するＳＯＩＭＯＳトランジスタを
提供することをも目的とする。
いても残された問題点に鑑みてなされたもので、ドレイ
ン電圧が小さくても接合容量が小さいＳＯＩＭＯＳトラ
ンジスタを提供することを目的とする。またフローティ
ングボディ効果を抑制するＳＯＩＭＯＳトランジスタを
提供することをも目的とする。
【００１６】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは、絶縁層と、前記絶縁層上に設けられた
第１導電型の半導体層と、前記半導体層の上面において
前記絶縁層と離隔し、かつ互いに離隔して設けられた前
記第１導電型と反対の第２導電型の第１及び第２の不純
物層と、前記第１及び第２の不純物層が挟む前記半導体
層の前記上面に絶縁膜を介して対峙する電極とを備えた
半導体装置であって、外部から電圧を印加しない状態に
おいて、前記第１の不純物層と前記半導体層とが作る空
乏層が前記絶縁層にまで広がっている。
にかかるものは、絶縁層と、前記絶縁層上に設けられた
第１導電型の半導体層と、前記半導体層の上面において
前記絶縁層と離隔し、かつ互いに離隔して設けられた前
記第１導電型と反対の第２導電型の第１及び第２の不純
物層と、前記第１及び第２の不純物層が挟む前記半導体
層の前記上面に絶縁膜を介して対峙する電極とを備えた
半導体装置であって、外部から電圧を印加しない状態に
おいて、前記第１の不純物層と前記半導体層とが作る空
乏層が前記絶縁層にまで広がっている。
【００１７】この発明のうち請求項２にかかるものは、
請求項１記載の半導体装置であって、前記第１の不純物
層は前記半導体層に前記第２導電型の不純物を導入して
形成され、前記絶縁層と前記第１の不純物層との間の前
記半導体層の厚さをｔ、前記半導体層の不純物濃度をＮ
ｂ、前記第１の不純物層の不純物濃度をＮｅ、電子素量
をｑ、ボルツマン定数をｋ、絶対温度をＴ、前記半導体
層及び前記第１の不純物層の真性キャリア濃度及び誘電
率をそれぞれｎｉ，εｓとし、√（（２εｓ／ｑ）・
（（Ｎｅ＋Ｎｂ）／Ｎｅ・Ｎｂ）・（ｋＴ／ｑ）ｌｎ
（Ｎｅ・Ｎｂ／ｎｉ 2））≧ｔが満足される。
請求項１記載の半導体装置であって、前記第１の不純物
層は前記半導体層に前記第２導電型の不純物を導入して
形成され、前記絶縁層と前記第１の不純物層との間の前
記半導体層の厚さをｔ、前記半導体層の不純物濃度をＮ
ｂ、前記第１の不純物層の不純物濃度をＮｅ、電子素量
をｑ、ボルツマン定数をｋ、絶対温度をＴ、前記半導体
層及び前記第１の不純物層の真性キャリア濃度及び誘電
率をそれぞれｎｉ，εｓとし、√（（２εｓ／ｑ）・
（（Ｎｅ＋Ｎｂ）／Ｎｅ・Ｎｂ）・（ｋＴ／ｑ）ｌｎ
（Ｎｅ・Ｎｂ／ｎｉ 2））≧ｔが満足される。
【００１８】この発明のうち請求項３にかかるものは、
請求項１又は２記載の半導体装置であって、前記第１の
不純物層と前記絶縁層との間の前記半導体層において存
在するライフタイムキラーを更に備える。
請求項１又は２記載の半導体装置であって、前記第１の
不純物層と前記絶縁層との間の前記半導体層において存
在するライフタイムキラーを更に備える。
【００１９】この発明のうち請求項４にかかるものは、
絶縁層と、前記絶縁層上に設けられた第１導電型の半導
体層と、前記半導体層の上面において前記絶縁層と離隔
し、かつ互いに離隔して設けられた前記第１導電型と反
対の第２導電型の第１及び第２の不純物層と、前記第１
及び第２の不純物層が挟む前記半導体層の前記上面に絶
縁膜を介して対峙する電極と、前記第１の不純物層と前
記絶縁層との間の前記半導体層において存在し、前記第
１及び第２の不純物層が挟む前記半導体層において存在
しないライフタイムキラーとを備える半導体装置であ
る。
絶縁層と、前記絶縁層上に設けられた第１導電型の半導
体層と、前記半導体層の上面において前記絶縁層と離隔
し、かつ互いに離隔して設けられた前記第１導電型と反
対の第２導電型の第１及び第２の不純物層と、前記第１
及び第２の不純物層が挟む前記半導体層の前記上面に絶
縁膜を介して対峙する電極と、前記第１の不純物層と前
記絶縁層との間の前記半導体層において存在し、前記第
１及び第２の不純物層が挟む前記半導体層において存在
しないライフタイムキラーとを備える半導体装置であ
る。
【００２０】この発明のうち請求項５にかかるものは、
請求項３又は４記載の半導体装置であって、前記第１不
純物層の表面に形成された金属化合物層を更に備える。
請求項３又は４記載の半導体装置であって、前記第１不
純物層の表面に形成された金属化合物層を更に備える。
【００２１】この発明のうち請求項６にかかるものは、
請求項５記載の半導体装置であって、前記金属化合物層
の表面から前記絶縁層までの距離が、前記絶縁膜と前記
絶縁層との間に存在する前記半導体層の厚さよりも小さ
い。
請求項５記載の半導体装置であって、前記金属化合物層
の表面から前記絶縁層までの距離が、前記絶縁膜と前記
絶縁層との間に存在する前記半導体層の厚さよりも小さ
い。
【００２２】この発明のうち請求項７にかかるものは、
請求項５又は６記載の半導体装置であって、前記第１の
不純物層がシリコンであり、前記金属化合物層はコバル
トとシリコンとの化合物であって、前記第１の不純物層
の厚さが１５ｎｍ以上４０ｎｍ以下であることを特徴と
する。
請求項５又は６記載の半導体装置であって、前記第１の
不純物層がシリコンであり、前記金属化合物層はコバル
トとシリコンとの化合物であって、前記第１の不純物層
の厚さが１５ｎｍ以上４０ｎｍ以下であることを特徴と
する。
【００２３】この発明のうち請求項８にかかるものは、
請求項５又は６記載の半導体装置であって、前記第１の
不純物層がシリコンであり、前記金属化合物層はチタン
とシリコンとの化合物であって、前記第１の不純物層の
厚さが５０ｎｍ以上１００ｎｍ以下であることを特徴と
する。
請求項５又は６記載の半導体装置であって、前記第１の
不純物層がシリコンであり、前記金属化合物層はチタン
とシリコンとの化合物であって、前記第１の不純物層の
厚さが５０ｎｍ以上１００ｎｍ以下であることを特徴と
する。
【００２４】この発明のうち請求項９にかかるものは、
請求項１又は２記載の半導体装置であって、前記第１の
不純物層の上面内において前記半導体層とは離れて設け
られ、前記半導体層と共に挟む前記第１の不純物層のバ
ンド構造を歪ませる第３の不純物層を更に備える。
請求項１又は２記載の半導体装置であって、前記第１の
不純物層の上面内において前記半導体層とは離れて設け
られ、前記半導体層と共に挟む前記第１の不純物層のバ
ンド構造を歪ませる第３の不純物層を更に備える。
【００２５】この発明のうち請求項１０にかかるもの
は、絶縁層と、前記絶縁層上に設けられた第１導電型の
半導体層と、前記半導体層の上面において前記絶縁層と
離隔し、かつ互いに離隔して設けられた前記第１導電型
と反対の第２導電型の第１及び第２の不純物層と、前記
第１及び第２の不純物層が挟む前記半導体層の前記上面
に絶縁膜を介して対峙する電極と、前記第１の不純物層
の上面内において前記半導体層とは離れて設けられ、前
記半導体層と共に挟む前記第１の不純物層のバンド構造
を歪ませる第３の不純物層とを備える半導体装置であ
る。
は、絶縁層と、前記絶縁層上に設けられた第１導電型の
半導体層と、前記半導体層の上面において前記絶縁層と
離隔し、かつ互いに離隔して設けられた前記第１導電型
と反対の第２導電型の第１及び第２の不純物層と、前記
第１及び第２の不純物層が挟む前記半導体層の前記上面
に絶縁膜を介して対峙する電極と、前記第１の不純物層
の上面内において前記半導体層とは離れて設けられ、前
記半導体層と共に挟む前記第１の不純物層のバンド構造
を歪ませる第３の不純物層とを備える半導体装置であ
る。
【００２６】この発明のうち請求項１１にかかるもの
は、絶縁層と、前記絶縁層上に設けられた第１導電型の
半導体層と、前記半導体層の上面において互いに離隔し
て設けられた前記第１導電型と反対の第２導電型の第１
及び第２の不純物層と、前記第１及び第２の不純物層が
挟む前記半導体層の前記上面に絶縁膜を介して対峙する
電極と、前記第２の不純物層と反対側で前記第１の不純
物層に隣接しつつ前記半導体層を貫通し、窒素を含む絶
縁膜とを備える半導体装置である。
は、絶縁層と、前記絶縁層上に設けられた第１導電型の
半導体層と、前記半導体層の上面において互いに離隔し
て設けられた前記第１導電型と反対の第２導電型の第１
及び第２の不純物層と、前記第１及び第２の不純物層が
挟む前記半導体層の前記上面に絶縁膜を介して対峙する
電極と、前記第２の不純物層と反対側で前記第１の不純
物層に隣接しつつ前記半導体層を貫通し、窒素を含む絶
縁膜とを備える半導体装置である。
【００２７】
【発明の実施の形態】実施の形態１．図１は本発明の実
施の形態１にかかるＳＯＩＭＯＳトランジスタの構造を
示す断面図である。例えばシリコンを採用したｐ型の半
導体基板１上に形成された埋め込み酸化膜２上には、チ
ャネル領域を含めボディとなるＳＯＩ層４が形成されて
おり、ＳＯＩ層４のうち、埋め込み酸化膜２と反対側の
表面にはｎ型のソース５１、ドレイン５２が形成されて
おり、それぞれの底はＳＯＩ層４中に配置され、埋め込
み酸化膜２には接触してない。ソース５１、ドレイン５
２は例えばＬＤＤ（Lightly Doped Drain）構造を有し
ている。具体的にはソース５１は不純物濃度の高い領域
５１ａと、不純物濃度の低い領域５１ｂとを有し、ドレ
イン５２は不純物濃度の高い領域５２ａと、不純物濃度
の低い領域５２ｂとを有している。
施の形態１にかかるＳＯＩＭＯＳトランジスタの構造を
示す断面図である。例えばシリコンを採用したｐ型の半
導体基板１上に形成された埋め込み酸化膜２上には、チ
ャネル領域を含めボディとなるＳＯＩ層４が形成されて
おり、ＳＯＩ層４のうち、埋め込み酸化膜２と反対側の
表面にはｎ型のソース５１、ドレイン５２が形成されて
おり、それぞれの底はＳＯＩ層４中に配置され、埋め込
み酸化膜２には接触してない。ソース５１、ドレイン５
２は例えばＬＤＤ（Lightly Doped Drain）構造を有し
ている。具体的にはソース５１は不純物濃度の高い領域
５１ａと、不純物濃度の低い領域５１ｂとを有し、ドレ
イン５２は不純物濃度の高い領域５２ａと、不純物濃度
の低い領域５２ｂとを有している。
【００２８】ソース５１、ドレイン５２に挟まれたＳＯ
Ｉ層４には、サイドウォールを含むゲート酸化膜６を介
してゲート電極７が対峙しており、ゲート電極７に関し
てソース５１、ドレイン５２の外側にはＳＯＩ層４を貫
通するトレンチ分離酸化膜３１が設けられている。
Ｉ層４には、サイドウォールを含むゲート酸化膜６を介
してゲート電極７が対峙しており、ゲート電極７に関し
てソース５１、ドレイン５２の外側にはＳＯＩ層４を貫
通するトレンチ分離酸化膜３１が設けられている。
【００２９】本実施の形態と図２６に示された第３の従
来技術との特徴的な相違は、ドレイン電圧が印加されて
いない場合でも空乏層９２の端が埋め込み酸化膜２に到
達しているという点にある。これにより、ドレイン電圧
が小さい状態でも接合容量を小さくし、回り込み電界を
抑制することができる。従って、寄生容量を小さくし、
ＤＩＢＬ効果を抑制することができる。
来技術との特徴的な相違は、ドレイン電圧が印加されて
いない場合でも空乏層９２の端が埋め込み酸化膜２に到
達しているという点にある。これにより、ドレイン電圧
が小さい状態でも接合容量を小さくし、回り込み電界を
抑制することができる。従って、寄生容量を小さくし、
ＤＩＢＬ効果を抑制することができる。
【００３０】一般にＭＯＳ回路の遅延時間τ及びその消
費電力Ｐは、回路の全体の容量をＣ、回路に流れる電流
をＩ、電源電圧をＶ、動作周波数をｆとして、τ＝Ｃ・
Ｖ／Ｉ、Ｐ ｆ・Ｃ・Ｖ2と表せるので，寄生容量の低
減は回路の高速化、消費電力の低減に寄与することが解
る。従って本実施の形態にかかるＳＯＩＭＯＳトランジ
スタは高速化、低消費電力を実現することが解る。
費電力Ｐは、回路の全体の容量をＣ、回路に流れる電流
をＩ、電源電圧をＶ、動作周波数をｆとして、τ＝Ｃ・
Ｖ／Ｉ、Ｐ ｆ・Ｃ・Ｖ2と表せるので，寄生容量の低
減は回路の高速化、消費電力の低減に寄与することが解
る。従って本実施の形態にかかるＳＯＩＭＯＳトランジ
スタは高速化、低消費電力を実現することが解る。
【００３１】またＤＩＢＬ効果を抑制することにより、
トランジスタの閾値が低下する問題点をも解決すること
ができる。
トランジスタの閾値が低下する問題点をも解決すること
ができる。
【００３２】このようにドレイン電圧が印加されていな
い場合でも空乏層９２の端が埋め込み酸化膜２に到達す
るための条件を以下に説明する。
い場合でも空乏層９２の端が埋め込み酸化膜２に到達す
るための条件を以下に説明する。
【００３３】図２は当該条件を説明するための断面図で
あり、ソース５１及びその下方の構造を示している。こ
こでＳＯＩ層４の全厚さ、つまりソース５１が形成され
ていない領域での厚さをＴｓとし、ソース５１の厚さを
Ｘｅ（＜Ｔｓ）とし、空乏層９０の厚さをＸｂとしてい
る。空乏層９０の厚さＸｂは数１及び数２によって決定
される。
あり、ソース５１及びその下方の構造を示している。こ
こでＳＯＩ層４の全厚さ、つまりソース５１が形成され
ていない領域での厚さをＴｓとし、ソース５１の厚さを
Ｘｅ（＜Ｔｓ）とし、空乏層９０の厚さをＸｂとしてい
る。空乏層９０の厚さＸｂは数１及び数２によって決定
される。
【００３４】
【数１】
【００３５】
【数２】
【００３６】ここでεｓはＳＯＩ層４の誘電率であり、
ｑは電子素量（１．６×１０-19クーロン）であり、Ｎ
ｅ，Ｎｂはそれぞれソース５１及びＳＯＩ層４の不純物
濃度であり、Ｔは絶対温度、ｎｉはＳＯＩ層４、ソース
５１に採用される半導体の真性キャリア濃度であり、ｋ
はボルツマン定数であり、Ｖｂｉは拡散電位である。そ
してドレイン電圧が印加されていない場合でも空乏層９
２の端が埋め込み酸化膜２に到達するためには数３が成
立している必要がある。
ｑは電子素量（１．６×１０-19クーロン）であり、Ｎ
ｅ，Ｎｂはそれぞれソース５１及びＳＯＩ層４の不純物
濃度であり、Ｔは絶対温度、ｎｉはＳＯＩ層４、ソース
５１に採用される半導体の真性キャリア濃度であり、ｋ
はボルツマン定数であり、Ｖｂｉは拡散電位である。そ
してドレイン電圧が印加されていない場合でも空乏層９
２の端が埋め込み酸化膜２に到達するためには数３が成
立している必要がある。
【００３７】
【数３】
【００３８】ここで、ｔは埋め込み酸化膜２とソース５
１との間のＳＯＩ層４の厚さを示している。例えばＳＯ
Ｉ層４、ソース５１にシリコンを採用し、それぞれの不
純物濃度を１０18ｃｍ-3，１０20ｃｍ-3とした場合に
は、シリコンの比誘電率及び真空の誘電率、真性キャリ
ア濃度ｎｉをそれぞれ１１．９，８．８５×１０-14Ｆ
／ｃｍ，１．４５×１０10ｃｍ-3として、室温（Ｔ＝約
３００Ｋ）では空乏層９０の厚さＸｂは３７ｎｍ程度に
見積もられる。よってＳＯＩ層４の厚さを１００ｎｍと
した場合にはソース５１の厚さＸｅを６３ｎｍ以上、１
００ｎｍ未満にする必要がある。
１との間のＳＯＩ層４の厚さを示している。例えばＳＯ
Ｉ層４、ソース５１にシリコンを採用し、それぞれの不
純物濃度を１０18ｃｍ-3，１０20ｃｍ-3とした場合に
は、シリコンの比誘電率及び真空の誘電率、真性キャリ
ア濃度ｎｉをそれぞれ１１．９，８．８５×１０-14Ｆ
／ｃｍ，１．４５×１０10ｃｍ-3として、室温（Ｔ＝約
３００Ｋ）では空乏層９０の厚さＸｂは３７ｎｍ程度に
見積もられる。よってＳＯＩ層４の厚さを１００ｎｍと
した場合にはソース５１の厚さＸｅを６３ｎｍ以上、１
００ｎｍ未満にする必要がある。
【００３９】図３は図１に示された構造のＳＯＩＭＯＳ
トランジスタの効果を示すグラフである。曲線２０１，
２０２はそれぞれ本実施の形態のＳＯＩＭＯＳトランジ
スタ及び第３の技術の効果を示している。グラフの横軸
には、ＳＯＩ層４とソース５１とを共通に接続し、これ
に対してドレイン５２に印加した電圧を採り、縦軸には
接合容量を採っている。両者の比較から解るように、印
加電圧が０．５Ｖ以下において本実施の形態の優位性が
顕著である。このように低い電圧での接合容量の低減
は、電源電圧の低下という近年の傾向に鑑みて有利であ
る。
トランジスタの効果を示すグラフである。曲線２０１，
２０２はそれぞれ本実施の形態のＳＯＩＭＯＳトランジ
スタ及び第３の技術の効果を示している。グラフの横軸
には、ＳＯＩ層４とソース５１とを共通に接続し、これ
に対してドレイン５２に印加した電圧を採り、縦軸には
接合容量を採っている。両者の比較から解るように、印
加電圧が０．５Ｖ以下において本実施の形態の優位性が
顕著である。このように低い電圧での接合容量の低減
は、電源電圧の低下という近年の傾向に鑑みて有利であ
る。
【００４０】図４は本実施の形態の変形を示す断面図で
あり、不純物濃度の低い領域５１ｂ，５２ｂの厚さも不
純物濃度の高い領域５１ａ，５２ａと同程度に厚くし、
不純物濃度の低い領域５１ｂ，５２ｂの直下においても
空乏層９０が埋め込み酸化膜２に到達するまでに広がっ
ている。従って、図１に示された構造よりも、空乏層９
０と埋め込み酸化膜２とが接触する領域は広がり、更に
接合容量を下げることができる。
あり、不純物濃度の低い領域５１ｂ，５２ｂの厚さも不
純物濃度の高い領域５１ａ，５２ａと同程度に厚くし、
不純物濃度の低い領域５１ｂ，５２ｂの直下においても
空乏層９０が埋め込み酸化膜２に到達するまでに広がっ
ている。従って、図１に示された構造よりも、空乏層９
０と埋め込み酸化膜２とが接触する領域は広がり、更に
接合容量を下げることができる。
【００４１】実施の形態２．実施の形態１で示された構
造においてライフタイムキラーを導入することにより、
第１の従来技術の効果を更に高めることができる。図５
は本実施の形態にかかるＳＯＩＭＯＳトランジスタの構
造を示す断面図である。図１に示された構造に対して、
ライフタイムキラー５４がソース５１、ドレイン５２と
埋め込み酸化膜２との間のＳＯＩ層４に導入された点で
特徴的に異なっている。本実施の形態においても数１乃
至数３の関係は保たれることが望ましいが、必須ではな
い。
造においてライフタイムキラーを導入することにより、
第１の従来技術の効果を更に高めることができる。図５
は本実施の形態にかかるＳＯＩＭＯＳトランジスタの構
造を示す断面図である。図１に示された構造に対して、
ライフタイムキラー５４がソース５１、ドレイン５２と
埋め込み酸化膜２との間のＳＯＩ層４に導入された点で
特徴的に異なっている。本実施の形態においても数１乃
至数３の関係は保たれることが望ましいが、必須ではな
い。
【００４２】例えばＳＯＩ層４の厚さＴｓが１０００オ
ングストロームであれば、ソース５１、ドレイン５２が
埋め込み酸化膜２とが接触しないように、ＳＯＩ層４へ
２０ｋｅＶ以下のエネルギーで砒素をイオン注入してこ
れらを形成する。ソース５１、ドレイン５２を形成した
後、アルゴンを７０〜１１０ｋｅＶのエネルギー、１×
１０13〜５×１０14ｃｍ-2のドーズ量で３０度以下の注
入角度でイオン注入してライフタイムキラー５４を形成
する。アルゴンの代わりに、シリコン、炭素、窒素、弗
素を採用することもできる。
ングストロームであれば、ソース５１、ドレイン５２が
埋め込み酸化膜２とが接触しないように、ＳＯＩ層４へ
２０ｋｅＶ以下のエネルギーで砒素をイオン注入してこ
れらを形成する。ソース５１、ドレイン５２を形成した
後、アルゴンを７０〜１１０ｋｅＶのエネルギー、１×
１０13〜５×１０14ｃｍ-2のドーズ量で３０度以下の注
入角度でイオン注入してライフタイムキラー５４を形成
する。アルゴンの代わりに、シリコン、炭素、窒素、弗
素を採用することもできる。
【００４３】このようにして注入されたアルゴンが形成
するライフタイムキラー５４は、具体的には結晶欠陥で
あったり結晶歪みであったり点欠陥であったり再結合中
心となったりする。ライフタイムキラー５４は正孔のラ
イフタイムを小さくして蓄積を抑制するために、広い領
域に設けられることが望ましい。しかし図２２に示され
るようにソース５１、ドレイン５２が埋め込み酸化膜２
と接触している構造では、アルゴンを注入してもソース
５１、ドレイン５２と埋め込み酸化膜２とＳＯＩ層４と
が互いに接触している位置近傍にのみライフタイムキラ
ーが形成される（図２２の位置Ｊ）。もちろん、アルゴ
ンのドーズ量を高めたり、注入角度を大きくしたりすれ
ば、寄生バイポーラ効果を抑制する効果の増大も期待で
きる。しかし、その場合にはＳＯＩ層４のうち、ゲート
電極７に近い部分、即ちチャネル領域においても結晶欠
陥や結晶歪み、点欠陥の影響を受け、電流駆動能力の低
下を招いてしまう。
するライフタイムキラー５４は、具体的には結晶欠陥で
あったり結晶歪みであったり点欠陥であったり再結合中
心となったりする。ライフタイムキラー５４は正孔のラ
イフタイムを小さくして蓄積を抑制するために、広い領
域に設けられることが望ましい。しかし図２２に示され
るようにソース５１、ドレイン５２が埋め込み酸化膜２
と接触している構造では、アルゴンを注入してもソース
５１、ドレイン５２と埋め込み酸化膜２とＳＯＩ層４と
が互いに接触している位置近傍にのみライフタイムキラ
ーが形成される（図２２の位置Ｊ）。もちろん、アルゴ
ンのドーズ量を高めたり、注入角度を大きくしたりすれ
ば、寄生バイポーラ効果を抑制する効果の増大も期待で
きる。しかし、その場合にはＳＯＩ層４のうち、ゲート
電極７に近い部分、即ちチャネル領域においても結晶欠
陥や結晶歪み、点欠陥の影響を受け、電流駆動能力の低
下を招いてしまう。
【００４４】図２２に示された構造においては、アルゴ
ンイオンの飛程の分布が大きい場合であっても、有効に
機能するライフタイムキラーはＳＯＩ層４の厚さＴｓ以
上には分布しない。従って正孔のライフタイム低下に寄
与する面積はゲート幅をｗとしてｗ・Ｔｓ程度である。
これに対して本実施の形態では、正孔のライフタイム低
下に寄与する面積は、ゲート長方向にソース５１が露出
する長さをｚとしてｗ・ｚの面積が更に加わる。従って
寄生バイポーラ効果を抑制する効果は増大する。例えば
Ｔｓ＝１００ｎｍ、ｗ＝１μｍ、ｚ＝５μｍに設定する
ことができ、この場合には図２２の構造と比較して、本
実施の形態では正孔のライフタイム低下に寄与する面積
は５１倍となる。かかる効果はライフタイムキラー５４
の位置によって得られるので、数１乃至数３が成立しな
い場合であってもよい。そしてソース５１、ドレイン５
２が埋め込み酸化膜２と接していないことにより、回り
込み電界を抑制できる。
ンイオンの飛程の分布が大きい場合であっても、有効に
機能するライフタイムキラーはＳＯＩ層４の厚さＴｓ以
上には分布しない。従って正孔のライフタイム低下に寄
与する面積はゲート幅をｗとしてｗ・Ｔｓ程度である。
これに対して本実施の形態では、正孔のライフタイム低
下に寄与する面積は、ゲート長方向にソース５１が露出
する長さをｚとしてｗ・ｚの面積が更に加わる。従って
寄生バイポーラ効果を抑制する効果は増大する。例えば
Ｔｓ＝１００ｎｍ、ｗ＝１μｍ、ｚ＝５μｍに設定する
ことができ、この場合には図２２の構造と比較して、本
実施の形態では正孔のライフタイム低下に寄与する面積
は５１倍となる。かかる効果はライフタイムキラー５４
の位置によって得られるので、数１乃至数３が成立しな
い場合であってもよい。そしてソース５１、ドレイン５
２が埋め込み酸化膜２と接していないことにより、回り
込み電界を抑制できる。
【００４５】このように、チャネル領域においてアルゴ
ンによる結晶欠陥や結晶歪み、点欠陥の影響を排除する
ような注入条件を採用しても、寄生バイポーラ効果を抑
制することができる。換言すれば電流駆動能力の低下を
回避しつつも寄生バイポーラ効果を抑制することができ
る。
ンによる結晶欠陥や結晶歪み、点欠陥の影響を排除する
ような注入条件を採用しても、寄生バイポーラ効果を抑
制することができる。換言すれば電流駆動能力の低下を
回避しつつも寄生バイポーラ効果を抑制することができ
る。
【００４６】そして数１乃至数３の関係が保たれれば、
実施の形態１と同様に寄生容量を抑制して動作の高速
化、消費電力の低減が得られるのみならず、第１の従来
技術の効果を高め、キンク効果、ドレインブレーク電圧
の低下などのフローティングボディ効果を抑制すること
もできる。しかも、そのフローティングボディ効果を抑
制するために、新たにボディ端子を必要としないため、
エリアペナルティの問題が生じない。また、このボディ
端子により正孔を引き抜く方法では、そのボディコンタ
クトの場所により、正孔の引き抜き効果が変わり、パタ
ーン依存性が生じる問題がある。それに対して、本実施
の形態２では、そのボディ端子を必要としないため、そ
の問題も生じない。
実施の形態１と同様に寄生容量を抑制して動作の高速
化、消費電力の低減が得られるのみならず、第１の従来
技術の効果を高め、キンク効果、ドレインブレーク電圧
の低下などのフローティングボディ効果を抑制すること
もできる。しかも、そのフローティングボディ効果を抑
制するために、新たにボディ端子を必要としないため、
エリアペナルティの問題が生じない。また、このボディ
端子により正孔を引き抜く方法では、そのボディコンタ
クトの場所により、正孔の引き抜き効果が変わり、パタ
ーン依存性が生じる問題がある。それに対して、本実施
の形態２では、そのボディ端子を必要としないため、そ
の問題も生じない。
【００４７】なお、図１において示されたように空乏層
９０はソース５１、ドレイン５２から埋め込み酸化膜２
へ達するまでに広がっているので、この空乏層９０中に
存在するライフタイムキラー５４もあるが、例えば不純
物濃度の低い領域５１ｂ，５２ｂの直下においては空乏
層９０中に存在しないライフタイムキラー５４もある。
しかし、図４に示された変形においてライフタイムキラ
ー５４を導入した場合には、殆ど全てのライフタイムキ
ラー５４が空乏層９０中に存在することになる。かかる
変形も本発明に含まれる。
９０はソース５１、ドレイン５２から埋め込み酸化膜２
へ達するまでに広がっているので、この空乏層９０中に
存在するライフタイムキラー５４もあるが、例えば不純
物濃度の低い領域５１ｂ，５２ｂの直下においては空乏
層９０中に存在しないライフタイムキラー５４もある。
しかし、図４に示された変形においてライフタイムキラ
ー５４を導入した場合には、殆ど全てのライフタイムキ
ラー５４が空乏層９０中に存在することになる。かかる
変形も本発明に含まれる。
【００４８】また、ソースやドレインがＳＯＩ層の下地
となる絶縁層に達していない構造において、ライフタイ
ムキラーをそのチャネル領域直下にも設けた技術が、例
えば特開平７−５０４１７号公報に開示されている。し
かし、一般にライフタイムキラーを設けた領域において
は不純物の拡散が増速されるので、チャネル領域直下に
ライフタイムキラーを設けると、ソース、ドレインの不
純物がチャネル領域直下へと拡散し易く、パンチスルー
耐性が低下する可能性がある。
となる絶縁層に達していない構造において、ライフタイ
ムキラーをそのチャネル領域直下にも設けた技術が、例
えば特開平７−５０４１７号公報に開示されている。し
かし、一般にライフタイムキラーを設けた領域において
は不純物の拡散が増速されるので、チャネル領域直下に
ライフタイムキラーを設けると、ソース、ドレインの不
純物がチャネル領域直下へと拡散し易く、パンチスルー
耐性が低下する可能性がある。
【００４９】換言すれば、本発明のように、チャネル領
域直下にはライフタイムキラーを設けない方がパンチス
ルー耐性を低下させない観点から望ましい。
域直下にはライフタイムキラーを設けない方がパンチス
ルー耐性を低下させない観点から望ましい。
【００５０】実施の形態３．図６は本実施の形態にかか
るＳＯＩＭＯＳトランジスタの構造を示す断面図であ
る。図１に示された構造に対して、金属化合物層、例え
ばシリサイド層５８，５９，７９がそれぞれソース５
１、ドレイン５２、ゲート電極７の上方に形成された点
で特徴的に異なっている。本実施の形態においても数１
乃至数３の関係は保たれることが望ましいが、必須では
ない。
るＳＯＩＭＯＳトランジスタの構造を示す断面図であ
る。図１に示された構造に対して、金属化合物層、例え
ばシリサイド層５８，５９，７９がそれぞれソース５
１、ドレイン５２、ゲート電極７の上方に形成された点
で特徴的に異なっている。本実施の形態においても数１
乃至数３の関係は保たれることが望ましいが、必須では
ない。
【００５１】これらのシリサイド層５８，７９の形成に
より、実施の形態１に示されたようにソース５１，ドレ
イン５２の底が埋め込み酸化膜２と離れている場合に
は、実施の形態２と同様にしてライフタイムキラーが形
成されると考えられる。つまり、シリサイド化により、
結晶欠陥、結晶歪み、点欠陥、再結合中心が形成される
と考えられる。従って、実施の形態２と同様の効果を得
ることができる。ライフタイムキラーが形成される箇所
は、実施の形態２と同様である可能性がある。そして実
施の形態２と同様にして、数１乃至数３が成立しない場
合においても、ソース５１，ドレイン５２が埋め込み酸
化膜２と接していなければ、シリサイド層５８，７９に
由来する効果が得られる。
より、実施の形態１に示されたようにソース５１，ドレ
イン５２の底が埋め込み酸化膜２と離れている場合に
は、実施の形態２と同様にしてライフタイムキラーが形
成されると考えられる。つまり、シリサイド化により、
結晶欠陥、結晶歪み、点欠陥、再結合中心が形成される
と考えられる。従って、実施の形態２と同様の効果を得
ることができる。ライフタイムキラーが形成される箇所
は、実施の形態２と同様である可能性がある。そして実
施の形態２と同様にして、数１乃至数３が成立しない場
合においても、ソース５１，ドレイン５２が埋め込み酸
化膜２と接していなければ、シリサイド層５８，７９に
由来する効果が得られる。
【００５２】シリサイド層５８，５９，７９としては、
ＣｏＳｉ2，ＴｉＳｉ2，ＷＳｉ2，ＴａＳｉ2，ＭｏＳｉ
2，ＰｔＳｉ2，Ｐｔ2Ｓｉ，Ｐｄ2Ｓｉ，ＰｄＳｉ，Ｎｉ
Ｓｉ，ＮｉＳｉ2を採用し、サリサイド構造として実現
することができる。もちろんソース・ドレインにシリサ
イドを有し、ゲートには、シリサイドを用いない構造に
おいても、本実施の効果が得られることは言うまでもな
い。
ＣｏＳｉ2，ＴｉＳｉ2，ＷＳｉ2，ＴａＳｉ2，ＭｏＳｉ
2，ＰｔＳｉ2，Ｐｔ2Ｓｉ，Ｐｄ2Ｓｉ，ＰｄＳｉ，Ｎｉ
Ｓｉ，ＮｉＳｉ2を採用し、サリサイド構造として実現
することができる。もちろんソース・ドレインにシリサ
イドを有し、ゲートには、シリサイドを用いない構造に
おいても、本実施の効果が得られることは言うまでもな
い。
【００５３】シリサイド層５８が、ソース５１の近傍に
おいて正孔に対して有効に機能するライフタイムキラー
を発生させるには、ソース５１が厚すぎては望ましくな
い。図７は望ましいソース５１の厚さＸｊを説明する断
面図である。厚さＸｊはシリサイド層５８の底からＳＯ
Ｉ層４に到る迄の長さとして定義されている。ソース５
１の上にはシリサイド層５８が設けられ、ソース５１の
下方にはＳＯＩ層４が存在している。ライフタイムキラ
ーが有効に働くためには、シリサイド層の材質にも依存
するが、ソース５１の厚さＸｊは約１００ｎｍ以下であ
ることが望ましい。
おいて正孔に対して有効に機能するライフタイムキラー
を発生させるには、ソース５１が厚すぎては望ましくな
い。図７は望ましいソース５１の厚さＸｊを説明する断
面図である。厚さＸｊはシリサイド層５８の底からＳＯ
Ｉ層４に到る迄の長さとして定義されている。ソース５
１の上にはシリサイド層５８が設けられ、ソース５１の
下方にはＳＯＩ層４が存在している。ライフタイムキラ
ーが有効に働くためには、シリサイド層の材質にも依存
するが、ソース５１の厚さＸｊは約１００ｎｍ以下であ
ることが望ましい。
【００５４】シリサイド層５８がＣｏＳｉ2で形成され
ている場合にはソース５１の厚さＸｊは１５ｎｍ以上４
０ｎｍ以下であることが、またＴｉＳｉ2で形成されて
いる場合にはソース５１の厚さＸｊは５０ｎｍ以上１０
０ｎｍ以下であることが、それぞれ望ましいことが実験
結果から解っている。
ている場合にはソース５１の厚さＸｊは１５ｎｍ以上４
０ｎｍ以下であることが、またＴｉＳｉ2で形成されて
いる場合にはソース５１の厚さＸｊは５０ｎｍ以上１０
０ｎｍ以下であることが、それぞれ望ましいことが実験
結果から解っている。
【００５５】一方、ソース５１の厚さＸｊを薄くすると
数１乃至数３に基づいて空乏層９０の端を埋め込み酸化
膜２に到達させることは困難となる。そこで数１乃至数
３の関係をも保つためにはソース５１が設けられる位置
でのＳＯＩ層４の全厚さＴｓを小さくする工夫が望まし
い。図８は本実施の形態の変形を示す断面図である。ゲ
ート酸化膜６の外側に存在するソース５１の表面を、図
６に示された構造よりも大きく落ち込ませている。つま
りシリサイド層５８，５９の表面から埋め込み酸化膜２
までの距離が、ゲート酸化膜６と埋め込み酸化膜２との
間のＳＯＩ層４の厚さよりも小さい。これによりソース
５１の厚さＸｊを薄くしつつも、空乏層９０の端を埋め
込み酸化膜２に到達させることが容易となる。
数１乃至数３に基づいて空乏層９０の端を埋め込み酸化
膜２に到達させることは困難となる。そこで数１乃至数
３の関係をも保つためにはソース５１が設けられる位置
でのＳＯＩ層４の全厚さＴｓを小さくする工夫が望まし
い。図８は本実施の形態の変形を示す断面図である。ゲ
ート酸化膜６の外側に存在するソース５１の表面を、図
６に示された構造よりも大きく落ち込ませている。つま
りシリサイド層５８，５９の表面から埋め込み酸化膜２
までの距離が、ゲート酸化膜６と埋め込み酸化膜２との
間のＳＯＩ層４の厚さよりも小さい。これによりソース
５１の厚さＸｊを薄くしつつも、空乏層９０の端を埋め
込み酸化膜２に到達させることが容易となる。
【００５６】図９乃至図１９は図６に示されたＳＯＩＭ
ＯＳトランジスタを採用した半導体装置の製造方法を、
工程順に示す断面図である。半導体基板１としてシリコ
ンを採用し、その上面に埋め込み酸化膜２を設け、更に
その上にＳＯＩ層４を設ける。次に８５０℃で熱酸化を
行って、酸化膜３０１を１００〜３００オングストロー
ムの厚さに形成する。その後シリコン窒化膜３０２をＬ
ＰＣＶＤ（Low Pressure Chemical Vapor Deposition）
法によって例えば７００〜８００℃において、１０００
〜３０００オングストロームの厚さに堆積して、図９に
示された構造を得る。
ＯＳトランジスタを採用した半導体装置の製造方法を、
工程順に示す断面図である。半導体基板１としてシリコ
ンを採用し、その上面に埋め込み酸化膜２を設け、更に
その上にＳＯＩ層４を設ける。次に８５０℃で熱酸化を
行って、酸化膜３０１を１００〜３００オングストロー
ムの厚さに形成する。その後シリコン窒化膜３０２をＬ
ＰＣＶＤ（Low Pressure Chemical Vapor Deposition）
法によって例えば７００〜８００℃において、１０００
〜３０００オングストロームの厚さに堆積して、図９に
示された構造を得る。
【００５７】次にシリコン窒化膜３０２上にパターニン
グされたマスクを例えばレジストで形成し、ＲＩＥ（Re
active Ion Etching）法によってシリコン酸化膜３０１
及びシリコン窒化膜３０２のドライエッチングを行う。
このエッチングによってパターニングされたシリコン窒
化膜３０２をマスクとして、ＲＩＥ法によってＳＯＩ層
４をドライエッチングし、トレンチ３０３を開口する。
これによって図１０に示された構造を得る。
グされたマスクを例えばレジストで形成し、ＲＩＥ（Re
active Ion Etching）法によってシリコン酸化膜３０１
及びシリコン窒化膜３０２のドライエッチングを行う。
このエッチングによってパターニングされたシリコン窒
化膜３０２をマスクとして、ＲＩＥ法によってＳＯＩ層
４をドライエッチングし、トレンチ３０３を開口する。
これによって図１０に示された構造を得る。
【００５８】その後、トレンチ３０３の内壁を８００〜
１０００℃で熱酸化し、１００〜１０００オングストロ
ームの内壁酸化膜３０９を形成する。そしてＣＶＤ法に
よりシリコン酸化膜３０４を３０００〜６０００オング
ストローム堆積させ、これによってトレンチ３０３を充
填して図１１に示された構造を得る。
１０００℃で熱酸化し、１００〜１０００オングストロ
ームの内壁酸化膜３０９を形成する。そしてＣＶＤ法に
よりシリコン酸化膜３０４を３０００〜６０００オング
ストローム堆積させ、これによってトレンチ３０３を充
填して図１１に示された構造を得る。
【００５９】次にシリコン窒化膜３０２をストッパとす
る化学機械研磨を行って上面を平坦化した後、熱燐酸を
用いてシリコン窒化膜３０２を除去する。これによりト
レンチ３０３が開口されていなかったＳＯＩ層４の上方
にはシリコン酸化膜３０１が残置され、トレンチ３０３
には内壁酸化膜３０９及びシリコン酸化膜３０４からな
るトレンチ分離酸化膜３１が形成されて、図１２に示さ
れた構造を得る。
る化学機械研磨を行って上面を平坦化した後、熱燐酸を
用いてシリコン窒化膜３０２を除去する。これによりト
レンチ３０３が開口されていなかったＳＯＩ層４の上方
にはシリコン酸化膜３０１が残置され、トレンチ３０３
には内壁酸化膜３０９及びシリコン酸化膜３０４からな
るトレンチ分離酸化膜３１が形成されて、図１２に示さ
れた構造を得る。
【００６０】その後、パターニングされたレジスト３０
５をマスクとしてチャネルイオンの注入を行う（図１
３）。例えばｎ型ＭＯＳトランジスタが形成される活性
領域では硼素が１０〜７０ｋｅＶのエネルギーで、５×
１０11〜３×１０13ｃｍ-2のドーズ量で、イオン注入さ
れる。またｐ型ＭＯＳトランジスタが形成される活性領
域では砒素が１０〜１２０ｋｅＶのエネルギーで、５×
１０11〜３×１０13ｃｍ -2のドーズ量で、イオン注入さ
れる。これにより、ｎ型ＭＯＳトランジスタ及びｐ型Ｍ
ＯＳトランジスタの閾値電圧はそれぞれ０．１〜０．６
Ｖ及び−０．１〜−０．６Ｖに設定することができる。
図１４乃至図１９ではｐ型かｎ型かを区別することなく
一対のＳＯＩトランジスタを図示している。
５をマスクとしてチャネルイオンの注入を行う（図１
３）。例えばｎ型ＭＯＳトランジスタが形成される活性
領域では硼素が１０〜７０ｋｅＶのエネルギーで、５×
１０11〜３×１０13ｃｍ-2のドーズ量で、イオン注入さ
れる。またｐ型ＭＯＳトランジスタが形成される活性領
域では砒素が１０〜１２０ｋｅＶのエネルギーで、５×
１０11〜３×１０13ｃｍ -2のドーズ量で、イオン注入さ
れる。これにより、ｎ型ＭＯＳトランジスタ及びｐ型Ｍ
ＯＳトランジスタの閾値電圧はそれぞれ０．１〜０．６
Ｖ及び−０．１〜−０．６Ｖに設定することができる。
図１４乃至図１９ではｐ型かｎ型かを区別することなく
一対のＳＯＩトランジスタを図示している。
【００６１】次にウェットエッチングにより、活性領域
上のシリコン酸化膜３０１を除去し、ゲート酸化膜６ａ
を例えば２０〜３００オングストロームの厚さに形成す
る。その上にＬＰＣＶＤ法により、ポリシリコンを６０
０〜７００℃において１０００〜３０００オングストロ
ームの厚さに堆積する。そしてリソグラフィー技術を用
いてパターニングされたマスクを用いたＲＩＥ法を行っ
て整形し、ゲート電極７を形成する。更にＳＯＩ層４の
表面に対して選択的に、ゲート酸化膜６ａを介してイオ
ン注入を行い、不純物濃度の低い領域５１ｂ，５２ｂを
形成して、図１４に示された構造を得る。
上のシリコン酸化膜３０１を除去し、ゲート酸化膜６ａ
を例えば２０〜３００オングストロームの厚さに形成す
る。その上にＬＰＣＶＤ法により、ポリシリコンを６０
０〜７００℃において１０００〜３０００オングストロ
ームの厚さに堆積する。そしてリソグラフィー技術を用
いてパターニングされたマスクを用いたＲＩＥ法を行っ
て整形し、ゲート電極７を形成する。更にＳＯＩ層４の
表面に対して選択的に、ゲート酸化膜６ａを介してイオ
ン注入を行い、不純物濃度の低い領域５１ｂ，５２ｂを
形成して、図１４に示された構造を得る。
【００６２】既述のように、本図ではＳＯＩＭＯＳトラ
ンジスタの導電型を区別して示しておらず、図示された
一対のトランジスタ構造は互いに異なる導電型であって
もよい。例えばｎ型ＭＯＳトランジスタが形成される活
性領域では砒素が５×１０13〜５×１０15ｃｍ-2のドー
ズ量でイオン注入される。またｐ型ＭＯＳトランジスタ
が形成される活性領域では弗化硼素（ＢＦ2）が５×１
０13〜５×１０15ｃｍ- 2のドーズ量でイオン注入され
る。
ンジスタの導電型を区別して示しておらず、図示された
一対のトランジスタ構造は互いに異なる導電型であって
もよい。例えばｎ型ＭＯＳトランジスタが形成される活
性領域では砒素が５×１０13〜５×１０15ｃｍ-2のドー
ズ量でイオン注入される。またｐ型ＭＯＳトランジスタ
が形成される活性領域では弗化硼素（ＢＦ2）が５×１
０13〜５×１０15ｃｍ- 2のドーズ量でイオン注入され
る。
【００６３】次にＴＥＯＳ（tetraethylorthosilicat
e）を材料とするシリコン酸化膜を１００〜２０００オ
ングストローム堆積する。その後、これにＲＩＥ法によ
ってエッチバックを施してサイドウォール６ｂを形成
し、かつサイドウォール６ｂ及びゲート電極７の直下を
除いてゲート酸化膜６ａを除去して図１５に示された構
造を得る。本明細書では、残置されたゲート酸化膜６ａ
のみならずサイドウォール６ｂをも含めてゲート酸化膜
６と呼ぶ場合もある。但し、サイドウォール６ｂはシリ
コン窒化膜を採用することもできる。
e）を材料とするシリコン酸化膜を１００〜２０００オ
ングストローム堆積する。その後、これにＲＩＥ法によ
ってエッチバックを施してサイドウォール６ｂを形成
し、かつサイドウォール６ｂ及びゲート電極７の直下を
除いてゲート酸化膜６ａを除去して図１５に示された構
造を得る。本明細書では、残置されたゲート酸化膜６ａ
のみならずサイドウォール６ｂをも含めてゲート酸化膜
６と呼ぶ場合もある。但し、サイドウォール６ｂはシリ
コン窒化膜を採用することもできる。
【００６４】次にＳＯＩ層４の表面に対して選択的にイ
オン注入を行い、不純物濃度の高い領域５１ａ，５２ａ
を形成して、図１６に示された構造を得る。不純物濃度
の高い領域５１ａ，５２ａが埋め込み酸化膜２と接触し
ないように、例えばＳＯＩ層４が１０００オングストロ
ームの場合には、２０ＫｅＶ以下のエネルギーでイオン
を注入する。ｎ型ＭＯＳトランジスタが形成される活性
領域では砒素が、ｐ型ＭＯＳトランジスタが形成される
活性領域では弗化硼素（ＢＦ2）が、いずれも１×１０
15〜１×１０16ｃｍ-2のドーズ量でイオン注入される。
オン注入を行い、不純物濃度の高い領域５１ａ，５２ａ
を形成して、図１６に示された構造を得る。不純物濃度
の高い領域５１ａ，５２ａが埋め込み酸化膜２と接触し
ないように、例えばＳＯＩ層４が１０００オングストロ
ームの場合には、２０ＫｅＶ以下のエネルギーでイオン
を注入する。ｎ型ＭＯＳトランジスタが形成される活性
領域では砒素が、ｐ型ＭＯＳトランジスタが形成される
活性領域では弗化硼素（ＢＦ2）が、いずれも１×１０
15〜１×１０16ｃｍ-2のドーズ量でイオン注入される。
【００６５】次にスパッタリング法により、Ｃｏあるい
はＴｉを５０〜１５０オングストロームの厚さに堆積さ
せる。そしてＲＴＡ（Rapid Thermal Anealing）法によ
り、４００℃程度の熱処理を行う。そしてウェットエッ
チングを施してソース５１、ドレイン５２、ゲート電極
７上以外のＣｏあるいはＴｉを除去し、更にＲＴＡ法に
より８００〜１０００℃の熱処理を行う。これにより、
ソース５１、ドレイン５２、ゲート電極７上にはそれぞ
れシリサイド層５８，５９，７９が形成されて図１７に
示される構造が得られる。
はＴｉを５０〜１５０オングストロームの厚さに堆積さ
せる。そしてＲＴＡ（Rapid Thermal Anealing）法によ
り、４００℃程度の熱処理を行う。そしてウェットエッ
チングを施してソース５１、ドレイン５２、ゲート電極
７上以外のＣｏあるいはＴｉを除去し、更にＲＴＡ法に
より８００〜１０００℃の熱処理を行う。これにより、
ソース５１、ドレイン５２、ゲート電極７上にはそれぞ
れシリサイド層５８，５９，７９が形成されて図１７に
示される構造が得られる。
【００６６】この後シリコン酸化膜３０６を１μｍ程度
堆積させ、リソグラフィーによってパターニングされた
マスクを用いたＲＩＥ法によってシリサイド層５８，５
９の上方のシリコン酸化膜３０６を開口する。その後、
スパッタリング法によってアルミ層３０７を１μｍ程度
堆積させ、図１８に示される構造が得られる。
堆積させ、リソグラフィーによってパターニングされた
マスクを用いたＲＩＥ法によってシリサイド層５８，５
９の上方のシリコン酸化膜３０６を開口する。その後、
スパッタリング法によってアルミ層３０７を１μｍ程度
堆積させ、図１８に示される構造が得られる。
【００６７】そしてリソグラフィーによってパターニン
グされたマスクを用いたＲＩＥ法によってアルミ層３０
７をパターニングし、シリコン酸化膜３０８を１μｍ程
度堆積させて図１９に示される構造が得られる。
グされたマスクを用いたＲＩＥ法によってアルミ層３０
７をパターニングし、シリコン酸化膜３０８を１μｍ程
度堆積させて図１９に示される構造が得られる。
【００６８】この後は、シリコン酸化膜３０８の所定の
箇所を開口してアルミ層３０７を露出させ、水素アニー
ルを４００℃において３０分間行う。
箇所を開口してアルミ層３０７を露出させ、水素アニー
ルを４００℃において３０分間行う。
【００６９】上記半導体装置において図８に示された構
造を採用する場合には図１５に示された構造を得るため
の工程において、サイドウォール６を形成するエッチン
グの際、これをオーバーエッチングとする。そして領域
５１ｂ，５２ｂの表面を除去し、ゲート電極７直下と比
較してＳＯＩ層４の全厚さを薄くすればよい。
造を採用する場合には図１５に示された構造を得るため
の工程において、サイドウォール６を形成するエッチン
グの際、これをオーバーエッチングとする。そして領域
５１ｂ，５２ｂの表面を除去し、ゲート電極７直下と比
較してＳＯＩ層４の全厚さを薄くすればよい。
【００７０】実施の形態４．本発明においても第２の従
来技術を採用することができる。図２０は本実施の形態
にかかるＳＯＩＭＯＳトランジスタの構造を示す断面図
である。図１に示された構造に対して、ソース５１、ド
レイン５２の上面に、それぞれゲルマニウムが導入され
た領域８１，８２が設けられている点で特徴的に異なっ
ている。本実施の形態においても数１乃至数３の関係は
保たれることが望ましいが、必須ではない。
来技術を採用することができる。図２０は本実施の形態
にかかるＳＯＩＭＯＳトランジスタの構造を示す断面図
である。図１に示された構造に対して、ソース５１、ド
レイン５２の上面に、それぞれゲルマニウムが導入され
た領域８１，８２が設けられている点で特徴的に異なっ
ている。本実施の形態においても数１乃至数３の関係は
保たれることが望ましいが、必須ではない。
【００７１】本実施の形態によれば、図２４に示された
構造に対して、寄生容量を低減する効果があるのみなら
ず、領域８１とソース５１の間におけるバンド構造の歪
みがより広く分布することになる。領域８１の厚さを
ｔ、ゲート長方向に露出する長さをｙとすると、バンド
構造の歪みが生じる部分の面積は、図２４に示された構
造ではせいぜいｔ・ｗ程度であるが、図２０に示された
構造ではｗ・ｙだけ増加する。例えばｗ＝１μｍ、ｙ＝
５μｍ、ｔ＝５０ｎｍに設定することができ、この場合
には図２２の構造と比較して、本実施の形態では正孔の
蓄積防止に寄与する面積は１０１倍となる。かかる効果
はバンド構造の歪みによって得られるので、数１乃至数
３が成立しない場合であっても、ソース５１、ドレイン
５２が埋め込み酸化膜２と接していなければよい。
構造に対して、寄生容量を低減する効果があるのみなら
ず、領域８１とソース５１の間におけるバンド構造の歪
みがより広く分布することになる。領域８１の厚さを
ｔ、ゲート長方向に露出する長さをｙとすると、バンド
構造の歪みが生じる部分の面積は、図２４に示された構
造ではせいぜいｔ・ｗ程度であるが、図２０に示された
構造ではｗ・ｙだけ増加する。例えばｗ＝１μｍ、ｙ＝
５μｍ、ｔ＝５０ｎｍに設定することができ、この場合
には図２２の構造と比較して、本実施の形態では正孔の
蓄積防止に寄与する面積は１０１倍となる。かかる効果
はバンド構造の歪みによって得られるので、数１乃至数
３が成立しない場合であっても、ソース５１、ドレイン
５２が埋め込み酸化膜２と接していなければよい。
【００７２】そして数１乃至数３の関係が保たれれば、
実施の形態１と同様に接合容量を抑制しつつ、第２の従
来技術の効果をより大きくすることができる。
実施の形態１と同様に接合容量を抑制しつつ、第２の従
来技術の効果をより大きくすることができる。
【００７３】実施の形態５．図２１は本実施の形態にか
かるＳＯＩＭＯＳトランジスタの構造を示す断面図であ
る。図１に示された構造に対して、トレンチ分離酸化膜
３１はその周囲が絶縁膜３２で囲まれている点で特徴的
に異なっている。絶縁膜３２は窒素を含んでいる。この
ようなトレンチ分離の手法自体は例えば特開平６−３０
２６８１号公報に開示されている。本実施の形態におい
ては数１乃至数３の関係が保たれない構造や、図２２の
ようにソース５１、ドレイン５２が埋め込み酸化膜２に
到達した構造においても適用することもできる。つまり
本実施の形態にかかるＳＯＩＭＯＳトランジスタは、埋
め込み酸化膜２上に設けられたＳＯＩ層４の上面におい
て互いに離隔してソース５１、ドレイン５２が設けられ
ている。そしてソース５１と反対側でドレイン５２に隣
接しつつＳＯＩ層４を貫通し、窒素を含む絶縁膜３２が
設けられている。ドレイン５２と反対側でソース５１に
隣接しつつＳＯＩ層４を貫通した絶縁膜３２も設けられ
ている。
かるＳＯＩＭＯＳトランジスタの構造を示す断面図であ
る。図１に示された構造に対して、トレンチ分離酸化膜
３１はその周囲が絶縁膜３２で囲まれている点で特徴的
に異なっている。絶縁膜３２は窒素を含んでいる。この
ようなトレンチ分離の手法自体は例えば特開平６−３０
２６８１号公報に開示されている。本実施の形態におい
ては数１乃至数３の関係が保たれない構造や、図２２の
ようにソース５１、ドレイン５２が埋め込み酸化膜２に
到達した構造においても適用することもできる。つまり
本実施の形態にかかるＳＯＩＭＯＳトランジスタは、埋
め込み酸化膜２上に設けられたＳＯＩ層４の上面におい
て互いに離隔してソース５１、ドレイン５２が設けられ
ている。そしてソース５１と反対側でドレイン５２に隣
接しつつＳＯＩ層４を貫通し、窒素を含む絶縁膜３２が
設けられている。ドレイン５２と反対側でソース５１に
隣接しつつＳＯＩ層４を貫通した絶縁膜３２も設けられ
ている。
【００７４】絶縁膜３２が含む窒素は、絶縁膜３２とＳ
ＯＩ層４、ソース５１、ドレイン５２との界面及びその
近傍にライフタイムキラーとなる結晶欠陥、結晶歪み、
欠陥又は再結合中心を発生させる。よって窒素を含んだ
絶縁膜３２で囲まれたトレンチ分離酸化膜３１をＳＯＩ
ＭＯＳトランジスタに採用することによって、寄生バイ
ポーラ効果を抑制することができる。従って実施の形態
１と同様の効果を得ることができる。もちろん、数１乃
至数３の関係が保たれる方が、寄生バイポーラ効果をよ
り一層抑制することができて望ましい。
ＯＩ層４、ソース５１、ドレイン５２との界面及びその
近傍にライフタイムキラーとなる結晶欠陥、結晶歪み、
欠陥又は再結合中心を発生させる。よって窒素を含んだ
絶縁膜３２で囲まれたトレンチ分離酸化膜３１をＳＯＩ
ＭＯＳトランジスタに採用することによって、寄生バイ
ポーラ効果を抑制することができる。従って実施の形態
１と同様の効果を得ることができる。もちろん、数１乃
至数３の関係が保たれる方が、寄生バイポーラ効果をよ
り一層抑制することができて望ましい。
【００７５】絶縁膜３２は、図１０に示された構造を得
た後、トレンチ３０３の内壁に例えばＬＰＣＶＤ法によ
って７００〜８５０℃で１０〜１０００オングストロー
ムの窒化膜を堆積することで形成できる。また、８００
〜１０００℃でＲＴＰ（Rapid Thermal Processing）法
によって窒化膜を形成して絶縁膜３２を設けることもで
きる。この際、予め熱酸化により内壁に１０〜８００オ
ングストロームの酸化膜を形成してから絶縁膜３２をそ
の上に堆積することもできる。そして絶縁膜３２を形成
してからＣＶＤ法によりシリコン酸化膜３０４を３００
０〜６０００オングストローム堆積させ、これによって
トレンチ３０３を充填し、図１１以降で示された工程が
行われる。
た後、トレンチ３０３の内壁に例えばＬＰＣＶＤ法によ
って７００〜８５０℃で１０〜１０００オングストロー
ムの窒化膜を堆積することで形成できる。また、８００
〜１０００℃でＲＴＰ（Rapid Thermal Processing）法
によって窒化膜を形成して絶縁膜３２を設けることもで
きる。この際、予め熱酸化により内壁に１０〜８００オ
ングストロームの酸化膜を形成してから絶縁膜３２をそ
の上に堆積することもできる。そして絶縁膜３２を形成
してからＣＶＤ法によりシリコン酸化膜３０４を３００
０〜６０００オングストローム堆積させ、これによって
トレンチ３０３を充填し、図１１以降で示された工程が
行われる。
【００７６】絶縁膜３２としては例えばＳｉ3Ｎ4膜、Ｓ
ｉ3Ｎ4／ＳｉＯ2積層膜、ＳｉＯ2／Ｓｉ3Ｎ4積層膜（Ｏ
Ｎ膜）、ＳｉＯ2／Ｓｉ3Ｎ4／ＳｉＯ2積層膜（ＯＮＯ
膜）を採用できる。
ｉ3Ｎ4／ＳｉＯ2積層膜、ＳｉＯ2／Ｓｉ3Ｎ4積層膜（Ｏ
Ｎ膜）、ＳｉＯ2／Ｓｉ3Ｎ4／ＳｉＯ2積層膜（ＯＮＯ
膜）を採用できる。
【００７７】
【発明の効果】この発明のうち請求項１にかかる半導体
装置によれば、第１の不純物と半導体層との接合容量を
軽減しつつ、絶縁層を経由した回り込み電界を抑制する
ことができる。従って、寄生容量を小さくし、ドレイン
誘起障壁低下現象を抑制することができる。
装置によれば、第１の不純物と半導体層との接合容量を
軽減しつつ、絶縁層を経由した回り込み電界を抑制する
ことができる。従って、寄生容量を小さくし、ドレイン
誘起障壁低下現象を抑制することができる。
【００７８】この発明のうち請求項２にかかる半導体装
置によれば、外部から電圧を印加しない状態において、
第１の不純物層と半導体層とが作る空乏層を絶縁層にま
で広がる。
置によれば、外部から電圧を印加しない状態において、
第１の不純物層と半導体層とが作る空乏層を絶縁層にま
で広がる。
【００７９】この発明のうち請求項３にかかる半導体装
置によれば、第１の不純物層と絶縁層とが接触した構造
と比較して、広範囲にライフタイムキラーが存在するの
で、不要なキャリアの残留を抑制することができ、寄生
バイポーラ効果を抑制することができる。
置によれば、第１の不純物層と絶縁層とが接触した構造
と比較して、広範囲にライフタイムキラーが存在するの
で、不要なキャリアの残留を抑制することができ、寄生
バイポーラ効果を抑制することができる。
【００８０】この発明のうち請求項４にかかる半導体装
置によれば、ソース近傍でのキャリア（ＮＭＯＳの場合
は正孔）の蓄積を抑制することができ、寄生バイポーラ
効果を抑制することができ、かつパンチスルー耐性を低
下させることがない。
置によれば、ソース近傍でのキャリア（ＮＭＯＳの場合
は正孔）の蓄積を抑制することができ、寄生バイポーラ
効果を抑制することができ、かつパンチスルー耐性を低
下させることがない。
【００８１】この発明のうち請求項５にかかる半導体装
置によれば、金属化合物層が構成されることにより、第
１の不純物層と絶縁層との間の半導体層においてライフ
タイムキラーを設けることができる。
置によれば、金属化合物層が構成されることにより、第
１の不純物層と絶縁層との間の半導体層においてライフ
タイムキラーを設けることができる。
【００８２】この発明のうち請求項６にかかる半導体装
置によれば、第１の不純物層１の厚さを薄くしつつも、
空乏層を絶縁層に到達させることが容易となる。
置によれば、第１の不純物層１の厚さを薄くしつつも、
空乏層を絶縁層に到達させることが容易となる。
【００８３】この発明のうち請求項７にかかる半導体装
置、又は請求項８にかかる半導体装置によれば、請求項
６記載の半導体装置の効果をより顕著に得ることができ
る。
置、又は請求項８にかかる半導体装置によれば、請求項
６記載の半導体装置の効果をより顕著に得ることができ
る。
【００８４】この発明のうち請求項９にかかる半導体装
置、または請求項１０にかかる半導体装置によれば、第
１の不純物層と絶縁層とが接触した構造と比較して、広
範囲にバンドの歪みが存在するので、ソース近傍でのキ
ャリア（ＮＭＯＳの場合は正孔）の蓄積を抑制すること
ができ、寄生バイポーラ効果を抑制することができる。
置、または請求項１０にかかる半導体装置によれば、第
１の不純物層と絶縁層とが接触した構造と比較して、広
範囲にバンドの歪みが存在するので、ソース近傍でのキ
ャリア（ＮＭＯＳの場合は正孔）の蓄積を抑制すること
ができ、寄生バイポーラ効果を抑制することができる。
【００８５】この発明のうち請求項１１にかかる半導体
装置によれば、絶縁膜と半導体層、第１の不純物層との
界面及びその近傍にライフタイムキラーとなる結晶欠
陥、結晶歪み、欠陥又は再結合中心を発生させる。よっ
て寄生バイポーラ効果を抑制することができる。
装置によれば、絶縁膜と半導体層、第１の不純物層との
界面及びその近傍にライフタイムキラーとなる結晶欠
陥、結晶歪み、欠陥又は再結合中心を発生させる。よっ
て寄生バイポーラ効果を抑制することができる。
【図１】 本発明の実施の形態１にかかるＳＯＩＭＯＳ
トランジスタの構造を示す断面図である。
トランジスタの構造を示す断面図である。
【図２】 本発明の実施の形態１を説明するための断面
図である。
図である。
【図３】 本発明の実施の形態１の効果を示すグラフで
ある。
ある。
【図４】 本発明の実施の形態１の変形を示す断面図で
ある。
ある。
【図５】 本発明の実施の形態２にかかるＳＯＩＭＯＳ
トランジスタの構造を示す断面図である。
トランジスタの構造を示す断面図である。
【図６】 本発明の実施の形態３にかかるＳＯＩＭＯＳ
トランジスタの構造を示す断面図である。
トランジスタの構造を示す断面図である。
【図７】 本発明の実施の形態３を説明する断面図であ
る。
る。
【図８】 本発明の実施の形態３の変形を示す断面図で
ある。
ある。
【図９】 本発明の実施の形態３にかかるＳＯＩＭＯＳ
トランジスタを採用した半導体装置の製造方法を、工程
順に示す断面図である。
トランジスタを採用した半導体装置の製造方法を、工程
順に示す断面図である。
【図１０】 本発明の実施の形態３にかかるＳＯＩＭＯ
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
【図１１】 本発明の実施の形態３にかかるＳＯＩＭＯ
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
【図１２】 本発明の実施の形態３にかかるＳＯＩＭＯ
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
【図１３】 本発明の実施の形態３にかかるＳＯＩＭＯ
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
【図１４】 本発明の実施の形態３にかかるＳＯＩＭＯ
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
【図１５】 本発明の実施の形態３にかかるＳＯＩＭＯ
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
【図１６】 本発明の実施の形態３にかかるＳＯＩＭＯ
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
【図１７】 本発明の実施の形態３にかかるＳＯＩＭＯ
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
【図１８】 本発明の実施の形態３にかかるＳＯＩＭＯ
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
【図１９】 本発明の実施の形態３にかかるＳＯＩＭＯ
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
Ｓトランジスタを採用した半導体装置の製造方法を、工
程順に示す断面図である。
【図２０】 本発明の実施の形態４にかかるＳＯＩＭＯ
Ｓトランジスタの構造を示す断面図である。
Ｓトランジスタの構造を示す断面図である。
【図２１】 本発明の実施の形態５にかかるＳＯＩＭＯ
Ｓトランジスタの構造を示す断面図である。
Ｓトランジスタの構造を示す断面図である。
【図２２】 従来のＳＯＩＭＯＳトランジスタの構造を
示す断面図である。
示す断面図である。
【図２３】 図２２に示された構造にサリサイドを適用
した構造を示す断面図である。
した構造を示す断面図である。
【図２４】 従来のＳＯＩＭＯＳトランジスタの他の構
造を示す断面図である。
造を示す断面図である。
【図２５】 従来の技術を説明する断面図である。
【図２６】 従来のＳＯＩＭＯＳトランジスタの更に他
の構造を示す断面図である。
の構造を示す断面図である。
２ 埋め込み酸化膜、４ ＳＯＩ層、６ ゲート酸化
膜、７ ゲート電極、３２ 絶縁膜、５１ ソース５
１、５２ ドレイン、５８，５９ シリサイド層、９０
空乏層。
膜、７ ゲート電極、３２ 絶縁膜、５１ ソース５
１、５２ ドレイン、５８，５９ シリサイド層、９０
空乏層。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F110 AA15 AA30 BB04 CC02 DD05 DD13 EE05 EE09 EE14 EE32 EE45 FF02 GG12 GG32 GG33 GG34 GG39 GG52 HJ01 HJ04 HJ13 HK05 HK33 HK42 HL03 HL23 HM15 NN02 NN23 NN33
Claims (11)
- 【請求項１】 絶縁層と、 前記絶縁層上に設けられた第１導電型の半導体層と、 前記半導体層の上面において前記絶縁層と離隔し、かつ
互いに離隔して設けられた前記第１導電型と反対の第２
導電型の第１及び第２の不純物層と、 前記第１及び第２の不純物層が挟む前記半導体層の前記
上面に絶縁膜を介して対峙する電極とを備え、 外部から電圧を印加しない状態において、前記第１の不
純物層と前記半導体層とが作る空乏層が前記絶縁層にま
で広がっている半導体装置。 - 【請求項２】 前記第１の不純物層は前記半導体層に前
記第２導電型の不純物を導入して形成され、 前記絶縁層と前記第１の不純物層との間の前記半導体層
の厚さをｔ、前記半導体層の不純物濃度をＮｂ、前記第
１の不純物層の不純物濃度をＮｅ、電子素量をｑ、ボル
ツマン定数をｋ、絶対温度をＴ、前記半導体層及び前記
第１の不純物層の真性キャリア濃度及び誘電率をそれぞ
れｎｉ，εｓとし、√（（２εｓ／ｑ）・（（Ｎｅ＋Ｎ
ｂ）／Ｎｅ・Ｎｂ）・（ｋＴ／ｑ）ｌｎ（Ｎｅ・Ｎｂ／
ｎｉ2））≧ｔが満足される、請求項１記載の半導体装
置。 - 【請求項３】 前記第１の不純物層と前記絶縁層との間
の前記半導体層において存在するライフタイムキラーを
更に備える、請求項１又は２記載の半導体装置。 - 【請求項４】 絶縁層と、 前記絶縁層上に設けられた第１導電型の半導体層と、 前記半導体層の上面において前記絶縁層と離隔し、かつ
互いに離隔して設けられた前記第１導電型と反対の第２
導電型の第１及び第２の不純物層と、 前記第１及び第２の不純物層が挟む前記半導体層の前記
上面に絶縁膜を介して対峙する電極と、 前記第１の不純物層と前記絶縁層との間の前記半導体層
において存在し、前記第１及び第２の不純物層が挟む前
記半導体層において存在しないライフタイムキラーとを
備える半導体装置。 - 【請求項５】 前記第１不純物層の表面に形成された金
属化合物層を更に備える、請求項３又は４記載の半導体
装置。 - 【請求項６】 前記金属化合物層の表面から前記絶縁層
までの距離が、前記絶縁膜と前記絶縁層との間に存在す
る前記半導体層の厚さよりも小さい、請求項５記載の半
導体装置。 - 【請求項７】 前記第１の不純物層がシリコンであり、
前記金属化合物層はコバルトとシリコンとの化合物であ
って、前記第１の不純物層の厚さが１５ｎｍ以上４０ｎ
ｍ以下であることを特徴とする、請求項５又は６記載の
半導体装置。 - 【請求項８】 前記第１の不純物層がシリコンであり、
前記金属化合物層はチタンとシリコンとの化合物であっ
て、前記第１の不純物層の厚さが５０ｎｍ以上１００ｎ
ｍ以下であることを特徴とする、請求項５又は６記載の
半導体装置。 - 【請求項９】 前記第１の不純物層の上面内において前
記半導体層とは離れて設けられ、前記半導体層と共に挟
む前記第１の不純物層のバンド構造を歪ませる第３の不
純物層を更に備える、請求項１又は２記載の半導体装
置。 - 【請求項１０】 絶縁層と、 前記絶縁層上に設けられた第１導電型の半導体層と、 前記半導体層の上面において前記絶縁層と離隔し、かつ
互いに離隔して設けられた前記第１導電型と反対の第２
導電型の第１及び第２の不純物層と、 前記第１及び第２の不純物層が挟む前記半導体層の前記
上面に絶縁膜を介して対峙する電極と、 前記第１の不純物層の上面内において前記半導体層とは
離れて設けられ、前記半導体層と共に挟む前記第１の不
純物層のバンド構造を歪ませる第３の不純物層とを備え
る半導体装置。 - 【請求項１１】 絶縁層と、 前記絶縁層上に設けられた第１導電型の半導体層と、 前記半導体層の上面において互いに離隔して設けられた
前記第１導電型と反対の第２導電型の第１及び第２の不
純物層と、 前記第１及び第２の不純物層が挟む前記半導体層の前記
上面に絶縁膜を介して対峙する電極と、 前記第２の不純物層と反対側で前記第１の不純物層に隣
接しつつ前記半導体層を貫通し、窒素を含む絶縁膜とを
備える半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11209256A JP2001036092A (ja) | 1999-07-23 | 1999-07-23 | 半導体装置 |
| US09/464,436 US6486513B1 (en) | 1999-07-23 | 1999-12-16 | Semiconductor device |
| DE10025217A DE10025217A1 (de) | 1999-07-23 | 2000-05-22 | Halbleitereinrichtung |
| TW089109906A TW463380B (en) | 1999-07-23 | 2000-05-23 | Semiconductor device |
| KR10-2000-0027967A KR100372668B1 (ko) | 1999-07-23 | 2000-05-24 | 반도체 장치 |
| US10/277,821 US7358569B2 (en) | 1999-07-23 | 2002-10-23 | Semiconductor device with semiconductor layer having various thickness |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11209256A JP2001036092A (ja) | 1999-07-23 | 1999-07-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036092A true JP2001036092A (ja) | 2001-02-09 |
| JP2001036092A5 JP2001036092A5 (ja) | 2006-08-31 |
Family
ID=16569951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11209256A Pending JP2001036092A (ja) | 1999-07-23 | 1999-07-23 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6486513B1 (ja) |
| JP (1) | JP2001036092A (ja) |
| KR (1) | KR100372668B1 (ja) |
| DE (1) | DE10025217A1 (ja) |
| TW (1) | TW463380B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101030A (ja) * | 2001-07-17 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6872642B2 (en) | 2002-11-22 | 2005-03-29 | Renesas Technology Corp. | Manufacturing method of semiconductor device |
| JP2009535809A (ja) * | 2006-04-28 | 2009-10-01 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 埋め込み歪み層を有してフローティングボディ効果が減少されたｓｏｉトランジスタ及びその製造方法 |
| JP2009535807A (ja) * | 2006-04-28 | 2009-10-01 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ボディポテンシャルが低減したｓｏｉトランジスタとその製造法 |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1684358A3 (en) * | 1999-08-31 | 2008-04-23 | Matsushita Electric Industrial Co., Ltd. | High voltage SOI semiconductor device |
| JP4840551B2 (ja) * | 2001-06-07 | 2011-12-21 | 株式会社デンソー | Ｍｏｓトランジスタ |
| US6506654B1 (en) * | 2002-03-26 | 2003-01-14 | Advanced Micro Devices, Inc. | Source-side stacking fault body-tie for partially-depleted SOI MOSFET hysteresis control |
| JP2004072063A (ja) * | 2002-06-10 | 2004-03-04 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US20040222485A1 (en) * | 2002-12-17 | 2004-11-11 | Haynie Sheldon D. | Bladed silicon-on-insulator semiconductor devices and method of making |
| US6955952B2 (en) * | 2003-03-07 | 2005-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strain balanced structure with a tensile strained silicon channel and a compressive strained silicon-germanium channel for CMOS performance enhancement |
| US7270884B2 (en) | 2003-04-07 | 2007-09-18 | Infineon Technologies Ag | Adhesion layer for Pt on SiO2 |
| JP4610982B2 (ja) * | 2003-11-11 | 2011-01-12 | シャープ株式会社 | 半導体装置の製造方法 |
| KR100588779B1 (ko) * | 2003-12-30 | 2006-06-12 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| US7220626B2 (en) * | 2005-01-28 | 2007-05-22 | International Business Machines Corporation | Structure and method for manufacturing planar strained Si/SiGe substrate with multiple orientations and different stress levels |
| US7606066B2 (en) | 2005-09-07 | 2009-10-20 | Innovative Silicon Isi Sa | Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same |
| US7492632B2 (en) * | 2006-04-07 | 2009-02-17 | Innovative Silicon Isi Sa | Memory array having a programmable word length, and method of operating same |
| WO2007126807A1 (en) * | 2006-04-28 | 2007-11-08 | Advanced Micro Devices, Inc. | An soi transistor having a reduced body potential and a method of forming the same |
| WO2007128738A1 (en) * | 2006-05-02 | 2007-11-15 | Innovative Silicon Sa | Semiconductor memory cell and array using punch-through to program and read same |
| US8069377B2 (en) | 2006-06-26 | 2011-11-29 | Micron Technology, Inc. | Integrated circuit having memory array including ECC and column redundancy and method of operating the same |
| US7542340B2 (en) | 2006-07-11 | 2009-06-02 | Innovative Silicon Isi Sa | Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same |
| US8264041B2 (en) * | 2007-01-26 | 2012-09-11 | Micron Technology, Inc. | Semiconductor device with electrically floating body |
| WO2009031052A2 (en) | 2007-03-29 | 2009-03-12 | Innovative Silicon S.A. | Zero-capacitor (floating body) random access memory circuits with polycide word lines and manufacturing methods therefor |
| DE102007020260B4 (de) * | 2007-04-30 | 2010-04-08 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Verbessern der Transistoreigenschaften von Feldeffekttransistoren durch eine späte tiefe Implantation in Verbindung mit einem diffusionsfreien Ausheizprozess |
| US8064274B2 (en) * | 2007-05-30 | 2011-11-22 | Micron Technology, Inc. | Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same |
| US8085594B2 (en) * | 2007-06-01 | 2011-12-27 | Micron Technology, Inc. | Reading technique for memory cell with electrically floating body transistor |
| WO2009039169A1 (en) | 2007-09-17 | 2009-03-26 | Innovative Silicon S.A. | Refreshing data of memory cells with electrically floating body transistors |
| US8536628B2 (en) | 2007-11-29 | 2013-09-17 | Micron Technology, Inc. | Integrated circuit having memory cell array including barriers, and method of manufacturing same |
| US8349662B2 (en) * | 2007-12-11 | 2013-01-08 | Micron Technology, Inc. | Integrated circuit having memory cell array, and method of manufacturing same |
| US8773933B2 (en) | 2012-03-16 | 2014-07-08 | Micron Technology, Inc. | Techniques for accessing memory cells |
| US8014195B2 (en) | 2008-02-06 | 2011-09-06 | Micron Technology, Inc. | Single transistor memory cell |
| US8189376B2 (en) * | 2008-02-08 | 2012-05-29 | Micron Technology, Inc. | Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same |
| US7957206B2 (en) * | 2008-04-04 | 2011-06-07 | Micron Technology, Inc. | Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same |
| TW201003880A (en) * | 2008-05-30 | 2010-01-16 | Advanced Micro Devices Inc | Semiconductor device comprising a chip internal electrical test structure allowing electrical measurements during the fabrication process |
| US20100252828A1 (en) * | 2009-04-03 | 2010-10-07 | Michael Grillberger | Semiconductor device comprising a chip internal electrical test structure allowing electrical measurements during the fabrication process |
| US7947543B2 (en) | 2008-09-25 | 2011-05-24 | Micron Technology, Inc. | Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation |
| US7933140B2 (en) | 2008-10-02 | 2011-04-26 | Micron Technology, Inc. | Techniques for reducing a voltage swing |
| US7924630B2 (en) * | 2008-10-15 | 2011-04-12 | Micron Technology, Inc. | Techniques for simultaneously driving a plurality of source lines |
| US8223574B2 (en) * | 2008-11-05 | 2012-07-17 | Micron Technology, Inc. | Techniques for block refreshing a semiconductor memory device |
| US8213226B2 (en) | 2008-12-05 | 2012-07-03 | Micron Technology, Inc. | Vertical transistor memory cell and array |
| US8319294B2 (en) * | 2009-02-18 | 2012-11-27 | Micron Technology, Inc. | Techniques for providing a source line plane |
| US8710566B2 (en) * | 2009-03-04 | 2014-04-29 | Micron Technology, Inc. | Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device |
| KR20120006516A (ko) | 2009-03-31 | 2012-01-18 | 마이크론 테크놀로지, 인크. | 반도체 메모리 디바이스를 제공하기 위한 기술들 |
| US8139418B2 (en) | 2009-04-27 | 2012-03-20 | Micron Technology, Inc. | Techniques for controlling a direct injection semiconductor memory device |
| US8508994B2 (en) * | 2009-04-30 | 2013-08-13 | Micron Technology, Inc. | Semiconductor device with floating gate and electrically floating body |
| US8498157B2 (en) | 2009-05-22 | 2013-07-30 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
| US8537610B2 (en) | 2009-07-10 | 2013-09-17 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
| US9076543B2 (en) * | 2009-07-27 | 2015-07-07 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
| US8199595B2 (en) * | 2009-09-04 | 2012-06-12 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
| US8174881B2 (en) | 2009-11-24 | 2012-05-08 | Micron Technology, Inc. | Techniques for reducing disturbance in a semiconductor device |
| US8310893B2 (en) * | 2009-12-16 | 2012-11-13 | Micron Technology, Inc. | Techniques for reducing impact of array disturbs in a semiconductor memory device |
| US8416636B2 (en) * | 2010-02-12 | 2013-04-09 | Micron Technology, Inc. | Techniques for controlling a semiconductor memory device |
| US8576631B2 (en) * | 2010-03-04 | 2013-11-05 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
| US8411513B2 (en) * | 2010-03-04 | 2013-04-02 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device having hierarchical bit lines |
| US8369177B2 (en) * | 2010-03-05 | 2013-02-05 | Micron Technology, Inc. | Techniques for reading from and/or writing to a semiconductor memory device |
| EP2548227B1 (en) | 2010-03-15 | 2021-07-14 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
| US8411524B2 (en) | 2010-05-06 | 2013-04-02 | Micron Technology, Inc. | Techniques for refreshing a semiconductor memory device |
| US8531878B2 (en) | 2011-05-17 | 2013-09-10 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
| US9559216B2 (en) | 2011-06-06 | 2017-01-31 | Micron Technology, Inc. | Semiconductor memory device and method for biasing same |
| CN102969278A (zh) * | 2011-08-31 | 2013-03-13 | 上海华力微电子有限公司 | 提高数据保持能力的浮体动态随机存储器单元制造方法 |
| US8748285B2 (en) | 2011-11-28 | 2014-06-10 | International Business Machines Corporation | Noble gas implantation region in top silicon layer of semiconductor-on-insulator substrate |
| CN102446929A (zh) * | 2011-11-30 | 2012-05-09 | 上海华力微电子有限公司 | Soi硅片及其制造方法、浮体效应存储器件 |
| US10707352B2 (en) * | 2018-10-02 | 2020-07-07 | Qualcomm Incorporated | Transistor with lightly doped drain (LDD) compensation implant |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01120069A (ja) * | 1987-11-02 | 1989-05-12 | Ricoh Co Ltd | 半導体装置 |
| US4899202A (en) * | 1988-07-08 | 1990-02-06 | Texas Instruments Incorporated | High performance silicon-on-insulator transistor with body node to source node connection |
| JPH0254967A (ja) * | 1988-08-19 | 1990-02-23 | Sony Corp | Ｓｏｉ型ｍｏｓｆｅｔ |
| US5162246A (en) * | 1990-04-27 | 1992-11-10 | North Carolina State University | Selective germanium deposition on silicon and resulting structures |
| JPH0434979A (ja) * | 1990-05-30 | 1992-02-05 | Seiko Instr Inc | 半導体装置 |
| JP3103159B2 (ja) | 1991-07-08 | 2000-10-23 | 株式会社東芝 | 半導体装置 |
| JPH0521762A (ja) | 1991-07-10 | 1993-01-29 | Mitsubishi Electric Corp | 電界効果型トランジスタを備えた半導体装置およびその製造方法 |
| US5420055A (en) * | 1992-01-22 | 1995-05-30 | Kopin Corporation | Reduction of parasitic effects in floating body MOSFETs |
| JPH06268215A (ja) | 1993-03-10 | 1994-09-22 | Hitachi Ltd | Ｍｉｓ型半導体装置 |
| JP3980670B2 (ja) | 1994-09-09 | 2007-09-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3361922B2 (ja) * | 1994-09-13 | 2003-01-07 | 株式会社東芝 | 半導体装置 |
| US5895766A (en) * | 1995-09-20 | 1999-04-20 | Micron Technology, Inc. | Method of forming a field effect transistor |
| US5770881A (en) * | 1996-09-12 | 1998-06-23 | International Business Machines Coproration | SOI FET design to reduce transient bipolar current |
| JPH1129240A (ja) | 1997-07-08 | 1999-02-02 | Hokushin Ind Inc | 搬送・駆動ロール及びその製造方法 |
| JPH1140811A (ja) * | 1997-07-22 | 1999-02-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP3337953B2 (ja) | 1997-09-05 | 2002-10-28 | シャープ株式会社 | Ｓｏｉ・ｍｏｓｆｅｔ及びその製造方法 |
| US6121100A (en) * | 1997-12-31 | 2000-09-19 | Intel Corporation | Method of fabricating a MOS transistor with a raised source/drain extension |
| US6235568B1 (en) * | 1999-01-22 | 2001-05-22 | Intel Corporation | Semiconductor device having deposited silicon regions and a method of fabrication |
-
1999
- 1999-07-23 JP JP11209256A patent/JP2001036092A/ja active Pending
- 1999-12-16 US US09/464,436 patent/US6486513B1/en not_active Expired - Fee Related
-
2000
- 2000-05-22 DE DE10025217A patent/DE10025217A1/de not_active Ceased
- 2000-05-23 TW TW089109906A patent/TW463380B/zh not_active IP Right Cessation
- 2000-05-24 KR KR10-2000-0027967A patent/KR100372668B1/ko active IP Right Grant
-
2002
- 2002-10-23 US US10/277,821 patent/US7358569B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101030A (ja) * | 2001-07-17 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6872642B2 (en) | 2002-11-22 | 2005-03-29 | Renesas Technology Corp. | Manufacturing method of semiconductor device |
| JP2009535809A (ja) * | 2006-04-28 | 2009-10-01 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 埋め込み歪み層を有してフローティングボディ効果が減少されたｓｏｉトランジスタ及びその製造方法 |
| JP2009535807A (ja) * | 2006-04-28 | 2009-10-01 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ボディポテンシャルが低減したｓｏｉトランジスタとその製造法 |
| KR101438724B1 (ko) * | 2006-04-28 | 2014-09-05 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 감소된 바디 전위를 갖는 ｓｏｉ 트랜지스터 및 그 제작 방법 |
| KR101494859B1 (ko) | 2006-04-28 | 2015-02-23 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 내장된 스트레인층과 감소된 플로팅 바디 효과를 가진 ｓｏｉ 트랜지스터 및 이를 형성하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030047784A1 (en) | 2003-03-13 |
| TW463380B (en) | 2001-11-11 |
| US6486513B1 (en) | 2002-11-26 |
| DE10025217A1 (de) | 2001-02-01 |
| KR100372668B1 (ko) | 2003-02-17 |
| US7358569B2 (en) | 2008-04-15 |
| KR20010029737A (ko) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372668B1 (ko) | 반도체 장치 | |
| US7633127B2 (en) | Silicide gate transistors and method of manufacture | |
| US6806534B2 (en) | Damascene method for improved MOS transistor | |
| US7670914B2 (en) | Methods for fabricating multiple finger transistors | |
| US7074684B2 (en) | Elevated source drain disposable spacer CMOS | |
| US6713333B2 (en) | Method for fabricating a MOSFET | |
| US10211336B2 (en) | LDMOS transistor structures and integrated circuits including LDMOS transistor structures | |
| JPH09172173A (ja) | 半導体装置及びその製造方法 | |
| JP2007042802A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US7217602B2 (en) | Semiconductor device employing SOI substrate and method of manufacturing the same | |
| US20030011009A1 (en) | Grooved channel schottky mosfet | |
| KR20030004144A (ko) | 반도체장치 및 그 제조방법 | |
| US20100117163A1 (en) | Semiconductor device and method of fabricating the same | |
| US20110156110A1 (en) | Field Effect Transistors Having Gate Electrode Silicide Layers with Reduced Surface Damage | |
| US20060211197A1 (en) | Mos transistor and method of manufacturing the same | |
| US7514747B2 (en) | Silicon-on-insulator semiconductor device | |
| US7211865B2 (en) | Silicided body contact SOI device | |
| JP2000299462A (ja) | 半導体装置及びその製造方法 | |
| US6160293A (en) | Sub-quarter micron silicon-on-insulator MOS field effect transistor with deep silicide contact layers | |
| JPH11289089A (ja) | 半導体装置及びその製造方法 | |
| US6579765B1 (en) | Metal oxide semiconductor field effect transistors | |
| JPH10200097A (ja) | 半導体装置およびその製造方法 | |
| US6720224B2 (en) | Method for forming transistor of semiconductor device | |
| JP2896960B2 (ja) | 半導体素子及びその製造方法 | |
| JPH07249761A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060712 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090430 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |