-
GEBIET DER VORLIEGENDEN ERFINDUNG
-
Die
vorliegende Erfindung betrifft im allgemeinen die Herstellung integrierter
Schaltungen und betrifft insbesondere die Herstellung modernster Feldeffekttransistoren,
etwa von MOS-Transistorstrukturen in einer SOI-Konfiguration, wobei
sehr stark dotierte flache Übergänge und
ein geringer Reihenwiderstand erforderlich sind.
-
BESCHREIBUNG DES STANDS DER
TECHNIK
-
Der
Fertigungsprozess für
integrierte Schaltungen entwickelt sich in unterschiedlichen Weisen, wobei
dies durch das ständige
Bestreben gefördert wird,
die Strukturgrößen der
einzelnen Schaltungselemente ständig
zu verringern. Gegenwärtig
und in der absehbaren Zukunft wird die Mehrzahl der integrierten
Schaltungen auf der Grundlage von Siliziumbauelementen aufgrund
der guten Verfügbarkeit
von Siliziumsubstraten und aufgrund der gut etablierten Prozesstechnologie,
die über
die vergangenen Jahrzehnte entwickelt wurde, hergestellt. Ein wesentlicher
Aspekt bei der Entwicklung integrierter Schaltungen mit erhöhter Packungsdichte
und gutem Leistungsverhalten ist die Größenreduzierung von Transistorelementen,
etwa von MOS-Transistorelementen, um eine große Anzahl an Transistorelementen bereitzustellen,
die für
die Herstellung moderner CPUs und Speicherbauelemente erforderlich
sind. Ein wichtiger Aspekt bei der Herstellung von Feldeffekttransistoren
mit reduzierten Abmessungen ist die Verringerung der Länge der
Gateelektrode, die den Aufbau eines leitenden Kanals steuert, der
das Sourcegebiet und das Draingebiet des Transistors trennt. Das
Sourcegebiet und das Draingebiet des Transistorelements sind leitende
Halbleitergebiete mit Dotiermitteln einer inversen Leitfähigkeitsart
im Vergleich zu den Dotiermitteln, die in dem umgebenden kristallinen
aktiven Gebiet vorhanden sind, beispielsweise einem Substratgebiet
oder einem Wannen- bzw. Potentialtopfgebiet.
-
Obwohl
die Verringerung der Gatelänge
notwendig ist, um kleinere und schnellere Transistorelemente zu
erhalten, stellt sich dennoch heraus, dass mehrere Probleme zusätzlich auftreten,
um eine korrekte Transistorfunktion für eine reduzierte Gatelänge beizubehalten.
Eine herausfordernde Aufgabe in dieser Hinsicht ist das Vorsehen
flacher Übergangsgebiete
zumindest in den Bereichen in der Nähe des Kanalgebiets, das heißt das Bereitstellen
von Source- und Drainerweiterungsgebieten, die dennoch eine hohe
Leitfähigkeit
aufwei sen, um damit den Widerstand bei der Leitung von Ladungsträgern von dem
Kanal zu einem entsprechenden Anschlussbereich der Drain- und Sourcegebiete
zu minimieren. Das Erfordernis für
flache Übergänge mit
einer hohen Leitfähigkeit
wird üblicherweise
dadurch erfüllt,
dass eine Ionenimplantationssequenz ausgeführt wird, um eine hohe Dotierstoffkonzentration
mit einem Profil zu erhalten, das lateral und auch in der Tiefe
variiert. Das Einführen
einer hohen Dosis an Dotiermitteln in ein kristallines Substratgebiet
erzeugt jedoch starke Schäden
in der Kristallstruktur und daher sind mehrere Ausheizzyklen typischerweise
zum Aktivieren der Dotiermittel, das heißt zum Anordnen der Dotieratome
an Kristallplätzen,
und zum Ausheizen der schweren Gitterschäden erforderlich. Jedoch ist
die elektrisch wirksame Dotierstoffkonzentration durch die Fähigkeit
der Ausheizzyklen begrenzt, die Dotiermittel elektrisch zu aktivieren.
Diese Fähigkeit
ist wiederum durch die Festkörperlöslichkeit
der Dotiermittel in dem Siliziumkristall und die Temperatur und Dauer
des Ausheizprozesses begrenzt, die mit den Prozesserfordernissen
kompatibel sein müssen.
Neben der Dotierstoffaktivierung und dem Ausheizen von Kristallschäden kann
auch eine Dotierstoffdiffusion während
des Ausheizens auftreten, die zu einem ”Verschmieren” des Dotierstoffprofils
führen
kann, was zum Definieren kritischer Transistoreigenschaften, etwa
der Überlappung
zwischen den Erweiterungsgebieten und der Gateelektrode vorteilhaft
sein kann. In anderen Bereichen der Drain- und Sourcegebiete, das
heißt
in den tiefer liegenden Bereichen, kann die Diffusion zu einer Verringerung
der Dotierstoffkonzentration an den entsprechenden pn-Übergangsbereichen
führen,
wodurch die Leitfähigkeit
in der Nähe
dieser Bereiche verringert wird. Somit ist einerseits eine hohe
Ausheiztemperatur im Hinblick auf ein hohes Maß an Dotierstoffaktivierung,
Rekristallisierung durch von Implantation hervorgerufenen Gitterschäden und
eine gewünschte
Diffusion in flachen Bereichen der Erweiterungsgebiete wünschenswert, während andererseits
die Dauer des Ausheizprozesses kurz sein sollte, um das Maß an Dotierstoffdiffusion
in den tieferen Drain- und Sourcegebieten zu beschränken, wodurch
der Dotierstoffgradient an den jeweiligen pn-Übergängen verringert und damit auch die
Gesamtleitfähigkeit
aufgrund der Reduzierung der durchschnittlichen Dotierstoffkonzentration
verringert werden kann. Ferner können
sehr hohe Temperaturen während
des Ausheizprozesses die Gateisolationsschicht negativ beeinflussen,
wodurch deren Zuverlässigkeit
verringert werden kann. Das heißt,
hohe Ausheiztemperaturen können
die Gateisolationsschicht beeinträchtigen und können daher die
dielektrischen Eigenschaften beeinflussen, was zu erhöhten Leckströmen, einer
geringeren Durchschlagsspannung und dergleichen führen kann.
Daher sind für
sehr moderne Transistoren die Positionierung, die Formung und die
Bewahrung eines gewünschten
Dotierstoffprofils wichtige Eigenschaften zum Definieren des endgültigen Leistungsverhaltens des
Bauelements, da der Gesamtreihenwiderstand des leitenden Weges zwischen
den Drain- und Sourcekontakten einen wesentlichen Teil repräsentiert, der
das Transistorleistungsverhalten bestimmt.
-
In
der jüngeren
Vergangenheit wurden moderne Ausheiztechniken entwickelt, in denen äußerst hohe
Temperaturen an einem Oberflächenbereich des
Substrats erreicht werden können,
wodurch den Atomen ausreichend Energie zum Aktivieren der Dotierstoffe
und zum Rekristallisieren der Gitterschäden verliehen wird, wohingegen
die Dauer der Behandlung kurz genug ist, um eine deutliche Diffusion
der Dotierstoffsorten und anderer Verunreinigungen, die in dem Trägermaterial
enthalten sind, im Wesentlichen zu verhindern. Entsprechende moderne
Ausheiztechniken werden typischerweise auf der Grundlage von Strahlungsquellen
ausgeführt,
die so aufgebaut sind, dass sie Licht mit einer geeigneten Wellenlänge bereitstellen,
die effizient in oberen Bereichen des Substrats und entsprechenden
Komponenten, die darauf ausgebildet sind, absorbiert werden kann, wobei
die effektive Dauer der Bestrahlung auf ein gewünschtes kleines Zeitintervall
beschränkt
werden kann, etwa einige Millisekunden oder deutlich weniger. Beispielsweise
sind entsprechende Blitzlichtbelichtungsquellen verfügbar, die
Licht eines definierten Wellenlängenbereichs
bereitstellen, woraus sich eine oberflächennahe Aufheizung des Materials
ergibt, wodurch die Bedingungen für Bewegungen mit kurzer Reichweite
der jeweiligen Atome in dem Material, das in der Nähe der Oberfläche des
Trägermaterials so
vorgesehen ist, geschaffen werden. In anderen Fällen wird Laserstrahlung beispielsweise
in Form kurzer Laserpulse oder eines kontinuierlichen Strahls, der über die
Substratoberfläche
auf der Grundlage eines geeigneten Bewegungsregimes bewegt wird,
verwendet, um damit die gewünschte
kurze Aufheizung jedes Punkts auf dem Substrat zu erreichen. Somit
bewirken im Gegensatz zu konventionellen RTA(schnellen thermischen
Ausheiz-)Prozessen, in denen häufig
das gesamte Trägermaterial
auf eine gewünschte
Temperatur aufgeheizt wird, die strahlungsbasierten modernen Ausheizverfahren
Bedingungen im Nicht-Gleichgewichtszustand,
wobei eine große
Lichtenergiemenge innerhalb sehr kurzer Zeitintervalle zugeführt wird,
wodurch die erforderlichen äußerst hohen
Temperaturen an einer sehr dünnen
Oberflächenschicht
bereitgestellt werden, während
das verbleibende Material des Substrats im Wesentlichen durch den
Energieeintrag während
des Ausheizprozesses unbeeinflusst bleibt. Somit werden in modernen
Fertigungsschemata traditionelle RTA-Prozesse häufig durch moderne strahlungsbasierte
Ausheizprozesse ersetzt, um damit ein hohes Maß an Dotierstoffaktivierung
und Rekristallisierung in den Drain- und Sourcegebieten zu erreichen,
ohne in unerwünschter
Weise zur Dotierstoffdiffusion beizutragen, was im Hinblick auf
einen steilen Dotierstoffgradienten an den jeweiligen pn-Übergängen vorteilhaft
sein kann. Das Einstellen der effektiven Kanallänge auf der Grundlage einer
gut gesteuer ten Diffusion der Dotiermittel kann jedoch unter Umständen nur
schwer in den konventionellen Prozessablauf integriert werden, sofern
nicht entsprechende Anstrengungen diesbezüglich unternommen werden, woraus
sich eine zusätzliche
Prozesskomplexität
ergibt. Andererseits kann die Definition der effektiven Kanallänge auf
der Grundlage konventioneller gut etablierter Ausheizverfahren eine
größere Abstandshalterbreite
und damit größere laterale
Abmessungen des Transistors erforderlich machen, wenn ein effizienter
Prozessablauf beizubehalten ist, wie dies mit Bezug zu den 1a bis 1c beschrieben wird.
-
1a zeigt
schematisch eine Querschnittsansicht eines Transistorbauelements 100 in
einem fortgeschrittenen Herstellungsstadium. Der Transistor 100 kann
eine beliebige Art eines modernen Feldeffekttransistors repräsentieren,
wie er typischerweise in modernen integrierten Schaltungen verwendet wird,
etwa Mikroprozessoren, Speicherchips, und dergleichen. Der Transistor 100 umfasst
ein Substrat 101, das ein beliebiges geeignetes Trägermaterial
repräsentieren
kann, um darauf eine isolierende Schicht 103 und eine geeignete
Halbleiterschicht 102 zu bilden, in und über der
entsprechende Schaltungskomponenten, etwa der Transistor 100,
herzustellen sind. Beispielsweise repräsentiert das Substrat 101 ein
Siliziumsubstrat oder ein anderes geeignetes Material, um damit
eine SOI-(Silizium-auf-Isolator)Konfiguration zu bilden. Eine Gateelektrode 105,
die beispielsweise aus Polysilizium aufgebaut ist, ist über der
Halbleiterschicht 102 ausgebildet und davon durch eine
Gateisolationsschicht 104 getrennt. In dieser Fertigungsphase
sind entsprechende Offset-Abstandshalter bzw. Versatzabstandshalter 107,
die aus Siliziumdioxid, Siliziumoxynitrid, und dergleichen aufgebaut
sein können,
mit einer geeigneten Dicke 107t vorgesehen, die wiederum
so gewählt
ist, dass ein gewünschter
Abstand entsprechende Erweiterungsgebiete 108e definiert,
die durch eine entsprechende Dotierstoffsorte einer spezifizierten
Leitfähigkeitsart
entsprechend der Gestaltung des Transistorbauelements 100 gebildet
sind. Beispielsweise enthält
ein n-Kanaltransistor die Erweiterungsgebiete 108e in Form
von n-Dotiermitteln. Die Kristallstruktur der Halbleiterschicht 102 benachbart
zu der Gateelektrode 105 kann geschädigt oder im Wesentlichen amorphisiert
sein, wodurch ein entsprechendes im Wesentlichen amorphes Gebiet 109 definiert
wird, das zu einer verbesserten Isotropie während der Herstellung der Erweiterungsgebiete 108 und
während weiterer
Implantationsprozesse führen
kann, wie dies im nachfolgenden beschrieben ist.
-
Es
sollte beachtet werden, dass die Länge eines Kanalgebiets 106,
das heißt
in 1a der Abstand zwischen den Erweiterungsgebieten 108e in der
horizontalen Richtung, von der Länge
der Gateelektrode 105 abhängt, wobei die eigentliche
effektive Kanallänge
schließlich
durch entsprechende pn-Übergänge bestimmt
ist, die durch die Erweiterungsgebiete 108e mit dem Kanalgebiet 106 gebildet sind.
Das heißt,
die effektive Kanallänge
kann mittels eines gesteuerten Diffusionsprozesses eingestellt werden,
wie dies zuvor erläutert
ist, wobei die lateralen Gesamtabmessungen in der Transistorlängenrichtung
auch durch diesen Prozess beeinflusst werden, wie dies nachfolgend
erläutert
ist.
-
Das
Transistorbauelement 100, wie es in 1a gezeigt
ist, kann auf der Grundlage der folgenden gut etablierten Prozesse
hergestellt werden. Nach dem Bereitstellen des Substrats 101 mit
der darauf ausgebildeten vergrabenen isolierenden Schicht 103 und
der Halbleiterschicht 102 werden entsprechende Isolationsstrukturen
(nicht gezeigt), etwa flache Grabenisolationen (STI) und dergleichen,
hergestellt, um damit geeignet dimensionierte aktive Bereiche innerhalb
der Halbleiterschicht 102 zu definieren, in denen eine
oder mehrere Schaltungskomponenten herzustellen sind, etwa der Transistor 100.
Zu diesem Zweck werden moderne Lithographie-, Ätz-, Abscheide- und Einebnungstechniken eingesetzt.
Nachfolgend wird die Dotierung des Kanalgebiets 106 gemäß den Transistorerfodernissen eingestellt.
Anschließend
werden geeignete Materialien für
die Gateelektrode 105 und die Gateisolationsschicht 104 vorgesehen,
beispielsweise durch Oxidation und/oder Abscheidung für die Gateisolationsschicht 104 und
durch Abscheiden des Materials der Gateelektrode 105, woran
sich moderne Lithographie- und Ätzverfahren
anschließen,
um in geeigneter Weise die lateralen Abmessungen der Gateelektrode 102 zu
definieren. In anspruchsvollen Anwendungen liegt die Gatelänge, die
auch die effektive Kanallänge
beeinflusst, in einem Bereich von ungefähr 50 Nanometer oder weniger
in sehr modernen Halbleiterbauelementen. Als nächstes wird der Offset-Abstandshalter 107 auf
der Grundlage von konformen Abscheideverfahren und/oder Oxidationsprozessen gebildet,
woran sich ein anisotroper Ätzprozess
anschließt,
wobei die anfängliche
Schichtdicke und die jeweiligen Ätzbedingungen
im Wesentlichen die Breite 107t bestimmen. Nachfolgend
wird ein Implantationsprozess auf der Grundlage geeignet gewählter Parameter,
etwa der Energie und der Dosis, ausgeführt, um den im Wesentlichen
amorphisierten Bereich 109 bis zu einer spezifizierten
Tiefe in der Schicht 102 zu bilden, wobei eine gewisse
Materialmenge der Halbleiterschicht 102 in ihrem kristallen Zustand
beibehalten wird, die dann als eine Kristallisationsschablone in
einer späteren
Fertigungsphase zum Aktivieren der Dotiermittel und zum Rekristallisieren
von beschädigten
Bereichen der Halbleiterschicht 102 dient. Es können auch
andere Implantationsprozesse, etwa eine Halo-Implantation in dieser Fertigungsphase
ausgeführt
werden. Ferner wird ein Implantationsprozess 110 ausgeführt, um
damit die erforderliche Dotierstoffsorte zum Definieren der Erweiterungsgebiete 108e einzuführen, wobei
ein entsprechender Abstand zu der Gateelektrode 105 durch
die Offset-Abstandshalter 107 erreicht wird. Da die endgültige effektive
Kanallänge
sowie die vertikale Abmessung der jeweiligen tiefen Drain- und Sourcegebiete
auf der Grundlage eines Ausheizprozesses einzustellen ist, ist die
entsprechende Breite 107t sehr eng mit den Ausheizprozessparametern
verknüpft,
die wiederum mit den Gesamtbauteileigenschaften verknüpft sind.
-
Beispielsweise
kann der amorphisierte Bereich 109 zu sehr gleichmäßigen Bedingungen
während
der Implantation einer entsprechenden Dotierstoffsorte führen, wobei
jedoch die Amorphisierung sich nicht bis zu der vergrabenen isolierenden Schicht 103 erstreckt,
wie dies noch zuvor erläutert ist.
Somit ist ein nachfolgender Implantationsprozess zum Definieren
der tiefen Drain- und Sourcegebiete im Wesentlichen auf den amorphisierten
Bereich 109 beschränkt,
wodurch eine entsprechende Anpassung der jeweiligen Diffusionsaktivität erforderlich
ist, um damit die resultierenden Drain- und Sourcegebiete weiter
in Richtung der vergrabenen isolierenden Schicht 103 zu
treiben. Jedoch ist eine entsprechende Diffusion in der Tiefenrichtung
auch von einer entsprechenden Diffusion in lateralen Richtungen
begleitet, so dass der durch den Offset-Abstandshalter 107 und
damit durch die Breite 107t definierte anfängliche
Abstand an die jeweiligen Ausheizparameter anzupassen ist. Folglich
wird die Breite 107t größer als
gewünscht
gewählt,
um damit den Erfordernissen der Drain- und Sourcegebiete mit einer
größeren Tiefe
Rechnung zu tragen.
-
1b zeigt
schematisch das Transistorbauelement 100 in einem weiter
fortgeschrittenen Herstellungsstadium. Wie gezeigt, ist ein weiteres Abstandshalteelement 111 so
vorgesehen, dass in Kombination mit dem Offset-Abstandshalter 107 und einer
entsprechenden Ätzstoppschicht 112,
falls diese vorgesehen ist, eine Abstandshalterstruktur 113 definiert
wird. Die Abstandshalterstruktur 113 kann ferner weitere
einzelne Abstandshalteelemente (nicht gezeigt) in Abhängigkeit
von den entsprechenden Prozesserfordernissen aufweisen. Das Abstandshalteelement 111 ist
aus einem beliebigen geeigneten Material aufgebaut, etwa Siliziumnitrid,
und besitzt eine Breite, die so angepasst ist, dass tiefe Drain-
und Sourcebereiche 108d definiert werden, die durch einen
entsprechenden Implantationsprozess 114 gebildet werden,
wobei, wie zuvor beschrieben ist, entsprechende Prozessparameter
so ausgewählt
sind, dass die tiefen Drain- und Sourcegebiete 108d nach
der Implantation innerhalb des Bereichs 109 gebildet sind,
wodurch sehr gleichmäßige Implantationsbedingungen
aufgrund der Reduzierung oder des Vermeidens von Kanaleffekten erreicht
werden. Um die tiefen Drain- und Sourcegebiete 108d weiter
in Richtung der vergrabenen isolierenden Schicht 103 zu
treiben, muss die entsprechende laterale Diffusion auch von der
Abstandshalterbreite 111w berücksichtigt werden, wie dies
zuvor auch mit Bezug zu dem Offset-Abstandshalter 107 erläutert ist.
Somit kann die Gesamtbreite der Abstandshalter struktur 113 mit
der Gesamtkonfiguration der Drain- und Sourcegebiete 108,
die das Erweiterungsgebiet 108e und das tiefe Drain- und
Sourcegebiet 108d aufweisen, korreliert sein, wobei auch
die Abstandshalterbreite 111w und die Dicke 107t miteinander
in Beziehung stehen, um damit eine gewünschte effektive Kanallänge nach
einem entsprechenden Ausheizprozess zu erhalten.
-
1c zeigt
schematisch das Transistorbauelement während eines entsprechenden
Ausheizprozesses 115, der ein konventioneller RTA-(schneller
thermischer Ausheiz-)Prozess sein kann, wobei entsprechende Prozessparameter,
das heißt
die effektive Ausheiztemperatur und die Dauer des Prozesses, so
gewählt
werden, dass gewünschte
laterale und vertikale Profile der Drain- und Sourcegebiete 108 erhalten
werden. Wie angegeben, sind, wenn die Drain- und Sourcegebiete 108 sich
im Wesentlichen vollständig
bis zur vergrabenen isolierenden Schicht 103 erstrecken
sollen, moderat hohe Ausheiztemperaturen in Verbindung einer relativ
langen Prozesszeit erforderlich, wodurch auch eine größere Breite
der Abstandshalterstruktur 113 erforderlich ist, um damit
eine gewünschte
effektive Kanallänge 106l zu
erhalten. Somit kann für
sehr anspruchsvolle Anwendungen die erforderliche Breite der Abstandshalterstruktur 113 es
unter Umständen
nicht zulassen, die Gesamtlängenabmessung
des Transistors 100 weiter zu verringern, wenn eine größere Tiefe
der Drain- und Sourcegebiete 108 erforderlich ist. Die
Anwendung sehr moderner Ausheiztechniken, etwa Laser-gestützter oder
Blitzlicht-gestützter
Prozesse mit äußerst kurzen
Ausheizzeiten erlaubt jedoch nicht in effizienter Weise, die Drain-
und Sourcegebiete 108 in der Tiefenrichtung zu vergrößern und
kann daher zusätzliche
Maßnahmen
erforderlich machen, um die gewünschte
effektive Kanallänge 106l und
eine größere vertikale
Ausdehnung der Drain- und Sourcegebiete 108 zu erhalten.
Zum Beispiel können
die tiefen Drain- und Sourcegebiete 108d vor dem Definieren
der Erweiterungsgebiete 108e gebildet werden, wobei ein
entsprechender Ausheizprozess so ausgeführt wird, um eine hohe Diffusionsaktivität zu erreichen.
Danach werden die entsprechenden Erweiterungsgebiete durch einen Implantationsprozess
hergestellt, woran sich ein Ausheizprozess mit deutlich geringerer
Diffusionsaktivität
anschließt,
wie dies dargestellt der zuvor spezifizierten Ausheiztechniken erreicht
werden kann. In diesem Falle sind jedoch mehrere zusätzliche
Prozessschritte erforderlich, etwa das Entfernen der Abstandshalter,
das Entfernen zusätzlicher
Abstandshalterelemente während
der nachfolgenden Bearbeitung nach dem Bilden der Drain- und Sourcegebiete, und
dergleichen. Somit ist angesichts der zuvor beschriebenen Situation
eine verbesserte Technik erforderlich, um die Transistoreigenschaften
zu verbessern, ohne unnötig
zur Prozesskomplexität
beizutragen.
-
Die
US 6 660 601 B2 offenbart
einen Source/Drain-Erweiterungsimplantationsschritt, der ohne Abstandshalter
ausgeführt
wird. Danach wird ein Ausheizschritt und anschließend ein
weiterer Implantationsprozess mit Abstandshalter für tiefe
Source/Drain-Gebiete ausgeführt.
Anschließend
wird ein weiterer Ausheizschritt zum Aktivieren der implantierten
Dotierstoffe vorgenommen.
-
Die
US 5 474 940 A und
die
WO 2005/062353
A1 beziehen sich auf Laserausheizverfahren bzw. Voramorphisierungsprozesse.
-
Folglich
richtet sich die vorliegende Erfindung an diverse Techniken, die
einige oder alle der zuvor genannten Probleme lösen oder zumindest in der Auswirkung
verringern können.
-
ÜBERBLICK ÜBER DIE ERFINDUNG
-
Im
allgemeinen betrifft der hierin offenbarte Gegenstand eine Technik
zum Verbessern des Transistorverhaltens durch Ausführungen
eines Ausheizprozesses mit reduzierter Diffusion der Dotiermittel nach
dem Einstellen der effektiven Kanallänge in Verbindung mit einem
zusätzlichen
Implantationsprozess, um damit die Ausdehnung der entsprechenden Drain-
und Sourcegebiete entlang der Tiefenrichtung zu vergrößern. Somit
können
gut etablierte Ausheiztechniken in Verbindung mit gut etablierten
Implantationssequenzen ausgeführt
werden, um damit die Erweiterungsgebiete in Verbindung mit einem
Teil der tiefen Drain- und Sourcegebiete zu bilden, wobei die entsprechende
Abstandshalterstruktur mit einer geringeren Breite hergestellt werden
kann, da die vertikale Diffusion aufgrund der nachfolgenden Einführung einer
weiteren Dotierstoffsorte nicht berücksichtigt werden muss, die
dann in effizienter Weise aktiviert werden kann, ohne im Wesentlichen
das entsprechende laterale Dotierstoffprofil, das in dem vorhergehenden
Ausheizprozess geschaffen wurde, zu beeinflussen. Folglich können die
Implantationsprozesse, die jeweilige Abstandshalterstruktur und
die Ausheizprozessparameter speziell so gewählt werden, dass eine gewünschte effektive
Kanallänge
erreicht wird, wodurch auch eine insgesamt geringere laterale Abmessung
des entsprechenden Transistorelements möglich ist, wobei die Effektivität der Drain- und
Sourcegebiete auf der Grundlage eines separaten zusätzlichen
Implantationsprozesses eingestellt werden kann. In einigen anschaulichen
Ausführungsformen
werden dann die Drain- und Sourcegebiete so gebildet, dass diese
sich bis zu der vergrabenen isolierenden Schicht erstrecken, wenn
eine SOI-Konfiguration betrachtet wird.
-
Die
Aufgabe der vorliegenden Erfindung wird durch die Verfahren der
Ansprüche
1, 10 und 19 gelöst.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Weitere
Ausführungsformen
der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert
und gehen deutlich aus der vorhergehenden detaillierten Beschreibung
hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert
wird, in denen:
-
1a–1c schematisch
Querschnittsansichten eines Transistorbauelements während diverser
Fertigungsphasen bei der Herstellung von Drain- und Sourcegebieten
auf der Grundlage eines konventionellen Prozessablaufs zeigen, wobei
eine effektive Kanallänge
auf der Grundlage eines Diffusionsprozesses eingestellt wird;
-
2a–2e schematisch
Querschnittsansichten eines Transistorbauelements während diverser
Fertigungsphasen zeigen, wobei eine effektive Kanallänge auf
Grundlage eines Ausheizprozesses eingestellt wird, während die
effektive Tiefe der Drain- und Sourcegebiete auf Grundlage eines
zusätzlichen
Implantationsschrittes eingestellt wird, woran sich ein Ausheizprozess
mit reduzierter Diffusion der Dotiermittel gemäß anschaulicher Ausführungsformen
anschließt;
und
-
3a–3c schematisch
Querschnittsansichten eines Halbleiterbauelements mit unterschiedlichen
Transistorelementen zeigen, in denen die jeweilige effektive Kanallänge unabhängig von
einer entsprechenden Tiefe der Drain- und Sourcegebiete eingestellt wird,
während
ferner die Möglichkeit geschaffen
wird, die jeweiligen Kanallängen
separat gemäß noch weiterer
anschaulicher Ausführungsformen
einzustellen.
-
DETAILLIERTE BESCHREIBUNG
-
Der
hierin offenbarte Gegenstand betrifft im allgemeinen eine Fertigungstechnik
zur Herstellung moderner Transistorelemente mit kritischen Abmessungen
von beispielsweise 100 Nanometern und deutlich weniger, wobei das
Transistorverhalten durch den Gesamtwiderstand des leitenden Wegs zwischen
den Drain- und Sourcekontakten und durch die Kapazität des entsprechenden
Körpergebiets
bestimmt ist, wenn SOI-Konfigurationen betrachtet werden. Im Hinblick
auf den zuerst genannten Aspekt gilt, dass der Schichtwiderstand
der Erweiterungsgebiete, die entsprechende pn-Übergänge mit
dem benachbarten Kanalgebiet bilden, in Verbindung mit der effektiven
Kanallänge
eine wichtige Rolle im Gesamttransistorleistungsverhalten spielen
kann. Folglich ist typischerweise eine hohe Dotierstoffkonzentration mit
geeigneten gewünschten
Dotierstoffgradienten an den pn-Übergängen erforderlich,
die effizient auf der Grundlage gut etablierter Ausheizprozesse
eingestellt werden können.
Gemäß den hierin
offenbarten Prinzipien kann die entsprechende effektive Kanallänge, das
heißt
der Grad an Überlappung
zwischen der Gateelektrode und den jeweiligen Drain- und/oder Source-Erweiterungsgebieten
in Bezug auf das verbesserte Transistorverhalten eingestellt werden,
unabhängig
von dem vertikalen Dotierstoffprofil in den verbleibenden tiefen
Drain- und Sourcebereichen. Andererseits kann durch das Ausführen eines zusätzlichen
Implantationsprozesses in Verbindung mit einem modernen Ausheizprozess
die vertikale Ausdehnung der Drain- und Sourcegebiete separat eingestellt
werden, da das laterale Profil bereits während des vorhergehenden Ausheizprozesses
eingestellt wurde und im Wesentlichen aufgrund des modernen Kurzzeitausheizprozesses
beibehalten wird, wozu eine zusätzliche
verbesserte Aktivierung in den Erweiterungsgebieten erreicht wird,
wodurch dessen Schichtwiderstand weiter verringert wird. Im Hinblick auf
den zuletzt genannten Aspekt gilt, dass der zusätzliche Implantationsprozess
in einigen Ausführungsformen
so gestaltet ist, dass die entsprechende Dotierstoffkonzentration
sich bis hinunter zu einer vergrabenen isolierenden Schicht eines
SOI-Bauelements erstreckt, da in diesem Falle Beschränkungen im
Hinblick auf eine Eindringtiefe während des Implantationsprozesses,
wie dies beispielsweise in der konventionellen Strategie, die zuvor
mit Bezug zu den 1a–1c erläutert ist,
der Fall ist, da eine gewisse Menge eines im Wesentlichen kristallinen Materials
zu bewahren ist, nicht länger
relevant sind, da die Aktivierung und die Rekristallisierung bereits während des
zuvor ausgeführten
Ausheizprozesses erreicht wurden. Somit kann ein entsprechender durch
die Implantation hervorgerufener Schaden, der sich aus dem zusätzlichen
Implantationsprozess ergibt, in effizienter Weise auf der Grundlage
des modernen Ausheizprozesses aufgrund der Anwesenheit des umgebenden
im Wesentlichen kristallinen Materials rekristallisiert werden.
Somit kann die effektive Oberfläche,
die zur Bildung des pn-Übergangs
verfügbar
ist, deutlich verringert werden, da die Drain- und Sourcegebiete
in der Tiefenrichtung durch die Isolationsschicht begrenzt sind.
Somit kann eine Verringerung der Gesamtkapazität des SOI-Transistorkörpers erreicht
werden. Somit kann ein geringerer Reihenwiderstand in Verbindung
mit einer geringeren parasitären
Kapazität
zu einem besseren Transistorverhalten führen, wobei zusätzlich die
lateralen Gesamtabmessungen in der Transistorlängenrichtung aufgrund einer
geringeren Abstandshalterbreite, die während des Strukturierens des
lateralen Dotierstoffprofils für
die Drain- und Sourcegebiete verwendet werden kann, reduziert werden.
-
Wie
nachfolgend erläutert
ist, wird in einigen anschaulichen Ausführungsformen, die hierin offenbart
sind, der zusätzliche
Implantationsschritt in Verbindung mit dem Ausheizprozess in effizienter
Weise mit Strukturierungsschemata kombiniert, um i n lokaler Weise
die optische Antwort gewisser Bauteilbereiche auf den strahlungsbasierten
Ausheizprozess zu variieren, um damit die Möglichkeit zu schaffen, entsprechende
Transistorelemente in selektiver Weise auszuheizen. In diesem Falle
wird ein hohes Maß an Flexibilität einem
individuellen Anpassen der jeweiligen Transistoreigenschaften erreicht,
da eine entsprechende effektive Kanallänge und/oder die entsprechende
Abstandshalterbreite und derglei chen individuell so gewählt werden
können,
um damit das gewünschte
Transistorleistungsverhalten zu erreichen.
-
Es
sollte beachtet werden, dass die hierin offenbarten Prinzipien äußerst vorteilhaft
in Verbindung mit Halbleiterbauelementen sind, die Transistorelemente
mit einer Gatelänge
von ungefähr
50 Nanometer oder weniger aufweisen, da hier ausgeprägte Dotierstoffprofile
an den pn-Übergängen erforderlich sind,
wobei auch das Maß an
Dotierstoffaktivierung ein wichtiger Aspekt im Hinblick auf das
Reduzieren des Gesamtreihenwiderstands des Transistors ist. Die
hierin offenbarten Techniken können
jedoch auch effizient auf weniger kritische Halbleiterbauelemente angewendet
werden, wodurch geringere Ausbeuteverluste und eine bessere Bauteilgleichmäßigkeit
erreicht werden. Folglich soll die vorliegende Offenbarung als nicht
auf die speziellen Bauteilabmessungen begrenzt gesehen werden, sofern
derartige Beschränkungen
nicht explizit in der Beschreibung oder den angefügten Patentansprüchen dargelegt
sind. Mit Bezug zu den 2a–2e und
den 3a–3c werden
nunmehr weitere anschauliche Ausführungsformen detaillierter
beschrieben.
-
2a zeigt
schematisch eine Querschnittsansicht eines Halbleiterbauelements 200,
das in einer anschaulichen Ausführungsform
einen Feldeffekttransistor repräsentiert.
Das Bauelement 200 umfasst ein Substrat 201 mit
einer darüber
ausgebildeten Halbleiterschicht 202, etwa einer siliziumbasierten
Halbleiterschicht, die als ein Halbleitermaterial zu verstehen ist,
das Silizium, möglicherweise
in Verbindung mit anderen Sorten, etwa Germanium, Kohlenstoff, und
dergleichen aufweist. In anderen Fällen ist die Halbleiterschicht 202 aus
einem anderen geeigneten Halbleitermaterial, etwa Germanium, II-VI, III-V-Halbleiterverbindungen,
und dergleichen aufgebaut. In einer anschaulichen Ausführungsform
ist eine vergrabene isolierende Schicht 203 zwischen dem
Substrat 201 und der Halbleiterschicht 202 vorgesehen,
wodurch eine SOI-Konfiguration definiert wird, wobei die vergrabene
isolierende Schicht 203 aus einem beliebigen geeigneten
dielektrischen Material aufgebaut ist, etwa Siliziumdioxid, Siliziumnitrid,
und dergleichen. In anderen anschaulichen Ausführungsformen repräsentiert
das Halbleiterbauelement 200 eine ”Vollsubstratkonfiguration”, in der
die Halbleiterschicht 202 eine Dicke aufweist, die deutlich
größer ist
als eine vertikale Tiefe eines Schaltungselements, das darin ausgebildet
ist, so dass ein gemeinsamer Halbleiterkörper für eine große Anzahl an Schaltungselementen
vorgesehen ist.
-
In
dieser Hinsicht sollte beachtet werden, dass Eingaben in Bezug auf
die Position von Strukturelementen des Halbleiterbauelements 200 als
relative Positionsinformationen zu verstehen sind, wobei das Substrat 201 oder
die vergrabene isolierende Schicht 203 oder eine entsprechende
gut definierte Oberfläche
oder Grenzfläche
eine entsprechende Refe renz repräsentieren.
Das heißt,
Begriffe wie ”über”, ”oberhalb”, ”auf” und andere ähnliche
Begriffe geben die Positionen in Bezug auf die jeweilige Oberfläche oder
Schicht an, etwa die vergrabene Schicht 203 und/oder das
Substrat 201, um damit anzuzeigen, dass ein betrachtetes
Strukturelement einen größeren Abstand
zu dem Substrat oder zu der vergrabenen isolierenden Schicht im
Vergleich zu einem Strukturelement besitzt, das ”unter” dem betrachteten Strukturelement
liegt. Beispielsweise ist in diesem Sinne die Halbleiterschicht 202 über der
vergrabenen isolierenden Schicht 203 ausgebildet. In ähnlicher
Weise repräsentiert
eine laterale Richtung eine Richtung, die sich im Wesentlichen parallel
zu der vergrabenen isolierenden Schicht 203 oder eine von dieser
mit dem Substrat 201 gebildeten Grenzfläche erstreckt. Somit können laterale
Richtungen als eine horizontale Richtung in 2a verstanden
werden, die eine Transistorlängenrichtung
repräsentiert,
und eine Richtung im Wesentlichen senkrecht zur Zeichenebene der 2a,
die eine Transistorbreitenrichtung repräsentiert.
-
Das
Halbleiterbauelement 200 umfasst ferner eine Gateelektrode 205,
die über
der Halbleiterschicht 202 ausgebildet ist und davon durch
eine Gateisolationsschicht 204 getrennt ist, wobei die
Gateelektrode 205 in einigen anschaulichen Ausführungsformen
eine Länge
von ungefähr
50 Nanometer oder weniger aufweist. An Seitenwänden der Gateelektrode 205 ist
ein Offset-Abstandshalter 207 vorgesehen, der aus einem
beliebigen geeigneten Material aufgebaut ist, etwa Siliziumdioxid,
Siliziumnitrid, und dergleichen. Es sollte ferner beachtet werden,
dass die Gateelektrode 205 in Form eines geeigneten Gateelektrodenmaterials
vorgesehen wird, etwa als Polysilizium und dergleichen, während in
anderen anschaulichen Ausführungsformen
der Begriff ”Gateelektrode” auch eine
entsprechende Platzhaltestruktur repräsentieren kann, die in einer
späteren
Fertigungsphase durch ein beliebiges anderes geeignetes Material
ersetzt wird. In einer anschaulichen Ausführungsform ist ein im Wesentlichen
amorphisierter Bereich 209 in der Halbleiterschicht 202 benachbart zu
der Gateelektrode 205, die den Offset-Abstandshalter 207 aufweist,
ausgebildet. Eine vertikale Ausdehnung des im Wesentlichen amorphisierten
Bereiches 209 ist weniger kritisch im Vergleich zu konventionellen
Bauelementen, wie es beispielsweise in 2a gezeigt
ist, da entsprechende Implantationsprozesse zum Definieren der lateralen
Form der jeweiligen Drain- und Sourcegebiete mit geringerer Eindringtiefe
ausgeführt
werden können,
wie dies nachfolgend erläutert
ist. Folglich kann für
eine gegebene Entwurfsabmessung des Transistors 200, das heißt für eine effektive
Sollkanallänge,
die vertikale Ausdehnung des im Wesentlichen amorphisierten Bereichs 209 kleiner
im Vergleich zu einer konventionellen Prozessstrategie gewählt werden,
wie sie zuvor mit Bezug auf die 1a–1c beschrieben ist.
Beispielsweise kann sich das Gebiet 209 bis ungefähr die Hälfte der
Dicke der Halblei terschicht 202 erstrecken. In diesem Falle
wird ein entsprechender Implantationsprozess auf der Grundlage einer
geringeren Implantationsenergie ausgeführt. Ferner ist ein Erweiterungsgebiet 208e in
dem im Wesentlichen amorphisierten Bereich 209, falls dieser
vorgesehen ist, definiert, wobei ein entsprechender Abstand der Erweiterungsgebiete 208e von
einem entsprechenden Kanalbereich 206 durch eine Dicke 207t des
Offset-Abstandshalters 207 definiert ist, wie dies auch zuvor
mit Bezug auf zu dem Bauelement 100 beschrieben ist. Jedoch
wird in den hierin offenbarten Ausführungsformen die Dicke 207t in
Bezug darauf ausgewählt,
dass eine gewünschte
effektive Kanallänge
erreicht wird und dass eine ausreichende abschirmende Wirkung während eines
entsprechenden Implantationsprozesses 220 zum Definieren
der Erweiterungsgebiete 208e und auch zur Herstellung des
im Wesentlichen amorphisierten Bereichs 209 erreicht wird.
Das heißt,
eine gewisse minimale Dicke 207t ist erwünscht, um
eine unerwünschte
Schädigung
an Rändern
der Gateisolationsschicht 204 zu verringern. Somit kann
für ansonsten
identische Entwurfsabmessungen die Dicke 207t kleiner sein
im Vergleich zur Dicke 107t, die zuvor erläutert ist,
etwa um 30% bis 80%, wobei die entsprechenden Ausheizparameter für den nachfolgenden
Ausheizprozess in geeigneter Weise so gewählt werden können, dass
die gewünschte
Diffusionsaktivität
zum Erhalten der Sollkanallänge
erreicht wird.
-
Das
in 2a gezeigte Halbleiterbauelement 200 kann
auf der Grundlage von im Wesentlichen den gleichen Prozessen gebildet
wird, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben
sind, wobei jedoch die Auswahl der Entwurfsdicke für den Offset-Abstandshalter 207 auf
Grundlage anderer Erfordernisse erfolgt, wodurch es möglich ist,
die laterale Gesamtabmessung des Transistors 200 zu verringern,
wobei gleichzeitig dessen Leistungsverhalten verbessert wird. Beispielsweise
wird durch Verwendung einer geringeren Breite 207t eine erhöhte Dotierstoffkonzentration
für die
gleiche effektive Kanallänge
und die gleiche Implantation, die groß ist im Vergleich zu einer
erhöhten
Abstandshalterdicke, die in einem konventionellen Prozessablauf verwendet
wird, erreicht, wodurch der Reihenwiderstand des Erweiterungsgebietes 208e für ansonsten identische
Entwurfsabmessungen und Implantationsparameter des Prozesses 220 verbessert
wird.
-
2b zeigt
schematisch den Transistor 200 in einem weiteren fortgeschrittenen
Herstellungsstadium. Wie gezeigt, enthält eine Abstandshalterstruktur 213 ein
oder mehrere zusätzliche
Abstandshalterelemente 211, beispielsweise in Verbindung
mit einem Beschichtungsmaterial 212, wodurch eine Gesamtabstandshalterbreite
definiert wird, die durch die Breite 211w, die Dicke der
Beschichtung 212 und die Dicke 207t gegeben ist.
Des Weiteren unterliegt das Bauelement 200 einem weiteren
Implantationsprozess 214, der in Verbin dung mit dem Implantationsprozess 220 das
laterale Profil entsprechender Drain- und Sourcegebiete 208 vor
dem eigentlichen Einstellen der effektiven Kanallänge auf der
Grundlage der Erweiterungsgebiete 208e definiert. Somit
werden in dieser Phase ”tiefe” Drain-
und Sourcebereiche 208d vorgesehen, die sich bis zu einer
spezifizierten Tiefe erstrecken. Zum Beispiel können die Bereiche 208d innerhalb
des im Wesentlichen amor-phisierten Bereichs 209 liegen.
Es sollte beachtet werden, dass die Ausdehnung der Gebiete 208d in
der Tiefenrichtung weniger kritisch ist, da die schließlich gewünschte vertikale
Ausdehnung der Drain- und Sourcegebiete 108 auf der Grundlage
eines weiteren Implantationsschritts definiert ist, wie dies nachfolgend
beschrieben ist. In einigen anschaulichen Ausführungsformen ist die vertikale
Ausdehnung der Gebiete 208d kleiner im Vergleich zu einem
konventionellen Bauelement mit im Wesentlichen den gleichen Entwurfsabmessungen,
wodurch eine gewünschte
hohe Dotierstoffkonzentration in den Gebieten 208d mit
einer geringeren Implantationsdosis bereitgestellt wird, wodurch
zu einem gewissen Maße
die zusätzliche
Implantationszeit, die für
einen nachfolgenden Implantationsprozess erforderlich ist, kompensiert
wird. Beispielsweise können sich
die Gebiete 208d bis ungefähr die Hälfte der Dicke der Halbleiterschicht 202 erstrecken,
wobei zu beachten ist, dass eine andere Tiefe ausgewählt werden
kann, solange eine ausreichende Menge eines Schablonenmaterials
unterhalb des Gebietes 208d beibehalten wird.
-
2c zeigt
schematisch das Halbleiterbauelement 200 während eines
Ausheizprozesses 215, der einen gut etablierten konventionellen
RTA-Prozess oder einen anderen strahlungsbasierten Prozess, der
auf Grundlage geeigneter Prozessparameter ausgeführt wird, repräsentieren
kann, um damit ein gewünschtes
Maß an
Diffusionsaktivität
zu erreichen. Geeignete Prozessparameter können in effizienter Weise auf
Basis verfügbarer
Prozessrezepte, experimenteller Daten, Simulationen und dergleichen ermittelt
werden. So kann beispielsweise durch Auswahl einer geringeren Dicke 207t für den Offset-Abstandshalter 207 die
erforderliche mittlere Dotierstoffwanderung im Vergleich zu konventionellen
Strategien begrenzt werden, in denen auch die vertikale Ausdehnung
der jeweiligen Drain- und Sourcegebiete einzustellen ist. Folglich
kann eine erhöhte
Gesamtdotierstoffkonzentration und ein steilerer Gradient an den
pn-Übergängen erreicht
werden, wobei dennoch die Möglichkeit
geschaffen wird, die gewünschte Überlappung
zwischen dem Erweiterungsgebiet 208e und der Gateelektrode 205 in
feinfühliger
Weise einzustellen. In einigen anschaulichen Ausführungsformen
umfasst der Prozess 215 zwei oder mehr unterschiedliche
Arten an Ausheizprozessen, um damit die gewünschte Kanallänge 206l und
das hohe Maß an
Dotierstoffaktivierung und der Rekristallisierung zu erhalten. Zum
Beispiel umfasst der Prozess 215 eine Wärmebehandlung auf der Grundlage
moderat geringer Temperaturen von ungefähr 500–800°C, bei denen eine merkliche
Dotierstoffdiffusion relativ gering ist. In diesem Falle wird eine
effiziente Rekristallisierung erhalten, wobei auch effektiv Dotierstoffatome
an Gitterstellen positioniert werden. In anderen Fällen wird
eine moderat hohe Temperatur angewendet, um für die gewünschte Dotierstoffdiffusion
zu sorgen, wobei vor oder nach dem Anwenden der moderat hohen Temperatur
beispielsweise im Bereich von 900–1100°C, ein strahlungsbasierter Ausheizprozess
ausgeführt
wird, um die Dotierstoffaktivierung weiter zu verbessern, während im
Wesentlichen eine weitere Dotierstoffdiffusion nicht beeinflusst wird,
indem die entsprechende Bestrahlungszeit beschränkt wird. Somit kann nach dem
Ausheizprozess 215 ein moderat hoher Grad an Dotierstoffaktivierung erreicht
werden und durch Implantation hervorgerufene Schäden können im Wesentlichen rekristallisiert werden,
insbesondere, wenn der im Wesentlichen amorphisierte Bereich 209 vorgesehen
ist. Des Weiteren kann die Kanallänge 206l auf einen
entsprechenden Sollwert eingestellt werden.
-
2d zeigt
schematisch den Transistor 200, während dieser einem weiteren
Implantationsprozess 216 unterzogen wird, um damit ein
weiteres Dotierstoffmaterial in die Halbleiterschicht einzuführen, was
in der anschaulich gezeigten Ausführungsform auf der Grundlage
der gleichen Abstandshalterstruktur 213 bewerkstelligt
wird, die bereits während
der Implantation 214 verwendet wurde. Die Prozessparameter
des Implantationsprozesses 216 können so ausgewählt werden,
dass eine gewünschte mittlere
Eindringtiefe erreicht wird, um damit die schließlich gewünschte vertikale Ausdehnung
der Drain- und Sourcegebiete 208 einzustellen. Die Dotierstoffsorte,
die während
des Prozesses 216 eingeführt wird, besitzt die gleiche
Leitfähigkeitsart
wie die Dotiermittel, die zum Bilden der Gebiete 208e, 208d verwendet
wurden, wobei doch die gleiche oder eine andere Sorte verwendet
werden kann. Beispielsweise kann eine leichte Dotierstoffsorte in
einigen anschaulichen Ausführungsformen
eingesetzt werden, um damit die während des Prozesses 216 hervorgerufenen
Implantationsschäden
zu verringern. In anderen Fällen
wird der Prozess 216 unter Anwendung der gleichen Dotierstoffsorte
ausgeführt,
wie sie in einem oder beiden Implantationsprozessen 220, 214 verwendet
wurde. In einer anschaulichen Ausführungsform wird ein zusätzliches
Implantationsgebiet 208a durch den Prozess 216 gebildet,
das sich bis zu der vergrabenen isolierenden Schicht 203 erstreckt, wobei
beachtet werden sollte, dass in diesem Falle auch Dotierstoffmaterial
in die vergrabene isolierende Schicht 203 eingebracht wird.
Während
der Implantation 216 wird ein entsprechender Gitterschaden hervorgerufen,
wobei jedoch ein entsprechendes Schablonenmaterial dennoch benachbart
zu dem Gebiet 208a bereitsteht, beispielsweise in Form
nicht geschädigter
Bereiche des Gebiets 208d. Des Weiteren kann die Implantation 216 auf
Grundlage einer geringeren Im plantationsdosis im Vergleich zu dem Implantationsprozess 214 ausgeführt werden,
wobei auch das Ausmaß an
durch die Implantation hervorgerufener Schäden verringert wird, wobei
dennoch eine deutlich höhere
Konzentration im Vergleich zu konventionellen Strategien erreicht
wird, wobei ein Diffusionsmechanismus eingesetzt wird, um die jeweilige
Dotierstoffsorte bis hinab zu der vergrabenen isolierenden Schicht 203 zu
treiben.
-
In
anderen anschaulichen Ausführungsformen
wird der Implantationsprozess 216 auf der Grundlage einer
modifizierten Abstandshalterstruktur 213 durchgeführt, indem
beispielsweise ein Teil des Abstandshalterelements 211 entfernt
wird oder indem zusätzliches
Material vorgesehen wird, beispielsweise durch Abscheiden einer
entsprechenden Abstandshalteschicht mit einer gewünschten
Dicke (nicht gezeigt), die auf Grundlage eines anisotropen Ätzprozesses
strukturiert werden kann oder die in einer nicht-strukturierten
Weise während
des Implantationsprozesses 216 beibehalten wird. In einigen
anschaulichen Ausführungsformen
erhält
die Gateelektrode 205 eine Deckschicht (nicht gezeigt),
wenn eine Höhe
der Gateelektrode 205 nicht ausreichend ist, um in geeigneter
Weise die jeweilige Dotierstoffsorte vor dem Eindringen in die Gateisolationsschicht 204 zu
stoppen. Wenn beispielsweise die Dicke der Halbleiterschicht 202 und
die Höhe
der Gateelektrode 205 vergleichbar sind, kann die Gateelektrode 205 effizient
durch ein Deckmaterial abgedeckt werden, das eine ausreichende Prozesssicherheitsgrenze
während
des Prozesses 216 zur Verfügung stellt.
-
2e zeigt
schematisch das Halbleiterbauelement 200, wenn es einem
weiteren Ausheizprozess 217 unterzogen wird, um damit Dotiermittel
im Gebiet 208a zu aktivieren, ohne dass im Wesentlichen
das laterale Profil der Drain- und Sourcegebiete 208 beeinflusst
wird und somit auch die zuvor eingestellte effektive Kanallänge 206l im
Wesentlichen nicht beeinflusst wird. Somit kann der Ausheizprozess 217 als
ein im Wesentlichen diffusionsfreier Ausheizprozess bezeichnet werden,
der einen strahlungsbasierten Ausheizprozess umfasst, in welchem Strahlung
eines spezifizierten Wellenlängenbereichs auf
spezielle Bauteilpositionen mit einer spezifizierten Energiedichte
und Dauer gerichtet wird. Beispielsweise wird in blitzlichtgestützten Ausheizprozessen
Licht eines spezifizierten Wellenlängenbereichs auf spezifische
Bereiche oder das gesamte Substrat gerichtet, wobei die Belichtungszeit
einige wenige Millisekunden oder sogar deutlich weniger, etwa Mikrosekunden
und weniger betragen kann. In anderen anschaulichen strahlungsgestützten Ausheizsystemen
liefert eine geeignete Laserquelle einen kontinuierlichen oder gepulsten
Laserstrahl, der auf spezielle Bauteilbereiche mittels eines geeigneten
Strahlformungssystems gerichtet wird. Das heißt, abhängig von der Ausgangsleistung
der Laserquelle bestimmt das entsprechende Strahlformungssystem eine
gewünschte
spezielle Strahlform und damit die Größe eines entsprechenden bestrahlten
Bauteilbereichs, der eine entsprechende Energiedichte empfängt. Typischerweise
wird ein geeignetes Abtastsystem zum Erzeugen einer entsprechenden
Relativbewegung zwischen dem entsprechenden Strahl und dem Substrat 201 vorgesehen,
wobei die Abtastgeschwindigkeit so gewählt wird, dass eine entsprechende
gesamte Belichtungszeit während
des Ausheizprozesses 217 so erreicht wird, dass eine Diffusion
von Dotierstoffatomen vernachlässigbar
ist. Während
der Bestrahlung entsprechender Substratbereiche oder des gesamten
Substrats hängt
die lokale Temperatur in dem oberflächennahen Bereich des Substrats 201,
das heißt
in der Gateelektrode 205 und den Drain- und Sourcegebieten 208 und
der vergrabenen isolierenden Schicht 203 von der Energiedichte
ab, die so gewählt
ist, dass ein hohes Maß an Dotierstoffaktivierung
erreicht wird, während
im Wesentlichen empfindliche Bauteilbereiche, etwa die Gateisolationsschicht 204 oder
die Gateelektrode 205 nicht geschädigt werden. Somit kann in
der gezeigten Ausführungsform
das entsprechende Gebiet 208a, das sich bis zu der vergrabenen
isolierenden Schicht 203 erstreckt, eine moderate Konzentration an
Dotierstoffatomen mit einem hohen Maß an Aktivierung aufweisen,
wobei auch die durch die Implantation hervorgerufenen Schäden effizient
rekristallisiert sind. Weiter können
die Dotiermittel in dem Erweiterungsgebiet 208e und dem
Gebiet 208d eine weitere Aktivierung erhalten, wodurch
auch das Maß an
Dotierstoffaktivierung in diesen Bereichen erhöht wird, was zusätzlich zu
einem geringeren Gesamtwiderstand im Transistor 200 beiträgt. Somit
kann in Verbindung mit dem Reduzieren der Abmessungen des Transistors 200 in
der Längenrichtung
aufgrund der reduzierten Abstandshalterbreite, wobei dennoch eine
gewünschte
Sollkanallänge 206l beibehalten wird,
der Gesamtwiderstand des Transistors 200 verringert werden,
wobei auch die effektive Kapazität
in der in den 2a–2e gezeigten
SOI-Konfiguration reduziert wird, wie dies zuvor erläutert ist.
-
Ferner
sind die hier offenbarten Prozesstechniken in hohem Maße kompatibel
mit zusätzlichen
Konzepten zur Steigerung des Transistorleistungsverhaltens. Zum
Beispiel kann eine Verformung in dem Kanalgebiet 206 erzeugt
werden, um darin die Ladungsträgerbeweglichkeit
zu erhöhen.
Häufig
wird ein stark verspanntes dielektrisches Material über dem
Transistor 200 nach dem Bilden der Drain- und Sourcegebiete 208 und
dem Vorsehen entsprechender Metallsilizidgebiete darin gebildet,
wobei in einigen Strategien vor dem Bilden der jeweiligen Metallsilizidgebiete
die Drain- und Sourcegebiete abgesenkt werden, um damit das entsprechende
verspannte Material näher
an einen Höhenpegel
anzuordnen, der dem Kanalgebiet 206 entspricht. Aufgrund
des erhöhten
Ausmaßes
an Dotierstoffaktivierung in den Erweiterungsgebieten 208e und
auch in dem Gebiet 208d in Verbindung mit der Tatsache, dass
die Drain- und Sourcegebiete 208 sich tiefer in die Halbleiterschicht 202 erstrecken,
beispielsweise bis hinab zu der vergrabenen isolierenden Schicht 203,
kann eine entsprechende Vertiefung so gebildet werden, dass sich
diese weiter in die Halbleiterschicht 202 erstreckt, ohne
dass der Gesamtreihenwiderstand im Vergleich zu konventionellen
Strategien erhöht
wird. Folglich kann in diesem Falle ein verbessertes Gesamttransistorverhalten
aufgrund des verbesserten Verspannungsübertragungsmechanismus erreicht
werden. In anderen Fällen
wird vor dem eigentlichen Bilden der Drain- und Sourcegebiete eine
geeignete Halbleiterlegierung, etwa Silizium/Germanium, häufig in
die Drain- und Sourcegebiete eingebaut, wobei auch in diesem Falle
ein verbessertes Transistorverhalten durch Verwendung der obigen
Sequenz erreicht werden kann.
-
Mit
Bezug zu den 3a–3c werden nunmehr
weitere anschauliche Ausführungsformen beschrieben,
in denen das Konzept einer späten
Implantation in Verbindung mit einem im Wesentlichen diffusionsfreien
Ausheizprozess vorteilhaft auf unterschiedliche Transistoren angewendet
wird, um damit die Möglichkeit
zu schaffen, die entsprechende Kanallänge individuell einzustellen
und/oder die entsprechenden Ausheizbedingungen während des Einstellens der Kanallänge individuell
anzupassen.
-
3a zeigt
schematisch ein Halbleiterbauelement 300 mit einem Substrat 301 und
einer darauf ausgebildeten Halbleiterschicht 302. Ferner
ist in einigen anschaulichen Ausführungsformen eine vergrabene
isolierende Schicht 303 zwischen dem Substrat 301 und
der Halbleiterschicht 302 vorgesehen. In Bezug auf die
Komponenten gelten die gleichen Kriterien, wie sie zuvor mit Bezug
zu den Bauelementen 100 und 200 beschrieben sind.
Das Bauelement 300 umfasst einen ersten Transistor 300a und
einen zweiten Transistor 300b, die sich in ihrer Leitfähigkeitsart
und/oder ihrer Konfiguration und dergleichen unterscheiden. Beispielsweise
repräsentieren
die Transistoren 300a, 300b einen n-Transistor
und einen p-Transistor, die in den anderen Fällen mit Transistoren 300a, 300b eine
unterschiedliche Konfiguration beispielsweise in Bezug auf eine
Abstandshalterstruktur, die effektive Kanallänge, und dergleichen aufweisen.
Einer oder beide Transistoren 300a, 300b weisen
in dieser Fertigungsphase eine Gateelektrode 305 auf, die
auf einer Gateisolationsschicht 304 ausgebildet ist, die
wiederum die Gateelektrode 305 von einem Kanalgebiet 306 trennt.
Des Weiteren ist eine Abstandshalterstruktur 313 an Seitenwänden der
Gateelektrode 305 ausgebildet, wobei beachtet werden sollte,
dass die Abstandshalterstruktur 313 in dem ersten und dem
zweiten Transistor 300a, 300b im Hinblick auf
die Materialzusammensetzung, die Abstandshalterbreite und dergleichen
unterschiedlich sein können.
In anderen Fällen
besitzen die Abstandshalterstrukturen 313 im Wesentlichen
die gleiche Konfiguration, da diese in einem gemeinsamen Fertigungsverfahren
hergestellt sind. Des Weiteren sind entsprechende Erweiterungsgebiete 308e und ”tiefe” Source-
und Draingebiete 308d in der Halbleiterschicht 302 vorgesehen.
Das Bauelement 300 umfasst ferner in dieser Fertigungsphase
eine Schutzschicht 319b, die über dem zweiten Transistor 300b ausgebildet
ist, um damit das optische Verhalten der Transistoren 300a, 300b in
Bezug auf einen strahlungsbasierten Ausheizprozess 315a zu ”strukturieren”, der so
gestaltet ist, dass die gewünschte
Kanallänge 306l in
dem ersten Transistor 300a auf der Grundlage einer entsprechenden
Diffusionsaktivität eingestellt
wird. Des Weiteren ist eine Ätzstoppschicht 318 vorgesehen,
die eine hohe Ätzselektivität in Bezug
auf das Material der Schutzschicht 319b aufweist, um damit
das Strukturieren der Schicht 319b zu verbessern. In anderen
Fällen
wird die Ätzstoppschicht 318 weggelassen,
wenn eine ausreichend hohe Ätzselektivität für das Material
der Schicht 319b in Bezug auf die Materialien besteht, die
in dem ersten und dem zweiten Transistor 300a, 300b verwendet
sind. Beispielsweise kann die Schutzschicht 319b aus Siliziumnitrid,
Siliziumoxynitrid und dergleichen aufgebaut sein, während die Ätzstoppschicht 318 aus
Siliziumdioxid aufgebaut ist. In anderen Fällen enthält die Schutzschicht 319b Siliziumdioxid,
Siliziumoxynitrid und dergleichen, während die Schicht 218 aus
Siliziumnitrid, Siliziumcarbid und dergleichen aufgebaut ist.
-
Das
in 3a gezeigte Halbleiterbauelement 300 kann
auf der Grundlage ähnlicher
Prozessverfahren hergestellt werden, wie sie zuvor mit Bezug zu
dem Bauelement 200 und 100 beschrieben sind, wobei
in einigen anschaulichen Ausführungsformen die
Abstandshalterstrukturen 313 in einer gemeinsamen Fertigungssequenz
hergestellt werden, wodurch die Prozesskomplexität verringert wird, während in anderen
anschaulichen Ausführungsformen
die Abstandshalterstrukturen 313 individuell an die speziellen
Bauteilerfordernisse des ersten und des zweiten Transistors 300a, 300b angepasst
werden. Beispielsweise können
die entsprechenden Implantationsprozesse zum Definieren der Gebiete 308e und 308d für einen
Transistor, zum Beispiel dem Transistor 300a, ausgeführt werden,
wobei eine geeignet gestaltete Abstandshalterstruktur 313 verwendet
wird, während andererseits
bei dieser Sequenz der Transistor 300b durch entsprechendes
Maskenmaterial (nicht gezeigt) abgedeckt ist. Danach wird das Maskenmaterial
entfernt und eine entsprechende Sequenz wird für den Transistor 300b ausgeführt, das
heißt
es wird eine entsprechende Abstandshalterstruktur 313 gebildet
und eine geeignete Implantationssequenz angewendet.
-
In
anderen anschaulichen Ausführungsformen
wird der Ausheizprozess 315a für den Transistor 300a ausgeführt, während der
Transistor 300b weiterhin von dem Maskenmaterial bedeckt
ist und damit darin die Abstandshalterstruktur 313 und
die Gebiete 308e, 308d noch nicht aufweist. Auch
in diesem Falle können
die jeweiligen Prozessparameter des Prozesses 315a so gewählt werden,
dass die gewünschte
Kanallänge 306l in
dem ersten Transistor 300a individuell erreicht wird. In
der in 3a gezeigten Ausführungsform
wird der Prozess 315a ausgeführt, nachdem die jeweiligen
Abstandshalterstrukturen 313 und die Gebiete 308e, 308d auf
der Grundlage einer Prozessstrategie hergestellt sind, die zuvor
mit Bezug zu dem Bauelement 200 erläutert ist. Danach wird die Ätzstoppschicht 318,
falls diese vorgesehen ist, abgeschieden, woran sich das Abscheiden
der Schutzschicht 319b anschließt, die optische Eigenschaften
so aufweisen kann, dass die Energie der Position in dem zweiten
Transistor 300b deutlich verringert wird. Beispielsweise
kann die Schutzschicht 319b so gestaltet sein, dass diese
eine sehr effektive Schicht ist, beispielsweise indem sie mehrere
geeignet gestaltete Teilschichten aufweist, beispielsweise auf Grundlage
von Siliziumnitrid, Siliziumoxynitrid, und dergleichen, während in
anderen Fällen
ein sehr effektives Material vorgesehen wird, zumindest bei einem
Oberflächenbereich
der Schicht 319b. Beispielsweise kann ein hochschmelzendes
Metall auf einem Oberflächenbereich
der Schicht 319 vorgesehen werden. Folglich kann der zweite
Transistor 300b effektiv gegen die Strahlung des Prozesses 315a abgeschirmt
werden, woraus sich eine gewünschte
Diffusion in dem ersten Transistor 300a ergibt, während das
Dotierstoffprofil in dem zweiten Transistor 300b, falls
es in dieser Fertigungsphase vorgesehen ist, im Wesentlichen beibehalten
wird.
-
3b zeigt
schematisch das Halbleiterbauelement 300 in einem weiter
fortgeschrittenen Herstellungsstadium. Wie gezeigt, ist die Schutzschicht 319b entfernt
und eine Schutzschicht 319a bedeckt den ersten Transistor 300a,
während
der zweite Transistor 300b freiliegt. Ferner wird ein zweiter strahlungsbasierter
Ausheizprozess 315b auf der Grundlage geeigneter Prozessparameter
so ausgeführt,
dass eine entsprechende Diffusionsaktivität erreicht wird, um damit die
Kanallänge 306l in
dem zweiten Transistor 300b gemäß den Bauteilerfordernissen
einzustellen. Zum Beispiel werden die Transistoren 300a, 300b auf
der Grundlage sehr unterschiedlicher Dotierstoffsorten, etwa von
n-Dotierstoffen und p-Dotierstoffen, gebildet, die ein deutlich
unterschiedliches Diffusionsverhalten aufweisen können. In
diesem Falle sind die Prozesse 315a, 315b speziell
an das spezielle Diffusionsverhalten dieser Dotierstoffsorten angepasst.
Wie zuvor erläutert
ist, kann die Schutzschicht 319a den ersten Transistor 300a effizient
abschirmen, wodurch ein Energieeintrag darin verringert wird, so
dass die zuvor eingestellte Kanallänge 306l im Wesentlichen
beibehalten wird. Folglich kann das laterale Dotierstoffprofil in
den Transistoren 300a und 300b individuell auf
der Grundlage individuell gestalteter Abstandshalterstrukturen 313 eingestellt
werden, wie dies zuvor erläutert
ist, oder auf der Grundlage einer gemeinsam hergestellten Abstandshalterstruktur,
wodurch eine Transistorart-spezifische Anpassung des lateralen Dotierstoffprofils
möglich
ist.
-
3c zeigt
schematisch das Halbleiterbauelement 300 in einem weiter
fortgeschrittenen Herstellungsstadium. Wie gezeigt, sind entsprechende zusätzliche
Implantationsgebiete 308a in dem ersten und dem zweiten
Transistor 300a, 300b gebildet, wobei die zuvor
vorgesehenen Abstandshalterstrukturen 313 als Implantationsmaske
verwendet werden können,
wie dies zuvor erläutert
ist. In der gezeigten Ausführungsform
erstrecken sich die jeweiligen zusätzlichen Implantationsgebiete 308a bis
hinab zu der vergrabenen isolierenden Schicht 303. Ferner unterliegt
das Bauelement 300 einem im Wesentlichen diffusionsfreien
Ausheizprozess 317, wodurch ein hohes Maß an Dotierstoffaktivierung
in den zuvor aktivierten Gebieten 308e, 308d erreicht
wird, während
auch die zusätzlichen
Implantationsgebiete 308a aktiviert und rekristallisiert
werden. Da der Ausheizprozess 317 im Wesentlichen nicht
zu einer weiteren Diffusionsaktivität beiträgt, kann der Prozess 317 gleichzeitig
für den
ersten und den zweiten Transistor 300a, 300b ausgeführt werden,
unabhängig von
dem Diffusionsverhalten der jeweiligen Dotierstoffsorte. In anderen
Fällen
wird jedoch der Prozess 317 während einer beliebigen geeigneten
Fertigungsphase nach dem Bereitstellen der zusätzlichen Implantationsgebiete 308a in
einem der Transistoren, beispielsweise in dem Transistor 300a,
ausgeführt.
In diesem Falle wird der Prozess 317 vor dem eigentlichen
Bilden einer Abstandshalterstruktur und/oder eines Erweiterungsgebiets
in dem anderen Transistor 300b ausgeführt. Es können jedoch andere Prozessstrategien
verwendet werden, solange die Aktivierung der Gebiete 308a die
zuvor eingestellte Kanallänge 306l nicht
beeinflusst.
-
Es
gilt also: Die vorliegende Erfindung ergibt ein verbessertes Transistorverhalten
aufgrund eines geringeren Widerstands der Drain- und Sourcegebiete,
möglicherweise
in Verbindung mit einer reduzierten parasitären Kapazität in SOI-Transistoren, was erreicht
werden kann, indem das laterale Profil der entsprechenden Drain-
und Sourcegebiete auf der Grundlage eines speziell gestalteten Ausheizprozesses
definiert wird und indem die schließlich gewünschte vertikale Ausdehnung
der Drain- und Sourcegebiete durch einen zusätzlichen tiefen Implantationsprozess
definiert wird, woran sich ein im Wesentlichen diffusionsfreier
Ausheizprozess anschließt.
In SOI-Transistoren können
die Drain- und Sourcegebiete effizient bis hinab zu der vergrabenen
isolierenden Schicht mit einer moderat hohen Dotierstoffkonzentration
gebildet werden, wobei der nachfolgende im Wesentlichen diffusionsfreie
Ausheizprozesse für eine
verbesserte Dotierstoffaktivierung in dem Erweiterungsgebiet sorgt,
wobei die gewünschte
effektive Kanallänge
im Wesentlichen beibehalten wird. Ferner kann eine entsprechende
laterale Abmessung der Transistoren in der Längenrichtung für eine gegebene
effektive Kanallänge
verringert werden, indem die jeweilige Abstandshalterbreite, die
zum lateralen Profilieren der Drain- und Sourcegebiete verwendet wird,
reduziert wird.